JPH09320281A - 連想メモリへのデータの格納方法および連想メモリからのデータの取り出し方法 - Google Patents
連想メモリへのデータの格納方法および連想メモリからのデータの取り出し方法Info
- Publication number
- JPH09320281A JPH09320281A JP16239896A JP16239896A JPH09320281A JP H09320281 A JPH09320281 A JP H09320281A JP 16239896 A JP16239896 A JP 16239896A JP 16239896 A JP16239896 A JP 16239896A JP H09320281 A JPH09320281 A JP H09320281A
- Authority
- JP
- Japan
- Prior art keywords
- data
- associative memory
- word
- block
- words
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【課題】 連想メモリへのデータの格納を短時間で実行
することができるデータの格納方法を提供することを目
的とするものである。 【解決手段】 Ｎ個の入力データが１つのブロックにま
とめられたブロックデータを、Ｎ個のワードに並列に書
き込むブロックデータ書き込み段階と、入力データのビ
ット幅をＢとし、マスク検索機能、並列部分書き込み機
能を、Ｂ回繰り返し実行することによって、ブロックデ
ータ書き込み段階で所定フィールドに格納された入力デ
ータを最終格納フィールドに転送するフィールド間転送
を（Ｎ−１）回繰り返し実行するフィールド間転送段階
とを有する連想メモリへのデータの格納方法である。
することができるデータの格納方法を提供することを目
的とするものである。 【解決手段】 Ｎ個の入力データが１つのブロックにま
とめられたブロックデータを、Ｎ個のワードに並列に書
き込むブロックデータ書き込み段階と、入力データのビ
ット幅をＢとし、マスク検索機能、並列部分書き込み機
能を、Ｂ回繰り返し実行することによって、ブロックデ
ータ書き込み段階で所定フィールドに格納された入力デ
ータを最終格納フィールドに転送するフィールド間転送
を（Ｎ−１）回繰り返し実行するフィールド間転送段階
とを有する連想メモリへのデータの格納方法である。
Description
【０００１】
【発明の属する技術分野】本発明は、種々の並列処理装
置を実現する場合に有効な連想メモリへデータを格納す
る方法と、連想メモリからデータを取り出す方法とに関
する。
置を実現する場合に有効な連想メモリへデータを格納す
る方法と、連想メモリからデータを取り出す方法とに関
する。
【０００２】
【従来の技術】連想メモリは、アドレスを用いてワード
へ読み書きできる機能を有する他に、マスク検索、並列
部分書き込み等の機能を有するメモリであり、任意の算
術論理演算を実行可能なプロセッシングエレメント（Ｐ
Ｅ）として各ワードを利用できる。このことが、参考文
献「Ogura,T.et al."A 20-kbit Associative Memory LS
I for Artificial Intelligence Machines", IEEE J. S
olid-State Circuits, Vol.24, No.4, pp.1014-1020 Au
g.1989」等に開示されている。
へ読み書きできる機能を有する他に、マスク検索、並列
部分書き込み等の機能を有するメモリであり、任意の算
術論理演算を実行可能なプロセッシングエレメント（Ｐ
Ｅ）として各ワードを利用できる。このことが、参考文
献「Ogura,T.et al."A 20-kbit Associative Memory LS
I for Artificial Intelligence Machines", IEEE J. S
olid-State Circuits, Vol.24, No.4, pp.1014-1020 Au
g.1989」等に開示されている。
【０００３】したがって、単なる記憶装置として利用す
るだけでなく、演算機能を備えた並列計算装置として、
連想メモリを利用することができる。また、集積度の極
めて高いメモリ技術をベースに連想メモリが実現されて
いるので、実現可能なＰＥ数も多い。このために、連想
メモリは、様々な並列処理装置に応用されている。
るだけでなく、演算機能を備えた並列計算装置として、
連想メモリを利用することができる。また、集積度の極
めて高いメモリ技術をベースに連想メモリが実現されて
いるので、実現可能なＰＥ数も多い。このために、連想
メモリは、様々な並列処理装置に応用されている。
【０００４】連想メモリを用いて演算する場合、初期入
力データを連想メモリへ格納し、各ワードにおいて並列
演算を行ない、この演算結果を連想メモリ外へ取り出す
という順序で演算する。
力データを連想メモリへ格納し、各ワードにおいて並列
演算を行ない、この演算結果を連想メモリ外へ取り出す
という順序で演算する。
【０００５】図８は、連想メモリへデータを格納する従
来方法の説明図である。
来方法の説明図である。
【０００６】連想メモリへデータを格納する場合、従来
は、アドレスを用いたワードへの書き込み機能を用い
て、図８に示すように、初期入力データを各ワードへ逐
次的に格納するようにしている。
は、アドレスを用いたワードへの書き込み機能を用い
て、図８に示すように、初期入力データを各ワードへ逐
次的に格納するようにしている。
【０００７】図９は、連想メモリからデータを取り出す
従来方法の説明図である。
従来方法の説明図である。
【０００８】連想メモリからデータを取り出す場合、従
来は、アドレスを用いたワードへの読み出し機能を用い
て、図９に示すように、演算結果データを各ワードから
逐次的に取り出すようにしている。
来は、アドレスを用いたワードへの読み出し機能を用い
て、図９に示すように、演算結果データを各ワードから
逐次的に取り出すようにしている。
【０００９】上記のように、従来では、連想メモリへの
データの格納、連想メモリからのデータの取り出を実行
する場合、ワード数と同じサイクル数の動作を繰り返し
実行する必要がある。
データの格納、連想メモリからのデータの取り出を実行
する場合、ワード数と同じサイクル数の動作を繰り返し
実行する必要がある。
【００１０】
【発明が解決しようとする課題】しかし、近年、ＬＳＩ
技術の進歩によって、数十万のワード（＝ＰＥ）を有す
る連想メモリ装置の実現が可能になり、このようにワー
ド数が多い連想メモリ装置においては、上記従来手法で
は、連想メモリへのデータの格納、連想メモリからのデ
ータの取り出しに必要な処理時間が支配的になり、連想
メモリが有する性能を十分に引き出すことができないと
いう問題がある。
技術の進歩によって、数十万のワード（＝ＰＥ）を有す
る連想メモリ装置の実現が可能になり、このようにワー
ド数が多い連想メモリ装置においては、上記従来手法で
は、連想メモリへのデータの格納、連想メモリからのデ
ータの取り出しに必要な処理時間が支配的になり、連想
メモリが有する性能を十分に引き出すことができないと
いう問題がある。
【００１１】高度な並列処理演算を行なうためには、多
数のワード（＝ＰＥ）を持つ連想メモリ装置が望ましい
が、連想メモリ装置の並列処理性能を最大限に生かすこ
とができるようにするためには、連想メモリへの初期入
力データの格納を高速に実行できることが必要であり、
同様に、連想メモリから演算結果データの取り出しを高
速に実行できることが必要である。
数のワード（＝ＰＥ）を持つ連想メモリ装置が望ましい
が、連想メモリ装置の並列処理性能を最大限に生かすこ
とができるようにするためには、連想メモリへの初期入
力データの格納を高速に実行できることが必要であり、
同様に、連想メモリから演算結果データの取り出しを高
速に実行できることが必要である。
【００１２】本発明は、連想メモリへのデータの格納を
短時間で実行することができるデータの格納方法を提供
することを目的とするものであり、また、連想メモリか
らのデータの取り出しを短時間で実行することができる
データの取り出し方法を提供することを目的とするもの
である。
短時間で実行することができるデータの格納方法を提供
することを目的とするものであり、また、連想メモリか
らのデータの取り出しを短時間で実行することができる
データの取り出し方法を提供することを目的とするもの
である。
【００１３】
【課題を解決するための手段】本発明は、任意数のフィ
ールドによって１つのワードが構成され、Ｗ個（Ｗは任
意の自然数）の上記ワードと、マスクレジスタと、ヒッ
トフラグレジスタとを有し、アドレスを用いた上記ワー
ドへのデータの読み書き機能と、マスク検索機能と、並
列部分書き込み機能と、ヒットフラグのシフト機能とを
有する連想メモリにおいて、Ｎ個（Ｎは任意の自然数）
の入力データが１つのブロックにまとめられたブロック
データを、Ｎ個の上記ワードに並列に書き込むブロック
データ書き込み段階と、上記入力データのビット幅をＢ
（Ｂは任意の自然数）とし、上記マスク検索機能、上記
並列部分書き込み機能を、Ｂ回繰り返し実行することに
よって、上記ブロックデータ書き込み段階で所定フィー
ルドに格納された上記入力データを最終格納フィールド
に転送するフィールド間転送を（Ｎ−１）回繰り返し実
行するフィールド間転送段階とを有する連想メモリへの
データの格納方法である。
ールドによって１つのワードが構成され、Ｗ個（Ｗは任
意の自然数）の上記ワードと、マスクレジスタと、ヒッ
トフラグレジスタとを有し、アドレスを用いた上記ワー
ドへのデータの読み書き機能と、マスク検索機能と、並
列部分書き込み機能と、ヒットフラグのシフト機能とを
有する連想メモリにおいて、Ｎ個（Ｎは任意の自然数）
の入力データが１つのブロックにまとめられたブロック
データを、Ｎ個の上記ワードに並列に書き込むブロック
データ書き込み段階と、上記入力データのビット幅をＢ
（Ｂは任意の自然数）とし、上記マスク検索機能、上記
並列部分書き込み機能を、Ｂ回繰り返し実行することに
よって、上記ブロックデータ書き込み段階で所定フィー
ルドに格納された上記入力データを最終格納フィールド
に転送するフィールド間転送を（Ｎ−１）回繰り返し実
行するフィールド間転送段階とを有する連想メモリへの
データの格納方法である。
【００１４】
【発明の実施の形態および実施例】図１は、本発明の第
１の実施例である連想メモリＣＭ１へのデータ格納方法
の処理手順を示すフローチャートである。
１の実施例である連想メモリＣＭ１へのデータ格納方法
の処理手順を示すフローチャートである。
【００１５】まず、１つの連想メモリＣＭ１にＷ個（Ｗ
は任意の自然数）のワードが設けられ、１つのワードが
任意数のフィールドによって構成され、Ｎ個（Ｎは任意
の自然数）の入力データを１つのブロックにまとめてブ
ロックデータとし、このブロックデータを、Ｎ個の上記
ワードに並列に書き込むブロックデータ書き込み段階
と、連想メモリＣＭ１へ入力データを格納する場合、ブ
ロックデータ書き込み段階１１と、フィールド間転送段
階１２とを実行する。
は任意の自然数）のワードが設けられ、１つのワードが
任意数のフィールドによって構成され、Ｎ個（Ｎは任意
の自然数）の入力データを１つのブロックにまとめてブ
ロックデータとし、このブロックデータを、Ｎ個の上記
ワードに並列に書き込むブロックデータ書き込み段階
と、連想メモリＣＭ１へ入力データを格納する場合、ブ
ロックデータ書き込み段階１１と、フィールド間転送段
階１２とを実行する。
【００１６】ブロックデータ書き込み段階１１では、入
力データをＮ個まとめたブロックデータを、連想メモリ
ＣＭ１のアドレスを用いたワードへのデータの書き込み
機能によって、Ｎ個のワードに、並列に書き込んでブロ
ックデータ書き込みを実行する。この場合、上記ブロッ
クデータ書き込みを、ブロック毎に順次実行し、つま
り、上記ブロックデータ書き込みを（Ｗ÷Ｎ）回繰り返
す。
力データをＮ個まとめたブロックデータを、連想メモリ
ＣＭ１のアドレスを用いたワードへのデータの書き込み
機能によって、Ｎ個のワードに、並列に書き込んでブロ
ックデータ書き込みを実行する。この場合、上記ブロッ
クデータ書き込みを、ブロック毎に順次実行し、つま
り、上記ブロックデータ書き込みを（Ｗ÷Ｎ）回繰り返
す。
【００１７】フィールド間転送段階１２では、入力デー
タのビット幅をＢとすると、連想メモリＣＭ１のマスク
検索機能、並列部分書き込み機能を、Ｂ回繰り返し実行
することによって、入力データの一時格納場所である一
時格納フィールドに格納されている入力データを、入力
データの最終格納場所である最終格納フィールドに転送
するフィールド間転送を実行する。この場合、上記フィ
ールド間転送を、（Ｎ−１）回繰り返す。
タのビット幅をＢとすると、連想メモリＣＭ１のマスク
検索機能、並列部分書き込み機能を、Ｂ回繰り返し実行
することによって、入力データの一時格納場所である一
時格納フィールドに格納されている入力データを、入力
データの最終格納場所である最終格納フィールドに転送
するフィールド間転送を実行する。この場合、上記フィ
ールド間転送を、（Ｎ−１）回繰り返す。
【００１８】次に、１つのブロックデータに含まれる入
力データの数Ｎ＝８とした場合を例にとって、上記実施
例におけるデータ格納手順について詳細に説明する。
力データの数Ｎ＝８とした場合を例にとって、上記実施
例におけるデータ格納手順について詳細に説明する。
【００１９】図２は、上記実施例で使用する連想メモリ
ＣＭ１の構成を示す図である。
ＣＭ１の構成を示す図である。
【００２０】連想メモリＣＭ１は、検索マスクレジスタ
２３と、書き込みマスクレジスタ２４と、Ｗ個のワード
２５1 〜２５w と、ヒットフラグレジスタ２９とによっ
て構成されている。ワード２５1 〜２５w のそれぞれ
は、アドレスデータを格納してあるアドレスＲＯＭ部２
７と、読み書き可能な８個のフィールド２８1 〜２８8
とによって構成されている。また、８個のワードによっ
て１つのブロックが構成され、連想メモリＣＭ１には、
Ｗ／８個のブロック２６1 〜２６W/8 が設けられてい
る。
２３と、書き込みマスクレジスタ２４と、Ｗ個のワード
２５1 〜２５w と、ヒットフラグレジスタ２９とによっ
て構成されている。ワード２５1 〜２５w のそれぞれ
は、アドレスデータを格納してあるアドレスＲＯＭ部２
７と、読み書き可能な８個のフィールド２８1 〜２８8
とによって構成されている。また、８個のワードによっ
て１つのブロックが構成され、連想メモリＣＭ１には、
Ｗ／８個のブロック２６1 〜２６W/8 が設けられてい
る。
【００２１】ここで、検索マスクレジスタ２３は、マス
ク検索するときに検索ビットを指定するレジスタであ
り、書き込みマスクレジスタ２４は、並列部分書き込み
するときにデータ書き込みビットを指定するレジスタで
ある。
ク検索するときに検索ビットを指定するレジスタであ
り、書き込みマスクレジスタ２４は、並列部分書き込み
するときにデータ書き込みビットを指定するレジスタで
ある。
【００２２】また、ワード２５1 〜２５w のうちの所望
のワードの位置を指定するアドレス値を、アドレス入力
ポート２１から入力することによって、データ入出力ポ
ート２２を介して、指定されたワードの内容を読み書き
することができる。
のワードの位置を指定するアドレス値を、アドレス入力
ポート２１から入力することによって、データ入出力ポ
ート２２を介して、指定されたワードの内容を読み書き
することができる。
【００２３】図３は、連想メモリＣＭ１を使用して、ブ
ロックデータ書き込みを実行するブロックデータ書き込
み段階１１の説明図である。
ロックデータ書き込みを実行するブロックデータ書き込
み段階１１の説明図である。
【００２４】ブロックデータ書き込み段階１１におい
て、まず、書き込みマスクレジスタ２４を「オール１」
に設定し、つまり、フィールド２８1 〜２８8 の全てに
ついて書き込み時のマスクを行わないように設定する。
そして、検索マスクレジスタ２３のアドレス部に、「…
１１１１０００」を設定することによって、アドレスの
下位３ビットのみをマスクする。なお、上記ブロックデ
ータ書き込み段階１１では、検索を行わないので、検索
マスクレジスタ２３にはどのような設定を行ってもよ
い。
て、まず、書き込みマスクレジスタ２４を「オール１」
に設定し、つまり、フィールド２８1 〜２８8 の全てに
ついて書き込み時のマスクを行わないように設定する。
そして、検索マスクレジスタ２３のアドレス部に、「…
１１１１０００」を設定することによって、アドレスの
下位３ビットのみをマスクする。なお、上記ブロックデ
ータ書き込み段階１１では、検索を行わないので、検索
マスクレジスタ２３にはどのような設定を行ってもよ
い。
【００２５】上記各設定後に、ブロックデータ書き込み
段階１１の第１ステップ１１1 に移る。この第１ステッ
プ１１1 おいて、アドレス入力ポート２１に、「…００
００＊＊＊」（アドレスの下位３ビットがマスクされた
のであるから、下位３ビットには何を設定してもよい）
を与え、ブロック２６1 に含まれるワード２５1 〜２５
8 のそれぞれに格納すべきブロックデータ「Ｄ１、Ｄ
２、Ｄ３、Ｄ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８」を、データ
入出力ポート２２に与える。
段階１１の第１ステップ１１1 に移る。この第１ステッ
プ１１1 おいて、アドレス入力ポート２１に、「…００
００＊＊＊」（アドレスの下位３ビットがマスクされた
のであるから、下位３ビットには何を設定してもよい）
を与え、ブロック２６1 に含まれるワード２５1 〜２５
8 のそれぞれに格納すべきブロックデータ「Ｄ１、Ｄ
２、Ｄ３、Ｄ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８」を、データ
入出力ポート２２に与える。
【００２６】このようにすることによって、図３に示す
ように、ブロック２６1 に含まれるワード２５1 〜２５
8 のそれぞれに、同一のブロックデータ「Ｄ１、Ｄ２、
Ｄ３、Ｄ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８」が格納され、こ
の場合、ワード２５1 〜２５8 のそれぞれへの格納動作
が１サイクルで終了する。
ように、ブロック２６1 に含まれるワード２５1 〜２５
8 のそれぞれに、同一のブロックデータ「Ｄ１、Ｄ２、
Ｄ３、Ｄ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８」が格納され、こ
の場合、ワード２５1 〜２５8 のそれぞれへの格納動作
が１サイクルで終了する。
【００２７】そして、アドレス入力値を８つ増加し、ブ
ロック２６2 に含まれるワード２５9 〜２５16のそれぞ
れに格納すべきブロックデータ（「Ｄ１、Ｄ２、Ｄ３、
Ｄ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８」と異なるデータであっ
ても同じデータであってもよい）を、データ入出力ポー
ト２２に与える。これによって、ブロック２６2 に含ま
れるワード２５9 〜２５16のそれぞれに、そのときにデ
ータ入出力ポート２２に与えられたブロックデータと同
一のブロックデータが格納され、この場合も、ワード２
５9 〜２５16のそれぞれへの格納動作が１サイクルで終
了する。
ロック２６2 に含まれるワード２５9 〜２５16のそれぞ
れに格納すべきブロックデータ（「Ｄ１、Ｄ２、Ｄ３、
Ｄ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８」と異なるデータであっ
ても同じデータであってもよい）を、データ入出力ポー
ト２２に与える。これによって、ブロック２６2 に含ま
れるワード２５9 〜２５16のそれぞれに、そのときにデ
ータ入出力ポート２２に与えられたブロックデータと同
一のブロックデータが格納され、この場合も、ワード２
５9 〜２５16のそれぞれへの格納動作が１サイクルで終
了する。
【００２８】このようにして、アドレス入力値を８づつ
増加しながら、上記手順を（Ｗ÷８）回繰り返す。つま
り、アドレス入力値を８つ増加する動作と、次のブロッ
クに含まれる８つのワードのそれぞれに格納すべきブロ
ックデータをデータ入出力ポート２２に与える動作と、
それらのワードのそれぞれに、そのときにデータ入出力
ポート２２に与えられたブロックデータと同一のブロッ
クデータを格納する動作との一連の動作を、（Ｗ÷８）
回繰り返す。
増加しながら、上記手順を（Ｗ÷８）回繰り返す。つま
り、アドレス入力値を８つ増加する動作と、次のブロッ
クに含まれる８つのワードのそれぞれに格納すべきブロ
ックデータをデータ入出力ポート２２に与える動作と、
それらのワードのそれぞれに、そのときにデータ入出力
ポート２２に与えられたブロックデータと同一のブロッ
クデータを格納する動作との一連の動作を、（Ｗ÷８）
回繰り返す。
【００２９】この繰り返し動作を実行することによっ
て、ブロックデータ書き込み段階１１の最終ステップで
ある第Ｗ／８ステップ１１W/8 終了後には、全ブロック
２６1〜２６W/8 に入力すべき入力データが、対応する
ブロックに含まれる各ワードへ格納される。
て、ブロックデータ書き込み段階１１の最終ステップで
ある第Ｗ／８ステップ１１W/8 終了後には、全ブロック
２６1〜２６W/8 に入力すべき入力データが、対応する
ブロックに含まれる各ワードへ格納される。
【００３０】図４は、連想メモリＣＭ１を使用して、フ
ィールド間転送を実行するフィールド間転送段階１２の
説明図である。
ィールド間転送を実行するフィールド間転送段階１２の
説明図である。
【００３１】ここで、フィールド２８1 を最終格納フィ
ールドとし、残りのフィールド２８2 〜２８8 を一時格
納フィールドとする。
ールドとし、残りのフィールド２８2 〜２８8 を一時格
納フィールドとする。
【００３２】フィールド間転送段階１２の第１ステップ
１２1 では、検索マスクレジスタ２３のアドレス部に
「…００００１１１」を設定することによって、下位３
ビット以外をマスクするとともに、アドレス入力ポート
２１に「…＊＊＊＊００１」を与える（下位３ビット以
外のビットには何を与えてもよい）。このように、下位
３ビット以外をマスクすることによって、全てのブロッ
ク２６1 〜２６W/8 を転送の対象とし、また、アドレス
入力ポート２１に「…＊＊＊＊００１」を与えることに
よって、１つのブロックの２つ目のワードを転送の対象
とする。つまり、各ブロックの２つ目のワードを転送の
対象とする（下位３ビットアドレス「００１」に対応す
るワード２５2 、２５10、……、２５W/8-6 のみを処理
可能に設定する）。
１２1 では、検索マスクレジスタ２３のアドレス部に
「…００００１１１」を設定することによって、下位３
ビット以外をマスクするとともに、アドレス入力ポート
２１に「…＊＊＊＊００１」を与える（下位３ビット以
外のビットには何を与えてもよい）。このように、下位
３ビット以外をマスクすることによって、全てのブロッ
ク２６1 〜２６W/8 を転送の対象とし、また、アドレス
入力ポート２１に「…＊＊＊＊００１」を与えることに
よって、１つのブロックの２つ目のワードを転送の対象
とする。つまり、各ブロックの２つ目のワードを転送の
対象とする（下位３ビットアドレス「００１」に対応す
るワード２５2 、２５10、……、２５W/8-6 のみを処理
可能に設定する）。
【００３３】このように設定し、一時格納フィールド２
８2 に対応する対応ビットを１ビットづつ並列部分書き
込みする。たとえば一時格納フィールド２８2 の１ビッ
ト目を書き込む場合、ワード２５2 、２５10、……、２
５W/8-6 における一時格納フィールド２８2 の１ビット
目を並列書き込みし、一時格納フィールド２８2 の２ビ
ット目を書き込む場合、ワード２５2 、２５10、……、
２５W/8-6 における一時格納フィールド２８2 の２ビッ
ト目を並列書き込みし、これらの並行処理を１ビットづ
つ実行する。
８2 に対応する対応ビットを１ビットづつ並列部分書き
込みする。たとえば一時格納フィールド２８2 の１ビッ
ト目を書き込む場合、ワード２５2 、２５10、……、２
５W/8-6 における一時格納フィールド２８2 の１ビット
目を並列書き込みし、一時格納フィールド２８2 の２ビ
ット目を書き込む場合、ワード２５2 、２５10、……、
２５W/8-6 における一時格納フィールド２８2 の２ビッ
ト目を並列書き込みし、これらの並行処理を１ビットづ
つ実行する。
【００３４】つまり、上記のように一時格納フィールド
２８2 に対応する対応ビットを１ビットづつ並列部分書
き込みする場合、アドレス入力ポート２１に与えられた
アドレスに対応するワードについて、一時格納フィール
ド２８2 の所定ビットについてマスク検索を行い、この
マスク検索されたデータを、書き込みマスクレジスタ２
４で指定されているフィールド２８1 に転送する。この
場合、アドレス入力ポート２１に与えられたアドレス
は、下位３ビットのみが指定されるので、このアドレス
に対応するワードは、８つのワード毎に１つ存在し、こ
れら８つのワード毎に１つ存在する複数のワードについ
て、フィールド間転送が実行され、したがって、並列部
分書き込みが実行される。そして、これらの並列部分書
き込みが１サイクルで実行される。
２８2 に対応する対応ビットを１ビットづつ並列部分書
き込みする場合、アドレス入力ポート２１に与えられた
アドレスに対応するワードについて、一時格納フィール
ド２８2 の所定ビットについてマスク検索を行い、この
マスク検索されたデータを、書き込みマスクレジスタ２
４で指定されているフィールド２８1 に転送する。この
場合、アドレス入力ポート２１に与えられたアドレス
は、下位３ビットのみが指定されるので、このアドレス
に対応するワードは、８つのワード毎に１つ存在し、こ
れら８つのワード毎に１つ存在する複数のワードについ
て、フィールド間転送が実行され、したがって、並列部
分書き込みが実行される。そして、これらの並列部分書
き込みが１サイクルで実行される。
【００３５】上記のように一時格納フィールド２８2 に
対応する対応ビットを１ビットづつ行う並列部分書き込
み動作を、データのビット幅であるＢと同じＢ回、繰り
返す。このように繰り返し実行することによって、１つ
のフィールドに格納されているビット幅Ｂのデータの全
のビットについて、フィールド間転送が実行される。つ
まり、図４における矢印４２1 で示すフィールド間転送
が実行される。しかも、１つのワードについてのフィー
ルド間転送動作が、ブロック２６1 〜２６W/8のそれぞ
れに対応するワードについて、同時に実行される。
対応する対応ビットを１ビットづつ行う並列部分書き込
み動作を、データのビット幅であるＢと同じＢ回、繰り
返す。このように繰り返し実行することによって、１つ
のフィールドに格納されているビット幅Ｂのデータの全
のビットについて、フィールド間転送が実行される。つ
まり、図４における矢印４２1 で示すフィールド間転送
が実行される。しかも、１つのワードについてのフィー
ルド間転送動作が、ブロック２６1 〜２６W/8のそれぞ
れに対応するワードについて、同時に実行される。
【００３６】そして、アドレス入力値を１づつ増やしな
がら、上記手順を、７回繰り返すことによって、最終ス
テップ１２7 の終了後には、全ブロックデータが分離さ
れて、最終格納フィールド２８1 へ格納される。
がら、上記手順を、７回繰り返すことによって、最終ス
テップ１２7 の終了後には、全ブロックデータが分離さ
れて、最終格納フィールド２８1 へ格納される。
【００３７】このようにして、連想メモリＣＭ１へのデ
ータの格納を短時間で実行することができる。
ータの格納を短時間で実行することができる。
【００３８】図５は、本発明の第２の実施例である連想
メモリＣＭ１からのデータ取り出し方法の処理手順を示
すフローチャートである。
メモリＣＭ１からのデータ取り出し方法の処理手順を示
すフローチャートである。
【００３９】この第２の実施例では、連想メモリＣＭ１
からデータを取り出す場合、ワード転送段階５１と、ブ
ロックデータ読み出し段階５２とが実行される。
からデータを取り出す場合、ワード転送段階５１と、ブ
ロックデータ読み出し段階５２とが実行される。
【００４０】ワード転送段階５１では、連想メモリＣＭ
１のマスク検索機能、ヒットフラグシフト機能、並列部
分書き込み機能を、データのビット幅Ｂと同じＢ回繰り
返して実行することによって、読み出しワード以外のワ
ードの最終格納フィールドのデータを、読み出しワード
の対応フィールドに転送する「ワード間転送」を、（Ｎ
−１）回繰り返して実行する。
１のマスク検索機能、ヒットフラグシフト機能、並列部
分書き込み機能を、データのビット幅Ｂと同じＢ回繰り
返して実行することによって、読み出しワード以外のワ
ードの最終格納フィールドのデータを、読み出しワード
の対応フィールドに転送する「ワード間転送」を、（Ｎ
−１）回繰り返して実行する。
【００４１】ブロックデータ読み出し段階５２において
は、連想メモリＣＭ１のアドレスを用いたワードへのデ
ータの読み出し機能によって、上記読み出しワードのみ
を逐次的に読み出す動作（ブロックデータ読み出し）を
（Ｗ÷Ｎ）回繰り返して実行する。
は、連想メモリＣＭ１のアドレスを用いたワードへのデ
ータの読み出し機能によって、上記読み出しワードのみ
を逐次的に読み出す動作（ブロックデータ読み出し）を
（Ｗ÷Ｎ）回繰り返して実行する。
【００４２】次に、上記データ取り出し手順を、Ｎ＝８
の場合を例にとって詳細に説明する。ここで、連想メモ
リとして、図２に示す連想メモリＣＭ１を使用する。
の場合を例にとって詳細に説明する。ここで、連想メモ
リとして、図２に示す連想メモリＣＭ１を使用する。
【００４３】図６は、連想メモリＣＭ１を使用して、ワ
ード間転送を実行するワード間転送段階５１の説明図で
ある。
ード間転送を実行するワード間転送段階５１の説明図で
ある。
【００４４】ワード間転送段階５１において、下位３ビ
ットのアドレスが「０００」であるワードを、「読み出
しワード」とする。
ットのアドレスが「０００」であるワードを、「読み出
しワード」とする。
【００４５】ワード間転送段階５１の第１ステップ５１
1 では、まず、検索マスクレジスタ２３のアドレス部
を、「…００００１１１」に設定して、下位３ビット以
外をマスクする。そして、アドレス入力ポート２１に
「…＊＊＊＊００１」を与える（下位３ビット以外は何
を与えてもよい）ことによって、下位３ビットアドレス
「００１」のワードのみを処理可能に設定する。この設
定によって、最終格納フィールド２８1 の特定のビット
に対してマスク検索を行ない、ヒットフラグをシフトア
ップする。
1 では、まず、検索マスクレジスタ２３のアドレス部
を、「…００００１１１」に設定して、下位３ビット以
外をマスクする。そして、アドレス入力ポート２１に
「…＊＊＊＊００１」を与える（下位３ビット以外は何
を与えてもよい）ことによって、下位３ビットアドレス
「００１」のワードのみを処理可能に設定する。この設
定によって、最終格納フィールド２８1 の特定のビット
に対してマスク検索を行ない、ヒットフラグをシフトア
ップする。
【００４６】そして、アドレス入力ポート２１を「…＊
＊＊＊０００」に設定する（下位３ビット以外は何にし
てもよい）ことによって、下位３ビットアドレス「００
０」の読み出しワードのみ処理可能に設定し、この読み
出しワードの対応フィールド２８2 の対応ビットに、並
列部分書き込みを行なう。これを、データのビット幅Ｂ
と同じＢ回繰り返して実行する。このようにすることに
よって、図６に矢印６２1 で示すワード間転送を実行す
ることができる。
＊＊＊０００」に設定する（下位３ビット以外は何にし
てもよい）ことによって、下位３ビットアドレス「００
０」の読み出しワードのみ処理可能に設定し、この読み
出しワードの対応フィールド２８2 の対応ビットに、並
列部分書き込みを行なう。これを、データのビット幅Ｂ
と同じＢ回繰り返して実行する。このようにすることに
よって、図６に矢印６２1 で示すワード間転送を実行す
ることができる。
【００４７】そして、アドレス入力値を１づつ増加しな
がら、上記手順を、７回繰り返すことによって、最終ス
テップ５１7 の終了後には、全てのブロックにおいて、
残りのワードの演算結果データが、読み出しワードにま
とめられて格納される。
がら、上記手順を、７回繰り返すことによって、最終ス
テップ５１7 の終了後には、全てのブロックにおいて、
残りのワードの演算結果データが、読み出しワードにま
とめられて格納される。
【００４８】図７は、連想メモリＣＭ１を使用して、ブ
ロックデータ読み出しを実行するブロックデータ読み出
し段階５２の説明図である。
ロックデータ読み出しを実行するブロックデータ読み出
し段階５２の説明図である。
【００４９】ブロック読み出し段階５２において、検索
マスクレジスタ２３のアドレス部を「…１１１１１１
１」に設定する。つまり、マスクなしで設定する。
マスクレジスタ２３のアドレス部を「…１１１１１１
１」に設定する。つまり、マスクなしで設定する。
【００５０】ブロック読み出し段階５２の第１のステッ
プ５２1 では、アドレス入力ポート２１に「…００００
００」を与えることによって、ブロック２６1 における
読み出しワード２５1 のブロックデータを、データ入出
力ポート２２を介して、読み出す。アドレス入力値を８
づつ増加しながら、上記手順を繰り返して実行すること
によって、最終ステップ５２W/8 終了後には、全ブロッ
クの読み出しワードのデータを取り出すことができる。
つまり、最終ステップ５２W/8 終了後には、全ワードの
演算結果データを取り出すことができる。
プ５２1 では、アドレス入力ポート２１に「…００００
００」を与えることによって、ブロック２６1 における
読み出しワード２５1 のブロックデータを、データ入出
力ポート２２を介して、読み出す。アドレス入力値を８
づつ増加しながら、上記手順を繰り返して実行すること
によって、最終ステップ５２W/8 終了後には、全ブロッ
クの読み出しワードのデータを取り出すことができる。
つまり、最終ステップ５２W/8 終了後には、全ワードの
演算結果データを取り出すことができる。
【００５１】このようにして、連想メモリＣＭ１からの
データの読み出しを短時間で実行できる。
データの読み出しを短時間で実行できる。
【００５２】上記実施例によれば、連想メモリＣＭ１へ
データを格納する場合、ブロックデータ書き込み段階と
フィールド間転送段階とによって連想メモリＣＭ１へデ
ータを格納し、全ブロックで並列して、フィールド間転
送できるので、その処理時間は、ブロックデータ書き込
み段階と比較して極めて短く、ほぼブロックデータ書き
込み段階の処理時間で実行できる。ブロックデータ書き
込み段階における処理ステップ数は、（Ｗ÷Ｎ）である
ので、処理時間がＷステップである従来のデータの格納
方法と比較すると、Ｎ分の１の処理時間でデータ格納を
実行することができる。なお、（Ｗ÷Ｎ）が非整数であ
る場合には、端数を切り上げた整数のステップである。
データを格納する場合、ブロックデータ書き込み段階と
フィールド間転送段階とによって連想メモリＣＭ１へデ
ータを格納し、全ブロックで並列して、フィールド間転
送できるので、その処理時間は、ブロックデータ書き込
み段階と比較して極めて短く、ほぼブロックデータ書き
込み段階の処理時間で実行できる。ブロックデータ書き
込み段階における処理ステップ数は、（Ｗ÷Ｎ）である
ので、処理時間がＷステップである従来のデータの格納
方法と比較すると、Ｎ分の１の処理時間でデータ格納を
実行することができる。なお、（Ｗ÷Ｎ）が非整数であ
る場合には、端数を切り上げた整数のステップである。
【００５３】また、上記実施例によれば、連想メモリＣ
Ｍ１からデータを取り出す場合、ワード間転送段階とブ
ロックデータ読み出し段階とを実行し、全ブロックで並
列にワード間転送できるので、その処理時間は、従来の
ブロックデータ読み出し段階と比較すると、極めて短
く、ほぼブロックデータ読み出し段階の処理時間で実現
できる。上記実施例におけるブロックデータ読み出し段
階での処理ステップ数は、（Ｗ÷Ｎ）であるので、従来
のデータの取り出し方法における処理がＷステップであ
ることから、これと比較して、Ｎ分の１の処理時間でデ
ータ取り出しを実行することができる。なお、（Ｗ÷
Ｎ）が非整数の場合には端数を切り上げた整数のステッ
プである。
Ｍ１からデータを取り出す場合、ワード間転送段階とブ
ロックデータ読み出し段階とを実行し、全ブロックで並
列にワード間転送できるので、その処理時間は、従来の
ブロックデータ読み出し段階と比較すると、極めて短
く、ほぼブロックデータ読み出し段階の処理時間で実現
できる。上記実施例におけるブロックデータ読み出し段
階での処理ステップ数は、（Ｗ÷Ｎ）であるので、従来
のデータの取り出し方法における処理がＷステップであ
ることから、これと比較して、Ｎ分の１の処理時間でデ
ータ取り出しを実行することができる。なお、（Ｗ÷
Ｎ）が非整数の場合には端数を切り上げた整数のステッ
プである。
【００５４】
【発明の効果】請求項１〜請求項３記載の発明によれ
ば、連想メモリへのデータの格納を短時間で実行するこ
とができるという効果を奏する。
ば、連想メモリへのデータの格納を短時間で実行するこ
とができるという効果を奏する。
【００５５】請求項４〜請求項６記載の発明によれば、
連想メモリからのデータの取り出しを短時間で実行する
ことができるという効果を奏する。
連想メモリからのデータの取り出しを短時間で実行する
ことができるという効果を奏する。
【図１】本発明の第１の実施例である連想メモリＣＭ１
へのデータ格納方法の処理手順を示すフローチャートで
ある。
へのデータ格納方法の処理手順を示すフローチャートで
ある。
【図２】上記実施例で使用する連想メモリＣＭ１の構成
を示す図である。
を示す図である。
【図３】連想メモリＣＭ１を使用して、ブロックデータ
書き込みを実行するブロックデータ書き込み段階１１の
説明図である。
書き込みを実行するブロックデータ書き込み段階１１の
説明図である。
【図４】連想メモリＣＭ１を使用して、フィールド間転
送を実行するフィールド間転送段階１２の説明図であ
る。
送を実行するフィールド間転送段階１２の説明図であ
る。
【図５】本発明の第２の実施例である連想メモリＣＭ１
からのデータ取り出し方法の処理手順を示すフローチャ
ートである。
からのデータ取り出し方法の処理手順を示すフローチャ
ートである。
【図６】連想メモリＣＭ１を使用して、ワード間転送を
実行するワード間転送段階５１の説明図である。
実行するワード間転送段階５１の説明図である。
【図７】連想メモリＣＭ１を使用して、ブロックデータ
読み出しを実行するブロックデータ読み出し段階５２の
説明図である。
読み出しを実行するブロックデータ読み出し段階５２の
説明図である。
【図８】連想メモリへデータを格納する従来方法の説明
図である。
図である。
【図９】連想メモリからデータを取り出す従来方法の説
明図である。
明図である。
ＣＭ１…連想メモリ、 １１…ブロックデータ書き込み段階、 １２…フィールド間転送段階、 ２１…アドレス入力ポート、 ２２…データ入力ポート、 ２３…検索マスクレジスタ、 ２４…書き込みマスクレジスタ、 ２５1 〜２５W …ワード、 ２６1 〜２６W/8 …ブロック、 ２７…アドレスＲＯＭ部、 ２８1 〜２８8 …フィールド、 ２９…ヒットフラグレジスタ、 ４２1 、４２7 …フィールド間転送方向、 ５１…ワード間転送段階、 ５２…ブロックデータ読み出し段階、 ６２1 、６２7 …ワード間転送方向。
Claims (6)
- 【請求項１】 任意数のフィールドによって１つのワー
ドが構成され、Ｗ個（Ｗは任意の自然数）の上記ワード
と、マスクレジスタと、ヒットフラグレジスタとを有
し、アドレスを用いた上記ワードへのデータの読み書き
機能と、マスク検索機能と、並列部分書き込み機能と、
ヒットフラグのシフト機能とを有する連想メモリにおい
て、 Ｎ個（Ｎは任意の自然数）の入力データが１つのブロッ
クにまとめられたブロックデータを、Ｎ個の上記ワード
に並列に書き込むブロックデータ書き込み段階と；上記
入力データのビット幅をＢ（Ｂは任意の自然数）とし、
上記マスク検索機能、上記並列部分書き込み機能を、Ｂ
回繰り返し実行することによって、上記ブロックデータ
書き込み段階で所定フィールドに格納された上記入力デ
ータを最終格納フィールドに転送するフィールド間転送
を（Ｎ−１）回繰り返し実行するフィールド間転送段階
と；を有することを特徴とする連想メモリへのデータの
格納方法。 - 【請求項２】 請求項１において、 上記Ｎ個のワードによって１つのブロックを構成した場
合、上記ブロックデータ書き込み段階は、上記ブロック
データをＮ個のワードに並列に書き込む動作を、書き込
むべき上記ブロックを変えながら、（Ｗ÷Ｎ）回実行す
る段階であることを特徴とする連想メモリへのデータの
格納方法。 - 【請求項３】 請求項２において、 上記ブロックデータ書き込み段階は、上記（Ｗ÷Ｎ）が
整数である場合には、上記ブロックデータをＮ個のワー
ドに並列に書き込む動作を、（Ｗ÷Ｎ）回実行し、一
方、（Ｗ÷Ｎ）が整数ではない場合には、（Ｗ÷Ｎ）の
端数を切り上げた整数回、上記ブロックデータをＮ個の
ワードに並列に書き込む動作を、実行する段階であるこ
とを特徴とする連想メモリへのデータの格納方法。 - 【請求項４】 任意数のフィールドによって１つのワー
ドが構成され、Ｗ個（Ｗは任意の自然数）の上記ワード
と、マスクレジスタと、ヒットフラグレジスタとを有
し、アドレスを用いた上記ワードへのデータの読み書き
機能と、マスク検索機能と、並列部分書き込み機能と、
ヒットフラグのシフト機能とを有する連想メモリにおい
て、 上記マスク検索機能、ヒットフラグシフト機能、並列部
分書き込み機能をデータのビット幅Ｂと同じＢ回繰り返
し実行することによって、読み出しワード以外のワード
の最終格納フィールドのデータを読み出し、ワードの対
応フィールドに転送するワード間転送を（Ｎ−１）回繰
り返し実行するワード間転送段階と；上記アドレスを用
いたワードへのデータの読み出し機能によって、上記読
み出しワードのみを逐次的に読み出すブロックデータ読
み出しを、（Ｗ÷Ｎ）回実行するブロックデータ読み出
し段階と；を有することを特徴とする連想メモリからの
データの取り出し方法。 - 【請求項５】 請求項４において、 上記Ｎ個のワードによって１つのブロックを構成した場
合、上記ブロックデータ読み出し段階は、上記ブロック
データをＮ個のワードに並列に書き込む動作を、書き込
むべき上記ブロックを変えながら、上記読み出しワード
のみを逐次的に読み出す動作を（Ｗ÷Ｎ）回実行する段
階であることを特徴とする連想メモリへのデータの格納
方法。 - 【請求項６】 請求項５において、 上記ブロックデータ読み出し段階は、上記（Ｗ÷Ｎ）が
整数である場合には、上記読み出しワードのみを逐次的
に読み出す動作を、（Ｗ÷Ｎ）回実行し、一方、（Ｗ÷
Ｎ）が整数ではない場合には、上記読み出しワードのみ
を逐次的に読み出す動作を、（Ｗ÷Ｎ）の端数を切り上
げた整数回、実行する段階であることを特徴とする連想
メモリへのデータの格納方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16239896A JP3640034B2 (ja) | 1996-06-03 | 1996-06-03 | 連想メモリへのデータの格納方法および連想メモリからのデータの取り出し方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16239896A JP3640034B2 (ja) | 1996-06-03 | 1996-06-03 | 連想メモリへのデータの格納方法および連想メモリからのデータの取り出し方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09320281A true JPH09320281A (ja) | 1997-12-12 |
| JP3640034B2 JP3640034B2 (ja) | 2005-04-20 |
Family
ID=15753846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16239896A Expired - Fee Related JP3640034B2 (ja) | 1996-06-03 | 1996-06-03 | 連想メモリへのデータの格納方法および連想メモリからのデータの取り出し方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3640034B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009026437A (ja) * | 2007-06-21 | 2009-02-05 | Nippon Telegr & Teleph Corp <Ntt> | 連想メモリ装置におけるドントケア格納、検索方法 |
-
1996
- 1996-06-03 JP JP16239896A patent/JP3640034B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009026437A (ja) * | 2007-06-21 | 2009-02-05 | Nippon Telegr & Teleph Corp <Ntt> | 連想メモリ装置におけるドントケア格納、検索方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3640034B2 (ja) | 2005-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11977977B2 (en) | Methods and systems for data analysis in a state machine | |
| US9535861B2 (en) | Methods and systems for routing in a state machine | |
| US9886017B2 (en) | Counter operation in a state machine lattice | |
| Falkoff | Algorithms for parallel-search memories | |
| US5051947A (en) | High-speed single-pass textual search processor for locating exact and inexact matches of a search pattern in a textual stream | |
| JP2015531935A (ja) | 状態機械エンジンのための結果生成 | |
| US20230176999A1 (en) | Devices for time division multiplexing of state machine engine signals | |
| JP2715465B2 (ja) | 記号列照合装置 | |
| JPS61210478A (ja) | ベクトル処理装置 | |
| EP1763759A1 (en) | Associative memory device | |
| JPH09320281A (ja) | 連想メモリへのデータの格納方法および連想メモリからのデータの取り出し方法 | |
| Stefan et al. | The splicing mechanism and the Connex memory | |
| Healy | A character-oriented context-addressed segment-sequential storage | |
| JPS6134626A (ja) | 外部分布分類を実行する方法 | |
| Nishimura et al. | Synthesis of a Petri net based control flow model | |
| Zeidler et al. | On the Development of Dedicated Hardware for Searching | |
| Mitu et al. | A CMOS implementation of a Connex memory | |
| JP3191183B2 (ja) | スキャンテスト制御ゲート挿入方式 | |
| JPS59116991A (ja) | 連想メモリ装置 | |
| JPH01158571A (ja) | 論理回路変換装置 | |
| JPH1021053A (ja) | データ処理装置 | |
| JPS58159155A (ja) | 情報処理装置 | |
| JPS6145330A (ja) | デ−タマ−ジ回路 | |
| JPH05120009A (ja) | レジスタ検索方式 | |
| JPH0683859A (ja) | ベクトル処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040820 |
|
| A521 | Written amendment |
Effective date: 20041014 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050107 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20050107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050107 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090128 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |