JPH09306337A - Field emission type electron source element and manufacture thereof - Google Patents

Field emission type electron source element and manufacture thereof

Info

Publication number
JPH09306337A
JPH09306337A JP12175196A JP12175196A JPH09306337A JP H09306337 A JPH09306337 A JP H09306337A JP 12175196 A JP12175196 A JP 12175196A JP 12175196 A JP12175196 A JP 12175196A JP H09306337 A JPH09306337 A JP H09306337A
Authority
JP
Japan
Prior art keywords
silicon
gate electrode
field emission
electron source
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12175196A
Other languages
Japanese (ja)
Inventor
Hiroko Morita
裕子 森田
Masao Urayama
雅夫 浦山
Yoshihisa Inoue
喜央 井上
Yasushi Takegawa
宜志 竹川
Noboru Otani
昇 大谷
Keiichiro Uda
啓一郎 宇田
Morichika Yano
盛規 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP12175196A priority Critical patent/JPH09306337A/en
Publication of JPH09306337A publication Critical patent/JPH09306337A/en
Pending legal-status Critical Current

Links

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a field emission type electron source element which can prevent the degradation of a degree of vacuum, element breakdown and generation of a leak electrode between a cold cathod and a gate electrode and can be driven in low voltage and has the long service life, and a manufacturing method therefor. SOLUTION: This electron source element is formed by working a surface of a silicon substrate 1, and is composed of a silicon projecting part 5 being a cold cathode to emit an electron on the basis of the principle of field emission and a gate electrode layer 6 being an electron extraction electrode arranged on the periphery of the silicon projecting part 5 through an insulating layer 4. In this case, an end part of the gate electrode layer 6 is formed in the shape of projecting so as to surround the tip of the silicon projecting part 5, and surface coat layers 8a, 8b and 8c are arranged on a surface in the vicinity of the tip of the silicon projecting part 5, a surface where the gate electrode layer 6 is opposed to the silicon projecting part 5 and the gate electrode layer 6.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電界放出の原理に
基づいて電子放出する微小冷陰極を有する電界放出型電
子源素子及びその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission type electron source device having a minute cold cathode that emits electrons based on the principle of field emission and a method for manufacturing the same.

【0002】[0002]

【従来の技術】近年、集積回路又は薄膜の分野において
用いられる微細加工技術により、高電界において電子を
放出する電界放出型電子源製造技術が目覚ましく進歩
し、極めて小型な構造の電界放出型冷陰極が製造可能に
なった。この種の電界放出型冷陰極は、3極管の超小型
電子管又は超小型電子銃を構成する主要部品の内でも、
最も基本的な電子放出デバイスである。
2. Description of the Related Art In recent years, the field emission type electron source manufacturing technology for emitting electrons in a high electric field has been remarkably advanced by the fine processing technology used in the field of integrated circuits or thin films, and the field emission type cold cathode having an extremely small structure. Can be manufactured. This type of field emission cold cathode is one of the main components that make up a triode micro electron tube or micro electron gun.
It is the most basic electron emission device.

【0003】このような冷陰極から構成される電界放出
型電子源素子の動作及び製造方法は、スタンフォード・
リサーチ・インスティチュート(Stanford Research In
stitute)のシー・エー・スピント(C.A.Spindt)らに
よるジャーナル・オブ・アプライド・フィジックス(Jo
urnal of Applied Physics)の第47巻、12号、52
48〜5263頁(1976年12月)に発表された研
究報告により公知である。また、シー・エー・スピント
等による米国特許第3,789,471号公報、エイチ・
エフ・グレイ(H.F.Gray)等による米国特許第4,30
7,507号公報及び第4,513,308号公報にも開
示されている。
The operation and manufacturing method of the field emission type electron source device composed of such a cold cathode is described in Stanford.
Research Institute (Stanford Research In
Institute of Applied Sciences CASpindt et al. Journal of Applied Physics (Jo
urnal of Applied Physics) Volume 47, Issue 12, 52
It is known by the research report published on pages 48-5263 (December 1976). Also, U.S. Pat. No. 3,789,471 by C.A. Spind et al.
U.S. Pat. No. 4,30 by HFGray et al.
No. 7,507 and No. 4,513,308.

【0004】この電界放出型電子源素子は、例えば微小
3極管や薄型表示素子の構成要素等の用途が提案されて
おり、また、これを用いたデバイスは、多数の微小な冷
陰極の動作を制御することによりその機能を発揮するも
のである。そして、電界放出型電子源素子は、電界放出
の原理により電子を放出する冷陰極と、個々の冷陰極に
電界を印加して電子を放出させるために正電圧を印加す
る電界印加電極であるゲート電極とを備えている。
This field emission type electron source element has been proposed for use as, for example, a minute triode or a constituent element of a thin display element, and a device using this element operates as a large number of minute cold cathodes. The function is exhibited by controlling the. The field emission electron source element is a gate that is a cold cathode that emits electrons according to the principle of field emission and a field application electrode that applies a positive voltage to apply an electric field to each cold cathode to emit electrons. And electrodes.

【0005】特開平5−274998号公報には、図4
に示すように、シリコン基板11表面を加工して形成さ
れた冷陰極15の周囲に、シリコン酸化膜14、絶縁膜
14’、ゲート電極16が順次形成され、冷陰極15の
先端部に、基板面に対し略垂直方向から蒸着法等により
低仕事関数の金属薄膜18を形成して、放出電流量を増
加させると共に、冷陰極15先端部の耐熱性を向上さ
せ、素子の寿命を延ばすことを目的とした電界放出電子
源素子が開示されている。
In Japanese Patent Laid-Open No. 5-274998, there is shown in FIG.
As shown in FIG. 3, a silicon oxide film 14, an insulating film 14 ′, and a gate electrode 16 are sequentially formed around a cold cathode 15 formed by processing the surface of the silicon substrate 11, and the substrate is provided at the tip of the cold cathode 15. A metal thin film 18 having a low work function is formed from a direction substantially perpendicular to the surface by a vapor deposition method or the like to increase the amount of emission current, improve the heat resistance of the tip portion of the cold cathode 15, and extend the life of the device. A targeted field emission electron source device is disclosed.

【0006】また、電界放出型電子源素子には、上記の
他の様々な構造が提案されていおり、ここで、マイクロ
プロセス国際会議93(The 6th International Microp
rocess Conference)で浦山等により研究報告されたも
のについて、図面を用いて説明する。その構造は、図5
に示すように、基板電極となるシリコン基板21上に円
錐状のシリコン突起部である冷陰極25が形成され、そ
してその冷陰極25を先端部のみ露出させて囲むように
絶縁層24である熱酸化シリコン層が配置され、更にそ
の熱酸化シリコン層上にゲート電極層26が配置されて
いる。
Various other structures as described above have been proposed for the field emission type electron source device. Here, the International Conference on Micro Processes 93 (The 6th International Microp
What was reported by Urayama et al. at the rocess conference will be explained using drawings. Its structure is shown in FIG.
As shown in FIG. 3, a cold cathode 25, which is a conical silicon protrusion, is formed on the silicon substrate 21 that serves as a substrate electrode, and the insulating layer 24 is formed so as to surround and expose only the tip of the cold cathode 25. A silicon oxide layer is arranged, and a gate electrode layer 26 is further arranged on the thermally oxidized silicon layer.

【0007】次に、図5に示した構造の電界放出型電子
源素子の製造方法について説明する。まず、図6(A)
に示すように、比抵抗ρ=3〜5Ω・cmのn型シリコ
ン基板21の表面を熱酸化し、厚さが0.2〜0.3μm
の熱酸化シリコン層22を形成する。そして、その熱酸
化シリコン層22の表面にレジストを用いて、円形や四
角形等のパターンを形成し、熱酸化シリコン層22をエ
ッチングすることにより、図6(B)に示すような円形
や四角形等のパターンの熱酸化シリコンマスク22aを
形成する。
Next, a method of manufacturing the field emission type electron source device having the structure shown in FIG. 5 will be described. First, FIG.
, The surface of the n-type silicon substrate 21 having a specific resistance ρ = 3 to 5 Ω · cm is thermally oxidized to have a thickness of 0.2 to 0.3 μm.
Forming a thermally oxidized silicon layer 22. Then, a pattern such as a circle or a quadrangle is formed on the surface of the thermally oxidized silicon layer 22 by using a resist, and the thermally oxidized silicon layer 22 is etched, so that the circle or the quadrangle as shown in FIG. 6B is formed. Forming a thermal oxide silicon mask 22a.

【0008】この熱酸化シリコンマスク22aを用い
て、シリコン基板21の表面をドライエッチング法によ
り等方的にエッチングし、図6(C)に示すような冷陰
極の基本となる凸部25aをシリコン基板21表面に形
成する。更に、その凸部25aが形成されたシリコン基
板21の表面を、熱酸化し、図6(D)に示すように、
絶縁層となる熱酸化シリコン層24aを0.4μm程度
の厚さで形成する。
Using this thermally oxidized silicon mask 22a, the surface of the silicon substrate 21 is isotropically etched by a dry etching method to form a convex portion 25a, which is a basic cold cathode, as shown in FIG. 6C. It is formed on the surface of the substrate 21. Further, the surface of the silicon substrate 21 on which the convex portion 25a is formed is thermally oxidized, and as shown in FIG.
A thermal silicon oxide layer 24a to be an insulating layer is formed with a thickness of about 0.4 μm.

【0009】そして、これらの工程を施したシリコン基
板21を真空蒸着装置内に配置し、ゲート電極26とな
るNb金属を熱酸化シリコン層24a上に斜め方向か
ら、シリコン基板22を回転させながら、真空蒸着法に
より、0.4μm程度堆積させてゲート電極層26を形
成すると、図6(E)に示す構造のものが得られる。
Then, the silicon substrate 21 subjected to these steps is placed in a vacuum vapor deposition apparatus, and the Nb metal to be the gate electrode 26 is obliquely placed on the thermally oxidized silicon layer 24a while rotating the silicon substrate 22. When the gate electrode layer 26 is formed by depositing about 0.4 μm by the vacuum evaporation method, the structure shown in FIG. 6E is obtained.

【0010】最後に、電子放出源として不要な熱酸化シ
リコンマスク22aと熱酸化シリコン層24aの一部と
を弗酸と弗化アンモニウムとの混合溶液により除去し
て、図6(F)に示すように、シリコン基板21の冷陰
極25に相当する部分を露出させる。ここで、冷陰極2
5近傍のゲート電極26端部表面は、冷陰極25の先端
部の高さとほぼ同程度の高さになるように形成される。
Finally, the thermal silicon oxide mask 22a and a part of the thermal silicon oxide layer 24a which are unnecessary as an electron emission source are removed by a mixed solution of hydrofluoric acid and ammonium fluoride, as shown in FIG. 6 (F). Thus, the portion of the silicon substrate 21 corresponding to the cold cathode 25 is exposed. Here, cold cathode 2
The end surface of the gate electrode 26 near 5 is formed to have almost the same height as the tip of the cold cathode 25.

【0011】以上のようにして、シリコン基板21表面
に冷陰極25が形成され、その冷陰極25の先端部分を
露出して、絶縁層24及びゲート電極層26が冷陰極2
5の周囲を取り囲むように配置された電界放出型電子源
素子を製造することができる。
As described above, the cold cathode 25 is formed on the surface of the silicon substrate 21, the tip portion of the cold cathode 25 is exposed, and the insulating layer 24 and the gate electrode layer 26 become the cold cathode 2.
It is possible to manufacture a field emission type electron source element arranged so as to surround the periphery of 5.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、上記の
従来の電界放出型電子源素子において、ジャーナル・オ
ブ・アプライド・フィジックス(Journal of Applied P
hysics)の第47巻、12号、5248〜5263頁
(1976年12月)、米国特許第3,789,471号
公報、米国特許第4,307,507号公報、及び第4,
513,308号公報に開示されたものでは、冷陰極と
電子引き出し電極(ゲート電極)との距離が、シリコン
基板を角錐状にエッチングするためのSiO2マスクの
径により制限させるので、低い動作電圧での駆動は困難
であった。また、電子引き出し電極であるゲート電極の
内壁面に素子製造中に吸着したガスが放出され、真空度
が劣化したり、放出さらたガスがイオン化されスパッタ
作用により冷陰極表面が破壊されてしまうというような
問題点もあった。
However, in the conventional field emission electron source device described above, the Journal of Applied Physics is used.
hysics), Vol. 47, No. 12, 5248-5263 (December 1976), U.S. Pat. No. 3,789,471, U.S. Pat. No. 4,307,507, and 4,
In the device disclosed in Japanese Patent No. 513,308, the distance between the cold cathode and the electron extraction electrode (gate electrode) is limited by the diameter of the SiO 2 mask for etching the silicon substrate into a pyramid shape, so that a low operating voltage is required. It was difficult to drive in. In addition, the gas adsorbed on the inner wall surface of the gate electrode, which is an electron extraction electrode, is released during element manufacturing, the degree of vacuum is deteriorated, and the released gas is ionized and the cold cathode surface is destroyed by the sputtering action. There was such a problem.

【0013】そして、上記の特開平5−274998号
公報に開示されたものでは、金属薄膜18が、冷陰極1
5の周囲の基板上にゲート絶縁層14、14’を介して
配置されたゲート電極16近傍まで蒸着され、表面電流
によるリーク電流が発生するおそれがあった。
In the one disclosed in the above-mentioned Japanese Patent Laid-Open No. 5-274998, the metal thin film 18 is the cold cathode 1.
5 was vapor-deposited up to the vicinity of the gate electrode 16 disposed on the substrate around No. 5 via the gate insulating layers 14 and 14 ', and there was a risk that a leak current due to a surface current might occur.

【0014】一方、上記のマイクロプロセス国際会議9
3(The 6th International Microprocess Conferenc
e)にて報告された電界放出型電子源素子では、冷陰極
と電子引き出し電極(ゲート電極)との距離が、冷陰極
25の電子放出部が基板と同一材料で形成されるので、
冷陰極25の電子放出部の材料の選択性が無く、その電
子放出特性がその材料によって制限されていた。また、
このような微小電子源のデバイス形態は、同一基板上に
多数配置しアレイ状にすることが多いので、そのような
場合には、デバイスとして充分な動作を確保するのに、
電子放出部とゲート電極を電気的に絶縁する絶縁層の信
頼性に優れるものが望ましものであり、そして、図5に
示した単結晶シリコンの熱酸化膜24aを絶縁膜として
利用している構造の電界放出型電子源素子では、電子放
出部−ゲート電極間距離を短くすることが可能である。
しかしながら、実用上のデバイスとして有効な動作を行
わせるには所定のアレイ面積が必要であるので、熱酸化
層24aを薄膜化しようとすると歩留まりが悪化し、電
子放出部−ゲート電極層間の熱酸化層24aの膜厚にも
自ずと限界が生じ、十分な熱酸化膜の薄膜化は困難であ
る。また、この構造の電界放出型電子源素子に、上記の
特開平5−274998号公報に開示された金属薄膜を
形成することが考えられるが、この場合も同様にも、上
述したような冷陰極−ゲート電極間のリーク電流の発生
の問題がある。
On the other hand, the above-mentioned Micro Process International Conference 9
3 (The 6th International Microprocess Conferenc
In the field emission type electron source device reported in e), the distance between the cold cathode and the electron extraction electrode (gate electrode) is the same because the electron emitting portion of the cold cathode 25 is formed of the same material as the substrate.
There is no selectivity of the material of the electron emitting portion of the cold cathode 25, and the electron emission characteristic is limited by the material. Also,
In many cases, the device form of such a minute electron source is arranged on the same substrate to form an array. In such a case, in order to ensure a sufficient operation as a device,
A highly reliable insulating layer that electrically insulates the electron emitting portion from the gate electrode is desired, and the thermal oxide film 24a of single crystal silicon shown in FIG. 5 is used as the insulating film. In the field emission type electron source device having the structure, the distance between the electron emitting portion and the gate electrode can be shortened.
However, since a predetermined array area is required to perform an effective operation as a practical device, the yield is deteriorated when the thermal oxidation layer 24a is made thin, and the thermal oxidation between the electron emitting portion and the gate electrode layer is performed. The film thickness of the layer 24a is naturally limited, and it is difficult to sufficiently thin the thermal oxide film. Further, it is conceivable to form the metal thin film disclosed in the above-mentioned Japanese Patent Application Laid-Open No. 5-274998 on the field emission type electron source element of this structure. In this case as well, the cold cathode as described above is similarly formed. There is a problem of generation of leakage current between the gate electrodes.

【0015】本発明は、上記のような課題を解決するた
めになされたものであって、真空度の劣化、素子破壊、
及び冷陰極−ゲート電極間のリーク電極発生を防止で
き、かつ、低電圧駆動可能で長寿命の電界放出型電子源
素子及びその製造方法を提供することを目的としてい
る。
The present invention has been made in order to solve the above-mentioned problems, and includes deterioration of vacuum degree, element destruction, and
Another object of the present invention is to provide a field emission type electron source device capable of preventing generation of a leak electrode between the cold cathode and the gate electrode, capable of being driven at a low voltage, and having a long life, and a manufacturing method thereof.

【0016】[0016]

【課題を解決するための手段】上記課題を解決するた
め、本発明では、シリコン基板表面を加工して形成され
電界放出の原理に基づいて電子放出する冷陰極であるシ
リコン突起部と、該シリコン突起部の周囲上に絶縁層を
介して配置された電子引き出し電極であるゲート電極層
とから構成される電界放出型電子源素子において、ゲー
ト電極層の端部がシリコン突起部先端を取り囲むように
突出した形状であり、シリコン突起部先端近傍の表面
と、ゲート電極層のシリコン突起部に対向する面と、ゲ
ート電極層上とに表面コート層を配置して構成してい
る。
In order to solve the above-mentioned problems, according to the present invention, a silicon projection portion which is a cold cathode that is formed by processing the surface of a silicon substrate and emits electrons based on the principle of field emission, and the silicon. In a field emission type electron source element composed of a gate electrode layer which is an electron extraction electrode arranged on the periphery of a protrusion with an insulating layer interposed therebetween, the end of the gate electrode layer surrounds the tip of the silicon protrusion. It has a projecting shape, and a surface coating layer is arranged on the surface near the tip of the silicon protrusion, the surface of the gate electrode layer facing the silicon protrusion, and the surface coating layer on the gate electrode layer.

【0017】さらに、本発明では、上記の電界放出型電
子源素子において、表面コート層を単結晶シリコンより
も電気抵抗の低い金属材料から成る薄膜としている。
Further, in the present invention, in the above-mentioned field emission type electron source element, the surface coat layer is a thin film made of a metal material having an electric resistance lower than that of single crystal silicon.

【0018】また、本発明では、上記の電界放出型電子
源素子において、表面コート層を単結晶シリコンよりも
融点の高い金属材料から成る薄膜としている。
Further, in the present invention, in the above-mentioned field emission type electron source element, the surface coat layer is a thin film made of a metal material having a melting point higher than that of single crystal silicon.

【0019】また、本発明では、上記の電界放出型電子
源素子において、表面コート層が単結晶シリコンよりも
仕事関数が低い材料から成る薄膜としている。
Further, in the present invention, in the above-mentioned field emission type electron source element, the surface coat layer is a thin film made of a material having a work function lower than that of single crystal silicon.

【0020】そして、本発明では、シリコン基板表面に
マスクを形成し、そのシリコン基板表面をエッチングし
て凸部を形成する第1のエッチング工程と、その凸部を
含むシリコン基板表面に熱酸化により絶縁層となる熱酸
化シリコン層を形成する熱酸化シリコン形成工程と、シ
リコン基板を回転させながら、マスクによる遮蔽効果を
利用して斜め方向から薄膜を蒸着させることにより端部
が凸部を取り囲むように突出した形状の電子引き出し電
極であるゲート電極層を形成するゲート電極層形成工程
と、マスクを除去し、凸部から電界放出の原理に基づい
て電子放出する冷陰極となるシリコン突起部を露出させ
るように、熱酸化シリコン層をエッチングする第2のエ
ッチング工程と、シリコン突起部先端近傍の表面と、ゲ
ート電極層のシリコン突起部に対向する面と、ゲート電
極層上とに表面コート層を形成する表面コート層形成工
程とを含む電界放出型電子源素子の製造方法としてい
る。
Then, in the present invention, a mask is formed on the surface of the silicon substrate, the silicon substrate surface is etched to form convex portions, and the silicon substrate surface including the convex portions is thermally oxidized by thermal oxidation. A thermal silicon oxide forming step of forming a thermal silicon oxide layer to be an insulating layer, and, while rotating the silicon substrate, a thin film is vapor-deposited from an oblique direction by utilizing a masking effect of a mask so that the end portion surrounds the convex portion. Gate electrode layer forming step of forming a gate electrode layer that is an electron extraction electrode having a protruding shape, and removing the mask to expose the silicon protrusion that becomes a cold cathode that emits electrons from the protrusion based on the principle of field emission So as to etch the thermally-oxidized silicon layer, the second etching step, the surface near the tip of the silicon protrusion, and the gate electrode layer Which faces the emission projections, and a method of manufacturing a field emission electron source element including a surface coating layer formation step of forming a surface coating layer and the gate electrode layer above.

【0021】さらに、本発明では、上記の電界放出型電
子源素子の製造方法において、表面コート層形成工程
を、シリコン基板を回転させて、ゲート電極層形成工程
の蒸着角度よりも大きい角度の斜め方向から、単結晶シ
リコンよりも電気抵抗の低い金属材料から成る薄膜を蒸
着させる工程としている。
Further, according to the present invention, in the above method for manufacturing a field emission electron source element, in the surface coating layer forming step, the silicon substrate is rotated to form an oblique angle larger than the vapor deposition angle in the gate electrode layer forming step. From the direction, the step is to deposit a thin film made of a metal material having an electric resistance lower than that of single crystal silicon.

【0022】また、本発明では、上記の電界放出型電子
源素子の製造方法において、表面コート層形成工程を、
シリコン基板を回転させて、ゲート電極層形成工程の蒸
着角度よりも大きい角度の斜め方向から、単結晶シリコ
ンよりも融点の高い金属材料から成る薄膜を蒸着させる
工程としている。
Further, in the present invention, in the above-mentioned method for manufacturing a field emission type electron source element, the surface coat layer forming step includes
The silicon substrate is rotated, and a thin film made of a metal material having a melting point higher than that of single crystal silicon is vapor-deposited from an oblique direction at an angle larger than the vapor deposition angle in the gate electrode layer formation step.

【0023】また、本発明では、上記の電界放出型電子
源素子の製造方法において、表面コート層形成工程を、
シリコン基板を回転させて、ゲート電極層形成工程の蒸
着角度よりも大きい角度の斜め方向から、単結晶シリコ
ンよりも仕事関数の低い材料から成る薄膜を蒸着させる
工程としている。
Further, according to the present invention, in the method for manufacturing the above-mentioned field emission type electron source element, the surface coat layer forming step is performed.
The silicon substrate is rotated, and a thin film made of a material having a work function lower than that of single crystal silicon is deposited from an oblique direction at an angle larger than the deposition angle in the gate electrode layer formation process.

【0024】本発明による電界放出型電子源素子によれ
ば、冷陰極の基体となるシリコン表面を酸化することに
より形成された酸化シリコン層をゲート絶縁層として用
いることにより、冷陰極と電子引き出し電極(ゲート電
極)との距離をより短くすることができ、また、その距
離を酸化シリコン層の厚さにより制御可能なので、より
低電圧で電界放出型電子源素子の駆動が可能となる。
According to the field emission electron source element of the present invention, the cold cathode and the electron extraction electrode are formed by using the silicon oxide layer formed by oxidizing the silicon surface which is the base of the cold cathode as the gate insulating layer. Since the distance to the (gate electrode) can be made shorter and the distance can be controlled by the thickness of the silicon oxide layer, the field emission electron source element can be driven at a lower voltage.

【0025】さらに、冷陰極先端部に表面コート層が配
置されているので、従来のシリコンを用いた電界放出型
電子源素子に比べ、駆動電圧の低減、放出電流の増大、
耐熱性の向上等が実現できる。それと共に、ゲート電極
の外側表面(冷陰極非対向面)と内壁面(冷陰極対向
面)にも表面コート層が配置されているので、素子製造
中にその表面に吸着したガスの放出を防止できるので、
真空度の劣化や、イオン化されたガスのスパッタ作用に
よる冷陰極表面の破壊を抑制することが可能となる。
Further, since the surface coat layer is arranged at the tip of the cold cathode, the driving voltage is reduced and the emission current is increased as compared with the conventional field emission type electron source device using silicon.
Heat resistance can be improved. At the same time, the surface coating layer is also placed on the outer surface (non-cold cathode facing surface) and the inner wall surface (cold cathode facing surface) of the gate electrode, preventing the release of gas adsorbed on the surface during device manufacturing. Because you can
It is possible to suppress the deterioration of the degree of vacuum and the destruction of the cold cathode surface due to the sputtering action of the ionized gas.

【0026】また、本発明による電界放出型電子源素子
の製造方法によれば、ゲート電極形成時の蒸着角度より
大きい角度にて、表面コート層を蒸着することにより、
ゲート絶縁層である熱酸化シリコン層上のゲート電極層
近傍まで金属が蒸着されることがないので、冷陰極−ゲ
ート電極間のリーク電流発生を防止することが可能とな
る。
Further, according to the method of manufacturing the field emission type electron source device of the present invention, by depositing the surface coating layer at an angle larger than the deposition angle at the time of forming the gate electrode,
Since the metal is not deposited near the gate electrode layer on the thermally-oxidized silicon layer which is the gate insulating layer, it is possible to prevent the generation of leak current between the cold cathode and the gate electrode.

【0027】[0027]

【発明の実施の形態】以下、本発明の実施の一形態につ
いて、図面を参照して説明する。図1は、本発明の第1
の実施形態である電界放出型電子源素子の構造を示す側
面の要部断面図である。図1に示すように、この電界放
出型電子源素子は、シリコン基板1と、シリコン基板1
の表面が加工されて、電界放出の原理に基づいて電子放
出する冷陰極であるシリコン突起部5と、シリコン突起
部5の周囲上に配置された絶縁層4と、絶縁層4上に配
置されたゲート電極層6と、シリコン突起部5先端近傍
の表面に配置された表面コート層8a、ゲート電極層6
のシリコン突起部5に対向する面に配置された表面コー
ト層8b、ゲート電極層6上に配置された表面コート層
8cとから構成されるものである。ここで、ゲート電極
層5の端部は、シリコン突起部1先端を取り囲むように
突出した形状となっている。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a first embodiment of the present invention.
FIG. 3 is a cross-sectional view of the main part of the side surface showing the structure of the field emission electron source element that is the embodiment of As shown in FIG. 1, this field emission type electron source device includes a silicon substrate 1 and a silicon substrate 1.
The surface of is processed, and the silicon protrusion 5 is a cold cathode that emits electrons based on the principle of field emission, the insulating layer 4 disposed on the periphery of the silicon protrusion 5, and the insulating layer 4 disposed on the insulating layer 4. Gate electrode layer 6, the surface coating layer 8a disposed on the surface near the tip of the silicon protrusion 5, and the gate electrode layer 6
The surface coating layer 8b is disposed on the surface facing the silicon protrusion 5, and the surface coating layer 8c is disposed on the gate electrode layer 6. Here, the end portion of the gate electrode layer 5 has a projecting shape so as to surround the tip of the silicon protruding portion 1.

【0028】なお、図1では、単一の電界放出型電子源
素子のみの側面断面図を示すが、通常、図2に示すよう
に、シリコン基板1上に冷陰極となるシリコン突起部5
が2次元状にアレイ化されるものである。
Although FIG. 1 shows a side sectional view of only a single field emission type electron source element, normally, as shown in FIG. 2, a silicon protrusion 5 serving as a cold cathode is formed on the silicon substrate 1.
Are two-dimensionally arrayed.

【0029】次いで、図1に示した第1の実施形態の電
界放出型電子源素子の製造方法について、図3を用いて
説明する。まず、図3(a)に示すように、比抵抗ρ=
3〜5Ω・cmのn型シリコン基板1の表面を熱酸化
し、厚さが0.3μm程度の熱酸化シリコン層2を形成
する。次に、図3(b)に示すようにこの熱酸化シリコ
ン層2の表面にレジスト3を塗布し、図3(c)に示す
ように例えば直径3μmの円形のレジストパターン3a
をマスクにして、熱酸化シリコン層2を異方性エッチン
グすることにより、図3(d)に示すような円形の熱酸
化シリコンマスク2aを形成する。本実施形態において
は、異方性エッチングには、エッチングガスとしてCH
3を用いた反応性イオンエッチング(以下、RIEと
称す)法によりエッチングを行った。なお、ここで、レ
ジストパターン3aの形状は四角形等でも良く、その場
合には、熱酸化シリコンマスク2aも同じ四角形等にな
る。
Next, a method of manufacturing the field emission type electron source element of the first embodiment shown in FIG. 1 will be described with reference to FIG. First, as shown in FIG. 3A, the specific resistance ρ =
The surface of the n-type silicon substrate 1 having a thickness of 3 to 5 Ω · cm is thermally oxidized to form a thermally oxidized silicon layer 2 having a thickness of about 0.3 μm. Next, as shown in FIG. 3B, a resist 3 is applied to the surface of the thermal silicon oxide layer 2, and as shown in FIG. 3C, for example, a circular resist pattern 3a having a diameter of 3 μm.
Is used as a mask to anisotropically etch the thermal silicon oxide layer 2 to form a circular thermal silicon oxide mask 2a as shown in FIG. 3 (d). In this embodiment, CH is used as an etching gas for anisotropic etching.
Etching was performed by a reactive ion etching (hereinafter referred to as RIE) method using F 3 . Here, the shape of the resist pattern 3a may be a quadrangle or the like, and in that case, the thermal oxide silicon mask 2a is also the same quadrangle or the like.

【0030】次に、この熱酸化シリコンマスク2aをマ
スクとして、シリコン基板1の表面をドライエッチング
することにより、図3(e)に示すように、円錐形状に
突出した冷陰極を構成するための凸部1aをシリコン基
板1の表面に形成する。本実施形態においては、エッチ
ングガスとしてSF6ガスを用いたRIE法によりエッ
チングを行った。なお、本実施形態では凸部1aの形状
を円錐形状としたが、これに限定されるものではない。
Next, the surface of the silicon substrate 1 is dry-etched by using the thermally-oxidized silicon mask 2a as a mask to form a cone-shaped cold cathode as shown in FIG. 3 (e). The convex portion 1 a is formed on the surface of the silicon substrate 1. In this embodiment, etching is performed by the RIE method using SF 6 gas as the etching gas. In addition, although the shape of the convex portion 1a is a conical shape in the present embodiment, the shape is not limited to this.

【0031】次に、凸部1aが形成されたシリコン基板
1の表面を熱酸化し、図3(f)に示すように、0.4
μm程度の膜厚の絶縁層4となる熱酸化シリコン層4a
を成長させる。この熱酸化工程の際に、凸部1aの表面
も同時に熱酸化され、円錐形状で尖った先端を有する冷
陰極となるシリコン突起部5が形成される。
Next, the surface of the silicon substrate 1 on which the convex portion 1a is formed is thermally oxidized to 0.4 as shown in FIG. 3 (f).
Thermally oxidized silicon layer 4a to be the insulating layer 4 having a thickness of about μm
Grow. During this thermal oxidation step, the surface of the convex portion 1a is also thermally oxidized at the same time to form a silicon protrusion 5 which is a cold cathode having a conical sharp tip.

【0032】そして、この構造のシリコン突起部5を備
えたシリコン基板1を真空蒸着装置内に配置し、図3
(g)に示すように、シリコン突起部5の垂線A−Bを
軸としてシリコン基板1を回転させながら、シリコン基
板1に対して図中矢印Cで示す角度θの斜め上方から、
電子ビーム引き出し電極であるゲート電極層5となるN
b金属を厚さ0.4μmで蒸着することにより、ゲート
電極層5を形成する。なお、ゲート電極層5を成す金属
材料として、本実施形態ではNbを用いたが、これに限
定されるものではなく、Mo、W、Ti、Cr、Al、
Ta等の通常の電極材料に用いられるものであれば良
い。
Then, the silicon substrate 1 having the silicon protrusions 5 of this structure is placed in a vacuum vapor deposition apparatus, and as shown in FIG.
As shown in (g), while rotating the silicon substrate 1 about the perpendicular line AB of the silicon protrusion portion 5 as an axis, the silicon substrate 1 is obliquely above the silicon substrate 1 at an angle θ shown by an arrow C in the figure.
N serving as the gate electrode layer 5 which is an electron beam extraction electrode
The gate electrode layer 5 is formed by evaporating b metal to a thickness of 0.4 μm. Although Nb is used as the metal material forming the gate electrode layer 5 in the present embodiment, the material is not limited to this, and Mo, W, Ti, Cr, Al,
Any material that is used for a normal electrode material such as Ta may be used.

【0033】次に、図3(h)に示すように、ゲート電
極層5上にレジストパターン7を形成し、このレジスト
パターン7をマスクとして用い、電子放出源には不要な
部分を取り除く。即ち、熱酸化シリコンマスク2aと、
絶縁層4として機能する熱酸化シリコン層4aの一部と
を、弗酸と弗化アンモニウムとの混合水溶液により除去
する。すると、図3(i)に示すように、冷陰極となる
シリコン突起部5の先端部が露出され、熱酸化シリコン
層4aとゲート電極層6とがシリコン突起部5を周囲を
取り囲んでシリコン突起部5の先端部が露出した構造と
なる。ここで、ゲート電極層6のシリコン突起部5を取
り囲んだ部分の上部表面の高さは、シリコン突起部5の
先端の高さと同程度としている。
Next, as shown in FIG. 3H, a resist pattern 7 is formed on the gate electrode layer 5, and this resist pattern 7 is used as a mask to remove an unnecessary portion of the electron emission source. That is, the thermally oxidized silicon mask 2a,
A part of the thermally oxidized silicon layer 4a functioning as the insulating layer 4 is removed by a mixed aqueous solution of hydrofluoric acid and ammonium fluoride. Then, as shown in FIG. 3I, the tip of the silicon protrusion 5 serving as a cold cathode is exposed, and the thermally-oxidized silicon layer 4a and the gate electrode layer 6 surround the silicon protrusion 5 to surround the silicon protrusion. The tip of the portion 5 is exposed. Here, the height of the upper surface of the portion of the gate electrode layer 6 surrounding the silicon protrusion 5 is set to be approximately the same as the height of the tip of the silicon protrusion 5.

【0034】次に、レジストパターン7を除去した後、
シリコン突起部5を備えたシリコン基板1を、真空蒸着
装置内に配置し、高真空中(1×10-7Torr程度以
下の真空中)で、300℃〜500℃以上に加熱し、基
板表面の清浄化処理を行う。
Next, after removing the resist pattern 7,
The silicon substrate 1 provided with the silicon protrusions 5 is placed in a vacuum vapor deposition apparatus and heated to 300 ° C. to 500 ° C. or higher in a high vacuum (in a vacuum of about 1 × 10 −7 Torr or less) to obtain a substrate surface. The cleaning process is performed.

【0035】最後に、清浄化処理に続き、真空蒸着装置
内において、図3(j)に示すように、シリコン突起部
5の垂線D−Eを軸にシリコン基板1を回転させなが
ら、シリコン基板1に対して図中矢印Fで示す角度φ
(φ>θ)の斜め上方から、シリコン突起部5の先端
部、ゲート電極層6内壁先端部(シリコン突起部5対向
面)、及びゲート電極層6外表面(シリコン突起部5非
対向面)に、表面コート層8であるAu金属薄膜を蒸着
する。
Finally, following the cleaning process, as shown in FIG. 3 (j), the silicon substrate 1 is rotated while rotating the silicon substrate 1 about the perpendicular D-E of the silicon protrusion 5 in the vacuum evaporation apparatus. Angle φ indicated by arrow F in FIG.
From diagonally above (φ> θ), the tip of the silicon projection 5, the tip of the inner wall of the gate electrode layer 6 (the surface facing the silicon projection 5), and the outer surface of the gate electrode layer 6 (the surface not facing the silicon projection 5) Then, an Au metal thin film which is the surface coat layer 8 is deposited.

【0036】なお、本実施形態では、表面コート層8と
して、単結晶シリコンよりも電気抵抗が低い金属材料で
あるAuを用いた。これによると、電子放出部を単結晶
シリコンよりも電気抵抗が低いAuから構成しているの
で、電子放出部におけるジュール熱の発生を抑制するこ
とができ、発熱による電子放出部の破壊を防止し、高信
頼性の電界放出型電子源素子を実現することができる。
また、表面コート層8形成時の蒸着角度φは、ゲート電
極層6形成時の蒸着角度θよりも大きくしたので、冷陰
極(シリコン突起部5)−ゲート電極層6間のリーク電
流は発生しないことが確認された。
In the present embodiment, Au, which is a metal material having a lower electric resistance than single crystal silicon, is used as the surface coating layer 8. According to this, since the electron emitting portion is made of Au having an electric resistance lower than that of single crystal silicon, generation of Joule heat in the electron emitting portion can be suppressed, and destruction of the electron emitting portion due to heat generation can be prevented. A highly reliable field emission type electron source device can be realized.
In addition, since the vapor deposition angle φ when forming the surface coating layer 8 is larger than the vapor deposition angle θ when forming the gate electrode layer 6, no leak current occurs between the cold cathode (silicon protrusion 5) and the gate electrode layer 6. It was confirmed.

【0037】なお、本実施形態では、表面コート層2
a、2bにAuを用いたが、これに限定されるものでは
なく、W、Ta、Mo、Nb、Al、Cu、Ag、Pt
等の単結晶シリコンよりも電気抵抗が低い金属材料を用
いることができ、抵抗率ρがρ≦10-4Ω・cmの条件
を満たす金属材料が好ましい。
In this embodiment, the surface coating layer 2
Au was used for a and 2b, but it is not limited to this, and W, Ta, Mo, Nb, Al, Cu, Ag, Pt are used.
It is possible to use a metal material having an electric resistance lower than that of single crystal silicon, and a metal material satisfying the condition that the resistivity ρ is ρ ≦ 10 −4 Ω · cm is preferable.

【0038】次いで、第2の実施形態について説明す
る。上記第1の実施形態では表面コート層8に単結晶シ
リコンよりも電気抵抗の低い金属材料を用いたが、第2
の実施形態では、表面コート層8として、単結晶シリコ
ンよりも融点の高い金属材料から成る薄膜を用いたもの
である。
Next, a second embodiment will be described. In the first embodiment, the surface coat layer 8 is made of a metal material having a lower electric resistance than that of single crystal silicon.
In the above embodiment, the surface coat layer 8 uses a thin film made of a metal material having a melting point higher than that of single crystal silicon.

【0039】第2の実施形態の電界放出型電子源素子の
構造は、上記第1の実施形態の説明で用いた図1と全く
同様のものであるが、表面コート層8a、8b、8cを
構成する材料が異なる。また、第2の実施形態における
素子作製についても、上記第1の実施形態において説明
したものとほぼ同様であるが、表面コート層8の材料が
異なる。
The structure of the field emission type electron source element of the second embodiment is exactly the same as that of FIG. 1 used in the description of the first embodiment, except that the surface coating layers 8a, 8b and 8c are provided. Different materials are used. Also, the device fabrication in the second embodiment is almost the same as that described in the first embodiment, but the material of the surface coat layer 8 is different.

【0040】すなわち、第2の実施形態では、表面コー
ト層8として、単結晶シリコンよりも融点の高い金属材
料であるNbから成る薄膜を用い、素子作製において
は、真空蒸着装置による表面コート層8の形成を、Nb
薄膜の蒸着を行ったこと以外は、全て上記第1の実施形
態と同様のものである。
That is, in the second embodiment, a thin film made of Nb, which is a metal material having a melting point higher than that of single crystal silicon, is used as the surface coating layer 8, and the surface coating layer 8 is formed by a vacuum vapor deposition apparatus in device fabrication. Formation of Nb
All are the same as those in the first embodiment except that a thin film is deposited.

【0041】第2の実施形態では、表面コート層8とし
て、単結晶シリコンよりも融点の高い金属材料であるN
bを用いた。これによると、電子放出部を単結晶シリコ
ンよりも融点が高いNbから構成しているので、ジュー
ル熱が発生しても電子放出部が破壊するのを防止するこ
とができ、高信頼性の電界放出型電子源素子を実現する
ことができる。
In the second embodiment, the surface coat layer 8 is made of N, which is a metal material having a melting point higher than that of single crystal silicon.
b was used. According to this, since the electron emitting portion is made of Nb having a melting point higher than that of single crystal silicon, it is possible to prevent the electron emitting portion from being destroyed even if Joule heat is generated, and it is possible to obtain a highly reliable electric field. An emissive electron source element can be realized.

【0042】なお、本実施形態では、表面コート層8と
してNbを用いたが、これに限定されるものではなく、
W、Ta、Mo、Ti等の単結晶シリコンよりも融点が
高い金属材料を用いることができる。ここで、特に好ま
しい、表面コート層8を成す金属材料としては、単結晶
シリコンよりも電気抵抗が低く、かつ、単結晶シリコン
よりも融点が充分高いW、Ta、Mo、Nbである。
In the present embodiment, Nb is used as the surface coat layer 8, but the present invention is not limited to this.
A metal material having a melting point higher than that of single crystal silicon such as W, Ta, Mo, or Ti can be used. Here, W, Ta, Mo, and Nb that are particularly preferable as the metal material forming the surface coating layer 8 are W, Ta, Mo, and Nb that have lower electric resistance than single-crystal silicon and a melting point sufficiently higher than that of single-crystal silicon.

【0043】次いで、第3の実施形態について説明す
る。第3の実施形態の電界放出型電子源が上記第1及び
第2の実施形態と異なる点は、図1における表面コート
層8として、単結晶シリコンよりも仕事関数の低い材料
から成る薄膜を用いたことである。
Next, a third embodiment will be described. The field emission type electron source of the third embodiment is different from the first and second embodiments described above in that a thin film made of a material having a work function lower than that of single crystal silicon is used as the surface coating layer 8 in FIG. That is what happened.

【0044】第3の実施形態の素子作製については、図
2を用いて説明した第1の実施形態の図2(i)までの
工程と全く同様にして、この構造のものを得る。次に、
レジストパターン7を除去してから、イオンビームスパ
ッタ装置の真空槽内に、シリコン突起部5を備えたシリ
コン基板1を設置し、高真空中(1×10-7Torr程
度以下の真空中)で、300℃〜500℃以上に加熱
し、基板表面の清浄化処理を行った後、イオン源より生
成されたArイオンをLaB6ターゲットに照射し、シ
リコン基板1の垂直方向に対して、ゲート電極層6形成
時の蒸着角度θよりも大きな蒸着角度(φ)に設定し
て、斜め上方から、シリコン突起部5の先端近傍の表
面、ゲート電極層6内壁先端部(シリコン突起部5対向
面)、及びゲート電極層6外表面(シリコン突起部5非
対向面)に、LaB6薄膜を蒸着させることにより、表
面コート層8を形成し、本実施形態の電界放出型電子源
素子の作製を完了する。
Regarding the fabrication of the element of the third embodiment, the structure is obtained in exactly the same manner as the steps up to FIG. 2I of the first embodiment described with reference to FIG. next,
After removing the resist pattern 7, the silicon substrate 1 provided with the silicon protrusions 5 is placed in the vacuum chamber of the ion beam sputtering apparatus, and in a high vacuum (in a vacuum of about 1 × 10 −7 Torr or less). , 300 ° C. to 500 ° C. or higher to clean the substrate surface, and then irradiate the LaB 6 target with Ar ions generated from the ion source to the gate electrode in the vertical direction of the silicon substrate 1. The deposition angle (φ) is set to be larger than the deposition angle θ when forming the layer 6, and the surface near the tip of the silicon protrusion 5 and the tip of the inner wall of the gate electrode layer 6 (the surface facing the silicon protrusion 5) are obliquely viewed from above. , And the LaB 6 thin film is vapor-deposited on the outer surface of the gate electrode layer 6 (the surface not facing the silicon protrusion 5) to form the surface coating layer 8 and the fabrication of the field emission electron source element of this embodiment is completed. To do.

【0045】第3の実施形態では、表面コート層8とし
て、単結晶シリコンよりも仕事関数の低い材料であるL
aB6を用いた。これによると、電子放出部を単結晶シ
リコンよりも仕事関数が低いLaB6から構成している
ので、低電圧駆動が可能で、電子放出部からの放出電流
を増大でき、高効率の電界放出型電子源素子を実現する
ことができる。
In the third embodiment, the surface coat layer 8 is made of L, which is a material having a work function lower than that of single crystal silicon.
aB 6 was used. According to this, since the electron emitting portion is composed of LaB 6 having a work function lower than that of single crystal silicon, it can be driven at a low voltage, the emission current from the electron emitting portion can be increased, and a highly efficient field emission type device can be obtained. An electron source element can be realized.

【0046】なお、本実施形態では、表面コート層8に
LaB6を用いたが、これに限定されるものではなく、
CaB6、TiN、ZrN、NbN、TiC、ZrC、
NbC等の単結晶シリコンよりも仕事関数の低い材料を
用いることができる。
In the present embodiment, LaB 6 is used for the surface coat layer 8, but the present invention is not limited to this.
CaB 6 , TiN, ZrN, NbN, TiC, ZrC,
A material having a work function lower than that of single crystal silicon such as NbC can be used.

【0047】なお、上記実施形態において、ゲート電極
層6を形成する際に、真空蒸着法による斜め蒸着を行っ
たが、これに限定されるものではなく、イオンビームス
パッタ法等の方向性をもたせて薄膜を蒸着できる成膜方
法を用いることができる。また、表面コート層形成時
も、方向性をもたせて薄膜を蒸着できる成膜方法であれ
ば上記以外の方法を用いることができる。
In the above embodiment, oblique vapor deposition was performed by the vacuum vapor deposition method when forming the gate electrode layer 6, but the present invention is not limited to this, and the ion beam sputtering method or the like should be provided. A film forming method capable of vapor-depositing a thin film can be used. Also, when forming the surface coat layer, a method other than the above can be used as long as it is a film forming method capable of vapor-depositing a thin film with directionality.

【0048】[0048]

【発明の効果】以上のように、本発明によれば、真空度
の劣化、素子破壊、及び冷陰極−ゲート電極間のリーク
電極発生を防止でき、かつ、低電圧駆動可能で長寿命の
電界放出型電子源素子を実現することが可能となる。
As described above, according to the present invention, it is possible to prevent the deterioration of the degree of vacuum, the breakdown of the element, the generation of the leak electrode between the cold cathode and the gate electrode, and the low voltage driving and the long-life electric field. It becomes possible to realize an emission type electron source element.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による電界放出型電子源素子の構造を示
す側面の要部断面図である。
FIG. 1 is a side sectional view showing a structure of a field emission type electron source device according to the present invention.

【図2】本発明による電界放出型電子源素子のアレイ化
した構造の概略断面斜視図である。
FIG. 2 is a schematic cross-sectional perspective view of an arrayed structure of a field emission electron source device according to the present invention.

【図3】本発明による電界放出型電子源素子の製造方法
を説明するための側面の要部断面図である。
FIG. 3 is a cross-sectional view of an essential part of a side surface for explaining a method for manufacturing a field emission electron source element according to the present invention.

【図4】従来の電界放出型電子源素子の構造を示す側面
の要部断面図である。
FIG. 4 is a cross-sectional view of a main part of a side surface showing a structure of a conventional field emission electron source element.

【図5】従来の電界放出型電子源素子の構造を示す側面
の要部断面図である。
FIG. 5 is a side sectional view showing a structure of a conventional field emission type electron source device.

【図6】従来の電界放出型電子源素子の製造方法を説明
するための側面の要部断面図である。
FIG. 6 is a cross-sectional view of a main part of a side surface for explaining a method for manufacturing a conventional field emission electron source element.

【符号の説明】[Explanation of symbols]

1 シリコン基板 1a 凸部 2 熱酸化シリコン層 2a 熱酸化シリコンマスク 3 レジスト 3a レジストパターン 4 絶縁層 4a 熱酸化シリコン層 5 シリコン突起部 6 ゲート電極層 7 レジストパターン 8,8a,8b,8c 表面コート層 1 Silicon Substrate 1a Convex 2 Thermally Oxidized Silicon Layer 2a Thermally Oxidized Silicon Mask 3 Resist 3a Resist Pattern 4 Insulating Layer 4a Thermally Oxidized Silicon Layer 5 Silicon Protrusion 6 Gate Electrode Layer 7 Resist Pattern 8, 8a, 8b, 8c Surface Coat Layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹川 宜志 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 大谷 昇 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 宇田 啓一郎 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 矢野 盛規 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor, Yoshishi Takekawa, 22-22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Within Sharp Co., Ltd. Incorporated (72) Inventor Keiichiro Uda 22-22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Inside Sharp Corporation (72) Inori Morino Yano 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Within

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 シリコン基板表面を加工して形成され電
界放出の原理に基づいて電子放出する冷陰極であるシリ
コン突起部と、該シリコン突起部の周囲上に絶縁層を介
して配置された電子引き出し電極であるゲート電極層と
から構成される電界放出型電子源素子において、 前記ゲート電極層の端部が前記シリコン突起部先端を取
り囲むように突出した形状であり、前記シリコン突起部
先端近傍の表面と、前記ゲート電極層の前記シリコン突
起部に対向する面と、前記ゲート電極層上とに表面コー
ト層が配置されたことを特徴とする電界放出型電子源素
子。
1. A silicon projection, which is a cold cathode that is formed by processing the surface of a silicon substrate and emits electrons based on the principle of field emission, and an electron arranged around the silicon projection through an insulating layer. In a field emission type electron source element composed of a gate electrode layer which is an extraction electrode, an end portion of the gate electrode layer has a shape protruding so as to surround the tip of the silicon protrusion, and a portion near the tip of the silicon protrusion is formed. A field emission type electron source device, comprising: a surface, a surface of the gate electrode layer facing the silicon protrusion, and a surface coating layer on the gate electrode layer.
【請求項2】 前記表面コート層が単結晶シリコンより
も電気抵抗の低い金属材料から成る薄膜であることを特
徴とする請求項1に記載の電界放出型電子源素子。
2. The field emission type electron source element according to claim 1, wherein the surface coating layer is a thin film made of a metal material having an electric resistance lower than that of single crystal silicon.
【請求項3】 前記表面コート層が単結晶シリコンより
も融点の高い金属材料から成る薄膜であることを特徴と
する請求項1に記載の電界放出型電子源素子。
3. The field emission type electron source element according to claim 1, wherein the surface coat layer is a thin film made of a metal material having a melting point higher than that of single crystal silicon.
【請求項4】 前記表面コート層が単結晶シリコンより
も仕事関数が低い材料から成る薄膜であることを特徴と
する請求項1に記載の電界放出型電子源素子。
4. The field emission electron source element according to claim 1, wherein the surface coating layer is a thin film made of a material having a work function lower than that of single crystal silicon.
【請求項5】 シリコン基板表面にマスクを形成し、該
シリコン基板表面をエッチングして凸部を形成する第1
のエッチング工程と、 該凸部を含むシリコン基板表面に熱酸化により絶縁層と
なる熱酸化シリコン層を形成する熱酸化シリコン形成工
程と、 前記シリコン基板を回転させながら、前記マスクによる
遮蔽効果を利用して斜め方向から薄膜を蒸着させること
により端部が前記凸部を取り囲むように突出した形状の
電子引き出し電極であるゲート電極層を形成するゲート
電極層形成工程と、 前記マスクを除去し、前記凸部から電界放出の原理に基
づいて電子放出する冷陰極となるシリコン突起部を露出
させるように、前記熱酸化シリコン層をエッチングする
第2のエッチング工程と、 前記シリコン突起部先端近傍の表面と、前記ゲート電極
層の前記シリコン突起部に対向する面と、前記ゲート電
極層上とに表面コート層を形成する表面コート層形成工
程とから成る電界放出型電子源素子の製造方法。
5. A first method for forming a mask on a surface of a silicon substrate and etching the surface of the silicon substrate to form a convex portion.
Etching step, a thermal silicon oxide forming step of forming a thermal silicon oxide layer serving as an insulating layer on the surface of the silicon substrate including the convex portion by thermal oxidation, and using the masking effect of the mask while rotating the silicon substrate. And a gate electrode layer forming step of forming a gate electrode layer that is an electron extraction electrode having a shape in which the end portion is projected so as to surround the convex portion by vapor-depositing a thin film from an oblique direction, the mask is removed, and A second etching step of etching the thermally oxidized silicon layer so as to expose a silicon protrusion that becomes a cold cathode that emits electrons from the protrusion based on the principle of field emission; and a surface near the tip of the silicon protrusion. A surface coating layer type in which a surface coating layer is formed on the surface of the gate electrode layer facing the silicon protrusion and on the gate electrode layer A method of manufacturing a field emission type electron source device comprising the steps of:
【請求項6】 前記表面コート層形成工程が、前記シリ
コン基板を回転させて、前記ゲート電極層形成工程の蒸
着角度よりも大きい角度の斜め方向から、単結晶シリコ
ンよりも電気抵抗の低い金属材料から成る薄膜を蒸着さ
せる工程であることを特徴とする請求項5に記載の電界
放出型電子源素子の製造方法。
6. The surface coating layer forming step rotates the silicon substrate to obtain a metal material having a lower electric resistance than single-crystal silicon from an oblique direction having an angle larger than a vapor deposition angle in the gate electrode layer forming step. The method for manufacturing a field emission electron source element according to claim 5, which is a step of depositing a thin film made of.
【請求項7】 前記表面コート層形成工程が、前記シリ
コン基板を回転させて、前記ゲート電極層形成工程の蒸
着角度よりも大きい角度の斜め方向から、単結晶シリコ
ンよりも融点の高い金属材料から成る薄膜を蒸着させる
工程であることを特徴とする請求項5に記載の電界放出
型電子源素子の製造方法。
7. The surface coating layer forming step is performed by rotating the silicon substrate, from an oblique direction having an angle larger than a vapor deposition angle in the gate electrode layer forming step, from a metal material having a melting point higher than that of single crystal silicon. The method for manufacturing a field emission electron source element according to claim 5, which is a step of depositing the thin film.
【請求項8】 前記表面コート層形成工程が、前記シリ
コン基板を回転させて、前記ゲート電極層形成工程の蒸
着角度よりも大きい角度の斜め方向から、単結晶シリコ
ンよりも仕事関数の低い材料から成る薄膜を蒸着させる
工程であることを特徴とする請求項5に記載の電界放出
型電子源素子の製造方法。
8. The surface coating layer forming step is performed by rotating the silicon substrate, from an oblique direction having an angle larger than a vapor deposition angle in the gate electrode layer forming step, and from a material having a work function lower than that of single crystal silicon. The method for manufacturing a field emission electron source element according to claim 5, which is a step of depositing the thin film.
JP12175196A 1996-05-16 1996-05-16 Field emission type electron source element and manufacture thereof Pending JPH09306337A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12175196A JPH09306337A (en) 1996-05-16 1996-05-16 Field emission type electron source element and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12175196A JPH09306337A (en) 1996-05-16 1996-05-16 Field emission type electron source element and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH09306337A true JPH09306337A (en) 1997-11-28

Family

ID=14818991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12175196A Pending JPH09306337A (en) 1996-05-16 1996-05-16 Field emission type electron source element and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH09306337A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1746634A2 (en) * 2005-07-21 2007-01-24 Samsung SDI Co., Ltd. Electron emission device, electron emission type backlight unit and flat display appaatus having the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1746634A2 (en) * 2005-07-21 2007-01-24 Samsung SDI Co., Ltd. Electron emission device, electron emission type backlight unit and flat display appaatus having the same
EP1746634A3 (en) * 2005-07-21 2007-02-14 Samsung SDI Co., Ltd. Electron emission device, electron emission type backlight unit and flat display appaatus having the same

Similar Documents

Publication Publication Date Title
US5614353A (en) Methods for fabricating flat panel display systems and components
JP3070469B2 (en) Field emission cold cathode and method of manufacturing the same
JPH08287819A (en) Electric field effect electron emission device and its preparation
US6096570A (en) Field emitter having sharp tip
JP2900837B2 (en) Field emission type cold cathode device and manufacturing method thereof
JP3246137B2 (en) Field emission cathode and method of manufacturing field emission cathode
JP2000021287A (en) Field emission type electron source and its manufacture
JP3266503B2 (en) Optimal gate control design and fabrication method for lateral field emission device
JPH09306337A (en) Field emission type electron source element and manufacture thereof
JP3239038B2 (en) Method of manufacturing field emission electron source
KR100317361B1 (en) Emitter structure of field emmission device and fabricating method thereof
JPH09115429A (en) Field emission type electron source element and its manufacture
JPH0574327A (en) Electron emitter
JP3052845B2 (en) Method of manufacturing field emission cathode having focusing electrode
JP3295864B2 (en) Field emission cathode and method of manufacturing the same
JP3390255B2 (en) Field emission cathode device and method of manufacturing the same
JP3086445B2 (en) Method of forming field emission device
JP2743794B2 (en) Field emission cathode and method of manufacturing field emission cathode
KR100286450B1 (en) Field emission emitter and method of manufacturing the same
JP3622406B2 (en) Cold electron-emitting device and manufacturing method thereof
JP3235512B2 (en) Field emission cold cathode and method of manufacturing the same
JP3437007B2 (en) Field emission cathode and method of manufacturing the same
KR100278502B1 (en) Manufacturing method of volcanic metal FEA with double gate
JP3826539B2 (en) Method for manufacturing cold electron-emitting device
JP3945049B2 (en) Method for manufacturing cold electron-emitting device