JPH09289207A - Semiconductor device and its fabrication method - Google Patents
Semiconductor device and its fabrication methodInfo
- Publication number
- JPH09289207A JPH09289207A JP10104996A JP10104996A JPH09289207A JP H09289207 A JPH09289207 A JP H09289207A JP 10104996 A JP10104996 A JP 10104996A JP 10104996 A JP10104996 A JP 10104996A JP H09289207 A JPH09289207 A JP H09289207A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- electrode
- film
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、一般に半導体装
置に関するものであり、より特定的には、故障が発生し
にくいように改良された半導体装置に関する。この発明
は、また、そのような半導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention generally relates to semiconductor devices, and more particularly to a semiconductor device improved so that a failure is less likely to occur. The present invention also relates to a method for manufacturing such a semiconductor device.
【0002】[0002]
【従来の技術】従来、金属−酸化膜−半導体(Metal-Ox
ide-Semiconductor (MOS))型トランジスタのゲー
ト酸化膜は、シリコン基板表面を、O2 ガスや水蒸気
(H2 O)によって熱酸化することによって形成されて
きた。しかし、ヤマベらの文献(K. Yamabe, K. Tanigu
chi, and Y. Matsushita, "Thickness dependence of d
ielectric breakdown failure of thermal SiO2 film
s," Proc. 1983 International Reliability Physics S
ymposium, p.184 )に指摘されているように、シリコン
基板中の“ミクロデフェクト(microdefect )”に起因
して、シリコン基板表面を熱酸化して得られるSiO2
膜は、“Bモード故障(B mode failure)”を発生させ
る。シリコン基板中の“ミクロデフェクト”に起因する
SiO2 膜の、このような故障を低減するために、J.
Leeらは、気相化学成長法を用いてMOS構造のSi
O2 膜を形成する方法を提案している(J. Lee, I. C.
Chen, and C Hu, "Comparison between CVD and therma
l oxide dielectric Integrity,"IEEE Electron Divice
Letter, p.506, EDL-7, 1986)。2. Description of the Related Art Conventionally, metal-oxide film-semiconductor (Metal-Ox)
The gate oxide film of an ide-Semiconductor (MOS) type transistor has been formed by thermally oxidizing the surface of a silicon substrate with O 2 gas or water vapor (H 2 O). However, the literature of Yamabe et al. (K. Yamabe, K. Tanigu
chi, and Y. Matsushita, "Thickness dependence of d
ielectric breakdown failure of thermal SiO 2 film
s, "Proc. 1983 International Reliability Physics S
ymposium, p.184), SiO 2 obtained by thermally oxidizing the surface of a silicon substrate due to “microdefect” in the silicon substrate.
The membrane causes a "B mode failure". In order to reduce such a failure of the SiO 2 film due to “microdefect” in the silicon substrate, J.
Lee et al. Used Si in a MOS structure by using a chemical vapor deposition method.
A method for forming an O 2 film is proposed (J. Lee, IC
Chen, and C Hu, "Comparison between CVD and therma
l oxide dielectric Integrity, "IEEE Electron Divice
Letter, p.506, EDL-7, 1986).
【0003】CVD法では、シリコン基板の“ミクロデ
フェクト”に影響されずに、SiO 2 膜を形成できるた
め、故障の発生しにくいSiO2 膜を得ることができ
る。J.Leeらの提案する方法は、SiH4 ガスとO
2 ガスを原料とする減圧CVD法であり、成長温度は4
50℃である。In the CVD method, a "micro-deposition of a silicon substrate is performed.
SiO without being affected by “fect” TwoCan form a film
Therefore, SiO that is hard to cause a failureTwoCan get the membrane
You. J. The method proposed by Lee et al.FourGas and O
TwoThis is a low pressure CVD method using gas as a raw material, and the growth temperature is 4
It is 50 ° C.
【0004】一方、Y.H.Leeらは、熱酸化法で成
長したSiO2 膜を形成し、さらにその上に、SiH2
Cl2 ガスとN2 Oガスを原料とする900℃の減圧C
VD法で、SiO2 膜を形成し、積層構造のSiO2 膜
を形成する方法を提案している。On the other hand, Y. H. Lee et al. Formed a SiO 2 film grown by a thermal oxidation method, and further formed a SiH 2 film on it.
Depressurized C at 900 ° C using Cl 2 gas and N 2 O gas as raw materials
It proposes a method of forming a SiO 2 film by a VD method to form a SiO 2 film having a laminated structure.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、上記
Y.H.Leeらの方法で製造したPチャネルMOSト
ランジスタにおいては、ホットキャリア特性が低下する
ということが指摘されている。この原因は、CVD法で
成膜したSiO2 膜の電子捕獲速度が大きいためと考え
られている。However, the above-mentioned Y. H. It has been pointed out that the hot carrier characteristic deteriorates in the P-channel MOS transistor manufactured by the method of Lee et al. It is believed that this is because the SiO 2 film formed by the CVD method has a high electron capture rate.
【0006】電子捕獲速度が大きい原因は、SiH2 C
l2 ガスとN2 Oガスとの反応で生成したH2 OがSi
O2 膜中に取込まれ、Si−OH結合を形成するためと
考えられる。Si−OH結合は、電子トラップ中心にな
ると考えられている。SiH 4 ガスとO2 ガスを原料と
する減圧CVD法の場合にも、H2 Oの生成が起こると
考えられる。すなわち、SiH2 Cl2 やSiH4 など
の水素を含んだ原料と、N2 OやO2 などの酸素を含ん
だ原料との反応においては、H2 Oの生成が避けられな
い。結果として、この方法では電子捕獲速度が小さいS
iO2 膜を形成することは困難である。The cause of the high electron capture rate is SiH.TwoC
lTwoGas and NTwoH generated by reaction with O gasTwoO is Si
OTwoTo be incorporated into the film to form Si-OH bonds
Conceivable. The Si-OH bond becomes the center of the electron trap.
It is believed that. SiH FourGas and OTwoGas as raw material
Also in the case of the low pressure CVD methodTwoWhen the generation of O occurs
Conceivable. That is, SiHTwoClTwoAnd SiHFourSuch
Raw material containing hydrogen, NTwoO or OTwoContains oxygen such as
In the reaction with raw materials, HTwoThe generation of O is inevitable
Yes. As a result, this method has a low electron capture rate of S.
iOTwoIt is difficult to form a film.
【0007】それゆえに、この発明の目的は、故障が発
生しにくいように改良された、半導体装置を提供するこ
とにある。Therefore, an object of the present invention is to provide a semiconductor device improved so that a failure is less likely to occur.
【0008】この発明のさらに他の目的は、電子捕獲速
度が小さいSiO2 膜を有する半導体装置を提供するこ
とにある。Still another object of the present invention is to provide a semiconductor device having a SiO 2 film having a low electron capture rate.
【0009】この発明の他の目的は、故障が発生しにく
く、電子捕獲速度が小さいSiO2膜を有する半導体装
置を製造する方法を提供することにある。Another object of the present invention is to provide a method of manufacturing a semiconductor device having a SiO 2 film which is hard to cause a failure and has a low electron capture rate.
【0010】[0010]
【課題を解決するための手段】この発明の第1の局面に
従う半導体装置は、第1の電極を備える。上記第1の電
極の上に第1のシリコン酸化膜が設けられている。上記
第1のシリコン酸化膜の上に、該第1のシリコン酸化膜
より比重の小さい第2のシリコン酸化膜が設けられてい
る。上記第2のシリコン酸化膜の上に、第2の電極が設
けられている。上記第2のシリコン酸化膜中において、
塩素原子の含量は水素原子の含量よりも大きくされてい
る。A semiconductor device according to a first aspect of the present invention includes a first electrode. A first silicon oxide film is provided on the first electrode. A second silicon oxide film having a specific gravity smaller than that of the first silicon oxide film is provided on the first silicon oxide film. A second electrode is provided on the second silicon oxide film. In the second silicon oxide film,
The content of chlorine atoms is made larger than that of hydrogen atoms.
【0011】この発明の第2の局面に従う半導体装置
は、半導体基板を備える。上記半導体基板の上にシリコ
ンゲート酸化膜が設けられている。上記シリコンゲート
酸化膜の上にゲート電極が設けられている。上記ゲート
電極の側壁に、上記シリコンゲート酸化膜より比重の小
さいシリコン酸化膜で形成されたサイドウォールスペー
サが設けられている。上記サイドウォールスペーサ中に
おいて、塩素原子の含量は、水素原子の含量よりも大き
くされている。A semiconductor device according to a second aspect of the present invention includes a semiconductor substrate. A silicon gate oxide film is provided on the semiconductor substrate. A gate electrode is provided on the silicon gate oxide film. Sidewall spacers formed of a silicon oxide film having a smaller specific gravity than the silicon gate oxide film are provided on the sidewalls of the gate electrode. In the above sidewall spacer, the content of chlorine atoms is made larger than the content of hydrogen atoms.
【0012】この発明の第3の局面に従う半導体装置
は、第1の電極を備える。上記第1の電極の上にシリコ
ン窒化膜が設けられている。上記シリコン窒化膜の上に
シリコン酸化膜が設けられている。上記シリコン酸化膜
の上に第2の電極が設けられている。上記シリコン酸化
膜中において、塩素原子の含量は、水素原子の含量より
も大きくされている。A semiconductor device according to a third aspect of the present invention includes a first electrode. A silicon nitride film is provided on the first electrode. A silicon oxide film is provided on the silicon nitride film. A second electrode is provided on the silicon oxide film. In the silicon oxide film, the content of chlorine atoms is larger than the content of hydrogen atoms.
【0013】この発明の第4の局面に従う半導体装置の
製造方法においては、まず、第1の電極の上に、熱酸化
によって第1のシリコン酸化膜を形成する。上記第1の
シリコン酸化膜の上に、SiCl4 ガスと酸化性ガスを
用いて、化学気相成長法により第2のシリコン酸化膜を
形成する。上記第2のシリコン酸化膜の上に第2の電極
を形成する。In the method of manufacturing a semiconductor device according to the fourth aspect of the present invention, first, a first silicon oxide film is formed on the first electrode by thermal oxidation. A second silicon oxide film is formed on the first silicon oxide film by a chemical vapor deposition method using SiCl 4 gas and an oxidizing gas. A second electrode is formed on the second silicon oxide film.
【0014】以下、本発明の作用効果について説明す
る。SiH2 Cl2 、SiH4 などの水素を含んだ原料
とN2 OやO2 などの酸素を含んだ原料を用いたCVD
法で成膜したSiO2 膜は、電子捕獲速度が大きいた
め、MOSトランジスタのホットキャリア特性に優れた
ゲート酸化膜を形成することが困難である。従来、この
ようなSiO2 膜の電子捕獲の原因として、水に関係し
たトラップ中心の存在が指摘されている。The operation and effect of the present invention will be described below. CVD using a raw material containing hydrogen such as SiH 2 Cl 2 and SiH 4 and a raw material containing oxygen such as N 2 O and O 2.
Since the SiO 2 film formed by the method has a high electron capture rate, it is difficult to form a gate oxide film having excellent hot carrier characteristics for MOS transistors. Conventionally, it has been pointed out that the existence of water-related trap centers is a cause of such electron capture in the SiO 2 film.
【0015】さらに、J.LeeやY.H.Leeらの
文献に開示された方法では、CVD法によりSiO2 膜
を堆積する場合、原料ガスとして、SiH2 Cl2 ガス
とSiH4 ガスが用いられている。このような水素を含
んだ原料ガスを、O2 ガスやN2 Oガスのような酸化剤
と反応させるとき、副生成物として水(H2 O)が発生
する。このため、成膜したSiO2 膜中に、水に起因す
るトラップ中心が形成され、電子捕獲が起こりやすくな
ることが実証されている。Furthermore, J. Lee and Y. H. In the method disclosed in Lee et al., SiH 2 Cl 2 gas and SiH 4 gas are used as source gases when depositing a SiO 2 film by the CVD method. When such a raw material gas containing hydrogen is reacted with an oxidizing agent such as O 2 gas or N 2 O gas, water (H 2 O) is generated as a by-product. Therefore, it has been proved that trap centers caused by water are formed in the formed SiO 2 film, and electron trapping easily occurs.
【0016】本発明における薄膜の形成方法では、Si
Cl4 ガスを原料とするCVD法により、SiO2 膜を
形成する。この原料は水素を含まないため、SiO2 膜
中に、水に起因するトラップ中心が形成されず、トラッ
プ中心密度の低いSiO2 膜が形成できる。また、CV
D法を用いるため、シリコン基板の“ミクロデフェク
ト”に影響されずに、SiO2 膜を形成でき、故障の発
生しにくいSiO2 膜を得ることができる。In the thin film forming method of the present invention, Si is used.
A SiO 2 film is formed by a CVD method using Cl 4 gas as a raw material. This raw material contains no hydrogen, in the SiO 2 film is not formed is trapped around due to water, the trap center density lower SiO 2 film can be formed. Also, CV
For using D method without being influenced by the "Mikurodefekuto" of the silicon substrate can be formed of SiO 2 film, it is possible to obtain a hardly generated SiO 2 film failure.
【0017】しかし、SiCl4 ガスを用いると、副生
成物として塩素ガス(Cl2 )が発生する。Cl2 はシ
リコン基板をエッチングして、シリコン基板の表面を荒
らす。このため、シリコン基板表面に、SiCl4 ガス
を原料とするCVD法により、SiO2 膜の形成を行な
うと、形成されたSiO2 膜は絶縁性が極めて低いもの
となる。However, when SiCl 4 gas is used, chlorine gas (Cl 2 ) is generated as a by-product. Cl 2 etches the silicon substrate and roughens the surface of the silicon substrate. Therefore, when the SiO 2 film is formed on the surface of the silicon substrate by the CVD method using SiCl 4 gas as a raw material, the formed SiO 2 film has extremely low insulation.
【0018】この問題点を解決するために、本発明にお
ける薄膜の形成方法では、シリコン基板の表面を熱酸化
または熱窒化し、SiO2 膜またはSi3 N4 膜を薄く
形成してから、SiCl4 ガスと酸化剤を原料とするC
VD法を行ない、積層絶縁膜を形成する。その結果、故
障の発生しにくい絶縁膜を得ることができる。In order to solve this problem, in the method of forming a thin film according to the present invention, the surface of the silicon substrate is thermally oxidized or thermally nitrided to form a thin SiO 2 film or Si 3 N 4 film, and then SiCl. 4C using gas and oxidizer as raw materials
A VD method is performed to form a laminated insulating film. As a result, it is possible to obtain an insulating film in which a failure is unlikely to occur.
【0019】また、シリコン基板の表面を熱酸化または
熱窒化し、SiO2 膜またはSi3N4 膜を薄く形成し
た後であっても、SiCl4 ガスを用いて減圧CVDに
より、SiO2 膜の堆積を行なう場合には、次のような
問題が生じる。すなわち、温度が1000℃以上になる
と、シリコン基板の表面に形成されたSiO2 膜または
Si3 N4 膜が局所的にエッチングされ、ピンホールが
発生する。このピンホール部でシリコン基板のエッチン
グが進み、シリコン基板表面を荒らす。このため、形成
されたSiO2 膜の絶縁性は、極めて低いものとなる。
それゆえに、この発明の好ましい製造方法では、シリコ
ン基板表面を熱酸化または熱窒化し、それによって、S
iO2 膜またはSi3 N4 膜を薄く形成した後、SiC
l4 ガスと酸化剤を原料とするCVDを1000℃以下
で行ない、積層絶縁膜を形成する。こうすることで、故
障の発生しにくい絶縁膜が得られる。Further, the surface of the silicon substrate is thermally oxidized or thermal nitridation, even after forming a thin SiO 2 film or Si 3 N 4 film by low pressure CVD using SiCl 4 gas, the SiO 2 film The following problems occur when the deposition is performed. That is, when the temperature is 1000 ° C. or higher, the SiO 2 film or Si 3 N 4 film formed on the surface of the silicon substrate is locally etched, and pinholes are generated. Etching of the silicon substrate progresses in this pinhole portion to roughen the surface of the silicon substrate. Therefore, the insulating property of the formed SiO 2 film is extremely low.
Therefore, in the preferred manufacturing method of the present invention, the surface of the silicon substrate is thermally oxidized or thermally nitrided, whereby S
After thinly forming the iO 2 film or the Si 3 N 4 film,
CVD using l 4 gas and an oxidizing agent as raw materials is performed at 1000 ° C. or lower to form a laminated insulating film. By doing so, an insulating film that is less likely to cause a failure can be obtained.
【0020】このように、SiCl4 ガスと酸化剤を原
料とするCVDで、シリコン酸化膜を形成すると、得ら
れるシリコン酸化膜には、水素原子はほとんど含まれな
い。一方、シリコン酸化膜中には、塩素原子が多少残存
する。したがって、この方法によると、塩素原子の含量
が水素原子の含量よりも大きくされたシリコン酸化膜が
得られる。この点において、この方法によって得られた
ものは、上記J.Leeらの方法によって得られたもの
と異なる。すなわち、J.Leeらの方法によって得ら
れたシリコン酸化膜中においては、水素原子の含量が大
きく、一方、塩素原子は全く含まれない。As described above, when a silicon oxide film is formed by CVD using SiCl 4 gas and an oxidizing agent as raw materials, the obtained silicon oxide film contains almost no hydrogen atoms. On the other hand, some chlorine atoms remain in the silicon oxide film. Therefore, according to this method, a silicon oxide film having a chlorine atom content higher than a hydrogen atom content can be obtained. In this respect, those obtained by this method are the same as those described in J. It differs from that obtained by the method of Lee et al. That is, J. In the silicon oxide film obtained by the method of Lee et al., The content of hydrogen atoms is large, while chlorine atoms are not contained at all.
【0021】[0021]
【発明の実施の形態】以下、この発明の実施の形態を図
について説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【0022】実施の形態1 図1は、この発明の実施の形態1に係るMOSキャパシ
タの断面図である。MOSキャパシタは、シリコン基板
−SiO2 膜−n+ ポリシリコン構造を有する。MOS
キャパシタを用いて、シリコン基板の表面に成膜したS
iO2 膜3の電子捕獲特性を調べた。シリコン基板1と
して、n型(100)シリコン基板を使用した。基板の
比抵抗は、約15Ωcmである。MOSキャパシタの作
製には、まずLOCOS法により、4000Åの分離酸
化膜2を形成した。その後、水蒸気雰囲気中で約800
℃の温度で、300Åの犠牲酸化膜を成長させ、この犠
牲酸化膜を1%HF溶液によって除去した。引き続い
て、積層構造のゲート酸化膜3を、以下の5種類の方法
で形成した。 First Embodiment FIG. 1 is a sectional view of a MOS capacitor according to the first embodiment of the present invention. The MOS capacitor has a silicon substrate-SiO 2 film-n + polysilicon structure. MOS
S formed on the surface of a silicon substrate using a capacitor
The electron capture characteristics of the iO 2 film 3 were examined. An n-type (100) silicon substrate was used as the silicon substrate 1. The specific resistance of the substrate is about 15 Ωcm. To fabricate a MOS capacitor, first, a 4000 Å isolation oxide film 2 was formed by the LOCOS method. After that, about 800 in steam atmosphere
A 300Å sacrificial oxide film was grown at a temperature of ° C, and the sacrificial oxide film was removed by a 1% HF solution. Subsequently, the gate oxide film 3 having a laminated structure was formed by the following five types of methods.
【0023】(1) 電気炉に、シリコン基板1を挿入
し、750℃の温度で、圧力760トールのもとで、水
蒸気を用いて、熱酸化することにより、約30ÅのSi
O2膜3aを成長させた。その後、別の電気炉にシリコ
ン基板を挿入し、900℃の温度で、圧力1トールのも
とで、SiCl4 ガスとN2 Oガスを用いて、減圧CV
D法により、約30ÅのSiO2 膜3bを堆積し、約6
0Åの積層構造の、SiO2 膜3を形成した。(1) By inserting the silicon substrate 1 into an electric furnace and thermally oxidizing it with steam at a temperature of 750 ° C. under a pressure of 760 Torr, Si of about 30 Å is obtained.
The O 2 film 3a was grown. After that, the silicon substrate is inserted into another electric furnace, and the pressure is reduced to CV by using SiCl 4 gas and N 2 O gas at a temperature of 900 ° C. and a pressure of 1 Torr.
Deposit about 30Å of SiO 2 film 3b by D method,
A SiO 2 film 3 having a laminated structure of 0Å was formed.
【0024】(2) 熱酸化法だけで形成したゲート酸
化膜3を有する試料も、比較例として作製した。熱酸化
法によるゲート酸化膜は、電気炉を用いて750℃の温
度で、圧力760トールのもとで、O2 を用いて成長さ
せて得た。SiO2 膜3の膜厚は、約60Åであった。(2) A sample having the gate oxide film 3 formed only by the thermal oxidation method was also prepared as a comparative example. The gate oxide film by the thermal oxidation method was obtained by growing it using O 2 in an electric furnace at a temperature of 750 ° C. under a pressure of 760 Torr. The film thickness of the SiO 2 film 3 was about 60Å.
【0025】(3) 電気炉を用いて、シリコン基板
を、750℃の温度で圧力760トールのもとで、水蒸
気を用いて、熱酸化することにより、約30ÅのSiO
2 膜(図1中,3a)を成長させた。その後、別の電気
炉に、シリコン基板を挿入し、850℃の温度で、圧力
0.5トールのもとで、SiH2 Cl2 ガスとN2 Oガ
スを用いて、減圧CVD法により、約30ÅのSiO2
膜(図1中,3b)を堆積し、約60Åの積層構造のS
iO2 膜3を形成した。これも比較例として使用する試
料とした。(3) Using an electric furnace, the silicon substrate is thermally oxidized with water vapor at a temperature of 750 ° C. and a pressure of 760 Torr to obtain about 30 Å of SiO 2.
Two films (3a in FIG. 1) were grown. Then, the silicon substrate was inserted into another electric furnace, and the pressure was reduced to about 850 ° C. under a pressure of 0.5 Torr using SiH 2 Cl 2 gas and N 2 O gas by a low pressure CVD method. 30Å SiO 2
A film (3b in FIG. 1) is deposited, and an S of about 60 Å is formed.
The iO 2 film 3 was formed. This was also a sample used as a comparative example.
【0026】(4) 電気炉にシリコン基板を挿入し、
900℃の温度で、圧力1トールのもとで、SiCl4
ガスとN2 Oガスを用いて、減圧CVD法により約60
ÅのSiO2 膜3を形成した。(4) Insert the silicon substrate into the electric furnace,
SiCl 4 at a temperature of 900 ° C. and a pressure of 1 Torr
Gas and N 2 O gas, about 60 by low pressure CVD method
A Å SiO 2 film 3 was formed.
【0027】(5) 電気炉にシリコン基板1を挿入
し、750℃の温度で、圧力760トールのもとで水蒸
気を用いて熱酸化することにより、約30ÅのSiO2
膜を成長させる。その後、別の電気炉にシリコン基板を
挿入し、1000℃の温度で、圧力1トールのもとで、
SiCl4 ガスとN2 Oガスを用いて、減圧CVD法に
より、SiO2 膜を堆積し、積層構造のSiO2 膜3を
形成した。(5) By inserting the silicon substrate 1 into an electric furnace and thermally oxidizing it with steam at a temperature of 750 ° C. under a pressure of 760 torr, SiO 2 of about 30 Å is obtained.
Grow the film. Then, insert the silicon substrate into another electric furnace, and at a temperature of 1000 ° C. under a pressure of 1 Torr,
A SiO 2 film was deposited by a low pressure CVD method using SiCl 4 gas and N 2 O gas to form a SiO 2 film 3 having a laminated structure.
【0028】以上の5つの方法でSiO2 膜3を形成し
た後、減圧CVD法によって、約2000Åのドープト
ポリシリコン膜を堆積した。次に、フォトリソグラフィ
とエッチングにより、ドープトポリシリコン膜を所定の
パターンに加工し、900℃の窒素雰囲気中でアニール
を行ない、リン濃度が6×1020cm-3のn+ ポリシリ
コン電極4を形成した。引き続いて、減圧CVD法を用
いて、約5000Åのシリコン酸化膜5を堆積し、85
0℃の窒素雰囲気中でアニールを行なった。その後、フ
ォトリソグラフィとエッチングによって、シリコン酸化
膜5中に、コンタクトホール6を形成した。コンタクト
ホール6内に埋込まれるように、スパッタ法で、Al−
Si−Cu合金をシリコン基板1の上に堆積し、これを
フォトリソグラフィとエッチングによって所望のパター
ンに加工し、アルミ電極7を形成した。最後に、450
℃の水素雰囲気中でのアニールを行なった。形成された
MOSキャパシタの面積は、1.0mm2 である。After forming the SiO 2 film 3 by the above five methods, a doped polysilicon film of about 2000 Å was deposited by the low pressure CVD method. Next, the doped polysilicon film is processed into a predetermined pattern by photolithography and etching, and annealed in a nitrogen atmosphere at 900 ° C. to make the n + polysilicon electrode 4 having a phosphorus concentration of 6 × 10 20 cm −3. Was formed. Subsequently, a low pressure CVD method is used to deposit a silicon oxide film 5 of about 5000 Å,
Annealing was performed in a nitrogen atmosphere at 0 ° C. After that, a contact hole 6 was formed in the silicon oxide film 5 by photolithography and etching. Al-is formed by a sputtering method so as to be buried in the contact hole 6.
A Si—Cu alloy was deposited on the silicon substrate 1 and processed into a desired pattern by photolithography and etching to form an aluminum electrode 7. Finally, 450
Annealing was performed in a hydrogen atmosphere at ℃. The area of the formed MOS capacitor is 1.0 mm 2 .
【0029】図2は、(1)の方法で作成したゲート酸
化膜(CVD酸化膜(1)という)を有するMOSキャ
パシタと熱酸化法で作成したゲート酸化膜(熱酸化膜
(2)という)を有するMOSキャパシタとの性能を比
較した図である。図2は、シリコン基板1を接地し、ポ
リシリコン電極4に正電圧を加えて+0.4A/cm2
の一定電流を流したときの、絶縁破壊によって故障に至
ったMOSキャパシタの累積故障率(縦軸)と電圧印加
時間(横軸)との関係を示したグラフである。熱酸化膜
(2)の場合には、電圧印加時間の短い10秒以下の領
域で故障が起こっているのに対し、CVD酸化膜(1)
では故障が見られない。なお、上記(4)および(5)
で作成したゲート酸化膜は、絶縁耐圧が低く、+0.1
A/cm2の一定電流を流したとき、すべての試料が
0.1秒以下で破壊した。すなわち、CVD酸化膜
(1)を用いることが、絶縁破壊を抑制する方法とし
て、最も有効であった。FIG. 2 shows a MOS capacitor having a gate oxide film (called a CVD oxide film (1)) formed by the method (1) and a gate oxide film formed by a thermal oxidation method (called a thermal oxide film (2)). FIG. 6 is a diagram comparing the performance with a MOS capacitor having a. In FIG. 2, the silicon substrate 1 is grounded, a positive voltage is applied to the polysilicon electrode 4, and +0.4 A / cm 2 is applied.
3 is a graph showing the relationship between the cumulative failure rate (vertical axis) of a MOS capacitor that has failed due to dielectric breakdown and the voltage application time (horizontal axis) when a constant current of (1) is applied. In the case of the thermal oxide film (2), the failure occurs in the region where the voltage application time is short and 10 seconds or less, whereas the CVD oxide film (1)
Then, no trouble is seen. In addition, the above (4) and (5)
The gate oxide film created in step 2 has a low withstand voltage,
When a constant current of A / cm 2 was applied, all the samples broke in less than 0.1 seconds. That is, the use of the CVD oxide film (1) was the most effective method for suppressing dielectric breakdown.
【0030】次に、CVD酸化膜(1)、CVD酸化膜
(3)と熱酸化膜(2)を有するMOSキャパシタを用
いて、別の試験を行なった。シリコン基板1を接地し、
ポリシリコン電極4に正電圧を加えて、一定電流(電流
密度5mA/cm2 )を流し、ゲート電圧の変化ΔVg
を測定した。Next, another test was conducted using the MOS capacitor having the CVD oxide film (1), the CVD oxide film (3) and the thermal oxide film (2). Ground the silicon substrate 1,
A positive voltage is applied to the polysilicon electrode 4 and a constant current (current density 5 mA / cm 2 ) is applied to change the gate voltage ΔVg.
Was measured.
【0031】ゲート電圧の変化ΔVgを電流注入時間に
対してプロットした結果を、図3に示す。図3を参照し
て、CVD酸化膜(3)の場合に、変化ΔVgが増加を
示した。これは、次のことを示している。すなわち、C
VD酸化膜(3)中に電子が捕獲され、それによってC
VD酸化膜(3)中に負電荷が形成される。この負電荷
のために電流が流れにくくなり、そのため、一定電流を
流すためのより高い電圧が必要になったのである。一
方、CVD酸化膜(1)では、電圧が減少し、酸化膜中
に正電荷が形成されたことを示している。すなわち、C
VD酸化膜(1)を用いることが、電子捕獲による電荷
の蓄積を抑制する方法として、最も有効であった。The result of plotting the change ΔVg of the gate voltage against the current injection time is shown in FIG. Referring to FIG. 3, in the case of the CVD oxide film (3), the change ΔVg showed an increase. This indicates the following. That is, C
Electrons are trapped in the VD oxide film (3), whereby C
Negative charges are formed in the VD oxide film (3). This negative charge makes it difficult for the current to flow, and thus requires a higher voltage to flow a constant current. On the other hand, in the case of the CVD oxide film (1), the voltage is decreased, which indicates that positive charges are formed in the oxide film. That is, C
The use of the VD oxide film (1) was the most effective method for suppressing the accumulation of charges due to electron capture.
【0032】実施の形態2 本発明の実施の形態2は、CVD法による酸化膜を形成
する他の方法に係る。まず、シリコン基板を熱酸化する
ことにより、SiO2 膜を形成する。その後、SiCl
4 ガスとNOガスを用いて、減圧CVD法により、10
00℃以下の温度でSiO2 膜を堆積する。この方法に
よって、積層酸化膜を形成しても、発明の実施の形態1
の場合と同様の効果を奏する。 Embodiment 2 Embodiment 2 of the present invention relates to another method of forming an oxide film by the CVD method. First, a silicon substrate is thermally oxidized to form a SiO 2 film. Then SiCl
10 by low pressure CVD method using 4 gas and NO gas
A SiO 2 film is deposited at a temperature of 00 ° C. or lower. Even if a laminated oxide film is formed by this method, the first embodiment of the invention
The same effect as in the case of is achieved.
【0033】実施の形態3 上記発明の実施の形態では、シリコン基板上に熱酸化膜
を形成し、その後CVD法によって酸化膜を形成する場
合を例示したが、この発明はこれに限られるものではな
い。 Embodiment 3 In the embodiment of the invention described above, the case where the thermal oxide film is formed on the silicon substrate and then the oxide film is formed by the CVD method has been exemplified, but the present invention is not limited to this. Absent.
【0034】シリコン表面を、たとえば900℃でNH
3 雰囲気中で、熱窒化して、該シリコン表面の上に約1
5ÅのSi3 N4 膜を形成する。その後、SiCl4 ガ
スとNOガスを用いて、減圧CVD法により、Si3 N
4 膜の上に1000℃以下の温度でSiO2 膜を堆積さ
せる。そして、積層構造のゲート酸化膜を形成する。こ
の方法によっても、上記発明の実施の形態1と同様の効
果を奏する半導体装置が得られる。The silicon surface is treated with NH 3 at 900 ° C., for example.
Approximately 1 on the silicon surface by thermal nitriding in 3 atmospheres
A 5Å Si 3 N 4 film is formed. After that, by using a low pressure CVD method using SiCl 4 gas and NO gas, Si 3 N
A SiO 2 film is deposited on the 4 films at a temperature of 1000 ° C. or lower. Then, a gate oxide film having a laminated structure is formed. Also by this method, a semiconductor device having the same effect as that of the first embodiment of the present invention can be obtained.
【0035】実施の形態4 上記発明の実施の形態では、MOSキャパシタを例示し
たが、この発明はこれに限られるものではない。図4
は、この発明の実施の形態4に係るMOSトランジスタ
の断面図である。図4を参照して、シリコン基板1(第
1の電極)の表面中に、ソース/ドレイン領域8が形成
されている。シリコン基板1の上に、熱酸化法によって
形成されたシリコン酸化膜3aが形成されている。シリ
コン酸化膜3aの上に、SiCl4 ガスとN2 Oガスを
用いて、減圧CVD法により形成されたSiO2 膜3b
が形成されている。ゲート酸化膜(3a,3b)の上
に、ゲート電極9(第2の電極)が形成されている。図
4を参照して、シリコン酸化膜3aの比重は、シリコン
酸化膜3bの比重よりも大きい。また、シリコン酸化膜
3b中の、塩素原子の含量は、水素原子の含量よりも大
きくされている。すなわち、シリコン酸化膜3bを形成
する原料ガスとして、SiCl4 ガスを用いているの
で、シリコン酸化膜3b中には、水素原子はほとんど含
まれない。一方、シリコン酸化膜3b中には、塩素原子
が残存している。 Fourth Embodiment Although a MOS capacitor has been illustrated in the above-described embodiments of the present invention, the present invention is not limited to this. FIG.
FIG. 9 is a sectional view of a MOS transistor according to a fourth embodiment of the present invention. Referring to FIG. 4, source / drain regions 8 are formed in the surface of silicon substrate 1 (first electrode). A silicon oxide film 3a formed by a thermal oxidation method is formed on the silicon substrate 1. A SiO 2 film 3b formed on the silicon oxide film 3a by a low pressure CVD method using SiCl 4 gas and N 2 O gas.
Are formed. A gate electrode 9 (second electrode) is formed on the gate oxide film (3a, 3b). Referring to FIG. 4, the specific gravity of silicon oxide film 3a is larger than that of silicon oxide film 3b. Further, the content of chlorine atoms in the silicon oxide film 3b is made larger than the content of hydrogen atoms. That is, since SiCl 4 gas is used as the source gas for forming the silicon oxide film 3b, hydrogen atoms are hardly contained in the silicon oxide film 3b. On the other hand, chlorine atoms remain in the silicon oxide film 3b.
【0036】MOSトランジスタのゲート酸化膜をこの
ような積層構造にすることによって、故障が発生しにく
く、かつ電子捕獲による負電荷の蓄積が起こりにくいゲ
ート酸化膜となる。By forming the gate oxide film of the MOS transistor in such a laminated structure, it becomes a gate oxide film which is less likely to cause a failure and less likely to accumulate negative charges due to electron capture.
【0037】なお、ゲート酸化膜3aの膜厚をt1 と
し、ゲート酸化膜3bの膜厚をt2 としたとき、次の不
等式を満足するのが好ましい。When the thickness of the gate oxide film 3a is t 1 and the thickness of the gate oxide film 3b is t 2 , it is preferable to satisfy the following inequalities.
【0038】[0038]
【数2】 [Equation 2]
【0039】すなわち、総膜厚(t1 +t2 )を60Å
としたとき、t2 は30〜50Åであるのが好ましい。That is, the total film thickness (t 1 + t 2 ) is 60Å
Then, t 2 is preferably 30 to 50 Å.
【0040】実施の形態5 図5は、本発明の実施の形態5に係るフラッシュメモリ
の断面図である。図5を参照して、シリコン基板1の主
表面中に、ソース/ドレイン領域8が形成されている。
シリコン基板1の上に、熱酸化で形成したシリコン酸化
膜3aが形成されている。シリコン酸化膜3aの上に、
SiCl4 ガスとN2 Oガスを用いて、減圧CVD法に
より形成したシリコン酸化膜3bが設けられている。シ
リコン酸化膜3bの上にフローティングゲート10が設
けられている。フローティングゲート10の上に、熱酸
化によって形成したシリコン酸化膜11aが設けられて
いる。シリコン酸化膜11aの上に、SiCl4 ガスと
N2 Oガスを用いて、減圧CVD法により形成したシリ
コン酸化膜11bが設けられている。シリコン酸化膜1
1bの上に、コントロールゲート12が設けられてい
る。シリコン基板1とフローティングゲート10の間の
絶縁膜を、このような積層構造にし、かつフローティン
グゲート10とコントロールゲート12との間の絶縁膜
を、このような積層構造にすることによって、故障が発
生しにくく電子捕獲による負電荷の蓄積が起こりにくい
絶縁膜となり、半導体装置の特性が向上する。 Embodiment 5 FIG. 5 is a sectional view of a flash memory according to Embodiment 5 of the present invention. Referring to FIG. 5, source / drain regions 8 are formed in the main surface of silicon substrate 1.
A silicon oxide film 3a formed by thermal oxidation is formed on the silicon substrate 1. On the silicon oxide film 3a,
A silicon oxide film 3b formed by a low pressure CVD method using SiCl 4 gas and N 2 O gas is provided. The floating gate 10 is provided on the silicon oxide film 3b. A silicon oxide film 11a formed by thermal oxidation is provided on the floating gate 10. A silicon oxide film 11b formed by a low pressure CVD method using SiCl 4 gas and N 2 O gas is provided on the silicon oxide film 11a. Silicon oxide film 1
A control gate 12 is provided on 1b. A failure occurs when the insulating film between the silicon substrate 1 and the floating gate 10 has such a laminated structure and the insulating film between the floating gate 10 and the control gate 12 has such a laminated structure. It becomes an insulating film that is hard to prevent accumulation of negative charges due to electron capture, and the characteristics of the semiconductor device are improved.
【0041】実施の形態6 上記発明の実施の形態は、第1の電極と第2の電極との
間に挟まれたシリコン酸化膜に関するものであったが、
この発明はこれに限られるものではない。 Embodiment 6 The embodiment of the invention described above relates to a silicon oxide film sandwiched between the first electrode and the second electrode.
The present invention is not limited to this.
【0042】図6は、本発明の実施の形態6に係る半導
体装置の断面図である。シリコン基板1の主表面に、L
DD構造のソース/ドレイン領域8が設けられている。
シリコン基板1の上に熱酸化法によって形成されたシリ
コン酸化膜13が形成されている。シリコン酸化膜13
の上にリンドープトポリシリコンからなるゲート電極1
4が設けられている。ゲート電極14の側壁に、SiC
l4 ガスとN2 Oガスを用いて、減圧CVD法により形
成された、シリコン酸化膜からなるサイドウォールスペ
ーサ15が設けられている。サイドウォールスペーサ1
4を、SiCl 4 ガスとN2 Oガスを用いて、減圧CV
D法により形成することによって、電子捕獲による負電
荷の蓄積が起こりにくいものとなる。得られたサイドウ
ォールスペーサ中において、塩素原子の含量は、水素原
子の含量よりも大きくされている。FIG. 6 shows a semiconductor device according to the sixth embodiment of the present invention.
FIG. 6 is a cross-sectional view of a body device. L on the main surface of the silicon substrate 1.
Source / drain regions 8 having a DD structure are provided.
Silicon formed on the silicon substrate 1 by a thermal oxidation method
The conoxide film 13 is formed. Silicon oxide film 13
Gate electrode 1 made of phosphorus-doped polysilicon on top of
4 are provided. On the side wall of the gate electrode 14, SiC
lFourGas and NTwoShaped by low pressure CVD method using O gas
Side wall spacer made of silicon oxide film
A sensor 15 is provided. Sidewall spacer 1
4, SiCl FourGas and NTwoReduced pressure CV using O gas
Negative charge due to electron capture is formed by the D method.
The load is less likely to accumulate. Obtained side
In the space spacer, the content of chlorine atoms is
Being larger than the content of offspring.
【0043】[0043]
【発明の効果】以上説明したとおりこの発明によれば、
シリコンの熱酸化によって形成したシリコン酸化膜の表
面に、SiCl4 ガスとN2 O、NO、またはO2 ガス
などの酸化性ガスを用いて、CVD法によりSiO2 膜
を堆積し、積層構造のシリコン酸化膜を得るので、故障
が発生しにくく、電子捕獲による負電荷の蓄積が起こり
にくい酸化膜を得ることができる。その結果、信頼性の
高い半導体装置が得られるという効果を奏する。As described above, according to the present invention,
On the surface of the silicon oxide film formed by thermal oxidation of silicon, a SiO 2 film is deposited by a CVD method using SiCl 4 gas and an oxidizing gas such as N 2 O, NO, or O 2 gas to form a laminated structure. Since the silicon oxide film is obtained, it is possible to obtain an oxide film in which failure is unlikely to occur and negative charges are less likely to be accumulated due to electron capture. As a result, there is an effect that a highly reliable semiconductor device can be obtained.
【図1】 本発明の実施の形態に係るMOSキャパシタ
の断面図である。FIG. 1 is a cross-sectional view of a MOS capacitor according to an embodiment of the present invention.
【図2】 MOSキャパシタの累積故障率と電圧印加時
間との関係を示したグラフ図である。FIG. 2 is a graph showing the relationship between the cumulative failure rate of MOS capacitors and the voltage application time.
【図3】 ゲート電圧の変化ΔVgと電流注入時間との
関係をプロットしたグラフ図である。FIG. 3 is a graph chart in which a relationship between a change ΔVg in gate voltage and a current injection time is plotted.
【図4】 この発明の他の実施の形態に係るMOSトラ
ンジスタの断面図である。FIG. 4 is a sectional view of a MOS transistor according to another embodiment of the present invention.
【図5】 この発明のさらに他の実施の形態に係るフラ
ッシュメモリの断面図である。FIG. 5 is a sectional view of a flash memory according to still another embodiment of the present invention.
【図6】 この発明のさらに他の実施の形態に係るMO
SFETの断面図である。FIG. 6 is an MO according to still another embodiment of the present invention.
It is sectional drawing of SFET.
1 シリコン基板、3 ゲート酸化膜、4 ポリシリコ
ン電極。1 silicon substrate, 3 gate oxide film, 4 polysilicon electrode.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/78 H01L 29/78 371 21/8247 29/788 29/792 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI Technical indication location H01L 29/78 H01L 29/78 371 21/8247 29/788 29/792
Claims (13)
と、 前記第1のシリコン酸化膜の上に設けられた、前記第1
のシリコン酸化膜より比重の小さい第2のシリコン酸化
膜と、 前記第2のシリコン酸化膜の上に設けられた第2の電極
とを備え、 前記第2のシリコン酸化膜中において、塩素原子の含量
は、水素原子の含量よりも大きくされている、半導体装
置。1. A first electrode, a first silicon oxide film provided on the first electrode, and the first silicon oxide film provided on the first silicon oxide film.
A second silicon oxide film having a smaller specific gravity than that of the silicon oxide film, and a second electrode provided on the second silicon oxide film. The semiconductor device, wherein the content is greater than the content of hydrogen atoms.
とし、前記第2のシリコン酸化膜の膜厚をt2としたと
き、次の不等式を満足する、請求項1に記載の半導体装
置。 【数1】 2. The film thickness of the first silicon oxide film is t1.
The semiconductor device according to claim 1, wherein the following inequality is satisfied, where t2 is the thickness of the second silicon oxide film. [Equation 1]
記第2の電極はMOSFETのゲート電極を含む、請求
項1に記載の半導体装置。3. The semiconductor device according to claim 1, wherein the first electrode includes a semiconductor substrate, and the second electrode includes a gate electrode of a MOSFET.
記第2の電極はフローティングゲートを含む、請求項1
に記載の半導体装置。4. The first electrode comprises a semiconductor substrate and the second electrode comprises a floating gate.
3. The semiconductor device according to claim 1.
含み、前記第2の電極はフローティングゲートを含む、
請求項1に記載の半導体装置。5. The first electrode includes a control gate, and the second electrode includes a floating gate.
The semiconductor device according to claim 1.
と、 前記シリコンゲート酸化膜の上に設けられたゲート電極
と、 前記ゲート電極の側壁に設けられ、前記シリコンゲート
酸化膜よりも比重の小さいシリコン酸化膜で形成された
サイドウォールスペーサと、を備え、 前記サイドウォールスペーサ中において、塩素原子の含
量は、水素原子の含量よりも大きくされている、半導体
装置。6. A semiconductor substrate, a silicon gate oxide film provided on the semiconductor substrate, a gate electrode provided on the silicon gate oxide film, a sidewall provided on the gate electrode, and the silicon A sidewall spacer formed of a silicon oxide film having a specific gravity smaller than that of the gate oxide film, wherein the content of chlorine atoms in the sidewall spacer is larger than that of hydrogen atoms.
と、 前記シリコン酸化膜の上に設けられた第2の電極とを備
え、 前記シリコン酸化膜中において、塩素原子の含量は、水
素原子の含量よりも大きくされている、半導体装置。7. A first electrode, a silicon nitride film provided on the first electrode, a silicon oxide film provided on the silicon nitride film, and a silicon oxide film provided on the silicon oxide film. And a second electrode formed therein, wherein the content of chlorine atoms in the silicon oxide film is larger than the content of hydrogen atoms.
たシリコン酸化膜を含む半導体装置の製造方法であっ
て、 前記第1の電極の上に、熱酸化によって第1のシリコン
酸化膜を形成する工程と、 前記第1のシリコン酸化膜の上に、SiCl4 ガスと酸
化性ガスを用いて、CVD法により第2のシリコン酸化
膜を形成する工程と、 前記第2のシリコン酸化膜の上に第2の電極を形成する
工程と、を備えた半導体装置の製造方法。8. A method of manufacturing a semiconductor device including a silicon oxide film sandwiched between a first electrode and a second electrode, wherein a first oxide film is formed on the first electrode by thermal oxidation. A step of forming a silicon oxide film; a step of forming a second silicon oxide film on the first silicon oxide film by a CVD method using SiCl 4 gas and an oxidizing gas; And a step of forming a second electrode on the silicon oxide film.
い、減圧CVD法により1000℃以下の温度で前記第
2のシリコン酸化膜を形成する、請求項8に記載の半導
体装置の製造方法。9. The method of manufacturing a semiconductor device according to claim 8, wherein N 2 O gas is used as the oxidizing gas, and the second silicon oxide film is formed at a temperature of 1000 ° C. or lower by a low pressure CVD method.
い、減圧CVD法により1000℃以下の温度で前記第
2のシリコン酸化膜を形成する、請求項8に記載の半導
体装置の製造方法。10. The method of manufacturing a semiconductor device according to claim 8, wherein NO gas is used as the oxidizing gas, and the second silicon oxide film is formed at a temperature of 1000 ° C. or lower by a low pressure CVD method.
形成する工程と、 前記シリコン窒化膜の上に、SiCl4 ガスと酸化性ガ
スを用いて、CVD法によりシリコン酸化膜を堆積する
工程と、 前記シリコン酸化膜の上に第2の電極を形成する工程
と、を備えた半導体装置の製造方法。11. A step of forming a silicon nitride film on a first electrode, and a silicon oxide film is deposited on the silicon nitride film by a CVD method using a SiCl 4 gas and an oxidizing gas. A method of manufacturing a semiconductor device, comprising: a step of forming a second electrode on the silicon oxide film.
い、減圧CVD法により1000℃以下の温度で前記第
2のシリコン酸化膜を形成する、請求項11に記載の半
導体装置の製造方法。12. The method of manufacturing a semiconductor device according to claim 11, wherein N 2 O gas is used as the oxidizing gas, and the second silicon oxide film is formed at a temperature of 1000 ° C. or lower by a low pressure CVD method.
い、減圧CVD法により1000℃以下の温度で前記第
2のシリコン酸化膜を形成する、請求項11に記載の半
導体装置の製造方法。13. The method of manufacturing a semiconductor device according to claim 11, wherein NO gas is used as the oxidizing gas, and the second silicon oxide film is formed at a temperature of 1000 ° C. or lower by a low pressure CVD method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10104996A JPH09289207A (en) | 1996-04-23 | 1996-04-23 | Semiconductor device and its fabrication method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10104996A JPH09289207A (en) | 1996-04-23 | 1996-04-23 | Semiconductor device and its fabrication method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09289207A true JPH09289207A (en) | 1997-11-04 |
Family
ID=14290275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10104996A Withdrawn JPH09289207A (en) | 1996-04-23 | 1996-04-23 | Semiconductor device and its fabrication method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09289207A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7119406B2 (en) | 1997-12-09 | 2006-10-10 | Renesas Technology Corp. | Semiconductor integrated circuit device having deposited layer for gate insulation |
US11864421B2 (en) | 2020-02-24 | 2024-01-02 | Samsung Display Co., Ltd. | Thin-film transistor, display apparatus including the same, and method of manufacturing display apparatus |
-
1996
- 1996-04-23 JP JP10104996A patent/JPH09289207A/en not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7119406B2 (en) | 1997-12-09 | 2006-10-10 | Renesas Technology Corp. | Semiconductor integrated circuit device having deposited layer for gate insulation |
US7268401B2 (en) | 1997-12-09 | 2007-09-11 | Renesas Technology Corp. | Semiconductor integrated circuit device having deposited layer for gate insulation |
US7402873B2 (en) | 1997-12-09 | 2008-07-22 | Renesas Technology Corp. | Semiconductor integrated circuit device having deposited layer for gate insulation |
US7550809B2 (en) | 1997-12-09 | 2009-06-23 | Renesas Technology Corp. | Semiconductor integrated circuit device having deposited layer for gate insulation |
US11864421B2 (en) | 2020-02-24 | 2024-01-02 | Samsung Display Co., Ltd. | Thin-film transistor, display apparatus including the same, and method of manufacturing display apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6911707B2 (en) | Ultrathin high-K gate dielectric with favorable interface properties for improved semiconductor device performance | |
US5861347A (en) | Method for forming a high voltage gate dielectric for use in integrated circuit | |
US6326658B1 (en) | Semiconductor device including an interface layer containing chlorine | |
US7923322B2 (en) | Method of forming a capacitor | |
US4378628A (en) | Cobalt silicide metallization for semiconductor integrated circuits | |
US7521345B2 (en) | High-temperature stable gate structure with metallic electrode | |
JP2871580B2 (en) | Method for manufacturing semiconductor device | |
US6509239B1 (en) | Method of fabricating a field effect transistor | |
US20080014730A1 (en) | Method and apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier | |
US20010025971A1 (en) | Metal gate electrode stack with a passivating metal nitride layer | |
KR100748377B1 (en) | Process for forming a semiconductor device and a conductive structure | |
US20080179655A1 (en) | Nonvolatile semiconductor memory device having multi-layered oxide/(oxy) nitride film as inter-electrode insulating film and manufacturing method thereof | |
US7265401B2 (en) | Semiconductor device having high dielectric constant gate insulating layer and its manufacture method | |
US6187633B1 (en) | Method of manufacturing a gate structure for a semiconductor memory device with improved breakdown voltage and leakage rate | |
JP3305901B2 (en) | Method for manufacturing semiconductor device | |
US8445381B2 (en) | Oxide-nitride stack gate dielectric | |
TW201403719A (en) | Semiconductor structure and germanium structure | |
JP2005064032A (en) | Semiconductor device and its manufacturing method | |
JP3486118B2 (en) | Method for manufacturing semiconductor device | |
US20050142715A1 (en) | Semiconductor device with high dielectric constant insulator and its manufacture | |
JPH09289207A (en) | Semiconductor device and its fabrication method | |
JP3372528B2 (en) | Manufacturing method of semiconductor device | |
JP3247242B2 (en) | Method for manufacturing semiconductor device | |
US4752815A (en) | Method of fabricating a Schottky barrier field effect transistor | |
US20030003656A1 (en) | Method of manufacturing flash memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030701 |