JPH09288655A - Processor extension method - Google Patents

Processor extension method

Info

Publication number
JPH09288655A
JPH09288655A JP8101421A JP10142196A JPH09288655A JP H09288655 A JPH09288655 A JP H09288655A JP 8101421 A JP8101421 A JP 8101421A JP 10142196 A JP10142196 A JP 10142196A JP H09288655 A JPH09288655 A JP H09288655A
Authority
JP
Japan
Prior art keywords
processor
slave
added
type
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8101421A
Other languages
Japanese (ja)
Inventor
Yasuhito Fujii
康仁 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Communication Systems Ltd
Original Assignee
NEC Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Communication Systems Ltd filed Critical NEC Communication Systems Ltd
Priority to JP8101421A priority Critical patent/JPH09288655A/en
Publication of JPH09288655A publication Critical patent/JPH09288655A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To add the processor of a new kind on-line and to perform extension with improved maintenance operation efficiency in a multiprocessor system. SOLUTION: A master processor 8 receives processor extension signal transmitted from a terminal 1, and when the processor kind is new, the new kind is added and updated to a processor kind management table 3. Also, for an activation program for the new processor kind, a part in common with the activation program of an existing slave processor is diverted as it is, a different part intrinsic to an extension slave processor is newly added to an activation program individual part 7 and the title is written in an activation program management table 5. Then, by using the programs of both common part and intrinsic part, an extension processor is started.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はマルチプロセッサ方
式を用いた交換機等におけるプロセッサの増設方法に関
し、特に既存と異なる新規のプロセッサを追加するとき
のプロセッサ増設方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of adding a processor in a switch or the like using a multiprocessor system, and more particularly to a method of adding a processor when adding a new processor different from the existing one.

【0002】[0002]

【従来の技術】従来、マルチプロセッサ構成の交換機に
おいて、新たに負荷が増加したり機能追加が必要となり
処理能力に不足が生じた場合、対応するプロセッサの追
加増設が行われている。
2. Description of the Related Art Conventionally, in a switching system having a multiprocessor structure, when a load is newly increased or a function is added and a processing capacity is insufficient, a corresponding processor is additionally installed.

【0003】図7は従来のプロセッサ増設方法が適用さ
れたシステムの構成例を示すブロック図である。図7を
参照すると、端末1は必要な信号,データの入力や出力
表示を行う保守用端末である。スレーブプロセッサ10
〜12はそれぞれ機能の異なる処理を行いバス9を介し
マスタプロセッサ17に接続されている。本例では、ス
レーブプロセッサ12が増設プロセッサとする。マスタ
プロセッサ17は内部の記憶部(図示せず)に管理下の
スレーブプロセッサの種別一覧18を保持しているとと
もにシステム全体を制御する。
FIG. 7 is a block diagram showing an example of the configuration of a system to which the conventional method for adding a processor is applied. Referring to FIG. 7, the terminal 1 is a maintenance terminal that inputs and outputs necessary signals and data. Slave processor 10
12 to 12 perform different functions and are connected to the master processor 17 via the bus 9. In this example, the slave processor 12 is an additional processor. The master processor 17 holds a type list 18 of slave processors under management in an internal storage unit (not shown) and controls the entire system.

【0004】ハードディスク13は、システム再開を行
うときに必要なデータを格納しておくもので、スレーブ
プロセッサ実装位置情報を保持するプロセッサ実装表1
4と、スレーブプロセッサを起動するための起動プログ
ラム名称情報を保持する起動プログラム管理テーブル1
5と、各スレーブプロセッサ起動のため共通に使用する
起動プログラム6と、各スレーブプロセッサの種別に対
応し個別に使用する起動プログラム個別部16とを備え
る。
The hard disk 13 stores data required when the system is restarted, and a processor mounting table 1 for holding slave processor mounting position information.
4 and a boot program management table 1 holding boot program name information for booting the slave processor
5, a boot program 6 commonly used for booting each slave processor, and a boot program individual section 16 corresponding to the type of each slave processor and used individually.

【0005】次に、動作を説明する。マスタプロセッサ
17は、端末1からプロセッサ増設指示信号を受信し、
プロセッサ種別一覧18と照合し増設対象のスレーブプ
ロセッサ12の種別が既存の種別のものかあるいは新規
のものかを識別する。既存の種別と同一のものであれば
増設スレーブプロセッサ12の実装位置とプロセッサ種
別をプロセッサ実装表14に追加し、起動プログラム管
理テーブル15、起動プログラム共通部6、個別部16
を用い増設プロセッサを立上げ、正常終了として応答を
端末1に通知する。プロセッサ種別が新規の場合には、
マスタプロセッサ17は異常終了を端末1に通知する。
Next, the operation will be described. The master processor 17 receives the processor addition instruction signal from the terminal 1,
It is checked with the processor type list 18 to identify whether the type of the slave processor 12 to be added is an existing type or a new type. If it is the same as the existing type, the mounting position and processor type of the additional slave processor 12 are added to the processor mounting table 14, and the boot program management table 15, the boot program common unit 6, and the individual unit 16 are added.
Is used to start the additional processor, and the terminal 1 is notified of a response as a normal end. If the processor type is new,
The master processor 17 notifies the terminal 1 of abnormal termination.

【0006】このように従来のプロセッサ増設方法で
は、既存と同一種別のスレーブプロセッサの増設に限り
マスタプロセッサ17のプログラムデータのなかに組込
まれているプロセッサ種別とその起動プログラム名称の
書き換えが必要ないため、オンライン増設が可能であっ
た。
As described above, in the conventional method of adding a processor, it is not necessary to rewrite the processor type incorporated in the program data of the master processor 17 and its boot program name only when adding a slave processor of the same type as the existing one. , Online expansion was possible.

【0007】[0007]

【発明が解決しようとする課題】この従来のプロセッサ
増設方法では、スレーブプロセッサの増設の際に、既存
と異なる新規種別のプロセッサの増設の場合には、プロ
セッサ種別とその起動プログラム名称の追加のためにマ
スタプロセッサのプログラムデータを書き換えなければ
ならず、このためオンラインでの実行は不可能であり、
このプログラムデータの更新のため交換機を再度立上げ
る必要が生じ保守運用上好ましくないという問題があっ
た。
According to this conventional processor extension method, when a slave processor is added and a new type of processor different from the existing one is added, the processor type and its boot program name are added. The program data of the master processor must be rewritten to this, which makes it impossible to execute online.
Due to the update of the program data, it is necessary to restart the exchange, which is not preferable for maintenance and operation.

【0008】本発明の目的は、マルチプロセッサシステ
ムにおいて、新規種別のスレーブプロセッサの追加をオ
ンラインで実施でき、保守運用効率のよい増設が可能な
プロセッサ増設方法を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a processor extension method capable of adding a new type of slave processor on-line in a multiprocessor system and permitting an efficient maintenance operation.

【0009】[0009]

【課題を解決するための手段】本発明のプロセッサ増設
方法は、バスを介して接続されそれぞれ機能の異なる処
理を行う複数のスレーブプロセッサのプログラムデータ
を、システム全体を管理制御するマスタプロセッサが保
持し、システムを再開するときに前記スレーブプロセッ
サに対する起動プログラムのローディングを実行し、シ
ステムにスレーブプロセッサを追加するプロセッサ増設
方法において、端末から前記スレーブプロセッサの増設
を指示する信号を受信し、このスレーブプロセッサの種
別の判定を行い、この種別が新規なものと判定されたと
きには、外部の記憶手段に設けたプロセッサ種別管理テ
ーブルにその名称および種別を追加するとともにプロセ
ッサ実装表に追加されたプロセッサの実装位置と種別を
追加し、この新規に追加されるスレーブプロセッサ用の
起動プログラムのうち既存のスレーブプロセッサと共通
のプログラム以外の個別部分の起動プログラムの名称を
起動プログラム管理テーブルに追加し且つこの個別部分
のプログラムの内容を前記記憶手段に追加した後に、前
記マスタプロセッサが管理している各スレーブプロセッ
サに対しプロセッサが増設されることを通知し、前記共
通のプログラムおよび個別部分の起動プログラムを用い
て増設対象のスレーブプロセッサの立上げを行い、正常
に実行されたとき前記端末に対し立上げ完了を示す応答
を通知する。
SUMMARY OF THE INVENTION In the processor adding method of the present invention, a master processor that manages and controls the entire system retains program data of a plurality of slave processors that are connected via a bus and perform processing with different functions. In the processor expansion method for executing the loading of the boot program to the slave processor when restarting the system and adding the slave processor to the system, a signal instructing the expansion of the slave processor is received from the terminal, and the slave processor When the type is determined and it is determined that the type is new, the name and type are added to the processor type management table provided in the external storage unit, and the processor mounting position added to the processor mounting table is added. Add a new type Of the boot programs for the added slave processor, the names of the boot programs of individual parts other than the programs common to the existing slave processors are added to the boot program management table, and the contents of the programs of these individual parts are added to the storage means. After that, to notify each slave processor managed by the master processor that a processor will be added, the slave processor to be added is started using the common program and the startup program of the individual part, When normally executed, the terminal is notified of a response indicating completion of startup.

【0010】[0010]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
Next, embodiments of the present invention will be described with reference to the drawings.

【0011】図1は本発明のプロセッサ増設方法の実施
の形態を適用するシステムの構成図であり、複数のスレ
ーブプロセッサ10〜12がバス9を介してマスタプロ
セッサ8に接続され、マスタプロセッサ8に保守用の端
末1とプログラム等のデータの読出し書込みに用いられ
るハードディスク2とが接続されている。この場合、ス
レーブプロセッサ12が増設プロセッサとする。スレー
ブプロセッサは、たとえばマルチプロセッサ構成の交換
機における呼処理用,共通線信号処理用および台制御用
などに相当し、マスタプロセッサ8はこれらスレーブプ
ロセッサを含めシステム全体を制御する。
FIG. 1 is a block diagram of a system to which an embodiment of the method of adding a processor of the present invention is applied. A plurality of slave processors 10 to 12 are connected to a master processor 8 via a bus 9 and are connected to the master processor 8. A maintenance terminal 1 and a hard disk 2 used for reading and writing data such as programs are connected. In this case, the slave processor 12 is an additional processor. The slave processor corresponds to, for example, call processing, common line signal processing, and machine control in an exchange having a multiprocessor configuration, and the master processor 8 controls the entire system including these slave processors.

【0012】ハードディスク2は、プロセッサ種別管理
テーブル3と、プロセッサ実装表4と、起動プログラム
管理テーブル5と、起動プログラム共通部6と、起動プ
ログラム個別部7とを有する。プロセッサ種別管理テー
ブル3は、プロセッサ名称とプロセッサ種別を対応させ
示したデータファイルで、ハードディスク2のなかに格
納されている。システム起動時にこれらのデータは読み
出され、マスタプロセッサ8の図示しないメモリに展開
され、スレーブプロセッサの追加更新ごとに、随時ハー
ドディスク2にセーブされる。
The hard disk 2 has a processor type management table 3, a processor mounting table 4, a boot program management table 5, a boot program common section 6, and a boot program individual section 7. The processor type management table 3 is a data file in which processor names and processor types are associated with each other, and is stored in the hard disk 2. When the system is started up, these data are read out, expanded in a memory (not shown) of the master processor 8, and saved in the hard disk 2 as needed with each additional update of the slave processor.

【0013】プロセッサ実装表4は、どの位置にどの種
別のスレーブプロセッサが実装されているかを明示した
データファイルで、ハードディスク2のなかに格納され
ている。システム起動時にこれらのデータは読み出さ
れ、マスタプロセッサ8の図示しないメモリに展開さ
れ、スレーブプロセッサの追加更新ごとに随時ハードデ
ィスク2にセーブされる。
The processor mounting table 4 is a data file that clearly indicates at which position and what type of slave processor is mounted, and is stored in the hard disk 2. When the system is started up, these data are read out, expanded in a memory (not shown) of the master processor 8, and saved in the hard disk 2 as needed with each additional update of the slave processor.

【0014】起動プログラム管理テーブル5は、各スレ
ーブプロセッサに共通に使用される部分と固有部分との
区別名称を示す起動プログラム種別がプロセッサ種別対
応に明示されたデータファイルで、ハードディスク2に
格納されている。システム起動時にこれらのデータは読
み出され、マスタプロセッサ8の図示しないメモリに展
開され、スレーブプロセッサの追加更新ごとに随時ハー
ドディスク2にセーブされる。
The boot program management table 5 is a data file in which a boot program type indicating the name of a part commonly used by each slave processor and a unique part is clearly indicated in correspondence with the processor type, and is stored in the hard disk 2. There is. When the system is started up, these data are read out, expanded in a memory (not shown) of the master processor 8, and saved in the hard disk 2 as needed with each additional update of the slave processor.

【0015】起動プログラム共通部6には各スレーブプ
ロセッサに共通に使用されるプログラムの内容が、起動
プログラム個別部7には各スレーブプロセッサ固有のプ
ログラム内容が格納されている。
The boot program common unit 6 stores the contents of a program commonly used by each slave processor, and the boot program individual unit 7 stores the program contents unique to each slave processor.

【0016】以下に、図1から図6を参照して本発明の
プロセッサ増設方法の実施の形態の処理手順を説明す
る。
The processing procedure of the embodiment of the method for adding a processor of the present invention will be described below with reference to FIGS.

【0017】始めに、マスタプロセッサ8は、端末1か
ら送信されるプロセッサ増設指示信号を受信し(ステッ
プ1:S1と略称)、増設しようとしているスレーブプ
ロセッサ12が既存のプロセッサ種別か否かをチェック
する(S2)。プロセッサ増設指示信号には、プロセッ
サ名称,プロセッサ種別,実装位置および起動プログラ
ム名を設定する。
First, the master processor 8 receives the processor addition instruction signal transmitted from the terminal 1 (step 1: abbreviated as S1) and checks whether the slave processor 12 to be added is of the existing processor type. Yes (S2). A processor name, a processor type, a mounting position, and a startup program name are set in the processor addition instruction signal.

【0018】増設プロセッサが既存以外のプロセッサ種
別の場合、マスタプロセッサ8は、プロセッサ種別管理
テーブル3に増設するプロセッサ名称およびプロセッサ
種別を追加更新し(S3)、処理が正常に実施されたか
否か判定する(S4)。
When the additional processor is of a processor type other than the existing one, the master processor 8 additionally updates the processor name and processor type to be added to the processor type management table 3 (S3), and determines whether or not the processing has been normally executed. Yes (S4).

【0019】プロセッサ種別管理テーブル3への追加更
新が正常に完了後、増設プロセッサ12の実装を定義す
るためにプロセッサ実装表4にプロセッサの実装位置と
プロセッサ種別を追加更新し(S5)、処理が正常に実
施されたか否か判定する(S6)。
After the addition and update to the processor type management table 3 is normally completed, the mounting position and the processor type of the processor are added and updated to the processor mounting table 4 to define the mounting of the additional processor 12 (S5). It is determined whether it has been normally performed (S6).

【0020】次に、増設プロセッサ12の立上げに必要
な増設プロセッサ固有の個別起動プログラムデータを起
動プログラム個別部7に追加するとともに、起動プログ
ラム管理テーブル5にその個別名称を追加更新し(S
7)、処理が正常に実施されたか否か判定する(S
8)。そして、マスタプロセッサ8が管理している各ス
レーブプロセッサ10,11に対しスレーブプロセッサ
12が増設されることを通知する。このとき、増設予定
のプロセッサが交換機に実装されているか否かを判定し
(S9)、実装されていない場合には、増設予定のプロ
セッサの立上げを行わず、端末1に正常終了のみをを通
知し(S11)、交換機に既に実装されている場合に
は、増設プロセッサ12の立上げを起動プログラムの共
通部および増設プロセッサ対応の個別部を用いて行い
(S10)、正常終了を応答として端末1に通知する
(S11)。
Next, the individual boot program data unique to the additional processor necessary for booting the additional processor 12 is added to the individual boot program section 7, and the individual name is additionally updated in the boot program management table 5 (S
7), it is determined whether or not the process has been normally performed (S
8). Then, it notifies each slave processor 10, 11 managed by the master processor 8 that the slave processor 12 will be added. At this time, it is determined whether or not the processor to be added is installed in the exchange (S9). If it is not installed, the processor to be added is not started up, and only the terminal 1 is normally terminated. If the notification is made (S11), and if it is already installed in the exchange, the additional processor 12 is started up using the common part of the startup program and the individual part corresponding to the additional processor (S10), and the normal termination is made a response as a response 1 is notified (S11).

【0021】ここまでの処理の間に異常終了が発生した
場合、マスタプロセッサ8は、プロセッサ種別管理テー
ブル3,プロセッサ実装表4,起動プログラム管理テー
ブル5,起動プログラム個別部7を更新前の状態にすべ
て戻し(S12)、プロセッサ増設処理の失敗を端末1
に通知する(S13)。また、マスタプロセッサ8が既
に実装されているスレーブプロセッサへの増設指示を受
信した場合には、異常パラメータの受信と認識し、端末
1へプロセッサ増設処理の失敗を端末1に通知する。
If an abnormal termination occurs during the processing up to this point, the master processor 8 sets the processor type management table 3, the processor mounting table 4, the startup program management table 5, and the startup program individual section 7 to the state before updating. Return all (S12), fail to add processor
(S13). When the master processor 8 receives an instruction to add to the slave processor already mounted, it recognizes that an abnormal parameter has been received and notifies the terminal 1 of the failure of the processor addition process.

【0022】なお、ステップ2の処理で、増設プロセッ
サの種別が既存と同じ種別の場合には、増設プロセッサ
の実装位置と種別をプロセッサ実装表4に追加更新し
(S14)、処理の正常性を確認して(S15)、正常
終了を端末1に通知する(S11)。
When the type of the additional processor is the same as the existing type in the processing of step 2, the mounting position and the type of the additional processor are additionally updated in the processor mounting table 4 (S14) to check the normality of the processing. After confirming (S15), the terminal 1 is notified of normal termination (S11).

【0023】本実施の形態では、マルチプロセッサ構成
の交換機におけるプロセッサ増設の適用例を示したが、
マスタプロセッサと複数のスレーブプロセッサとで構成
される情報処理分野の同様のマルチプロセッサ方式にお
ける増設にも適用可能である。
In the present embodiment, an application example of adding a processor in an exchange having a multiprocessor configuration is shown.
It can also be applied to expansion in a similar multiprocessor system in the information processing field, which is composed of a master processor and a plurality of slave processors.

【0024】[0024]

【発明の効果】以上説明したように本発明によれば、マ
ルチプロセッサ方式を用いるシステムで、端末から送信
されたプロセッサ増設指示信号をマスタプロセッサが受
信し、そのプロセッサ種別が新規であればマスタプロセ
ッサが管理しているプロセッサ種別管理テーブルにこの
新規種別を追加更新し、また、この新規プロセッサ種別
用の起動プログラムは、既存スレーブプロセッサの起動
プログラムと共通な部分はそのまま流用し、増設スレー
ブプロセッサの固有の異なる部分を新たに追加し、その
名称を起動プログラム管理テーブルに書き込み、これら
共通な部分および固有な部分の双方のプログラムを用い
て立上げることにより、新規種別のプロセッサをオンラ
インで追加でき、保守運用効率のよい増設が可能とな
る。
As described above, according to the present invention, in the system using the multiprocessor system, if the master processor receives the processor addition instruction signal transmitted from the terminal and the processor type is new, the master processor This new type is added to and updated in the processor type management table managed by, and the start program for this new processor type uses the same parts as the start program of the existing slave processor as is, and is unique to the additional slave processor. A new type of processor can be added online by using the program of both the common part and the unique part, and the new type can be added online. It is possible to install more efficiently.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のプロセッサ増設方法の実施の形態を適
用するシステムの構成図である。
FIG. 1 is a configuration diagram of a system to which an embodiment of a processor adding method of the present invention is applied.

【図2】本発明の実施の形態におけるプロセッサ種別管
理テーブルの格納例を示す図である。
FIG. 2 is a diagram showing a storage example of a processor type management table according to the embodiment of the present invention.

【図3】本発明の実施の形態における起動プログラム管
理テーブルの格納例を示す図である。
FIG. 3 is a diagram showing a storage example of a boot program management table according to the embodiment of the present invention.

【図4】本発明のプロセッサ増設方法の実施の形態の処
理手順を示すフローチャートである。
FIG. 4 is a flowchart showing a processing procedure of the embodiment of the processor addition method of the present invention.

【図5】本発明のプロセッサ増設方法の実施の形態の処
理手順を示すフローチャートである。
FIG. 5 is a flowchart showing a processing procedure of the embodiment of the processor addition method of the present invention.

【図6】本発明のプロセッサ増設方法の実施の形態の処
理手順を示すフローチャートである。
FIG. 6 is a flowchart showing a processing procedure of the embodiment of the processor addition method of the present invention.

【図7】従来のプロセッサ増設方法が適用されたシステ
ムの構成例を示すブロック図である。
FIG. 7 is a block diagram showing a configuration example of a system to which a conventional processor extension method is applied.

【符号の説明】[Explanation of symbols]

1 端末 2 ハードディスク 3 プロセッサ種別管理テーブル 4 プロセッサ実装表 5 起動プログラム管理テーブル 6 起動プログラム共通部 7 起動プログラム個別部 8 マスタプロセッサ 9 バス 10〜12 スレーブプロセッサ 1 terminal 2 hard disk 3 processor type management table 4 processor implementation table 5 startup program management table 6 startup program common section 7 startup program individual section 8 master processor 9 bus 10 to 12 slave processor

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 バスを介して接続されそれぞれ機能の異
なる処理を行う複数のスレーブプロセッサのプログラム
データを、システム全体を管理制御するマスタプロセッ
サが保持し、システムを再開するときに前記スレーブプ
ロセッサに対する起動プログラムのローディングを実行
し、システムにスレーブプロセッサを追加するプロセッ
サ増設方法において、 端末から前記スレーブプロセッサの増設を指示する信号
を受信し、このスレーブプロセッサの種別の判定を行
い、この種別が新規なものと判定されたときには、外部
の記憶手段に設けたプロセッサ種別管理テーブルにその
名称および種別を追加するとともにプロセッサ実装表に
追加されたプロセッサの実装位置と種別を追加し、この
新規に追加されるスレーブプロセッサ用の起動プログラ
ムのうち既存のスレーブプロセッサと共通のプログラム
以外の個別部分の起動プログラムの名称を起動プログラ
ム管理テーブルに追加し且つこの個別部分のプログラム
の内容を前記記憶手段に追加した後に、前記マスタプロ
セッサが管理している各スレーブプロセッサに対しプロ
セッサが増設されることを通知し、前記共通のプログラ
ムおよび個別部分の起動プログラムを用いて増設対象の
スレーブプロセッサの立上げを行い、正常に実行された
とき前記端末に対し立上げ完了を示す応答を通知するこ
とを特徴とするプロセッサ増設方法。
1. A master processor that manages and controls the entire system holds program data of a plurality of slave processors that are connected via a bus and perform different functions, and the master processor is activated when the system is restarted. In the processor adding method of executing the loading of the program and adding the slave processor to the system, the signal instructing the addition of the slave processor is received from the terminal, the type of the slave processor is judged, and the type is new. When it is determined that the slave is added, the name and the type are added to the processor type management table provided in the external storage unit, the mounting position and the type of the added processor are added to the processor mounting table, and the newly added slave is added. Startup program for processor The master processor manages the names of the start programs of individual parts other than the programs common to the existing slave processors in the boot program management table and adds the contents of the programs of the individual parts to the storage means. Notifying each slave processor that the processor is to be added, the slave processor to be added is started up using the common program and the startup program of the individual part, and when it is executed normally, the terminal A processor expansion method characterized in that a response indicating completion of startup is notified to the.
JP8101421A 1996-04-23 1996-04-23 Processor extension method Pending JPH09288655A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8101421A JPH09288655A (en) 1996-04-23 1996-04-23 Processor extension method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8101421A JPH09288655A (en) 1996-04-23 1996-04-23 Processor extension method

Publications (1)

Publication Number Publication Date
JPH09288655A true JPH09288655A (en) 1997-11-04

Family

ID=14300253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8101421A Pending JPH09288655A (en) 1996-04-23 1996-04-23 Processor extension method

Country Status (1)

Country Link
JP (1) JPH09288655A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007128285A (en) * 2005-11-04 2007-05-24 Nec Corp Multinode computer system, integrated service processor, status management method and program
JP2009069939A (en) * 2007-09-11 2009-04-02 Meidensha Corp Multi-cpu system migration method and cpu system
JPWO2007116466A1 (en) * 2006-03-31 2009-08-20 富士通株式会社 Computer system, server device switching method, and management device program

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007128285A (en) * 2005-11-04 2007-05-24 Nec Corp Multinode computer system, integrated service processor, status management method and program
JPWO2007116466A1 (en) * 2006-03-31 2009-08-20 富士通株式会社 Computer system, server device switching method, and management device program
JP4576455B2 (en) * 2006-03-31 2010-11-10 富士通株式会社 System, switching method, and management device program
JP2009069939A (en) * 2007-09-11 2009-04-02 Meidensha Corp Multi-cpu system migration method and cpu system

Similar Documents

Publication Publication Date Title
JPH03278126A (en) Computer system starting system
US20060130039A1 (en) Update control program, update control method, and update control device
JP2002342102A (en) Method and system for updating program
WO2000054133A1 (en) Information processor, method for saving/loading data, and information recorded medium
JPH09288655A (en) Processor extension method
JP2002049509A (en) Data processing system
JP2001331379A (en) Method and device for rewriting flash memory update program
JP3048792B2 (en) Method of automatically replacing operating system and computer system using the same
JPH10187454A (en) Bios reloading system
JP2003228490A (en) Terminal equipment connected to network, and network system using the same
JP2001067214A (en) Computer system and program file updating method
JP3265108B2 (en) Data processing system
JP3037375B2 (en) File compression processing method
JP3451499B2 (en) I / O device control system configuration change processing method
KR100402326B1 (en) Method for Change Inter Processor Communication Protocol
JP3589433B2 (en) Database guarantee method
JPH0973437A (en) Multi-cpu system
JP3509705B2 (en) Automatic restart processing system and restart processing method in switching system
JPH09190354A (en) Down line load system
JP2005078336A (en) Image forming apparatus and program rewriting method for image forming apparatus
JP2003330724A (en) Information processor, information processing method and program
JP2005321967A (en) Information processor
JPH07295670A (en) Starting method for computer system
JPH10161879A (en) Computer system
JP2000099340A (en) Computer system and its basic software change method

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000404