JPH09284590A - Dynamic focus circuit - Google Patents

Dynamic focus circuit

Info

Publication number
JPH09284590A
JPH09284590A JP9267896A JP9267896A JPH09284590A JP H09284590 A JPH09284590 A JP H09284590A JP 9267896 A JP9267896 A JP 9267896A JP 9267896 A JP9267896 A JP 9267896A JP H09284590 A JPH09284590 A JP H09284590A
Authority
JP
Japan
Prior art keywords
voltage
circuit
capacitor
shaped correction
capacitors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9267896A
Other languages
Japanese (ja)
Inventor
Masashi Ochiai
政司 落合
Kazuhisa Hirano
和久 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba AVE Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba AVE Co Ltd filed Critical Toshiba Corp
Priority to JP9267896A priority Critical patent/JPH09284590A/en
Publication of JPH09284590A publication Critical patent/JPH09284590A/en
Pending legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the fluctuation of dynamic focus output voltage and also to eliminate the fluctuation of this output voltage despite the switching of capacity of S-shaped correction capacitors. SOLUTION: The dividing ratio of double-end voltage of a horizontal S-shaped correction capacitor CS1 is switched in response to the switching of a switching FETQ2 which switches the capacity of the CS1. The voltage dividing ratio switching means use two capacitors C4 and C5 having very small capacity relatively to the capacity of a 2nd S-shaped correction capacitor CS2. The circuits of both capacitors C4 and C5 are connected in series to the primary winding of a boosting transformer T1. In such a constitution, the fluctuation of dynamic focus output voltage can be eliminated by switching the connection states between both capacitors C4 and C5 in response to the switching of the FETQ2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、テレビジョン受像
機などの陰極線管(以下、CRT)の画面周辺部分のフ
ォーカス特性を改善するダイナミックフォーカス回路に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dynamic focus circuit for improving the focus characteristics of a peripheral portion of a screen of a cathode ray tube (hereinafter, CRT) such as a television receiver.

【0002】[0002]

【従来の技術】一般に、テレビジョン受像機などのCR
Tでは、電子ビームを絞るのに静電フォーカス方式を採
用している。この方式は、CRTのネック内にあるフォ
ーカス電極に直流電圧を加え、アノード電極との間で静
電レンズを形成し、電子ビームをCRT蛍光面上に集束
させる。フォーカス電極から蛍光面までの距離は画面の
位置に応じて変化するので、画面全体で良好なフォーカ
ス特性を得るには、画面位置に応じたフォーカス電圧を
加える必要がある。このフォーカス電圧の変化分は水
平,垂直周期のパラボラ状の変化波形となる。従って、
フォーカス電極には、前記直流フォーカス電圧にこの変
化分即ち水平,垂直周期のパラボラ状電圧を重畳した電
圧を補正波形として加えるようにしている。このような
回路がダイナミックフォーカス回路である。
2. Description of the Related Art Generally, a CR of a television receiver or the like.
In T, the electrostatic focus method is used to narrow the electron beam. In this method, a DC voltage is applied to the focus electrode in the neck of the CRT, an electrostatic lens is formed between the focus electrode and the anode electrode, and the electron beam is focused on the CRT phosphor screen. Since the distance from the focus electrode to the phosphor screen changes depending on the position of the screen, it is necessary to apply a focus voltage according to the screen position in order to obtain good focus characteristics on the entire screen. The variation of the focus voltage becomes a parabolic variation waveform with horizontal and vertical periods. Therefore,
To the focus electrode, a voltage obtained by superimposing this variation on the DC focus voltage, that is, a parabolic voltage of horizontal and vertical periods is applied as a correction waveform. Such a circuit is a dynamic focus circuit.

【0003】ダイナミックフォーカス回路の中でも、水
平周期のパラボラ状電圧を生成する水平ダイナミックフ
ォーカス回路は、ディスプレイ画面が一般に横長である
ことなどから効果が大きく、広く用いられている。
Among the dynamic focus circuits, a horizontal dynamic focus circuit for generating a parabolic voltage having a horizontal period has a large effect because a display screen is generally long and is widely used.

【0004】図3は従来例の水平ダイナミックフォーカ
ス回路を示している。図3において、フライバックトラ
ンスT0 の一次巻線T01には水平出力回路による鋸歯状
波電流が流れており、この電流により二次巻線T02には
水平周期のパルス電圧(フライバックパルス)が誘起さ
れる。水平出力回路は、周知の構成となっており、水平
出力トランジスタQ1 ,ダンパーダイオードD1 ,共振
コンデンサC0 ,水平偏向コイルLH 及びS字補正コン
デンサCS で構成されている。前記トランスT0 の二次
巻線T02に誘起されるパルス電圧は、コイルL1 と昇圧
トランスT1 の一次巻線T11の巻き線間に発生する分布
容量C1 によって積分されることで、水平周期のパラボ
ラ電圧波形が生成される。そして、このパラボラ電圧を
トランスT1 によって昇圧し、二次巻線T12から結合コ
ンデンサC2 を通し、水平ダイナミックフォーカス電圧
として、図示しないCRTのフォーカス電極に供給す
る。なお、フォーカス電極には、図示しない直流フォー
カス電圧発生回路からの直流フォーカス電圧が印加され
るようになっている。さらに、フォーカス電極には、図
示しない垂直ダイナミックフォーカス回路から垂直周期
のパラボラ電圧が供給されるようになっている。
FIG. 3 shows a conventional horizontal dynamic focus circuit. In FIG. 3, a sawtooth wave current due to a horizontal output circuit flows in the primary winding T01 of the flyback transformer T0, and a pulse voltage (flyback pulse) of a horizontal period is induced in the secondary winding T02 by this current. To be done. The horizontal output circuit has a well-known structure and is composed of a horizontal output transistor Q1, a damper diode D1, a resonance capacitor C0, a horizontal deflection coil LH, and an S-shaped correction capacitor CS. The pulse voltage induced in the secondary winding T02 of the transformer T0 is integrated by the distributed capacitance C1 generated between the coil L1 and the winding of the primary winding T11 of the step-up transformer T1, so that the parabolic voltage of the horizontal cycle is obtained. A waveform is generated. Then, this parabolic voltage is boosted by a transformer T1, passed through a coupling capacitor C2 from a secondary winding T12, and supplied as a horizontal dynamic focus voltage to a focus electrode of a CRT (not shown). A DC focus voltage from a DC focus voltage generating circuit (not shown) is applied to the focus electrode. Further, a parabola voltage having a vertical cycle is supplied to the focus electrode from a vertical dynamic focus circuit (not shown).

【0005】ところが、図3の回路では、ばらつきの大
きいコイルL1 のインダクタンス,及びフライバックパ
ルスによってパラボラ電圧波形を生成しているため、ダ
イナミックフォーカス回路の出力のばらつきが大きく、
製造工程などによる調整が必要となる。そのために、コ
イルL1 を可変コイルとしインダクタンスを調整可能と
してある。また、コイルを使用しているため、コストア
ップにつながるという問題がある。
However, in the circuit of FIG. 3, since the parabola voltage waveform is generated by the inductance of the coil L1 and the flyback pulse, which vary widely, the output of the dynamic focus circuit varies greatly.
Adjustments due to manufacturing process etc. are required. Therefore, the coil L1 is a variable coil and the inductance can be adjusted. Further, since the coil is used, there is a problem that the cost is increased.

【0006】図4は他の従来例のダイナミックフォーカ
ス回路を示している。図3と同じ部分には同一符号を付
して説明する。図3と異なるところは、水平出力回路の
S字補正コンデンサCS の両端に発生する水平周期のパ
ラボラ電圧を抵抗R1 に取り出し、コンデンサC1 ,C
3 の分圧回路にて分割して昇圧トランスT1 の一次巻線
T11に入力し、トランスT1 にて昇圧し、二次巻線T12
から結合コンデンサC2 を通し、水平ダイナミックフォ
ーカス電圧として、図示しないCRTのフォーカス電極
に供給する。C1 はトランスT1 の一次巻線の分布容量
である。フォーカス電極には、図3の場合と同様に図示
しない直流フォーカス電圧発生回路からの直流フォーカ
ス電圧が印加されるようになっている。さらに、フォー
カス電極には、図示しない垂直ダイナミックフォーカス
回路から垂直周期のパラボラ電圧が供給されるようにな
っている。
FIG. 4 shows another conventional dynamic focus circuit. The same parts as those in FIG. 3 will be described with the same reference numerals. 3 is different from FIG. 3 in that the horizontal period parabolic voltage generated at both ends of the S-shaped correction capacitor CS of the horizontal output circuit is taken out to the resistor R1 and the capacitors C1 and C1 are connected.
The voltage is divided by the voltage divider circuit of 3 and is input to the primary winding T11 of the step-up transformer T1, boosted by the transformer T1, and then the secondary winding T12.
Is supplied to the focus electrode of a CRT (not shown) through a coupling capacitor C2 as a horizontal dynamic focus voltage. C1 is the distributed capacitance of the primary winding of the transformer T1. As in the case of FIG. 3, a DC focus voltage from a DC focus voltage generating circuit (not shown) is applied to the focus electrode. Further, a parabola voltage having a vertical cycle is supplied to the focus electrode from a vertical dynamic focus circuit (not shown).

【0007】図4の回路で、トランスT1 の一次巻線T
11のインピーダンスをLP とすると、1/jωC1 >> j
ωLP の関係があるため、インピーダンスLP の影響
を無視でき、単純にコンデンサC1 とC3 の分割で与え
られたパラボラ電圧波形がトランスT1 に入力される。
このパラボラ電圧波形は、水平偏向コイルLH とS字補
正コンデンサCS により形成されているため、通常、振
幅ばらつきが管理されており振幅ばらつきが少ない。従
って、本ダイナミックフォーカス回路によれば、ダイナ
ミックフォーカス出力電圧を無調整化することが可能と
なる。
In the circuit of FIG. 4, the primary winding T of the transformer T1
If the impedance of 11 is LP, then 1 / jωC1 >> j
Since there is a relationship of .omega.LP, the influence of the impedance LP can be ignored, and the parabola voltage waveform given by the division of the capacitors C1 and C3 is simply input to the transformer T1.
Since this parabolic voltage waveform is formed by the horizontal deflection coil LH and the S-shaped correction capacitor CS, the amplitude variation is usually managed and the amplitude variation is small. Therefore, according to the present dynamic focus circuit, the dynamic focus output voltage can be adjusted.

【0008】しかしながら、水平周波数又は水平リニア
リティを切り替える機能を有する受像機などにおいて、
S字補正コンデンサCS の容量値を切り替える構成とし
た場合、その切替えによってS字補正コンデンサ両端に
発生するパラボラ電圧が変化し、これによってダイナミ
ックフォーカス出力電圧も変化してしまうという問題が
あった。
However, in a receiver having a function of switching horizontal frequency or horizontal linearity,
When the capacitance value of the S-shaped correction capacitor CS is switched, there is a problem that the parabola voltage generated across the S-shaped correction capacitor changes due to the switching, which also changes the dynamic focus output voltage.

【0009】[0009]

【発明が解決しようとする課題】上記の如く、図3の従
来技術では、回路部品によるダイナミックフォーカス出
力電圧のばらつきが大きく、製造工程での調整を必要と
し、また図4の従来技術では、S字補正コンデンサの容
量を切り替えた場合、ダイナミックフォーカス出力電圧
も変化してしまうという問題があった。
As described above, in the prior art of FIG. 3, there is a large variation in the dynamic focus output voltage due to the circuit components, which requires adjustment in the manufacturing process. In the prior art of FIG. When the capacity of the character correction capacitor is switched, there is a problem that the dynamic focus output voltage also changes.

【0010】そこで、本発明は、上記の問題に鑑み、回
路部品によるダイナミックフォーカス出力電圧のばらつ
きを少なくし、S字補正コンデンサの容量を切り替えて
もダイナミックフォーカス出力電圧が変動しないように
することができるダイナミックフォーカス回路を提供す
ることを目的とするものである。
In view of the above problems, the present invention reduces the variation in the dynamic focus output voltage due to the circuit components so that the dynamic focus output voltage does not fluctuate even when the capacitance of the S-shaped correction capacitor is switched. An object of the present invention is to provide a dynamic focus circuit that can be used.

【0011】[0011]

【課題を解決するための手段】請求項1記載の発明によ
るダイナミックフォーカス回路は、水平S字補正コンデ
ンサに対して第2のS字補正コンデンサを並列接続する
か否かを切り替えるスイッチ手段と、前記水平S字補正
コンデンサの両端に発生する水平周期のパラボラ電圧を
昇圧するトランスと、前記スイッチ手段の切替えに応じ
て前記水平S字補正コンデンサの両端電圧を分圧する分
圧比を変えるものであって、前記トランスの一次巻線に
直列に接続し、前記第2のS字補正コンデンサの容量に
対して相対的に非常に小さい容量を有する2つのコンデ
ンサから成り、前記スイッチ手段の切替えに応じて前記
2つのコンデンサの接続状態が切り替えられるコンデン
サ回路とを具備したことを特徴とする。
According to a first aspect of the present invention, there is provided a dynamic focus circuit which includes a switch means for switching whether or not a second S-shaped correction capacitor is connected in parallel to a horizontal S-shaped correction capacitor, and A transformer for boosting a parabolic voltage of a horizontal cycle generated across the horizontal S-shaped correction capacitor, and a voltage division ratio for dividing the voltage across the horizontal S-shaped correction capacitor according to switching of the switch means. It is composed of two capacitors which are connected in series to the primary winding of the transformer and have a very small capacitance relative to the capacitance of the second S-shaped correction capacitor. And a capacitor circuit capable of switching the connection state of two capacitors.

【0012】上記の説明で、スイッチ手段は、容量切替
え信号にてオンオフする電界効果トランジスタ(FE
T)或いはバイポーラトランジスタなどのスイッチング
素子で構成される。また、コンデンサ回路は、2つのコ
ンデンサを並列的に接続する回路或いは2つのコンデン
サを直列的に接続する回路で構成される。
In the above description, the switch means is a field effect transistor (FE) which is turned on / off by the capacitance switching signal.
T) or a switching element such as a bipolar transistor. Further, the capacitor circuit is configured by a circuit that connects two capacitors in parallel or a circuit that connects two capacitors in series.

【0013】請求項2記載の発明は、請求項1記載のダ
イナミックフォーカス回路において、前記コンデンサ回
路を構成する2つのコンデンサは、前記スイッチ手段が
オンした時には前記2つのコンデンサが互いに並列接続
されその並列回路が前記トランスの一次巻線に直列に接
続し、前記スイッチ手段がオフした時には前記2つのコ
ンデンサの一方のコンデンサが前記トランスの一次巻線
に直列に接続することを特徴とする。
According to a second aspect of the present invention, in the dynamic focus circuit according to the first aspect, the two capacitors forming the capacitor circuit are connected in parallel with each other when the switch means is turned on. A circuit is connected in series to the primary winding of the transformer, and when the switch means is turned off, one of the two capacitors is connected in series to the primary winding of the transformer.

【0014】請求項3記載の発明は、請求項1記載のダ
イナミックフォーカス回路において、前記コンデンサ回
路を構成する2つのコンデンサは、前記スイッチ手段が
オンした時には前記2つのコンデンサの一方のコンデン
サが前記トランスの一次巻線に直列に接続し、前記スイ
ッチ手段がオフした時には前記2つのコンデンサが直列
接続されその直列回路が前記トランスの一次巻線に直列
に接続することを特徴とする。
According to a third aspect of the present invention, in the dynamic focus circuit according to the first aspect, when the switch means is turned on, one of the two capacitors constituting the capacitor circuit is the transformer. Is connected in series to the primary winding of the transformer, and the two capacitors are connected in series when the switch means is turned off, and the series circuit is connected in series to the primary winding of the transformer.

【0015】請求項1記載の発明においては、水平S字
補正コンデンサが切り替わった時もフォーカス電極に加
えられるダイナミックフォーカス出力電圧(即ち水平周
期のパラボラ電圧)が変化しないようにするために、水
平S字補正コンデンサの容量切替えを行う前記スイッチ
手段の切替えに応じて前記水平S字補正コンデンサの両
端電圧を分圧する分圧比も切り替えるようにする。そし
て、その分圧比切替え手段として、前記第2のS字補正
コンデンサの容量に対して相対的に非常に小さい容量を
有する2つのコンデンサを用い、該2つのコンデンサの
回路を前記トランスの一次巻線に直列に接続する構成と
し、前記スイッチ手段の切替えに応じて前記2つのコン
デンサの接続状態を切り替えるようにする。このように
することで、水平S字補正コンデンサの容量切替え用ス
イッチ手段だけで、水平S字補正コンデンサの両端電圧
を分圧する分圧比も同時に切り替えることが可能とな
る。即ち、1つのスイッチ手段と、第2のS字補正コン
デンサの容量に対して相対的に非常に小さい容量の2つ
のコンデンサを用いるだけで、水平S字補正コンデンサ
の切替えによってダイナミックフォーカス出力電圧が変
動しないように設定することが可能となる。
According to the first aspect of the invention, in order to prevent the dynamic focus output voltage (that is, the parabolic voltage of the horizontal period) applied to the focus electrode from changing even when the horizontal S-shaped correction capacitor is switched, the horizontal S The voltage dividing ratio for dividing the voltage across the horizontal S-shaped correction capacitor is also switched in accordance with the switching of the switch means for switching the capacity of the S-shaped correction capacitor. Then, as the voltage division ratio switching means, two capacitors having a capacity relatively smaller than the capacity of the second S-shaped correction capacitor are used, and the circuit of the two capacitors is used as the primary winding of the transformer. Is connected in series with the switching means, and the connection state of the two capacitors is switched according to the switching of the switching means. By doing so, it is possible to simultaneously switch the voltage division ratio for dividing the voltage across the horizontal S-shaped correction capacitor by using only the capacity switching switch means of the horizontal S-shaped correction capacitor. That is, the dynamic focus output voltage fluctuates by switching the horizontal S-shaped correction capacitor only by using one switch means and two capacitors having a very small capacity relative to the capacity of the second S-shaped correction capacitor. It is possible to set not to.

【0016】請求項2記載の発明は、第2のS字補正コ
ンデンサの容量に対して相対的に非常に小さい容量の2
つのコンデンサを並列的に用いて分圧比切替えを行う場
合の構成を示している。
According to a second aspect of the invention, the capacitance of the second S-shaped correction capacitor is very small relative to the capacitance of the second S-shaped correction capacitor.
It shows a configuration in which two capacitors are used in parallel to switch the voltage division ratio.

【0017】請求項3記載の発明は、第2のS字補正コ
ンデンサの容量に対して相対的に非常に小さい容量の2
つのコンデンサを直列的に用いて分圧比切替えを行う場
合の構成を示している。
According to a third aspect of the present invention, the capacity of the second S-shaped correction capacitor is very small relative to the capacity of the second S-shaped correction capacitor.
It shows a configuration in which two capacitors are used in series to switch the voltage division ratio.

【0018】[0018]

【発明の実施の形態】発明の実施の形態について図面を
参照して説明する。図1は本発明の一実施の形態のダイ
ナミックフォーカス回路を示す回路図である。図4と同
じ部分には同一符号を付して説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram showing a dynamic focus circuit according to an embodiment of the present invention. The same parts as those in FIG.

【0019】図1において、水平周期のドライブパルス
が供給される水平出力トランジスタQ1 のコレクタ・エ
ミッタ間には、このトランジスタQ1 に対して並列にダ
ンパーダイオードD1 ,共振コンデンサC0 ,水平偏向
コイルLH 及びS字補正コンデンサCS1の直列回路が接
続されており、水平出力トランジスタQ1 のコレクタに
は、直流電源+Bから電源電圧がフライバックトランス
T0 の一次巻線T01(又はチョークコイル)を通して供
給されている。以上によって水平出力回路が構成されて
いる。
In FIG. 1, a damper diode D1, a resonance capacitor C0, horizontal deflection coils LH and S are arranged in parallel with the transistor Q1 between the collector and emitter of the horizontal output transistor Q1 to which a horizontal drive pulse is supplied. A series circuit of the letter correction capacitor CS1 is connected, and the collector of the horizontal output transistor Q1 is supplied with the power supply voltage from the DC power supply + B through the primary winding T01 (or choke coil) of the flyback transformer T0. The horizontal output circuit is configured as described above.

【0020】さらに、S字補正コンデンサCS1には、第
2のS字補正コンデンサCS2とスイッチ手段としてのF
ETQ2 との直列回路が並列に接続する構成としてあ
り、FETQ2 のオン,オフによってS字補正コンデン
サCS1に対し第2のS字補正コンデンサCS2を並列接続
するか否かをオン,オフできるようにしている。FET
Q2 のゲートには、水平周波数の切替えに伴う容量切替
え信号が入力されるようになっている。この容量切替え
は、マルチスキャンディスプレイのように複数種類(こ
こでは2種類)の水平周波数に対応可能とするためであ
る。即ち、水平周波数が変わっても水平リニアリティを
一定とすべく、水平周波数切替えに応じて容量値を切り
替えるようにするものである。
Further, the S-shaped correction capacitor CS1 has a second S-shaped correction capacitor CS2 and an F-shaped switch means.
A series circuit with ETQ2 is connected in parallel, and by turning on / off the FET Q2, it is possible to turn on / off whether or not the second S-shaped correction capacitor CS2 is connected in parallel to the S-shaped correction capacitor CS1. There is. FET
The gate of Q2 is adapted to receive a capacitance switching signal associated with horizontal frequency switching. This capacity switching is made possible for a plurality of types (two types here) of horizontal frequencies as in a multi-scan display. That is, the capacitance value is switched according to the horizontal frequency switching so that the horizontal linearity is constant even if the horizontal frequency changes.

【0021】さらに、S字補正コンデンサの容量値を切
り替えても、ダイナミックフォーカス出力電圧が変動し
ないようにするために結合容量を切り替える構成として
いる。水平偏向コイルLH とS字補正コンデンサCS1と
第2のS字補正コンデンサCS2の接続点を、昇圧トラン
スT1 の一次巻線T11及びその分布容量C1 による並列
回路と抵抗R1 を介して結合コンデンサC4 と結合コン
デンサC5 の並列接続点に接続し、結合コンデンサC4
の他端をFETQ2 のドレインに接続し、結合コンデン
サC5 の他端をFETQ2 のソースと共に基準電位点に
接続している。コンデンサC4 ,C5 は、前記第2のS
字補正コンデンサCS2の容量に対して相対的に非常に小
さい容量を有するものである。即ち、水平偏向コイルL
H とS字補正コンデンサCS1と第2のS字補正コンデン
サCS2の接続点に得られる水平周期のパラボラ電圧を、
コンデンサC1 と,コンデンサC4 及びC5 の並列回路
との分圧回路で分割するか、或いはコンデンサC1 と,
コンデンサC5 との分圧回路にて分割するかを、FET
Q2 のオン,オフによって切り替える構成としている。
Further, the coupling capacitance is switched so that the dynamic focus output voltage does not fluctuate even when the capacitance value of the S-shaped correction capacitor is switched. The connection point of the horizontal deflection coil LH, the S-shaped correction capacitor CS1 and the second S-shaped correction capacitor CS2 is connected to the primary winding T11 of the step-up transformer T1 and the parallel circuit of the distributed capacitance C1 and the coupling capacitor C4 via the resistor R1. Connect to the parallel connection point of coupling capacitor C5, and
Is connected to the drain of the FET Q2, and the other end of the coupling capacitor C5 is connected to the reference potential point together with the source of the FET Q2. The capacitors C4 and C5 are connected to the second S
It has a very small capacity relative to the capacity of the character correction capacitor CS2. That is, the horizontal deflection coil L
The horizontal period parabolic voltage obtained at the connection point between H, the S-shaped correction capacitor CS1 and the second S-shaped correction capacitor CS2 is
It is divided by a voltage dividing circuit of the capacitor C1 and the parallel circuit of the capacitors C4 and C5, or the capacitor C1 and
Whether it is divided by the voltage dividing circuit with the capacitor C5
Q2 is switched on and off.

【0022】そして、水平偏向コイルLH とS字補正コ
ンデンサCS1と第2のS字補正コンデンサCS2の接続点
に得られる水平周期のパラボラ電圧は昇圧トランスT1
の一次巻線T11に入力し、トランスT1 にて昇圧し、二
次巻線T12から結合コンデンサC2 を通し、水平ダイナ
ミックフォーカス電圧として、図示しないCRTのフォ
ーカス電極に供給する。フォーカス電極には、図4の場
合と同様に図示しない直流フォーカス電圧発生回路から
の直流フォーカス電圧が印加されるようになっている。
さらに、フォーカス電極には、図示しない垂直ダイナミ
ックフォーカス回路から垂直周期のパラボラ電圧が供給
されるようになっている。
The horizontal period parabolic voltage obtained at the connection point of the horizontal deflection coil LH, the S-shaped correction capacitor CS1 and the second S-shaped correction capacitor CS2 is the step-up transformer T1.
The voltage is input to the primary winding T11, boosted by the transformer T1, passed through the coupling capacitor C2 from the secondary winding T12, and supplied as a horizontal dynamic focus voltage to the focus electrode of a CRT (not shown). A DC focus voltage from a DC focus voltage generating circuit (not shown) is applied to the focus electrode as in the case of FIG.
Further, a parabola voltage having a vertical cycle is supplied to the focus electrode from a vertical dynamic focus circuit (not shown).

【0023】次に、図1の回路の動作を説明する。通常
時は、FETQ2 はオフで、S字補正コンデンサはCS1
のみであり、FETQ2 がオン状態になると、S字補正
コンデンサCS1と第2のS字補正コンデンサCS2とは並
列状態となる。
Next, the operation of the circuit shown in FIG. 1 will be described. Normally, FETQ2 is off and the S-shaped correction capacitor is CS1.
When the FET Q2 is turned on, the S-shaped correction capacitor CS1 and the second S-shaped correction capacitor CS2 are in parallel.

【0024】通常時(Q2 オフ時)、S字補正コンデン
サCS1の両端に発生する水平周期のパラボラ電圧をECS
1 とする。また、Q2 オン状態でのS字補正コンデンサ
CS1の両端電圧をECS2 とすると、ECS2 は次式で求め
られる。ただし、S字補正コンデンサCS2,結合コンデ
ンサC4 ,C5 の容量値をそれぞれ、CS2,C4 ,C5
とすると、CS2 >> C4 ,C5 の関係にあるものとす
る。
At normal time (when Q2 is off), the parabolic voltage of the horizontal period generated across the S-shaped correction capacitor CS1 is ECS.
Set to 1. Further, when the voltage across the S-shaped correction capacitor CS1 in the Q2 on state is ECS2, ECS2 is obtained by the following equation. However, the capacitance values of the S-shaped correction capacitor CS2 and the coupling capacitors C4 and C5 are set to CS2, C4 and C5, respectively.
Then, it is assumed that there is a relationship of CS2 >> C4, C5.

【0025】[0025]

【式1】 次に、昇圧トランスT1 の一次巻線間の電圧(C1 の両
端電圧)について考える。Q2 がオフの時のC1 両端電
圧EC1は次式で与えられる。Q2 がオフの時は、第2の
S字補正コンデンサCS2の容量に対して結合コンデンサ
C4 の容量が非常に小さいので、CS2の一端はオープン
状態と同じであり、
(Equation 1) Next, the voltage across the primary winding of the step-up transformer T1 (voltage across C1) will be considered. The voltage EC1 across C1 when Q2 is off is given by the following equation. When Q2 is off, the capacitance of the coupling capacitor C4 is much smaller than the capacitance of the second S-shaped correction capacitor CS2, so one end of CS2 is the same as the open state,

【0026】[0026]

【式2】 Q2 がオンの時のC1 両端電圧EC1′は次式で与えら
れ、(1) 式を代入すると、
(Equation 2) The voltage EC1 'across C1 when Q2 is on is given by the following equation. Substituting equation (1),

【0027】[0027]

【式3】 (2) ,(3) 式よりEC1=EC1′を満たすようにC4 ,C
5 を選択することにより、S字補正コンデンサの容量が
切り替えられても、ダイナミックフォーカス出力電圧が
変化しないように設定することが可能となる。
(Equation 3) From equations (2) and (3), C4 and C are set so that Ec1 = Ec1 'is satisfied.
By selecting 5, it is possible to set so that the dynamic focus output voltage does not change even if the capacity of the S-shaped correction capacitor is switched.

【0028】図2は本発明の他の実施の形態のダイナミ
ックフォーカス回路を示す回路図である。図1と同じ部
分には同一符号を付して説明する。
FIG. 2 is a circuit diagram showing a dynamic focus circuit according to another embodiment of the present invention. The same parts as those in FIG.

【0029】図2においては、S字補正コンデンサの容
量値を切り替えても、ダイナミックフォーカス出力電圧
が変動しないようにするために結合容量を切り替えるた
めの構成が、図1とは異なっている。即ち、水平偏向コ
イルLH とS字補正コンデンサCS1と第2のS字補正コ
ンデンサCS2の接続点を、昇圧トランスT1 の一次巻線
T11及びその分布容量C1 による並列回路と抵抗R1 を
介して結合コンデンサC4 と結合コンデンサC5 の直列
回路に接続し、結合コンデンサC4 と結合コンデンサC
5 とのの直列接続点をFETQ2 のドレインに接続し、
結合コンデンサC5 の一端をFETQ2 のソースと共に
基準電位点に接続している。即ち、水平偏向コイルLH
とS字補正コンデンサCS1と第2のS字補正コンデンサ
CS2の接続点に得られる水平周期のパラボラ電圧を、コ
ンデンサC1 と,コンデンサC4との分圧回路で分割す
るか、或いはコンデンサC1 と,コンデンサC4 及びコ
ンデンサC5 の直列回路との分圧回路にて分割するか
を、FETQ2 のオン,オフによって切り替える構成と
している。その他の構成は、図1と同様である。
2 differs from FIG. 1 in the configuration for switching the coupling capacitance so that the dynamic focus output voltage does not fluctuate even when the capacitance value of the S-shaped correction capacitor is switched. That is, the connection point of the horizontal deflection coil LH, the S-shaped correction capacitor CS1 and the second S-shaped correction capacitor CS2 is coupled to the primary winding T11 of the step-up transformer T1 and the parallel circuit formed by the distributed capacitance C1 and the resistor R1. Connected to the series circuit of C4 and coupling capacitor C5, coupling capacitor C4 and coupling capacitor C5
Connect the series connection point with 5 to the drain of FET Q2,
One end of the coupling capacitor C5 is connected to the reference potential point together with the source of the FET Q2. That is, the horizontal deflection coil LH
The parabolic voltage of the horizontal period obtained at the connection point between the S-shaped correction capacitor CS1 and the second S-shaped correction capacitor CS2 is divided by the voltage dividing circuit of the capacitors C1 and C4, or the capacitors C1 and C4 are connected. Whether the voltage is divided by the voltage dividing circuit of the series circuit of C4 and capacitor C5 is switched by turning on / off the FET Q2. Other configurations are the same as those in FIG.

【0030】次に、図2の回路の動作を説明する。通常
時は、FETQ2 はオフで、S字補正コンデンサはCS1
のみであり、FETQ2 がオン状態になると、S字補正
コンデンサCS1と第2のS字補正コンデンサCS2とは並
列状態となる。
Next, the operation of the circuit shown in FIG. 2 will be described. Normally, FETQ2 is off and the S-shaped correction capacitor is CS1.
When the FET Q2 is turned on, the S-shaped correction capacitor CS1 and the second S-shaped correction capacitor CS2 are in parallel.

【0031】通常時(Q2 オフ時)、S字補正コンデン
サCS1の両端に発生する水平周期のパラボラ電圧をECS
1 とする。また、Q2 オン状態でのS字補正コンデンサ
CS1の両端電圧をECS2 とすると、ECS2 は図1の場合
と同様、前述の(1) 式で求められる。ただし、S字補正
コンデンサCS2,結合コンデンサC4 ,C5 の容量値を
それぞれ、CS2,C4 ,C5 とすると、CS2 >> C4 ,
C5 の関係にあるものとする。
At normal time (when Q2 is off), the parabolic voltage of the horizontal period generated across the S-shaped correction capacitor CS1 is ECS.
Set to 1. Further, when the voltage across the S-shaped correction capacitor CS1 in the Q2 on state is ECS2, ECS2 is obtained by the above-mentioned equation (1) as in the case of FIG. However, if the capacitance values of the S-shaped correction capacitor CS2 and the coupling capacitors C4 and C5 are CS2, C4 and C5 respectively, then CS2 >> C4,
Assume that it has a relationship of C5.

【0032】次に、昇圧トランスT1 の一次巻線間の電
圧(C1 の両端電圧)について考える。Q2 がオフの時
のC1 両端電圧EC1は次式で与えられる。Q2 がオフの
時は、第2のS字補正コンデンサCS2の容量に対して結
合コンデンサC5 の容量が非常に小さいので、CS2の一
端はオープン状態と同じであり、
Next, the voltage between the primary windings of the step-up transformer T1 (voltage across C1) will be considered. The voltage EC1 across C1 when Q2 is off is given by the following equation. When Q2 is off, the capacitance of the coupling capacitor C5 is much smaller than the capacitance of the second S-shaped correction capacitor CS2, so one end of CS2 is the same as in the open state.

【0033】[0033]

【式4】 Q2 がオンの時のC1 両端電圧EC1′は次式で与えら
れ、(1) 式を代入すると、
(Equation 4) The voltage EC1 'across C1 when Q2 is on is given by the following equation. Substituting equation (1),

【0034】[0034]

【式5】 (4) ,(5) 式よりEC1=EC1′を満たすようにC4 ,C
5 を選択することにより、S字補正コンデンサの容量が
切り替えられても、ダイナミックフォーカス出力電圧が
変化しないように設定することが可能となる。
(Equation 5) From equations (4) and (5), C4 and C are set so that EC1 = EC1 'is satisfied.
By selecting 5, it is possible to set so that the dynamic focus output voltage does not change even if the capacity of the S-shaped correction capacitor is switched.

【0035】以上述べた実施の形態によれば、1つのス
イッチ用FETQ2 と、S字補正コンデンサCS1に対し
て相対的に非常に小さい容量の2つのコンデンサC4 ,
C5とを用いるだけで、S字補正コンデンサCS1を切り
替えてもダイナミックフォーカス出力電圧が変動しない
ように設定することが可能となる。従って、少ない部品
点数で目的を達成することができる。
According to the embodiment described above, one switching FET Q2 and two capacitors C4 having a very small capacity relative to the S-shaped correction capacitor CS1.
Only by using C5, it is possible to set so that the dynamic focus output voltage does not change even if the S-shaped correction capacitor CS1 is switched. Therefore, the object can be achieved with a small number of parts.

【0036】[0036]

【発明の効果】以上述べたように本発明によれば、S字
補正コンデンサの両端電圧を用いることによってダイナ
ミックフォーカス出力電圧のばらつきを少なくし、また
S字補正コンデンサの容量を切り替えると同時に結合容
量も切り替えることによって、ダイナミックフォーカス
出力電圧の変動をなくすように設定することが可能とな
る。簡単な構成て実現できる利点を有している。
As described above, according to the present invention, the variation of the dynamic focus output voltage is reduced by using the voltage across the S-shaped correction capacitor, and the capacitance of the S-shaped correction capacitor is switched and at the same time the coupling capacitance is changed. By also switching, it becomes possible to set so as to eliminate the fluctuation of the dynamic focus output voltage. It has the advantage that it can be realized with a simple configuration.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施の形態のダイナミックフォーカ
ス回路を示す回路図。
FIG. 1 is a circuit diagram showing a dynamic focus circuit according to an embodiment of the present invention.

【図2】本発明の他の実施の形態のダイナミックフォー
カス回路を示す回路図。
FIG. 2 is a circuit diagram showing a dynamic focus circuit according to another embodiment of the present invention.

【図3】従来例のダイナミックフォーカス回路を示す回
路図。
FIG. 3 is a circuit diagram showing a conventional dynamic focus circuit.

【図4】他の従来例のダイナミックフォーカス回路を示
す回路図。
FIG. 4 is a circuit diagram showing another conventional dynamic focus circuit.

【符号の説明】[Explanation of symbols]

Q1 …水平出力トランジスタ LH …水平偏向コイル CS1…水平S字補正コンデンサ CS2…第2のS字補正コンデンサ C4 ,C5 …コンデンサ(ただし、CS2 >> C4 ,C5
) T1 …昇圧トランス C1 …トランス分布容量 Q2 …水平S字補正コンデンサ容量切替え用FET
Q1 ... Horizontal output transistor LH ... Horizontal deflection coil CS1 ... Horizontal S-shaped correction capacitor CS2 ... Second S-shaped correction capacitor C4, C5 ... Capacitor (however, CS2 >> C4, C5
) T1 ... Step-up transformer C1 ... Transformer distributed capacitance Q2 ... Horizontal S-shaped correction capacitor capacitance switching FET

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成8年4月22日[Submission date] April 22, 1996

【手続補正1】[Procedure amendment 1]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】全図[Correction target item name] All figures

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図1】 FIG.

【図2】 [Fig. 2]

【図3】 [Figure 3]

【図4】 FIG. 4

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】水平S字補正コンデンサに対して第2のS
字補正コンデンサを並列接続するか否かを切り替えるス
イッチ手段と、 前記水平S字補正コンデンサの両端に発生する水平周期
のパラボラ電圧を昇圧するトランスと、 前記スイッチ手段の切替えに応じて前記水平S字補正コ
ンデンサの両端電圧を分圧する分圧比を変えるものであ
って、前記トランスの一次巻線に直列に接続し、前記第
2のS字補正コンデンサの容量に対して相対的に非常に
小さい容量を有する2つのコンデンサから成り、前記ス
イッチ手段の切替えに応じて前記2つのコンデンサの接
続状態が切り替えられるコンデンサ回路とを具備したこ
とを特徴とするダイナミックフォーカス回路。
1. A second S for a horizontal S-shaped correction capacitor.
Switch means for switching whether or not the S-shaped correction capacitors are connected in parallel, a transformer for boosting a horizontal period parabolic voltage generated at both ends of the horizontal S-shaped correction capacitor, and the horizontal S-shaped according to the switching of the switch means. A voltage dividing ratio for dividing the voltage across the correction capacitor is changed, which is connected in series to the primary winding of the transformer and has a capacitance very small relative to the capacitance of the second S-shaped correction capacitor. A dynamic focus circuit, comprising: a two-capacitor having a capacitor circuit, wherein a connection state of the two capacitors is switched according to switching of the switch means.
【請求項2】前記コンデンサ回路を構成する2つのコン
デンサは、前記スイッチ手段がオンした時には前記2つ
のコンデンサが互いに並列接続されその並列回路が前記
トランスの一次巻線に直列に接続し、前記スイッチ手段
がオフした時には前記2つのコンデンサの一方のコンデ
ンサが前記トランスの一次巻線に直列に接続することを
特徴とする請求項1記載のダイナミックフォーカス回
路。
2. The two capacitors forming the capacitor circuit are connected in parallel to each other when the switch means is turned on, and the parallel circuit is connected in series to the primary winding of the transformer, 2. The dynamic focus circuit according to claim 1, wherein when the means is turned off, one of the two capacitors is connected in series to the primary winding of the transformer.
【請求項3】前記コンデンサ回路を構成する2つのコン
デンサは、前記スイッチ手段がオンした時には前記2つ
のコンデンサの一方のコンデンサが前記トランスの一次
巻線に直列に接続し、前記スイッチ手段がオフした時に
は前記2つのコンデンサが直列接続されその直列回路が
前記トランスの一次巻線に直列に接続することを特徴と
する請求項1記載のダイナミックフォーカス回路。
3. The two capacitors forming the capacitor circuit are such that, when the switch means is turned on, one of the two capacitors is connected in series to the primary winding of the transformer, and the switch means is turned off. The dynamic focus circuit according to claim 1, wherein the two capacitors are sometimes connected in series, and the series circuit is connected in series to the primary winding of the transformer.
JP9267896A 1996-04-15 1996-04-15 Dynamic focus circuit Pending JPH09284590A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9267896A JPH09284590A (en) 1996-04-15 1996-04-15 Dynamic focus circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9267896A JPH09284590A (en) 1996-04-15 1996-04-15 Dynamic focus circuit

Publications (1)

Publication Number Publication Date
JPH09284590A true JPH09284590A (en) 1997-10-31

Family

ID=14061151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9267896A Pending JPH09284590A (en) 1996-04-15 1996-04-15 Dynamic focus circuit

Country Status (1)

Country Link
JP (1) JPH09284590A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981952A (en) * 1996-11-21 1999-11-09 Victor Company Of Japan, Ltd. Dynamic focusing apparatus for cathode-ray tube device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981952A (en) * 1996-11-21 1999-11-09 Victor Company Of Japan, Ltd. Dynamic focusing apparatus for cathode-ray tube device

Similar Documents

Publication Publication Date Title
US4242714A (en) Current control circuit
JPH0228947B2 (en)
US4516058A (en) Linearity corrected horizontal deflection circuit
US4464612A (en) Circuit arrangement for a picture display device for generating a sawtooth-shaped line deflection current
US5420483A (en) Television deflection distortion correcting circuit
JPH09284590A (en) Dynamic focus circuit
US5043638A (en) Dynamic focus adjusting voltage generating circuit
US4634940A (en) Sine wave deflection circuit for bidirectional scanning of a cathode ray tube
US4460851A (en) Combined dynamic focus circuit flyback capacitor
US5285133A (en) Deflection current generating circuits
US6690124B2 (en) Dynamic focus amplifier output with step-up autotransformer
JPH0583578A (en) Deflected current generating circuit
KR20010080642A (en) Dynamic s-correction
JP2773323B2 (en) Dynamic focus voltage generation circuit
JPS5846599Y2 (en) horizontal deflection circuit
JPH0591360A (en) Deflection current generating circuit
KR0121383Y1 (en) Horizontal dynamics focusing circuit
GB2098424A (en) Horizontal driver and linearity circuit
JPH1032728A (en) Dynamic focus correcting circuit
JPH04117772A (en) Dynamic focus circuit
JPS596031Y2 (en) horizontal deflection circuit
JPH0535647Y2 (en)
JP2000165698A (en) Video imaging device
EP0114430B1 (en) Picture display device comprising a power supply circuit and a line deflection circuit
JPS6030471B2 (en) television receiver