JPH09284138A - Ｃｏｄｅｃ装置及びｃｏｄｅｃシステム - Google Patents

Abstract

(57)【要約】 【課題】 入出力のピン数を削減したＣＯＤＥＣ装置を
提供することを目的とする。 【解決手段】 符号化手段４は、ディジタルデータを符
号化する。復号化手段５は、符号データを復号化する。
ディジタル／復号データ入出力手段２００は、ディジタ
ルデータの入力と復号データの出力の制御を行う。符号
化データ入出力手段３００は、符号データの入力、出力
の制御を行う。内部レジスタ手段７は、内部バス１０を
通じて符号化手段４あるいは復号化手段５の制御を行
う。符号化側内部レジスタアクセス手段８は、ディジタ
ル／復号データ入出力手段２００から内部レジスタ手段
７へアクセスする。復号化側内部レジスタアクセス手段
９は、符号化データ入出力手段３００から内部レジスタ
手段７へアクセスする。調停手段６は、アクセス競合時
に調停を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＣＯＤＥＣ装置及び
ＣＯＤＥＣシステムにおいて、特にディジタルデータの
情報圧縮及び伸張を行うＣＯＤＥＣ装置及びＣＯＤＥＣ
システムに関する。

【０００２】

【従来の技術】ディジタルデータとして画像データは、
特にデータ量が膨大である。例えばＡ４用紙サイズのカ
ラー画像を３３００×４６５０画素で表現し、各画素を
赤、青、緑の３色で１色当たり８ｂｉｔで表現すると約
４６ＭＢｙｔｅのデータ量となる。このような膨大なデ
ータを半導体メモリや磁気ディスク等の記憶手段に記憶
させると多くの場所を占有してしまう。また、ある装置
から別の装置へ画像データの伝送を行うと、伝送に時間
がかかるという問題点がある。

【０００３】そこで一般には、画像データが持つ冗長性
を取り除きデータ量が少なくなるようなアルゴリズムを
用いて画像を符号化することが行われている。そして、
その符号化された符号データを記憶、伝送、復号化する
ことで画像データを再生する。このような符号化、復号
化を実現するために、符号化装置、復号化装置（以下で
は符号化装置、復号化装置をまとめてＣＯＤＥＣ装置と
呼ぶことにする）が用いられている。

【０００４】一方、画像データは符号データよりもデー
タ量が多い。このためＣＯＤＥＣ装置は、画像データを
効率よく転送するために、画像データと符号データに対
して独立した入出力ポートを用意している。すなわち画
像データは、画像データバスを介してＣＯＤＥＣ装置の
画像データ用ポートに接続される。また、符号データ
は、符号データバスを介してＣＯＤＥＣ装置の符号デー
タ用ポートに接続される。このように独立した入出力ポ
ートを用意することで、画像データと符号データが干渉
することがなく、高スループットの符号化あるいは復号
化処理が可能となる。

【０００５】さらに、画像データの符号化あるいは復号
化の際にはＣＯＤＥＣ装置にいくつかのパラメータを与
える必要がある。パラメータには、画像データの幅と高
さ、カラー画像あるいはモノクログレースケール画像の
区別、符号化・復号化アルゴリズムの区別等がある。こ
れらパラメータはＣＯＤＥＣ装置内にある内部レジスタ
に保持される。また、符号化あるいは復号化の結果とし
てＣＯＤＥＣ装置はエラー発生の有無、データ量のカウ
ント等のステータスを生成する。このステータスも、Ｃ
ＯＤＥＣ装置内の内部レジスタに保持される。

【０００６】そして、ＣＰＵは、パラメータの書き込み
やステータスの読み出しを行うことで、画像データの符
号化あるいは復号化処理を実行する。このためＣＰＵか
ら内部レジスタにアクセスする手段が必要となる。

【０００７】図１６は、従来のＣＯＤＥＣ装置の内部レ
ジスタとメモリとの接続構成を示す図である。ＣＯＤＥ
Ｃ装置１ａは画像メモリ１１０ａと画像データバス２０
ａで接続され、符号化メモリ１３０ａと符号データバス
３０ａとで接続される。また、ＣＯＤＥＣ装置１ａ内の
内部レジスタ７ａは、ＣＰＵ１２０ａと内部レジスタア
クセス用バス１０ａとで接続される。

【０００８】このような構成を持つものとして例えば川
崎製鉄株式会社のデータシートフルカラー画像圧縮伸長
ＬＳＩ ＫＬ５Ａ７１００３がある。このＬＳＩでは画
像データバス２０ａは画像データバスより入出力し、符
号データバス３０ａはホストデータバスより入出力し、
内部レジスタアクセス用バス１０ａに関しては制御用の
ＭＰバスを通じて入出力する。

【０００９】また、別の例としては、富士フィルムマイ
クロデバイス株式会社のＭＤ３６０５９Ｘがある。この
ＬＳＩは、画像データバス２０ａはピクセルデータＩ／
Ｆバスを介して入出力し、符号データバス３０ａはコー
ドデータＩ／Ｆバスを介して入出力し、内部レジスタア
クセス用バス１０ａへのアクセスはホストＩ／Ｆバスを
介して行う。

【００１０】このようにＣＯＤＥＣ装置には画像データ
バス、符号データバス、及び内部レジスタ用アクセスバ
スといった３つのバスが接続される構成をとっている。
また、上記のＣＯＤＥＣ装置を用いて符号化／復号化処
理の高速化を実現したＣＯＤＥＣシステムでは、一般に
画像データの転送にダイレクトメモリアクセス（以下、
ＤＭＡと呼ぶ。）が使用される。図１７は、画像データ
の転送にＤＭＡを使用する場合のＣＯＤＥＣシステムの
従来例である。

【００１１】この場合、符号化の時はＣＰＵ１２０ａか
ら内部レジスタアクセス用バス１０ａを通じて、内部レ
ジスタ７ａにアクセスする。そして、内部レジスタ７ａ
の符号化要求によりダイレクトメモリアクセス制御手段
（以下、ＤＭＡＣ手段と呼ぶ。）１００ａは、画像デー
タのフォーマットに合わせてアドレス２４ａを発生し、
画像メモリ１１０ａに送る。また、画像メモリ１１０ａ
は、受信したアドレス２４ａに該当する画像データ２１
ａを読み出し、ＣＯＤＥＣ装置１ａに送る。そして、画
像データ２１ａはＣＯＤＥＣ装置１ａで符号化され、符
号データ３１ａとして出力される。

【００１２】また、図では示さないが復号化の場合も同
様に、ＤＭＡＣ手段は符号データのフォーマットに合わ
せてアドレスを発生し符号メモリに送る。符号メモリは
該当するアドレスより符号データを読み出し、符号デー
タバスを介してＣＯＤＥＣ装置に送る。そして符号デー
タはＣＯＤＥＣ装置で復号化され画像データとして出力
される。

【００１３】一方、ＤＭＡＣ手段１００ａはＣＰＵ１２
０ａによってプログラムされる。そして、ＤＭＡＣ手段
１００ａによる画像データ２１ａの１回の転送は画像デ
ータ２１ａの一部の転送である。よって、ＤＭＡ転送
後、ＣＰＵ１２０ａは、ＣＯＤＥＣ装置１ａの内部レジ
スタ７ａをアクセスし、ＣＯＤＥＣ装置１ａとＤＭＡＣ
手段１００ａとを初期化（具体的にはステータスレジス
タの検査とパラメータの再設定とコマンドの再発行）
し、再度ＤＭＡ転送を行う。ＤＭＡ転送完了時にはＤＭ
ＡＣ手段１００ａからＣＰＵ１２０ａに割り込みをかけ
ることでＣＰＵ１２０ａに通知をする。この操作を繰り
返すことで、画像データ全体の転送を達成する。

【００１４】

【発明が解決しようとする課題】しかし、図１６で説明
した従来のＣＯＤＥＣ装置では、内部レジスタへのアク
セスのための第３のポートとして、８ｂｉｔ〜３２ｂｉ
ｔのデータバスの他に、読み出し、書き込み、ＷＡＩＴ
等の制御信号として内部レジスタアクセス用バスが設け
られていた。このために信号本数が増加し、ＣＯＤＥＣ
装置を集積回路を用いて実装した場合などは入出力ピン
数が増えることになる。この結果、チップサイズの増
加、あるいはピン数の多いパッケージの採用を強いら
れ、コストアップの原因となっていた。

【００１５】また、図１７で説明した従来のＣＯＤＥＣ
システムでは、ＣＰＵがＤＭＡＣ手段の設定とＣＯＤＥ
Ｃ装置の設定および検査を行い、ＤＭＡ転送完了時はＣ
ＰＵに割り込み通知が行われていた。このような操作を
繰り返すことで画像データのＤＭＡ転送が行われるた
め、ＤＭＡ転送に伴うＣＰＵの前処理と後処理を繰り返
す必要があった。よって、画像データの転送の性能低下
が原因となり、画像データの符号化／復号化処理の性能
を低下させていた。

【００１６】本発明はこのような点に鑑みてなされたも
のであり、入出力ピン数を削減することが可能なＣＯＤ
ＥＣ装置を提供することを目的とする。また、本発明の
他の目的は、集積回路のパッド数と集積回路用のパッケ
ージのピン数を削減することが可能なＣＯＤＥＣ装置を
提供することにある。

【００１７】さらに、本発明の他の目的は、符号化、復
号化の処理性能を向上させるＣＯＤＥＣシステムを提供
することにある。また、本発明の他の目的は、集積回路
のパッド数と集積回路用のパッケージのピン数を削減す
ることが可能なＣＯＤＥＣシステムを提供することにあ
る。

【００１８】

【課題を解決するための手段】本発明では上記課題を解
決するために、ディジタルデータの情報圧縮及び伸張を
行うＣＯＤＥＣ装置において、前記ディジタルデータを
符号化して符号データに圧縮する符号化手段と、前記符
号データを復号化して復号データに伸張する復号化手段
と、前記ディジタルデータの入力あるいは前記復号デー
タの出力の制御を行うディジタル／復号データ入出力手
段と、前記符号データの入力あるいは出力の制御を行う
符号データ入出力手段と、前記ディジタル／復号データ
入出力手段と前記符号データ入出力手段とを接続する内
部バスを通じて、前記符号化手段または前記復号化手段
の制御を行う内部レジスタ手段と、前記ディジタル／復
号データ入出力手段から前記内部レジスタ手段へアクセ
スする符号化側内部レジスタアクセス手段と、前記符号
データ入出力手段から前記内部レジスタ手段へアクセス
する復号化側内部レジスタアクセス手段と、前記符号化
側内部レジスタアクセス手段と前記復号化側内部レジス
タアクセス手段とが、前記内部レジスタ手段へのアクセ
ス実行時に競合した場合は、調停を行う調停手段と、を
有することを特徴とするＣＯＤＥＣ装置が提供される。

【００１９】ここで、符号化手段は、ディジタルデータ
を符号化して符号データに圧縮する。復号化手段は、符
号データを復号化して復号データに伸張する。ディジタ
ル／復号データ入出力手段は、ディジタルデータの入力
と復号データの出力の制御を行う。符号データ入出力手
段は、符号データの入力、出力の制御を行う。内部レジ
スタ手段は、内部バスを通じて、符号化手段または復号
化手段の制御を行う。符号化側内部レジスタアクセス手
段は、ディジタル／復号データ入出力手段から内部レジ
スタ手段へアクセスする。復号化側内部レジスタアクセ
ス手段は、符号データ入出力手段から内部レジスタ手段
へアクセスする。調停手段は、内部レジスタ手段へのア
クセスが競合した場合に調停を行う。

【００２０】また、ディジタルデータの情報圧縮及び伸
張を行うＣＯＤＥＣシステムにおいて、前記ディジタル
データを符号化して符号データに圧縮し、入出力処理を
行う符号化処理手段と、前記符号データを復号化して復
号データに伸張し、入出力処理を行う復号化処理手段
と、前記符号化処理手段または前記復号化処理手段の制
御を行う内部レジスタ制御手段と、前記ディジタルデー
タを格納するディジタルデータメモリと、前記符号化処
理手段または前記復号化処理手段と前記ディジタルデー
タメモリとでデータ転送を行う際に、前記ディジタルデ
ータメモリと前記内部レジスタ制御手段との制御を行う
ダイレクトメモリアクセス制御手段と、を有することを
特徴とするＣＯＤＥＣシステムが提供される。

【００２１】ここで、符号化処理手段は、ディジタルデ
ータを符号化して符号データに圧縮し、入出力処理を行
う。復号化処理手段は、符号データを復号化して復号デ
ータに伸張し、入出力処理を行う。内部レジスタ制御手
段は、符号化処理手段または前記復号化処理手段の制御
を行う。ディジタルデータメモリはディジタルデータを
格納する。ダイレクトメモリアクセス制御手段は、ディ
ジタルデータメモリと内部レジスタ制御手段との制御を
行う。

【００２２】

【発明の実施の形態】以下、本発明の実施の形態を図面
にもとづいて説明する。図１は、ＣＯＤＥＣ装置の主要
部の原理図である。ＣＯＤＥＣ装置は、符号化を行う符
号化手段４と、復号化を行う復号化手段５と、ディジタ
ルデータの入力、復号データの出力、アドレスの入力、
制御データの入出力の制御を行うディジタル／復号デー
タ入出力手段２００と、符号データの入出力、アドレス
の入力、制御データの入出力の制御を行う符号データ入
出力手段３００と、内部バス１０を通じ符号化手段４と
復号化手段５との制御を行う内部レジスタ手段７と、符
号化側から内部レジスタ手段７へアクセスする符号化側
内部レジスタアクセス手段８と、復号化側から内部レジ
スタ手段７へアクセスする復号化側内部レジスタアクセ
ス手段９と、内部レジスタ手段７へのアクセス実行時に
競合した場合は、調停を行う調停手段６と、から構成さ
れる。

【００２３】次に、本発明のＣＯＤＥＣ装置を画像デー
タを符号化／復号化する場合に適用した場合の具体的な
実施の形態について説明する。図２は、ＣＯＤＥＣ装置
のブロック図である。まず、画像データバス側の接続に
ついて説明する。

【００２４】画像データは１６ｂｉｔのデータバス２１
を通じて画像データ入出力手段２１０に接続する。ＣＯ
ＤＥＣ装置１からデータバス２１上へデータを読み出す
ためにＲＤ信号２２を用いる。データバス２１上のデー
タをＣＯＤＥＣ装置１に書き込むためにＷＴ信号２３を
用いる。

【００２５】また、２ｂｉｔのアドレス２４は、データ
バス２１のデータのＣＯＤＥＣ装置１内部の読み出し元
あるいは書き込み先を指定する。ＷＡＩＴ信号２５はＣ
ＯＤＥＣ装置１が読み出し、あるいは書き込みに直ちに
応じられない場合に画像データバス２０側のバスマスタ
（図２には示されていない）に対してＷＡＩＴすべきこ
とを通知する。

【００２６】ＤＭＡＲｅｑ信号２６は、画像データ入出
力手段２１０が符号化時には符号化すべき画像データを
入力できる状態にあることを示し、復号化時には復号化
された画像データを出力できる状態にあることを示す。
ＤＭＡＡｃｋ信号２７は、ＤＭＡＣ手段（図２には示さ
れていない）が画像データのＤＭＡ転送として画像デー
タ入出力手段２１０に対してアクセスしていることを示
す。

【００２７】さらに、画像データ入出力手段２１０は書
き込み時には、データバス２１から入力したデータを内
部バス１０と符号化手段４へ供給し、読み出し時には、
内部バス１０上の値と復号化手段５の出力をデータバス
２１に出力する。

【００２８】次に、符号データバス側の接続について説
明する。ＣＯＤＥＣ装置１からデータバス３１上へデー
タを読み出すためにＲＤ信号３２を用いる。データバス
３１上のデータをＣＯＤＥＣ装置１に書き込むためにＷ
Ｔ信号３３を用いる。

【００２９】また、２ｂｉｔのアドレス３４は、データ
バス３１のデータのＣＯＤＥＣ装置１内部の読み出し元
あるいは書き込み先を指定する。ＷＡＩＴ信号３５はＣ
ＯＤＥＣ装置１が読み出しあるいは書き込みに直ちに応
じられない時に符号データバス３０側のバスマスタ（図
２には示されていない）に対してＷＡＩＴすべきことを
通知する。ＤＭＡＲｅｑ信号３６は符号データ入出力手
段３００が、符号化時には符号データを出力できる状態
にあることを示し、復号化時には符号データを入力でき
る状態にあることを示す。ＤＭＡＡｃｋ信号３７は、Ｄ
ＭＡＣ手段がＤＭＡ転送として符号データ入出力手段３
００に対してアクセスしていることを示す。

【００３０】さらに、符号データ入出力手段３００は、
書き込み時には、データバス３１から入力したデータを
内部バス１０と復号化手段５に供給し、読み出し時に
は、内部バス１０上の値と符号化手段４の出力をデータ
バス３１に出力する。

【００３１】また、ＣＯＤＥＣ装置１にはＣＬＫ１ａが
外部から供給され、これに同期して動作する。さらに、
外部からリセット信号Ｒｅｓｅｔ１ｂも供給される。次
に、各構成手段について説明する。符号化手段４は、カ
ラー静止画符号化の国際標準化方式としてＪＰＥＧ（Ｊ
ｏｉｎｔ Ｐｈｏｔｏｇｒａｐｈｉｃ Ｅｘｐｅｒｔｓ
Ｇｒｏｕｐ）にて提案されているＢａｓｅｌｉｎｅ
Ｓｙｓｔｅｍ（基本方式）の符号化方式に従った画像デ
ータの符号化を行う。符号化手段４は、画像データが入
力可能な状態ならば画像データ入出力手段２１０にその
旨を通知し、符号データが出力可能な状態ならば符号デ
ータ入出力手段３００にその旨を通知する。

【００３２】復号化手段５は、ＪＰＥＧ Ｂａｓｅｌｉ
ｎｅ Ｓｙｓｔｅｍに従った画像符号の復号化を行う。
復号化手段５は、符号データが入力可能な状態ならば符
号データ入出力手段３００にその旨を通知し、復号化さ
れた画像データが出力可能な状態ならば画像データ入出
力手段２１０にその旨を通知する。

【００３３】次に、調停手段について説明する。調停手
段６は３つの状態を持つステートマシンで構成されてい
る。そして、画像データ入出力手段２１０と符号データ
入出力手段３００とは、それぞれ調停手段６に対して要
求信号６ａ、６ｂを与える。

【００３４】一方、調停手段６からは画像データ入出力
手段２１０と符号データ入出力手段３００とへ、それぞ
れ許可信号６ｃ、６ｄを与える。この要求信号と許可信
号によりステートマシンの状態が遷移する。図３は、調
停手段の状態遷移を示す図である。 〔Ｓｔｅｐ１〕調停手段６のステートマシンはＣＬＫ１
ａに同期して動作し、Ｒｅｓｅｔ１ｂでリセットした場
合はＳ０状態になる。 〔Ｓｔｅｐ２〕画像データ入出力手段２１０からの要求
信号６ａが１ならばステートマシンの状態はＳ１に遷移
する。 〔Ｓｔｅｐ３〕１クロックサイクルの間Ｓ１状態を維持
した後、ステートマシンの状態はＳ０に戻る。 〔Ｓｔｅｐ４〕画像データ入出力手段２１０からの要求
信号６ａが０、かつ符号データ入出力手段３００からの
要求信号６ｂが１ならば、ステートマシンはＳ２状態に
遷移する。 〔Ｓｔｅｐ５〕１クロックサイクルの間Ｓ２状態を維持
した後、ステートマシンの状態はＳ０に戻る。 〔Ｓｔｅｐ６〕Ｓ０状態の場合に画像データ入出力手段
２１０と符号データ入出力手段３００との要求信号６
ａ、６ｂがいずれも０ならば、ステートマシンはＳ０状
態を維持する。

【００３５】また、２つの許可信号６ｃ、６ｄはステー
トマシンの状態によって値が決まる。例えば、画像デー
タ入出力手段２１０に与えられる許可信号６ｃは、Ｓ１
状態のときのみ１となり他の状態のときは０となる。ま
た、符号データ入出力手段３００に与えられる許可信号
６ｄは、Ｓ２状態のときのみ１となり他の状態のときは
０となる。

【００３６】次に、内部レジスタ手段について説明す
る。図４は、内部レジスタの構成を示す図である。内部
レジスタ手段７は、内部レジスタ７０と、レジスタドラ
イブ７４、７５とから構成される。また、内部レジスタ
７０はコマンドレジスタ７１と、パラメータレジスタ７
２と、ステータスレジスタ７３と、から構成される。コ
マンドレジスタ７１、パラメータレジスタ７２、ステー
タスレジスタ７３はいずれも内部バス１０に接続され
る。

【００３７】また、３つの内部レジスタ７１、７２、７
３は、それぞれ２入力ＯＲゲート７４ａ〜７４ｃからな
るレジスタドライブ７４と、２入力ＯＲゲート７５ａ〜
７５ｃからなるレジスタドライブ７５と、によってドラ
イブされる。ＯＥ２Ａ１やＬＤ２Ａ１などの入力信号に
ついては後で説明する。

【００３８】コマンドレジスタ７１は、所定の値が書き
込まれることで符号化手段４の動作／停止、復号化手段
５の動作／停止を指示することができる。パラメータレ
ジスタ７２は、ＪＰＥＧ Ｂａｓｅｌｉｎｅ Ｓｙｓｔ
ｅｍの量子化／逆量子化の際に用いる量子化テーブルの
係数を増減させるためのスケーリングファクタ値を指定
するスケーリングファクタ指定手段７２ａと、処理すべ
き画素数を格納する画素数格納手段７２ｂと、量子化テ
ーブルとハフマン符号化の際に用いるテーブルの選択番
号を設定するテーブル設定手段７２ｃとから構成され
る。

【００３９】スケーリングファクタ指定手段７２ａは、
３ｂｉｔで、量子化テーブルの標準の値を２^N （Ｎはス
ケーリングファクタ指定部７２ａの３ｂｉｔを２の補数
表示と解釈した値）倍し、量子化（符号化時）と逆量子
化（復号時）の処理に使用する。さらに画素数格納手段
７２ｂは処理すべき画素数を格納する。

【００４０】テーブル設定手段７２ｃは、符号化手段４
と復号化手段５との内部に含まれるカラー画像の輝度成
分（ＹＣｒＣｂ色空間のＹ成分）用の量子化テーブルと
ハフマン符号テーブルと、色差成分（ＹＣｒＣｂ色空間
のＣｒ成分またはＣｂ成分）用の量子化テーブルとハフ
マン符号テーブルとで、どちらを使うかを指定する。

【００４１】ステータスレジスタ７３は、符号化手段４
または復号化手段５の処理終了を示すフラグと、符号化
手段４または復号化手段５で検出されたエラーの有無と
エラーの詳細を示すフラグとを有する。

【００４２】次に、各レジスタの内部構成について説明
する。ただし、パラメータレジスタの内部構成は、コマ
ンドレジスタの内部構成と同じなので説明は省略する。
図５は、コマンドレジスタの任意の１ｂｉｔの回路図を
示す図である。コマンドレジスタ７１は、セレクタ手段
７１ａと、ＤＦＦ（Ｄ型フリップフロップ）手段７１ｂ
と、トライステートバッファ手段７１ｃとから構成され
る。

【００４３】２入力のセレクタ手段７１ａの出力は、Ｄ
ＦＦ手段７１ｂのＤ入力に接続される。ＤＦＦ手段７１
ｂのＱ出力はセレクタ手段７１ａの一方の入力とトライ
ステートバッファ手段７１ｃの入力に接続され、さらに
ＣＯＤＥＣ装置１の内部でも使用される。セレクタ手段
７１ａのもう一方の入力は、内部バス１０に接続され
る。

【００４４】ＬＤは、セレクタ手段７１ａの入力選択と
して使われ、ＬＤ＝１のときには内部バス１０の値が、
ＬＤ＝０のときにはＤＦＦ手段７１ｂのＱ出力値がセレ
クタ手段７１ａの出力となり、ＤＦＦ手段７１ｂのＤ入
力に供給される。従って、ＤＦＦ手段７１ｂのＣＬＫ１
ａの立ち上がりエッジの際にＬＤ＝１とすることで内部
バス１０の値をＤＦＦ手段７１ｂに書き込むことができ
る。

【００４５】ＯＥは、トライステートバッファ手段７１
ｃのアウトプットイネーブル入力に接続されている。従
ってＯＥ＝１とするとＤＦＦ手段７１ｂにラッチされて
いる値を内部バス１０に出力することができる。ＯＥ＝
０ならばトライステートバッファ手段７１ｃはＯＦＦ
（高インピーダンス状態）となり、内部バス１０に影響
を与えない。Ｒｅｓｅｔ１ｂがＤＦＦ手段７１ｂのリセ
ット入力に接続されている。これにより、リセット時に
は、コマンドレジスタはリセットされる。

【００４６】次に、ステータスレジスタの内部構成につ
いて説明する。図６は、ステータスレジスタの任意の１
ｂｉｔの回路図を示す図である。２つのセレクタ手段７
３ａと７３ｂ、ＤＦＦ手段７３ｃ、トライステートバッ
ファ手段７３ｄ、ＯＲゲート７３ｅとから構成されてい
る。図６を図５と比較すると、セレクタ手段７３ａとＯ
Ｒゲート７３ｅとが追加されていることがわかる。これ
らは、ＣＯＤＥＣ装置１で発生したステータス情報をレ
ジスタにロードするために設置されている。

【００４７】内部バス１０のデータをステータスレジス
タ７３にロードしないときはＬＤ＝０となっているの
で、ステータス情報はセレクタ手段７３ａの一方の入力
よりセレクタ手段７３ａの出力に現れ、セレクタ手段７
３ｂの入力に供給される。

【００４８】ステータスをロードする時にはＣＯＤＥＣ
装置１内部でステータスロード信号が１となり、これに
よりＯＲゲート７３ｅの出力も１となる。ＯＲゲート７
３ｅの出力はセレクタ手段７３ｂの入力選択に接続され
ている。そして、ここが１となることで、セレクタ手段
７３ａの出力、すなわちＣＯＤＥＣ装置１内部のステー
タス情報がＤＦＦ手段７３ｃのＤ入力に現れる。従っ
て、ＤＦＦ手段７３ｃのクロック入力ＣＬＫ１ａの立ち
上がりエッジの時にステータスロード信号を１にし、ス
テータス情報を供給することでＣＯＤＥＣ装置１内部の
ステータス情報をステータスレジスタ７３にロードする
ことができる。

【００４９】次に、画像データから内部レジスタ手段へ
のアクセスについて説明する。内部レジスタ手段へのア
クセスは、符号化側／復号化側内部レジスタアクセス手
段８、９で行われる。ここで、符号化側内部レジスタア
クセス手段８と、復号化側内部レジスタアクセス手段９
とは、構成は同じなので符号化側内部レジスタアクセス
手段８についてのみ説明する。

【００５０】図７は、符号化側内部レジスタアクセス手
段の一部を示すブロック図である。符号化側内部レジス
タアクセス手段８からは３つの内部レジスタ手段７の為
のＬＤ信号（ＬＤ２Ａ１、ＬＤ２Ａ２、ＬＤ２Ａ３）と
ＯＥ信号（ＯＥ２Ａ１、ＯＥ２Ａ２、ＯＥ２Ａ３）とが
生成される。これら６つの信号は６個の４入力ＡＮＤゲ
ート２１２ａ〜２１２ｆで作られる。また、４入力ＡＮ
Ｄゲート２１２ａ〜２１２ｆの入力は、レジスタセレク
ト信号Ａ１、Ａ２、Ａ３と、ＷＴ信号２３と、許可信号
６ｃと、ＤＭＡＡｃｋ信号２７のｎｏｔと、ＲＤ信号２
２とからなる。

【００５１】また、アドレス２４はアドレスデコーダ２
１１に与えられ、レジスタセレクト信号Ａ１、Ａ２、Ａ
３と制御信号Ａ１２３とが生成される。図８は、アドレ
スデコーダの入出力の関係を示す真理値表である。真理
値表８ａは、アドレスと、レジスタ割り当てと、レジス
タセレクト信号Ａ１、Ａ２、Ａ３と制御信号Ａ１２３と
から構成される。アドレスデコーダ２１１は、入力され
たアドレスに対してデコード信号を作成する。例えば、
アドレスが２の場合は、レジスタセレクト信号Ａ１、Ａ
２、Ａ３がそれぞれ０、１、０、及び制御信号Ａ１２３
が１となるようなデコード信号がパラメータレジスタに
割り当てられる。

【００５２】図９にＡＮＤゲートの論理構成部を示す。
論理構成部８ｂの表は、ＡＮＤゲート２１２ａ〜２１２
ｆの論理と接続先とを示している。論理と接続先として
例えば、ＬＤ２Ａ２は、Ａ１とＷＴ（ＷＴ信号２３）と
調停手段からの許可信号６ｃと、ＤＭＡＡｃｋ信号２７
のｎｏｔとの論理積であることを示している。そして、
ＡＮＤゲート２１２ａの出力先は、ＯＲゲート７５ｂの
一方に入力される。

【００５３】また、図７では内部バス１０は２つのトラ
イステートバッファ２１３、２１４を介してデータバス
２１に接続される。トライステートバファ２１３はデー
タバス２１を入力とし、内部バス１０を出力とするトラ
イステートバッファで、（Ａ１２３＊ＷＴ信号２３＊調
停回路からの許可信号６ｃ）＝１のときに内部バス１０
をドライブし、０のときにはドライブしない。

【００５４】また、トライステートバッファ２１４は、
内部バス１０を入力とし、データバス２１を出力とする
トライステートバッファで、（Ａ１２３＊ＲＤ信号２２
＊調停回路からの許可信号６ｃ）＝１のときにデータバ
ス２１をドライブし、（Ａ１２３＊ＲＤ信号２２＊調停
回路からの許可信号６ｃ）＝０のときにはドライブしな
い、すなわち高インピーダンスとなる。

【００５５】次に、画像データバスから内部レジスタ手
段に書き込む時の動作について説明する。図１０は、画
像データバスから内部レジスタ手段に書き込む時の動作
タイミングを示す図である。ここではコマンドレジスタ
７１に書き込むものとし、さらに符号データバス３０か
らの読み出しまたは書き込み動作はないものとする。

【００５６】画像データバス２０のバスマスタは、デー
タバス２１に書き込みデータを出力し、ＲＤ信号２２＝
０、ＷＴ信号２３＝１、アドレス２４＝０１（２進数）
を出力する。このとき調停手段６はＳ０状態にあるた
め、画像データ入出力手段２１０への許可信号６ｃは０
となり、ＷＡＩＴ信号２５は１となる。

【００５７】したがって、バスマスタは次のサイクルも
データバス２１、ＲＤ信号２２、ＷＴ信号２３、アドレ
ス２４に同じ値を出力する。また、ＬＤ２Ａ１＝０かつ
ＬＤ３Ａ１＝０のため、コマンドレジスタ７１へのＬＤ
信号も０となり、レジスタへの書き込みはまだ発生しな
い。トライステートバッファ２１３もＯＦＦのままであ
る。

【００５８】次のサイクルでは調停手段６はＳ１状態と
なるので、画像データ入出力手段２１０への許可信号６
ｃは１となる。これにより、トライステートバッファ２
１３が内部バス１０をデータバス２１の値にドライブす
る。

【００５９】また、ＬＤ２Ａ１＝１となり、ＯＲゲート
７５ａ出力は１となり、コマンドレジスタのＬＤは１と
なり、サイクルの最後のＣＬＫ１ａの立ち上がり時に内
部バス１０の値すなわちコマンドレジスタへの書き込み
値がコマンドレジスタ７１に書き込まれる。さらにＷＡ
ＩＴ信号＝０となり、バスマスタはＷＡＩＴ状態から脱
出する。コマンドレジスタ７１からの読み出しも、同様
に行われるが、ＬＤ２Ａ１の代わりにＯＥ２Ａ１が１と
なり、トライステートバッファ２１３の代わりにトライ
ステートバッファ２１４がドライブ状態となる。

【００６０】次に、画像データバスと符号データバスの
アクセスが競合した場合の動作を説明する。図１１は、
アクセスが競合した場合の動作タイミングを示す図であ
る。画像データバス２０から内部レジスタ手段７にアク
セスを試みた時に既に符号データバス３０からのアクセ
スがあり、調停手段６の状態がＳ２にあるときは、ＷＡ
ＩＴ信号２５は１を出力するので、画像データバス２０
側のバスマスタはＷＡＩＴする。

【００６１】そして、次のサイクルにて調停手段６はＳ
０状態となり、その次のサイクルにて調停手段６はＳ１
状態となる。よって、画像データバス２０側の内部レジ
スタ手段７へのアクセスが行われ、さらにＷＡＩＴ信号
２５＝０となることでバスマスタのＷＡＩＴが解除され
る。

【００６２】画像データバス２０のバスマスタと符号デ
ータバス３０のバスマスタが同時に内部レジスタ手段７
へのアクセスを試みた場合は、調停手段６の状態はＳ０
からＳ１へ移行し、画像データバス２０側にアクセスが
許され、かつＷＡＩＴ信号２５＝０が出力される。そし
て、次のサイクルにおいてＳ０状態となり、ここで画像
データバス２０のさらなるアクセス要求がないならば、
その次のサイクルでＳ２状態となり、符号データバス３
０のアクセスが行われる。このように調停手段６により
２つのバスから同時に内部レジスタ手段７へのアクセス
が起きることが禁じられているため、内部バス１０上で
データがぶつかり合うことはない。

【００６３】一方、符号データバス３０側から内部レジ
スタ手段７をアクセスする場合は、符号データ入出力手
段３００を用い、上記で説明したのと全く同様に行う。
ただし、信号ＬＤ２Ａ１、ＬＤ２Ａ２、ＬＤ２Ａ３、及
びＯＥ２Ａ１、ＯＥ２Ａ２、ＯＥ２Ａ３の代わりに同様
の信号ＬＤ３Ａ１、ＬＤ３Ａ２、ＬＤ３Ａ３、及びＯＥ
３Ａ１、ＯＥ３Ａ２、ＯＥ３Ａ３を生成し、これらの接
続先は、それぞれＯＲゲート７４ａ〜７４ｃ、７５ａ〜
７５ｃのもう一方の入力となる。

【００６４】以上説明したように本発明のＣＯＤＥＣ装
置は、内部レジスタ手段へのアクセスのための専用の入
出力手段をなくした構成とした。これにより、ＣＯＤＥ
Ｃ装置を実装する集積回路のパッド数と集積回路用パッ
ケージのピン数を減らすことが可能である。よって、集
積回路のコストを下げることができ、またより少ないピ
ンのパッケージに収めることができる。

【００６５】次に、本発明のＣＯＤＥＣシステムについ
て説明する。図１２はＣＯＤＥＣシステムの原理図であ
る。ＣＯＤＥＣシステムは、ディジタルデータを符号化
して、入出力処理を行う符号化処理手段４００と、符号
データを復号化して、入出力処理を行う復号化処理手段
５００と、符号化処理手段４００または復号化処理手段
５００の制御を行う内部レジスタ制御手段７００と、デ
ィジタルデータを格納するディジタルデータメモリ１１
０と、ディジタルデータメモリ１１０と内部レジスタ制
御手段７００との制御を行うＤＭＡＣ手段１００と、か
ら構成される。

【００６６】ここで、本発明のＣＯＤＥＣシステムの符
号化処理手段４００と、復号化処理手段５００と、内部
レジスタ制御手段７００とは、上記で説明したＣＯＤＥ
Ｃ装置の内部構成を一般化したものである。よって、以
下の実施の形態では、ＣＯＤＥＣ装置１を用いてシステ
ムを構築した場合のＣＯＤＥＣシステムについて説明す
る。

【００６７】次に、本発明のＣＯＤＥＣシステムを画像
データを符号化／復号化する場合に適用した場合の第１
の実施の形態について説明する。図１３は、ＣＯＤＥＣ
システムのブロック図である。ＣＯＤＥＣシステムはＣ
ＯＤＥＣ装置１と、ＤＭＡＣ手段１００と、画像メモリ
手段と１１０ａと、ＣＰＵ１２０と、メインメモリ１３
０と、Ｉ／Ｏ手段１４０と、から構成される。ＣＰＵ１
２０とメインメモリ１３０とＩ／Ｏ手段１４０とは、シ
ステムバス１５０に接続している。また、Ｉ／Ｏ手段１
４０は、ＲＳ２３２Ｃ Ｉ／Ｆ１４１と、Ｄｉｓｋ Ｉ
／Ｆ１４２と、Ｅｔｈｅｒｎｅｔ Ｉ／Ｆ１４３とから
構成される。

【００６８】ここで、ＲＳ２３２Ｃ Ｉ／Ｆ１４１はコ
ンソールとの接続の為にあり、コンソールを用いて本シ
ステムをオペレータが操作する。Ｄｉｓｋ Ｉ／Ｆ１４
２は、Ｄｉｓｋ装置に接続され、符号データを記録する
ために用いられる。Ｅｔｈｅｒｎｅｔ Ｉ／Ｆ１４３
は、Ｅｔｈｅｒｎｅｔと接続され、画像データあるいは
符号データを、受信あるいは送信するために用いられ
る。また、システムバス１５０はアドレスバスと、デー
タバスと、制御バスとから構成される。

【００６９】次に、各構成手段の接続について説明す
る。画像メモリ手段１１０ａは２ポートメモリであっ
て、第１のポートは画像データバス２０に接続し、第２
のポートはシステムバス１５０に接続する。ＣＰＵ１２
０は第２のポートを用いて画像メモリ手段１１０ａの内
容を読み出したり書き込んだりすることができる。ＤＭ
ＡＣ手段１００は画像データバス２０に接続する。

【００７０】ＣＯＤＥＣ装置１の画像データ入出力手段
２１０側は、画像データバス２０に接続される。ＣＯＤ
ＥＣ装置１の符号データ入出力手段３００側は、符号デ
ータバスであるが、これはシステムバス１５０に接続す
る。ＣＯＤＥＣ装置１の画像データの転送はＤＭＡＣ手
段１００で行い、符号データの転送はＣＰＵ１２０の命
令によって行われる。ＣＰＵ１２０の命令による転送レ
ートはＤＭＡＣ手段１００の転送レートと比較してはる
かに低いが、ＪＰＥＧの画像データ符号化によってデー
タ量が十分に小さくなるため、ＣＰＵ１２０の命令によ
る転送でも実施例の用途には十分である。

【００７１】ＲＤ信号２２、ＷＴ信号２３、ＷＡＩＴ信
号２５、ＤＭＡＲｅｑ信号２６、それにＤＭＡＡｃｋ信
号２７はＤＭＡＣ手段１００に直接接続する。データバ
ス２１とアドレスバス２４は画像データバス２０のデー
タバス部とアドレスバス部に接続する。ＣＰＵ１２０か
らＤＭＡＣ手段１００へはＤＭＡスタート信号１２０ａ
が送られ、ＤＭＡＣ手段１００からＣＰＵ１２０へは割
り込み要求信号１００ａが送られる。

【００７２】また、ＤＭＡＣ手段１００は画像メモリ手
段１１０ａにアクセスするためのアドレスを生成し、画
像データバス２０を通じて画像メモリ手段１１０ａに送
る。また、ＤＭＡＣ手段１００はＣＯＤＥＣ装置１の内
部レジスタのアドレス（２ｂｉｔ）を生成し、画像デー
タバス２０を通じてＣＯＤＥＣ装置１に送る。

【００７３】また、ＤＭＡＣ手段１００により画像メモ
リ手段１１０ａから読み出された画像データは、画像デ
ータバス２０のデータバス２１を通じてＣＯＤＥＣ装置
１へ送られる。ＣＯＤＥＣ装置１から出力された画像デ
ータはＤＭＡＣ手段１００の制御のもとでデータバス２
１を通じて画像メモリ手段１１０ａに送られ書き込まれ
る。ＤＭＡＣ手段１００は画像メモリ手段１１０ａから
ＤＭＡＣ手段１００に対する命令語を読み出し、それに
従い動作し、さらにＤＭＡＣ手段１００のステータスを
画像メモリ手段１１０ａに書き込めるようになってい
る。

【００７４】次に、ＣＯＤＥＣ装置１の符号データの供
給について説明する。ＣＯＤＥＣ装置１の符号データバ
ス側のＤＭＡＲｅｑ信号３６をＣＰＵ１２０に対する割
り込み要求信号として使う。ＤＭＡＣ手段１００がＣＯ
ＤＥＣ装置１のコマンドレジスタ７１に復号化手段５の
スタートを指示すると復号化手段５が動きはじめ、符号
データを符号データ入出力手段３００に要求し、符号デ
ータ入出力手段３００はＤＭＡＲｅｑ信号３６＝１とす
る。これがＣＰＵ１２０に割り込み要求として通知さ
れ、ＣＰＵ１２０は割り込みを起こす。そして、割り込
み処理ルーチンにてＣＰＵ１２０はメインメモリ１３０
から符号データを読み出し、ＣＰＵ１２０はシステムバ
ス１５０を通じて、ＣＯＤＥＣ装置１に符号データを書
き込む。

【００７５】これによりＤＭＡＲｅｑ信号３６＝０とな
りＣＰＵ１２０への割り込み要求は取り下げられる。そ
の後ＣＰＵ１２０は、割り込み処理ルーチンからリター
ンし、割り込まれた時点の処理を続行する。符号データ
の供給に関するＣＰＵ１２０の処理は、割り込みルーチ
ン内で、メインメモリ１３０から符号データをロード
し、ＣＯＤＥＣ装置１にストアし、割り込みルーチンか
らリターンするというたいへん単純で短い処理となり、
ＣＰＵ１２０にとって負担とはならない。

【００７６】図１４は、画像メモリ内のＤＭＡＣのため
の命令語と、画像データエリアとの関係を示す図であ
る。まずＣＰＵ１２０が画像メモリ手段１１０ａ中の所
定のアドレス（０番地）からＤＭＡＣ手段１００への命
令語の集合を書き込む。その後、ＤＭＡＣ手段１００は
命令語１１１を読み出し、画像メモリ手段１１０ａとＣ
ＯＤＥＣ装置１との間でＤＭＡ転送処理を行う。そし
て、それが終わったら次に実行すべき命令語が入ってい
るアドレスを示すリンク１１１ｈを利用して次の命令語
１１２を読み出し、ＤＭＡ転送処理を行う。

【００７７】命令語の最初にはＤＭＡＣコマンド１１１
ａがある。これはＤＭＡＣ手段１００の動作を規定し、
データ転送（画像メモリ手段１１０ａからＣＯＤＥＣ装
置１へ、あるいは、ＣＯＤＥＣ装置１から画像メモリ手
段１１０ａへ）、ＤＭＡＣ動作停止、サブルーチンコー
ル、リターンが定義されている。ＤＭＡＣコマンド１１
１ａが「データ転送」のとき、２番目の語は画像メモリ
中の転送先アドレス１１１ｂ、３番目の語は転送すべき
バイト数１１１ｃ、４番目の語はＣＯＤＥＣ装置１のパ
ラメータレジスタ７２に書き込むべき値であるパラメー
タ１１１ｄである。

【００７８】さらに、５番目の語はＣＯＤＥＣ装置１の
コマンドレジスタ７１に書き込むべき値であるコマンド
１１１ｅである。６番目の語はマスクした値を示す１１
１ｆ、７番目の語はＤＭＡＣ手段１００のステータスを
書き込むべき画像メモリ手段１１０ａのアドレスである
ステータス書き込み先１１１ｇ、８番目の語はリンク１
１１ｈである。

【００７９】ＪＰＥＧの場合、８×８画素のブロックを
１単位として扱い、このブロックを横方向に走査し符号
化する。そこで１回のＤＭＡの単位を８×８画素のブロ
ック１列すなわち８走査線とすると便利である。そこで
１走査線当たりＷ画素、４０走査線からなる画像を復号
化するときは、５個のデータ転送用命令語と最後に１個
のＤＭＡＣ停止用命令語をＣＰＵ１２０によって画像メ
モリ手段１１０ａ中に予め書き込んでおく。ＣＰＵ１２
０は，ＤＭＡＣ手段１００へのスタート信号１２０ａを
１にし、ＤＭＡＣ手段１００にスタートを指示する。Ｄ
ＭＡＣ手段１００は画像メモリ手段１１０ａの０番地よ
り最初の命令語１１１を読み出す。

【００８０】まず、ＤＭＡＣコマンド１１１ａを読む。
ＤＭＡＣコマンド１１１ａはＣＯＤＥＣ装置１からのデ
ータ転送となっているので、転送先アドレス１１１ｂと
転送バイト数１１１ｃとを読み出し、ＤＭＡＣ手段１０
０内部のレジスタにセットする。

【００８１】次に、ＣＯＤＥＣ装置１のパラメータレジ
スタ７２に書き込むべき値を読み出しその値をデータバ
ス２１に出力し、ＲＤ信号２２を０、ＷＴ信号２３を
１、アドレス信号２４を１０（２進数）とし、ＣＯＤＥ
Ｃ装置１のパラメータレジスタ７２にパラメータ１１１
ｄを書き込む。

【００８２】次にコマンド１１１ｅを読み出し、４番目
の語と同様にＣＯＤＥＣ装置１のコマンドレジスタ７１
に書き込む。ここで書き込まれる値すなわちコマンド１
１１ｅにセットされている値は、ＣＯＤＥＣ装置１の復
号手段５をスタートさせるコマンドである。

【００８３】これによりＣＯＤＥＣ装置１が復号を始
め、ＤＭＡＣ手段１００はＤＭＡＲｅｑ信号２６が１に
なるのを待つ。ＤＭＡＲｅｑ信号２６が１になったら、
ＤＭＡＣ手段１００は画像データバスのアドレスバスに
画像メモリ手段１１０ａの書き込み先アドレスを出し、
ＣＯＤＥＣ装置１に対してはＲＤ信号２２＝１、ＷＴ信
号２３＝０、ＤＭＡＡｃｋ信号２７＝１を出力する。そ
して、復号した画像データをＣＯＤＥＣ装置１からデー
タバス２１に出力させ、画像メモリ手段１１０ａに送
る。また、ＤＭＡＣ手段１００はＣＯＤＥＣ装置１のＷ
ＡＩＴ信号２５を監視し、これが０のときに画像メモリ
手段１１０ａにデータバス２１上のデータすなわち復号
した画像データを書き込ませる。

【００８４】このデータ転送を命令語の転送バイト数１
１１ｃを達成するまで繰り返す。繰り返し終えたら、Ｄ
ＭＡＣ手段１００は、まず、マスク１１１ｆの値を読み
出しす。次いで、ＣＯＤＥＣ装置１に対して、ＲＤ信号
２２＝１、ＷＴ信号２３＝０、アドレス２４＝１１（２
進数）を出力し、ＣＯＤＥＣ手段１のステータスレジス
タ７３を読み出す。ここで読み出した値とマスク値のＡ
ＮＤをとり、その結果、復号がエラーなく終了したこと
を示していれば正常、そうでないならば異常とする。

【００８５】ＤＭＡＣ手段１００はリンク１１１ｈを読
み出し、正常／異常に関する情報をアドレスに書き込
む。次に、ＤＭＡＣ手段は命令語のリンク１１１ｈを読
み出し、リンク１１１ｈを使い２番目の命令語１１２を
読み、同様な処理を行う。命令語１１２〜１１５の処理
を終えたら、ＤＭＡＣ手段１００は命令語１１６を読
む。この命令後のＤＭＡＣコマンド（図示せず）は「Ｄ
ＭＡＣ停止」なので、ＤＭＡＣ手段１００は割り込みリ
クエスト信号を１にし、ＣＰＵ１２０に対し割り込みを
かけ、ＤＭＡＣの動作が終わったことを通知し、動作を
停止する。

【００８６】次に、ＣＯＤＥＣシステムの第２の実施の
形態について説明する。図１５は、第２の実施の形態を
示すＣＯＤＥＣシステムのブロック図である。第１の実
施の形態では、画像データバス上のデータ転送をＤＭＡ
で行ったが、第２の実施の形態では、画像データバス２
０側のデータ転送をつかさどるＤＭＡＣ手段１００のほ
かに、符号データバス３０側のデータ転送をつかさどる
別のＤＭＡＣ手段１０１が備えられている。ここで、画
像データバス側のＤＭＡの動作は第１の実施の形態で説
明したのと全く同様であるので説明を省略し、符号デー
タバス側のＤＭＡについて説明する。

【００８７】ＤＭＡＣ手段１０１は、ＣＯＤＥＣ装置１
の符号データバス側のＲＤ信号３２と、ＷＴ信号３３と
アドレス３４とを生成供給する。ＣＯＤＥＣ装置１の符
号データバス３０のデータバス３１はＤＭＡＣ手段１０
１と接続している。ＤＭＡＣ手段１０１は、ＣＯＤＥＣ
装置１のＷＡＩＴ信号３５を入力する。さらにＣＯＤＥ
Ｃ装置１からＤＭＡＣ手段１０１へＤＭＡのリクエスト
信号であるＤＭＡＲｅｑ信号３６が接続され、ＤＭＡＣ
手段１０１からＣＯＤＥＣ装置１へはＤＭＡ許可信号で
あるＤＭＡＡｃｋ信号３７が接続されている。

【００８８】さらに、ＤＭＡＣ手段１０１は、システム
バス１５０とも接続している。これによりＣＰＵ１２０
からＤＭＡＣ手段１０１の内部レジスタにアクセスする
ことが可能となり、かつＤＭＡＣ手段１０１がシステム
バス１５０を介してメインメモリ１３０にアクセスする
ことも可能となる。ＣＰＵ１２０からＤＭＡＣ手段１０
１へはＤＭＡを起動させるためのＤＭＡＣスタート信号
１２０ｂが接続されている。ＤＭＡＣ手段１０１からＣ
ＰＵ１２０へは、ＣＰＵ１２０に対する割り込み要求信
号１０１ａが接続されている。

【００８９】次に、メインメモリに格納されている符号
データをＣＯＤＥＣ装置１で復号し、画像メモリ手段に
格納する場合について説明する。まず、ＣＰＵ１２０
は、メインメモリ１３０に格納されている符号データの
開始アドレスとデータサイズとをそれぞれＤＭＡＣ手段
１０１の内部レジスタに格納する。その後ＤＭＡＣスタ
ート信号１２０ｂを１として、ＤＭＡＣ手段１０１をス
タートさせる。ＤＭＡＣ手段１０１は、システムバス１
５０を経由してメインメモリ１３０のアドレスより符号
データを順次読みだしていく。読みだされた符号データ
は一旦ＤＭＡＣ手段１０１内部に格納される。

【００９０】一方、上記処理と並行して、ＣＰＵ１２０
は画像メモリ手段１１０ａにＤＭＡＣ手段１００のため
の命令語の集合を書き込む。そして、ＤＭＡＣスタート
信号１２０ａを１としてＤＭＡＣ手段１００を起動す
る。ＤＭＡＣ手段１００はすでに第１の実施の形態で述
べたように命令語に従ってＣＯＤＥＣ装置１の内部レジ
スタをセットする。これによりＣＯＤＥＣ装置１のＤＭ
ＡＲｅｑ信号３６が１となる。

【００９１】また、ＤＭＡＣ手段１０１はＤＭＡＲｅｑ
信号３６＝１となったら、内部に格納した符号データを
データバス３１に出力し、ＤＭＡＡｃｋ信号＝１として
有効な符号データがデータバス３１上にあることをＣＯ
ＤＥＣ装置１に知らせる。そして、ＣＯＤＥＣ装置１は
符号データを読み、ＤＭＡＲｅｑ信号３６を０とする。
これによりＤＭＡＣ手段１０１はＤＭＡＡｃｋ信号３７
を０とする。このようにＣＯＤＥＣ装置１とＤＭＡＣ手
段１０１はＤＭＡＲｅｑ信号３６とＤＭＡＡｃｋ信号３
７とを用いて、ハンドシェーク制御を行うことで、符号
データを転送する。

【００９２】さらに、ＣＯＤＥＣ装置１はＤＭＡＣ手段
１０１より１ワードあるいは複数ワードの符号データを
受け取った後にそれを復号し、画像データを作る。この
画像データはＤＭＡＣ手段１００により画像データバス
２０を経て、画像メモリ手段１１０ａに書き込まれる。
画像データの転送は第１の実施の形態にて説明したので
省略する。

【００９３】また、ＤＭＡＣ手段１０１は、メインメモ
リ１３０に格納された符号データをＣＯＤＥＣ装置１に
転送するほかに、符号データに負荷されている各種ヘッ
ダの処理を行う。ヘッダにはＣＯＤＥＣ装置１における
圧縮・伸張アルゴリズムの選択を指定するものがある。
本実施例では多階調の画像成分についてはＪＰＥＧを使
い、白黒２値画像についてはランレングス圧縮アルゴリ
ズムを用いている。

【００９４】ヘッダはＪＰＥＧ符号とランレングス圧縮
とを区別する。ＤＭＡＣ手段１０１はメインメモリ１３
０から読みだした符号データ中にヘッダを発見すると、
符号データバス３０のＷＴ信号３３とアドレス３４とデ
ータバス３１とを用いてＣＯＤＥＣ装置１のパラメータ
レジスタを書き換えて復号手段を切り替える。

【００９５】そして、ＤＭＡＣ手段１０１のレジスタに
設定した量の符号データのＣＯＤＥＣ装置１への転送が
終了すると、ＤＭＡＣ手段１０１は割り込み要求信号１
０１ａを１としてＣＰＵ１２０に完了を通知する。ＣＰ
Ｕ１２０は両者からの割り込みが発生したことで処理の
完了を知る。

【００９６】以上では符号データを復号化すなわち伸張
するケースについて説明したが、画像データを符号化す
なわち圧縮するケースはデータが流れる方向が逆である
だけなので、説明は省略する。

【００９７】以上説明したように、本発明のＣＯＤＥＣ
システムは、複数の圧縮・伸張アルゴリズムを切り替え
て圧縮・伸張を行う場合においてもＤＭＡＣ手段が内部
レジスタを操作できる構成とした。これにより、ＣＰＵ
による処理を極力減らすことができ、処理速度の向上を
はかることができる。

【００９８】さらに、本発明のＣＯＤＥＣシステムは、
上記で説明したＣＯＤＥＣ装置と同様に単一の集積回路
上に実装する構成にすることが可能である。これによ
り、集積回路のパッド数と集積回路のパッケージのピン
数を削減することが可能となる。

【００９９】上記の説明では、符号化／復号化の方式と
してＪＰＥＧを採用したが、他の符号化／復号化方式を
採用してもよい。また、ＣＯＤＥＣ装置のなかに、複数
の方式の符号化手段と復号化手段を実装し、コマンドレ
ジスタにてどの符号化手段あるいは復号化手段を動作さ
せるかを選択できるようにさせてもよい。

【０１００】さらに、上記の説明では、ディジタルデー
タとして画像データとしたが、それ以外のディジタル化
されたデータ一般に適用できる。また、上記の説明で
は、調停手段は画像データバス側を優先したが、符号デ
ータバス側の優先度を高くしてもよい。また、双方のバ
スの優先度をラウンドロビン方式で入れかえるようにし
てもよい。調停手段の優先順位づけ方法は、ＣＯＤＥＣ
装置を含む処理装置の用途に応じて、それぞれ好ましい
態様があるからである。

【０１０１】

【発明の効果】以上説明したように本発明のＣＯＤＥＣ
装置は、内部レジスタ手段へのアクセスのための専用入
出力ポート手段をなくす構成とした。これによりＣＯＤ
ＥＣ装置の入出力のピン数を削減することが可能とな
る。

【０１０２】また、本発明のＣＯＤＥＣ装置を単一の集
積回路上に実装する構成とした。これにより、集積回路
のパッド数と集積回路のパッケージのピン数を削減する
ことが可能となる。

【０１０３】さらに、本発明のＣＯＤＥＣシステムは、
ＤＭＡＣ手段がＣＯＤＥＣ装置の内部レジスタを制御で
きる構成とした。これにより、ＣＯＤＥＣ装置に入出力
する画像データのＤＭＡ転送の性能を向上させ、符号化
／復号化処理の性能を向上させることが可能となる。

【０１０４】また、本発明のＣＯＤＥＣシステムは、画
像メモリと内部レジスタとを制御するＤＭＡＣ手段と、
メインメモリと内部レジスタとを制御するＤＭＡＣ手段
と、を設ける構成とした。これにより、符号化／復号化
処理の性能をさらに向上させることが可能となる。

【０１０５】さらに、本発明のＣＯＤＥＣシステムは、
単一の集積回路上に実装する構成とした。これにより、
集積回路のパッド数と集積回路のパッケージのピン数を
削減することが可能となる。

【図面の簡単な説明】

【図１】本発明のＣＯＤＥＣ装置の原理図である。

【図２】ＣＯＤＥＣ装置のブロック図である。

【図３】調停手段のステートマシンの状態遷移図であ
る。

【図４】内部レジスタ手段の構成図である。

【図５】コマンドレジスタの任意の１ｂｉｔの回路図を
示す図である。

【図６】ステータスレジスタの任意の１ｂｉｔの回路図
を示す図である。

【図７】符号化側内部レジスタアクセス手段の一部を示
す構成図である。

【図８】アドレスデコーダの入出力の関係を示す真理値
表である。

【図９】ＡＮＤゲートの論理と接続先を示す。

【図１０】画像データバスから内部レジスタ手段に書き
込む時の動作タイミングを示す図である。

【図１１】符号データバスと競合するときに、画像デー
タバス側からの内部レジスタ手段をアクセスする様子を
示すタイミング図である。

【図１２】本発明のＣＯＤＥＣシステムの原理図であ
る。

【図１３】ＣＯＤＥＣシステムのブロック図である。

【図１４】画像メモリ手段内のＤＭＡＣのための命令語
と画像データエリアとの関係を示す図である。

【図１５】ＣＯＤＥＣシステムの第２の実施の形態を示
すブロック図である。

【図１６】従来技術によるＣＯＤＥＣ装置を示す図であ
る。

【図１７】従来技術によるＣＯＤＥＣシステムを示す図
である。

【符号の説明】

４ 符号化手段 ５ 復号化手段 ６ 調停手段 ７ 内部レジスタ手段 ８ 符号化側内部レジスタアクセス手段 ９ 復号化側内部レジスタアクセス手段 １０ 内部バス ２００ ディジタル／復号データ入出力手段 ３００ 符号データ入出力手段

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ディジタルデータの情報圧縮及び伸張を
   行うＣＯＤＥＣ装置において、 前記ディジタルデータを符号化して符号データに圧縮す
   る符号化手段と、 前記符号データを復号化して復号データに伸張する復号
   化手段と、 前記ディジタルデータの入力あるいは前記復号データの
   出力の制御を行うディジタル／復号データ入出力手段
   と、 前記符号データの入力あるいは出力の制御を行う符号デ
   ータ入出力手段と、 前記ディジタル／復号データ入出力手段と前記符号デー
   タ入出力手段とを接続する内部バスを通じて、前記符号
   化手段または前記復号化手段の制御を行う内部レジスタ
   手段と、 前記ディジタル／復号データ入出力手段から前記内部レ
   ジスタ手段へアクセスする符号化側内部レジスタアクセ
   ス手段と、 前記符号データ入出力手段から前記内部レジスタ手段へ
   アクセスする復号化側内部レジスタアクセス手段と、 前記符号化側内部レジスタアクセス手段と、前記復号化
   側内部レジスタアクセス手段とが、前記内部レジスタ手
   段へのアクセス実行時に競合した場合は、調停を行う調
   停手段と、 を有することを特徴とするＣＯＤＥＣ装置。
2. 【請求項２】 前記ＣＯＤＥＣ装置は単一の集積回路上
   に実装されることを特徴とする請求項１記載のＣＯＤＥ
   Ｃ装置。
3. 【請求項３】 ディジタルデータの情報圧縮及び伸張を
   行うＣＯＤＥＣシステムにおいて、 前記ディジタルデータを符号化して符号データに圧縮
   し、入出力処理を行う符号化処理手段と、 前記符号データを復号化して復号データに伸張し、入出
   力処理を行う復号化処理手段と、 前記符号化処理手段または前記復号化処理手段の制御を
   行う内部レジスタ制御手段と、 前記ディジタルデータを格納するディジタルデータメモ
   リと、 前記符号化処理手段または前記復号化処理手段と前記デ
   ィジタルデータメモリとでデータ転送を行う際に、前記
   ディジタルデータメモリと前記内部レジスタ制御手段と
   の制御を行うダイレクトメモリアクセス制御手段と、 を有することを特徴とするＣＯＤＥＣシステム。
4. 【請求項４】 前記ダイレクトメモリアクセス制御手段
   は、前記ディジタルメモリである画像メモリ手段と前記
   内部レジスタ制御手段とを制御する第１の前記ダイレク
   トメモリアクセス制御手段と、前記ディジタルメモリで
   あるメインメモリと前記内部レジスタ制御手段とを制御
   する第２の前記ダイレクトメモリアクセス制御手段と、
   から構成されることを特徴とする請求項３記載のＣＯＤ
   ＥＣシステム。
5. 【請求項５】 前記ＣＯＤＥＣシステムは単一の集積回
   路上に実装されることを特徴とする請求項３記載のＣＯ
   ＤＥＣシステム。