JPH09283858A - Compd. semiconductor optical device manufacturing method and apparatus - Google Patents

Compd. semiconductor optical device manufacturing method and apparatus

Info

Publication number
JPH09283858A
JPH09283858A JP11554496A JP11554496A JPH09283858A JP H09283858 A JPH09283858 A JP H09283858A JP 11554496 A JP11554496 A JP 11554496A JP 11554496 A JP11554496 A JP 11554496A JP H09283858 A JPH09283858 A JP H09283858A
Authority
JP
Japan
Prior art keywords
compound semiconductor
layer
inp
substrate
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11554496A
Other languages
Japanese (ja)
Inventor
Mamoru Uchida
護 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11554496A priority Critical patent/JPH09283858A/en
Publication of JPH09283858A publication Critical patent/JPH09283858A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a method and an apparatus for easily selectively forming a structure having semiconductor layers of different band structure in the same plane, such as two-wavelength semiconductor laser arrays. SOLUTION: A second semiconductor layer 103 having a smaller band gap than that of a first semiconductor is locally formed on a substrate 101. including a first semiconductor. The substrate 101 is heated by a heat source having a radiation spectrum including absorption spectra of the first and the second semiconductors while third semiconductor layers 105a, 105b are epitaxially grown on the substrate 101, using an organic metal. The third layers 105a, 105b are different in growing temp. and hence different in band structure.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、化合物半導体デバ
イス、特に半導体レーザに代表される半導体光デバイス
の製造方法などに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a compound semiconductor device, particularly a semiconductor optical device represented by a semiconductor laser.

【0002】[0002]

【従来の技術】化合物半導体デバイスの製作にとって、
選択成長技術は極めて重要である。これまで報告されて
いる化合物光デバイスのための選択成長技術として以下
のものがある。
2. Description of the Related Art For the fabrication of compound semiconductor devices,
Selective growth technology is extremely important. The following are selective growth techniques for compound optical devices that have been reported so far.

【0003】(a)山田他(NTT):特公平5−34
3801 有機金属分子線エピタキシャル法において、Arレーザ
光を基板上でスキャンし温度分布を作ることで、基板上
に成長される膜の成長速度および組成を温度分布に対応
して制御し、基板上に多波長アレイ等を集積する。
(A) Yamada et al. (NTT): Japanese Patent Publication No. 5-34
In the 3801 metalorganic molecular beam epitaxial method, the temperature distribution is controlled by scanning the Ar laser beam on the substrate to form a temperature distribution, and the growth rate and composition of the film grown on the substrate are controlled according to the temperature distribution. Multi-wavelength array etc. are integrated.

【0004】(b)佐々木他(光技術研究開発):特開
平6−236849 ガスソースMBE(Molecular Beam Epitaxy)法におい
て、Arレーザ光を基板上でスキャンすることで、温度
分布を作り、表面再構成をかえて、配向の異なる半導体
を基板上に選択的に成長する。
(B) Sasaki et al. (Research and development of optical technology): JP-A-6-236849 In the gas source MBE (Molecular Beam Epitaxy) method, a temperature distribution is created by scanning an Ar laser beam on a substrate to re-create the surface. By changing the structure, semiconductors having different orientations are selectively grown on the substrate.

【0005】(c)佐々木他(NEC):特開平6−2
32492 MOCVD(Metal Organic Chemical Vapor Depositio
n)法において、成長速度の選択マスク幅依存性を用い
て、基板上に組成の異なる半導体層を積層する。
(C) Sasaki et al. (NEC): JP-A-6-2
32492 MOCVD (Metal Organic Chemical Vapor Depositio)
In the method n), semiconductor layers having different compositions are stacked on the substrate by using the dependence of the growth rate on the selective mask width.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、これら
には以下の欠点がある。 (a)および(b)について (1)スループットが悪く、デバイス精度に難点があ
る。 (2)レーザを当てている部分は表面温度をモニタする
ことが困難であり、結果的に制御性が低下する。
However, these have the following drawbacks. Regarding (a) and (b) (1) The throughput is poor and there is a problem in device accuracy. (2) It is difficult to monitor the surface temperature of the part where the laser is applied, and as a result, the controllability deteriorates.

【0007】(c)について (1)誘電体膜等を選択成長マスクとして使用するた
め、マスク自体あるいはマスクに付着する不純物の混入
を避けることができないため、高い結晶品質が得られな
い。 (2)成長後の選択マスクはダメージを受けているため
除去する工程が煩雑であり、コスト高を招く。 (3)半導体レーザの場合、光導波路幅(数μm)の狭
い開口パターンを作製する必要があるだけでなく、選択
マスクによるストレスにより格子欠陥を誘起しやすい。
Regarding (c) (1) Since a dielectric film or the like is used as a selective growth mask, it is inevitable to mix the mask itself or impurities adhering to the mask, so that high crystal quality cannot be obtained. (2) Since the selective mask after growth is damaged, the removing process is complicated and the cost is increased. (3) In the case of a semiconductor laser, it is not only necessary to form an aperture pattern with a narrow optical waveguide width (several μm), but also it is easy to induce lattice defects due to the stress of the selective mask.

【0008】従って、(1)本発明の第1の目的は、バ
ンド構造の異なる半導体層(具体的には2波長半導体レ
ーザアレイなど)を同一面内に選択的にかつ容易に形成
する方法、装置を提供することにある(実施例1参
照)。
Therefore, (1) a first object of the present invention is to selectively and easily form semiconductor layers having different band structures (specifically, a two-wavelength semiconductor laser array etc.) in the same plane, To provide a device (see Example 1).

【0009】(2)本発明の第2の目的は、バンド構造
の異なる半導体層を同一面内に選択的にかつ容易に形成
でき、さらに信頼性に優れた方法、装置を提供すること
にある(実施例2参照)。
(2) A second object of the present invention is to provide a method and a device which are capable of selectively and easily forming semiconductor layers having different band structures in the same plane and which are more reliable. (See Example 2).

【0010】(3)本発明の第3の目的は、バンド構造
の異なる半導体層(具体的には多波長半導体レーザアレ
イなど)を同一面内に選択的にかつ容易に形成する方
法、装置を提供することにある(実施例3参照)。
(3) A third object of the present invention is to provide a method and apparatus for selectively and easily forming semiconductor layers having different band structures (specifically, a multi-wavelength semiconductor laser array etc.) in the same plane. To provide (see Example 3).

【0011】(4)本発明の第4の目的は、共振器方向
にバンド構造の異なる活性層を有する半導体レーザ、具
体的には利得の偏光特性を制御した偏波スイッチングレ
ーザなどを容易に製作する方法、装置を提供することに
ある(実施例4参照)。
(4) A fourth object of the present invention is to easily manufacture a semiconductor laser having active layers having different band structures in the cavity direction, specifically, a polarization switching laser whose gain polarization characteristic is controlled. A method and apparatus for doing so are provided (see Example 4).

【0012】(5)本発明の第5の目的は、共振器方向
にバンド構造の異なる活性層を有する半導体レーザ、具
体的には半導体レーザと光強度変調器を集積した光デバ
イスなどを容易に製作する方法、装置を提供することに
ある(実施例5参照)。
(5) A fifth object of the present invention is to facilitate a semiconductor laser having active layers having different band structures in the cavity direction, specifically, an optical device in which a semiconductor laser and a light intensity modulator are integrated. It is to provide a manufacturing method and apparatus (see Example 5).

【0013】[0013]

【課題を解決するための手段】[Means for Solving the Problems]

(1)第1の目的を達成するための発明は、第1の半導
体からなる基板上に該半導体よりもバンドギャップの小
さい第2の半導体層を局所的に形成する手段と、該半導
体基板を、第1及び第2の半導体の吸収スペクトルを含
む輻射スペクトルを有する熱源により加熱しつつ(例え
ば、ヒータ等の発熱源により前記基板を直接加熱しつ
つ)第3の半導体を有機金属を用いてエピタキシャル成
長する手段とからなる化合物半導体デバイスの製造方
法、装置である。より具体的には、第1の化合物半導体
がInPであること、第2の化合物半導体が単層から成
るInGaAsあるいはInGaAsPであること、お
よび第3の化合物半導体がInGaAs、InGaAs
PあるいはInPからなる多層構造を有することを特徴
とする。また、前記エピタキシャル成長する手段が、原
料の一部としてトリエチルガリウム(TEG)を用いる
ことを特徴とする。
(1) The invention for achieving the first object is to provide a means for locally forming a second semiconductor layer having a band gap smaller than that of the semiconductor on a substrate made of the first semiconductor, and the semiconductor substrate. Epitaxially growing a third semiconductor using an organic metal while heating it with a heat source having a radiation spectrum including absorption spectra of the first and second semiconductors (for example, directly heating the substrate with a heat source such as a heater). And an apparatus for manufacturing a compound semiconductor device. More specifically, the first compound semiconductor is InP, the second compound semiconductor is InGaAs or InGaAsP composed of a single layer, and the third compound semiconductor is InGaAs or InGaAs.
It is characterized by having a multi-layer structure made of P or InP. Further, the epitaxial growth means is characterized by using triethylgallium (TEG) as a part of the raw material.

【0014】(2)第2の目的を達成するための発明
は、第1の半導体からなる基板上に該半導体よりもバン
ドギャップの小さい第2の半導体層を局所的に形成する
手段と、該半導体基板を、第1及び第2の半導体の吸収
スペクトルを含む輻射スペクトルを有する熱源により加
熱しつつ(例えば、ヒータ等の発熱源により前記基板を
直接加熱しつつ)第3の半導体を有機金属を用ぃてェピ
タキシャル成長する手段とからなる化合物半導体デバイ
スの製造方法、装置である。より具体的には、第1の化
合物半導体がInPであること、第2の化合物半導体が
InP、InGaAsあるいはInGaAsPのいずれ
かを用いた量子井戸構造を有すること、第3の化合物半
導体がInGaAs、InGaAsPあるいはInPか
らなる多層構造を有することを特徴とする。また、前記
エピタキシャル成長する手段が、原料の一部としてトリ
エチルガリウム(TEG)を用いることを特徴とする。
(2) The invention for achieving the second object comprises means for locally forming a second semiconductor layer having a band gap smaller than that of the semiconductor on a substrate made of the first semiconductor, and The semiconductor substrate is heated with a heat source having a radiation spectrum including the absorption spectra of the first and second semiconductors (for example, the substrate is directly heated with a heat source such as a heater), and the third semiconductor is treated with an organic metal. A method and an apparatus for manufacturing a compound semiconductor device, which comprises means for utilizing epitaxial growth. More specifically, the first compound semiconductor is InP, the second compound semiconductor has a quantum well structure using InP, InGaAs, or InGaAsP, and the third compound semiconductor is InGaAs, InGaAsP. Alternatively, it is characterized by having a multilayer structure made of InP. Further, the epitaxial growth means is characterized by using triethylgallium (TEG) as a part of the raw material.

【0015】(3)本発明の第3、第4および第5の目
的を達成するための手段は、上記(1)ないし(2)お
よび両者の組合せを実行することである。
(3) Means for achieving the third, fourth and fifth objects of the present invention is to execute the above (1) or (2) and a combination of both.

【0016】本発明の原理を具体例でもって説明する。
InGaAsあるいはInGaAsPの成長速度および
組成は、構成2元化合物であるGaAs、InAs、G
aP、InP(前者はInAsとGaAs、後者はIn
AsとInPとGaAsとGaP)の成長速度で決ま
る。それぞれの成長速度は、ガスソースを用いた成長方
法、たとえばCBE法(Chemical Beam Epitaxy)を用
いた場合、III族のガスソースであるTMI(トリメ
チルインジウム)やTEG(トリエチルガリウム)等の
有機金属(Metal Oxide)の分解効率とV族元素である
AsおよびPの表面脱離速度で決まる。CBE法の場
合、この分解効率は基板の表面温度に依存している。T
EGは、TMIに比べ、この依存度が強いため、TEG
の分解効率を制御することで、InGaAs(或はIn
GaAsP)の組成や歪みを制御することができる。
The principle of the present invention will be described with reference to specific examples.
The growth rate and composition of InGaAs or InGaAsP are GaAs, InAs, and G, which are binary compounds.
aP, InP (InAs and GaAs for the former, In for the latter)
It is determined by the growth rate of As, InP, GaAs, and GaP). The growth rate of each is determined by a growth method using a gas source, for example, when a CBE method (Chemical Beam Epitaxy) is used, an organic metal (such as TMI (trimethylindium) or TEG (triethylgallium) which is a group III gas source ( It is determined by the decomposition efficiency of metal oxide) and the surface desorption rate of As and P which are group V elements. In the CBE method, this decomposition efficiency depends on the surface temperature of the substrate. T
EG has a higher degree of dependence than TMI, so TEG
By controlling the decomposition efficiency of InGaAs (or In
The composition and strain of GaAsP) can be controlled.

【0017】図2は、TMIとTEGをIII族原料と
し、アルシン(AsH3)をV族原料として、CBE法
によりInP基板上にInGaAsをエピタキシャル成
長する際の、基板表面温度に対するGaAs成分とIn
As成分の個別成長速度を模式的に示したものである。
図2から、成長温度に対しInAsの成長速度は一定な
のに対し、GaAsは520℃付近で約40度幅の最大
値領域(ウインドウ領域)を持つことがわかる。480
℃より低温側でGaAsの成長速度が下がるのは、TE
Gの分解効率が下がるためであり、530℃より高温側
でGaAsの成長速度が下がるのは、表面からAsが脱
離するためである。高温側については、As分子線を増
やすことでウインドウ領城を拡大することができる。
FIG. 2 shows the GaAs component and the In content with respect to the substrate surface temperature when InGaAs is epitaxially grown on the InP substrate by the CBE method using TMI and TEG as group III raw materials and arsine (AsH 3 ) as group V raw material.
It is the one schematically showing the individual growth rate of the As component.
From FIG. 2, it can be seen that while the growth rate of InAs is constant with respect to the growth temperature, GaAs has a maximum value region (window region) with a width of about 40 degrees near 520 ° C. 480
The growth rate of GaAs decreases at temperatures lower than ℃
The decomposition efficiency of G decreases, and the growth rate of GaAs decreases at temperatures higher than 530 ° C. because As is desorbed from the surface. On the high temperature side, the window area can be enlarged by increasing the As molecular beam.

【0018】図3は、基板表面温度と格子不整合度の関
係を、InGaAsおよびInGaAsP(波長1.1
5μm組成)の場合について示したものである。上記ウ
インドウ領域で、InGaAsもInGaAsPもIn
Pに格子整合するように成長条件を選んである。図3か
らわかるように、InGaAsに比べInGaAsPの
方が表面温度依存性が強く、ウインドウ幅も狭い。見方
を変えれば、InGaAsPは表面温度で格子不整合度
を制御することができる。また、エネルギギャップの観
点からは、InGaAsの場合、格子不整合度は組成と
等価なので、低温側と高温側では格子不整合度が同じな
らエネルギギャップも等しい。これに対し、InGaA
sPでは、同じ格子不整合度でも低温側より高温側の方
が低エネルギ側へのシフト量は大きい。これは、低エネ
ルギシフトの原因が、低温側では、Ga不足に起因する
のに対し、高温側ではAs不足に起因し、その大きさは
As不足の方が大きいからである。
FIG. 3 shows the relationship between the substrate surface temperature and the degree of lattice mismatch by using InGaAs and InGaAsP (wavelength 1.1).
5 μm composition). InGaAs and InGaAsP are both In
The growth conditions are selected so as to be lattice-matched with P. As can be seen from FIG. 3, InGaAsP has a stronger surface temperature dependency and a smaller window width than InGaAs. From a different point of view, InGaAsP can control the degree of lattice mismatch with the surface temperature. Further, from the viewpoint of the energy gap, in InGaAs, the lattice mismatch is equivalent to the composition, so that the energy gap is equal on the low temperature side and the high temperature side if the lattice mismatch is the same. In contrast, InGaA
In sP, the shift amount to the low energy side is larger on the high temperature side than on the low temperature side even if the lattice mismatch is the same. This is because the cause of the low energy shift is due to lack of Ga on the low temperature side, whereas it is due to lack of As on the high temperature side, and the magnitude thereof is larger for As deficiency.

【0019】一方、基板温度を制御する方法として、図
5(b)に示すように、基板101の背面から加熱ヒー
タ202で直接(間に何も介在していない)加熱する方
法(直接加熱法)がある。このとき、温度制御は、通
常、基板101の裏側に配置された熱電対203等でモ
ニタしてPID(proportional plus integral plus de
rivative)制御により行われている。この直接加熱法を
用いて、InP基板上にInGaAsをCBE成長する
場合、成長中に表面温度が上昇することが知られてい
る。これは、InPがInGaAsに比べバンドギャッ
プが大きいため、ヒータからのInGaAs温度上昇に
寄与する幅射成分が透過し、成長中のInGaAsの表
面温度を上昇させるためである。従って、熱電対等でI
nP基板背面の温度を一定にしても、InP表面の温度
よりInGaAs表面の温度の方が高くなる。図4は、
或る成長条件におけるInGaAsの成長膜厚とInG
aAsの表面温度の関係の実験結果である。これから、
「厚さ0.3μmまでは表面温度は線形に上昇するが、
それ以降は飽和傾向を示す」ことがわかる。
On the other hand, as a method of controlling the substrate temperature, as shown in FIG. 5 (b), a method of heating directly from the rear surface of the substrate 101 (without any intervening heater) (direct heating method) ). At this time, the temperature control is usually monitored by a thermocouple 203 or the like arranged on the back side of the substrate 101, and PID (proportional plus integral plus de
rivative) control. It is known that when CBE growth of InGaAs is performed on an InP substrate using this direct heating method, the surface temperature rises during the growth. This is because InP has a larger bandgap than InGaAs, so that the radiation component contributing to the temperature rise of InGaAs from the heater is transmitted and the surface temperature of InGaAs during growth is raised. Therefore, I
Even if the temperature of the back surface of the nP substrate is constant, the temperature of the InGaAs surface becomes higher than the temperature of the InP surface. FIG.
InGaAs growth film thickness and InG under certain growth conditions
It is an experimental result of the surface temperature relationship of aAs. from now on,
"The surface temperature rises linearly up to a thickness of 0.3 μm,
After that, it shows a saturation tendency. "

【0020】本発明は以上の実験事実から考案されたも
のである。即ち、基板上に選択的に形成された熱吸収層
(以下、分布熱吸収層とも言う)を形成し、直接加熱法
(これが好適であるが、上記趣旨から第1及び第2の半
導体(基板及び熱吸収層)の吸収スペクトルを含む輻射
スペクトルを有する熱源による加熱であればよい)で基
板を加熱し、CBE法など(有機金属を用いてエピタキ
シャル成長する成長法)でInGaAsあるいはInG
aAsP等を含む層を成長すると、分布熱吸収領域では
表面温度が上昇するために、InGaAsあるいはIn
GaAsP等を含む層の組成および層厚を非分布熱吸収
領域のそれと異ならせることができる。
The present invention was devised from the above experimental facts. That is, a heat absorption layer (hereinafter also referred to as a distributed heat absorption layer) that is selectively formed on a substrate is formed, and a direct heating method (this is preferable, but from the above point, the first and second semiconductors (substrate And a heat absorption layer), the substrate may be heated by a heat source having a radiation spectrum including an absorption spectrum of InGaAs or InG by a CBE method or the like (a growth method of epitaxially growing an organic metal).
When a layer containing aAsP or the like is grown, the surface temperature rises in the distributed heat absorption region.
The composition and layer thickness of the layer containing GaAsP or the like can be different from that of the non-distributed heat absorption region.

【0021】[0021]

【発明の実施の形態】実施例1(2LDアレイ) 図1は第1の実施例を説明する模式図である。まず、n
型InP基板101上に厚さ0.l5μmのn型InG
aAs領域103を選択的に形成する(図1(b))。
このときの形成方法は任意であるが、本実施例では、S
iO2102を選択マスクとして(図1(a)参照)、
基板101の一部をエッチングし、そこにMOCVD法
による選択成長を用いた。本実施例の場合、選択マスク
102を除去したあと、InP基板101とInGaA
s等は同一平面内になるようInGaAs層103の厚
さを制御したが、必ずしも同一平面にある必要はない。
また、選択成長を用いずに、InGaAs等を全面に成
長した後、選択的にエッチングしても良い。あるいは上
記2つの方法の組み合わせを用いても良い(即ち、In
GaAs等を全面に成長した後、SiO2などを選択マ
スクとしてInGaAs等を選択成長する)。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiment 1 (2LD Array) FIG. 1 is a schematic view for explaining the first embodiment. First, n
Type InP substrate 101 with a thickness of 0. 15 μm n-type InG
The aAs region 103 is selectively formed (FIG. 1B).
The forming method at this time is arbitrary, but in the present embodiment, S
Using the iO 2 102 as a selection mask (see FIG. 1A),
A part of the substrate 101 was etched, and selective growth by MOCVD was used there. In the case of the present embodiment, after removing the selection mask 102, the InP substrate 101 and InGaA are removed.
Although the thickness of the InGaAs layer 103 is controlled so that s and the like are in the same plane, they do not necessarily have to be in the same plane.
Instead of using selective growth, InGaAs or the like may be grown on the entire surface and then selectively etched. Alternatively, a combination of the above two methods may be used (that is, In
After GaAs or the like is grown on the entire surface, InGaAs or the like is selectively grown using SiO 2 or the like as a selection mask).

【0022】次に、CBE法を用い、レーザ構造を成長
する。この際、基板加熱方法として、図5に示すよう
に、ヒータ202等の加熱機構と、基板101をダイレ
クトに加熱可能とする基板ホルダ201(いわゆるイン
ジウム・フリー・ホルダ)を用いる。本実施例では、ヒ
ータ202材質としてタンタルを用い、基板101背面
に設置した熱電対203で温度制御を行ない、基板表面
温度分布をパイロメータでモニタした。このとき、ヒー
タ202は、InP基板101とInGaAs等103
の半導体の吸収スペクトルを含む輻射スペクトルを有す
る熱源となっている。また、インジウム・フリーではな
く、ホルダと基板の間にインジウムを介する基板ホルダ
もありえる。この場合、ダイレクト加熱ではないが、I
nP基板101とInGaAs等103の半導体の吸収
スペクトルを含む輻射スペクトルを有する熱源となって
いればよい。
Next, a laser structure is grown by using the CBE method. At this time, as a substrate heating method, as shown in FIG. 5, a heating mechanism such as a heater 202 and a substrate holder 201 (so-called indium-free holder) capable of directly heating the substrate 101 are used. In this embodiment, tantalum is used as the material of the heater 202, the temperature is controlled by the thermocouple 203 installed on the rear surface of the substrate 101, and the substrate surface temperature distribution is monitored by a pyrometer. At this time, the heater 202 includes the InP substrate 101 and InGaAs 103
It is a heat source having a radiation spectrum including the absorption spectrum of the semiconductor. Further, there may be a substrate holder which is not indium-free but has indium interposed between the holder and the substrate. In this case, it is not direct heating, but I
Any heat source may be used as long as it has a radiation spectrum including the absorption spectrum of the nP substrate 101 and the semiconductor such as InGaAs 103.

【0023】レーザ構造成長前、P(燐)分子ビームを
当てながら、基板101を480℃に設定したとき、I
nP領域101では480℃となったが、InGaAs
領域103では熱吸収効果により温度が上昇し、520
℃となった。この温度分布はパイロメータ等で容易に観
測できる。この状態で以下のレーザ構造を連続的に成長
する。
Before the laser structure growth, when the substrate 101 is set at 480 ° C. while applying a P (phosphorus) molecular beam, I
The temperature was 480 ° C. in the nP region 101, but InGaAs
In the area 103, the temperature rises due to the heat absorption effect, and
° C. This temperature distribution can be easily observed with a pyrometer or the like. In this state, the following laser structure is continuously grown.

【0024】第1クラッド層104としてn型InP層
(厚さ0.5μm)を成長し、活性層105として、I
nGaAs井戸層(厚さ4nm)およびInGaAsP
障壁層(発光波長1.15μm組成、厚さ10nm)お
よびInGaAsPキャリア閉じこめ(SCH)層(発
光波長1.15μm組成、厚さ50nm)からなる量子
井戸層(井戸総数N:3)を成長する。更に、第2クラ
ッド層106として、p型InP層(厚さ1.5μm)
を成長し、コンタクト層107として、p型InGaA
s層(厚さ0.5μm)を成長する。活性層105のI
nGaAs層およびInGaAsP層の成長条件は、5
20℃で格子整合が得られるように設定した(図3の条
件に相当)。
An n-type InP layer (thickness: 0.5 μm) is grown as the first cladding layer 104, and I is formed as the active layer 105.
nGaAs well layer (thickness 4 nm) and InGaAsP
A quantum well layer (total well number N: 3) including a barrier layer (emission wavelength 1.15 μm composition, thickness 10 nm) and an InGaAsP carrier confinement (SCH) layer (emission wavelength 1.15 μm composition, thickness 50 nm) is grown. Further, as the second cladding layer 106, a p-type InP layer (thickness: 1.5 μm)
To grow p-type InGaA as the contact layer 107.
An s layer (0.5 μm thick) is grown. I of the active layer 105
The growth conditions for the nGaAs layer and the InGaAsP layer are 5
It was set so as to obtain lattice matching at 20 ° C. (corresponding to the conditions in FIG. 3).

【0025】この結果、まず第1クラッド層104は、
分布熱吸収領域(InGaAs領域103)とInP領
域101とで同層厚のものが形成される。これは、TM
Iが480℃から520℃の温度領域では分解効率に差
はないので(図2参照)、厚さも等しくなるためであ
る。次に、活性層105は、分布熱吸収領域103の活
性層105bでは、表面温度が520℃なので設定通り
の構造であるが、InP領域101の活性層105aは
構造が大きく異なる。これは、InP領域101では表
面温度が480℃となっているために、TEGの分解効
率が小さくなり、InGaAsおよびInGaAsPを
構成するGaAs成分の成長速度が小さくなるためであ
る(図2参照)。したがって、図3から分かる様に、圧
縮歪みがかかるとともに層厚が薄くなる。本実施例の場
合、結果的に、InP領域101では波長1.5μm、
InGaAs領域103では1.3μmの発振波長を有
する活性層105a、105bが形成された。本実施例
では分布熱吸収層103の厚さを0.15μmにした為
に、上記の結果が得られたが、より熱吸収効果による波
長シフトを大きくするには、分布熱吸収層103の厚さ
を厚くすればよい。
As a result, first the first cladding layer 104 is
The distributed heat absorption region (InGaAs region 103) and the InP region 101 have the same layer thickness. This is TM
This is because there is no difference in the decomposition efficiency in the temperature range where I is 480 ° C. to 520 ° C. (see FIG. 2), and the thicknesses are also equal. Next, the active layer 105 has the same structure as the active layer 105b of the distributed heat absorption region 103 because the surface temperature is 520 ° C., but the active layer 105a of the InP region 101 has a significantly different structure. This is because the surface temperature of the InP region 101 is 480 ° C., so that the decomposition efficiency of TEG is low and the growth rate of the GaAs component forming InGaAs and InGaAsP is low (see FIG. 2). Therefore, as can be seen from FIG. 3, compressive strain is applied and the layer thickness is reduced. In the case of the present embodiment, as a result, the wavelength in the InP region 101 is 1.5 μm,
In the InGaAs region 103, active layers 105a and 105b having an oscillation wavelength of 1.3 μm were formed. In the present example, the thickness of the distributed heat absorption layer 103 was set to 0.15 μm, so the above result was obtained. It should be thicker.

【0026】この後、横方向の閉じ込めを行なう為に、
メサエッチングを施した後、埋め込み成長を行うが、成
長方法は、目的に応じて選べばよい。たとえば、上記の
直接加熱法ではなく、モリブデンホルダ等にInで張り
付けてCBE成長すれば、分布熱吸収層103の影響が
ない埋め込み成長が可能である。インジウム・フリー・
ホルダ201のままで、メサエッチングを施した後、埋
め込み成長をしてもよい。埋め込み成長後、正電極11
0および負電極109を形成した後、電気的および熱的
クロストークを除くため、素子分離溝111を形成して
本実施例は完成する。
Thereafter, in order to carry out lateral confinement,
After the mesa etching, the burying growth is performed, and the growth method may be selected according to the purpose. For example, instead of the above direct heating method, if CBE growth is performed by sticking to a molybdenum holder or the like with In, embedded growth without the influence of the distributed heat absorption layer 103 is possible. Indium free
The holder 201 may be left as it is, and after performing mesa etching, burying growth may be performed. After embedded growth, positive electrode 11
After the zero and negative electrodes 109 are formed, an element isolation groove 111 is formed in order to eliminate electrical and thermal crosstalk, thus completing the present embodiment.

【0027】この実施例の効果は次の通りである。 (1)波長の異なるLDアレイの活性層105a、10
5bを1回の結晶成長で作製できる。 (2)分布熱吸収層103の厚さを制御することで活性
層105は構造を制御でき、発振波長を制御できる。
The effects of this embodiment are as follows. (1) Active layers 105a and 10 of LD arrays having different wavelengths
5b can be produced by one crystal growth. (2) By controlling the thickness of the distributed heat absorption layer 103, the structure of the active layer 105 can be controlled, and the oscillation wavelength can be controlled.

【0028】実施例2(MQW分布熱吸収層) 第1の実施例では分布熱吸収層103としてInGaA
s単層を用いた。しかし、InGaAsは、それよりも
バンドギャップが大きい層を活性層とするLD構造では
光吸収層として働くので、問題がある場合がある。その
場合には、バルクのInGaAsの替わりに、分布熱吸
収層103として多重量子井戸層を用いることで、この
問題を回避できる。図6は、多重量子井戸型温度分布層
103の一例を示す。井戸層としてn型InGaAs層
(厚さ10nm)、障壁層としてn型InP(厚さ10
nm)を用い、井戸総数は必要な熱吸収効果に応じて選
べばよいが、本実施例では10を用いた。このあとの製
造工程は第1実施例と同じである。
Embodiment 2 (MQW distributed heat absorption layer) In the first embodiment, InGaA is used as the distributed heat absorption layer 103.
s monolayer was used. However, since InGaAs functions as a light absorption layer in an LD structure having a layer with a bandgap larger than that as an active layer, InGaAs may have a problem. In that case, this problem can be avoided by using a multiple quantum well layer as the distributed heat absorption layer 103 instead of bulk InGaAs. FIG. 6 shows an example of the multiple quantum well type temperature distribution layer 103. An n-type InGaAs layer (thickness 10 nm) is used as a well layer, and an n-type InP (thickness 10 is used) as a barrier layer.
nm) and the total number of wells may be selected according to the required heat absorption effect, but 10 was used in this example. The subsequent manufacturing process is the same as that of the first embodiment.

【0029】第2の実施例特有の効果は以下の通りであ
る。 (1)分布熱吸収層103としてMQW層を使用したこ
とで、ここでの光吸収が少なくなるため、分布熱吸収層
103と独立にデバイス設計ができる(例えば、第1ク
ラッド層104の厚さを小さくもできる)。 (2)分布熱吸収層103から活性層105までの距離
を短くできるため、分布熱吸収層103の熱吸収効果
(活性層105などに対する)を大きくできる。 (3)分布熱吸収層103は、欠陥の増殖を防ぐ超格子
バッファ層の効果もある。
The effects peculiar to the second embodiment are as follows. (1) Since the MQW layer is used as the distributed heat absorption layer 103, light absorption here is reduced, so that the device design can be performed independently of the distributed heat absorption layer 103 (for example, the thickness of the first cladding layer 104). Can be small). (2) Since the distance from the distributed heat absorption layer 103 to the active layer 105 can be shortened, the heat absorption effect (on the active layer 105 etc.) of the distributed heat absorption layer 103 can be increased. (3) The distributed heat absorption layer 103 also has the effect of a superlattice buffer layer that prevents the growth of defects.

【0030】実施例3(マルチ多波長LDアレイ) 分布熱吸収層103の構造を変えることで表面温度の分
布を変えることができる。図7は、分布熱吸収層103
a、103bの厚さを変えることで、表面温度分布を制
御し、活性層105a、105b、105cの構造を変
化させた3LDアレイを示す。第1InGaAs領域1
03aには、厚さ0.1μmのInGaAsを、第2I
nGaAs領域103bには、厚さ0.15μmのIn
GaAsを埋め込んである(図7(a))。第1の実施
例と同じ成長条件を用いることにより、歪み量および層
厚の異なる井戸層を持つ活性層105a、105b、1
05cを3種類同時に得ることができる。ここでは、バ
ルクのInGaAs層103を用いたが、分布熱吸収層
103として第2の実施例のように構造の異なるMQW
層(たとえば井戸層厚×井戸数の異なる構造)を選んで
もよい。尚、図7において、図1の符号と同じ符号で示
すものは同じ機能の部分であることを示す。
Example 3 (Multi-multi-wavelength LD array) The distribution of the surface temperature can be changed by changing the structure of the distributed heat absorption layer 103. FIG. 7 shows the distributed heat absorption layer 103.
The 3LD array in which the surface temperature distribution is controlled by changing the thicknesses of a and 103b and the structure of the active layers 105a, 105b, and 105c is changed is shown. First InGaAs region 1
03a is InGaAs with a thickness of 0.1 μm
In the nGaAs region 103b, In having a thickness of 0.15 μm is formed.
GaAs is embedded (FIG. 7A). By using the same growth conditions as in the first embodiment, active layers 105a, 105b, 1 having well layers having different strain amounts and different layer thicknesses are formed.
It is possible to obtain three kinds of 05c at the same time. Although the bulk InGaAs layer 103 is used here, the MQW having a different structure as in the second embodiment is used as the distributed heat absorption layer 103.
A layer (for example, a structure having different well layer thickness x number of wells) may be selected. Note that, in FIG. 7, the same reference numerals as those in FIG. 1 indicate the portions having the same functions.

【0031】実施例4(TE/TM領域をもつ偏波変調
LD) 以上の実施例では、アレイ化したLDへの応用例を示し
たが、次に単体LDの共振器方向に異なる活性層構造を
作製した例を示す。まず、本実施例の偏波スイッチング
レーザについて簡単に説明する。図8は偏波スイッチン
グレーザの製造工程の模式図である。
Embodiment 4 (Polarization modulation with TE / TM region)
LD) In the above embodiments, an example of application to an arrayed LD is shown. Next, an example in which different active layer structures are formed in the resonator direction of a single LD will be shown. First, the polarization switching laser of this embodiment will be briefly described. FIG. 8 is a schematic view of the manufacturing process of the polarization switching laser.

【0032】図8(d)に示す様に、本実施例の活性層
105がTE利得が支配的な領域(TE領域)105a
とTM利得が支配的な領域(TM領域)105bからな
り、この二つの領域に独立にキャリアを注入することで
ブラッグ波長のTEモードとTMモードを競合させて偏
波変調させ、高速変調や光スイッチ等に使用するもので
ある。
As shown in FIG. 8D, the active layer 105 of this embodiment has a TE gain dominant region (TE region) 105a.
And a TM gain dominant region (TM region) 105b. By injecting carriers into these two regions independently, the TE mode and the TM mode of the Bragg wavelength compete with each other for polarization modulation, and high speed modulation or optical It is used for switches, etc.

【0033】このレーザの製造方法は、共振器方向(上
記実施例の様に共振器方向に直角な方向ではない)に分
布熱吸収層103を形成し、共振器として分布帰還型反
射器を形成すること以外、上記の実施例と全く同じであ
る。本実施例では、分布熱吸収層103として第2の実
施例で用いたMQW構造を採用した。尚、図8におい
て、図1の符号と同じ符号で示すものは同じ機能の部分
であることを示す。
In this laser manufacturing method, the distributed heat absorption layer 103 is formed in the cavity direction (not in the direction perpendicular to the cavity direction as in the above embodiment), and the distributed feedback reflector is formed as the cavity. Except for this, it is exactly the same as the above embodiment. In this embodiment, the MQW structure used in the second embodiment is adopted as the distributed heat absorption layer 103. Note that, in FIG. 8, the same reference numerals as those in FIG. 1 indicate the same functional portions.

【0034】本実施例の設計指針は以下のようである。 (1)TE領域の活性層105aでは、無歪み量子井戸
を使用する。 (2)TM領域の活性層105bでは、障壁層に引っ張
り歪みを導入する。 (3)TE領域とTM領域の利得ピークをほぼ等しくす
る。
The design guideline of this embodiment is as follows. (1) A non-strained quantum well is used in the active layer 105a in the TE region. (2) In the active layer 105b in the TM region, tensile strain is introduced into the barrier layer. (3) The gain peaks in the TE region and the TM region are made substantially equal.

【0035】この設計指針に基づき、CBE法による活
性層105の成長条件としては、InP101上にTE
領域、および分布熱吸収領域103上にTM領域を設定
し(図8(a))、TE領域で表面温度470℃のとき
TM領域では500℃となるよう分布熱吸収層103の
井戸数を調整した(第2の実施例の量子井戸構造を用い
た場合、井戸数N=7)。図8(b)に示す様に、n型
InP104を1.0μm成長した後、多重量子井戸活
性層105を成長する。活性層の構造としては第1実施
例のものを用いたが、TE領域の活性層105aでは井
戸層および障壁層ともに無歪み、TM領域の活性層10
5bでは井戸層は無歪みで障壁層には−0.5%の歪み
(引っ張り歪み)となるようにTEGおよびTMI流量
を調整した。また、V/III比は2.0を用いた。こ
のときの図3に相当する格子不整合度と基板表面温度の
関係を図9に示した。
Based on this design guideline, the growth conditions of the active layer 105 by the CBE method are as follows: TE on InP 101
A TM region is set on the region and the distributed heat absorption region 103 (FIG. 8A), and the number of wells of the distributed heat absorption layer 103 is adjusted so that when the surface temperature is 470 ° C. in the TE region, it becomes 500 ° C. in the TM region. (When the quantum well structure of the second embodiment is used, the number of wells N = 7). As shown in FIG. 8B, after the n-type InP 104 is grown to 1.0 μm, the multiple quantum well active layer 105 is grown. As the structure of the active layer, the structure of the first embodiment is used. However, in the active layer 105a in the TE region, both the well layer and the barrier layer are strain-free, and the active layer 10 in the TM region is
In 5b, the TEG and TMI flow rates were adjusted so that the well layer had no strain and the barrier layer had a strain (tensile strain) of −0.5%. The V / III ratio used was 2.0. FIG. 9 shows the relationship between the lattice mismatch and the substrate surface temperature corresponding to FIG. 3 at this time.

【0036】この結果、InP領域101ではTE利得
が、InGaAs領域103ではTM利得が支配的な領
域となる。この後、p型InGaAsP光ガイド層12
1を0.3μm成長した後、一旦成長を中断し、発振波
長に相当するグレーティング122を表面に形成したあ
と、p型InPクラッド層106およびp型InGaA
sコンタクト層107を形成する(図8(c))。
As a result, the TE gain is dominant in the InP region 101 and the TM gain is dominant in the InGaAs region 103. After this, the p-type InGaAsP optical guide layer 12
No. 1 was grown to 0.3 μm, the growth was temporarily stopped, and the grating 122 corresponding to the oscillation wavelength was formed on the surface. Then, the p-type InP clad layer 106 and the p-type InGaA were formed.
The s contact layer 107 is formed (FIG. 8C).

【0037】本実施例では、TM利得を支配的とする為
に活性層105bの障壁層のみに引っ張り歪みを導入し
たが、井戸層のみあるいは井戸層および障壁層両方に歪
みを導入することも可能である。
In this embodiment, the tensile strain is introduced only in the barrier layer of the active layer 105b in order to make the TM gain dominant, but it is also possible to introduce the strain only in the well layer or both the well layer and the barrier layer. Is.

【0038】本実施例の効果は以下の通りである。 (1)1回の成長でTE利得が支配的な領城とTM利得
が支配的な領域とを同時に作製できる。 (2)TEモードとTMモードの光の閉じこめ係数を制
御する必要がある場合、分布熱吸収層103の構造(バ
ンドギャップなど)および第1クラッド層104の層厚
を制御することで光の閉じこめ係数を制御できる。
The effects of this embodiment are as follows. (1) A region where the TE gain is dominant and a region where the TM gain is dominant can be simultaneously produced by one growth. (2) When it is necessary to control the light confinement coefficient of the TE mode and the TM mode, the structure of the distributed heat absorption layer 103 (bandgap etc.) and the layer thickness of the first cladding layer 104 are controlled to confine the light. The coefficient can be controlled.

【0039】実施例5(LD+変調器) 図10は、半導体レーザに強度変調器を集積した実施例
である。このデバイスは、LD部で連続発振したレーザ
光を光変調器に導き、光変調器への逆バイアス電圧に信
号を重畳することで光を消光するものである。
Embodiment 5 (LD + Modulator) FIG. 10 shows an embodiment in which an intensity modulator is integrated in a semiconductor laser. This device guides laser light continuously oscillated in an LD section to an optical modulator and superimposes a signal on a reverse bias voltage to the optical modulator to extinguish the light.

【0040】本実施例の設計指針は以下の通りである。 (1)LD領域では低しきい値化および高微分利得を図
るため、活性層105aに圧縮歪みを導入する。 (2)変調器領域の活性層(吸収層)105bでは、L
Dの発振光に比べ低エネルギのバンドギャップとする。
光変調器部にグレーティング122が形成されていない
こと以外は、基本的な構造は第4実施例と同じである
が、偏光特性よりもバンドギャップを制御する観点か
ら、LD構造を成長する成長温度として前記ウインドウ
領域を選び、光変調器をウインドウ領域より高温側で成
長することでバンドギャップ差の大きい半導体層を得る
ことができる。
The design guidelines of this embodiment are as follows. (1) In the LD region, compressive strain is introduced into the active layer 105a in order to achieve a low threshold and a high differential gain. (2) In the active layer (absorption layer) 105b in the modulator region, L
The band gap has a lower energy than that of the D oscillation light.
The basic structure is the same as that of the fourth embodiment except that the grating 122 is not formed in the optical modulator portion, but from the viewpoint of controlling the band gap rather than the polarization characteristics, the growth temperature for growing the LD structure is increased. As the above, by selecting the window region and growing the optical modulator at a temperature higher than the window region, a semiconductor layer having a large band gap difference can be obtained.

【0041】ところで、上記実施例では、分布熱吸収層
として、InGaAsあるいはこれを含む多重量子井戸
層を例に挙げたが、これに限定するものではない。基板
よりもバンドギャップが小さい半導体層であれば、効果
の大小はあるが、同様の設計指針を適用できる。また、
設定成長温度を層ごとにかえて、温度分布を変化させる
ことで、より複雑な構成のデバイスを作製することもで
きる。
In the above embodiment, the distributed heat absorption layer is InGaAs or a multi-quantum well layer containing the same, but the present invention is not limited to this. If the semiconductor layer has a band gap smaller than that of the substrate, the same design guideline can be applied although the effect is large or small. Also,
By changing the set growth temperature for each layer and changing the temperature distribution, a device having a more complicated structure can be manufactured.

【0042】[0042]

【発明の効果】本発明の効果は以下の通りである。 (1)選択マスクなしで構造の異なる半導体レーザを選
択的に作製できる。 1−1)選択マスクがないことから残留不純物の影響の
ない高純度の結晶が得られるため、デバイスの信頼性が
高い。 1−2)選択マスクがないことから、成長後のマスク剥
離工程が省略できるため、低コストである。
The effects of the present invention are as follows. (1) Semiconductor lasers having different structures can be selectively manufactured without using a selective mask. 1-1) Since there is no selective mask, a high-purity crystal free from the influence of residual impurities can be obtained, so that the device has high reliability. 1-2) Since there is no selective mask, the mask peeling step after growth can be omitted, so that the cost is low.

【0043】(2)分布熱吸収層の構成(バンドギャッ
プなど)を変えることで、熱分布だけでなく光分布をも
制御できる。 (3)多波長LDアレイを容易にかつ高信頼に作製でき
る。 (4)偏波スイッチングLDを容易にかつ高信頼に作製
できる。 (5)LDプラス強度変調器など集積型光デバイスを容
易にかつ高信頼に作製できる。
(2) By changing the structure (bandgap, etc.) of the distributed heat absorption layer, not only the heat distribution but also the light distribution can be controlled. (3) A multi-wavelength LD array can be easily manufactured with high reliability. (4) A polarization switching LD can be manufactured easily and with high reliability. (5) An integrated optical device such as an LD plus intensity modulator can be easily manufactured with high reliability.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1は第1実施例の製造工程を説明する模式
図。
FIG. 1 is a schematic diagram illustrating a manufacturing process of a first embodiment.

【図2】図2はInGaAs成長時の基板温度と個別成
長速度の関係図。
FIG. 2 is a diagram showing the relationship between substrate temperature and individual growth rate during InGaAs growth.

【図3】図3はInGaAsPとInGaAsの基板表
面温度に対する格子不整合度の関係を示す図。
FIG. 3 is a diagram showing a relationship of a lattice mismatch degree with respect to a substrate surface temperature of InGaAsP and InGaAs.

【図4】図4はInGaAs成長中の表面温度上昇とI
nGaAs膜厚の関係を示す図。
FIG. 4 is a graph showing surface temperature rise and I during InGaAs growth.
The figure which shows the relationship of nGaAs film thickness.

【図5】図5は直接加熱法の例を説明する模式図。FIG. 5 is a schematic diagram illustrating an example of a direct heating method.

【図6】図6は第2の実施例を説明する模式図。FIG. 6 is a schematic diagram illustrating a second embodiment.

【図7】図7は第3の実施例の製造工程を説明する模式
図。
FIG. 7 is a schematic diagram illustrating a manufacturing process of a third embodiment.

【図8】図8は第4の実施例の製造工程を説明する模式
図。
FIG. 8 is a schematic diagram illustrating a manufacturing process of a fourth embodiment.

【図9】図9は第4実施例の設計指針を説明する模式
図。
FIG. 9 is a schematic diagram illustrating the design guideline of the fourth embodiment.

【図10】図10は第5の実施例を説明する模式図。FIG. 10 is a schematic diagram illustrating a fifth embodiment.

【符号の説明】[Explanation of symbols]

101 基板 102 選択成長マスク 103、103a、103b 分布熱吸収層 104 第1クラッド層 105、105a、105b、105c 活性層 106 第2クラッド層 107 コンタクト層 108 埋め込み層 109 基板側電極 110 上部電極 111 素子分離溝 121 光ガイド層 122 グレーティング 201 基板ホルダ 202 ヒータ 203 熱電対 101 substrate 102 selective growth mask 103, 103a, 103b distributed heat absorption layer 104 first clad layer 105, 105a, 105b, 105c active layer 106 second clad layer 107 contact layer 108 buried layer 109 substrate side electrode 110 upper electrode 111 element isolation Groove 121 Optical guide layer 122 Grating 201 Substrate holder 202 Heater 203 Thermocouple

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】第1の半導体からなる基板上に、該第1の
半導体よりもバンドギャップの小さい第2の半導体層を
局所的に形成する手段と、第1及び第2の半導体の吸収
スペクトルを含む輻射スペクトルを有する熱源と、該熱
源により該基板を加熱しつつ基板上に第3の半導体層を
有機金属を用いてエピタキシャル成長する手段とを有す
ることを特徴とする化合物半導体光デバイスの製造装
置。
1. A means for locally forming a second semiconductor layer having a band gap smaller than that of the first semiconductor on a substrate made of the first semiconductor, and absorption spectra of the first and second semiconductors. An apparatus for manufacturing a compound semiconductor optical device, comprising: a heat source having a radiation spectrum containing: and means for epitaxially growing a third semiconductor layer on the substrate using an organic metal while heating the substrate with the heat source. .
【請求項2】前記熱源はヒータ等の発熱源により前記基
板を直接加熱することを特徴とする請求項1記載の化合
物半導体光デバイスの製造装置。
2. The compound semiconductor optical device manufacturing apparatus according to claim 1, wherein the heat source directly heats the substrate by a heat source such as a heater.
【請求項3】第1の化合物半導体がInPであり、第2
の化合物半導体が単層から成るInGaAsあるいはI
nGaAsPであり、第3の化合物半導体層がInGa
As、InGaAsPあるいはInPからなる多層構造
を有することを特徴とする請求項1又は2記載の化合物
半導体光デバイスの製造装置。
3. The first compound semiconductor is InP and the second compound semiconductor is InP.
InGaAs or I consisting of a single layer of compound semiconductor
nGaAsP and the third compound semiconductor layer is InGa
3. The compound semiconductor optical device manufacturing apparatus according to claim 1, which has a multi-layer structure made of As, InGaAsP, or InP.
【請求項4】第1の化合物半導体がInPであり、第2
の化合物半導体層がInP、InGaAsあるいはIn
GaAsPのいずれかを用いた量子井戸構造を有し、第
3の化合物半導体層がInGaAs、InGaAsPあ
るいはInPからなる多層構造を有することを特徴とす
る請求項1又は2記載の化合物半導体光デバイスの製造
装置。
4. The first compound semiconductor is InP and the second compound semiconductor is InP.
The compound semiconductor layer of InP, InGaAs or In
3. A compound semiconductor optical device according to claim 1, wherein the compound semiconductor optical device has a quantum well structure using any of GaAsP and the third compound semiconductor layer has a multi-layer structure composed of InGaAs, InGaAsP or InP. apparatus.
【請求項5】前記エピタキシャル成長する手段が、原料
の一部としてトリエチルガリウム(TEG)を用いるこ
とを特徴とする請求項1乃至4のいずれかに記載の化合
物半導体光デバイスの製造装置。
5. The apparatus for manufacturing a compound semiconductor optical device according to claim 1, wherein the means for epitaxially growing uses triethylgallium (TEG) as a part of the raw material.
【請求項6】当該装置が2LDアレイ、マルチ多波長L
Dアレイ、偏波変調LD、LDと変調器を集積したデバ
イスのいずれかを製造することを特徴とする請求項1乃
至5のいずれかに記載の化合物半導体光デバイスの製造
装置。
6. The device is a 2LD array, multi-multiwavelength L.
6. The compound semiconductor optical device manufacturing apparatus according to claim 1, wherein any one of the D array, the polarization modulation LD, and the device in which the LD and the modulator are integrated is manufactured.
【請求項7】第1の半導体からなる基板上に、該第1の
半導体よりもバンドギャップの小さい第2の半導体層を
局所的に形成し、そののち第1及び第2の半導体の吸収
スペクトルを含む輻射スペクトルを有する熱源により該
基板を加熱しつつ基板上に第3の半導体層を有機金属を
用いてエピタキシャル成長することを特徴とする化合物
半導体光デバイスの製造方法。
7. A second semiconductor layer having a band gap smaller than that of the first semiconductor is locally formed on a substrate made of the first semiconductor, and then the absorption spectra of the first and second semiconductors. A method for producing a compound semiconductor optical device, which comprises epitaxially growing a third semiconductor layer on a substrate using an organic metal while heating the substrate with a heat source having a radiation spectrum containing.
【請求項8】前記熱源はヒータ等の発熱源により前記基
板を直接加熱することを特徴とする請求項7記載の化合
物半導体光デバイスの製造方法。
8. The method for manufacturing a compound semiconductor optical device according to claim 7, wherein the heat source directly heats the substrate by a heat source such as a heater.
【請求項9】第1の化合物半導体がInPであり、第2
の化合物半導体が単層から成るInGaAsあるいはI
nGaAsPであり、第3の化合物半導体層がInGa
As、InGaAsPあるいはInPからなる多層構造
を有することを特徴とする請求項7又は8記載の化合物
半導体光デバイスの製造方法。
9. The first compound semiconductor is InP and the second compound semiconductor is InP.
InGaAs or I consisting of a single layer of compound semiconductor
nGaAsP and the third compound semiconductor layer is InGa
9. The method for manufacturing a compound semiconductor optical device according to claim 7, which has a multi-layered structure made of As, InGaAsP or InP.
【請求項10】第1の化合物半導体がInPであり、第
2の化合物半導体層がInP、InGaAsあるいはI
nGaAsPのいずれかを用いた量子井戸構造を有し、
第3の化合物半導体層がInGaAs、InGaAsP
あるいはInPからなる多層構造を有することを特徴と
する請求項7又は8記載の化合物半導体光デバイスの製
造方法。
10. The first compound semiconductor is InP and the second compound semiconductor layer is InP, InGaAs or I.
has a quantum well structure using any of nGaAsP,
The third compound semiconductor layer is InGaAs, InGaAsP
Alternatively, the compound semiconductor optical device manufacturing method according to claim 7 or 8, wherein the compound semiconductor optical device has a multilayer structure made of InP.
【請求項11】前記エピタキシャル成長する工程が、原
料の一部としてトリエチルガリウム(TEG)を用いる
ことを特徴とする請求項7乃至10のいずれかに記載の
化合物半導体光デバイスの製造方法。
11. The method of manufacturing a compound semiconductor optical device according to claim 7, wherein the step of epitaxially growing uses triethylgallium (TEG) as a part of a raw material.
【請求項12】2LDアレイ、マルチ多波長LDアレ
イ、偏波変調LD、LDと変調器を集積したデバイスの
いずれかを製造することを特徴とする請求項1乃至11
のいずれかに記載の化合物半導体光デバイスの製造方
法。
12. The method according to claim 1, wherein any one of a 2LD array, a multi-multiwavelength LD array, a polarization modulation LD, and a device in which an LD and a modulator are integrated is manufactured.
A method for manufacturing a compound semiconductor optical device according to any one of 1.
JP11554496A 1996-04-12 1996-04-12 Compd. semiconductor optical device manufacturing method and apparatus Pending JPH09283858A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11554496A JPH09283858A (en) 1996-04-12 1996-04-12 Compd. semiconductor optical device manufacturing method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11554496A JPH09283858A (en) 1996-04-12 1996-04-12 Compd. semiconductor optical device manufacturing method and apparatus

Publications (1)

Publication Number Publication Date
JPH09283858A true JPH09283858A (en) 1997-10-31

Family

ID=14665167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11554496A Pending JPH09283858A (en) 1996-04-12 1996-04-12 Compd. semiconductor optical device manufacturing method and apparatus

Country Status (1)

Country Link
JP (1) JPH09283858A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258276A (en) * 2007-04-02 2008-10-23 Furukawa Electric Co Ltd:The Method of manufacturing semiconductor device, and semiconductor device
JP2012059963A (en) * 2010-09-09 2012-03-22 Furukawa Electric Co Ltd:The Method of manufacturing semiconductor optical integrated element
JP2017208543A (en) * 2016-05-13 2017-11-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Semiconductor chip manufacturing method and semiconductor chip
US10388823B2 (en) 2016-05-13 2019-08-20 Osram Opto Semiconductors Gmbh Semiconductor chip and method for producing a semiconductor chip
US10637211B2 (en) 2016-05-13 2020-04-28 Osram Oled Gmbh Light-emitting semiconductor chip and method for producing a semiconductor light-emitting chip

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258276A (en) * 2007-04-02 2008-10-23 Furukawa Electric Co Ltd:The Method of manufacturing semiconductor device, and semiconductor device
JP2012059963A (en) * 2010-09-09 2012-03-22 Furukawa Electric Co Ltd:The Method of manufacturing semiconductor optical integrated element
JP2017208543A (en) * 2016-05-13 2017-11-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Semiconductor chip manufacturing method and semiconductor chip
US10388823B2 (en) 2016-05-13 2019-08-20 Osram Opto Semiconductors Gmbh Semiconductor chip and method for producing a semiconductor chip
US10396106B2 (en) 2016-05-13 2019-08-27 Osram Opto Semiconductors Gmbh Method for producing a semiconductor chip and semiconductor chip
US10637211B2 (en) 2016-05-13 2020-04-28 Osram Oled Gmbh Light-emitting semiconductor chip and method for producing a semiconductor light-emitting chip
US10693033B2 (en) 2016-05-13 2020-06-23 Osram Oled Gmbh Semiconductor chip and method for producing a semiconductor chip
US11004876B2 (en) 2016-05-13 2021-05-11 Osram Oled Gmbh Method for producing a semiconductor chip and semiconductor chip

Similar Documents

Publication Publication Date Title
US6600169B2 (en) Quantum dash device
US5872022A (en) Method for etching a semiconductor method for fabricating semiconductor device method for fabricating semiconductor laser and semiconductor laser
JP3540042B2 (en) Manufacturing method of semiconductor device
EP0896406B1 (en) Semiconductor laser device, optical communication system using the same, and method for producing compound semiconductor
US5790580A (en) Semiconductor optical integrated device
US5684823A (en) Method of fabricating a diffraction grating and a distributed feedback semiconductor laser incorporating the diffraction grating
US8906721B2 (en) Semiconductor light emitting device and method for manufacturing the same
JPH07176827A (en) Manufacture of semiconductor laser with modulator
JP2004179274A (en) Optical semiconductor device
JPH07235732A (en) Semiconductor laser
JP2558744B2 (en) Semiconductor laser device and manufacturing method thereof
EP0680119B1 (en) Fabrication process for semiconductor optical device
US7474683B2 (en) Distributed feedback semiconductor laser
JP2004179657A (en) Iii-v semiconductor device
JPH09283858A (en) Compd. semiconductor optical device manufacturing method and apparatus
JPH08274295A (en) Manufacture of optical semiconductor device
JP2010212664A (en) Semiconductor laser, and method of manufacturing the same
JPH07101674B2 (en) Method for manufacturing optical semiconductor element
JP3242958B2 (en) Optical semiconductor device
KR100602973B1 (en) Single mode laser diode using strain compensated multi-quantum-wells and method for manufacturing the same
EP0717434B1 (en) Method of manufacturing compound semiconductor integrated circuit
JP2546381B2 (en) Distributed feedback semiconductor laser and manufacturing method thereof
JP3066601B2 (en) Method for manufacturing compound semiconductor device
JP3881041B2 (en) Method for manufacturing compound semiconductor device
JP2008053697A (en) Method for manufacturing semiconductor optical integrated element