JPH09283788A - Optical semiconductor integrated circuit - Google Patents

Optical semiconductor integrated circuit

Info

Publication number
JPH09283788A
JPH09283788A JP8095451A JP9545196A JPH09283788A JP H09283788 A JPH09283788 A JP H09283788A JP 8095451 A JP8095451 A JP 8095451A JP 9545196 A JP9545196 A JP 9545196A JP H09283788 A JPH09283788 A JP H09283788A
Authority
JP
Japan
Prior art keywords
isolation region
semiconductor layer
layer
optical
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8095451A
Other languages
Japanese (ja)
Inventor
Tsuyoshi Takahashi
強 高橋
Toshiyuki Okoda
敏幸 大古田
Satoshi Kaneko
智 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP8095451A priority Critical patent/JPH09283788A/en
Publication of JPH09283788A publication Critical patent/JPH09283788A/en
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent optical carriers generated in separation areas from disappearing and the output of photodiodes from deteriorating when the width of the separation areas surrounding the photodiodes is large in an optical semiconductor integrated circuit for forming the photodiodes of two rows and two columns, irradiating the photodiodes with optical spots and detecting dislocation. SOLUTION: When LOCOS oxide films (oxide films having inclinations) 50 are formed on a third separation area 27 in a second epitaxial layer 23, light which is made incident on the separation area diffracts on interfaces having the inclinations of the LOCOS oxide films 50 and light which originally generates the optical carriers in the separation area is generated in the photodiodes. Since impurity concentration is high in the separation area 27, the consumption quantity of the optical carriers is large and the distinction of the optical carriers can be suppressed by diffracting light.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、光半導体集積回路
に関するもので、光ビームを隣り合う光素子(光の量を
検出する)に照射することにより、この光ビームが所定
の位置にあるかどうかを判断するするために用いる光半
導体装置で、特にこの光素子を囲む分離領域の構造に関
するものである
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical semiconductor integrated circuit, and irradiates adjacent optical elements (which detect the amount of light) with a light beam so that the light beam is at a predetermined position. The present invention relates to an optical semiconductor device used for determining whether or not it is concerned, and particularly to the structure of an isolation region surrounding this optical element.

【0002】[0002]

【従来の技術】例えば特開平07−073505号に
は、4つの光素子が2行2列でマトリックス状に配置さ
れている光ICPD1、PD2、PD3およびPD4が
開示されている。つまり図4は、光検出ICで半導体基
板にホトダイオードが作り込まれている。このフォトダ
イオードは、所定の電圧が逆バイアスで印加され、光の
照射を受けたとき、光の量に応じて光電流が流れるもの
である。つまりこの光電流の大きさや受けた量を知るこ
とができるものである。
2. Description of the Related Art For example, Japanese Patent Laid-Open No. 07-073505 discloses optical ICs PD1, PD2, PD3 and PD4 in which four optical elements are arranged in a matrix of 2 rows and 2 columns. That is, in FIG. 4, a photodiode is formed in the semiconductor substrate in the photodetection IC. When a predetermined voltage is applied to the photodiode with a reverse bias and light is applied, a photocurrent flows according to the amount of light. In other words, it is possible to know the magnitude and amount of this photocurrent.

【0003】つまり光ビームスポット1が、この2行2
列のほぼ中央に位置し、4つの光フォトダイオードの出
力が同じであれば、中央に位置していることが確認で
き、当然ずれれば、この4つの出力のバランスが崩れ、
位置がずれていることを確認できる。一方、光ICは、
ホトダイオード以外にTr等が組み込まれ、目的を達成
するために所定の回路を構成している。
That is, the light beam spot 1 is divided into two rows 2
If the outputs of the four photodiodes are located almost in the center of the row and they are the same, it can be confirmed that they are located in the center.
It can be confirmed that the position is shifted. On the other hand, the optical IC
In addition to the photodiode, Tr and the like are incorporated to form a predetermined circuit to achieve the purpose.

【0004】一方、特開平02−142181号のよう
な1段エピタキシャル層の光IC(図5)が公知であ
る。つまり1層のエピタキシャル層2内にフォトダイオ
ード3とTr4が組み込まれていた。ここでフォトダイ
オード3の光感度を上げるためには、光の波長に応じて
エピタキシャル層の厚みを変える必要があった。ところ
が、厚くするためにフォトダイオード3のエピタキシャ
ル層2に空乏化しない部分が生じ、この空乏化しない所
に発生した光キャリアーは、走行時間が長くなり、応答
速度が遅くなる問題があった。またTr側は、コレクタ
抵抗の増大につながり、やはり応答速度が遅くなる問題
があった。
On the other hand, a one-stage epitaxial layer optical IC (FIG. 5) such as Japanese Patent Laid-Open No. 02-142181 is known. That is, the photodiode 3 and the Tr 4 are incorporated in the single epitaxial layer 2. Here, in order to increase the light sensitivity of the photodiode 3, it was necessary to change the thickness of the epitaxial layer according to the wavelength of light. However, due to the increase in thickness, a portion that does not deplete occurs in the epitaxial layer 2 of the photodiode 3, and the photocarrier generated in the non-depleted portion has a problem that the transit time becomes longer and the response speed becomes slower. On the Tr side, there is a problem that the collector resistance is increased and the response speed is also slowed down.

【0005】それを解決するために、図6のような構造
のものが開発された。つまりフォトダイオード3のエピ
タキシャル層は、高比抵抗で厚くすることで、接合容量
を低減し、且つTr4の部分は、低比抵抗で薄くする必
要がある。つまり高比抵抗の2段のエピタキシャル層
5、6にすることで、光の波長に応じた充分な膜厚にで
きると同時に空乏化しない部分を無くすことができる。
一層目のエピタキシャル層5と2層目のエピタキシャル
層6の間に埋込み層7を設けることでコレクタ抵抗を低
減できる。
In order to solve this, a structure as shown in FIG. 6 has been developed. That is, it is necessary to reduce the junction capacitance by making the epitaxial layer of the photodiode 3 thick with high specific resistance, and to make the portion of Tr4 thin with low specific resistance. In other words, by forming the two-stage epitaxial layers 5 and 6 having a high specific resistance, a sufficient film thickness can be obtained according to the wavelength of light, and at the same time, a portion that is not depleted can be eliminated.
By providing the buried layer 7 between the first epitaxial layer 5 and the second epitaxial layer 6, the collector resistance can be reduced.

【0006】[0006]

【発明が解決しようとする課題】エピタキシャル層を厚
くしたためにフォトダイオードのエピタキシャル層に空
乏化しない部分が生じ、この空乏化しない所に発生した
光キャリアーは、走行時間が長くなり、応答速度が遅く
なる問題があるとコメントした。これは、空乏化してい
ない部分において、不純物濃度が高い領域は、光キャリ
アが不純物に衝突しながら移動するためと考えられてい
る。
Since the epitaxial layer of the photodiode has a portion which is not depleted due to the thickening of the epitaxial layer, the photocarrier generated in the portion which is not depleted has a long transit time and a slow response speed. Commented that there was a problem. It is considered that this is because photocarriers move while colliding with impurities in the region where the impurity concentration is high in the non-depleted portion.

【0007】一方、図6に図示したようにP型の分離領
域8があり、ここは一般的にグランドに接地するため、
不純物濃度は高く設定してある。この分離領域は、図4
で考えると、4つの光素子の間にある領域(図では+の
実線に該当する部分)で、ここに光が照射され発生する
光キャリア(発生するホールは、基板側に移動し、電子
は、4つのホトダイオードのいずれかへ移動し、アノー
ド電極へ流れる。)は、前述のようにその移動度が遅く
なる。従って分離領域の幅が広いとホトダイオードの応
答速度が更に遅くなる問題がある。またこの移動の最中
にキャリアが消滅することも考えられる。図8は、図4
のフォトダイオードPD1とPD2上にビームスポット
1を当て、矢印の方向へ水平に走査したときの出力を示
したものである。つまり分離領域でキャリアが消滅して
いるために波線のように出力が低下する。従ってこの出
力が低下するため、演算処理回路で誤動作を引き起こす
問題もあった。
On the other hand, there is a P-type isolation region 8 as shown in FIG. 6, which is generally grounded to the ground.
The impurity concentration is set high. This separation area is shown in FIG.
Considering the above, in the region between the four optical elements (the part corresponding to the + solid line in the figure), photo carriers generated by irradiation with light (generated holes move to the substrate side, electrons generate Of the four photodiodes and flows to the anode electrode.) Has a slower mobility as described above. Therefore, if the width of the isolation region is wide, the response speed of the photodiode becomes slower. It is also possible that carriers disappear during this movement. 8 is shown in FIG.
2 shows the output when the beam spot 1 is applied to the photodiodes PD1 and PD2 and is horizontally scanned in the direction of the arrow. That is, since the carriers disappear in the separation region, the output decreases like a wavy line. Therefore, since this output is reduced, there is a problem in that the arithmetic processing circuit malfunctions.

【0008】[0008]

【課題を解決するための手段】本発明は斯上した課題に
鑑みてなされ、第1に、少なくとも2つの光素子の出力
を比較する光半導体集積回路では、2つの光素子の間に
形成される第3の分離領域に、この第3の分離領域に入
射される光を屈折させて、2つの光素子を形成する第1
層目または第2層目の半導体層へ入射させる手段を設け
ることで解決するものである。分離領域は、不純物が高
濃度にドープされており、ここに入射された光は、前記
手段により光素子の方へ曲げられるため、本来分離領域
で発生して、消滅したり、不純物に衝突しながら光IC
の出力に寄与してゆく光キャリアが、前記半導体層で発
生することになる。
The present invention has been made in view of the above problems. First, in an optical semiconductor integrated circuit that compares the outputs of at least two optical elements, it is formed between two optical elements. A first separation element for refracting the light incident on the third separation area to form two optical elements.
This is solved by providing a means for making the light incident on the semiconductor layer of the second layer or the second layer. The isolation region is highly doped with impurities, and the light incident on the isolation region is bent toward the optical element by the above-mentioned means, so that it originally occurs in the isolation region and disappears or collides with the impurities. While optical IC
Will be generated in the semiconductor layer.

【0009】つまり2つの光素子のほぼ中央に光りビー
ムが当たった場合、分離領域に設けられた前記手段によ
り、入射されるビームがバランス良く両方の光素子へ入
射されるように形成すれば、各光素子の出力が大きく取
れ、しかもこのビームがずれると、両光素子の出力差が
大きく取れ演算の誤動作を防止できる。第2に、1つの
光素子がIC基板に形成された光半導体集積回路では、
前記光素子の周囲に形成される前記第3の分離領域に、
この第3の分離領域に入射される光を屈折させて、前記
光素子を形成する第1層目または第2層目の半導体層へ
入射させる手段を設けると、囲まれたこの手段により、
本来分離領域で発生して、消滅したり、不純物に衝突し
ながら光ICの出力に寄与してゆく光キャリアが、前記
半導体層で発生することになるので、出力が大きく取れ
る。
In other words, when the light beam strikes approximately the center of the two optical elements, the above-mentioned means provided in the separation region can form the incident beams into both optical elements in a well-balanced manner. When the output of each optical element is large and the beam is deviated, the output difference of both optical elements is large and the malfunction of calculation can be prevented. Secondly, in an optical semiconductor integrated circuit in which one optical element is formed on an IC substrate,
In the third isolation region formed around the optical element,
Providing a means for refracting the light incident on the third separation region and making it incident on the semiconductor layer of the first layer or the second layer forming the optical element is surrounded by this means.
Photocarriers that originally generate and disappear in the separation region or contribute to the output of the optical IC while colliding with impurities are generated in the semiconductor layer, so that a large output can be obtained.

【0010】第3に、前記手段を、前記第3の分離領域
との界面が光素子に向かうに従い徐々に厚みを減す傾斜
を有するSi酸化膜にすれば、図9のように、傾斜のあ
るSi酸化膜の所で、ビームが光素子の方に屈折される
ので、出力を大きく取れる。つまりSiの酸化膜の屈折
率nは、1.45で、Si基板の屈折率nは、3.42
である。またSi酸化膜の上にはSi酸化膜と実質同じ
屈折率の材料(例えばn=1.5のパシベーションフィ
ルム)が形成されていれば、酸化膜と半導体層まで実質
直進し、この界面で図のように曲げられる。
Thirdly, if the means is an Si oxide film having an inclination in which the interface with the third isolation region gradually decreases in thickness toward the optical element, as shown in FIG. At a certain Si oxide film, the beam is refracted toward the optical element, so that a large output can be obtained. That is, the refractive index n of the Si oxide film is 1.45, and the refractive index n of the Si substrate is 3.42.
It is. Further, if a material having a refractive index substantially the same as that of the Si oxide film (for example, a passivation film of n = 1.5) is formed on the Si oxide film, the oxide film and the semiconductor layer are substantially straightened, and at this interface, Can be bent like.

【0011】第4に、第2層目の半導体層では、第2の
分離領域の上向き拡散長を、この第2層目の半導体層の
層厚の1/2を越えるように設定し、第3の分離領域
を、第2の分離領域の先端で重畳させることで、第3の
分離領域の横拡散を短く取れる。そのため、第3の分離
領域で発生する光キャリアは、光素子の半導体層へ短時
間で移動でき、またビームは、通過する分離領域の距離
が短くなるため、光素子の光キャリアとして寄与する量
が増加し、スイッチングスピードも増加することにな
る。
Fourth, in the second semiconductor layer, the upward diffusion length of the second isolation region is set to exceed 1/2 of the layer thickness of the second semiconductor layer, By overlapping the third separation region at the tip of the second separation region, the lateral diffusion of the third separation region can be shortened. Therefore, the photocarriers generated in the third separation region can move to the semiconductor layer of the optical element in a short time, and the distance of the separation region through which the beam passes becomes short. Will increase and the switching speed will also increase.

【0012】第5に、第1層目の半導体層では、第1の
分離領域の上向き拡散長を、この第1層目の半導体層厚
の1/2を越えるように設定し、第2層目の半導体層で
は、第2の分離領域の上向き拡散長を、この第2層目の
半導体層の層厚の1/2を越えるように設定する。更
に、第1層目の半導体層では上向きの第1の分離領域と
下向きの第2の分離領域を先端で重畳させ、第2層目の
半導体層では前記第3の分離領域を、第2の分離領域の
先端で重畳させると、第2の分離領域もその横拡散を短
く取れるので、前記第3の作用を更に増すことができ
る。
Fifth, in the semiconductor layer of the first layer, the upward diffusion length of the first isolation region is set so as to exceed 1/2 of the thickness of the semiconductor layer of the first layer. In the eye semiconductor layer, the upward diffusion length of the second isolation region is set to exceed 1/2 of the layer thickness of the second semiconductor layer. Furthermore, in the first semiconductor layer, the upward first isolation region and the downward second isolation region are overlapped at the tip, and in the second semiconductor layer, the third isolation region is overlapped with the second isolation region. By overlapping at the tip of the separation region, the lateral diffusion of the second separation region can be shortened, so that the third action can be further enhanced.

【0013】従って、第3および第4ともに、表面の分
離領域の幅を短くでき、また光は屈折されるので、光が
入射されても、キャリアの消滅が少ない状態で隣り合う
フォトダイオードの出力に寄与することになる。
Therefore, in both the third and fourth embodiments, the width of the isolation region on the surface can be shortened, and the light is refracted, so that even if light is incident, the output of adjacent photodiodes is small with carrier disappearance being small. Will contribute to.

【0014】[0014]

【発明の実施の形態】以下に本発明の第1の実施の形態
を図面を参照しながら詳細に説明する。図4のホトダイ
オードPD1、PD2、PD3およびPD4の近傍には
これらの出力を演算する手段が組み込まれている。つま
り図1および図2は、このPD1とPD2の断面図であ
り、また図3では、演算回路の1要素、つまりTrがフ
ォトダイオードと組み込まれたICの断面図を説明して
いる。PD1とPD2は、同じ構造であるため、まずは
図3でその構造を説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a first embodiment of the present invention will be described in detail with reference to the drawings. In the vicinity of the photodiodes PD1, PD2, PD3 and PD4 of FIG. 4, means for calculating these outputs is incorporated. That is, FIGS. 1 and 2 are sectional views of PD1 and PD2, and FIG. 3 illustrates a sectional view of one element of the arithmetic circuit, that is, an IC in which Tr is incorporated with a photodiode. Since PD1 and PD2 have the same structure, the structure will be described first with reference to FIG.

【0015】同図において、20はP型の単結晶シリコ
ン半導体基板、21は基板20上に気相成長法により形
成した厚さ4〜5μm程度のI型(実質真性である)の
第1のエピタキシャル層、23は第1のエピタキシャル
層21上に気相成長法により形成した厚さ3μm程度の
I型(実質真性である)の第2のエピタキシャル層であ
る。ここで実質真性としたのは、本来真性でエピタキシ
ャル層を積層しても、基板のP型不純物が拡散されて非
常に低濃度のP型になったり、チャンバーの汚染具合に
よりP型或いはN型にもなるからである。しかし極めて
低濃度であればフォトダイオードの空乏層は広がるので
実質問題ではない。
In the figure, 20 is a P-type single crystal silicon semiconductor substrate, and 21 is an I-type (substantially intrinsic) first I-type (substantially intrinsic) film having a thickness of about 4 to 5 μm formed on the substrate 20 by vapor phase epitaxy. The epitaxial layer 23 is an I-type (substantially intrinsic) second epitaxial layer formed on the first epitaxial layer 21 by vapor phase epitaxy and having a thickness of about 3 μm. Here, the term “substantially intrinsic” means that even if the epitaxial layers are intrinsically laminated, the P-type impurities of the substrate are diffused to become a P-type with a very low concentration, or the P-type or N-type is caused depending on the contamination of the chamber. Because it will also be. However, if the concentration is extremely low, the depletion layer of the photodiode expands, so that there is no substantial problem.

【0016】基板20は一般的なバイポーラICのもの
(2〜4Ω・cm)より不純物濃度が低い40〜60Ω
・cmの比抵抗のものを用いる。第1のエピタキシャル
層21はノンドープで積層することにより、積層時で1
000〜1500Ω・cm、拡散領域を形成するための
熱処理を与えた後の完成時で200〜1500Ω・cm
の比抵抗を有する。第2のエピタキシャル層23も同様
に完成時で200〜1500Ω・cmの比抵抗を有す
る。通常のバイポーラICで用いるエピタキシャル層の
比抵抗は0.5〜2.0Ω・cmである。
The substrate 20 has an impurity concentration of 40 to 60 Ω, which is lower than that of a general bipolar IC (2 to 4 Ω · cm).
・ Use a specific resistance of cm. By stacking the first epitaxial layer 21 non-doped,
000 to 1500 Ω · cm, 200 to 1500 Ω · cm at the time of completion after heat treatment for forming a diffusion region
Specific resistance. Similarly, the second epitaxial layer 23 also has a specific resistance of 200 to 1500 Ω · cm when completed. The specific resistance of the epitaxial layer used in a normal bipolar IC is 0.5 to 2.0 Ω · cm.

【0017】第1と第2のエピタキシャル層21,23
は、両者を完全に貫通するP+型分離領域24によって
ホトダイオードPD形成部分とNPNTr形成部分とに
電気的に分離される。この分離領域24は、基板20表
面から上下方向に拡散した第1の分離領域25と、第1
と第2のエピタキシャル層21,23の境界から上下方
向に拡散した第2の分離領域26と、第2のエピタキシ
ャル層23表面から形成した第3の分離領域27から成
り、3者が連結することで第1と第2のエピタキシャル
層22,23を島状の領域に分離する。
First and second epitaxial layers 21, 23
Is electrically separated into a photodiode PD forming portion and an NPNTr forming portion by a P @ + type separating region 24 which completely penetrates both. The isolation region 24 includes a first isolation region 25 that is vertically diffused from the surface of the substrate 20 and a first isolation region 25.
And a second isolation region 26 diffused vertically from the boundary between the second epitaxial layers 21 and 23, and a third isolation region 27 formed from the surface of the second epitaxial layer 23. The first and second epitaxial layers 22 and 23 are separated into island-shaped regions.

【0018】ホトダイオードPD部の第2のエピタキシ
ャル層23表面には、ホトダイオードPDのカソード取
出しとなるN+型拡散領域28を略全面に形成する。第
2のエピタキシャル層23の表面は酸化膜で覆われ、酸
化膜を部分的に開孔したコンタクトホールを介してカソ
ード電極がN+型拡散領域28とコンタクトしている。
また、分離領域24をホトダイオードPDのアノード側
低抵抗取り出し領域として、アノード電極が分離領域2
4の表面にコンタクトしている。
On the surface of the second epitaxial layer 23 of the photodiode PD portion, an N + type diffusion region 28 for taking out the cathode of the photodiode PD is formed on almost the entire surface. The surface of the second epitaxial layer 23 is covered with an oxide film, and the cathode electrode is in contact with the N + type diffusion region 28 through a contact hole which is partially opened in the oxide film.
In addition, the isolation region 24 is used as the anode-side low resistance extraction region of the photodiode PD, and the anode electrode is used as the isolation region 2.
The surface of 4 is contacted.

【0019】また第3の分離領域27には、エピタキシ
ャル層との界面に於いて傾斜を有するSi酸化膜50が
設けられている。この酸化膜界面は、分離領域に於い
て、フォトダイオードPDに向かい上方に向かった傾斜
を有する。つまり第3の分離領域との界面が光素子に向
かうに従い徐々に厚みを減す傾斜を有するSi酸化膜に
すれば、図9のように、傾斜のあるSi酸化膜の所で、
ビームが光素子の方に屈折される。
The third isolation region 27 is provided with a Si oxide film 50 having a slope at the interface with the epitaxial layer. This oxide film interface has an inclination in the isolation region that is directed upward toward the photodiode PD. That is, if the interface with the third isolation region is an inclined Si oxide film whose thickness gradually decreases toward the optical element, as shown in FIG. 9, at the inclined Si oxide film,
The beam is refracted towards the optical element.

【0020】本発明は、この入射されるビームを曲げて
フォトダイオードへ入射させる手段を設けることにその
特徴を有する。この手段としては、例えばLOCOS酸
化膜、V溝および他の方法により形成したものが考えら
れ、そのなかでも、光素子に向かうに従い徐々に厚みを
減す傾斜を有するSi酸化膜が考えられる。例えば1番
目のLOCOS酸化膜と3番目のSi酸化膜は、主旨は
同じで、光素子に向かうに従い徐々に厚みが減るもので
有ればよい。特にLOCOS酸化膜は、この形成領域以
外に耐酸化膜のシリコン窒化膜を形成し、酸化すること
により形成することができる。
The present invention is characterized in that a means for bending the incident beam to enter the photodiode is provided. As this means, for example, a LOCOS oxide film, a V-groove, or another method formed is considered, and among them, a Si oxide film having an inclination whose thickness gradually decreases toward the optical element is considered. For example, the first LOCOS oxide film and the third Si oxide film have the same purpose, and the thickness may be gradually reduced toward the optical element. In particular, the LOCOS oxide film can be formed by forming a silicon nitride film, which is an oxidation resistant film, in a region other than this formation region and then oxidizing it.

【0021】つまりSiの酸化膜の屈折率nは、1.4
5で、Si基板の屈折率nは、3.42である。またS
i酸化膜の上にはSi酸化膜と実質同じ屈折率の材料
(例えばn=1.5のパシベーションフィルム)が形成
されていれば、酸化膜と半導体層の界面まで実質直進
し、この界面で図のように曲げられる。またV溝にあっ
ては、実質第3の分離領域に形成すれば、この溝と半導
体層との界面に傾斜を有し、光を屈折させることができ
る。
That is, the refractive index n of the Si oxide film is 1.4.
5, the Si substrate has a refractive index n of 3.42. Also S
If a material having a refractive index substantially the same as that of the Si oxide film (for example, a passivation film with n = 1.5) is formed on the i oxide film, it will go straight to the interface between the oxide film and the semiconductor layer, and at this interface. Can be bent as shown. Further, if the V groove is formed substantially in the third separation region, the interface between the groove and the semiconductor layer has an inclination, and light can be refracted.

【0022】図9に示すように、上から入射される光
が、分離領域とLOCOS酸化膜の界面に到達する。そ
この傾斜に対する法線を引き、法線と光線との角度をそ
れぞれI、I′とすれば、n(1.45)×Sin I=n
(3.42)×Sin I′の関係で屈折される。例えばPD
表面に対し光が垂直に入り、I=45度となった場合、
I′=17度程度となり、前記垂直に入る光がPD側に
28度曲げられる。
As shown in FIG. 9, the light incident from above reaches the interface between the isolation region and the LOCOS oxide film. If a normal line to the inclination is drawn and the angles between the normal line and the light ray are I and I ′, respectively, n (1.45) × Sin I = n
It is refracted by the relationship of (3.42) × Sin I ′. For example PD
When the light enters the surface perpendicularly and becomes I = 45 degrees,
I '= about 17 degrees, and the light entering vertically is bent to the PD side by 28 degrees.

【0023】またLOCOS酸化膜で説明するが傾斜の
作り方も若干の工夫が必要となる。2つ以上のフォトダ
イオードの比較をするような場合、図1の真ん中のLO
COS酸化膜は、分離領域の両端で終端する必要があ
る。つまり左の傾斜の部分は左のPD1へ、右の傾斜部
は右のPD2へ光が入射されることに意味がある。一
方、両側の分離領域では、真ん中のように終結させても
良いし、内側だけ傾斜を持たせ、外側には傾斜部を持た
せなくても良い。また図1の右側のLOCOS酸化膜の
ように、LOCOS酸化膜の傾斜を第3の分離領域の左
端から右端にまで形成されるように形成すれば、第3の
分離領域に入る光は全て左へ曲げられるのでより効率を
向上させることができる。
Although a LOCOS oxide film will be described, some ingenuity is required for the method of forming the slope. When comparing two or more photodiodes, the LO in the middle of FIG.
The COS oxide film needs to be terminated at both ends of the isolation region. That is, it is significant that the light is incident on the left PD1 at the left slanted portion and the light is incident on the right PD2 at the right slanted portion. On the other hand, the separation regions on both sides may be terminated as in the middle, or may be inclined only on the inner side and may not be inclined on the outer side. Further, like the LOCOS oxide film on the right side of FIG. 1, if the slope of the LOCOS oxide film is formed from the left end to the right end of the third isolation region, all the light entering the third isolation region is left. Since it can be bent, the efficiency can be further improved.

【0024】このことは、図3に於いても言え、1つの
フォトダイオードと1つの演算回路が対となっている場
合は、図1の右側のLOCOS酸化膜を図3の中央の分
離領域上に設けた方がより出力が取れる。またTr側の
LOCOS酸化膜を図1の左側のようなLOCOS酸化
膜(第3の分離領域で終端するもの)にすると、キャリ
アがTrの中で発生するので好ましくない時もある。
This can be said also in FIG. 3. When one photodiode and one arithmetic circuit are paired, the LOCOS oxide film on the right side of FIG. 1 is placed on the isolation region in the center of FIG. It is possible to obtain more output by installing in. If the LOCOS oxide film on the Tr side is a LOCOS oxide film (which terminates in the third isolation region) as shown on the left side of FIG. 1, carriers may be generated in Tr, which is not preferable in some cases.

【0025】従って2つのホトダイオード間では、図1
の真ん中のLOCOS酸化の間のように両端で傾斜が終
わるものを用いる必要があるが、両側のLOCOS酸化
膜は、分離領域の両側で傾斜が終わるもの(図では
左)、PDと分離領域の界面から外側に向かうに連れず
っと傾斜を有するもの(図では右)どちらでも良い。更
に図3のTrの断面図に於いて、Trと分離領域の界面
から分離領域の外側に向かうに連れ厚みを徐々に増すL
OCOS酸化膜(図1の右側のLOCOS酸化膜)を設
けても良いし、分離領域の両端で傾斜が終端するもので
も良い。更に別の表現を使えば、この界面の傾斜は、分
離領域の内側から外側に向かい設けられていれば良く、
分離領域全てでも良いし、一部でも良い。
Therefore, between the two photodiodes, as shown in FIG.
It is necessary to use the one whose slope ends at both ends as in the middle of the LOCOS oxidation, but the LOCOS oxide film on both sides has slope that ends on both sides of the isolation region (left in the figure), PD and the isolation region. It does not matter which one has a slope that gradually increases from the interface toward the outside (right in the figure). Further, in the cross-sectional view of Tr in FIG. 3, the thickness L gradually increases from the interface between Tr and the separation region toward the outside of the separation region.
An OCOS oxide film (a LOCOS oxide film on the right side in FIG. 1) may be provided, or a slope may be terminated at both ends of the isolation region. In other words, the slope of this interface should be from the inside to the outside of the separation region,
The separation area may be all or a part.

【0026】続いて、Trの方を説明する。NPNTr
部の第1と第2のエピタキシャル層21,23の境界部
には、N+型の埋め込み層29が埋め込まれている。埋
め込み層29上方の第2のエピタキシャル層23表面に
は、第2のエピタキシャル層23の比抵抗を低下しNP
NTrのコレクタとなるN型のコレクタ領域30が埋め
込み層29と連結するように形成されている。コレクタ
領域30の表面にはNPNTrのP型のベース領域3
1、N+型のエミッタ領域32、およびN+型のコレクタ
コンタト領域33を形成する。各拡散領域上にはAl電
極(図示せず)がコンタクトし、酸化膜上を延在するこ
のAl配線が各素子を連結することにより、ホトダイオ
ードPDが光信号入力部を、NPNTrが他の素子と共
に信号処理回路(演算回路)を構成する。
Next, Tr will be described. NPNTr
At the boundary between the first and second epitaxial layers 21 and 23, a N + type buried layer 29 is buried. On the surface of the second epitaxial layer 23 above the buried layer 29, the specific resistance of the second epitaxial layer 23 is lowered and NP
An N type collector region 30 serving as a collector of NTr is formed so as to be connected to buried layer 29. On the surface of the collector region 30, a P-type base region 3 of NPNTr is formed.
1, an N + type emitter region 32 and an N + type collector contact region 33 are formed. An Al electrode (not shown) is in contact with each diffusion region, and the Al wiring extending on the oxide film connects the respective elements, whereby the photodiode PD serves as an optical signal input portion and the NPNTr serves as another element. Together with this, it forms a signal processing circuit (arithmetic circuit).

【0027】斯る構造におけるホトダイオードPDは、
カソード電極に+5Vの如きVcc電位を、アノード電極
にGND電位を印加した逆バイアス状態で動作させる。
第1と第2のエピタキシャル層21,23をP型高比抵
抗層としたので、上記逆バイアスを与えるとN+カソー
ド領域28と第2のエピタキシャル層23との接合面か
ら空乏層が第1と第2のエピタキシャル層21,23内
に大きく拡がり、その厚みは第1と第2のエピタキシャ
ル層21,23の厚みの和に等しい程度の厚みに達す
る。この厚みについては後述する。
The photodiode PD in such a structure is
The cathode electrode is operated in a reverse bias state in which a Vcc potential such as +5 V is applied and an anode electrode is applied with a GND potential.
Since the first and second epitaxial layers 21 and 23 are P-type high resistivity layers, when the reverse bias is applied, the depletion layer becomes the first depletion layer from the junction surface between the N + cathode region 28 and the second epitaxial layer 23. And spreads greatly in the second epitaxial layers 21, 23, and reaches a thickness equal to the sum of the thicknesses of the first and second epitaxial layers 21, 23. This thickness will be described later.

【0028】ホトダイオード21部に波長635nmの
如き光入射があると、入射光はシリコン表面から10μ
以上の深さまで達する(図14参照)。この入射光によ
り光生成キャリアが発生し、キャリアの移動によって光
電流となる。前記光生成キャリアの発生は、空乏層内で
発生する空乏層内生成キャリアと空乏層外で発生する空
乏層外生成キャリアとに大別される。空乏層内生成キャ
リアは電界に引かれることによって瞬時に移動できる
が、空乏層外生成キャリアは移動が拡散によるため応答
が鈍くなる。本願の構成によれば、第1と第2のエピタ
キシャル層21,23全体に拡がる厚い空乏層で入射光
を受けるので、その殆どを空乏層内生成キャリアに変換
でき、ホトダイオードPDの高速応答を可能にできる。
尚、N+カソード領域28をエミッタ拡散による高濃度
で浅い(0.3〜1.0μ)領域で形成したので、カソ
ード領域28での空乏層外生成キャリアの発生量は少な
い。しかも、高濃度であることからカソード領域28で
発生した光生成キャリアは即消滅し、または極めて短時
間でカソード電極に達することができる。よって拡散移
動による遅延電流は極めて小さい。
When light having a wavelength of 635 nm is incident on the photodiode 21, the incident light is 10 μm from the silicon surface.
It reaches the above depth (see FIG. 14). The incident light generates photo-generated carriers, and the carriers move into photocurrent. The generation of the photogenerated carriers is roughly classified into carriers generated in the depletion layer generated in the depletion layer and carriers generated outside the depletion layer generated outside the depletion layer. The carriers generated in the depletion layer can be instantaneously moved by being attracted by the electric field, but the carriers generated outside the depletion layer have a slow response because the movement is caused by diffusion. According to the configuration of the present application, since the incident light is received by the thick depletion layer spreading over the first and second epitaxial layers 21 and 23, most of the incident light can be converted into the generated carriers in the depletion layer, which enables the high speed response of the photodiode PD. You can
Since the N + cathode region 28 is formed in a high concentration and shallow (0.3 to 1.0 μ) region due to emitter diffusion, the amount of carriers generated outside the depletion layer in the cathode region 28 is small. Moreover, because of the high concentration, the photo-generated carriers generated in the cathode region 28 are immediately extinguished or can reach the cathode electrode in an extremely short time. Therefore, the delay current due to diffusion movement is extremely small.

【0029】さらに、P+分離領域24をアノード取出
しとし、その分離領域24が基板20深部にまで拡散形
成されているので、アノード取出し抵抗が小さい。一方
のNPNTrは、第2のエピタキシャル層23に形成し
たコレクタ領域30によってコレクタに適した不純物濃
度に設定できるので、トランジスタ特性を満足させるこ
とができる。しかも2段エピタキシャルを用いることに
より第2のエピタキシャル層23のみをN型反転させれ
ば済むので、拡散熱処理時間が極端に長くならずに済
む。
Further, since the P + isolation region 24 is used as the anode extraction and the isolation region 24 is diffused and formed to the deep portion of the substrate 20, the anode extraction resistance is small. One of the NPNTrs can be set to an impurity concentration suitable for the collector by the collector region 30 formed in the second epitaxial layer 23, so that the transistor characteristics can be satisfied. Moreover, by using the two-step epitaxial method, only the second epitaxial layer 23 needs to be N-type inverted, so that the diffusion heat treatment time does not become extremely long.

【0030】従って本発明構造によれば、高速のホトダ
イオードPDとNPNTrとを一体化共存することがで
きるものである。次に図1および図2について説明す
る。両図ともに図3のPDを連ねたもので、前に説明し
たので詳述はしないが、構造としては、第3の分離領域
に傾斜を有する酸化膜を形成したこと、および第3の分
離領域27を浅くしたことにその特徴を有する。
Therefore, according to the structure of the present invention, the high speed photodiode PD and the NPNTr can coexist together. Next, FIG. 1 and FIG. 2 will be described. In both figures, the PDs of FIG. 3 are connected, and the detailed description is omitted because it has been described above. However, the structure is such that an inclined oxide film is formed in the third isolation region, and the third isolation region is formed. The feature is that 27 is shallow.

【0031】図1および図2は、図4のような複数のフ
ォトダイオードの出力差をみて、光ビームがずれている
かどうかを見るもので、図4の+形状の実線部、または
外側の口の字状の実線部および両者を含めた田の字状の
実線部に前記酸化膜を形成することでその効果を発生す
る。特に最初の+形状の部分は、図8のフォトダイオー
ドの出力を、波線から実線の方向に向けて高める効果が
ある。図1に戻れば、中央のLOCOS酸化膜がこれに
該当し、ビームスポットの中央が分離領域の中央に来て
いるものとして描いてある。つまりLOCOS酸化膜が
無ければ、高濃度の分離領域に入射された光は、光キャ
リアを生成し、このキャリアの移動度が遅かったり、キ
ャリアが消滅したりするが、LOCOS酸化膜が有れば
図9のように曲げられるので、この分両方のフォトダイ
オードに分配でき、図8の実線の出力のようにその値を
高めることができる。ここの部分は、理想的には、両者
出力の半分が最大出力となり、これにできるだけ近づけ
た方が演算精度が向上でき、メリットを有するものであ
る。
FIGS. 1 and 2 show whether or not the light beams are deviated by observing the output difference of the plurality of photodiodes as shown in FIG. 4, and the + -shaped solid line portion in FIG. The effect is generated by forming the oxide film on the solid line portion of the square shape and the solid line portion of the square shape including both of them. In particular, the first + -shaped portion has the effect of increasing the output of the photodiode of FIG. 8 from the wavy line to the solid line. Returning to FIG. 1, the center LOCOS oxide film corresponds to this, and the center of the beam spot is drawn as the center of the isolation region. That is, without the LOCOS oxide film, the light incident on the high-concentration separation region generates photocarriers, and the mobility of the carriers is slow or the carriers disappear, but if the LOCOS oxide film is present, Since it is bent as shown in FIG. 9, it can be distributed to both photodiodes by this amount, and its value can be increased like the output of the solid line in FIG. In this part, ideally, half of both outputs becomes the maximum output, and it is advantageous that the calculation accuracy can be improved by bringing the output as close to this as possible.

【0032】一方、1つのフォトダイオードと演算素子
が対で形成されているもの、つまり光が入ったか入らな
いかの判断を基本的に行う素子では、図3のようにフォ
トダイオードPDをLOCOSで囲むことに意義があ
る。つまり本来分離領域に入射する光は、前述のように
寄与するものが少ないが、LOCOSを設けることで、
図3の矢印のように、分離領域に入射する光を屈折させ
てフォトダイオード領域内に入射させることができ、フ
ォトダイオードの出力を大きく取ることができる。これ
は図4外側の口の字状の実線部に於いても同じ事が言え
る。
On the other hand, in a device in which one photodiode and an arithmetic element are formed in a pair, that is, in an element that basically determines whether light enters or does not enter, the photodiode PD is replaced by LOCOS as shown in FIG. Surrounding is significant. That is, the light that originally enters the separation region does not contribute much as described above, but by providing LOCOS,
As indicated by the arrow in FIG. 3, the light incident on the separation region can be refracted and incident on the photodiode region, and a large output of the photodiode can be obtained. The same can be said for the solid line portion of the mouth shape on the outer side of FIG.

【0033】続いて第3の分離領域の拡散深さを浅くし
た事について説明する。つまり第2層目のエピタキシャ
ル層23に於いて、第2の分離領域26の上方拡散長を
第2のエピタキシャル層23の厚みの半分を超える長さ
に拡散すれば、第3の分離領域は、エピタキシャル層2
3の厚みの半分未満になるため、その分第3の分離領域
27の横拡散を短くできる(T3<<L2/2)。例え
ば図4のビームスポット1が図1や図2の中央の分離領
域24およびその近傍に照射されると、第3の分離領域
27の幅が短いため、ここに照射された光により発生す
るキャリアは、消滅されるものが抑制され、隣接するフ
ォトダイオードPD1、PD2に流れるため、応答速度
の遅延を抑制すると同時に図8の実線のようにその出力
を引き上げることができる。
Next, the reason why the diffusion depth of the third isolation region is made shallow will be described. That is, in the second epitaxial layer 23, if the upper diffusion length of the second isolation region 26 is diffused to a length exceeding half the thickness of the second epitaxial layer 23, the third isolation region becomes Epitaxial layer 2
Since it is less than half the thickness of 3, the lateral diffusion of the third separation region 27 can be shortened accordingly (T3 << L2 / 2). For example, when the beam spot 1 in FIG. 4 is irradiated to the central separation region 24 in FIG. 1 and FIG. 2 and the vicinity thereof, the width of the third separation region 27 is short, so that carriers generated by the light irradiated here are generated. Since what is eliminated is suppressed and flows to the adjacent photodiodes PD1 and PD2, it is possible to suppress the delay of the response speed and simultaneously increase the output thereof as shown by the solid line in FIG.

【0034】以上は第3の分離領域27の横方向のみを
考えたが、図2は、更に第2の分離領域についても考慮
したものである。つまり第1の分離領域の上拡散長さを
第1のエピタキシャル層21の厚みL1の半分を越える
長さにし、第2の分離領域26の先端が第1の分離領域
25と重畳し、且つ第2のエピタキシャル層23の厚み
L2の半分を超えるようにすれば、第2の分離領域26
も第3の分離領域27の横方向の拡散長さを短くできる
為、両方の横幅を短くできる。図7を見ると、7μm程
度で光の90パーセントが吸収され、また表面から1μ
m、1μmから2μm、2μmから3μmと深くなるに
連れ、その吸収は少なくなっている。従って分離領域に
於いて、表面ほど吸収は大きくその幅を短くすれば、隣
接するホトダイオードの出力に寄与するキャリアは、消
滅せずホトダイオードへと流れてゆく。
Although only the lateral direction of the third separation area 27 has been considered above, FIG. 2 also considers the second separation area. That is, the upper diffusion length of the first isolation region is set to a length that exceeds half the thickness L1 of the first epitaxial layer 21, the tip of the second isolation region 26 overlaps with the first isolation region 25, and If the thickness exceeds the half of the thickness L2 of the second epitaxial layer 23, the second isolation region 26
Also, since the lateral diffusion length of the third isolation region 27 can be shortened, both lateral widths can be shortened. Looking at FIG. 7, 90% of the light is absorbed at about 7 μm, and 1 μm from the surface.
m, 1 μm to 2 μm, 2 μm to 3 μm, the deeper the absorption becomes. Therefore, in the isolation region, if the absorption is greater toward the surface and the width thereof is shortened, carriers that contribute to the output of the adjacent photodiode do not disappear and flow to the photodiode.

【0035】更には第1のエピタキシャル層の厚みL1
よりも第2のエピタキシャル層L2を薄くすれば、分離
領域26,27の横幅を更に短くできる。例えば、図1
の第1及び第2のエピタキシャル層の厚みL1,L2を
同じにし、第1の分離領域の上拡散長と第2の分離領域
の下拡散長を実質同じにした場合は、第2の分離領域の
横幅は、拡散孔の幅+2×0.8×L1/2程度とな
る。しかし図2のように、L2<L1で第1の分離領域
の上拡散長を第1のエピタキシャル層厚みL1の半分を
越えるように設定すれば、第2の分離領域の下拡散長
は、L1/2未満ですみ、このL1/2未満の第2の分
離領域が第2のエピタキシャル層23へ拡散し、第2の
エピタキシャル層23の厚みが第1のエピタキシャル層
の厚みよりも薄く、且つ第2のエピタキシャル層23の
厚みL2/2を越えれば、第2の分離領域26、第3の
分離領域27は、前述した拡散孔の幅+2×L1/2よ
りも更に短くなる。
Further, the thickness L1 of the first epitaxial layer
By making the second epitaxial layer L2 thinner than that, the lateral width of the isolation regions 26 and 27 can be further shortened. For example, FIG.
When the thicknesses L1 and L2 of the first and second epitaxial layers are the same and the upper diffusion length of the first isolation region and the lower diffusion length of the second isolation region are substantially the same, the second isolation region Has a width of about + 2 × 0.8 × L1 / 2 of the diffusion hole. However, as shown in FIG. 2, if L2 <L1 and the upper diffusion length of the first isolation region is set to exceed half the first epitaxial layer thickness L1, the lower diffusion length of the second isolation region becomes L1. Less than 1/2, the second isolation region of less than L1 / 2 diffuses into the second epitaxial layer 23, the thickness of the second epitaxial layer 23 is smaller than that of the first epitaxial layer 23, and When the thickness L2 / 2 of the second epitaxial layer 23 is exceeded, the second isolation region 26 and the third isolation region 27 become shorter than the width + 2 × L1 / 2 of the diffusion hole described above.

【0036】例えば、L1(約3.5μm)+L2(約
3.5μm)をほぼ7μmとし、第1〜第3の分離領域
の拡散深さを約2μmとすれば、第3の分離領域の横幅
は、約4.2μmとなる。(ただし全ての拡散孔の幅を
1μmとする。)しかし、L1(約4μm)+L2(約
3μm)をほぼ7μmとし、第1の分離領域の上拡散を
2.6μm、第2の分離領域の上下拡散を2μm、第3
の分離領域の拡散深さを約1.5μmとすれば、第3、
第2および第1の分離領域の横幅は、約3.4、4.2
および5.2μmとなる(ただし全ての拡散孔の幅を1
μmとする。)。
For example, if L1 (about 3.5 μm) + L2 (about 3.5 μm) is about 7 μm and the diffusion depth of the first to third isolation regions is about 2 μm, the width of the third isolation region is Is about 4.2 μm. (However, the width of all the diffusion holes is set to 1 μm.) However, L1 (about 4 μm) + L2 (about 3 μm) is set to about 7 μm, and the upper diffusion of the first separation region is 2.6 μm and that of the second separation region. Vertical diffusion of 2 μm, third
If the diffusion depth of the isolation region is about 1.5 μm,
The widths of the second and first isolation regions are about 3.4 and 4.2.
And 5.2 μm (provided that the width of all diffusion holes is 1
μm. ).

【0037】またエピタキシャル層が全体で7μmであ
っても、光の残りの10%は、この7μmのエピタキシ
ャル層を通り過ぎ基板21まで到達することになる。し
かし光は屈折されるため、残り10%の内の一部は、光
の進行方向に対するエピタキシャル層の厚みが見かけ状
厚くなる。特に図1の様な、1つのフォトダイオードで
オンオフ制御するような素子では、LOCOS酸化膜を
通過する光は、屈折されて見掛け上半導体層を通過する
長さが長くなるため、基板に到達して光キャリアの生成
として働かない光を半導体層内に取り込める。
Even if the epitaxial layer is 7 μm in total, the remaining 10% of the light reaches the substrate 21 by passing through the epitaxial layer of 7 μm. However, since the light is refracted, a part of the remaining 10% has an apparently thick epitaxial layer in the traveling direction of the light. In particular, in an element whose ON / OFF is controlled by one photodiode as shown in FIG. 1, the light passing through the LOCOS oxide film is refracted and apparently passes through the semiconductor layer for a long time, so that it reaches the substrate. Light that does not work as the generation of photocarriers can be taken into the semiconductor layer.

【0038】[0038]

【発明の効果】以上に説明した通り、本発明によれば、
第1に、少なくとも2つの光素子の出力を比較する光半
導体集積回路では、2つの光素子の間に形成される第3
の分離領域に、この第3の分離領域に入射される光を屈
折させて、2つの光素子を形成する第1層目または第2
層目の半導体層へ入射させる手段を設けるために本来分
離領域で発生して、消滅したり、不純物に衝突しながら
光ICの出力に寄与してゆく光キャリアが、前記半導体
層内の空乏層内で発生することになる。
As described above, according to the present invention,
First, in an optical semiconductor integrated circuit that compares the outputs of at least two optical elements, a third semiconductor element formed between two optical elements is used.
Of the first layer or the second layer that forms two optical elements by refracting the light incident on the third isolation region into the second isolation region.
The depletion layer in the semiconductor layer is a photocarrier which originally contributes to the output of the photo IC while being generated in the isolation region and disappearing or colliding with impurities in order to provide a means for making the light incident on the second semiconductor layer. Will occur within.

【0039】つまり2つの光素子の出力が大きく取れ、
しかもこのビームがずれると、両光素子の出力差が大き
く取れ演算の誤動作を防止できる。第2に、1つの光素
子がIC基板に形成された光半導体集積回路では、前記
光素子の周囲に形成される前記第3の分離領域に、この
第3の分離領域に入射される光を屈折させて、前記光素
子を形成する第1層目または第2層目の半導体層へ入射
させる手段を設けると、囲まれたこの手段により、本来
分離領域で発生して、消滅したり、不純物に衝突しなが
ら光ICの出力に寄与してゆく光キャリアが、前記半導
体層で発生することになるので、出力が大きく取れる。
That is, the outputs of the two optical elements can be made large,
Moreover, if the beams are deviated, the output difference between the two optical elements can be made large, and a malfunction of calculation can be prevented. Secondly, in an optical semiconductor integrated circuit in which one optical element is formed on an IC substrate, the light incident on the third isolation region is supplied to the third isolation region formed around the optical element. When a means for refracting the light and making it incident on the first or second semiconductor layer forming the optical element is provided, the enclosed means originally generate and disappear in the isolation region, and impurities are generated. Optical carriers that contribute to the output of the optical IC while colliding with are generated in the semiconductor layer, so that a large output can be obtained.

【0040】第3に、前記手段を、前記第3の分離領域
との界面が光素子に向かうに従い徐々に厚みを減す傾斜
を有するSi酸化膜にすれば、図9のように、傾斜のあ
るSi酸化膜の所で、ビームが光素子の方に屈折される
ので、出力を大きく取れる。第4に、第2の分離領域を
第2層目のエピタキシャル層の厚みの半分を超えるよう
に設定すれば、第3の分離領域は、第2のエピタキシャ
ル層表面から若干拡散すれば良く、その結果、第3の分
離領域の横幅を短くできる。つまり図4の+字の実線領
域が、この分離領域であり、その横幅が非常に短くで
き、しかも図7のように表面ほど光の吸収率が高いこと
を考えると、分離領域に入射したビームスポットにより
発生したキャリアは、その消滅が低減され隣接するフォ
トダイオードPD1〜PD4にバランス良く入り込み
む。そのためホトダイオードの出力電流は、従来のもの
と比べ増大し、図8の実線のようになる。その結果、隣
接する演算回路により比較されて、前記ビームの位置を
比較するわけであるが、その精度が向上する。
Thirdly, if the means is an Si oxide film having an inclination in which the interface with the third isolation region gradually decreases in thickness toward the optical element, as shown in FIG. At a certain Si oxide film, the beam is refracted toward the optical element, so that a large output can be obtained. Fourth, if the second isolation region is set to exceed more than half the thickness of the second epitaxial layer, the third isolation region may diffuse slightly from the surface of the second epitaxial layer. As a result, the width of the third separation region can be shortened. That is, the solid line region of the + character in FIG. 4 is this separation region, and its lateral width can be made extremely short, and considering that the surface has a higher light absorption rate as shown in FIG. The carriers generated by the spots are reduced in disappearance and enter the adjacent photodiodes PD1 to PD4 in a well-balanced manner. Therefore, the output current of the photodiode is increased as compared with the conventional one, and becomes as shown by the solid line in FIG. As a result, the positions of the beams are compared with each other by the adjacent arithmetic circuits, but the accuracy is improved.

【0041】第5に、第1の分離領域の上拡散を第1の
エピタキシャル層厚の半分を超えるようにし、第2の分
離領域の下拡散先端は、第1の分離領域の先端と重畳す
るようにすれば、第2の分離領域の横幅が短くでき、更
にはこの第2の分離領域の上拡散を第2のエピタキシャ
ル層厚の半分を超えるように設定すれば、第3の分離領
域は、更に短くできる。
Fifth, the upper diffusion of the first isolation region is made to exceed more than half the thickness of the first epitaxial layer, and the lower diffusion tip of the second isolation region overlaps with the tip of the first isolation region. By doing so, the lateral width of the second isolation region can be shortened, and further, if the upper diffusion of the second isolation region is set to exceed half of the second epitaxial layer thickness, the third isolation region becomes , Can be made shorter.

【0042】特に、第2のエピタキシャル層厚を第1の
エピタキシャル層厚よりも薄くすれば、第2の分離領域
の拡散深さは、この薄い第2のエピタキシャル層の半分
を超えればよく、その分第3の分離領域の拡散深さもよ
り浅くて済む。従って第2の分離領域までその幅を狭く
でき、この領域までここに発生するキャリアの消滅を抑
制でき、隣接するフォトダイオードにキャリアを流すこ
とができ出力をより高く取ることができる。
Particularly, if the thickness of the second epitaxial layer is smaller than that of the first epitaxial layer, the diffusion depth of the second isolation region may exceed half of that of the thin second epitaxial layer. Therefore, the diffusion depth of the third isolation region can be shallower. Therefore, the width can be narrowed to the second isolation region, the disappearance of carriers generated here can be suppressed, the carriers can be made to flow to the adjacent photodiode, and the output can be made higher.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態の光半導体集積回路
を説明する断面図である。
FIG. 1 is a cross-sectional view illustrating an optical semiconductor integrated circuit according to a first embodiment of the present invention.

【図2】本発明の第2の実施の形態の光半導体集積回路
を説明する断面図である。
FIG. 2 is a sectional view illustrating an optical semiconductor integrated circuit according to a second embodiment of the present invention.

【図3】本発明の第3の実施の形態の光半導体集積回路
を説明する断面図である。
FIG. 3 is a sectional view illustrating an optical semiconductor integrated circuit according to a third embodiment of the present invention.

【図4】従来例の光半導体集積回路を示す平面図であ
る。
FIG. 4 is a plan view showing a conventional optical semiconductor integrated circuit.

【図5】従来の光半導体集積回路の断面図である。FIG. 5 is a cross-sectional view of a conventional optical semiconductor integrated circuit.

【図6】従来の光半導体集積回路を説明する断面図であ
る。
FIG. 6 is a sectional view illustrating a conventional optical semiconductor integrated circuit.

【図7】Si表面から深さ方向に渡る光の吸収率を示し
た図である。
FIG. 7 is a diagram showing the absorptance of light from the Si surface in the depth direction.

【図8】図11の矢印方向にビームを走査したときの出
力を示す図である。
8 is a diagram showing an output when a beam is scanned in a direction of an arrow in FIG.

【図9】LOCOS酸化膜における光の屈折を説明した
図である。
FIG. 9 is a diagram illustrating refraction of light in a LOCOS oxide film.

【図10】V溝に於ける光の屈折を説明した図である。FIG. 10 is a diagram illustrating refraction of light in a V groove.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に2層の半導体層が積層さ
れ、前記半導体層には少なくとも2つの光素子が組み込
まれ、この2つの光素子間には、前記半導体基板から第
2層目の半導体層まで到達する分離領域で囲まれて成
り、 前記分離領域は、前記半導体基板と前記1層目の半導体
層の境界から広がる第1の分離領域と、前記第1層目の
半導体層と前記第2層目の半導体層の境界から広がる第
2の分離領域と、前記第2層目の半導体層の表面から下
層に広がる第3の分離領域を有する光半導体集積回路に
於いて、 前記2つの光素子の間に形成される前記第3の分離領域
には、この第3の分離領域に入射される光を屈折させ
て、前記2つの光素子を形成する第1層目または第2層
目の半導体層へ入射させる手段を設けることを特徴とし
た光半導体集積回路。
1. A two-layer semiconductor layer is laminated on a semiconductor substrate, at least two optical elements are incorporated in the semiconductor layer, and a second layer from the semiconductor substrate is provided between the two optical elements. The isolation region is surrounded by an isolation region that reaches the semiconductor layer, and the isolation region extends from a boundary between the semiconductor substrate and the first semiconductor layer, the first semiconductor layer, and the first isolation region. An optical semiconductor integrated circuit having a second isolation region extending from a boundary of a second semiconductor layer and a third isolation region extending from a surface of the second semiconductor layer to a lower layer, In the third separation region formed between the optical elements, the first layer or the second layer that forms the two optical elements by refracting the light incident on the third separation region Optical semiconducting device characterized by providing means for making the light incident on the semiconductor layer of Integrated circuit.
【請求項2】 半導体基板上に2層の半導体層が積層さ
れ、前記半導体層には光素子が組み込まれ、この光素子
周囲には、前記半導体基板から第2層目の半導体層まで
到達する分離領域で囲まれて成り、 前記分離領域は、前記半導体基板と前記1層目の半導体
層の境界から広がる第1の分離領域と、前記第1層目の
半導体層と前記第2層目の半導体層の境界から広がる第
2の分離領域と、前記第2層目の半導体層の表面から下
層に広がる第3の分離領域を有する光半導体集積回路に
於いて、 前記光素子の周囲に形成される前記第3の分離領域に
は、この第3の分離領域に入射される光を屈折させて、
前記光素子を形成する第1層目または第2層目の半導体
層へ入射させる手段を設けることを特徴とした光半導体
集積回路。
2. A two-layer semiconductor layer is laminated on a semiconductor substrate, an optical element is incorporated in the semiconductor layer, and the periphery of the optical element reaches from the semiconductor substrate to a second semiconductor layer. The semiconductor device is surrounded by an isolation region, the isolation region extending from a boundary between the semiconductor substrate and the first semiconductor layer, the first semiconductor layer and the second semiconductor layer. An optical semiconductor integrated circuit having a second isolation region extending from a boundary of a semiconductor layer and a third isolation region extending from a surface of the second semiconductor layer to a lower layer is formed around the optical element. In the third separation region, the light incident on the third separation region is refracted,
An optical semiconductor integrated circuit, characterized in that means is provided for making the light incident on the first or second semiconductor layer forming the optical element.
【請求項3】 前記手段は、前記第3の分離領域との界
面が光素子に向かうに従い徐々に厚みを減す傾斜を有す
るSi酸化膜であることを特徴とした請求項1または請
求項2記載の光半導体集積回路。
3. The method according to claim 1, wherein the means is a Si oxide film having an inclination in which the interface with the third isolation region gradually decreases in thickness toward the optical element. The optical semiconductor integrated circuit described.
【請求項4】 前記第2層目の半導体層では、第2の分
離領域の上向き拡散長は、この第2層目の半導体層の層
厚の1/2を越えるように設定され、 前記第3の分離領域は、前記第2の分離領域の先端で重
畳していることを特徴とした請求項1、請求項2または
請求項3記載の光半導体集積回路。
4. In the second semiconductor layer, the upward diffusion length of the second isolation region is set to exceed 1/2 of the layer thickness of the second semiconductor layer, 4. The optical semiconductor integrated circuit according to claim 1, wherein the third isolation region is overlapped at the tip of the second isolation region.
【請求項5】 前記第1層目の半導体層では、前記第1
の分離領域の上向き拡散長は、この第1層目の半導体層
厚の1/2を越えるように設定され前記第2層目の半導
体層では、第2の分離領域の上向き拡散長は、この第2
層目の半導体層の層厚の1/2を越えるように設定さ
れ、 前記第1層目の半導体層では上向きの第1の分離領域と
下向きの第2の分離領域が先端で重畳し、前記第2層目
の半導体層では前記第3の分離領域が、前記第2の分離
領域の先端で重畳していることを特徴とした請求項1、
請求項2または請求項3記載の光半導体集積回路。
5. In the first semiconductor layer, the first semiconductor layer is formed.
The upward diffusion length of the isolation region is set to exceed 1/2 of the thickness of the first semiconductor layer. In the second semiconductor layer, the upward diffusion length of the second isolation region is Second
It is set to exceed 1/2 of the layer thickness of the first semiconductor layer, and in the first semiconductor layer, the upward first isolation region and the downward second isolation region overlap at the tip, 2. The semiconductor layer of the second layer, wherein the third isolation region is overlapped at the tip of the second isolation region.
An optical semiconductor integrated circuit according to claim 2 or 3.
JP8095451A 1996-04-17 1996-04-17 Optical semiconductor integrated circuit Pending JPH09283788A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8095451A JPH09283788A (en) 1996-04-17 1996-04-17 Optical semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8095451A JPH09283788A (en) 1996-04-17 1996-04-17 Optical semiconductor integrated circuit

Publications (1)

Publication Number Publication Date
JPH09283788A true JPH09283788A (en) 1997-10-31

Family

ID=14138069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8095451A Pending JPH09283788A (en) 1996-04-17 1996-04-17 Optical semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JPH09283788A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000048459A (en) * 1998-12-28 2000-07-25 마찌다 가쯔히꼬 Circuit-integrated light-receiving device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000048459A (en) * 1998-12-28 2000-07-25 마찌다 가쯔히꼬 Circuit-integrated light-receiving device

Similar Documents

Publication Publication Date Title
JP5185205B2 (en) Semiconductor photo detector
JP4727422B2 (en) Semiconductor light detection element and radiation detection apparatus
JP5829224B2 (en) MOS image sensor
US4427990A (en) Semiconductor photo-electric converter with insulated gate over p-n charge storage region
JPH10107243A (en) Light receiving element with built-in circuit
US9219177B2 (en) Photo detector and integrated circuit
JPS59107578A (en) Semiconductor photoelectric conversion device
JP3912024B2 (en) PIN type lateral type semiconductor photo detector
JP2001060713A (en) Semiconductor having light receiving element, manufacture thereof optical pickup device
JPH03185879A (en) Photoelectric converter
JPH0691233B2 (en) Method for manufacturing semiconductor light receiving element
US6459109B2 (en) Semiconductor position sensor
JP2002314116A (en) Lateral semiconductor photodetector of pin structure
JP2007317975A (en) Optical semiconductor device
JPH09283788A (en) Optical semiconductor integrated circuit
JP3244425B2 (en) Optical semiconductor integrated circuit
US8120078B2 (en) Photodiode structure
JPS5914180B2 (en) photodetector cell
US20240094349A1 (en) Light detector, light detection system, and lidar device
JPH08130324A (en) High breakdown strength planar photodecector
JP3364989B2 (en) Avalanche photodiode for split optical sensor
JPH05145051A (en) Optical semiconductor device
JPH0541533A (en) Semiconductor device
JPH05226686A (en) Photodetector
JP4197775B2 (en) Semiconductor position detector