JPH09282188A - 割込処理方法およびこの方法を用いたシステム - Google Patents

割込処理方法およびこの方法を用いたシステム

Info

Publication number
JPH09282188A
JPH09282188A JP9414296A JP9414296A JPH09282188A JP H09282188 A JPH09282188 A JP H09282188A JP 9414296 A JP9414296 A JP 9414296A JP 9414296 A JP9414296 A JP 9414296A JP H09282188 A JPH09282188 A JP H09282188A
Authority
JP
Japan
Prior art keywords
processor
interrupt
interrupt processing
status
processors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9414296A
Other languages
English (en)
Inventor
Takatsugu Kawada
卓嗣 川田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9414296A priority Critical patent/JPH09282188A/ja
Publication of JPH09282188A publication Critical patent/JPH09282188A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 マルチプロセッサシステムで、割込処理を行
うべきプロセッサの選択方法が最適とはいえなかった。 【解決手段】 システムを構成する各プロセッサ10a
〜d、割込要求の発生元である外部入出力装置16、割
込要求をいずれかのプロセッサに提示して処理せしめる
割込処理装置14を含む。各プロセッサに割込要求を提
示したとき、そのプロセッサで再スケジューリングが可
能であるかどうかを示すSTAUS1が各プロセッサか
ら割込処理装置14に出力されている。割込要求が発生
したとき、割込処理装置14は、その時点における割込
禁止/許可ではなく、再スケジューリング可否を手がか
りに、割込処理主体となるべきプロセッサを検索する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は割込処理方法およ
びその方法を用いた割込処理システムに関する。この発
明は特に、割込の発生元から割込要求を受けた割込処理
装置がマルチプロセッサシステムを構成するプロセッサ
にこの要求を提示する割込処理方法、およびシステムに
関する。
【0002】
【従来の技術】各種産業分野の制御用途に利用されるコ
ンピュータシステムでは、実時間(リアルタイム)性が
要求される場合が多い。この要求を満たすために、カー
ネルを処理中であってもスケジューリングを行うことの
できるオペレーティングシステム、いわゆるプリエンプ
ティブなオペレーティングシステム(OS)が使用され
ている。プリエンプティブなOSでは、スケジューリン
グ禁止の期間がノンプリエンプティブなOSに比べて短
くなるよう設計されており、新たな処理要求が発生した
ときの応答性が改善される。プリエンプティブなOSを
使用したコンピュータシステムの分野でも、近年さらに
高機能処理、高負荷処理に対する要望が高まっており、
これに答えるために、並列型OSや分散型OSを使用す
るマルチプロセッサシステムが導入されている。
【0003】プリエンプティブなOSでは、スケジュー
リング禁止の区間が十分短いという前提で、割込スレッ
ドを使いることにより、磁気記憶装置、ネットワーク接
続装置、コンソール装置などの外部入出力装置の割込処
理を行うことがある。スレッドとはカーネルのアドレス
空間を共有する複数の処理の流れのそれぞれを指し、こ
こでは、カーネルを複数のプログラムに分け、割込処理
をそのひとつで行う。この方法では、外部割込の処理ル
ーチンが普通のプロセスと同等に扱われるため、外部割
込の処理をすべて割込ハンドラで行う場合に比べ、OS
が割込禁止、スケジューリング禁止で走る時間を短くす
ることができる。
【0004】割込スレッドを用いる別の利点は、外部割
込が多数発生する場合にも、重要なプロセスを優先して
実行できる点にある。仮に、割込ハンドラのみによって
外部割込の処理を行う場合、このハンドラは原則として
すべてのプロセスに優先して実行されるため、重要なプ
ロセスが待たされる。一方、割込スレッドを用いれば、
重要なプロセスに高い優先度を設定することにより、割
込スレッドとして実現される割込処理ルーチンの実行を
待たせることができる。
【0005】(1)従来技術1 図11は、割込スレッドおよび割込ハンドラを利用する
従来のマルチプロセッサシステムの概略構成図である。
同図において、110a〜dはプロセッサ、120は外
部入出力装置、130は割込処理装置、140はプロセ
ッサ間割込装置である。また、80a〜dはそれぞれプ
ロセッサ110a〜dの割込スレッド、90はプロセッ
サ110aの割込ハンドラ、91b〜dはそれぞれプロ
セッサ110b〜dのプロセッサ間割込ハンドラであ
る。このシステムの特徴は、 1.外部入出力装置120から割込要求INT−REQ
0が割込処理装置130に出力されると、割込処理装置
130はあらかじめ決められたプロセッサ110aにこ
の要求を提示し、 2.プロセッサ110aが他のプロセッサに割込スレッ
ドの起動を依頼する場合は、XINT−REQ信号を介
してプロセッサ間通知を行い、依頼を受けたプロセッサ
が割込ハンドラの処理を行う、ことにある。図12はプ
ロセッサ110aが自身で割込処理を行う様子を示すタ
イミングチャートである。割込処理装置130から割込
要求INT−REQを提示されたプロセッサ110a
は、まず通常処理を中断して割込要求認可INT−AC
Kを返す。つづいて割込ハンドラ90を起動し、外部割
込の処理に必要な最低限の処理を行った後、割込スレッ
ド80を実行可能にし、割込スレッドの優先度が十分高
ければスケジューリング処理を行い、割込スレッドを実
行する。
【0006】(2)従来技術2 図13は特開昭60−179865号公報に示されたマ
ルチプロセッサシステムの概略構成図である。同図にお
いて、110a〜dはプロセッサ、111a〜dはそれ
ぞれプロセッサ110a〜dのステース情報生成装置
(図中IFと略記)、120は外部入出力装置、130
は割込処理装置である。
【0007】ステータス情報生成装置111a〜dは、
それぞれがプロセッサ110a〜dの割込許可/禁止状
態、運転状況、稼働率を示すステータスSTATUS1
〜4を割込処理装置130に出力する。割込処理装置1
30は、外部入出力デバイス120から割込要求を提示
されると、ステータスSTATUS1〜4をもとに割込
要求(それぞれINT1〜4)を提示すべきプロセッサ
を決定する。外部割込要求を提示されたプロセッサは、
その要求を認可するときはそれぞれINT−ACK1〜
4で、拒絶するときはINT−RJT1〜4で応答す
る。要求を認可した場合、そのプロセッサは割込ハンド
ラの起動およびそれに付帯するルーチンを用いて外部入
出力装置120が求める処理を行う。この従来技術の主
目的は、割込が許可されているプロセッサに割込要求を
提示して割込処理の早期起動を図ることと、プロセッサ
間の負荷の均等化にある。
【0008】(3)その他の従来技術 特開平4−328665号公報には、各プロセッサの負
荷状況に基づく第一の優先度と、循環的に変化する第二
の優先度に従って割込処理を行うプロセッサを選択する
マルチプロセッサシステムが開示されている。これらの
技術を含め、割込要求を提示すべきプロセッサの選択に
際し、従来技術の主眼は、プロセッサ間の負荷の均等
化、割込ハンドラ起動までの時間短縮、外部割込によっ
て高優先度プロセスの円滑な実行が支障をきたす状況の
回避等にある。
【0009】
【発明が解決しようとする課題】しかしながらこれらの
従来技術には以下の課題があると考えられる。
【0010】(1)従来技術1について 図11のプロセッサ110aが他のプロセッサに割込ス
レッドの起動を依頼する場合、まずプロセッサ間で通知
が行われ、しかる後に依頼を受けたプロセッサが割込ハ
ンドラの処理を行う。このため割込スレッドの起動が遅
れ、実時間性が損われることがある。
【0011】(2)従来技術2について プリエンプティブなOSでは、OSの処理を、1)割込
禁止で実行される期間、2)スケジューリング禁止で実
行される期間、3)割込もスケジューリングも禁止され
ない期間、の3つに大別できる。これら3つの期間は通
常前者から後者にかけて長くなる。あるシステムでは、
1)が最大10マイクロ秒程度、2)が最大100マイ
クロ秒程度、3)が最大100ミリ秒程度という報告例
がある。この経験則に基づき、本発明者は以下の点を従
来技術2の課題として見い出している。
【0012】すなわち、従来技術2ではプロセッサの割
込禁止/許可状態をひとつの決定要因として割込要求を
提示すべきプロセッサを決定しているが、上述のごと
く、一般にプリエンプティブなOSを使用した場合、プ
ロセッサの再スケジューリングの禁止期間は割込禁止期
間よりも長い。その一方、割込要求に対して割込スレッ
ドを起動するには、プロセスの再スケジューリングが必
要である。ここでプロセッサが、例えばすでにスケジュ
ーリング処理を行っている等の理由により、スケジュー
リング禁止状態にあった場合、そのプロセッサはスケジ
ューリング禁止状態が解除されるまで割込スレッドを起
動することができない。このため、こうしたプロセッサ
に割込要求を提示すると、たとえそのプロセッサが割込
許可状態にあり、即座に割込ハンドラを起動することが
できたとしても、割込スレッド自体の起動は遅れる。こ
の結果、外部割込に対する処理の実時間性が損なわれ
る。
【0013】(3)その他の従来技術について 従来技術2で述べた状況は、従来技術全般に対して当て
はまる。すなわち従来技術は、割込ハンドラの起動を早
める配慮をなす場合であっても、再スケジューリングが
できる状態であるかどうかまでは考慮しない。この結
果、実際に割込処理を早めること、すなわち、割込スレ
ッドの起動を早めることができるかどうかに対する配慮
がなされていなかった。
【0014】[本発明の目的]本発明はこの考察に基づ
いてなされたものであり、その目的は、割込処理を担当
すべきプロセッサを、その時点における再スケジューリ
ング可否をもとに決める割込処理方法およびシステムを
提供することにある。換言すれば、プロセッサ選定の
際、割込要求が発生したときにその処理開始の可否に重
点をおく従来技術とは異なり、処理開始よりも後に発生
しうる再スケジューリングの状況を予見してプロセッサ
を選定する方法およびシステムを提供するものである。
【0015】
【課題を解決するための手段】
(1)本発明の割込処理方法は、割込の発生元から割込
要求を受けた割込処理装置が、マルチプロセッサシステ
ムを構成するプロセッサにこの要求を提示する方法であ
り、オペレーティングシステムは、各プロセッサについ
て割込処理に起因する再スケジューリングが可能である
か否かを示す再スケジューリング可否ステータスをステ
ータス記憶領域に適宜登録し、割込処理装置は、この再
スケジューリング可否ステータスを参照することによっ
て再スケジューリングが可能なプロセッサを検索し、検
索の結果見つかったプロセッサに割込要求を提示する。
【0016】この方法では、まずオペレーティングシス
テムが、マルチプロセッサシステムを構成する各プロセ
ッサについて、再スケジューリング可否ステータスをス
テータス記憶領域に適宜登録する。このステータスは、
もしそのプロセッサに割込要求を提示したとすれば、そ
のプロセッサで再スケジューリングが可能であるかどう
かを示すものである。ここで「適宜」とは、あるタイミ
ングで、の意味であり、例えば一定期間ごと、または再
スケジューリング可否の状態が変化したときなどをい
う。
【0017】一方、割込処理装置は、この再スケジュー
リング可否ステータスを参照する。これにより、割込発
生元から割込要求が出されたとき、再スケジューリング
が可能なプロセッサを検索し、検索の結果見つかったプ
ロセッサに割込要求を提示する。
【0018】(2)このとき本発明のある態様では、オ
ペレーティングシステムはさらに、各プロセッサで実行
されているプロセスの優先度を示す優先度ステータスを
ステータス記憶領域に登録し、割込処理装置は、この優
先度ステータスも参照することにより、再スケジューリ
ングが可能なプロセッサのうち、起動すべき割込スレッ
ドよりも優先度が低いプロセスを実行中のプロセッサを
検索する。このようなプロセッサに割込要求を提示すれ
ば、この要求に従って処理が迅速に行われるためであ
る。
【0019】(3)さらにこのとき、本発明のある態様
では、検索の結果見つかったプロセッサのうち、実行中
のプロセスの優先度が最も低いプロセッサに割込要求を
提示する。
【0020】(4)(1)のとき本発明の別の態様で
は、オペレーティングシステムはさらに、各プロセッサ
で実行されているプロセスの種別を示す種別ステータス
をステータス記憶領域に登録し、割込処理装置は、この
種別ステータスも参照することにより、再スケジューリ
ングが可能なプロセッサのうち、実行中のプロセスの種
別に応じた優先順位をつけてプロセッサを検索する。一
般に、プロセスの種別によって実行の優先度やシステム
のリソースを獲得している可能性が異なるため、この差
異に応じた優先順位に従ってプロセッサを検索する趣旨
である。
【0021】(5)本発明のある態様では、(4)の種
別ステータスは、実行中のプロセスがアイドルスレッ
ド、ユーザプロセス、カーネルスレッドのいずれである
かを示し、割込処理装置は、アイドルスレッドを実行中
のプロセッサ、ユーザプロセスを実行中のプロセッサ、
カーネルスレッドを実行中のプロセッサの順にプロセッ
サを検索する。システムのリソースを獲得している可能
性が低いものから順に検索する趣旨である。
【0022】(6)本発明の別の態様では、(1)の場
合さらに、オペレーティングシステムは、各プロセッサ
に割り付けられているプロセスの数を示すプロセス数ス
テータスをステータス記憶領域に登録し、割込処理装置
は、このプロセス数ステータスも参照することにより、
再スケジューリングが可能なプロセッサのうち、割り付
けられたプロセスの数が最も小さいプロセッサを検索す
る。再スケジューリングが可能であることを前提に、負
荷の小さなプロセッサを選んでこれに割込処理を行わせ
る趣旨である。
【0023】(7)本発明の別の態様では、(1)の場
合さらに、オペレーティングシステムは、前記再スケジ
ューリング可否ステータス以外に、プロセスに関連する
複数のプロセス関連ステータスをステータス記憶領域に
登録し、割込処理装置は、再スケジューリング可能なプ
ロセッサのそれぞれについて、前記プロセス関連ステー
タスをもとに割込処理の実行に関する適性をステータス
ごとに点数で評価し、この合計点数をもとにプロセッサ
を検索する。
【0024】ここで、プロセス関連ステータスの例とし
て、前述の優先度ステータスやプロセス数ステータスが
ある。本発明のこの態様では、割込処理装置がまず再ス
ケジューリング可能なプロセッサを選定し、これらのプ
ロセッサの中で、前記プロセス関連ステータスをもとに
ひとつのプロセッサを最終選定する。プロセス関連ステ
ータスは複数存在するため、各ステータスについて、割
込処理の実行に関する適性をステータスごとに点数で評
価する。この評価の結果決まる合計点数をもとに、最終
的に選定すべきプロセッサが検索される。
【0025】(8)一方、本発明の割込処理システム
は、オペレーティングシステムによって制御されるマル
チプロセッサシステムを構成する複数のプロセッサと、
割込の発生元から割込要求を受け、これをいずれかのプ
ロセッサに提示する割込処理装置と、各プロセッサにつ
いて、割込処理に起因する再スケジューリングが可能で
あるか否かを示す再スケジューリング可否ステータスを
記憶するステータス記憶部とを含む。ステータス記憶部
は、例えばシステムの共有メモリに設けることができ
る。
【0026】この構成において、まずオペレーティング
システムは、各プロセッサについて、仮に割込要求を提
示したとすれば再スケジューリングが可能であるかどう
かを示す再スケジューリング可否ステータスをステータ
ス記憶部に適宜登録する。
【0027】一方、割込処理装置は、このステータス記
憶部を参照する。これにより、割込発生元から割込要求
が出されたとき、再スケジューリングが可能なプロセッ
サを検索し、検索の結果見つかったプロセッサに割込要
求を提示する。この後、提示を受けたプロセッサがその
割込処理を実際に行う。
【0028】(9)(8)において本発明のある態様で
は、前記ステータス記憶部がプロセッサごとにそのプロ
セッサのコントロールレジスタの一部として設けられ
る。
【0029】(10)同様に、(8)において本発明の
別の態様では、前記ステータス記憶部が割込処理装置の
レジスタの一部として設けられる。
【0030】
【発明の実施の形態】本発明の好適な実施形態に係る割
込処理システムを適宜図面を参照しながら説明する。こ
のシステムの説明から、本発明の割込処理方法の内容も
明らかになる。
【0031】実施形態1.本実施形態の割込処理システ
ムは、OSによる再スケジュールが許可されているプロ
セッサを選択することにより、複数のプロセッサの中か
ら割込スレッドを最も早く起動しうると予想されるプロ
セッサに割込要求を提示する。すなわち、割込要求が発
生したとき、割込が許可されているかどうかという観点
ではなく、割込スレッドを実行するのに適しているかど
うかという観点からプロセッサを選定するものである。
【0032】図1は実施形態1に係る割込処理システム
の概略構成図である。同図において10a〜dはマルチ
プロセッサシステムを構成する各プロセッサ、12a〜
dはそれぞれプロセッサ10a〜dにおいて、OSによ
る再スケジューリングが可能であるか否かを割込処理装
置が知るためのインタフェース部、14は割込処理装
置、16は外部入出力装置、20は割込スレッド、22
は割込ハンドラである。
【0033】プロセッサ10a〜dは、例えばRISC
(Reduced Instructions Set Computer )タイプのマイ
クロプロセッサなどで構成することができるが、当然こ
れに限られない。外部入出力装置16は割込要求の発生
元であればよく、磁気記憶装置、ネットワーク関連装置
など、その機能や態様は問わない。同図では、外部入出
力装置16が単一の装置として描かれているが、複数の
装置が異なる信号線を用いて割込処理装置14に割込要
求を出す構成としてもよい。その場合、あらかじめ複数
の外部入出力装置16に割込優先順位(割込レベル)を
設定しておくことで、同時に発生する割込要求に対処す
る(すなわち、優先順位が高い装置の要求を先に処理す
る)こととする。
【0034】一方、割込処理装置14は、例えば825
9などの汎用PIC(ProgramableInterrupt Controlle
r)およびそれと連携する論理回路などによって構成す
ることができる。この場合論理回路には、プロセッサ1
0a〜dから後述のごとく再スケジューリング可否ステ
ータスを取得する読出回路を含めるものとする。なお割
込処理装置14は、特定の外部割込処理ルーチンが割込
ハンドラとして実現されているか、割込スレッドとして
実現されているかの区別を記憶しているものとする(た
だしこれは、OSから変更可能に構成してもよい)。こ
の区別を認識する理由は、本実施形態が外部割込処理ル
ーチンが割込スレッドとして実現されている場合に有益
なためであり、割込ハンドラのみで実現されている場合
はSTATUS1とは別の基準でプロセッサを選定して
もよいためである。ただし、その場合でも、STATU
S1によって選定して差し支えはない。
【0035】外部入出力装置16は割込要求を発生し、
これをINT−REQ0信号で割込処理装置14に伝え
る。割込要求がいずれかのプロセッサで許可されたとき
には、割込処理装置14からINT−ACK0信号によ
って外部入出力装置16に伝えられる。一方、割込処理
装置14と各プロセッサ10a〜d間には、前者から後
者の方向にINT−REQ1〜4信号、後者から前者の
方向にINT−ACK1〜4信号および全プロセッサに
共通に定義される再スケジューリング可否ステータスS
TATUS1が接続されている。STATUS1は、各
プロセッサのインタフェース部12a〜dを介して割込
処理装置14に与えられる。STATUS1は、本実施
形態では1ビットで構成できるが、これはなんらかのシ
ステムレジスタの特定バイトまたはワード内の1ビット
として持ってもよい。
【0036】図2は、システムの主記憶装置にSTAT
US1の記憶部であるステータス記憶部を設けた状態を
示す図である。同図(a)は、分散メモリ型マルチプロ
セッサの場合、(b)は共有メモリ型マルチプロセッサ
システムの場合を示している。いずれの場合も、プロセ
ッサ10a、10bと割込処理装置14と主記憶装置が
バスで接続されている状態を描いており、それ以外の構
成は省いている。
【0037】まず同図(a)の分散メモリ型の場合、プ
ロセッサ10a、10bについてそれぞれ専用の主記憶
装置24a、24bがあり、これらの他に共有記憶装置
26がある。本実施形態では、プロセッサ10a、10
bのステータス(STATUS1)については、それぞ
れ専用の主記憶装置24a、24b内に設けられたステ
ータス記憶部28a、28bに格納するものと決める。
一方、同図(b)の共有メモリ型の場合は、共有記憶装
置26内にステータス記憶部28a、28bを設ける。
ここでは、ステータスが変わるたびにOSがその値を更
新するものとする。
【0038】図3は本実施形態の割込処理システムによ
る割込処理の手順を示すフローチャートである。このシ
ステムによる割込処理は、大きく外部入出力装置16に
よる処理、割込処理装置14による処理、プロセッサ1
0a〜dによるハードウエア的な処理、割込ハンドラ2
2による処理、OSによるスケジューリング処理、割込
スレッド20による処理から構成される。
【0039】まず、外部入出力装置16で割込要求が発
生すると(S10)、割込処理装置14がINT−RE
Q0を参照してその要求を認識し(S12)、各プロセ
ッサ10a〜dの再スケジューリング可否ステータスS
TATUS1を順に取得する(S14)。ここで、再ス
ケジューリング可能なプロセッサが見つかりしだい(S
16のY)、そのプロセッサにINT−REQ1〜4の
いずれか対応する信号を用いて割込要求を提示する(S
18)。すべてのプロセッサがスケジューリング不可能
であれば、最初のプロセッサに戻って検索作業を繰り返
す。いずれかのプロセッサで再スケジューリングが許可
されるまで、いずれのプロセッサにも割込要求を提示し
ない。
【0040】割込要求が提示されたプロセッサは、その
要求を認識し(S20)、割込が禁止されているときは
(S22のY)、禁止が解除されるまで待つ。割込が禁
止されていないか、禁止が解除されたとき(S22の
N)、あらかじめ指定された割込ハンドラ22を起動す
る(S24)。
【0041】割込ハンドラ22は、新たな割込のマスク
など必要最低限の割込処理を行い(S26)、起動すべ
き割込スレッドを特定して(S28)、その割込スレッ
ドをプロセスキューに登録し、実行可能な状態にする
(S30)。
【0042】OSのスケジューラは、再スケジューリン
グの実行タイミングごとに、優先度最上位のプロセスが
いずれであるかを調ベ(S32)、その時点で最上位の
プロセスが割込スレッドであれば(S32のY)、その
割込スレッドを起動する(S36)。割込スレッドが最
上位でなければ(S32のN)、優先度の高いプロセス
を実行し(S34)、割込スレッドの優先度が最上位に
なるまでその実行を待たせる。このためシステム設計者
は、割込スレッドには十分高い優先度を設定することに
より、割込スレッド起動の実時間性を確保するよう配慮
すべきである。
【0043】割込要求を許可したプロセッサは、INT
−ACK1〜4のうち自己に割り当てられた信号を用い
てこの旨を割込処理装置14に伝え、割込処理装置14
はこれをさらにINT−ACK0信号によって外部入出
力装置16に伝える。この後、起動された割込スレッド
22が外部入出力装置16が要求する処理を行う(S3
8)。
【0044】以上が本実施形態に係るシステムの構成と
動作である。このシステムによれば、外部から割込要求
が発生した時点で、プロセッサの割込禁止/許可の状態
ではなく、再スケジューリングの禁止/許可に基づいて
プロセッサが選択される。このため、場合によってはそ
の時点で割込が禁止されているプロセッサに対し、割込
要求が提示されることもある。しかし、この場合でも最
終的に割込スレッドの起動が早まるため、実際の割込処
理が行われるまでの時間を最適化することができる。な
お、本実施形態については、例えば以下のような改良ま
たは変形も考えられる。
【0045】1.図2では主記憶装置内にステータス記
憶部を設けたが、ステータス記憶部は各プロセッサ内に
設けてもよい。この場合、例えばこれを各プロセッサの
コントロールレジスタの一部として設けることができ
る。この態様でも、ステータスが変わるたびにOSがそ
の値を更新するが、一般にデータを主記憶装置に書き込
むよりも、プロセッサのコントロールレジスタに書き込
むほうが高速に実行できるため、有用である。また、割
込処理装置14がプロセッサのコントロールレジスタを
参照するために使用するバスと、プロセッサが主記憶装
置24にアクセスするために使用するバスを独立して持
つことができ、ステータスの更新と参照がプロセッサの
動作を阻害しない構成も可能となる。
【0046】2.同様に、ステータス記憶部は割込処理
装置14内に全プロセッサの分を一括して設けることも
できる。この場合、割込処理装置14がもともと有する
システムレジスタ、テンポラリーレジスタなど任意のレ
ジスタの空きビットを利用することもできる。この態様
では、OSがステータスを更新する頻度に対して割込処
理装置14がステータスを参照する頻度が高い場合、全
体としてバスの負荷が小さくなり、システムの性能が向
上する。
【0047】3.図3によれば、再スケジューリングが
可能なプロセッサが見つかるまで繰り返し検索を続けた
が(S14とS16)、この条件を満たすプロセッサが
見つからない場合は、検索の繰り返しをある時点で中止
し、特定のプロセッサ(例えば番号の最も小さなプロセ
ッサなど)に割込要求を提示してもよい。
【0048】実施形態2.図4は実施形態2に係る割込
処理システムの概略構成図である。同図において図1と
同一または同等の構成には同一の符号を与え、説明を省
く。
【0049】同図における新たな構成は、インタフェー
ス部12a〜dに併設された第二のインタフェース部3
0a〜dであり、これらから割込処理装置14に対して
第二のステータスであるSTATUS2が出力されてい
る。STATUS2は、各プロセッサで現在実行されて
いるプロセスの優先度(プライオリティ)を示すステー
タスである。
【0050】図5は実施形態2の動作を示すフローチャ
ートのうち、割込処理装置14による処理を抜き出した
ものである。これら以外の処理は図3と共通であるた
め、異なる処理を中心に説明する。
【0051】割込処理装置14がINT−REQ0を参
照して割込要求を認識したとき(S12)、この装置は
まず各プロセッサ10a〜dの再スケジューリング可否
ステータスSTATUS1を順に取得する(S14)。
ここで、すべてのプロセッサがスケジューリング不可能
であれば、最初のプロセッサに戻って検索作業を繰り返
すが、再スケジューリング可能なプロセッサが見つかっ
たきは(S16のY)、そのプロセッサからSTATU
S2を取得する(S50)。つづいてSTATUS2
と、起動されるべき割込スレッドの優先度を比較し、前
者の優先度のほうが高ければ(S52のY)、そのプロ
セッサに割込要求を提示する(S18)。前者の優先度
のほうが低い場合(S52のN)は、S14に戻り、別
のプロセッサを検索する。以下、STATUS1と2の
条件をともに満たすプロセッサが見つかれば、そのプロ
セッサに割込要求を提示し、割込処理を行う。
【0052】以上が本実施形態に係るシステムの構成と
動作である。本実施形態についても、実施形態1同様の
改良または変形が考えられる。
【0053】実施形態3.本実施形態に係る割込処理シ
ステムの構成は実施形態2と同等であるが、処理の手順
が一部異なる。実施形態2との違いは、実施形態2が条
件を満たすプロセッサを見つけた時点で検索を中止する
のに対し、実施形態3ではいったんすべてのプロセッサ
についてステータスを参照する点にある。
【0054】図6は実施形態3の動作を示すフローチャ
ートのうち、割込処理装置14による処理を抜き出した
ものである。これら以外の処理は図3と共通であるた
め、異なる処理を説明する。
【0055】割込処理装置14がINT−REQ0を参
照して割込要求を認識したとき(S12)、この装置は
いったん、すべてのプロセッサ10a〜dの再スケジュ
ーリング可否ステータスSTATUS1を取得する(S
60)。これらのステータスは図示しない任意の記憶領
域に一時的に格納される。つづいて、同様にすべてのプ
ロセッサ10a〜dのSTATUS2(各プロセッサで
実行中のプロセスの優先度)を取得し(S62)、これ
らを記憶領域に格納する。
【0056】この後、STATUS1によって再スケジ
ューリングが可能なプロセッサをまず選定した上で、そ
れらのプロセッサの中から現在実行中のプロセスの優先
度が最低のものを選び出す(S64)。この時点で、ま
だ複数のプロセッサが残っていれば(S66のY)、プ
ロセッサ番号が最も小さいものなど、任意の方法でプロ
セッサをひとつに決定し(S68)、そのプロセッサに
割込要求を提示する(S18)。S66の時点でプロセ
ッサがひとつに絞られていれば(S66のN)、当然そ
のプロセッサに割込要求を提示すればよい。
【0057】以上が本実施形態に係るシステムの構成と
動作である。このシステムによれば、実施形態2の利点
に加えて、優先度の高いプロセスの実行が割込によって
支障をきたす事態を回避することが可能になる。
【0058】なお、本実施形態についても実施形態1同
様の改良または変形が考えられる。また、本実施形態で
はSTATUS2をすべてのプロセッサから取得した
が、このとき当然ながら、STATUS1で再スケジュ
ーリングが可能なプロセッサのみについてSTATUS
2を取得する構成にしてもよい。
【0059】実施形態4.本実施形態に係る割込処理シ
ステムの構成は実施形態2と同等であるが、第二のイン
タフェース部30a〜dが、対応するプロセッサで実行
中のプロセスの種別を示す第三のステータスSTATU
S3を出力する点で異なる。本実施形態ではSTATU
S3が、「アイドルスレッド実行中」「ユーザプロセス
実行中」「カーネルスレッド実行中」の少なくとも3と
おりの種別を示す。このため、STATUS3の構成ビ
ット数は少なくとも2ビットである。
【0060】図7は実施形態4の動作を示すフローチャ
ートのうち、割込処理装置14による処理を抜き出した
ものである。これら以外の処理は図3と共通であるた
め、異なる処理を説明する。
【0061】割込処理装置14が割込要求を認識したと
き(S12)、この装置はいったん、すべてのプロセッ
サ10a〜dの再スケジューリング可否ステータスST
ATUS1を取得し(S70)、これらのステータスを
もとに再スケジューリングが可能なすべてのプロセッサ
についてSTATUS3を取得する(S72)。
【0062】つづいて、STATUS3をもとに、まず
アイドルスレッド実行中のプロセッサをすべて検索し
(S74)、この条件を満たすプロセッサが複数存在す
れば(S80のY)、プロセッサ番号が最も小さいもの
を選び(S82)、そのプロセッサに割込要求を提示す
る(S18)。
【0063】一方、アイドルスレッド実行中のプロセッ
サがひとつも見つからなかったときはS76に進み、ユ
ーザプロセス実行中のプロセッサをすべて選び出す。こ
の条件を満たすプロセッサが複数あれば、同様にプロセ
ッサ番号が最も小さいものを選び、割込要求を提示する
(S18)。
【0064】さらに、ユーザプロセス実行中のプロセッ
サのなかった場合は、カーネルスレッド実行中のプロセ
ッサを検索し(S78)、同様の処理を行う。
【0065】以上が本実施形態に係るシステムの構成と
動作である。このシステムによれば、実行中のプロセス
の種別をもとに、システムのリソースが獲得されている
可能性を判断することができる。すなわち、リソース獲
得の可能性が小さい順にプロセッサを選択することがで
き、プロセスがリソースを獲得したままその処理が外部
割込によって中断される確率を低減することが可能とな
る。この結果、システムの性能が改善される。
【0066】実施形態5.本実施形態に係る割込処理シ
ステムの構成は実施形態2と同等であるが、第二のイン
タフェース部30a〜dが、対応するプロセッサに割り
付けられている実行可能なプロセスの数を示す第四のス
テータスSTATUS4を出力する点で異なる。
【0067】図8は実施形態5の動作を示すフローチャ
ートのうち、割込処理装置14による処理を抜き出した
ものである。これら以外の処理は図3と共通である。
【0068】割込処理装置14が割込要求を認識したと
き(S12)、この装置はまず各プロセッサ10a〜d
の再スケジューリング可否ステータスSTATUS1を
取得し(S90)、これらのステータスをもとに再スケ
ジューリングが可能なすべてのプロセッサについてST
ATUS4を取得する(S92)。
【0069】つづいて、STATUS4をもとに、割り
当てられているプロセスの数が最小のプロセッサを検索
し(S94)、この条件を満たすプロセッサが複数存在
すれば(S96のY)、プロセッサ番号が最も小さいも
のを選び(S98)、そのプロセッサに割込要求を提示
する(S18)。
【0070】以上が本実施形態に係るシステムの構成と
動作である。このシステムによれば、割込スレッド起動
までの実時間性を確保しつつ、プロセッサ間の負荷の均
等化を図ることができる。
【0071】なお本実施形態については、他の実施形態
で導入したSTATUS2、3をも用いた複合条件から
プロセッサを選択する構成をとることも可能である。例
えば、まずすべてのプロセッサのSTATUS1を参照
して再スケジューリング可能なプロセッサを一次選定
し、それらの中からSTATUS2の条件を満たすプロ
セッサを二次選定し、それらの中からSTATUS3の
条件を満たすプロセッサを最終選定することができる。
この場合、システムの特質等に応じて複数の観点からプ
ロセッサを選ぶことができる。
【0072】実施形態6.実施形態5の最後で、複数の
ステータスによる複合判定を説明した。これは複数のス
テータスを順に絞り込んでいく方法であり、その意味で
は、先に参照されるステータスが重視される。そこで本
実施形態では、複数のステータス(STATUS1を除
く)を並列的に扱うプロセッサ選定方法を説明する。こ
こでは一例として、STATUS1による判定の後、S
TATUS2(実行中のプロセスの優先度)とSTAT
US4(割り付けられたプロセスの数)を並行して判定
する方法を説明する。
【0073】図9は実施形態6の動作を示すフローチャ
ートのうち、割込処理装置14による処理を抜き出した
ものである。これら以外の処理は図3と共通である。
【0074】割込処理装置14が割込要求を認識したと
き(S12)、この装置はまずプロセッサ10a〜dの
再スケジューリング可否ステータスSTATUS1を取
得し(S100)、これらのステータスをもとに再スケ
ジューリングが可能なすべてのプロセッサについて、S
TATUS2およびSTATUS4を取得し、これらを
プロセッサごとに点数で評価する(S102、S10
4)。評価方法の例は以下のとおりである。
【0075】(1)STATUS2に関する点数評価 プロセスの優先度をprio(数値が小さいほど高い優
先度を示す)、prioの最大値をMAXPRIO、プ
ロセッサの選択に関するSTATUS2の参照度、すな
わち重みづけの係数をαとすれば、プロセッサごとに点
数を、 α(MAXPRIO−prio)/MAXPRIO と決める。
【0076】(2)STATUS4に関する点数評価 プロセス数をnproc、プロセッサの選択に関するS
TATUS4の参照度、すなわち重みづけの係数をβと
すれば、プロセッサごとに点数を、 β/(1+nproc) と決める。仮にSTATUS2、4の参照度を同等に設
定する場合、α=βとおけばよい。
【0077】つづいて、これらの点数を各プロセッサに
ついて合計し(S106)、最高点を示すプロセッサを
最終的に選択する(S108)。ただし、最高点に複数
のプロセッサが存在すれば(S110のY)、同様にプ
ロセッサ番号が最も小さいものを選び(S112)、割
込要求を提示する(S18)。
【0078】以上が本実施形態に係るシステムの構成と
動作である。なお、本実施形態ではSTATUS1によ
る選定の後、即座にSTATUS2とSTATUS4に
関する点数評価を行ったが、これにはいろいろな変形が
考えられる。例えば、STATUS2に関する条件を満
たすプロセッサを選定した上で、それらについてのみS
TATUS2、4に関する点数評価を行ってもよい。
【0079】その他の実施形態 以上の各実施形態では、プリエンプティブなOSを対象
に説明を行った。しかし、本発明の適用対象はこのOS
に限られない。
【0080】図10は、ノンプリエンプティブなマルチ
プロセッサシステムを構成する2個のプロセッサ0、1
のカーネルモード期間を示す概念的なタイミングチャー
トである。ノンプリエンプティブなシステムでは、例え
ばシステムコールを処理する間スケジューリングが禁止
されるため、スケジューリング禁止期間がプリエンプテ
ィブなシステムに比べ大きい。同図の「同時禁止期間」
は、プロセッサ0、1ともにスケジューリングが禁止さ
れる期間である。
【0081】しかしながら、同図からもわかるように、
たとえノンプリエンプティブなシステムであっても、す
べてのプロセッサが同時にスケジューリング禁止となる
期間はさして長くない。マルチプロセッサシステムを構
成するプロセッサ数が増えるほどこの傾向は著しい。こ
のため、本発明はノンプリエンプティブなマルチプロセ
ッサシステムに適用することも可能であり、その効果
は、一般にプロセッサ数とともに増大する。
【0082】
【発明の効果】本発明の割込処理方法によれば、割込要
求の発生時点における割込の禁止/許可ではなく、割込
要求を受け付けた後に発生する再スケジューリングの可
否に応じてプロセッサを検索するため、現実に相当な期
間におよびスケジューリング禁止期間によって割込処理
が待たされる事態を極力回避することができる。この結
果、割込処理の実時間性が担保される。
【0083】各プロセッサで実行されているプロセスの
優先度を示すステータスも参照してプロセッサを検索す
る場合は、上記の第一の効果に加え、割込処理を迅速に
開始することができる。
【0084】このとき、実行中のプロセスの優先度が最
も低いプロセッサに割込要求を提示すれば、割込処理に
よって優先度の高いプロセスが待たされる可能性を低減
することができる。
【0085】各プロセッサで実行されているプロセスの
種別を示すステータスも参照してプロセッサを検索する
ときは、例えばシステムのリソースを獲得していない可
能性の高いプロセスを実行中のプロセッサに割込処理を
実行させることができるため、プロセスがリソースを獲
得したまま中断される確率を低減することができる。
【0086】この種別ステータスが、実行中のプロセス
がアイドルスレッド、ユーザプロセス、カーネルスレッ
ドのいずれであるかを示す場合は、アイドルスレッドを
実行しているプロセッサを優先して検索することによ
り、システムのリソースを獲得している可能性が高いプ
ロセスを割込処理によって中断する必要が少なくなる。
【0087】各プロセッサに割り付けられているプロセ
スの数を示すステータスも参照してプロセッサを検索す
る場合は、再スケジューリングが可能であることを前提
に、負荷の小さなプロセッサを選ぶことができ、プロセ
ッサ間の負荷配分を配慮することができる。
【0088】プロセスに関連する複数のプロセス関連ス
テータスを設け、これらのステータスをもとに割込処理
の実行に関する適性を点数で評価する場合は、複数の異
なる観点からプロセッサの検索を行うことができ、例え
ばシステム固有の事情に合ったプロセッサを容易に選択
することが可能となる。
【0089】一方、本発明の割込処理システムによれ
ば、上記第一の効果をシステムとして実現することがで
きる。
【0090】このとき、ステータス記憶部をプロセッサ
ごとにそのプロセッサのコントロールレジスタの一部と
して設ければ、ステータスのアクセスを高速化すること
ができる。
【0091】また別の態様として、ステータス記憶部を
割込処理装置のレジスタの一部として設ければ、ステー
タスを割込処理装置で一元管理することができる。ま
た、オペレーティングシステムよりも割込処理装置が頻
繁にステータスを参照する場合、システム全体としてバ
スの負荷を小さくすることができる。
【図面の簡単な説明】
【図1】 実施形態1に係る割込処理システムの概略構
成図である。
【図2】 実施形態1のシステムの主記憶装置にSTA
TUS1の記憶部であるステータス記憶部を設けた状態
を示す図である。
【図3】 実施形態1の割込処理システムによる割込処
理の手順を示すフローチャートである。
【図4】 実施形態2に係る割込処理システムの概略構
成図である。
【図5】 実施形態2の動作を示すフローチャートのう
ち、割込処理装置による処理を抜き出して示した図であ
る。
【図6】 実施形態3の動作を示すフローチャートのう
ち、割込処理装置による処理を抜き出して示した図であ
る。
【図7】 実施形態4の動作を示すフローチャートのう
ち、割込処理装置による処理を抜き出して示した図であ
る。
【図8】 実施形態5の動作を示すフローチャートのう
ち、割込処理装置による処理を抜き出して示した図であ
る。
【図9】 実施形態6の動作を示すフローチャートのう
ち、割込処理装置による処理を抜き出して示した図であ
る。
【図10】 ノンプリエンプティブなマルチプロセッサ
システムを構成する2個のプロセッサ0、1のカーネル
モード期間を示す概念的なタイミングチャートである。
【図11】 割込スレッドおよび割込ハンドラを利用す
る従来技術1のマルチプロセッサシステムの概略構成図
である。
【図12】 従来技術1のプロセッサが自身で割込処理
を行う様子を示すタイミングチャートである。
【図13】 特開昭60−179865号公報に示され
たマルチプロセッサシステムの概略構成図である。
【符号の説明】
10a〜d プロセッサ、12a〜d インタフェース
部、14 割込処理装置、16 外部入出力装置、20
割込スレッド、22 割込ハンドラ、24a,24b
主記憶装置、26 共有記憶装置、28a,28b
ステータス記憶部、30a〜d 第二のインタフェース
部。

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 割込の発生元から割込要求を受けた割込
    処理装置が、マルチプロセッサシステムを構成するプロ
    セッサにこの要求を提示する割込処理方法において、 オペレーティングシステムは、各プロセッサについて割
    込処理に起因する再スケジューリングが可能であるか否
    かを示す再スケジューリング可否ステータスをステータ
    ス記憶領域に適宜登録し、 割込処理装置は、この再スケジューリング可否ステータ
    スを参照することによって再スケジューリングが可能な
    プロセッサを検索し、検索の結果見つかったプロセッサ
    に割込要求を提示することを特徴とする割込処理方法。
  2. 【請求項2】 オペレーティングシステムはさらに、各
    プロセッサで実行されているプロセスの優先度を示す優
    先度ステータスをステータス記憶領域に登録し、 割込処理装置は、この優先度ステータスも参照すること
    により、再スケジューリングが可能なプロセッサのう
    ち、起動すべき割込スレッドよりも優先度が低いプロセ
    スを実行中のプロセッサを検索することを特徴とする請
    求項1に記載の割込処理方法。
  3. 【請求項3】 検索の結果見つかったプロセッサのう
    ち、実行中のプロセスの優先度が最も低いプロセッサに
    割込要求を提示することを特徴とする請求項2に記載の
    割込処理方法。
  4. 【請求項4】 オペレーティングシステムはさらに、各
    プロセッサで実行されているプロセスの種別を示す種別
    ステータスをステータス記憶領域に登録し、 割込処理装置は、この種別ステータスも参照することに
    より、再スケジューリングが可能なプロセッサのうち、
    実行中のプロセスの種別に応じた優先順位をつけてプロ
    セッサを検索することを特徴とする請求項1に記載の割
    込処理方法。
  5. 【請求項5】 前記種別ステータスは、実行中のプロセ
    スがアイドルスレッド、ユーザプロセス、カーネルスレ
    ッドのいずれであるかを示し、 割込処理装置は、アイドルスレッドを実行中のプロセッ
    サ、ユーザプロセスを実行中のプロセッサ、カーネルス
    レッドを実行中のプロセッサ、の順にプロセッサを検索
    することを特徴とする請求項4に記載の割込処理方法。
  6. 【請求項6】 オペレーティングシステムはさらに、各
    プロセッサに割り付けられているプロセスの数を示すプ
    ロセス数ステータスをステータス記憶領域に登録し、 割込処理装置は、このプロセス数ステータスも参照する
    ことにより、再スケジューリングが可能なプロセッサの
    うち、割り付けられたプロセスの数が最も小さいプロセ
    ッサを検索することを特徴とする請求項1に記載の割込
    処理方法。
  7. 【請求項7】 オペレーティングシステムは、前記再ス
    ケジューリング可否ステータス以外に、プロセスに関連
    する複数のプロセス関連ステータスをステータス記憶領
    域に登録し、 割込処理装置は、再スケジューリング可能なプロセッサ
    のそれぞれについて、前記プロセス関連ステータスをも
    とに割込処理の実行に関する適性をステータスごとに点
    数で評価し、この合計点数をもとにプロセッサを検索す
    ることを特徴とする請求項1に記載の割込処理方法。
  8. 【請求項8】 オペレーティングシステムによって制御
    されるマルチプロセッサシステムを構成する複数のプロ
    セッサと、 割込の発生元から割込要求を受け、これをいずれかのプ
    ロセッサに提示する割込処理装置と、 各プロセッサについて、割込処理に起因する再スケジュ
    ーリングが可能であるか否かを示す再スケジューリング
    可否ステータスを記憶するステータス記憶部とを含み、 前記オペレーティングシステムは、各プロセッサについ
    て再スケジューリングの可否をステータス記憶部に適宜
    登録し、 前記割込処理装置は、ステータス記憶部を参照すること
    によって再スケジューリング可能なプロセッサを検索
    し、検索の結果見つかったプロセッサに割込要求を提示
    し、 この提示を受けたプロセッサが割込処理を行うことを特
    徴とする割込処理システム。
  9. 【請求項9】 前記ステータス記憶部をプロセッサごと
    にそのプロセッサのコントロールレジスタの一部として
    設けることを特徴とする請求項8に記載の割込処理シス
    テム。
  10. 【請求項10】 前記ステータス記憶部を割込処理装置
    のレジスタの一部として設けることを特徴とする請求項
    8に記載の割込処理システム。
JP9414296A 1996-04-16 1996-04-16 割込処理方法およびこの方法を用いたシステム Pending JPH09282188A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9414296A JPH09282188A (ja) 1996-04-16 1996-04-16 割込処理方法およびこの方法を用いたシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9414296A JPH09282188A (ja) 1996-04-16 1996-04-16 割込処理方法およびこの方法を用いたシステム

Publications (1)

Publication Number Publication Date
JPH09282188A true JPH09282188A (ja) 1997-10-31

Family

ID=14102144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9414296A Pending JPH09282188A (ja) 1996-04-16 1996-04-16 割込処理方法およびこの方法を用いたシステム

Country Status (1)

Country Link
JP (1) JPH09282188A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005182791A (ja) * 2003-12-12 2005-07-07 Sharp Corp 汎用組込みプロセッサ
US7979861B2 (en) 2006-01-16 2011-07-12 Seiko Epson Corporation Multi-processor system and program for causing computer to execute controlling method of multi-processor system
US8087034B2 (en) 2003-05-30 2011-12-27 Steven J. Frank Virtual processor methods and apparatus with unified event notification and consumer-produced memory operations
WO2013046633A1 (ja) 2011-09-26 2013-04-04 パナソニック株式会社 冷蔵庫
US9430271B2 (en) 2011-07-27 2016-08-30 Fujitsu Limited Data processing system and scheduling method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8087034B2 (en) 2003-05-30 2011-12-27 Steven J. Frank Virtual processor methods and apparatus with unified event notification and consumer-produced memory operations
US8271997B2 (en) 2003-05-30 2012-09-18 Steven J. Frank General purpose embedded processor
US8621487B2 (en) 2003-05-30 2013-12-31 Steven J. Frank Virtual processor methods and apparatus with unified event notification and consumer-producer memory operations
JP2005182791A (ja) * 2003-12-12 2005-07-07 Sharp Corp 汎用組込みプロセッサ
US7979861B2 (en) 2006-01-16 2011-07-12 Seiko Epson Corporation Multi-processor system and program for causing computer to execute controlling method of multi-processor system
US9430271B2 (en) 2011-07-27 2016-08-30 Fujitsu Limited Data processing system and scheduling method
US9513965B1 (en) 2011-07-27 2016-12-06 Fujitsu Limited Data processing system and scheduling method
WO2013046633A1 (ja) 2011-09-26 2013-04-04 パナソニック株式会社 冷蔵庫

Similar Documents

Publication Publication Date Title
US5867704A (en) Multiprocessor system shaving processor based idle state detection and method of executing tasks in such a multiprocessor system
EP0644487B1 (en) Scalable system interrupt structure for a multiprocessing system
US7979861B2 (en) Multi-processor system and program for causing computer to execute controlling method of multi-processor system
US6675191B1 (en) Method of starting execution of threads simultaneously at a plurality of processors and device therefor
US6633897B1 (en) Method and system for scheduling threads within a multiprocessor data processing system using an affinity scheduler
US5991790A (en) Generation and delivery of signals in a two-level, multithreaded system
US7412590B2 (en) Information processing apparatus and context switching method
US7996843B2 (en) Symmetric multi-processor system
US7853743B2 (en) Processor and interrupt controlling method
US5526521A (en) Method and system for process scheduling from within a current context and switching contexts only when the next scheduled context is different
US8397234B2 (en) Determining a priority value for a thread for execution on a multithreading processor system
US7590990B2 (en) Computer system
EP0443557B1 (en) Interrupt controller capable of realizing interrupt nesting function
US7103631B1 (en) Symmetric multi-processor system
EP0644489A2 (en) Method and apparatus for signalling interrupt information in a data processing system
US20060059489A1 (en) Parallel processing system, interconnection network, node and network control method, and program therefor
JPH0454255B2 (ja)
US6295602B1 (en) Event-driven serialization of access to shared resources
US10545890B2 (en) Information processing device, information processing method, and program
WO2018098183A1 (en) Dual mode local data store
JPH09282188A (ja) 割込処理方法およびこの方法を用いたシステム
US20030037227A1 (en) Processor enabling exception handling to be set by program
JP2005092780A (ja) リアルタイムプロセッサシステム及び制御方法
JPH02242434A (ja) タスクのスケジューリング方法
JPH0495137A (ja) オペレーティングシステムのコンテキスト切替方式