JPH09270823A - Atm router - Google Patents

Atm router

Info

Publication number
JPH09270823A
JPH09270823A JP8075561A JP7556196A JPH09270823A JP H09270823 A JPH09270823 A JP H09270823A JP 8075561 A JP8075561 A JP 8075561A JP 7556196 A JP7556196 A JP 7556196A JP H09270823 A JPH09270823 A JP H09270823A
Authority
JP
Japan
Prior art keywords
ack
delay
atm
host
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8075561A
Other languages
Japanese (ja)
Inventor
Naoki Oguchi
直樹 小口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8075561A priority Critical patent/JPH09270823A/en
Publication of JPH09270823A publication Critical patent/JPH09270823A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Abstract

PROBLEM TO BE SOLVED: To avoid a packet abort due to an overflowed system buffer, by allowing an ACK recognition section to detect an ACK signal from a reception host, delaying it by a delay generating section, and transferring the delayed ACK signal to a transmission host. SOLUTION: An ACK recognition section 9 in ATM routers 2, 3 to connect one and other LANs(local area networks) 4, 5 via an ATM(asynchronous transfer mode) network 1 detects an ACK signal from a reception host 7 of the other LAN 5, with respect to transmission data from a transmission host 6 of the one LAN 4 conducting flow control by using the ACK signal. A delay generating section 8 delays the detected ACK signal and sends it to the transmission host 6. The transmission timing of the transmission host 6 is delayed, by allowing the delay generating section 8 to delay the ACK signal as required and transferring the delayed ACK signal to the transmission host 6. An overflowed system buffer memory 10 is avoided, and occurrence of congestion is avoided.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、ローカルエリアネ
ットワーク間をATM網を介して接続する為のATMル
ータに関する。ローカルエリアネットワーク(Local
Area Network;LAN)間を、ATM(Asynchoronu
s Transfer Mode ;非同期転送モード)網を介して接
続する為のATMルータが知られている。このATMル
ータによるトラフィック制御を効果的に行うことが要望
されている。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ATM router for connecting local area networks via an ATM network. Local Area Network (Local
ATM (Asynchoronu) between Area Networks (LAN)
s Transfer Mode (Asynchronous Transfer Mode) An ATM router for connecting via a network is known. There is a demand for effective traffic control by this ATM router.

【0002】[0002]

【従来の技術】複数のLAN間を接続する為のルータ
は、LAN間に転送するデータを一時的に蓄積するバッ
ファメモリを備えている場合が一般的であり、このバッ
ファメモリの蓄積容量は有限であるから、一方のLAN
からの流入トラフィックが他方のLANへの送出トラフ
ィックより多い場合に、バッファメモリが溢れる可能性
がある。このようなバッファメモリの溢れにより、ルー
タを介して転送されるデータが廃棄されることになり、
エンド・ツウ・エンドのスループットが低下するか、或
いはデータ通信が途絶えることになる。
2. Description of the Related Art Generally, a router for connecting a plurality of LANs is equipped with a buffer memory for temporarily storing data transferred between LANs, and the storage capacity of this buffer memory is limited. Therefore, one LAN
The buffer memory may overflow when the inflow traffic from the LAN is larger than the output traffic to the other LAN. Due to such overflow of the buffer memory, the data transferred via the router will be discarded.
Either end-to-end throughput will be reduced or data communication will be disrupted.

【0003】又標準化されているCSMA/CD(Car
rier Sense Multiple Access/Collision Dete
ction)方式によるLANの場合は、ルータのバッファ
メモリが溢れる状態に近づいた時に、ルータから衝突信
号を送出することにより、LANに接続された各端末の
送信を停止させることができるから、バッファメモリの
溢れを防止することができる。この場合、LANに接続
された全端末の送信ができなくなる問題がある。
The standardized CSMA / CD (Car
rier Sense Multiple Acccess / Collision Dete
In the case of a LAN based on the communication method, when the buffer memory of the router approaches the state where it overflows, it is possible to stop the transmission of each terminal connected to the LAN by sending a collision signal from the router. It is possible to prevent the overflow of water. In this case, there is a problem that all terminals connected to the LAN cannot transmit.

【0004】又IP(Internet Protocol )の技術と
して、受信端末のバッファメモリが溢れそうになると、
送信端末に対して送信抑制要求を行うICMP(Inter
netControl Message Protocol )パケットを送出
し、バッファメモリの溢れを回避させる技術が知られて
いる。この場合のICMPパケットの送出機能は、受信
端末に実装されるもので、通常のTCP/IP(Trans
mission Control Protocol /Internet Protocol
)LAN間を接続するルータには実装されないもので
ある。
As an IP (Internet Protocol) technique, when the buffer memory of the receiving terminal is about to overflow,
ICMP (Internet) that makes a transmission suppression request to the transmitting terminal
A technique is known in which a netControl Message Protocol (netControl) packet is transmitted to avoid overflow of the buffer memory. The function of sending the ICMP packet in this case is implemented in the receiving terminal, and the normal TCP / IP (Trans
mission Control Protocol / Internet Protocol
) It is not implemented in the router that connects LANs.

【0005】又ATM網に於けるABR(Available
Bit Rate )サービスの標準化が進められている。こ
のABRサービスは、一定個数のユーザセル毎に送出す
るリソース管理セル(Resource Managiment Cell ;
RMセル)を利用して、ATM網に於けるトラフィック
等の状態に対応した送信許可レートを送信端末に通知
し、送信端末はコネクション設定時に申告したピークセ
ルレートPCR(PeakCell Rate )を超えない範囲
で、送信許可レートを基に算出した送信セルレートに従
ってセルを送出する。その場合、ATM網では、コネク
ション設定時に申告したミニマムセルレートMCR(M
inimum Cell Rate )を下回らないことを保証するも
のである。
In addition, ABR (Available) in the ATM network
Standardization of Bit Rate service is in progress. This ABR service is a resource management cell (Resource Management Cell;
RM cell) is used to notify the transmission terminal of the transmission permission rate corresponding to the state of traffic in the ATM network, etc., and the transmission terminal does not exceed the peak cell rate PCR (Peak Cell Rate) declared at the time of connection setting. Then, the cell is transmitted according to the transmission cell rate calculated based on the transmission permission rate. In that case, in the ATM network, the minimum cell rate MCR (M
inimum Cell Rate).

【0006】又複数のLAN間を、前述のように、AT
M網を介して接続することができるものであり、その場
合にLANとATM網と間にATMルータを設けること
になり、例えば、図11に示す構成となる。同図に於い
て、1011 ,1012 はATMルータ、102はAT
M網のATMスイッチ、103は端末、104はLA
N、111はLANモジュール、112はATMモジュ
ール、113はルーティングプロセッサ、114はシス
テムバッファメモリを示す。
As described above, the AT is connected between a plurality of LANs.
It can be connected via the M network, and in that case, an ATM router is provided between the LAN and the ATM network, for example, the configuration shown in FIG. In the figure, 101 1 and 10 12 are ATM routers, and 102 is an AT.
ATM switch for M network, 103 for terminal, 104 for LA
N and 111 are LAN modules, 112 is an ATM module, 113 is a routing processor, and 114 is a system buffer memory.

【0007】ATMルータ1011 ,1012 は、LA
N104を接続するLANモジュール111と、ATM
網のATMスイッチ102と接続するATMモジュール
112と、ルーティングプロセッサ113と、システム
バッファメモリ114とを備えており、右側のATMル
ータ1012 は簡略化の為にLANモジュール111の
みを示している。
The ATM routers 101 1 and 10 12 are LA
LAN module 111 connecting N104 and ATM
The ATM module 112 for connecting the ATM switch 102 of the network, a routing processor 113, and a system buffer memory 114, ATM routers 101 2 on the right side shows only LAN module 111 for simplicity.

【0008】ATMルータ1011 ,1012 のATM
モジュール112は、LAN104に接続された端末1
03からのパケットデータ(フレームデータ)を分割し
てセルとし、このユーザセルをATM網に送出する。又
ATM網を介して受信したユーザセルを、パケット(フ
レーム)に組立てて端末103へ送出する。この場合
に、ATMルータ1011 ,1012 は、ユーザセルを
一定個数送出する毎に、1個のRMセルを送出する。
[0008] ATM router 101 1, 101 2 of the ATM
The module 112 is the terminal 1 connected to the LAN 104.
The packet data (frame data) from 03 is divided into cells, and this user cell is sent to the ATM network. Also, the user cell received via the ATM network is assembled into a packet (frame) and sent to the terminal 103. In this case, ATM routers 101 1, 101 2, every time a certain number of transmitted user cells, and sends one RM cell.

【0009】このRMセルは、例えば、ATMルータ1
011 から送出した場合、実線矢印で示すように、AT
Mルータ1012 に於いて折返されるものであり、この
場合、例えば、ATMルータ1011 から送出したRM
セルを順方向RMセル(F−RMセル)と称し、又AT
Mルータ1012 で折返したRMセルを逆方向RMセル
(B−RMセル)と称するものである。又ATMスイッ
チ102は、輻輳発生により、ユーザセルを用いてAT
Mルータ1012 に通知すると、ATMルータ1012
はB−RMセルを用いてATMスイッチ1011 に輻輳
発生を通知する。或いは、ATMスイッチ102に於い
てB−RMセルを用いて輻輳発生をATMルータ101
1 に通知することができる。
This RM cell is, for example, an ATM router 1
When sending from 01 1 , as shown by the solid arrow, AT
It is returned at the M router 101 2 , and in this case, for example, the RM sent from the ATM router 101 1.
The cell is called a forward direction RM cell (F-RM cell), and the AT
The RM cell folded in M-Router 101 2 are those referred to as backward RM cell (B-RM cell). Also, the ATM switch 102 uses the user cell to send an AT message when congestion occurs.
When notified to the M router 101 2 , the ATM router 101 2
Notifies the congestion to the ATM switch 101 1 using the B-RM cell. Alternatively, in the ATM switch 102, the B-RM cell is used to detect the occurrence of congestion in the ATM router 101.
1 can be notified.

【0010】前述のRMセルは、例えば、図12に示す
フォーマットを有するもので、5バイトのヘッダと48
バイトのペイロードとからなる構成はユーザセルと同様
である。このヘッダの中のGFC/VPIは、ユーザ・
ネットワーク・インタフェース(UNI)の時、フロー
制御GFCとして用い、ネットワーク・ノード・インタ
フェース(NNI)の時、仮想パス識別子VPIの一部
として用いる。従って、仮想パス識別子VPIは、UN
Iの時には8ビット、NNIの時には12ビット構成と
なる。又VCIは16ビット構成の仮想チャネル識別
子、PTは3ビット構成のペイロードタイプで、例え
ば、“000”により輻輳無しユーザセルを示し、“1
10”によりRMセルを示す。又CLPは1ビット構成
のセル損失優先表示、CRCは8ビット構成のヘッダ誤
り制御を示す。
The aforementioned RM cell has, for example, the format shown in FIG.
The structure including the payload of bytes is the same as that of the user cell. GFC / VPI in this header is user
It is used as a flow control GFC when it is a network interface (UNI), and it is used as part of a virtual path identifier VPI when it is a network node interface (NNI). Therefore, the virtual path identifier VPI is UN
It has an 8-bit configuration for I and a 12-bit configuration for NNI. Further, VCI is a virtual channel identifier having a 16-bit configuration, PT is a payload type having a 3-bit configuration, for example, "000" indicates a user cell without congestion and "1".
10 "indicates an RM cell. CLP indicates a 1-bit cell loss priority indication, and CRC indicates an 8-bit header error control.

【0011】又RMセルの48バイトのペイロードの中
の1バイト構成のRM PROTOCOL IDはRM
プロトコル識別子、又DIR(Direction)は方向指示
ビットであり、“0”はF−RMセル(順方向RMセ
ル)、“1”はB−RMセル(逆方向RMセル)を示
す。又BN(Backward Explicit Congestion Notif
ication )は、ATM網の交換機或いは受信端末に於い
て生成されたB−RMセルを示す逆方向輻輳通知ビッ
ト、又CI(Congestion Indecation )は輻輳表示ビ
ット、又NI(No Increase )は、セルレート非増加
ビット、又RA(Request Acknowlege )は、ABR
サービスに於いては使用されない要求肯定応答ビット、
又3ビット構成のResは未使用ビットを示す。
In the 48-byte payload of the RM cell, the 1-byte RM PROTOCOL ID is RM.
The protocol identifier or DIR (Direction) is a direction indicating bit, "0" indicates an F-RM cell (forward RM cell), and "1" indicates a B-RM cell (reverse RM cell). In addition, BN (Backward Explicit Congestion Notif)
ication) is a reverse congestion notification bit indicating a B-RM cell generated in the ATM network switch or receiving terminal, CI (Congestion Indecation) is a congestion indication bit, and NI (No Increase) is a cell rate non-cell Increase bit, RA (Request Acknowlege) is ABR
Request acknowledgment bit not used in service,
Further, Res having a 3-bit structure indicates an unused bit.

【0012】又2バイト構成のER(Explicit Cell
Rate )は明示的指示セルレート、又2バイトのCCR
(Current Cell Rate )は現セルレート、又2バイ
ト構成のMCR(Minimum Cell Rate )はコネクシ
ョン設定時に申告するミニマムセルレート、又4バイト
構成のQL(Queue Length )はABRサービスに於
いては使用されないキューレングス、又4バイト構成の
SN(Sequence Number )はシーケンス番号、又30
バイト+6ビット構成のResは未使用ビット、又10
ビット構成のCRCは巡回符号チェックビットを示す。
Also, an ER (Explicit Cell) of 2 bytes
Rate) is the explicitly indicated cell rate, or a 2-byte CCR
(Current Cell Rate) is the current cell rate, 2-byte MCR (Minimum Cell Rate) is the minimum cell rate declared at connection setup, and 4-byte QL (Queue Length) is a queue that is not used in the ABR service. Length, or SN (Sequence Number) consisting of 4 bytes is a sequence number or 30
Byte + 6-bit Res is an unused bit, or 10
A CRC having a bit structure indicates a cyclic code check bit.

【0013】前述のABRサービスに於いて、例えば、
ATMルータ1011 からF−RMセルを送出する時
は、そのF−RMセルの明示的指示セルレートERのフ
ィールドに、呼設定時に申告したピークセルレートPC
Rを設定し、又現セルレートCCRのフィールドに許容
セルレートACRを設定し、ミニマムセルレートMCR
のフィールドにミニマムセルレートMCRを設定する。
In the above-mentioned ABR service, for example,
When the F-RM cell is transmitted from the ATM router 101 1, the peak cell rate PC declared at the time of call setup is set in the field of the explicit instruction cell rate ER of the F-RM cell.
R is set, the allowable cell rate ACR is set in the field of the current cell rate CCR, and the minimum cell rate MCR is set.
The minimum cell rate MCR is set in the field.

【0014】又ATMルータ1011 がB−RMセルを
受信した時に、輻輳表示ビットCIが、CI=“0”に
より輻輳無しを示し、且つセルレート非増加ビットNI
がセルレート増加可を示す時は、ピークセルレートPC
Rを超えない範囲で、或る一定の規則に従ってセルレー
トを上げることができる。又輻輳表示ビットCIが、C
I=“1”により輻輳有りを示す時は、ミニマムセルレ
ートMCRを下回らない範囲で、或る一定の規則に従っ
てセルレートを下げるものである。従って、ATMルー
タ1011 ,1012 の許容セルレートACRは、MC
R≦ACR≦PCRの範囲で変更され、ATMスイッチ
102に輻輳が発生しない場合は、ピークセルレートP
CR近傍の送信セルレートにより送信することができ
る。
[0014] When the ATM router 101 1 receives the B-RM cell, the congestion indication bit CI is, indicates no congestion by CI = "0", and the cell rate no increase bit NI
Indicates that the cell rate can be increased, the peak cell rate PC
Within a range not exceeding R, the cell rate can be increased according to a certain rule. Also, the congestion indication bit CI is C
When congestion is indicated by I = “1”, the cell rate is reduced according to a certain rule within a range not lower than the minimum cell rate MCR. Therefore, the allowable cell rate ACR of ATM router 101 1, 101 2, MC
When the ATM switch 102 is changed within the range of R ≦ ACR ≦ PCR and congestion does not occur, the peak cell rate P
It can be transmitted at a transmission cell rate near CR.

【0015】[0015]

【発明が解決しようとする課題】前述のように、LAN
間をATM網を介して接続する為のATMルータに於い
て、ABRサービスに従ってATM網への送信セルレー
トを制御することができるが、ICMPパケットを送出
する構成を備えていないものである。従って、バッファ
メモリが溢れるような状態となった時のLAN側からの
流入トラフィックを制御できない問題がある。
As described above, the LAN
An ATM router for connecting the two via an ATM network can control the transmission cell rate to the ATM network according to the ABR service, but it does not have a configuration for transmitting an ICMP packet. Therefore, there is a problem that the inflow traffic from the LAN side cannot be controlled when the buffer memory overflows.

【0016】この場合、前述のCSMA/CD方式等の
LANに於いて、衝突信号を送出することにより、ルー
タへの流入トラフィックを抑制することができるが、L
ANに接続された総ての端末の送信を停止しなければな
らなくなり、緊急を要する場合の通信が途絶える問題が
ある。本発明は、簡単な構成により、ATMルータに於
いてLAN側からの流入トラフィックを制御することを
目的とする。
In this case, in the LAN of the above-mentioned CSMA / CD system or the like, it is possible to suppress the inflow traffic to the router by sending a collision signal, but L
Transmission of all terminals connected to the AN must be stopped, and there is a problem that communication is interrupted in an emergency. An object of the present invention is to control incoming traffic from the LAN side in an ATM router with a simple configuration.

【0017】[0017]

【課題を解決するための手段】本発明のATMルータ
は、図1を参照して説明すると、(1)一方と他方との
ローカルエリアネットワーク4,5間をATM網1を介
して接続する為のATMルータ2,3に於いて、ACK
信号を用いてフロー制御を行う一方のローカルエリアネ
ットワーク4の送信ホスト6からの送信データに対する
他方のローカルエリアネットワーク5の受信ホスト7か
らのACK信号を検出するACK認識部9と、このAC
K認識部9により検出したACK信号を遅延して送信ホ
スト6に送出する遅延発生部8とを備えている。又2a
はLANモジュール、2bはATMモジュール、10は
システムバッファメモリを示し、ACK信号を必要に応
じて遅延発生部8により遅延して送信ホスト6に転送す
ることにより、送信ホスト6の送信タイミングを遅らせ
ることにより、システムバッファメモリ10の溢れの回
避及び輻輳発生の回避が可能となる。
An ATM router according to the present invention will be described with reference to FIG. 1. (1) To connect local area networks 4 and 5 on one side and the other side via an ATM network 1. ACK at ATM routers 2 and 3
An ACK recognition unit 9 for detecting an ACK signal from a reception host 7 of the other local area network 5 for transmission data from a transmission host 6 of the one local area network 4 which performs flow control using a signal, and this AC
The delay generation unit 8 delays the ACK signal detected by the K recognition unit 9 and sends it to the transmission host 6. Again 2a
Is a LAN module, 2b is an ATM module, and 10 is a system buffer memory. The ACK signal is delayed by the delay generation unit 8 as necessary and transferred to the transmission host 6, thereby delaying the transmission timing of the transmission host 6. This makes it possible to avoid overflow of the system buffer memory 10 and avoid occurrence of congestion.

【0018】又(2)ACK認識部9により検出したA
TM網の複数コネクション対応のACK信号に、それぞ
れ異なる遅延時間を与えるように、遅延発生部8を制御
する乱数発生部を設けることができる。従って、複数の
送信ホストに対するACK信号をランダム的に転送でき
るから、送信ホストから同時的にデータが送出されない
ようにして、システムバッファメモリ10の溢れを回避
できる。
(2) A detected by the ACK recognition unit 9
A random number generation unit for controlling the delay generation unit 8 can be provided so as to give different delay times to the ACK signals corresponding to the multiple connections of the TM network. Therefore, ACK signals to a plurality of transmission hosts can be transferred at random, so that it is possible to prevent simultaneous transmission of data from the transmission hosts and avoid overflow of the system buffer memory 10.

【0019】又(3)ACK認識部9により検出したA
CK信号を含むパケットに、このパケットの遅延時間情
報を書込んだシステムヘッダを付加するヘッダ付加部
と、このシステムヘッダの遅延時間情報を基に、このA
CK信号を含むパケットを遅延する遅延発生部8とを設
けることができる。
(3) A detected by the ACK recognition unit 9
Based on the delay time information of the system header and the header addition unit that adds the system header in which the delay time information of this packet is written to the packet including the CK signal,
A delay generation unit 8 for delaying a packet including a CK signal can be provided.

【0020】又(4)ACK認識部9により検出したA
CK信号を含むパケットに、このパケットの遅延時間情
報を書込んだシステムヘッダを付加するヘッダ付加部
と、このシステムヘッダの遅延時間情報を基に、このA
CK信号を含むパケットを、FIFO形式のシステムバ
ッファメモリに再書込みを行う遅延発生手段とを設ける
ことができる。
(4) A detected by the ACK recognition unit 9
Based on the delay time information of the system header and the header addition unit that adds the system header in which the delay time information of this packet is written to the packet including the CK signal,
It is possible to provide a delay generating means for rewriting the packet including the CK signal into the system buffer memory of the FIFO format.

【0021】又(5)仮想チャネル対応のACK信号
を、この仮想チャネル対応の転送レートに応じて遅延さ
せる構成の遅延発生部8を設けることができる。
Further, (5) it is possible to provide a delay generation unit 8 configured to delay the ACK signal corresponding to the virtual channel according to the transfer rate corresponding to the virtual channel.

【0022】又(6)システムバッファメモリ10の蓄
積量を検出するバッファ量監視部と、このバッファ量監
視部によるシステムバッファメモリ10の蓄積量に対応
してACK信号を含むパケットの遅延時間を設定する遅
延発生部8とを設けることができる。
(6) A buffer amount monitor for detecting the amount of storage in the system buffer memory 10, and a delay time of a packet including an ACK signal corresponding to the amount of storage in the system buffer memory 10 by the buffer amount monitor. It is possible to provide the delay generating section 8 for

【0023】又(7)仮想チャネル対応のラウンドトリ
ップ時間を計測し、このラウンドトリップ時間と送信ホ
ストの肯定応答タイムアウト時間とを基に、遅延発生部
に於ける遅延時間を算出する遅延時間計算部を設けるこ
とができる。
(7) A delay time calculating section for measuring the round trip time corresponding to the virtual channel and calculating the delay time in the delay generating section based on this round trip time and the acknowledgment timeout time of the transmitting host. Can be provided.

【0024】又(8)ACK認識部9は、トランスポー
ト層のプロトコルがACK信号を用いたフロー制御を行
い、且つネットワーク層パケットヘッダの空きビットを
ACKビットとした受信ホストから送信ホストへACK
信号を転送するACKパケットを検出する構成を備える
ことができる。
(8) The ACK recognizing unit 9 performs ACK control from the receiving host to the transmitting host, in which the transport layer protocol performs flow control using the ACK signal, and the empty bit of the network layer packet header is used as the ACK bit.
A configuration for detecting an ACK packet that transfers a signal can be provided.

【0025】[0025]

【発明の実施の形態】図2は本発明の第1の実施の形態
の要部説明図であり、11はATMスイッチ、12,1
3はATMルータ、14,15はローカルエリアネット
ワーク(LAN)、16は送信ホスト、17は受信ホス
ト、20,30はATMモジュール、21,31はLA
Nモジュール、22,32はルーティングプロセッサ、
23,33はシステムバッファメモリ、24、34はセ
ル送信部、25,35はセル受信部、26,36は送信
レート管理部、27,37はフレーム転送部、28は遅
延発生部、29はACK認識部である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 2 is an explanatory view of essential parts of a first embodiment of the present invention, in which 11 is an ATM switch, and 12 and 1.
3 is an ATM router, 14 and 15 are local area networks (LAN), 16 is a sending host, 17 is a receiving host, 20 and 30 are ATM modules, 21 and 31 are LA.
N modules, 22 and 32 are routing processors,
23 and 33 are system buffer memories, 24 and 34 are cell transmission units, 25 and 35 are cell reception units, 26 and 36 are transmission rate management units, 27 and 37 are frame transfer units, 28 is a delay generation unit, and 29 is an ACK. It is a recognition unit.

【0026】ATMスイッチ11は図1のATM網1に
対応し、ATMルータ12,13は図1のATMルータ
1,2に、LAN14,15は図1のLAN4,5に対
応する。又送信ホスト16と受信ホスト17とは図1の
送信ホスト6と受信ホスト7とに対応し、LAN14,
15には更に多数のホストを接続することができる。又
遅延発生部28は図1の遅延発生部8に対応し、ACK
認識部29は図1のACK認識部に対応し、LANモジ
ュール21,31は図1のLANモジュール2aに対応
し、ATMモジュール20,30は図1のATMモジュ
ール2bに対応し、システムバッファメモリ23,33
は図1のシステムバッファメモリ10に対応する。
The ATM switch 11 corresponds to the ATM network 1 of FIG. 1, the ATM routers 12 and 13 correspond to the ATM routers 1 and 2 of FIG. 1, and the LANs 14 and 15 correspond to the LANs 4 and 5 of FIG. The sending host 16 and the receiving host 17 correspond to the sending host 6 and the receiving host 7 in FIG.
A larger number of hosts can be connected to 15. The delay generation unit 28 corresponds to the delay generation unit 8 in FIG.
The recognition unit 29 corresponds to the ACK recognition unit of FIG. 1, the LAN modules 21 and 31 correspond to the LAN module 2a of FIG. 1, the ATM modules 20 and 30 correspond to the ATM module 2b of FIG. 1, and the system buffer memory 23. , 33
Corresponds to the system buffer memory 10 of FIG.

【0027】この実施の形態は、LAN14,15間
を、ATMルータ12,13とATMスイッチ11とを
介して接続し、LAN14に接続された送信ホスト16
からLAN15に接続された受信ホスト17へデータを
伝送する場合を示し、ATMルータ12,13は、内部
バスで相互に接続されたATMモジュール20,30
と、LANモジュール21,31と、ルーティングプロ
セッサ22,32と、システムバッファメモリ23,3
3とを有し、又ATMモジュール20,30は、セル送
信部24,34と、セル受信部25,35と、送信レー
ト管理部26,36と、フレーム転送部27,37とを
有するものである。
In this embodiment, the LANs 14 and 15 are connected via the ATM routers 12 and 13 and the ATM switch 11, and the transmission host 16 connected to the LAN 14 is connected.
From the case where data is transmitted from the LAN to the receiving host 17 connected to the LAN 15, the ATM routers 12 and 13 are ATM modules 20 and 30 mutually connected by an internal bus.
, LAN modules 21, 31, routing processors 22, 32, and system buffer memories 23, 3
3 and the ATM modules 20 and 30 include cell transmission units 24 and 34, cell reception units 25 and 35, transmission rate management units 26 and 36, and frame transfer units 27 and 37. is there.

【0028】又ATMモジュール20の遅延発生部28
とACK認識部29とは、ATMモジュール30にも設
けるものであるが、簡略化の為に図示を省略している。
又ルーティングプロセッサ22,32は、各部を制御
し、且つLANモジュール21,31とATMモジュー
ル20,30との間のパケットをシステムバッファメモ
リ23,33とを介して転送する制御等を行うものであ
る。
The delay generating section 28 of the ATM module 20
The ACK recognition unit 29 and the ACK recognition unit 29 are also provided in the ATM module 30, but are not shown for simplification.
The routing processors 22 and 32 control each unit, and also perform control such as transfer of packets between the LAN modules 21 and 31 and the ATM modules 20 and 30 via the system buffer memories 23 and 33. .

【0029】送信ホスト16は、受信ホスト17にデー
タを送信し、受信ホスト17からの肯定応答のACK
(Acknowledement )信号を受信識別することにより、
次のデータを送信するものであり、1フレーム分のデー
タ受信毎或いは複数フレーム分のデータ受信毎に、受信
ホスト17からACK信号を送出するウインドウ制御方
式が適用されている。又送信ホスト16から受信ホスト
17への送信フレームは、LAN14を介してATMル
ータ12のLANモジュール21により受信され、デー
タリンク層のヘッダが外されて、パケットとしてシステ
ムバッファメモリ23に内部バスを介して転送されて蓄
積される。
The sending host 16 sends data to the receiving host 17 and ACKs the acknowledgment from the receiving host 17.
By identifying the (Acknowledement) signal,
The following data is transmitted, and the window control method in which an ACK signal is transmitted from the receiving host 17 every time one frame of data is received or every plural frames of data is received is applied. Further, the transmission frame from the transmission host 16 to the reception host 17 is received by the LAN module 21 of the ATM router 12 via the LAN 14, the header of the data link layer is removed, and the packet is transmitted to the system buffer memory 23 via the internal bus as a packet. Are transferred and accumulated.

【0030】又送信側のATMルータ12のATMモジ
ュール20は、システムバッファメモリ23から受信ホ
スト17宛のパケットを取り出してセルに分割してヘッ
ダを付加し、設定された仮想コネクション(VC)によ
り、設定された送信セルレートで、セル送信部24から
ATM網のATMスイッチ11に送出する。この場合の
送信セルレートは、ABRサービス等に基づいて送信レ
ート管理部26により管理される。
The ATM module 20 of the ATM router 12 on the transmission side takes out a packet addressed to the receiving host 17 from the system buffer memory 23, divides it into cells, adds a header, and sets a virtual connection (VC) according to the set virtual connection (VC). At the set transmission cell rate, the data is sent from the cell transmission unit 24 to the ATM switch 11 of the ATM network. The transmission cell rate in this case is managed by the transmission rate management unit 26 based on the ABR service or the like.

【0031】又ATMスイッチ11を介して受信側のA
TMルータ13に転送されたセルは、ATMモジュール
30のセル受信部35により受信され、パケットに組立
てられて、システムバッファメモリ33に内部バスを介
して転送されて蓄積される。このパケットをシステムバ
ッファメモリ33から読出し、ヘッダを付加したフレー
ムをLANモジュール31からLAN15に送出し、受
信ホスト17はLAN15を介して受信する。
Further, the A on the receiving side is sent through the ATM switch 11.
The cells transferred to the TM router 13 are received by the cell receiving unit 35 of the ATM module 30, assembled into packets, transferred to the system buffer memory 33 via the internal bus, and stored therein. This packet is read from the system buffer memory 33, the frame with the header added is sent from the LAN module 31 to the LAN 15, and the receiving host 17 receives it via the LAN 15.

【0032】この受信ホスト17は、予め定められたデ
ータ量に到達するまでフレームを正常に受信した場合
に、肯定応答信号としてのACK信号を送出する。この
ACK信号は、ATMルータ13のLANモジュール3
1により受信され、システムバッファメモリ33に一旦
蓄積された後、ATMモジュール30により読出されて
セル化され、ATMモジュール30のセル送信部34か
らATMスイッチ11を介してATMルータ12へ送出
される。
The receiving host 17 sends an ACK signal as an acknowledgment signal when the frame is normally received until the predetermined data amount is reached. This ACK signal is sent to the LAN module 3 of the ATM router 13.
1, is temporarily stored in the system buffer memory 33, is then read by the ATM module 30 into cells, and is sent from the cell transmission unit 34 of the ATM module 30 to the ATM router 12 via the ATM switch 11.

【0033】送信側のATMルータ12は、ATMモジ
ュール20のセル受信部25により受信したセルをパケ
ットに組立ててシステムバッファメモリ23に転送し、
一旦蓄積する。その場合に、フレーム転送部27のAC
K認識部29に於いて受信側からのACK信号を含むパ
ケットか否かを検出している。そして、LANモジュー
ル21は、システムバッファメモリ23から読出したパ
ケットにヘッダを付加したフレームをLAN14に送出
し、送信ホスト16はこのフレームを受信することにな
る。
The ATM router 12 on the transmitting side assembles the cells received by the cell receiving section 25 of the ATM module 20 into packets and transfers them to the system buffer memory 23.
Accumulate once. In that case, the AC of the frame transfer unit 27
The K recognition unit 29 detects whether or not the packet includes an ACK signal from the receiving side. Then, the LAN module 21 sends to the LAN 14 a frame in which a header is added to the packet read from the system buffer memory 23, and the sending host 16 receives this frame.

【0034】システムバッファメモリ23,33は、送
受信パケットを一時蓄積するものであるから、LAN1
4,15からの流入トラフィックが増加した場合、或い
はATMスイッチ11からの流入トラフィックが増加し
た場合、そのままの状態が継続すると、蓄積量が増大し
て溢れが生じることになる。このようにシステムバッフ
ァメモリ23の蓄積量が増大したことをルーティングプ
ロセッサ22又は図示を省略した専用の蓄積量の監視部
により検出すると、受信側からのACK信号をACK認
識部29に於いて検出した場合に、そのACK信号を遅
延発生部28に転送する。
Since the system buffer memories 23 and 33 temporarily store the transmission / reception packets, the LAN 1
When the inflow traffic from 4, 15 increases, or the inflow traffic from the ATM switch 11 increases, if the state remains as it is, the accumulated amount increases and overflow occurs. When the routing processor 22 or a dedicated storage amount monitoring unit (not shown) detects that the storage amount of the system buffer memory 23 has increased, an ACK signal from the receiving side is detected by the ACK recognition unit 29. In that case, the ACK signal is transferred to the delay generation unit 28.

【0035】即ち、システムバッファメモリ23の蓄積
量が増大した時の前述の受信ホスト17からのACK信
号をACK認識部29により検出すると、このACK信
号を遅延発生部28により遅延させてシステムバッファ
メモリ23に転送して蓄積する。そして、このシステム
バッファメモリ23から読出したACK信号をLANモ
ジュール21からLAN14に送出するから、送信ホス
ト16は、遅延発生部28による遅延時間後にACK信
号を受信することになり、このACK信号を受信したこ
とにより次のフレームを送信するから、ATMルータ1
2への流入トラフィックを低減することができる。
That is, when the ACK recognizing section 29 detects the ACK signal from the receiving host 17 when the storage amount in the system buffer memory 23 increases, the ACK signal is delayed by the delay generating section 28 to delay the system buffer memory. 23, and stores. Then, since the ACK signal read from the system buffer memory 23 is sent from the LAN module 21 to the LAN 14, the transmission host 16 receives the ACK signal after the delay time by the delay generation unit 28, and receives this ACK signal. Since the next frame is transmitted by doing so, the ATM router 1
It is possible to reduce the inflow traffic to No. 2.

【0036】又システムバッファメモリ23の蓄積量の
増大時に、ATMルータ12からATMルータ13に、
RMセルを用いて輻輳通知を行うことにより、ATMル
ータ13の送信レート管理部36に於いて送信セルレー
トを低減する制御を行うことができる。
When the amount of storage in the system buffer memory 23 increases, the ATM router 12 transfers to the ATM router 13,
By performing the congestion notification using the RM cell, the transmission rate management unit 36 of the ATM router 13 can perform control for reducing the transmission cell rate.

【0037】前述のような制御により、システムバッフ
ァメモリ23,33の溢れを確実に回避し、フレーム廃
棄の状態が発生しないように制御することができる。又
LAN14,15に接続された複数の端末,ホスト等に
於いては、遅延されたACK信号を受信した送信ホスト
のみが、次の送信フレームを遅らせるだけであり、衝突
信号を送出してLAN上の総ての送信を停止させる場合
に比較して、ATM網を介したLAN間のデータ転送を
有効に制御することができる。
By the control as described above, overflow of the system buffer memories 23 and 33 can be surely avoided, and control can be performed so that the state of frame discard does not occur. Also, in a plurality of terminals, hosts, etc. connected to the LANs 14 and 15, only the transmitting host that receives the delayed ACK signal only delays the next transmission frame, and sends a collision signal to send a LAN signal. It is possible to effectively control the data transfer between LANs via the ATM network, as compared with the case where all the transmissions are stopped.

【0038】図3は本発明の第2の実施の形態の要部説
明図であり、図2と同一符号は同一名称の部分を示し、
141 ,142 ,143 はLAN、161 〜163 は送
信ホスト、211 〜213 はLANモジュール、41は
乱数発生部である。この実施の形態は、ATMルータ1
2に、複数のLAN141 〜143 を、ATM網(図示
を省略)を介して他のLANに接続する場合を示す。
FIG. 3 is an explanatory view of the essential parts of the second embodiment of the present invention, in which the same symbols as in FIG.
Reference numerals 14 1 , 14 2 and 14 3 are LANs, 16 1 to 16 3 are transmission hosts, 21 1 to 21 3 are LAN modules, and 41 is a random number generator. In this embodiment, the ATM router 1
2 shows a case where a plurality of LANs 14 1 to 14 3 are connected to another LAN via an ATM network (not shown).

【0039】複数の送信ホスト161 〜163 から送信
したフレームは、それぞれのLAN141 〜143 を介
してLANモジュール211 〜213 により受信され、
データリンク層のフレームヘッダが外されたパケットと
して、内部バスを介してシステムバッファメモリ23に
転送されて一旦蓄積される。このシステムバッファメモ
リ23から読出されたパケットは、ATMモジュール2
0に於いてセルに分割されてヘッダが付加され、例え
ば、送信ホスト161 〜163 対応に設定された仮想コ
ネクション(VC)によりセル送信部24から送出さ
れ、その送信セルレートは送信レート管理部26により
管理される。
The frames transmitted from the plurality of transmission hosts 16 1 to 16 3 are received by the LAN modules 21 1 to 21 3 via the respective LANs 14 1 to 14 3 ,
The packet from which the frame header of the data link layer has been removed is transferred to the system buffer memory 23 via the internal bus and temporarily stored. The packet read from the system buffer memory 23 is used by the ATM module 2
At 0, the cells are divided and a header is added, and the cells are transmitted from the cell transmission unit 24 by a virtual connection (VC) set corresponding to the transmission hosts 16 1 to 16 3 , and the transmission cell rate is the transmission rate management unit. 26.

【0040】又受信ホストからのACK信号はセル化さ
れて転送されて、ATMルータ12のセル受信部25に
より受信され、パケットに組立てられてシステムバッフ
ァメモリ23に内部バスを介して転送され、このシステ
ムバッファメモリ23からLAN141 〜143 対応の
パケットが読出され、ヘッダが付加されてLANモジュ
ール211 〜213 からLAN141 〜143 に送出さ
れる。従って、各送信ホスト161 〜163 は、それぞ
れの受信ホストからのACK信号を受信識別して、次の
フレームの送信を開始することができる。
The ACK signal from the receiving host is converted into cells, transferred, received by the cell receiver 25 of the ATM router 12, assembled into packets and transferred to the system buffer memory 23 via the internal bus. Packets corresponding to the LANs 14 1 to 14 3 are read from the system buffer memory 23, headers are added, and the packets are sent from the LAN modules 21 1 to 21 3 to the LANs 14 1 to 14 3 . Therefore, each of the transmitting hosts 16 1 to 16 3 can receive and identify the ACK signal from the respective receiving host and start transmitting the next frame.

【0041】その時、ACK認識部29によりACK信
号を含むパケットか否かが検出されて、システムバッフ
ァメモリ23の蓄積量が増大した時は、ACK信号を含
むパケットは、遅延発生部28に転送され、設定された
遅延時間後にシステムバッファメモリ23に内部バスを
介して転送される。従って、送信ホストに対しては、A
CK信号が遅延されて送信されることになる。
At this time, the ACK recognition unit 29 detects whether or not the packet includes the ACK signal, and when the accumulated amount in the system buffer memory 23 increases, the packet including the ACK signal is transferred to the delay generation unit 28. After the set delay time, the data is transferred to the system buffer memory 23 via the internal bus. Therefore, for the sending host, A
The CK signal is delayed and transmitted.

【0042】その場合に、各送信ホスト161 〜163
に対して複数VC対応のACK信号が同時的に転送され
た場合、各送信ホスト161 〜163 は、同時的に次の
フレームを送信することになり、システムバッファメモ
リ23の蓄積量は更に増大することになる。そこで、乱
数発生部41によりVC(仮想チャネル)対応の乱数を
発生し、その乱数に従った遅延時間をACK信号に対し
て与えるように遅延発生部28を制御する。
In this case, each transmitting host 16 1 to 16 3
In the case where ACK signals corresponding to a plurality of VCs are simultaneously transferred to each other, the respective transmission hosts 16 1 to 16 3 simultaneously transmit the next frame, and the accumulated amount in the system buffer memory 23 is further increased. Will increase. Therefore, the random number generation unit 41 generates a random number corresponding to VC (virtual channel), and controls the delay generation unit 28 to give a delay time according to the random number to the ACK signal.

【0043】それにより、同時的に到着したACK信号
は、各送信ホスト161 〜163 に対してそれぞれ異な
る時間に転送されることになり、従って、次のフレーム
の送出タイミングもランダム的になるから、システムバ
ッファメモリ23の溢れを回避することができる。この
場合、システムバッファメモリ23の蓄積量が設定値を
越えた場合のみでなく、設定値以下の少ない時でも、複
数VC対応のACK信号を同時的に受信した場合に、乱
数発生部41からの乱数に従って、VC対応のACK信
号の遅延時間を設定することができる。
As a result, the ACK signals that arrive at the same time are transferred to the respective transmission hosts 16 1 to 16 3 at different times, so that the transmission timing of the next frame also becomes random. Therefore, overflow of the system buffer memory 23 can be avoided. In this case, not only when the accumulated amount in the system buffer memory 23 exceeds the set value, but when the ACK signals corresponding to a plurality of VCs are simultaneously received even when the accumulated amount is less than the set value, the random number generator 41 outputs The delay time of the ACK signal corresponding to VC can be set according to the random number.

【0044】前述の実施の形態は、複数のLAN141
〜143 に、それぞれ送信ホスト161 〜163 が接続
された場合であるが、1本のLANに複数の送信ホスト
が接続され、各送信ホストに対して同時的にACK信号
が到着した場合に対しても適用可能である。
In the above embodiment, a plurality of LANs 14 1
To -14 3, if it is the case that each sending host 161-164 3 are connected, which are connected a plurality of sending host to one of the LAN, simultaneously ACK signal has arrived for each transmit host Can also be applied to.

【0045】図4は本発明の第3の実施の形態の要部説
明図であり、図2と同一符号は同一名称の部分を示し、
42はヘッダ付加部、43は遅延発生部である。この実
施の形態は、遅延発生部43を内部バスに接続し、又受
信セルを組立てたパケットにシステムヘッダを付加する
ヘッダ付加部42を設けたものである。そして、ACK
認識部29によりACK信号を含むパケットを検出する
と、遅延時間情報をセットしたシステムヘッダをヘッダ
付加部42に於いて付加し、システムバッファメモリ2
3に内部バスを介して転送して蓄積する。この場合の遅
延時間は、システムバッファメモリ23の蓄積量に対応
して選定することができる。
FIG. 4 is an explanatory view of the main part of the third embodiment of the present invention, in which the same reference numerals as those in FIG. 2 indicate the parts having the same names,
42 is a header addition unit, and 43 is a delay generation unit. In this embodiment, the delay generating section 43 is connected to an internal bus, and a header adding section 42 for adding a system header to a packet in which received cells are assembled is provided. And ACK
When the recognizing unit 29 detects a packet including an ACK signal, the header adding unit 42 adds a system header in which delay time information is set, and the system buffer memory 2
3 is transferred via the internal bus and stored. The delay time in this case can be selected according to the amount of storage in the system buffer memory 23.

【0046】このシステムヘッダは、例えば、ビットb
0〜b7のうち、4ビットb0〜b3を用いて、遅延時
間を単位時間Tの倍数として表す遅延時間情報とするこ
とができる。例えば、オール“0”の場合は遅延時間は
零であり、b0〜b3=“0010”の場合は、遅延時
間は単位時間Tの2倍であることを表すことができる。
従って、システムバッファメモリ23の蓄積量に対応し
てシステムヘッダのビットb0〜b3により遅延時間情
報を設定し、ヘッダ付加部42に於いてこのシステムヘ
ッダをパケットに付加することができる。
This system header has, for example, bit b.
Of the bits 0 to b7, 4 bits b0 to b3 can be used as delay time information representing the delay time as a multiple of the unit time T. For example, the delay time is zero when all are "0", and the delay time is twice the unit time T when b0 to b3 = "0010".
Therefore, the delay time information can be set by the bits b0 to b3 of the system header corresponding to the storage amount of the system buffer memory 23, and the system header can be added to the packet by the header adding unit 42.

【0047】又ルーティングプロセッサ22は、システ
ムバッファメモリ23のキューの先頭のパケットを次に
どのポートに転送すべきかを調べ、転送すべき目的ポー
トのLANモジュール21に制御信号を送出し、パケッ
トをシステムバッファメモリ23から読出してLANモ
ジュール21に転送させる。この時に、ヘッダ付加部4
2に於いて付加したシステムヘッダを調べ、例えば、b
0〜b3=“0000”の場合は、倍数が零であるか
ら、単位時間Tを零倍した遅延時間は零となり、LAN
モジュール21に直接的に転送する。又b0〜b3≠
“0000”の場合は、単位時間Tの倍率が零でない場
合であるから、遅延発生部43に転送する。この遅延発
生部43は、システムヘッダに設定された単位時間の倍
数を基に遅延時間を求め、その遅延時間に従ってACK
信号を遅延させた後、目的ポートのLANモジュール2
1に転送する。
Further, the routing processor 22 checks to which port the packet at the head of the queue of the system buffer memory 23 should be transferred next, sends a control signal to the LAN module 21 of the target port to be transferred, and transmits the packet to the system. The data is read from the buffer memory 23 and transferred to the LAN module 21. At this time, the header addition unit 4
Examine the system header added in 2 and, for example, b
When 0 to b3 = “0000”, the multiple is zero, so the delay time obtained by multiplying the unit time T by zero is zero, and the LAN
Transfer directly to module 21. B0 to b3 ≠
In the case of "0000", the magnification of the unit time T is not zero, and therefore, it is transferred to the delay generation unit 43. The delay generation unit 43 calculates the delay time based on a multiple of the unit time set in the system header, and ACKs according to the delay time.
After delaying the signal, LAN module 2 of the target port
Transfer to 1.

【0048】従って、システムバッファメモリ23の蓄
積量が増大した時に、ACK信号を遅延発生部43によ
り遅延させて送信ホスト16に転送することができるか
ら、システムバッファメモリ23の溢れを回避するよう
に制御できる。この場合のシステムヘッダは、ATMル
ータ12内に於いて使用するものであるから、各種のフ
ォーマットを適用することができる。
Therefore, when the accumulated amount in the system buffer memory 23 increases, the ACK signal can be delayed by the delay generating section 43 and transferred to the transmitting host 16, so that the overflow of the system buffer memory 23 is avoided. You can control. Since the system header in this case is used in the ATM router 12, various formats can be applied.

【0049】図5は本発明の第4の実施の形態の要部説
明図であり、図4と同一符号は同一名称の部分を示す。
この実施の形態は、システムバッファメモリ23を用い
てACK信号を遅延させる場合を示し、前述のように、
セル受信部25により受信したセルを組立てたパケット
に、受信側からのACK信号が含まれていることをAC
K認識部29に於いて検出すると、ヘッダ付加部42に
より、単位時間Tの倍率等による遅延時間情報をセット
したシステムヘッダを付加し、フレーム転送部27から
システムバッファメモリ23に内部バスを介して転送し
て蓄積する。
FIG. 5 is an explanatory view of the essential parts of the fourth embodiment of the present invention, in which the same reference numerals as those in FIG. 4 indicate the parts having the same names.
This embodiment shows a case where an ACK signal is delayed by using the system buffer memory 23, and as described above,
AC that the cell assembled by the cell receiving unit 25 includes the ACK signal from the receiving side in the packet
When it is detected by the K recognizing unit 29, the header adding unit 42 adds the system header in which the delay time information according to the magnification of the unit time T or the like is added, and the frame transfer unit 27 transfers it to the system buffer memory 23 via the internal bus. Transfer and store.

【0050】ルーティングプロセッサ22は、システム
バッファメモリ23のキューの先頭のパケットを次にど
のポートに転送すべきかを調べ、転送すべき目的ポート
のLANモジュール21に制御信号を送出し、パケット
をシステムバッファメモリ23から読出してLANモジ
ュール21に転送させる。この時に、ヘッダ付加部42
に於いて付加したシステムヘッダを調べ、例えば、シス
テムヘッダが前述の実施の形態の場合と同様に、b0〜
b3=“0000”の場合は遅延時間が零であるから、
LANモジュール21に転送する。
The routing processor 22 checks to which port the packet at the head of the queue of the system buffer memory 23 should be transferred next, sends a control signal to the LAN module 21 of the target port to be transferred, and transfers the packet to the system buffer. It is read from the memory 23 and transferred to the LAN module 21. At this time, the header addition unit 42
The system header added in the above is checked. For example, the system header is b0 to b0 as in the case of the above-described embodiment.
Since the delay time is zero when b3 = "0000",
Transfer to the LAN module 21.

【0051】又システムヘッダのb0〜b3≠“000
0”の場合は、遅延時間がセットされている場合である
から、システムバッファメモリ23に再度蓄積する。こ
の場合、FIFO形式のシステムバッファメモリ23に
書込んでから読出すまでの時間を単位時間Tとすると、
遅延時間情報による倍数だけの回数の読出しと書込みと
を繰り返すことになる。又システムヘッダのb0〜b3
の内容を減算してシステムバッファメモリ23への再蓄
積を行うことにより、次に読出したパケットのシステム
ヘッダのb0〜b3がオール“0”の時に、所定の遅延
時間が経過としたものとして、LANモジュール21に
転送することができる。
The system header b0 to b3 ≠ “000”
In the case of 0 ", since the delay time is set, the delay time is stored again in the system buffer memory 23. In this case, the time from the writing to the system buffer memory 23 of the FIFO format until the reading is a unit time. Let T be
Reading and writing will be repeated by a multiple of the delay time information. Also, b0 to b3 of the system header
By subtracting the contents of the above and re-accumulating in the system buffer memory 23, it is assumed that the predetermined delay time has elapsed when b0 to b3 of the system header of the next read packet are all “0”. It can be transferred to the LAN module 21.

【0052】従って、この場合のシステムバッファメモ
リ23は、システムヘッダの遅延時間情報に従って繰り
返し読出しと書込みとを行うことにより、ACKパケッ
トを遅延させる遅延発生部の機能を実現している。そし
て、システムバッファメモリ23の蓄積量等に対応して
遅延時間を設定することにより、システムバッファメモ
リ23の溢れを回避することができる。
Therefore, the system buffer memory 23 in this case realizes the function of the delay generation unit for delaying the ACK packet by repeatedly reading and writing in accordance with the delay time information of the system header. The overflow of the system buffer memory 23 can be avoided by setting the delay time according to the accumulated amount of the system buffer memory 23.

【0053】図6は本発明の第5の実施の形態の説明図
であり、図2と同一符号は同一名称の部分を示す。送信
ホスト16からLAN14を介して図示を省略した受信
ホストへのデータ送出及び受信ホストからのACK信号
受信による次のデータ送出を行う動作は、前述の各実施
の形態と同様である。
FIG. 6 is an explanatory view of the fifth embodiment of the present invention, and the same reference numerals as those in FIG. 2 indicate the parts having the same names. The operation of transmitting data from the transmitting host 16 to the receiving host (not shown) via the LAN 14 and transmitting the next data by receiving the ACK signal from the receiving host is the same as in the above-described respective embodiments.

【0054】この実施の形態は、送信レート管理部26
から現在の送信レート(ACR)を遅延発生部28に転
送し、遅延発生部28は、この送信レートを基に遅延時
間を算出する。例えば、輻輳発生等がなく、送信レート
が大きい場合は、遅延時間を小さくし、反対に送信レー
トが小さい場合は、遅延時間を大きくする。
In this embodiment, the transmission rate management unit 26
From the current transmission rate (ACR) to the delay generation unit 28, and the delay generation unit 28 calculates the delay time based on this transmission rate. For example, when there is no congestion or the like and the transmission rate is high, the delay time is shortened, and conversely, when the transmission rate is low, the delay time is increased.

【0055】このような遅延発生部28の処理による遅
延時間がACK信号に与えられ、遅延発生部28からシ
ステムバッファメモリ23に内部バスを介して転送され
て蓄積される。従って、送信ホスト16に転送するAC
K信号は、送信レートに対応した遅延時間を与えられる
ことになり、システムバッファメモリ23の溢れの回避
並びに輻輳発生の回避が可能となる。
The delay time resulting from the processing of the delay generator 28 is given to the ACK signal, transferred from the delay generator 28 to the system buffer memory 23 via the internal bus, and accumulated. Therefore, the AC transferred to the sending host 16
Since the K signal is given a delay time corresponding to the transmission rate, it is possible to avoid the overflow of the system buffer memory 23 and the occurrence of congestion.

【0056】図7は本発明の第6の実施の形態の要部説
明図であり、図6と同一符号は同一名称部分を示し、4
5はバッファ量監視部である。この実施の形態は、シス
テムバッファメモリ23の蓄積量をバッファ量監視部4
5により監視し、その蓄積量を遅延発生部28に通知す
る。遅延発生部28は、この蓄積量に対応した遅延時間
を、ACK信号を含むパケットに与えるように制御する
ものである。
FIG. 7 is an explanatory view of the essential parts of the sixth embodiment of the present invention, in which the same reference numerals as those in FIG.
Reference numeral 5 is a buffer amount monitoring unit. In this embodiment, the storage amount of the system buffer memory 23 is set to the buffer amount monitoring unit 4
5, and notifies the delay generation unit 28 of the accumulated amount. The delay generator 28 controls the delay time corresponding to the accumulated amount to be given to the packet including the ACK signal.

【0057】従って、システムバッファメモリ23の蓄
積量が増大した時に、ACK信号を遅延発生部28によ
り大きく遅延させることにより、送信ホスト16からの
データ送出を遅らせて、システムバッファメモリ23の
溢れを回避させることができる。なお、送信ホスト16
からLAN14を介して図示を省略した受信ホストへの
データ送出及び受信ホストからのACK信号受信による
次のデータ送出を行う動作は、前述の各実施の形態と同
様である。
Therefore, when the storage amount of the system buffer memory 23 increases, the delay generation unit 28 delays the ACK signal by a large amount to delay the data transmission from the transmission host 16 and avoid the overflow of the system buffer memory 23. Can be made. The sending host 16
The operation of transmitting data to the receiving host (not shown) via the LAN 14 and transmitting the next data by receiving the ACK signal from the receiving host is the same as in the above-described respective embodiments.

【0058】図8は本発明の第7の実施の形態の説明図
であり、図2と同一符号は同一部分を示し、51は遅延
時間計算部、52,53はACKビット書込部である。
なお、ATMルータ12,13は同一の構成を有するも
のであるが、簡略化の為に、ATMルータ13側の遅延
発生部28とACK認識部29と遅延時間計算部51と
の図示を省略している。又点線矢印はRMセルによるA
BR制御のルートを示し、ATMルータ12,13とA
TMスイッチ11との間は、複数VCが設定される光伝
送路等の高速伝送路により接続されている。
FIG. 8 is an explanatory view of the seventh embodiment of the present invention, in which the same reference numerals as those in FIG. 2 indicate the same parts, 51 is a delay time calculating section, and 52 and 53 are ACK bit writing sections. .
Although the ATM routers 12 and 13 have the same configuration, the delay generation unit 28, the ACK recognition unit 29, and the delay time calculation unit 51 on the ATM router 13 side are not shown for simplification. ing. Also, the dotted arrow indicates A by RM cell.
Shows the route of BR control, and ATM routers 12, 13 and A
The TM switch 11 is connected by a high-speed transmission line such as an optical transmission line in which a plurality of VCs are set.

【0059】又送信ホスト16と受信ホスト17とは、
TCP/IPを用いて通信を行う場合を示し、TCPは
トランスポート層のプロトコル、IPはネットワーク層
のプロトコルに相当し、TCPの下位プロトコルのIP
にACK書込部52,53を設けた場合を示す。なお、
TCPでは、送信ポート番号,受信ポート番号,順序番
号,ACK番号等を含むヘッダを有し、受信ホスト17
からのACK信号を送信ホスト16へ通知することが可
能である。
The sending host 16 and the receiving host 17 are
The case where communication is performed using TCP / IP is shown. TCP corresponds to a transport layer protocol, IP corresponds to a network layer protocol, and is a lower protocol IP of TCP.
The case where the ACK writing units 52 and 53 are provided in FIG. In addition,
TCP has a header including a transmission port number, a reception port number, a sequence number, an ACK number, etc.
It is possible to notify the sending host 16 of the ACK signal from the.

【0060】図9はIPパケットのフォーマットを示
し、VERSは4ビット構成の版番号、HLENは4ビ
ット構成のヘッダの32ビット単位の長さ、SERVI
C TYPEは8ビット構成のサービスタイプで、
(B)に示すように、3ビット構成の優先度PRECE
DENCEと、1ビット構成の遅延表示ビットDと、1
ビット構成のスループット表示ビットTと、1ビット構
成の信頼性表示ビットRと、2ビット構成の未使用ビッ
トUNUSEDとから構成されている。
FIG. 9 shows the format of an IP packet. VERS is a 4-bit version number, HLEN is a 4-bit header length in 32-bit units, and SERVI.
C TYPE is an 8-bit service type,
As shown in (B), the priority PRECE having a 3-bit structure.
DENCE, 1-bit delay display bit D, and 1
It is composed of a throughput indicating bit T having a bit structure, a reliability indicating bit R having a 1-bit structure, and an unused bit UNUSED having a 2-bit structure.

【0061】又TOTAL LENGTHは16ビット
構成の全長、INDENTIFICATIONは16ビ
ット構成の識別値、FLAGSは3ビット構成のフラ
グ、FRAGMENT OFFSETは13ビット構成
のフラグメントオフセット、TIME TO LIVE
は8ビット構成の生存時間、PROTOCOLは8ビッ
ト構成のプロトコル番号、HEADER CHECKS
UMは16ビット構成のヘッダチェックサム、SOUR
CE ADDRESSは32ビット構成の送信側アドレ
ス、DESTINATION ADDRESSは32ビ
ット構成の受信側アドレス、IP OPTIONは可変
長のIPオプション、PADDINGは可変長のパディ
ングであり、前述の構成によりIPヘッダを構成してい
る。又DATAは可変長のデータを示す。
Further, TOTAL LENGTH is a 16-bit total length, INDENTIFICATION is a 16-bit identification value, FLAGS is a 3-bit flag, FRAGMENT OFFSET is a 13-bit fragment offset, and TIME TO LIVE.
Is an 8-bit survival time, PROTOCOL is an 8-bit protocol number, HEADER CHECKS
UM is a 16-bit header checksum, SOUR
CE ADDRESS is a 32-bit sender address, DESTINATION ADDRESS is a 32-bit receiver address, IP OPTION is a variable-length IP option, and PADDING is a variable-length padding. There is. DATA indicates variable length data.

【0062】又(C)は、(B)に示すサービスタイプ
SERVICE TYPEの2ビットの未使用ビットU
NUSEDの中の1ビットをACKビット(ACKbi
t)に利用する場合を示し、受信ホスト17は、送信ホ
スト16からのウインドウサイズのデータを受信する
と、ACKビット書込部53に於いて前述のACKビッ
トを“1”として、送信ホスト16に肯定応答を送出す
ることができる。
Further, (C) is a 2-bit unused bit U of the service type SERVICE TYPE shown in (B).
1 bit in NUSED is set to ACK bit (ACKbi
When receiving the window size data from the sending host 16, the receiving host 17 sets the ACK bit in the ACK bit writing unit 53 to “1” and sends the data to the sending host 16. An acknowledgment can be sent.

【0063】このACKビットが“1”にセットされた
ACKパケットが受信ホスト17からLAN15に送出
されると、ATMルータ13は、前述のように、ATM
スイッチ11を介してATMルータ12へセル化して転
送する。ATMルータ12では、セル受信部25により
受信し、パケットに組立てて、フレーム転送部27から
内部バスを介してシステムバッファメモリ23に転送す
る。この場合、ACK認識部29に於いてIPヘッダの
ACKビットが“1”か否かを識別する。ACKビット
が“1”の場合は、ACKパケットであるから、遅延発
生部28に転送する。
When the ACK packet in which the ACK bit is set to "1" is sent from the receiving host 17 to the LAN 15, the ATM router 13 causes the ATM router 13 to transmit the ATM packet as described above.
The cells are transferred to the ATM router 12 via the switch 11. In the ATM router 12, the cell receiving unit 25 receives, assembles the packet, and transfers it from the frame transfer unit 27 to the system buffer memory 23 via the internal bus. In this case, the ACK recognition unit 29 identifies whether or not the ACK bit of the IP header is "1". If the ACK bit is “1”, it is an ACK packet and is transferred to the delay generation unit 28.

【0064】遅延発生部28は、遅延時間計算部51に
より算出された遅延時間が設定されて、ACKパケット
を遅延させた後、フレーム転送部27から内部バスを介
してシステムバッファメモリ23に転送する。従って、
受信ホスト17からのACK信号は、送信ホスト16に
対して遅延されて転送され、送信ホスト16からの次の
データの送出が遅延されるから、システムバッファメモ
リ23の溢れを回避することができる。又ACK認識部
29は、ネットワーク層パケットヘッダ(IPパケット
ヘッダ)のACKビットを識別することにより、ACK
パケットか否かを識別できるから、識別処理に要する時
間を著しく短縮することができる。
The delay generation unit 28 sets the delay time calculated by the delay time calculation unit 51, delays the ACK packet, and then transfers it from the frame transfer unit 27 to the system buffer memory 23 via the internal bus. . Therefore,
The ACK signal from the reception host 17 is delayed and transferred to the transmission host 16, and the transmission of the next data from the transmission host 16 is delayed, so that overflow of the system buffer memory 23 can be avoided. Further, the ACK recognition unit 29 identifies the ACK bit of the network layer packet header (IP packet header) to determine the ACK.
Since it can be discriminated whether it is a packet or not, the time required for the discrimination processing can be remarkably shortened.

【0065】又遅延時間計算部51は、送信レート管理
部26からの送信レートを基に次式により算出する。 D=Dmax ×(PCR−ACR)/PCR 但し、Dmax は最大遅延時間、PCRはピークセルレー
ト、ACRは許可セルレートである。
The delay time calculation unit 51 calculates the transmission rate from the transmission rate management unit 26 according to the following equation. D = Dmax × (PCR-ACR) / PCR where Dmax is the maximum delay time, PCR is the peak cell rate, and ACR is the permitted cell rate.

【0066】又前述の最大遅延時間Dmax は、Dmax =
RTO’−RTT’により算出される。なお、RTT’
は、ABR制御に於けるラウンドトリップ時間、RT
O’は、ラウンドトリップ時間を計測する毎に算出する
タイムアウト時間である。従って、送信ホスト6に於け
るACK信号のタイムアウトに間に合うように、且つ許
可セルレートACRに従って遅延時間Dを求めることが
できる。この場合、許可セルレートACRが大きいと、
遅延時間Dを小さくすることになり、輻輳に近くなって
許可セルレートACRが小さくなると、遅延時間Dを大
きくすることになるから、システムバッファメモリ23
の溢れ、並びに輻輳の回避を図ることができる。
The maximum delay time Dmax is Dmax =
Calculated by RTO'-RTT '. In addition, RTT '
Is the round trip time in ABR control, RT
O ′ is a timeout time calculated each time the round trip time is measured. Therefore, the delay time D can be obtained in time for the timeout of the ACK signal in the transmitting host 6 and according to the permitted cell rate ACR. In this case, if the permitted cell rate ACR is large,
The delay time D is reduced, and when the permitted cell rate ACR decreases near the congestion, the delay time D is increased. Therefore, the system buffer memory 23
It is possible to avoid overflow and congestion.

【0067】又システムバッファメモリ23の蓄積量
を、例えば、図7に示す実施の形態に於けるバッファ量
監視部45により検出して、次式により遅延時間Dを算
出して、遅延発生部28に於いてACK信号を遅延させ
ることもできる。 D=Dmax ×(C−Cth)/(Cmax −Cth) 但し、C=現在の蓄積量、Cth=遅延を開始する為の閾
値、Cmax はシステムバッファメモリ23の蓄積容量で
ある。この場合の閾値Cthを複数種類とし、それに対応
した遅延時間Dを求めることができる。この場合、蓄積
量Cが多くなると、遅延時間Dは大きくなり、送信ホス
ト16からの送信レートを低減して、システムバッファ
メモリ23の溢れを回避することができる。
The amount of storage in the system buffer memory 23 is detected by, for example, the buffer amount monitor 45 in the embodiment shown in FIG. 7, the delay time D is calculated by the following equation, and the delay generator 28 is used. It is also possible to delay the ACK signal. D = Dmax × (C−Cth) / (Cmax−Cth) where C = current storage amount, Cth = threshold start threshold, and Cmax is the storage capacity of the system buffer memory 23. In this case, the threshold value Cth can be set to a plurality of types, and the delay time D corresponding thereto can be obtained. In this case, when the storage amount C increases, the delay time D also increases, the transmission rate from the transmission host 16 can be reduced, and overflow of the system buffer memory 23 can be avoided.

【0068】図10は本発明の実施の形態の遅延発生部
の説明図であり、前述の各実施の形態に於ける遅延発生
部28の機能を示すもので、(A)は遅延バッファ、
(B)〜(D)はキューの単位時間T毎の内容を示す。
即ち、ACK認識部29によりACKパケットを検出す
ると、そのACKパケットを遅延発生部28に転送し、
(A)に示す遅延バッファに蓄積すると共に、そのアド
レスaaaa,bbbb,cccc,dddd,eee
e,ffffをキューに書込む。その場合に、例えば、
図8に於いては、遅延時間計算部51により算出した単
位時間Tの整数倍の遅延時間に対応して書込むものであ
り、(B)の状態では、アドレスaaaa,bbbb,
ccccのACKパケットの遅延時間はT、アドレスd
ddd,eeeeのACKパケットの遅延時間は3T、
アドレスffffのACKパケットの遅延時間は4Tと
した場合を示す。
FIG. 10 is an explanatory diagram of the delay generating section according to the embodiment of the present invention, which shows the function of the delay generating section 28 in each of the above-described embodiments.
(B) to (D) show the contents of each unit time T of the queue.
That is, when the ACK recognition unit 29 detects an ACK packet, the ACK packet is transferred to the delay generation unit 28,
The addresses are accumulated in the delay buffer shown in (A), and the addresses aaaa, bbbbb, cccc, dddd, and eeee are stored.
Write e, ffff in the queue. In that case, for example,
In FIG. 8, data is written corresponding to a delay time that is an integral multiple of the unit time T calculated by the delay time calculation unit 51. In the state of (B), the addresses aaa, bbbb,
The delay time of the cccc ACK packet is T, address d
The delay time of the ACK packet of ddd and eeee is 3T,
The case where the delay time of the ACK packet of the address ffff is 4T is shown.

【0069】単位時間Tが経過すると、(C)の状態と
なり、アドレスaaaa,bbbb,ccccの順に読
出され、それに伴って遅延バッファからACKパケット
が読出されて、システムバッファメモリに転送され、こ
のシステムバッファメモリから送信ホストに転送され
る。従って、アドレスaaaa,bbbb,ccccの
ACKパケットは、単位時間Tの遅延後に送信ホストへ
転送されることになる。又更に単位時間Tが経過する
と、(D)の状態となり、更に単位時間Tが経過する
と、アドレスdddd,eeeeの順に読出されて、遅
延バッファからACKパケットが読出されて、システム
バッファメモリに転送され、このシステムバッファメモ
リから送信ホストに転送される。従って、アドレスdd
dd,eeeeのACKパケットは、3Tの遅延時間が
与えられることになる。同様に、アドレスffffのA
CKパケットは、4Tの遅延時間が与えられることにな
る。
When the unit time T elapses, the state of (C) is entered, the addresses aaa, bbbb, cccc are read in this order, and along with this, the ACK packet is read from the delay buffer and transferred to the system buffer memory. Transferred from the buffer memory to the sending host. Therefore, the ACK packets of the addresses aaa, bbbb, and cccc are transferred to the sending host after a delay of the unit time T. When the unit time T further elapses, the state becomes (D). When the unit time T further elapses, the addresses dddd and eeee are read in order, the ACK packet is read from the delay buffer, and transferred to the system buffer memory. , From this system buffer memory to the sending host. Therefore, the address dd
The ACK packet of dd and eeee is given a delay time of 3T. Similarly, A at address ffff
The CK packet is given a delay time of 4T.

【0070】本発明は、前述の各実施の形態にのみ限定
されるものではなく、種々付加変更し得るものであり、
又各実施の形態の組合せによる構成等も可能である。例
えば、システムバッファメモリ23の蓄積量と、ATM
網側の許可セルレートACRとを含めて、遅延時間を算
出し、ACKパケットの遅延を制御することも可能であ
る。
The present invention is not limited to the above-mentioned respective embodiments, but various additions and modifications can be made.
Further, a configuration by combining the respective embodiments is also possible. For example, the storage amount of the system buffer memory 23 and the ATM
It is also possible to control the delay of the ACK packet by calculating the delay time including the permitted cell rate ACR on the network side.

【0071】[0071]

【発明の効果】以上説明したように、本発明は、ACK
認識部9により受信ホスト7からのACK信号を検出
し、遅延発生部8により遅延して送信ホスト6に転送す
るものであり、従って、ATMルータからLAN側のA
CK信号対応の送信ホスト6の送信レートを制御するこ
とができる。従って、システムバッファメモリ10の溢
れによるパケット廃棄を回避することができる。又複数
の送信ホストに対するACK信号をACK認識部9によ
り同時的に検出した場合、乱数発生部からの乱数に従っ
た遅延時間を各ACK信号に与えることにより、複数の
送信ホストからのデータ送出のタイミングをずらすこと
ができるから、システムバッファメモリ10の溢れを回
避することができる。
As described above, according to the present invention, the ACK
The recognizing unit 9 detects the ACK signal from the receiving host 7, and the delay generating unit 8 delays and transfers the ACK signal to the transmitting host 6. Therefore, from the ATM router to the A on the LAN side.
The transmission rate of the transmission host 6 corresponding to the CK signal can be controlled. Therefore, packet discard due to overflow of the system buffer memory 10 can be avoided. Further, when ACK signals for a plurality of transmission hosts are simultaneously detected by the ACK recognition unit 9, the delay time according to the random number from the random number generation unit is given to each ACK signal, so that the data transmission from the plurality of transmission hosts can be performed. Since the timing can be shifted, overflow of the system buffer memory 10 can be avoided.

【0072】又前述の遅延時間を、システムバッファメ
モリ10の蓄積量やATM網1側の許可セルレート等に
対応して算出することにより、ACK信号に最適化され
た遅延時間を与えることができるから、システムバッフ
ァメモリ10の溢れを回避し、システムの安定な運用を
図ることができる。
Further, by calculating the above-mentioned delay time in accordance with the storage amount of the system buffer memory 10 and the permitted cell rate of the ATM network 1, etc., the optimized delay time can be given to the ACK signal. Therefore, overflow of the system buffer memory 10 can be avoided, and stable operation of the system can be achieved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理説明図である。FIG. 1 is a diagram illustrating the principle of the present invention.

【図2】本発明の第1の実施の形態の要部説明図であ
る。
FIG. 2 is an explanatory diagram of a main part of the first embodiment of the present invention.

【図3】本発明の第2の実施の形態の要部説明図であ
る。
FIG. 3 is an explanatory diagram of a main part of a second embodiment of the present invention.

【図4】本発明の第3の実施の形態の要部説明図であ
る。
FIG. 4 is an explanatory diagram of a main part of a third embodiment of the present invention.

【図5】本発明の第4の実施の形態の要部説明図であ
る。
FIG. 5 is an explanatory diagram of a main part of a fourth embodiment of the present invention.

【図6】本発明の第5の実施の形態の要部説明図であ
る。
FIG. 6 is an explanatory diagram of a main part of a fifth embodiment of the present invention.

【図7】本発明の第6の実施の形態の要部説明図であ
る。
FIG. 7 is an explanatory view of a main part of a sixth embodiment of the present invention.

【図8】本発明の第7の実施の形態の説明図である。FIG. 8 is an explanatory diagram of a seventh embodiment of the present invention.

【図9】IPパケットのフォーマット説明図である。FIG. 9 is an explanatory diagram of a format of an IP packet.

【図10】本発明の実施の形態の遅延発生部の説明図で
ある。
FIG. 10 is an explanatory diagram of a delay generation unit according to the embodiment of this invention.

【図11】従来例のATMルータの説明図である。FIG. 11 is an explanatory diagram of a conventional ATM router.

【図12】RMセルのフォーマット説明図である。FIG. 12 is an explanatory diagram of a format of an RM cell.

【符号の説明】[Explanation of symbols]

1 ATM網 2,3 ATMルータ 4,5 ローカルエリアネットワーク 6 送信ホスト 7 受信ホスト 8 遅延発生部 9 ACK認識部 10 システムバッファメモリ 1 ATM network 2,3 ATM router 4,5 Local area network 6 Sending host 7 Receiving host 8 Delay generating section 9 ACK recognizing section 10 System buffer memory

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 一方と他方とのローカルエリアネットワ
ーク間をATM網を介して接続する為のATMルータに
於いて、 ACK信号を用いてフロー制御を行う前記一方のローカ
ルエリアネットワークの送信ホストからの送信データに
対する前記他方のローカルエリアネットワークの受信ホ
ストからのACK信号を検出するACK認識部と、 該ACK認識部により検出した前記ACK信号を遅延し
て前記送信ホストに送出する遅延発生部とを備えたこと
を特徴とするATMルータ。
1. An ATM router for connecting between one local area network and the other local area network via an ATM network, wherein an ACK signal is used to perform flow control from a transmitting host of the one local area network. An ACK recognition unit that detects an ACK signal from the reception host of the other local area network for the transmission data, and a delay generation unit that delays the ACK signal detected by the ACK recognition unit and sends the delayed ACK signal to the transmission host. An ATM router characterized by that.
【請求項2】 前記ACK認識部により検出した前記A
TM網の複数コネクション対応のACK信号に、それぞ
れ異なる遅延時間を与えるように前記遅延発生部を制御
する乱数発生部を設けたことを特徴とする請求項1記載
のATMルータ。
2. The A detected by the ACK recognition unit
2. An ATM router according to claim 1, further comprising a random number generator for controlling the delay generator so as to give different delay times to ACK signals corresponding to a plurality of connections in the TM network.
【請求項3】 前記ACK認識部により検出した前記A
CK信号を含むパケットに、該パケットの遅延時間情報
を書込んだシステムヘッダを付加するヘッダ付加部と、
該システムヘッダの前記遅延時間情報を基に、該ACK
信号を含むパケットを遅延する遅延発生部とを設けたこ
とを特徴とする請求項1又は2記載のATMルータ。
3. The A detected by the ACK recognition unit
A header adding unit for adding a system header in which delay time information of the packet is written to a packet including a CK signal,
The ACK based on the delay time information of the system header
3. The ATM router according to claim 1, further comprising a delay generation unit that delays a packet including a signal.
【請求項4】 前記ACK認識部により検出した前記A
CK信号を含むパケットに、該パケットの遅延時間情報
を書込んだシステムヘッダを付加するヘッダ付加部と、
該システムヘッダの前記遅延時間情報を基に、該ACK
信号を含むパケットを、FIFO形式のシステムバッフ
ァメモリに再書込みを行う遅延発生手段とを設けたこと
を特徴とする請求項1又は2記載のATMルータ。
4. The A detected by the ACK recognition unit
A header adding unit for adding a system header in which delay time information of the packet is written to a packet including a CK signal,
The ACK based on the delay time information of the system header
3. An ATM router according to claim 1, further comprising delay generating means for rewriting a packet including a signal into a FIFO type system buffer memory.
【請求項5】 仮想チャネル対応の前記ACK信号を、
該仮想チャネル対応の転送レートに応じて遅延させる構
成の遅延発生部を設けたことを特徴とする請求項1又は
2記載のATMルータ。
5. The ACK signal corresponding to a virtual channel,
3. The ATM router according to claim 1, further comprising a delay generation unit configured to delay according to the transfer rate corresponding to the virtual channel.
【請求項6】 システムバッファメモリの蓄積量を検出
するバッファ量監視部と、該バッファ量監視部による前
記システムバッファメモリの蓄積量に対応して前記AC
K信号を含むパケットの遅延時間を設定する遅延発生部
とを設けたことを特徴とする請求項1又は2記載のAT
Mルータ。
6. A buffer amount monitoring unit for detecting a storage amount of the system buffer memory, and the AC corresponding to the storage amount of the system buffer memory by the buffer amount monitoring unit.
The AT according to claim 1 or 2, further comprising: a delay generation unit that sets a delay time of a packet including a K signal.
M router.
【請求項7】 仮想チャネル対応のラウンドトリップ時
間を計測し、該ラウンドトリップ時間と送信ホストの肯
定応答タイムアウト時間とを基に、前記遅延発生部に於
ける遅延時間を算出する遅延時間計算部を設けたことを
特徴とする請求項1又は2記載のATMルータ。
7. A delay time calculating unit for measuring a round trip time corresponding to a virtual channel, and calculating a delay time in the delay generating unit based on the round trip time and an acknowledgment timeout time of a transmitting host. The ATM router according to claim 1, wherein the ATM router is provided.
【請求項8】 前記ACK認識部は、トランスポート層
のプロトコルがACK信号を用いたフロー制御を行い、
且つネットワーク層パケットヘッダの空きビットをAC
Kビットとした受信ホストから送信ホストへACK信号
を転送するACKパケットを検出する構成を備えたこと
を特徴とする請求項1記載のATMルータ。
8. The ACK recognizing unit performs flow control using an ACK signal as a transport layer protocol,
And AC is used for empty bits in the network layer packet header
2. The ATM router according to claim 1, further comprising a structure for detecting an ACK packet for transmitting an ACK signal from the receiving host to the transmitting host, which has K bits.
JP8075561A 1996-03-29 1996-03-29 Atm router Withdrawn JPH09270823A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8075561A JPH09270823A (en) 1996-03-29 1996-03-29 Atm router

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8075561A JPH09270823A (en) 1996-03-29 1996-03-29 Atm router

Publications (1)

Publication Number Publication Date
JPH09270823A true JPH09270823A (en) 1997-10-14

Family

ID=13579725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8075561A Withdrawn JPH09270823A (en) 1996-03-29 1996-03-29 Atm router

Country Status (1)

Country Link
JP (1) JPH09270823A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999004536A2 (en) * 1997-07-14 1999-01-28 Nokia Networks Oy Flow control in a telecommunications network

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999004536A2 (en) * 1997-07-14 1999-01-28 Nokia Networks Oy Flow control in a telecommunications network

Similar Documents

Publication Publication Date Title
US6137798A (en) Connectionless network for routing cells with connectionless address, VPI and packet-identifying VCI
US6456631B1 (en) Communication control equipment and communication control method
US5119367A (en) Method and a node circuit for routing bursty data
US20050100025A1 (en) Network interconnection apparatus, network node apparatus, and packet transfer method for high speed, large capacity inter-network communication
JP2000124920A (en) Method for managing connection of connection network and method for supporting connectionless communication protocol through connection network
US5511076A (en) Method and apparatus to efficiently reuse virtual connections by means of chaser packets
US6317431B1 (en) ATM partial cut-through
JPH05292114A (en) Communication path setting device and its method
JPH1013427A (en) Packet exchange and cell transfer control method
US6526045B2 (en) IP switch, interface circuit and ATM switch used for IP switch, and IP switch network system
US6032272A (en) Method and apparatus for performing packet based policing
EP0978967A2 (en) Traffic control apparatus and method
JP3808736B2 (en) Multiplex transmission apparatus and multiple transmission method
US20030120796A1 (en) Method for controlling congestion in connection section between ATM network and NON-ATM network
US6064648A (en) Method for notifying a frame relay network of traffic congestion in an ATM network
US6345037B2 (en) Method and apparatus for auto detection of AAL5 type frames
US6643265B1 (en) Apparatus for and method of releasing stuck virtual circuits in an asynchronous transfer mode network
JPH09270823A (en) Atm router
JP3256567B2 (en) Connectionless message billing system in ATM network
WO1999003237A1 (en) Augmentation of atm cell with buffering data
JP2828139B2 (en) ATM communication device and cell discarding method
JPH0662038A (en) Connectionless communication equipment for atm switchboard
JP3491135B2 (en) Method for inserting alarm cell in ATM network
JP2000209210A (en) Data repeater, data relay method and with medium recording data relay program recorded therein
KR19990048610A (en) Cell discard priority tagging device and its tagging method in ATM switch

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030603