JPH09266471A - 符号化伝送方式 - Google Patents

Abstract

(57)【要約】 【課題】この発明は、バースト訂正長を減少させること
なく処理装置に必要なメモリの容量を最小にし得る符号
化伝送方式を提供するものである。 【解決手段】デジタル化された情報をインターリーブし
て２組以上の誤り訂正符号化を行ない、この誤り訂正符
号化された情報を伝送あるいは受信する符号化伝送方式
において、２組以上の誤り訂正符号のうちの最も伝送路
に近い部分に設けられた第１の誤り訂正符号の次にイン
ターリーブして設けられた第２の誤り訂正符号は、複数
の誤りを訂正可能な符号長Ｎで誤り訂正可能数Ｄのブロ
ック符号であり、これら第１及び第２の誤り訂正符号の
間のインターリーブについては、そのインターリーブの
深さＩを、第２の誤り訂正符号の符号長Ｎを誤り訂正可
能数Ｄで割った値Ｎ／Ｄ以上の最小の整数となるように
設定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、デジタル情報を
伝送あるいは送受信する場合の符号化伝送方式に係り、
特に信号伝送品質が低下した場合においても高い誤り訂
正能力を要求されるデジタル情報伝送システムの誤り訂
正符号の設定方式に関する。

【０００２】

【従来の技術】周知のように、デジタル情報の伝送にお
いては、伝送中に発生した符号誤りを除去することが重
要であり、このために、誤り訂正符号や、信号を並べ替
えて処理するインターリーブ方式等の、各種の誤り訂正
方式が数多く提案されている。特に、信号伝送品質が低
下した場合にも十分な誤り訂正能力を発揮するものとし
て、２つあるいは２種類以上の誤り訂正符号とインター
リーブ処理とを組み合わせた積符号や連接符号等が提案
されている。

【０００３】このような積符号や連接符号等では、イン
ターリーブ処理によって２組の誤り訂正符号でのデータ
の組合わせを変えることによって誤り訂正能力を向上す
るとともに、第１の符号による復号後にバースト状の誤
りが残っていても、第２の符号で孤立誤りとすることに
よって誤り訂正を可能としているものである。このよう
なインターリーブのバースト誤りに対する効果について
は、G.D.Forney, Jr著“Burst-Correcting Codes for t
he Classic Bursty Channel,”IEEE Trans. Commun. Te
chnol.，vol.COM-19, Oct. 1971, pp.772-781 に述べら
れている。

【０００４】信号伝送品質が低下すると、発生する符号
誤りはバースト性に移行することが多くなり、第１の誤
り訂正符号では訂正することができず、インターリーブ
を介した第２の誤り訂正符号で誤り訂正を行なうことに
なる。また、デジタル衛星放送やヨーロッパで提唱され
ている地上波デジタル放送のように、第１の誤り訂正符
号に畳み込み符号を使用する場合には、信号伝送品質が
低下した場合の第１の誤り訂正符号の復号後における符
号誤りのバースト性は、さらに加速する性質を持つ。こ
れに対処するには、インターリーブの長さを、想定する
バースト誤りがカバーできるように、長くすることが行
なわれてきた。

【０００５】

【発明が解決しようとする課題】ところで、インターリ
ーブの長さを長くすると、その処理を行なう信号処理装
置で多くのデータを蓄える必要が生じるため、信号処理
装置を構成するのに必要なメモリ容量が増大するとい
う、装置を構成する上での不都合が生じる。このメモリ
は、通常はシフトレジスタやＲＡＭ（Random Access Me
mory）で構成され、上記文献ではシフトレジスタで表現
されている。

【０００６】ここで、第２の誤り訂正符号による１重誤
り訂正により、Ｉ（インターリーブの深さ）×Ｍ（イン
ターリーブの長さ）の大きさのバースト誤りを訂正でき
るようにするためのメモリの容量は、上記文献で述べら
れている畳み込みインターリーブでは、インターリーブ
の深さＩ（上記文献中ではＮで表記されている）と長さ
Ｍ（同じく上記文献中ではＢ′で表記されている）とに
より、Ｉ×（Ｉ−１）×Ｍ÷２で求められる。

【０００７】このように、必要なメモリの容量は、イン
ターリーブの深さＩの２乗の関数になるので、Ｉを小さ
くすればメモリ容量を低減することができる。ところ
が、インターリーブの深さＩを、第２の誤り訂正符号の
符号長Ｎ（ここでは符号長をＮで表わす）より小さくし
てしまうと、第２の誤り訂正符号が１重誤り訂正符号の
場合には、インターリーブの長さＭをいくら大きくして
も、たかだかＩをわずかに超えるバースト誤りすら、第
２の誤り訂正符号のブロック中に２重誤りが生じて訂正
不能となり、インターリーブの効果が十分に発揮できな
くなる。

【０００８】このことは、第２の誤り訂正符号がＤ重誤
り訂正符号の場合であっても同様である。すなわち、イ
ンターリーブの深さＩをＮ／Ｄより小さくしてしまう
と、長さＭをいくら大きくしても、たかだかＩ×Ｄをわ
ずかに超えるバースト誤りですら、第２の誤り訂正符号
のブロック中にＤ重以上の誤りが生じて訂正不能となっ
てしまうものである。

【０００９】そこで、この発明は上記事情を考慮してな
されたもので、以上のような従来技術の欠点をカバー
し、メモリ容量をあまり大きくすることなく十分なイン
ターリーブの効果が発揮でき、長いバースト誤り訂正長
が得られるようにインターリーブを介した符号の設定を
行ない得る極めて良好な符号化伝送方式を提供すること
を目的とする。

【００１０】

【課題を解決するための手段】この発明に係る符号化伝
送方式は、デジタル化された情報にインターリーブ処理
を施して２組以上の誤り訂正符号化を行ない、この誤り
訂正符号化された情報を伝送あるいは受信するものを対
象としている。そして、２組以上の誤り訂正符号のうち
の最も伝送路に近い部分に設けられた第１の誤り訂正符
号の次にインターリーブ処理を施して設けられた第２の
誤り訂正符号を、複数の誤りを訂正できる符号とし、イ
ンターリーブの深さＩと第２の誤り訂正符号の訂正可能
な誤りの数Ｄ及び符号長Ｎとの間に、一定の関係を持た
せるようにしている。

【００１１】すなわち、インターリーブの深さＩを、第
２の誤り訂正符号の符号長Ｎを誤り訂正可能数Ｄで割っ
た値Ｎ／Ｄに対して、等しいかまたは大きくなるように
設定している。ただし、誤り訂正可能数Ｄは２以上に設
定しないと、この条件を満足するＩが存在しなくなるの
で、第２の誤り訂正符号は複数の誤りを訂正する能力の
あるものを用いる。

【００１２】この場合、第２の誤り訂正符号では、第１
の誤り訂正符号の復号結果を用いて消失訂正を行なうこ
とにより、誤り訂正可能数Ｄを大きくできるような復号
法が可能な符号を用いることができるので、複数の誤り
を訂正する符号を構成することは比較的容易である。同
一の符号で通常の誤り訂正と消失訂正とのどちらも可能
なものもあるが、このような場合の誤り訂正可能数Ｄの
値は、そのシステム全体としてどのような復号方法を主
として用いるかを想定して選択し、そのＤの値に基づい
てＩを設定すればよい。

【００１３】そして、インターリーブの深さＩを上記の
条件を満たすもののうち最小の整数に設定することによ
り、インターリーブやデインターリーブ処理に必要なメ
モリの容量を、バースト訂正長を減少させることなく最
小に低減することができる。第２の誤り訂正符号で訂正
可能なバースト長Ｌは、ＩがＮ／Ｄより大きいうちはＩ
及びＤとインターリーブの長さＭとから、Ｌ＝Ｉ×Ｍ＋
Ｉ×（Ｄ−Ｎ÷Ｉ）で求められる。

【００１４】一方、必要なメモリの容量は、前述したよ
うにＩの２乗の関数なのでＩを小さくするにしたがって
低減することができる。ところが、ＩをＮ／Ｄより小さ
くしてしまうと、Ｉ×Ｄが符号長Ｎより小さくなってし
まい、Ｉ×Ｄより少しでも長いバーストがあると符号長
Ｎの中にＤ＋１以上の誤りがはいってしまうので、Ｍに
関わりなく訂正できなくなってしまう。そこで、この発
明では、ＩをＮ／Ｄ以上とすることにより長いバースト
訂正長を確保している。

【００１５】次に、復号時にインターリーブを解くため
には、伝送されてきた各データが、符号化時にどれだけ
の遅延によりインターリーブ処理されているかを知る必
要がある。つまり、インターリーブ処理は、各データに
より異なる遅延量を与えることによってデータの並べ替
えを行っているからである。この発明では、第２の誤り
訂正符号はブロック符号を用いるので、この符号ブロッ
クを識別するためのタイミングを用いて各データの遅延
量を知り、これによりデインターリーブを行なうのが有
利である。

【００１６】このためには、インターリーブの深さＩ
が、第２の誤り訂正符号のブロック長Ｎを割り切るよう
にすればよい。すなわち、ＩがＮの整数因数であればよ
い。ここで、ＩをＮ／Ｄ以上のＮの整数因数のうちの最
小のものに選べば、Ｌ＝Ｉ×Ｍ＋Ｉ×（Ｄ−Ｎ÷Ｉ）の
バーストを訂正することができ、かつ、必要なメモリ容
量が最小で、復号タイミングも簡単に得られる符号を構
成することができる。例えば、第２の誤り訂正符号のブ
ロック長Ｎが２０４バイトで、消失訂正を用いてＤ＝１
６の誤りが訂正される場合には、２０４＝１７×３×２
×２であるので、Ｉ＝１７とする。

【００１７】また、複数の第２の誤り訂正符号ブロック
毎に同期信号を挿入し、同期信号ブロックを構成する場
合もある。このような場合には、第２の誤り訂正符号の
ブロック長Ｎの周期あるいはその因数の周期でタイミン
グをとっていくと、挿入された同期信号の部分でタイミ
ングがずれるため不利になる。あるいは信号の長さＫ毎
に同期信号Ｓを加え、同期信号の挿入周期Ｋ＋Ｓと第２
の誤り訂正符号のブロック長Ｎとが異なるシステムで、
同期信号によりタイミングをとるようなシステムへの適
用も考えられる。

【００１８】ただ単に、長さＮの誤り訂正符号ブロック
に長さＳの同期信号を加えて、Ｎ＋Ｓの周期の同期ブロ
ックを構成する場合もある。このような場合には、Ｉを
Ｎ＋Ｓの整数因数のうちでＮ／Ｄ以上の最小のものにす
ればよい。これにより、同期信号の周期がインターリー
ブの深さの周期の整数倍となり、タイミングがとりやす
くなり、かつ、インターリーブの深さＩがＮ／Ｄ未満と
ならないようにすることができる。

【００１９】さらに、複数の第２の誤り訂正符号ブロッ
ク毎に同期信号を挿入し、同期信号ブロックを構成する
場合で、第２の誤り訂正符号の符号長が複数ある場合も
考えられる。その場合には、複数の符号長のうち、最も
長い符号長をＮｍとし、ＩがＮｍ／Ｄ以上となるように
すれば、どの符号長を誤り訂正可能数Ｄで割った値より
もインターリーブの深さＩが大きくなるようにできるの
で、この発明の効果が他の場合と同様に得られる。

【００２０】なお、これまでに述べてきたＩ、Ｎ、Ｄな
どの値は、第２の誤り訂正符号がビット単位の符号であ
る場合はビット単位であり、リードソロモン符号の様に
複数ビット単位の符号である場合には複数ビット単位の
数字を表わしていることを断っておく。

【００２１】

【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して詳細に説明する。まず、図１（ａ）
〜（ｃ）及び図２（ａ）〜（ｃ）は、それぞれ、この発
明に係る符号化伝送方式の第１の実施の形態を説明する
ための模式図を示している。また、図３は、この符号を
構成し、復号処理する装置を説明するためのブロック構
成図を示している。

【００２２】ここで説明する第１の実施の形態は、誤り
訂正の外符号として符号長２０４のブロック符号を用
い、畳み込みインターリーブを施した後、内符号として
もう１つの誤り訂正符号を構成して伝送するものであ
る。外符号はブロック符号であれば何でもよいが、例え
ば短縮化巡回符号やリードソロモン符号等が候補として
挙げられる。ここでは、符号長２０４バイトで情報点数
１８８バイトである、８ビットシンボルの短縮化リード
ソロモン符号の例で説明する。

【００２３】内符号についても、外符号と同様のリード
ソロモン符号等のブロック符号でもよいが、ここでは畳
み込み符号を用いているものとして説明する。この内符
号についてはどのような符号を用いていても、伝送品質
が劣化すると伝送されてきた信号は、一般的にはバース
ト誤りが支配的になり、その結果内符号復号後の信号に
バースト誤りが残るようになる。

【００２４】ところが、特に畳み込み符号では、伝送信
号品質劣化時に復号後の信号にバースト誤りが残りやす
い傾向にあるため、この発明の効果が大きい。また、こ
こで説明する外符号と内符号との他に、さらに符号誤り
に対する保護を強化するために、外符号の外側でさらに
誤り訂正符号化する、つまり、予め誤り訂正符号化した
信号を外符号により符号化しておき、これにインターリ
ーブを施した後、内符号による符号化を行なう場合もあ
るが、このような場合でもこの発明の効果は全く同様で
ある。

【００２５】伝送信号は、外符号として図１（ａ）に示
すように、０〜１８７の１８８バイトのデータに１８８
〜２０３までの１６バイトのパリティシンボルバイトが
付加されてリードソロモン符号を構成している。ここで
は、このリードソロモン符号ブロックに（１），
（２），‥‥‥のように，順にブロック番号を付けて説
明している。

【００２６】このリ−ドソロモン符号は、検査点数１６
シンボルであるから距離１７の符号である。したがっ
て、この符号でブロック内に発生した８バイト（８シン
ボル）までの誤りを訂正することができる。また、この
符号は、消失訂正で１６バイト（１６シンボル）までの
誤りを訂正することができる。さらに、両方を併用して
その中間の訂正能力に設定することもできる。

【００２７】しかしながら、この第１の実施の形態で
は、消失訂正は行なわないシステムとして説明する。す
ると、この例では、外符号（第２の誤り訂正符号）の誤
り訂正可能数ＤはＤ＝８バイトであり、外符号の符号長
ＮはＮ＝２０４バイトであるから、Ｎ／Ｄ＝２５．５と
なる。これによりインターリーブの深さＩは、２５．５
より大きい整数のうちの最小のＩ＝２６に設定される。
また、インターリーブの長さＭは、この例ではＭ＝８と
している。

【００２８】このインターリーブの様子を図１（ｂ）に
示している。インターリーブは、図１（ａ）に示したよ
うに情報シンボル順・ブロック順に並んだ外符号符号化
後の信号を、図１（ｂ）に示すように、順に深さＩの方
向に２６バイトずつになるように並べる。

【００２９】そして、図１（ｂ）に太線で囲って示すよ
うに、２６番目のブロック（２６）の１００バイト目の
シンボルが並べられてから、２６番目のブロック（２
６）の１００バイト目のシンボルの次には２５番目のブ
ロック（２５）の９７バイト目のシンボルを取り出し、
‥‥‥、２番目のブロック（２）の２８バイト目のシン
ボルを取り出し、その次には１番目のブロック（１）の
２５バイト目のシンボルを取り出し、そして、その次に
は、図１（ｂ）に太点線で囲って示すように、２６番目
のブロック（２６）の１２６バイト目のシンボルを取り
出し、２５番目のブロック（２５）の１２３バイト目の
シンボルを取り出し、‥‥‥、２番目のブロック（２）
の５４バイト目のシンボルを取り出し、１番目のブロッ
ク（１）の５１バイト目のシンボルを取り出すというよ
うに、図１（ｂ）の隣の行のＭ＝８列離れたシンボルを
飛び飛びに取り出して並べ直される。

【００３０】こうして並べ直された結果、信号列は図１
（ｃ）に示されるようになる。このように並べ替えられ
た信号列は、この第１の実施の形態では、バイト単位を
ビット直列にする等して、内符号（第１の誤り訂正符
号）である畳み込み符号化が行なわれる。このようにし
て符号化を終えた信号は、所定の変調処理を経て伝送路
に送信される。もちろん、前述したように、内符号とし
ては、特に畳み込み符号である必要はなく、トレリス符
号のような符号化変調を用いるものでも差し支えなく、
この発明の本質を妨げるものではない。

【００３１】次に、受信復号側で行なうデインターリー
ブ処理について説明する。伝送路から受信された信号
は、復調され、ビタビデコーダ等で内符号である畳み込
み符号の復号を終えると、バイト単位に図２（ａ）に示
すような順序で並べられた信号となる。そして、符号化
側と同様の手順で、図２（ｂ）に示すように、入力順に
深さＩの方向に２６バイトずつになるように並べられ
る。

【００３２】その後、今度は、符号化側とは逆に、図２
（ｂ）に太線で囲って示すように、２７番目のブロック
（２７）の２５バイト目のシンボルが並べられてから、
２７番目のブロック（２７）の０バイト目のシンボルの
次には２７番目のブロック（２７）の１バイト目のシン
ボルを取り出し、‥‥‥、２７番目のブロック（２７）
の２４バイト目のシンボルの次には２７番目のブロック
（２７）の２５バイト目のシンボルを取り出し、そし
て、その次には、図２（ｂ）に太点線で囲って示すよう
に、２７番目のブロック（２７）の２６バイト目のシン
ボルを取り出し、２７番目のブロック（２７）の２７バ
イト目のシンボルを取り出し、‥‥‥、２７番目のブロ
ック（２７）の５０バイト目のシンボルを取り出し、２
７番目のブロック（２７）の５１バイト目のシンボルを
取り出すというように、図２（ｂ）の図１（ｂ）に示し
た符号化側とは反対側の隣の行のＭ＝８列離れたシンボ
ルを、符号化側とは反対方向に飛び飛びに取り出して並
べ直している。

【００３３】こうして並べ直された結果、信号列は図２
（ｃ）に示すように、外符号のブロック順・シンボル順
になる。そして、この図２（ｃ）に示される信号に対し
て外符号であるリードソロモン符号の復号を行ない、情
報シンボルを所定の順序で得ることができる。

【００３４】ここで、伝送信号の品質が劣化して、内符
号の復号後に図２（ａ）に網掛けで示したような２０９
バイトの長さのバースト誤りがある場合について説明す
る。このバースト誤りは、図２（ｂ）のように並べる
と、図２（ｂ）に網掛けで示したような２６×８の矩形
の部分と、次の２８番目のブロック（２８）の４バイト
目のシンボルとの誤りである。これらの符号誤りは、デ
インターリーブにより図２（ｃ）に網掛けで示すよう
に、飛び飛びの誤りとなる。

【００３５】この誤りは、２７番目のブロック（２７）
のシンボルについては、図のように０，２６，５２，７
８，１０４，１３０，１５６及び１８２バイト目の８バ
イトの誤りとなり、この外符号で訂正可能な誤りであ
る。他のブロックについても同様に８バイト以下の誤り
であり訂正可能である。一方、バースト誤りの長さがも
う１バイト長くなり２１０バイトとなると、２７番目の
ブロック（２７）の１バイト目も誤りとなるので、ブロ
ック内で９バイトの誤りがあることになり、この第１の
実施の形態で規定した誤り訂正方式では訂正できなくな
る。したがって、ここで挙げた例では、バースト訂正長
は２０９バイトとなる。

【００３６】一方、この発明を適用しない場合で、イン
ターリーブの深さＩをＮ／Ｄより小さくした場合につい
て、比較のために説明する。ＩをＮ／Ｄ＝２５．５より
小さい、例えばＩ＝１３とした場合には、図２（ｂ）に
示したようなインターリーブの様子を示す図表の行の数
が半分の１３になる。このため、図の２７番目のブロッ
ク（２７）の０バイト目のシンボルの右隣には同じブロ
ック（２７）の１３バイト目のシンボルが並べられ、そ
の右隣には同じブロック（２７）の２６バイト目のシン
ボルが並べられる、という具合になる。

【００３７】つまり、２７番目のブロックのシンボルが
１６バイト横に並ぶことになる。このため、たかだか１
０５バイト（１３×８＋１）のバースト誤りに対して
も、２７番目のブロックでは９バイトの誤りとなり訂正
不能となる。つまり、バースト訂正長は１０４バイトと
なり、上記した第１の実施の形態の約半分となる。そし
て、この場合はインターリーブの長さＭをＭ＝８より大
きくしても、同じブロックのシンボルが１６バイト横に
並ぶ状況は変わらないため、バースト訂正長は１０４バ
イトより大きくできない。

【００３８】次に、逆にインターリーブの深さＩを、上
記した第１の実施の形態の２倍のＩ＝５２とした場合に
ついて比較する。この場合は容易に解るように、図２
（ｂ）に示したようなインターリーブの様子を示す図表
の行の数が倍の５２になるので、同じブロックのシンボ
ルは４バイト横に並ぶことになる。このため、インター
リーブの長さＭを半分のＭ＝４としてもバースト訂正長
は４１８バイト（５２×４×２＋２）となることは容易
に解り、上記第１の実施の形態の２倍のバースト訂正長
が得られる。しかし、この発明においても、インターリ
ーブの長さＭをＭ＝１６と２倍に延ばせば同等のバース
ト訂正長は確保することが可能であり、この点で劣ると
ころはない。

【００３９】次に、図３は、上記第１の実施の形態で説
明した動作を実現するための装置を示している。上記第
１の実施の形態で説明した動作を実現する装置として
は、いくつかの構成が考えられるが、ここでは回路規模
が小さくなるという特徴を説明するのに解り易いので、
シフトレジスタによる信号遅延回路を用いた例を説明す
る。

【００４０】図３において、１は外符号であるリードソ
ロモン符号の符号化器、２ａ〜２ｙはバイト単位のシフ
トレジスタで構成された遅延回路、３は内符号である畳
み込み符号の符号化器、４は伝送路、５は内符号の復号
器で通常はビタビデコーダが用いられる。６ａ〜６ｙは
シフトレジスタで構成された遅延回路、７は外符号であ
るリードソロモン符号の復号器である。なお、この発明
の本質と関わりがないので、ここでは信号伝送に用いる
変復調部分は説明を省略している。

【００４１】伝送する信号は、直列または並列に外符号
符号化器１に入力される。外符号符号化器１では入力さ
れる信号の１８８バイト毎に１６バイトのパリティを生
成付加し、リードソロモン符号を構成する［図１（ａ）
参照］。そして、このリードソロモン符号化された信号
は、順次、直接または遅延回路２ａ〜２ｙを介しての２
６通りのルートに振り分けられて内符号符号化器３に出
力される。

【００４２】この場合、遅延回路２ａ〜２ｙの遅延量
ｄ、つまりシフトレジスタの段数は、それぞれ順にイン
ターリーブの長さＭ＝８の１倍，２倍，３倍，‥‥‥，
２４倍及び２５倍の値を持ち、この遅延量の配置により
インターリーブが行なわれることになる［図１（ｂ）参
照］。これら遅延回路２ａ〜２ｙのシフトレジスタの段
数の総和が、インターリーブを行なうのに必要なメモリ
容量の大きさに対応している。このようにしてインター
リーブが行なわれた信号［図１（ｃ）参照］は、内符号
符号化器３により畳み込み符号化され、伝送路４に送り
出される。

【００４３】復号側では、まず、伝送路４から入力され
た伝送信号に対して、内符号復号器５により内符号であ
る畳み込み符号による誤り訂正処理を行なっている。こ
の内符号復号器５の出力は、バイト単位の信号［図２
（ａ）参照］として符号化時に遅延のないルートを通っ
た信号バイトが、一番遅延量の大きい遅延回路６ａを通
るように同期化が図られて、順次、遅延回路６ａ〜６ｙ
または直接の２６通りのルートに振り分けられて、外符
号復号器７に出力される。

【００４４】遅延回路６ａ〜６ｙの遅延量ｄ、つまりシ
フトレジスタの段数は、符号化側とは逆にそれぞれ順に
インターリーブの長さＭ＝８の２５倍，２４倍，２３
倍，‥‥‥，２倍及び１倍の値を持ち、この遅延量の配
置によりデインターリーブ処理が行なわれる［図２
（ｂ）参照］。これらの遅延回路６ａ〜６ｙを構成する
シフトレジスタの段数の総和が、デインターリーブ処理
を行なうのに必要なメモリ容量の大きさに対応する。こ
のようにしてインターリーブ処理を解かれた信号［図２
（ｃ）参照］は、外符号復号器７によるリードソロモン
符号での誤り訂正が行なわれ、直列または並列に出力さ
れる。

【００４５】この構成は、この発明を適用しない場合に
おいても外符号の符号化及び復号器と内符号の符号化及
び復号器との間のルートの数が異なるだけである。そこ
で、装置化に必要なメモリ容量の大きさを、この発明を
適用しない場合と比較すると、前述したＩ＝５２、Ｍ＝
４のときの場合では４１８バイトのバースト訂正長を得
るのに５２×５１×４÷２＝５３０４バイトのメモリ容
量が必要なのに対して、この発明を適用した場合にはほ
ぼ同じ４１７バイトのバースト訂正長を得るのに必要な
メモリ容量は、２６×２５×１６÷２＝５２００バイト
となり、１０４バイト低減でき有利である。

【００４６】上述のように、符号化時に遅延のないルー
トを通った信号バイトは、一番遅延量の大きい遅延回路
を通るように同期化する必要がある。以上説明したこの
発明の第１の実施の形態では、インターリーブの深さＩ
と第２の誤り訂正符号であるブロック符号（リードソロ
モン符号で説明した）のブロック長Ｎとの関係は特に規
定していなかった。

【００４７】このため、インターリーブとデインターリ
ーブの同期化を図るために、専用の回路が必要になった
り、さらに同期のための信号を挿入しなければならない
場合も考えられる。しかし、以下に述べるこの発明の第
２の実施の形態では、インターリーブの深さＩとブロッ
ク符号の符号長Ｎまたはブロック符号とその他の制御信
号や同期信号からなる同期信号ブロックの長さとの間に
因数関係を持たせてこの問題を解決するものである。

【００４８】次に、図４（ａ）〜（ｃ）及び図５（ａ）
〜（ｃ）は、それぞれ、この発明に係る符号化伝送方式
の第２の実施の形態を説明するための模式図である。ま
た、図６は、この符号を構成し、復号処理する装置を説
明するためのブロック構成図である。

【００４９】ここで説明する第２の実施の形態は、先に
説明した第１の実施の形態の構成と同様に、誤り訂正の
外符号として、符号長２０４バイトで情報点数１８８バ
イトの、８ビットシンボルの短縮化リードソロモン符号
のブロック符号を用い、畳み込みインターリーブを施し
た後、内符号として畳み込み符号によるもう１つの誤り
訂正符号を構成して伝送するものである。

【００５０】また、ここで説明する外符号と内符号の他
に、より一層符号誤りに対する保護を強化するために、
外符号の外側でさらに誤り訂正符号化する場合において
も、この第２の実施の形態の効果は、前に説明した第１
の実施の形態と全く同様である。

【００５１】伝送信号は、外符号として図４（ａ）に示
すように、０〜１８７の１８８バイトのデータに、１８
８〜２０３までの１６バイトのパリティバイトシンボル
が付加されることで、リードソロモン符号が構成されて
いる。このリ−ドソロモン符号により、ブロック内に発
生した８バイト（８シンボル）までの誤りを訂正するこ
とができる。また、この符号は、消失訂正で１６バイト
（１６シンボル）までの誤りを訂正することができるこ
とは、先に説明した第１の実施の形態でも述べたことで
ある。

【００５２】この第２の実施の形態では、通常の誤り訂
正と消失訂正とを組み合わせることにより、１２バイト
の誤りを訂正することのできるシステムを説明してい
る。すると、この例では、外符号（第２の誤り訂正符
号）の誤り訂正可能数ＤはＤ＝１２バイトであり、外符
号の符号長ＮはＮ＝２０４バイトであるから、Ｎ／Ｄ＝
１７となる。

【００５３】一方、符号ブロックの長さＮ＝２０４を素
因数に分解すると、Ｎ＝１７×３×２×２である。これ
よりインターリーブの深さＩは、１７より大きいＮの因
数のうちの最小のＩ＝１７とする。また、インターリー
ブの長さＭは、この例ではＭ＝１２としている。なお、
このシステム構成例ではＤ＝１２とはしているが、必ず
しも全ての復号側の装置に１２重誤り訂正を要求すると
いう意味の設定ではなく、１２重誤り訂正を行なう復号
器を用いれば所定のバースト訂正長が得られるシステム
であるという意味であることを断っておく。

【００５４】このインターリーブの様子を図４（ｂ）に
示している。このインターリーブは、図４（ａ）に示す
ように、情報シンボル順・ブロック順に並んだ外符号符
号化後の信号を、図４（ｂ）に示すように、順に深さＩ
の方向に１７バイトずつになるように並べる。

【００５５】そして、図４（ｂ）に太線で囲って示すよ
うに、１７番目のブロック（１７）の０バイト目のシン
ボルが並べられてから、１７番目のブロック（１７）の
０バイト目のシンボルの次には１６番目のブロック（１
６）の１バイト目のシンボルを取り出し、‥‥‥、２番
目のブロック（２）の１５バイト目のシンボルの次には
１番目のブロック（１）の１６バイト目のシンボルを取
り出し、そして、その次には図４（ｂ）に太点線で囲っ
て示すように、１７番目のブロック（１７）の１７バイ
ト目のシンボルを取り出し、１６番目のブロック（１
６）の１８バイト目のシンボルを取り出し、‥‥‥、２
番目のブロック（２）の３２バイト目のシンボルを取り
出し、１番目のブロック（１）の３３バイト目のシンボ
ルを取り出すというように、図４（ｂ）に示す隣の行の
Ｍ＝１２列離れたシンボルが飛び飛びに取り出して並べ
直される。

【００５６】このようにして並べ直された結果、信号列
は、図４（ｃ）に示されるようになる。このように並べ
替えられた信号列は、この第２の実施の形態でもバイト
単位をビット直列にする等して内符号（第１の誤り訂正
符号）である畳み込み符号化を行なう。そして、符号化
を終えた信号は、所定の変調を経て伝送路に送信され
る。

【００５７】次に、受信復号側で行なうデインターリー
ブ処理について説明する。伝送路から受信された信号
は、復調され、ビタビデコーダ等で内符号である畳み込
み符号の復号処理を終えると、バイト単位に図５（ａ）
に示すような順序で並べられた信号となる。そして、符
号化側と同様の手順により、図５（ｂ）に示すように入
力順に深さＩの方向に１７バイトずつになるように並べ
られる。

【００５８】その後、今度は、符号化側とは逆の順序
で、図５（ｂ）に太線で囲って示すように、１７番目の
ブロック（１７）の１６バイト目のシンボルが並べられ
てから、１７番目のブロック（１７）の０バイト目のシ
ンボルの次には１７番目のブロック（１７）の１バイト
目のシンボルを取り出し、‥‥‥、１７番目のブロック
（１７）の１５バイト目のシンボルの次には１７番目の
ブロック（１７）の１６バイト目のシンボルを取り出
し、そして、その次には、図５（ｂ）に太点線で囲って
示すように１７番目のブロック（１７）の１７バイト目
のシンボルを取り出し、１７番目のブロック（１７）の
１８バイト目のシンボルを取り出し、‥‥‥、１７番目
のブロック（１７）の３２バイト目のシンボルを取り出
し、１７番目のブロック（１７）の３３バイト目のシン
ボルを取り出すというように、図４（ｂ）に示した符号
化側とは反対側の隣の行のＭ＝１２列離れたシンボル
を、符号化側とは反対方向に飛び飛びに取り出して並べ
直している。

【００５９】このように並べ直された結果、信号列は、
図５（ｃ）に示すように、外符号のブロック順・シンボ
ル順となる。そして、この図５（ｃ）に示す信号に対し
て、外符号であるリードソロモン符号の復号を行なうこ
とで、前述の第１の実施の形態の場合と同様に、情報シ
ンボルを所定の順序で得ることができる。

【００６０】ここで、伝送信号の品質が劣化して、内符
号の復号後に、図５（ａ）に網掛けで示したような、２
０５バイトの長さのバースト誤りがある場合について説
明する。このバースト誤りは、図５（ｂ）に示すように
並べると、同図に網掛けで示したような１７×１２の矩
形の部分と次の１８番目のブロック（１８）の０バイト
目のシンボルとの誤りである。

【００６１】これらの符号誤りは、デインターリーブに
より、図５（ｃ）に網掛けで示すように飛び飛びの誤り
となる。この誤りは、１７番目のブロック（１７）のシ
ンボルについては、図５（ｃ）に網掛けで示すように
０，１７，３４，５１，６８，８５，１０２，１１９，
１３６，１５３，１７０及び１８７バイト目の１２バイ
トの誤りとなり、この外符号の訂正方式で訂正可能な誤
りである。他のブロックについても同様に１２バイト以
下の誤りとなっており、訂正が可能である。

【００６２】一方、バースト誤りの長さがもう１バイト
長くなり２０６バイトになると、１７番目のブロック
（１７）の１バイト目も誤りとなるので、ブロック内で
１３バイトの誤りがあることになり、この第２の実施の
形態で規定した誤り訂正方式では訂正できなくなる。こ
のため、ここで挙げた例では、バースト訂正長は２０５
バイトとなる。

【００６３】なお、この発明を適用しない場合で、イン
ターリーブの深さＩをＮ／Ｄより小さくした場合につい
て、比較のために説明する。ＩをＮ／Ｄ＝１７より小さ
い、例えばＩ＝１２とした場合には、図５（ｂ）に示し
たようなインターリーブの様子を示す図表の行の数が１
２になる。このため、図５（ｂ）に示した１７番目のブ
ロック（１７）の０バイト目のシンボルの右隣には同じ
ブロック（１７）の１２バイト目のシンボルが並べら
れ、その右隣には同じブロック（１７）の２４バイト目
のシンボルが並べられるという具合になる。つまり、１
７番目のブロックのシンボルが１７バイト横に並ぶこと
になる。

【００６４】そこで、インターリーブの長さＭをＭ＝１
７に大きくしても、たかだか１４５バイト（１２×１２
＋１）のバースト誤りに対しても、１７番目のブロック
では１３バイトの誤りとなり訂正不能となる。つまり、
バースト訂正長は１４４バイトとなり、この発明を適用
した場合の約７０％となる。そして、この場合はインタ
ーリーブの長さＭをＭ＝１７よりいくら大きくしても、
同じブロックのシンボルが１７バイト横に並ぶ状況は変
わらないため、バースト訂正長は１４４バイトより大き
くできないことになる。

【００６５】次に、逆にインターリーブの深さＩを、上
記した第２の実施の形態の２倍のＩ＝３４とした場合に
ついて比較する。この場合もやはり容易に解るように、
図５（ｂ）に示したようなインターリーブの様子を示す
図表の行の数が倍の３４になるので、同じブロックのシ
ンボルは６バイト横に並ぶことになる。このため、イン
ターリーブの長さＭを半分のＭ＝６としてもバースト訂
正長は４１０バイト（３４×１２＋２）となることは容
易に解り、上記第２の実施の形態の２倍のバースト訂正
長が得られる。しかし、この発明においても、インター
リーブの長さＭをＭ＝２４まで延ばせば同等のバースト
訂正長は確保することが可能であり、この点で劣るとこ
ろはない。

【００６６】次に、第１の実施の形態の場合と同様に、
図６を用いて上記第２の実施の形態で説明した動作を実
現するための構成について、シフトレジスタによる信号
遅延回路を用いた例で説明する。図６において、８は外
符号であるリードソロモン符号の符号化器、９ａ〜９ｐ
はバイト単位のシフトレジスタで構成された遅延回路、
１０は内符号である畳み込み符号の符号化器、１１は伝
送路、１２は内符号である畳み込み符号の復号器で通常
はビタビデコーダが用いられる。１３ａ〜１３ｐはシフ
トレジスタで構成された遅延回路、１４は外符号である
リードソロモン符号の復号器である。なお、第１の実施
の形態の場合と同様に、信号伝送に用いる変復調部分は
説明を省略している。

【００６７】すなわち、１８７バイト毎に１バイトの同
期信号を付加して区切られた伝送信号が、直列または並
列にリードソロモン符号化器８に入力される。このリー
ドソロモン符号化器８では、入力される信号の同期信号
を先頭にした１８８バイト毎に１６バイトのパリティを
生成付加し、リードソロモン符号を構成している［図４
（ａ）参照］。そして、このリードソロモン符号化され
た信号は、順次、直接または遅延回路９ａ〜９ｐを介し
ての１７通りのルートに振り分けて畳み込み符号化器１
０に出力される。

【００６８】この場合、遅延回路９ａ〜９ｐの遅延量
ｄ、つまりシフトレジスタの段数は、それぞれ順にイン
ターリーブの長さＭ＝１２の１倍，２倍，３倍，‥‥
‥，１５倍及び１６倍の値を持ち、この遅延量の配置に
よりインターリーブが行なわれることになる［図４
（ｂ）参照］。これらの遅延回路９ａ〜９ｐのシフトレ
ジスタの段数の総和が、インターリーブを行なうのに必
要なメモリ容量の大きさに対応している。このようにし
てインターリーブが行なわれた信号［図４（ｃ）参照］
は、畳み込み符号化器１０により畳み込み符号化され、
伝送路１１に送り出される。

【００６９】復号側では、まず、伝送路１１から入力さ
れた伝送信号に対して、畳み込み符号復号器１２によ
り、内符号である畳み込み符号による誤り訂正処理を行
なっている。この畳み込み符号復号器１２の出力は、バ
イト単位の信号［図５（ａ）参照］として符号化時に遅
延のないルートを通った信号バイトが、一番遅延量の大
きい遅延回路１３ａを通るように同期化が図られて、順
次、遅延回路１３ａ〜１３ｐまたは直接の１７通りのル
ートに振り分けられて、リードソロモン復号器１４に出
力される。

【００７０】また、デインターリーブとは直接関わらな
いが、この構成例では、距離１７のリードソロモン符号
で消失訂正を併用して１２重誤り訂正を行なうために必
要な消失情報が、畳み込み符号復号器１２から信号とと
もにリードソロモン復号器１４に送られる。

【００７１】遅延回路１３ａ〜１３ｐの遅延量ｄ、つま
りシフトレジスタの段数は、符号化側とは逆にそれぞれ
順にインターリーブの長さＭ＝１２の１６倍，１５倍，
１４倍，‥‥‥，２倍及び１倍の値を持ち、この遅延量
の配置によりデインターリーブ処理が行なわれる［図５
（ｂ）参照］。これらの遅延回路１３ａ〜１３ｐを構成
するシフトレジスタの段数の総和が、デインターリーブ
を行なうのに必要なメモリ容量の大きさに対応する。こ
のようにしてインターリーブ処理を解かれた信号［図５
（ｃ）参照］は、リードソロモン復号器１４によるリー
ドソロモン符号での誤り訂正が行なわれ、直列または並
列に出力される。

【００７２】この第２の実施の形態の構成においても、
装置化に必要なメモリ容量の大きさを、この発明を適用
しない場合と比較すると、前述したＩ＝３４、Ｍ＝６の
ときの場合では４１０バイトのバースト訂正長を得るの
に３４×３３×６÷２＝３３６６バイトのメモリ容量が
必要なのに対して、この発明を適用した場合にはほぼ同
じ４０９バイトのバースト訂正長を得るのに必要なメモ
リ容量は、１７×１６×１２÷２＝３２６４バイトと、
１０２バイト低減でき有利である。

【００７３】上述のように、符号化時に遅延のないルー
トを通った信号バイトは、一番遅延量の大きい遅延回路
を通るように同期化する必要がある。上述した第２の実
施の形態では、外符号であるリードソロモン符号ブロッ
クの先頭シンボルは、必ず符号化側では遅延のないルー
トを通り、復号側では遅延最大のルートを通るようにな
るので、システムとして必ず必要な誤り訂正符号ブロッ
クの同期化とインターリーブの同期化とを兼用すること
ができるので、装置化に都合が良い。

【００７４】以上に説明した第２の実施の形態では、上
記の例で述べたような、外符号の符号ブロックに同期信
号が含まれている等の場合には、インターリーブの深さ
Ｉをその符号長Ｎの因数にすればよく、また、外符号ブ
ロックの他に同期信号Ｓを付加してＮ＋Ｓの長さの同期
信号ブロックを形成している場合等では、ＩをＮ＋Ｓの
因数にすればインターリーブの同期化について上と同じ
効果が得られる。

【００７５】一方、最小のメモリ容量で最大のバースト
訂正長を得るためには、上で説明したように、外符号の
符号ブロックのブロック長Ｎよりもインターリーブの深
さＩが大きく、かつできるだけ小さければよいから、上
記の因数のうちＮ／Ｄ以上のものの中で最小の値を設定
すればよい。さらに、符号長の異なる複数の符号ブロッ
ク単位で同期ブロックが形成されている場合には、イン
ターリーブの深さＩは、この同期ブロック長の因数のう
ちで、同期ブロック中の最大の符号ブロック長Ｎｍを誤
り訂正数Ｄで割った値であるＮｍ／Ｄ以上でかつ最小の
値に設定する。

【００７６】例えば、誤り訂正数Ｄ＝１２の１９６バイ
ト，２０２バイト，２０８バイトの３つの符号ブロック
に、２バイトの同期信号を加えて同期信号ブロックを形
成している場合には、６０８＝２×２×２×２×２×１
９の因数のうち、２０８÷１２＝１７．３３３‥‥以上
の中の最小値である１９を採用してＩ＝１９とすればよ
い。このようにすれば、どの符号長を誤り訂正数で割っ
た値よりもインターリーブの深さＩが大きくなり、この
発明の効果が得られるからである。

【００７７】ここまでについては、この発明の効果を解
り易くするため、遅延回路を用いてインターリーブを行
なう方式を説明した。しかし、通常はＲＡＭを用いてイ
ンターリーブ処理を行なう場合が一般的である。そこ
で、図７を用いて、この発明の第３の実施の形態とし
て、ＲＡＭを用いた符号化伝送装置を説明する。

【００７８】ただし、具体的な説明は、図４及び図５で
説明した方式について行なう。その他の方式について
は、ＲＡＭの制御を変更することによって同様に実現す
ることができる。図７において、１５はリードソロモン
符号化器、１６はＲＡＭ、１７はＲＡＭ制御回路、１８
は畳み込み符号化器、１９は変調器、２０は送信アンテ
ナ、２１は受信アンテナ、２２は復調器、２３は畳み込
み符号復号器、２４はＲＡＭ、２５はＲＡＭ制御回路、
２６はリードソロモン復号器である。

【００７９】すなわち、１８７バイト毎に１バイトの同
期信号を付加して区切られた伝送信号は、リードソロモ
ン符号器１５に入力され、同期信号を先頭にした１８８
バイト毎に１６バイトのパリティシンボルが付加される
ことにより、リードソロモン符号ブロックが生成され、
図４（ａ）に示すように並べられる。このリードソロモ
ン符号器１５で生成されたリードソロモン符号は、ＲＡ
Ｍ制御回路１７によって順次ＲＡＭ１６に書き込まれ
る。

【００８０】このＲＡＭ制御回路１７は、ＲＡＭ１６に
対する書き込みと読み出しとを交互に行なっている。Ｒ
ＡＭ１６に対する書き込みアドレスは、各外符号ブロッ
ク内の同期信号バイトと、同期信号から１７バイト毎の
シンボルバイトとが、連続アドレスとなるように制御し
ている。これらのシンボルバイトは、図６に示した第２
の実施の形態で遅延０のルートで畳み込み符号化器１０
に送られるシンボルバイトに相当する。以下の説明を簡
単にするために、これらを基準バイトということにす
る。

【００８１】そして、ＲＡＭ制御回路１７は、ブロック
内の他の各シンボルバイトの書き込みアドレスが、基準
バイトの次のシンボルバイト（ａ）は基準バイトのアド
レス＋Ｍ（Ｍ＝１２）＋１となり、その次のシンボルバ
イト（ｂ）は前のシンボルバイト（ａ）のアドレス＋１
２×２＋１となり、その次のシンボルバイト（ｃ）は前
のシンボルバイト（ｂ）のアドレス＋１２×３＋１とな
り、さらにその次のシンボルバイト（ｄ）は前のシンボ
ルバイト（ｃ）のアドレス＋１２×４＋１となり、‥‥
‥、次の基準バイトの２つ前のシンボルバイト（ｏ）は
前のシンボルバイト（ｎ）のアドレス＋１２×１５＋１
となり、その次、すなわち次の基準バイトの前のシンボ
ルバイト（ｐ）は前のシンボルバイト（ｏ）のアドレス
＋１２×１６＋１となるように動作する。

【００８２】そして、ＲＡＭ１６の容量は、このときの
次の基準バイトの書き込みアドレスとその前のシンボル
バイトの書き込みアドレスとの間が重ならないだけの容
量を持つものとする。

【００８３】また、ＲＡＭ制御回路１７からＲＡＭ１６
に与えられる読み出しアドレスは、基準バイトに対して
は書き込みアドレスと同一のアドレスとなり、基準バイ
トの次のシンボルバイト（ａ）の読み出しアドレスはそ
の書き込みアドレス−Ｍ（Ｍ＝１２）となり、その次の
シンボルバイト（ｂ）の読み出しアドレスは書き込みア
ドレス−１２×２となり、さらにその次のシンボルバイ
ト（ｃ）の読み出しアドレスは書き込みアドレス−１２
×３となり、‥‥‥、次の基準バイト２つ前のシンボル
バイト（ｏ）の読み出しアドレスはその書き込みアドレ
ス−１２×１５となり、そして次の基準バイト１つ前の
シンボルバイト（ｐ）の読み出しアドレスはその書き込
みアドレス−１２×１６となるように設定されている。

【００８４】このようなＲＡＭ制御回路１７によるＲＡ
Ｍ１６の読み書きの制御により、図４（ｂ）に示したイ
ンターリーブ処理が行なわれ、図４（ｃ）のようにイン
ターリーブされた信号が畳み込み符号化器１８に送られ
る。この畳み込み符号化器１８では、入力された信号に
畳み込み符号化を行ない、内符号を構成した上で変調器
１９に出力する。変調器１９では所定の変調を行ない、
送信アンテナ２０を介して伝送路に信号を送信する。

【００８５】受信復号側では、受信アンテナ２１で受け
られた信号を復調器２２で復調した後、畳み込み符号復
号器２３で内符号の復号を行なう。この畳み込み符号復
号器２３は、復号した内符号を図５（ａ）に示すような
バイト単位の信号列として、ＲＡＭ２４に出力するとと
もに、必要に応じて復号信号の信頼度を示す情報をも出
力する。この信頼度情報は、外符号の復号で消失訂正を
行なう場合の消失情報に利用することができる。

【００８６】この畳み込み符号復号器２３から出力され
る信号は、ＲＡＭ制御回路２５によって順次ＲＡＭ２４
に書き込まれる。このＲＡＭ制御回路２５は、ＲＡＭ２
４に対する書き込みと読み出しとを交互に行なってい
る。ＲＡＭ２４に対する書き込みアドレスは、各外符号
ブロック内の同期信号バイトと、同期信号から１７バイ
ト毎のシンボルバイトとが、連続アドレスとなるように
制御している。

【００８７】これらのシンボルバイトは、図６に示した
第２の実施の形態で、遅延最大（ｄ＝１２×１６）のル
ートでリードソロモン復号器１４に送られるシンボルバ
イトに相当している。以下、符号化側の説明のときと同
様に、ここではこれらを基準バイトということにする。

【００８８】そして、ＲＡＭ制御回路２５は、ブロック
内の他の各シンボルバイトの書き込みアドレスが、基準
バイトの次のシンボルバイト（ｂ）は基準バイトのアド
レス＋Ｍ（Ｍ＝１２）×１５＋１となり、その次のシン
ボルバイト（ｃ）は前のシンボルバイト（ｂ）のアドレ
ス＋１２×１４＋１となり、その次のシンボルバイト
（ｄ）は前のシンボルバイト（ｃ）のアドレス＋１２×
１３＋１となり、さらにその次のシンボルバイト（ｅ）
は前のシンボルバイト（ｄ）のアドレス＋１２×１２＋
１となり、‥‥‥、次の基準バイトの３つ前のシンボル
バイト（ｏ）は前のシンボルバイト（ｎ）のアドレス＋
１２×２＋１となり、その次のシンボルバイト（ｐ）は
前のシンボルバイト（ｏ）のアドレス＋１２＋１とな
り、その次、すなわち次の基準バイトの前のシンボルバ
イトは前のシンボルバイト（ｐ）のアドレス＋１となる
ように動作する。

【００８９】そして、ＲＡＭ２４の容量としては、この
ときの次の基準バイトの書き込みアドレスとその前のシ
ンボルバイトの書き込みアドレスとの間に、Ｍ（Ｍ＝１
２）×１６以上のアドレスがはいるだけの容量を持つも
のとする。

【００９０】また、ＲＡＭ制御回路２５からＲＡＭ２４
に与えられる読み出しアドレスは、基準バイトに対して
は書き込みアドレス−Ｍ（Ｍ＝１２）×１６のアドレス
となり、基準バイトの次のシンボルバイト（ｂ）の読み
出しアドレスはその書き込みアドレス−Ｍ×１５とな
り、その次のシンボルバイト（ｃ）の読み出しアドレス
は書き込みアドレス−１２×１４となり、さらにその次
のシンボルバイト（ｄ）の読み出しアドレスは書き込み
アドレス−１２×１３となり、‥‥‥、次の基準バイト
２つ前のシンボルバイト（ｐ）の読み出しアドレスはそ
の書き込みアドレス−１２となり、そして、次の基準バ
イト１つ前のシンボルバイトの読み出しアドレスはその
書き込みアドレスと同じとなるように設定されている。

【００９１】このようなＲＡＭ制御回路２５によるＲＡ
Ｍ２４の読み書きの制御により、図５（ｂ）に示したデ
インターリーブ処理が行なわれ、図５（ｃ）に示すよう
にインターリーブを解かれた信号が、リードソロモン復
号器２６に送られる。このリードソロモン復号器２６で
は、外符号の復号が行なわれ、例えば図５に網掛けで示
したようなバースト誤りがあれば、これを訂正して出力
する。

【００９２】以上のように、図７に示した第３の実施の
形態においては、この発明の特徴であるインターリーブ
処理を、ＲＡＭ１６，２４に対する読み書きの制御で行
なっている。このため、これまでに述べた各実施の形態
の構成は、全てＲＡＭ制御回路１７，２５の動作を変更
することで実現することができる。

【００９３】また、上記の説明では、この発明の特徴で
あるメモリ容量の低減効果を十分に生かすため、ＲＡＭ
容量が最小になるような方式で説明したが、もちろん連
続アドレスで順次書き込みを行ない、インターリーブ間
隔で飛び飛びに読み出すような方式にすることも可能で
ある。この場合でも、必要なバースト訂正長を確保する
ために、従来の方式よりも使用するメモリのチップ数を
減らせる場合がある等の効果を持つことは言うまでもな
い。

【００９４】なお、この発明は上記した各実施の形態に
限定されるものではなく、この外その要旨を逸脱しない
範囲で種々変形して実施することができる。

【００９５】

【発明の効果】以上詳述したようにこの発明によれば、
長いバースト訂正長が必要な信号伝送システムにおい
て、バースト訂正長を減少させることなく処理装置に必
要なメモリの容量を最小にすることができ、さらには信
号処理の制御回路を複雑にすることなく必要なメモリの
容量の低減を行なうことができる極めて良好な符号化伝
送方式を提供することができる。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態を説明するために
示す図。

【図２】同第１の実施の形態におけるバースト誤り時の
訂正動作を説明するために示す図。

【図３】同第１の実施の形態を実現した構成を示すブロ
ック構成図。

【図４】この発明の第２の実施の形態を説明するために
示す図。

【図５】同第２の実施の形態におけるバースト誤り時の
訂正動作を説明するために示す図。

【図６】同第２の実施の形態を実現した構成を示すブロ
ック構成図。

【図７】この発明の第３の実施の形態を説明するために
示す図。

【符号の説明】

１…外符号符号化器、 ２ａ〜２ｙ…遅延回路、 ３…内符号符号化器、 ４…伝送路、 ５…内符号復号器、 ６ａ〜６ｙ…遅延回路、 ７…外符号復号器、 ８…リードソロモン符号化器、 ９ａ〜９ｐ…遅延回路、 １０…畳み込み符号化器、 １１…伝送路、 １２…畳み込み符号復号器、 １３ａ〜１３ｐ…遅延回路、 １４…リードソロモン復号器、 １５…リードソロモン符号化器、 １６…ＲＡＭ、 １７…ＲＡＭ制御回路、 １８…畳み込み符号化器、 １９…変調器、 ２０…送信アンテナ、 ２１…受信アンテナ、 ２２…復調器、 ２３…畳み込み符号復号器、 ２４…ＲＡＭ、 ２５…ＲＡＭ制御回路、 ２６…リードソロモン復号器。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 デジタル化された情報にインターリーブ
   処理を施して２組以上の誤り訂正符号化を行ない、この
   誤り訂正符号化された情報を伝送あるいは受信する符号
   化伝送方式において、前記２組以上の誤り訂正符号のう
   ちの最も伝送路に近い部分に設けられた第１の誤り訂正
   符号の次にインターリーブ処理を施して設けられた第２
   の誤り訂正符号は、複数の誤りを訂正可能な符号長Ｎで
   誤り訂正可能数Ｄのブロック符号であり、これら第１及
   び第２の誤り訂正符号の間のインターリーブについて
   は、そのインターリーブの深さＩを、前記第２の誤り訂
   正符号の符号長Ｎを誤り訂正可能数Ｄで割った値Ｎ／Ｄ
   以上の最小の整数となるように設定することを特徴とす
   る符号化伝送方式。
2. 【請求項２】 デジタル化された情報にインターリーブ
   処理を施して２組以上の誤り訂正符号化を行ない、この
   誤り訂正符号化された情報を伝送あるいは受信する符号
   化伝送方式において、前記２組以上の誤り訂正符号のう
   ちの最も伝送路に近い部分に設けられた第１の誤り訂正
   符号の次にインターリーブ処理を施して設けられた第２
   の誤り訂正符号は、複数の誤りを訂正可能な符号長Ｎで
   誤り訂正可能数Ｄのブロック符号であり、これら第１及
   び第２の誤り訂正符号の間のインターリーブについて
   は、そのインターリーブの深さＩを、前記第２の誤り訂
   正符号の符号長Ｎの整数因数のうちで、該Ｎを誤り訂正
   可能数Ｄで割った値Ｎ／Ｄ以上の最小の因数となるよう
   に設定することを特徴とする符号化伝送方式。
3. 【請求項３】 伝送信号の同期を図るために、前記第２
   の誤り訂正符号ブロックよりなる信号列の長さＫ毎に長
   さＳの同期情報を挿入し、長さＫ＋Ｓの同期ブロックを
   構成して伝送する場合には、インターリーブの深さＩ
   を、前記同期ブロックの長さＫ＋Ｓの整数因数のうち
   で、前記第２の誤り訂正符号の符号長Ｎを誤り訂正可能
   数Ｄで割った値Ｎ／Ｄ以上の最小の因数となるように設
   定することを特徴とする請求項２記載の符号化伝送方
   式。
4. 【請求項４】 伝送信号の同期を図るために、複数のそ
   れぞれ符号長の異なる前記第２の誤り訂正符号ブロック
   よりなる信号列の長さＫ毎に長さＳの同期情報を挿入
   し、長さＫ＋Ｓの同期ブロックを構成して伝送する場合
   には、インターリーブの深さＩを、前記同期ブロックの
   長さＫ＋Ｓの整数因数のうちで、前記第２の誤り訂正符
   号のうちの最大の符号長を持つ符号の符号長Ｎｍを誤り
   訂正可能数Ｄで割った値Ｎｍ／Ｄ以上の最小の因数とな
   るように設定することを特徴とする請求項３記載の符号
   化伝送方式。