New! View global litigation for patent families

JPH09266452A - Reception device - Google Patents

Reception device

Info

Publication number
JPH09266452A
JPH09266452A JP9589196A JP9589196A JPH09266452A JP H09266452 A JPH09266452 A JP H09266452A JP 9589196 A JP9589196 A JP 9589196A JP 9589196 A JP9589196 A JP 9589196A JP H09266452 A JPH09266452 A JP H09266452A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
frequency
circuit
high
output
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9589196A
Other languages
Japanese (ja)
Other versions
JP3660050B2 (en )
Inventor
Kazunori Igai
Genichiro Ota
Fujio Sasaki
Hiroaki Sudo
冨士雄 佐々木
現一郎 太田
和則 猪飼
浩章 須藤
Original Assignee
Matsushita Electric Ind Co Ltd
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BINDEXING SCHEME RELATING TO CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. INCLUDING HOUSING AND APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B60/00Information and communication technologies [ICT] aiming at the reduction of own energy use
    • Y02B60/50Techniques for reducing energy-consumption in wireless communication networks

Abstract

PROBLEM TO BE SOLVED: To provide the reception device for mobile communication equipment by reducing high-power consuming factors and operation unstable factors in a high frequency circuit by reducing high-frequency circuit parts. SOLUTION: A reception signal 1 obtained from an antenna is amplified to a high frequency and the output makes a 1st band-pass filter 3 extract only all channel signals of a corresponding communication system from other radio signals. This outputs is converted in frequency with a local oscillation frequency fL0 and a 2nd band-pass filter 6 passes only a desired wave. This output is supplied to a sample holding circuit 8, and sampled and held. For the sampling of the sample holding circuit 8, a band-limiting sampling theory is used. The discrete signal of the reception signal which is thus obtained is supplied to an I-axis component separating circuit 10 and Q-axis component separating circus 11 respectively. The sampling output is Hilbert-transformed into two orthogonal components on a phase plane by inverting the polarity of the sampling output alternately as to an I and a Q axis. Those two signals are supplied to a complex coefficient filter 12.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は移動通信機器における受信装置に関し、特に高周波回路部分を少なくして高周波回路に内在する高電力消費要因及び動作不安定要因を低減することができる受信装置に関する。 Relates receiving apparatus invention in the mobile communication device TECHNICAL FIELD OF THE INVENTION relates to a receiving apparatus capable of reducing the high power consumption factors and unstable operation factors inherent in the high-frequency circuit in particular less high-frequency circuit section.

【0002】 [0002]

【従来の技術】移動通信機器における受信装置のポイントのひとつは、高周波回路部分をいかに少なくし高周波回路に内在する高電力消費要素と動作不安定要素と製造コストと占有する空間とを少なくすることにある。 One point of the Related Art reception in mobile communication equipment device, reducing the space occupied with high power consuming elements inherent in how small high frequency circuit high frequency circuit part operating unstable elements and manufacturing costs It is in. ここで、受信装置の高周波部が複雑になっている原因の一つは、希望チャネル帯域を隣接チャネルから切り離して取り出すための切れの良いチャネルフィルタの実現が非常に難しく、数段に分けて徐々に特性を確立しなければならないからである。 Here, one of the causes of the high frequency portion of the receiver becomes complicated, very difficult realization of a good channel filters off for extracting disconnect the desired channel band from adjacent channels, in several stages gradually This is because must establish the characteristics.

【0003】まず、現在の移動通信機器に用いられている受信方式の構成例を図38に示す。 [0003] First, an exemplary configuration of a receiving system used in current mobile communications equipment in Figure 38. また、同じく従来例として、特開平6-164243号公報に記載されているように、高周波回路部分を低減するために、搬送周波数を局部発振周波数とする直接復調方式すなわちベースバンド帯域への直接変換方式であるダイレクトコンバージョン受信方式を図39に示す。 Further, similarly as a conventional example, as described in JP-A-6-164243, in order to reduce high-frequency circuit portion, direct conversion of the carrier frequency to the direct conversion scheme or base-band and the local oscillation frequency the direct conversion receiving method is a method shown in FIG. 39.

【0004】 [0004]

【発明が解決しようとする課題】図38において、周波数fcなる無線信号がアンテナANTより入り、低雑音増幅器LNAで増幅された後、帯域通過型フィルタBPF1を通過して通信システムの対象となっている周波数チャネル全体を他の通信信号群から抽出する。 In Figure 38 [SUMMARY OF THE INVENTION], the frequency fc becomes radio signal enters from the antenna ANT, after being amplified by the low noise amplifier LNA, the subject of the communication system through the band-pass filter BPF1 the entire frequency channels are extracted from the other communication signal groups. その出力は周波数変換器MIX1により第1中間周波数に変換され、第1中間周波数フィルタIF1-FLTにより希望する周波数チャネル以外の信号成分をできるだけ除去する。 Its output is converted into a first intermediate frequency by the frequency converter MIX1, to remove as much as possible signal components other than the frequency channel desired by the first intermediate frequency filter IF1-FLT. その出力は第1中間周波増幅器IF1-AMPで補強されて周波数変換器MIX2に供給される。 Its output is supplied reinforced with the first intermediate frequency amplifier IF1-AMP to the frequency converter MIX2.

【0005】第2中間周波数となった受信信号は第2中間周波数フィルタIF2-FLTによりさらに希望する周波数チャネル以外の信号成分を除去される。 [0005] received signal is the second intermediate frequency are removed signal components other than the frequency channel further desired by the second intermediate frequency filter IF2-FLT. その出力は第2 Its output is the second
中間周波増幅器IF2-AMPで補強されて直交検波器Q-DETに入る。 Reinforced by the intermediate frequency amplifier IF2-AMP into the quadrature detector Q-DET by.

【0006】ここで第2中間周波数fLOにより周波数変換作用も受け、ベースバンド帯へ還元される。 [0006] also received frequency conversion action by the second intermediate frequency fLO here, is reduced to the base-band. 周波数変換におけるイメージ信号除去を含めた周波数チャネル以外の信号成分の除去のために低域通過型フィルタLPFを通過させる。 Passing a low-pass filter LPF for removing signal components other than the frequency channel including an image signal is removed in the frequency converter. このようにして希望するチャネルの信号を取りだし、ベースバンド増幅器BF-AMPにより所定の信号強度に増幅して受信出力が提供される。 Remove the signal of the channel desired this manner, the reception output is provided to amplify the predetermined signal strength by a baseband amplifier BF-AMP.

【0007】そこでまず、従来例である図38に示したマイクロ波帯付近で使われる通信機器の受信装置についての課題を示す。 [0007] Therefore, first, show the problem of the reception device of the communication equipment used in the vicinity of a microwave band shown in FIG. 38 is a conventional example.

【0008】第1の課題としては図38の従来例に見られるように、直交検波を含めて3段の周波数変換がなされ、4段のフィルタリングと4段の増幅がされる。 Conventionally, as seen in the example of the first as the challenge 38, is performed frequency conversion in three stages including a quadrature detection is amplification of the filtering and four stages of four stages. 局部発振器としてはLO1、LO2、fLOの3種類を用意しなければならない。 The local oscillator must provide three LO1, LO2, fLO. したがって受信装置には多くの部品が必要となることである。 Thus the receiving device is that many parts are required.

【0009】第2の課題は、これらの多くの部品が大きな消費電力を生じることである。 A second problem is that many of these components results in a large power consumption.

【0010】つぎに、受信装置の簡略化を図ったダイレクトコンバージョン受信装置について図39の例を考える。 [0010] Next, the direct conversion receiving apparatus which aimed to simplify the receiving apparatus Consider the example in Figure 39. 図39においては、一対の各混合器18、19に受信したAM高周波信号を入力し、それぞれ相互に90度位相が異なる搬送周波数に等しい高周波信号を混合する。 In Figure 39, enter the AM radio frequency signal received in a pair of the mixers 18 and 19, another 90-degree phase each to mix equal frequency signals to different carrier frequencies.

【0011】混合器18、19の出力をそれぞれローパスフィルタ23、24、A/D変換器25、26を介して各移相器2 [0011] mixer 18,19 output of each low-pass filter 23, 24, A / D converter 25 and 26 through the respective phase shifters 2
7、28に入力する。 Input to 7,28. 移相器27、28で相互に位相が90度だけ異なるように位相を遅延された各信号はマトリクス回路29に入力され、各信号の和および差の信号が導出される。 Each signal whose phase is delayed differently phase by 90 degrees from each other in the phase shifter 27 is input to a matrix circuit 29, the signal of the sum and difference of the signals is derived.

【0012】マトリクス回路29からの信号は、D/A変換器30、31でアナログ信号に変換され、AM高周波信号の各側波帯の変調信号が分離され、雑音の少ない方の信号がスピーカ35に選択出力され、雑音や混信の少ないダイレクトコンバージョン受信装置が実現されるとされている。 [0012] signal from the matrix circuit 29 is converted into an analog signal by the D / A converter 30, 31, AM modulated signal of each sideband of the high-frequency signal are separated, the signal is a speaker 35 with the smaller noise the selected output, there is a noise or interference less direct conversion receiving device can be realized.

【0013】ここで、この従来例について回路の消費電力や部品に要求される性能を考える。 [0013] Here, consider the performance required for the circuit power consumption and parts of the conventional example. 図39の従来例では、受信信号を隣接する妨害信号から分離し抽出するためのチャネルフィルタは、ローパスフィルタ23、24およびA/D変換後のディジタル回路内に設けるディジタルフィルタで確保することになる。 In the conventional example of FIG. 39, the channel filter for extracting separated from interfering signal to adjacent received signal will be ensured by the digital filter provided in the low-pass filter 23, 24 and A / D converted digital circuit of .

【0014】復調回路42において信号処理をディジタル回路で行なう場合に、無線系のフィルタ23、24を簡易化することはできるが、十分な振幅分解能および周波数分解能を得るためにはディジタル系42の演算クロック速度がアナログ系の最高周波数成分よりも十分に高くなくてはならないために動作部分が高速になってしまうとともに、ディジタル系42では動作振幅が一定かつ数ボルトと大きいために、アナログ系で処理する場合の数倍の消費電力の増大を招くという課題をもつ。 [0014] When performing a digital circuit signal processing in the demodulation circuit 42, although it is possible to simplify the filters 23 and 24 of a radio system, in order to obtain a sufficient amplitude resolution and frequency resolution operation of the digital system 42 together with the operation portion for clock speed must be sufficiently higher than the highest frequency component of the analog system becomes faster, because the operation amplitude in the digital system 42 is large and constant and several volts, processed by the analog system It has the problem of causing an increase in several times the power consumption in the case of.

【0015】さらに、論理回路系ではパラレルに動作する処理系が多い。 Furthermore, many processing systems operating in parallel in the logic circuitry. すなわち、演算クロック速度がベースバンド周波数に近いとしても回路の総消費電力は、(電圧振幅の2乗)×(処理速度)×(回路系負荷静電容量)×(パラレル数)となるために大きなものになっている。 That is, the total power consumption of the circuit as a calculation clock rate is close to the baseband frequency, to the (square of the voltage amplitude) × (processing speed) × (circuit system load capacitance) × (number of parallel) It has become a big thing. すなわち、信号をディジタル回路で処理することは消費電力を増大するマイナス要素をもつ。 In other words, processing the signals in digital circuit has a negative factor for increasing the power consumption.

【0016】第3の課題としては、信号処理のディジタル化を図った場合に、無線系で処理する場合の数倍の消費電力の増大を招くことである。 [0016] As the third problem, when tried to digitization of signal processing is to cause an increase in several times the power consumption when processing in a wireless system.

【0017】第4の課題としては、従来のディジタルフィルタは演算が複雑で、簡略な構成でも加減乗除を要し、消費電力を無視できない点があった。 [0017] As a fourth problem, conventional digital filters operation is complicated, requiring addition, subtraction, multiplication, and division in a simple structure, there is a point that can not be ignored power consumption.

【0018】また、信号のディジタル化をすべきA/D Further, should the digitized signal A / D
変換器25、26について考えると、一般に入力信号に要求される電圧振幅は1ボルトないし2ボルトという大きなものである。 Considering converter 25 and 26, generally the voltage amplitude required for the input signal is large as 1 volt to 2 volts. したがってその振幅を供給する能力は図3 Thus ability to supply the amplitude 3
9に示された従来例においては、その前段の混合器18、 In the conventional example shown in 9, the mixer 18 of the preceding stage,
19に要求されることとなる。 19 would be required to. これは図39の従来例が対象とするAM無線帯すなわち中波放送帯の周波数においては可能と言えなくはないが、より高い周波数であるT This is not not say that possible in the conventional example of AM radio band i.e. middle wave broadcast band of interest frequency of 39, a higher frequency T
V放送や携帯電話などの周波数帯域においてはそのような大きい出力が得られる混合器は存在しない。 Absent mixers such large output is obtained in a frequency band such as V broadcasting and cellular phones. そのため、一般にはA/D変換器の前段に増幅器を挿入して電圧振幅を増幅する必要がある。 Therefore, generally it is necessary to amplify the voltage amplitude by inserting the amplifier in front of the A / D converter. したがって、第5の課題としては、A/D変換器を用いる方法を採ると無線系あるいはアナログ系の電力が大きく増大するというマイナス要素がある。 Thus, as the fifth challenge, there is a negative factor that the power of the radio system or the analog system Taking a method of using the A / D converter greatly increases.

【0019】また、図39に見られる従来方式では、局部発振器の発生する周波数は受信信号の搬送波周波数と等しい。 Further, in the conventional manner seen in Figure 39, occurrence frequency of the local oscillator is equal to the carrier frequency of the received signal. このために、第6の課題としては、多くの通信方式において障害を生じるということである。 For this, the problem of the sixth, is that caused the failure in many communication systems. すなわち、図40(a)に示すように、従来方式の局部発振信号は、発振周波数が受信回路系の同調周波数と同一なために受信回路系に漏れて、空中線から隣接局に妨害を与えたり、混合器18、19の受信信号入力部側から入る。 That is, as shown in FIG. 40 (a), the local oscillation signal of a conventional system, leak to the reception circuit system for the oscillation frequency is equal to the tuning frequency of the reception circuit system, or disturbing the neighboring station from antenna enters from the received signal input side of the mixer 18, 19. 混合器では局部発振信号同士の混合すなわち乗算が生じ、図40(b)に示すように直流成分が発生し、直流オフセット成分となって復調信号に誤りを与える。 Mixer resulting mixed i.e. multiplication between the local oscillator signal, the DC components are generated as shown in FIG. 40 (b), giving an error in the demodulated signal becomes the DC offset component. したがって局部発振周波数に搬送周波数を選ぶ方式のダイレクトコンバージョン受信方式はもっぱら単一周波数干渉に比較的強い周波数変調方式の通信に採用されている。 Therefore the direct conversion receiving method in the method for selecting a carrier frequency to the local oscillator frequency is exclusively employed for communication relatively strong frequency modulation scheme in a single-frequency interference.

【0020】ここで上述した課題を整理しておくと、第1の課題は、良好な受信チャネル選択度の確保に受信装置が多くの部品を必要とする。 The idea to arrange the above problems here, the first problem, the receiving apparatus to secure good reception channel selectivity requires many parts.

【0021】第2の課題は、前記第1の課題である多くの部品が、大きな消費電力を招くことである。 The second problem is many parts is the first challenge is to lead to large power consumption.

【0022】第3の課題は、信号処理のディジタル化はアナログ処理の数倍の消費電力となる。 The third problem is digitized signal processing becomes several times the power consumption of the analog processing.

【0023】第4の課題は、従来のディジタルフィルタは演算が複雑で、消費電力が大きいということである。 The fourth problem is a conventional digital filter operation is complicated, it is that power consumption is large.

【0024】第5の課題は、信号ディジタル化のA/D The fifth problem is the signal digitized A / D
変換器は大入力信号振幅を必要とするということである。 Converter is that it requires a large input signal amplitude.

【0025】第6の課題は、局部発振信号が受信信号の搬送波周波数と等しいダイレクトコンバージョン受信方式は、局部発振信号が空中線から隣接局に妨害を与えたり、直流オフセットが発生し復調信号に誤りを与える。 The object of the sixth, direct conversion receiving system is equal to the carrier frequency of the local oscillation signal is the received signal, or disturbing the neighboring station local oscillation signal from the antenna, the DC offset is generated an error in the demodulated signal give.

【0026】本発明は、従来の受信装置に見られる前記6つの課題を解決するために、高周波回路部分を少なくし、高周波回路に内在する高電力消費要素と動作不安定要素と製造コストと占有する空間とを少なくした受信装置を提供することを目的とする。 The invention, in order to solve the above six problems found in conventional receiver, to reduce the high-frequency circuit portion, and high power consuming elements inherent in the high-frequency circuit operation unstable elements and the manufacturing cost occupied and an object thereof is to provide a receiving apparatus with a reduced and space.

【0027】 [0027]

【課題を解決するための手段】前記課題を解決するために請求項1の発明は、搬送波周波数が均等の周波数間隔でチャネル配置されまたはそれに近似の周波数配置の、 [SUMMARY OF] of claim 1 in order to solve the problem invention, the frequency allocation of the channels arranged at equal frequency intervals the carrier frequency or approximate thereto,
直交変調またはこれに類する変調方式を利用する無線システムを対象にする受信装置であって、受信希望チャネル信号を含む受信信号を受け受信希望チャネルの帯域の上端または下端または該当する隣接チャネルとの境界の周波数を該境界周波数を中心に上下およそ各3チャネルまでの周波数範囲を選択的に中間周波数へ周波数変換する手段と、受信希望チャネルの帯域幅または該当無線システムのチャネル間隔周波数の1/2の周波数の16倍の周波数でサンプリングする手段と、そのサンプリング出力から位相上での直交成分を抽出する手段と、その正相軸信号成分と直交位相軸信号成分とから受信希望チャネルの信号を抽出する手段とを備えたことを特徴とする。 A receiver to target radio system utilizing a modulation scheme quadrature modulation or similar thereto, the boundary between the adjacent channels to upper or lower end or the appropriate band of the desired reception channel receives a reception signal including the desired reception channel signal frequency and means for selectively frequency converting to an intermediate frequency a frequency range up to the vertical approximately the 3 channels around the boundary frequency, the bandwidth or channel spacing frequency of the corresponding radio system desired reception channel half of the extracting means for sampling at 16 times the frequency of the frequency, means for extracting a quadrature component of the on phase of the sampled output, the signal of the desired reception channel from its positive-phase-axis signal component and a quadrature phase axis signal component characterized by comprising a means.

【0028】また請求項2記載の発明は、搬送波周波数が均等の周波数間隔でチャネル配置されまたはそれに近似の周波数配置の、直交変調またはこれに類する変調方式を利用する無線システムを対象にする受信装置であって、受信希望チャネル信号を含む受信信号を受け受信希望チャネルの帯域の上端または下端または該当する隣接チャネルとの境界の周波数を該境界周波数を中心に上下およそ各3チャネルまでの周波数範囲を選択的に直流領域へ周波数変換する手段と、受信希望チャネルの帯域幅または該当無線システムのチャネル間隔周波数の1/2 Further invention of claim 2, the frequency arrangement of the approximation is channel arrangement or in a frequency interval equal carrier frequency, quadrature modulation, or the receiving device to target radio system utilizing a modulation scheme similar thereto a is, the frequency range of the frequency of the boundary to the upper and lower approximately the 3 channels around the boundary frequency with an adjacent channel upper or lower end or the appropriate band of the desired reception channel receives a reception signal including the desired reception channel signal means for frequency conversion to selectively direct area, bandwidth or channel spacing frequency of the corresponding radio system desired reception channel 1/2
の周波数の16倍の周波数でサンプリングする手段と、 It means for sampling at a frequency 16 times the frequency of,
そのサンプリング出力から位相上での直交成分を抽出する手段と、その正相軸信号成分と直交位相軸信号成分とから受信希望チャネルの信号を抽出する手段とを備えたことを特徴とする。 It means for extracting orthogonal components on the phase from the sampled output, characterized by comprising a means for extracting a signal of a desired reception channel from its positive-phase-axis signal component and a quadrature phase axis signal component.

【0029】また請求項3記載の発明は、請求項1記載の発明において、受信希望チャネル信号を含む受信信号を受け受信希望チャネルの帯域の上端または下端または該当する隣接チャネルとの境界の周波数を中間周波数とする周波数変換器と、この周波数変換器から周波数変換出力を受け中間周波数を中心に上下およそ各3チャネルまでの周波数範囲を通過帯域とする中間周波段と、この中間周波段の出力を受け受信希望チャネルの帯域幅の1 Further the invention described in claim 3 is the invention of claim 1, wherein the frequency of the boundary between adjacent channels to upper or lower end or the appropriate band of the desired reception channel receives a reception signal including the desired reception channel signal a frequency converter for the intermediate frequency, an intermediate frequency stage of the passband frequency range to the vertical approximately the 3 channels around the intermediate frequency subjected to frequency conversion outputted from the frequency converter, the output of the intermediate frequency stage 1 of the bandwidth of the received desired reception channel
6倍または該当無線システムのチャネル間隔周波数の8 Six times or channel spacing frequency of the corresponding radio systems 8
倍の周波数でサンプリングするサンプル・ホールド回路と、そのサンプリング出力から位相上での直交成分を抽出しその正相軸信号成分と直交位相軸信号成分とを生成するヒルベルト変換器と、その受信信号正相軸信号成分と直交位相軸信号成分とを受けて希望チャネル信号に隣接する上下各3チャネルの隣接チャネルを除去する機能を有する複素係数フィルタと、その出力を個々に受ける2基の位相等化器と、その個々の出力を受ける2基のローパス・フィルタとから受信希望チャネルの信号を抽出することを特徴とする。 And sample and hold circuit for sampling at a multiple of the frequency, the Hilbert transformer from the sampled output to extract the quadrature component on the phase to generate its positive-phase-axis signal component and a quadrature phase axis signal component, the received signal positive a complex coefficient filter having the function of removing adjacent channel of the upper and lower 3 channel receiving and the axis signal component quadrature phase axis signal component adjacent to the desired channel signal, phase equalization of 2 groups receiving the output individually and vessels, and extracts a signal of a desired reception channel from the low-pass filter 2 groups receiving the respective output.

【0030】また請求項4記載の発明は、請求項2記載の発明において、受信希望チャネル信号を含む受信信号を受け受信希望チャネルの帯域の上端または下端または該当する隣接チャネルとの境界の周波数を直流すなわちゼロ周波数とする周波数変換器と、この周波数変換器から周波数変換出力を受け直流すなわちゼロ周波数を中心に正負およそ各3チャネルまでの周波数範囲を通過帯域とする低周波段と、この低周波段の出力を受け受信希望チャネルの帯域幅の16倍または該当無線システムのチャネル間隔周波数の8倍の周波数でサンプリングするサンプル・ホールド回路と、そのサンプリング出力から位相上での直交成分を抽出しその正相軸信号成分と直交位相軸信号成分とを生成するヒルベルト変換器と、その受信信号正相軸信号 Further the invention of claim 4 is the invention of claim 2, wherein the frequency of the boundary between adjacent channels to upper or lower end or the appropriate band of the desired reception channel receives a reception signal including the desired reception channel signal a frequency converter for a DC or zero frequency, the low frequency stage of the frequency range to the positive and negative about the three channels and the passband centered on DC or zero frequency subjected to frequency conversion outputted from the frequency converter, the low frequency and sample and hold circuit for sampling at eight times the frequency of the channel interval frequency of 16 times or corresponding wireless system bandwidth of the desired reception channel receives the output of the wave stage, the extracted orthogonal components on the phase from the sampled output a Hilbert transformer for generating a Seiaijiku signal component and a quadrature phase axis signal component, the received signal positive phase axis signal 分と直交位相軸信号成分とを受けて希望チャネル信号に隣接する上下各3チャネルの隣接チャネルを除去する機能を有する複素係数フィルタと、その出力を個々に受ける2基の位相等化器と、その個々の出力を受ける2基のローパス・フィルタとから受信希望チャネルの信号を抽出することを特徴とする。 A complex coefficient filter having a cut perpendicular undergoing a phase axis signal component function of removing adjacent channel of the upper and lower 3 channel adjacent to the desired channel signal, a phase equalizer 2 groups receiving the output individually, and extracting a signal of a desired reception channel from the low-pass filter 2 groups receiving the respective output.

【0031】また、請求項5記載の発明は、請求項1ないし請求項4いずれかに記載の発明において、前記2基のローパス・フィルタから抽出した受信希望チャネルの直交信号に対してそれぞれ間引き処理を行なう間引き回路と、その2つの出力を受けてオフセット周波数を除去するためのイメージ抑制型周波数変換回路とを備えることを特徴とする。 Further, an invention according to claim 5, wherein, in the invention of any one claims 1 to 4, respectively decimation processing on quadrature signals of a received desired channel extracted from the low pass filter of the 2 groups characterized in that it comprises a thinning circuit for performing, an image suppression type frequency conversion circuit for eliminating an offset frequency by receiving the two outputs.

【0032】本発明の請求項6に記載の発明は、請求項1ないし請求項4いずれかに記載の発明において、前記2基の等化器から抽出した受信希望チャネルを含む直交信号に対してそれぞれ平均化処理を行なう平均化回路と、その2つの出力を受けてオフセット周波数を除去するためのイメージ抑制型周波数変換回路とを備えることを特徴とする。 The invention described in claim 6 of the present invention is the invention according to any one claims 1 to 4, with respect to orthogonal signals comprising desired reception channel extracted from the equalizer of the 2 groups an averaging circuit for respectively performing an averaging process, receiving the two outputs, characterized in that it comprises an image suppression type frequency conversion circuit for eliminating an offset frequency.

【0033】本発明の請求項7に記載の発明は、搬送波周波数が均等の周波数間隔でチャネル配置されまたはそれに近似の周波数配置の、直交変調またはこれに類する変調方式を利用する無線システムを対象にする受信装置であって、受信希望チャネル信号を含む受信信号を受け受信希望チャネルの帯域の上端または下端または該当する隣接チャネルとの境界の周波数を該境界周波数を中心に上下およそ各12チャネルまでの周波数範囲を選択的に中間周波数または直流領域へ周波数変換する手段と、 The invention described in claim 7 of the present invention, the frequency allocation of approximating the channel arranged or at a frequency interval equal carrier frequency, modulation scheme like quadrature modulation or to a target radio system utilizing a receiver for, up to the vertical approximately the 12 channel frequencies of the boundary between adjacent channels to upper or lower end or the appropriate band of the desired reception channel receives the received signal around the boundary frequencies including the desired reception channel signal It means for frequency converting the selective intermediate frequency or a direct current region frequency range,
受信希望チャネルの帯域幅または該当無線システムのチャネル間隔周波数の1/2の周波数の64倍の周波数でサンプリングする手段と、そのサンプリング出力から位相上での直交成分を抽出する手段と、その正相軸信号成分と直交位相軸信号成分とから受信希望チャネルを含む4チャネルの信号をそれ以外の隣接チャネルを除去して抽出する手段と、抽出した受信希望チャネルを含む4チャネルを、受信希望チャネルの帯域幅または該当無線システムのチャネル間隔周波数の1/2の周波数の16倍の周波数をサンプリング周波数として、受信希望チャネル以外の隣接チャネルを除去して受信希望チャネルのみを抽出する手段とを備えたことを特徴とする。 Means for sampling at 64 times the frequency of half the frequency of the bandwidth or channel spacing frequency of the corresponding radio system desired reception channel, means for extracting a quadrature component of the on phase of the sampled output, the positive phase means for extracting a 4-channel signals including the desired reception channel from the axis signal component and the quadrature phase axis signal component by removing the other of the adjacent channels, four channels including the extracted desired reception channel, the desired reception channel 16 times the frequency of the bandwidth or half the frequency of the channel interval frequency of the corresponding wireless system as the sampling frequency, further comprising a means for extracting only the desired reception channel by removing the adjacent channel other than the desired reception channel the features.

【0034】また、請求項8記載の発明は、請求項7に記載の発明において、搬送波周波数が均等の周波数間隔でチャネル配置されまたはそれに近似の周波数配置の、 Further, an invention according to claim 8, in the invention of claim 7, the frequency allocation of the channels arranged at equal frequency intervals the carrier frequency or approximate thereto,
直交変調またはこれに類する変調方式を利用する無線システムを対象にする受信装置であって、受信希望チャネル信号を含む受信信号を受け受信希望チャネルの帯域の上端または下端または該当する隣接チャネルとの境界の周波数を該境界周波数を中心に上下およそ各12チャネルまでの周波数範囲を選択的に中間周波数または直流領域へ周波数変換する手段と、受信希望チャネルの帯域幅または該当無線システムのチャネル間隔周波数の1/2 A receiver to target radio system utilizing a modulation scheme quadrature modulation or similar thereto, the boundary between the adjacent channels to upper or lower end or the appropriate band of the desired reception channel receives a reception signal including the desired reception channel signal means for frequency converting the frequency range up to the vertical approximately the 12 channels around the boundary frequency the frequency to selectively intermediate frequencies or direct current region of the bandwidth or channel spacing frequency of the corresponding radio system desired reception channel 1 / 2
の周波数の64倍の周波数でサンプリングするサンプル・ホールド回路と、そのサンプリング出力から位相上での直交成分を抽出しその正相軸信号成分と直交位相軸信号成分とを生成するヒルベルト変換器と、その受信信号正相軸信号成分と直交位相軸信号成分とを受けて希望チャネル信号に隣接する上側または下側の3チャネルの隣接チャネル以外を除去する機能を有する第2の複素係数フィルタと、その出力を個々に受ける2基の第2の位相等化器と、その個々の出力を受ける2基の第2のローパス・フィルタと、その出力を受け1/4に間引く第2の間引き回路と、その受信信号正相軸信号成分と直交位相軸信号成分とを受けて希望チャネル信号に隣接する上下各2チャネルの隣接チャネルを除去するとともにベースバンド信号帯域へ And sample and hold circuit for sampling at 64 times the frequency of the Hilbert transformer from the sampled output to extract the quadrature component on the phase to generate its positive-phase-axis signal component and a quadrature phase axis signal component, a second complex coefficient filter having the function of removing non-adjacent channels of the upper or lower side of the three channels adjacent to the desired channel signal receiving and the received signal positive phase axis signal component quadrature axis signal component, that and 2 group second phase equalizer for receiving the output individually, and a second low-pass filter 2 groups receiving the respective output, and a second decimating circuit for decimating 1/4 receives the output, receiving the quadrature phase axis signal component received signal positive phase-axis signal component into a baseband signal band to remove the adjacent channel of the upper and lower two-channel adjacent to the desired channel signal 換する機能を有する第1の複素係数フィルタと、その出力を個々に受ける2基の第1の位相等化器と、その個々の出力を受ける2基の第1のローパス・フィルタと、その出力を受け1/4に間引く第1の間引き回路と、オフセット周波数を除去するためのイメージ抑制型周波数変換回路と、を備えることを特徴とする。 A first complex coefficient filter having a function of conversion, a first phase equalizer 2 groups receiving the output individually, a first low-pass filter 2 groups receiving the respective output, the output wherein the first decimating circuit for decimating 1/4 undergo, an image suppression type frequency conversion circuit for eliminating an offset frequency, in that it comprises.

【0035】また、請求項9の発明は、請求項7に記載の発明において、搬送波周波数が均等の周波数間隔でチャネル配置されまたはそれに近似の周波数配置の、直交変調またはこれに類する変調方式を利用する無線システムを対象にする受信装置であって、受信希望チャネル信号を含む受信信号を受け受信希望チャネルの帯域の上端または下端または該当する隣接チャネルとの境界の周波数を該境界周波数を中心に上下およそ各12チャネルまでの周波数範囲を選択的に中間周波数または直流領域へ周波数変換する手段と、受信希望チャネルの帯域幅または該当無線システムのチャネル間隔周波数の1/2の周波数の64倍の周波数でサンプリングするサンプル・ホールド回路と、そのサンプリング出力から位相上での直交成分を抽出しそ Further, the invention of claim 9, used in the invention according to claim 7, the frequency allocation of approximating the channel arranged or at a frequency interval equal carrier frequency, a modulation scheme similar quadrature modulation or to a receiver to target radio system, the upper and lower frequencies of the boundary between adjacent channels bandwidth upper or lower end or the appropriate of the desired reception channel receives a reception signal including the desired reception channel signal around the boundary frequency It means for approximately selectively frequency conversion to an intermediate frequency or a direct current domain a frequency range up to the 12 channels, with 64 times the frequency of half the frequency of the bandwidth or channel spacing frequency of the corresponding radio system desired reception channel extraction and sample and hold circuit for sampling the quadrature component of the on phase of the sampled output perilla 正相軸信号成分と直交位相軸信号成分とを生成するヒルベルト変換器と、その受信信号正相軸信号成分と直交位相軸信号成分とを受けて希望チャネル信号に隣接する上側または下側の3チャネルの隣接チャネル以外を除去する機能を有する第2の複素係数フィルタと、その出力を個々に受ける2基の第2の位相等化器と、その出力を受け8サンプルにわたって平均化する2基の第2の平均化回路と、その受信信号正相軸信号成分と直交位相軸信号成分とを受けて希望チャネル信号に隣接する上側または下側の3チャネルの隣接チャネルを除去するとともにベースバンド信号帯域へ変換する機能を有する第1の複素係数フィルタと、その出力を個々に受ける2基の第1の位相等化器と、その出力を受け8サンプルにわたって平均化する2基の A Hilbert transformer for generating a Seiaijiku signal component and a quadrature phase axis signal component, the third upper or lower adjacent to the desired channel signal receiving and the received signal positive phase axis signal component quadrature axis signal component a second complex coefficient filter having the function of removing non-adjacent channels of the channel, and a second phase equalizer 2 group receiving its output to each of 2 groups averaging over 8 samples received the output the baseband signal bandwidth thereby removing the second averaging circuit, an adjacent channel of the upper or lower three channels adjacent to the desired channel signal receiving and a quadrature axis signal component received signal positive phase axis signal component a first complex coefficient filter having a function of converting into a first phase equalizer 2 group receiving its output to each of 2 groups averaging over 8 samples received the output 1の平均化回路と、オフセット周波数を除去するためのイメージ抑制型周波数変換回路と、を備えることを特徴とする。 1 of an averaging circuit, characterized by comprising an image suppression type frequency conversion circuit for eliminating an offset frequency, the.

【0036】また請求項10の発明は、請求項3、請求項4、請求項8または請求項9いずれかに記載の発明において、前記ヒルベルト変換器を、スイッチトキャパシタ回路からなる緩衝増幅器と反転増幅器とスイッチで構成したことを特徴とする。 [0036] According to another embodiment of the present invention 10, claim 3, claim 4, the invention according to claim 8 or claim 9, said Hilbert transformer, consisting of a switched capacitor circuit buffer amplifier and the inverting amplifier characterized by being constituted by switch and.

【0037】また、請求項11の発明は、請求項3、請求項4、請求項8または請求項9いずれかに記載の発明において、前記複素係数フィルタにおける係数の絶対値を2種類だけで構成したことを特徴とする。 Further, the invention of claim 11, claim 3, configured claim 4, the invention according to claim 8 or claim 9, the absolute value of the coefficient of the complex coefficient filter two only characterized in that it was.

【0038】また、請求項12の発明は、請求項3、請求項4または請求項8いずれかに記載のの発明において、前記2基の等化器に必要なそれぞれのオペアンプを後段の前記ローパス・フィルタのオペアンプとそれぞれ共用したことを特徴とする。 Further, the invention of claim 12, claim 3, in the invention of according to any one of claims 4 or claim 8, each of the operational amplifier to a subsequent stage of the low-pass required equalizer of the 2 groups · wherein the filter of the operational amplifier and the common respectively.

【0039】また、請求項13の発明は、請求項12記載の発明において、前記ローパス・フィルタをCCDを用いて構成しオペアンプの個数を削減したことを特徴とする。 Further, the invention of claim 13 is the invention of claim 12 wherein, characterized in that to reduce the number of configurations and operational amplifier with CCD said low-pass filter.

【0040】 [0040]

【発明の実施の形態】本発明の請求項1に記載の発明は、搬送波周波数が均等の周波数間隔でチャネル配置されまたはそれに近似の周波数配置の、直交変調またはこれに類する変調方式を利用する無線システムを対象にする受信装置であって、受信希望チャネル信号を含む受信信号を受け受信希望チャネルの帯域の上端または下端または該当する隣接チャネルとの境界の周波数を該境界周波数を中心に上下およそ各3チャネルまでの周波数範囲を選択的に中間周波数へ周波数変換する手段と、受信希望チャネルの帯域幅または該当無線システムのチャネル間隔周波数の1/2の周波数の16倍の周波数でサンプリングする手段と、そのサンプリング出力から位相上での直交成分を抽出する手段と、その正相軸信号成分と直交位相軸信号成分と The invention according to claim 1 of the embodiment of the present invention, the frequency arrangement of the approximate channel arranged or in a frequency interval equal carrier frequency, a radio utilizing a modulation scheme similar quadrature modulation or to a receiver for targeting system, vertical approximately the frequency of the boundary between adjacent channels to upper or lower end or the appropriate band of the desired reception channel receives a reception signal including the desired reception channel signal around the boundary frequency 3 means for frequency conversion to selectively intermediate frequencies the frequency range up to the channel, and means for sampling bandwidth or corresponding wireless system 16 times the half of the frequency of the channel spacing frequency of the desired reception channel, It means for extracting orthogonal components on the phase from the sampled output, and its positive-phase-axis signal component quadrature axis signal component ら受信希望チャネルの信号を抽出する手段とを備えたことを特徴とする受信装置としたもので、上下各3チャネルの隣接チャネルに対して各1回の演算で除去するという作用を有する。 Obtained by a receiving apparatus characterized by comprising a means for extracting a signal et desired reception channel has the effect of removing the arithmetic of the once for adjacent channels of the upper and lower 3 channels.

【0041】本発明の請求項2に記載の発明は、搬送波周波数が均等の周波数間隔でチャネル配置されまたはそれに近似の周波数配置の、直交変調またはこれに類する変調方式を利用する無線システムを対象にする受信装置であって、受信希望チャネル信号を含む受信信号を受け受信希望チャネルの帯域の上端または下端または該当する隣接チャネルとの境界の周波数を該境界周波数を中心に上下およそ各3チャネルまでの周波数範囲を選択的に直流領域へ周波数変換する手段と、受信希望チャネルの帯域幅または該当無線システムのチャネル間隔周波数の1/2の周波数の16倍の周波数でサンプリングする手段と、そのサンプリング出力から位相上での直交成分を抽出する手段と、その正相軸信号成分と直交位相軸信号成分とから受信希 The invention described in claim 2 of the present invention, the frequency allocation of approximating the channel arranged or at a frequency interval equal carrier frequency, the target wireless system utilizing a modulation scheme similar quadrature modulation or to a receiver for it, until the upper and lower approximately each 3 channel frequency boundary around the boundary frequency with an adjacent channel to the upper end or lower end or the appropriate band of the desired reception channel receives a reception signal including the desired reception channel signal It means for frequency conversion to selectively direct area frequency range, and means for sampling bandwidth or corresponding wireless system 16 times the half of the frequency of the channel spacing frequency of the desired reception channel, from the sampled output means for extracting orthogonal components on the phase, dilute received from its positive-phase-axis signal component and a quadrature phase axis signal component チャネルの信号を抽出する手段とを備えたことを特徴とする受信装置としたもので、上下各3チャネルの隣接チャネルに対して各1回の演算で除去するという作用を有する。 Obtained by a receiving apparatus characterized by comprising a means for extracting a channel signal has the effect of removing the arithmetic of the once for adjacent channels of the upper and lower 3 channels.

【0042】本発明の請求項3に記載の発明は、請求項1記載の発明において、受信希望チャネル信号を含む受信信号を受け受信希望チャネルの帯域の上端または下端または該当する隣接チャネルとの境界の周波数を中間周波数とする周波数変換器と、この周波数変換器から周波数変換出力を受け中間周波数を中心に上下およそ各3チャネルまでの周波数範囲を通過帯域とする中間周波段と、この中間周波段の出力を受け受信希望チャネルの帯域幅の16倍または該当無線システムのチャネル間隔周波数の8倍の周波数でサンプリングするサンプル・ホールド回路と、そのサンプリング出力から位相上での直交成分を抽出しその正相軸信号成分と直交位相軸信号成分とを生成するヒルベルト変換器と、その受信信号正相軸信号成分と直交位相 The invention described in claim 3 of the present invention, the boundary of the first aspect of the invention, a band of the upper end or lower end or the appropriate adjacent channel of the desired reception channel receives a reception signal including the desired reception channel signal a frequency converter for a frequency of the intermediate frequency, an intermediate frequency stage of the passband frequency range from the frequency converter to the vertical approximately the 3 channels around the intermediate frequency subjected to frequency conversion output, the intermediate frequency stage and sample and hold circuit for sampling at eight times the frequency of the channel interval frequency of 16 times or corresponding wireless system bandwidth of receiving desired reception channel output, the positive extracts quadrature component of the on phase of the sampled output a Hilbert transformer for generating and the axis signal component quadrature phase axis signal component, quadrature phase and the received signal positive phase axis signal component 信号成分とを受けて希望チャネル信号に隣接する上下各3チャネルの隣接チャネルを除去する機能を有する複素係数フィルタと、その出力を個々に受ける2基の位相等化器と、その個々の出力を受ける2基のローパス・フィルタとから受信希望チャネルの信号を抽出することを特徴とする受信装置としたもので、 A complex coefficient filter having the function of removing adjacent channel of the upper and lower 3 channel adjacent to the desired channel signal receiving and signal component, the 2 groups receiving the output individually and phase equalizer, the individual output it obtained by a receiving apparatus, characterized in that to extract the signal of the desired reception channel from the two groups lowpass filter for receiving,
複素係数フィルタにより直交フィルタ機能を実現するという作用を有する。 It has the effect of realizing the orthogonal filter function by the complex coefficient filter.

【0043】また、本発明の請求項4に記載の発明は、 [0043] The invention described in Claim 4 of the present invention,
請求項2記載の発明において、受信希望チャネル信号を含む受信信号を受け受信希望チャネルの帯域の上端または下端または該当する隣接チャネルとの境界の周波数を直流すなわちゼロ周波数とする周波数変換器と、この周波数変換器から周波数変換出力を受け直流すなわちゼロ周波数を中心に正負およそ各3チャネルまでの周波数範囲を通過帯域とする低周波段と、この低周波段の出力を受け受信希望チャネルの帯域幅の16倍または該当無線システムのチャネル間隔周波数の8倍の周波数でサンプリングするサンプル・ホールド回路と、そのサンプリング出力から位相上での直交成分を抽出しその正相軸信号成分と直交位相軸信号成分とを生成するヒルベルト変換器と、その受信信号正相軸信号成分と直交位相軸信号成分とを受けて希望 In the invention of claim 2, wherein a frequency converter for a DC or zero frequency the frequency of the boundary between adjacent channels bandwidth upper or lower end or the appropriate of the desired reception channel receives a reception signal including the desired reception channel signal, this a low frequency stage to passband frequency range from the frequency converter to the positive and negative about the 3 channels around the DC or zero frequency subjected to frequency conversion output, the bandwidth of the desired reception channel receives the output of the low frequency stage and sample and hold circuit for sampling at 16-fold or corresponding wireless system channel spacing 8 times the frequency of the frequency, and the sampling output extracting orthogonal components on the phase quadrature phase axis signal component and its positive-phase-axis signal component a Hilbert transformer for generating, desired receiving an and the received signal positive phase axis signal component quadrature axis signal component ャネル信号に隣接する上下各3チャネルの隣接チャネルを除去する機能を有する複素係数フィルタと、その出力を個々に受ける2基の位相等化器と、その個々の出力を受ける2基のローパス・フィルタとから受信希望チャネルの信号を抽出することを特徴とする受信装置としたもので、上下各3チャネルの隣接チャネルに対して各1回の演算で除去するとともに複素係数フィルタにより直交フィルタ機能を実現するという作用を有する。 A complex coefficient filter having the function of removing adjacent channel of the upper and lower 3 channel adjacent to Yaneru signal, a phase equalizer 2 groups receiving the output individually lowpass filter 2 groups receiving the respective output obtained by the receiving apparatus and extracts a signal of a desired reception channel from the, achieve orthogonality filter function by the complex coefficient filter thereby removing at operation of each one to the adjacent channels of the upper and lower 3 channels It has the effect that.

【0044】本発明の請求項5に記載の発明は、請求項1ないし請求項4いずれかに記載の発明において、前記2基のローパス・フィルタから抽出した受信希望チャネルの直交信号に対してそれぞれ間引き処理を行なう間引き回路と、その2つの出力を受けてオフセット周波数を除去するためのイメージ抑制型周波数変換回路とを備えることを特徴とする受信装置としたもので、間引き処理とオフセット周波数を除去を行なうことによって正確に受信希望チャネルを抽出しうるようになるという作用を有する。 The invention described in claim 5 of the present invention is the invention according to any one claims 1 to 4, respectively quadrature signals of a received desired channel extracted from the low pass filter of the 2 groups a thinning circuit for performing decimation process, obtained by a receiving apparatus, characterized in that it comprises an image suppression type frequency conversion circuit for eliminating an offset frequency by receiving the two outputs, removing the thinning processing and the offset frequency It has an effect of so can extract the exact desired reception channel by performing.

【0045】本発明の請求項6に記載の発明は、請求項1ないし請求項4いずれかに記載の発明において、前記2基の等化器から抽出した受信希望チャネルを含む直交信号に対してそれぞれ平均化処理を行なう平均化回路と、その2つの出力を受けてオフセット周波数を除去するためのイメージ抑制型周波数変換回路とを備えることを特徴とする受信装置としたもので、平均化処理とオフセット周波数を除去を行なうことによって正確に受信希望チャネルを抽出しうるようになるという作用を有する。 The invention described in claim 6 of the present invention is the invention according to any one claims 1 to 4, with respect to orthogonal signals comprising desired reception channel extracted from the equalizer of the 2 groups an averaging circuit for respectively performing an averaging process, obtained by a receiving apparatus which receives the two outputs, characterized in that it comprises an image suppression type frequency conversion circuit for eliminating an offset frequency, the averaging process and It has an effect of so can extract the exact desired reception channel by performing the removal of the offset frequency.

【0046】本発明の請求項7に記載の発明は、搬送波周波数が均等の周波数間隔でチャネル配置されまたはそれに近似の周波数配置の、直交変調またはこれに類する変調方式を利用する無線システムを対象にする受信装置であって、受信希望チャネル信号を含む受信信号を受け受信希望チャネルの帯域の上端または下端または該当する隣接チャネルとの境界の周波数を該境界周波数を中心に上下およそ各12チャネルまでの周波数範囲を選択的に中間周波数または直流領域へ周波数変換する手段と、 The invention described in claim 7 of the present invention, the frequency allocation of approximating the channel arranged or at a frequency interval equal carrier frequency, modulation scheme like quadrature modulation or to a target radio system utilizing a receiver for, up to the vertical approximately the 12 channel frequencies of the boundary between adjacent channels to upper or lower end or the appropriate band of the desired reception channel receives the received signal around the boundary frequencies including the desired reception channel signal It means for frequency converting the selective intermediate frequency or a direct current region frequency range,
受信希望チャネルの帯域幅または該当無線システムのチャネル間隔周波数の1/2の周波数の64倍の周波数でサンプリングする手段と、そのサンプリング出力から位相上での直交成分を抽出する手段と、その正相軸信号成分と直交位相軸信号成分とから受信希望チャネルを含む4チャネルの信号をそれ以外の隣接チャネルを除去して抽出する手段と、抽出した受信希望チャネルを含む4チャネルを、受信希望チャネルの帯域幅または該当無線システムのチャネル間隔周波数の1/2の周波数の16倍の周波数をサンプリング周波数として、受信希望チャネル以外の隣接チャネルを除去して受信希望チャネルのみを抽出する手段とを備えたことを特徴とする受信装置としたもので、受信希望チャネルを含む隣接チャネルの帯域を広くしても希 Means for sampling at 64 times the frequency of half the frequency of the bandwidth or channel spacing frequency of the corresponding radio system desired reception channel, means for extracting a quadrature component of the on phase of the sampled output, the positive phase means for extracting a 4-channel signals including the desired reception channel from the axis signal component and the quadrature phase axis signal component by removing the other of the adjacent channels, four channels including the extracted desired reception channel, the desired reception channel 16 times the frequency of the bandwidth or half the frequency of the channel interval frequency of the corresponding wireless system as the sampling frequency, further comprising a means for extracting only the desired reception channel by removing the adjacent channel other than the desired reception channel obtained by a receiving apparatus, wherein, rare even wider band of adjacent channels, including the desired reception channel のチャネルを抽出しうるという作用を有する。 It has an effect of capable of extracting the channel.

【0047】本発明の請求項8に記載の発明は、搬送波周波数が均等の周波数間隔でチャネル配置されまたはそれに近似の周波数配置の、直交変調またはこれに類する変調方式を利用する無線システムを対象にする受信装置であって、受信希望チャネル信号を含む受信信号を受け受信希望チャネルの帯域の上端または下端または該当する隣接チャネルとの境界の周波数を該境界周波数を中心に上下およそ各12チャネルまでの周波数範囲を選択的に中間周波数または直流領域へ周波数変換する手段と、 The invention described in claim 8 of the present invention, the frequency allocation of approximating the channel arranged or at a frequency interval equal carrier frequency, modulation scheme like quadrature modulation or to a target radio system utilizing a receiver for, up to the vertical approximately the 12 channel frequencies of the boundary between adjacent channels to upper or lower end or the appropriate band of the desired reception channel receives the received signal around the boundary frequencies including the desired reception channel signal It means for frequency converting the selective intermediate frequency or a direct current region frequency range,
受信希望チャネルの帯域幅または該当無線システムのチャネル間隔周波数の1/2の周波数の64倍の周波数でサンプリングするサンプル・ホールド回路と、そのサンプリング出力から位相上での直交成分を抽出しその正相軸信号成分と直交位相軸信号成分とを生成するヒルベルト変換器と、その受信信号正相軸信号成分と直交位相軸信号成分とを受けて希望チャネル信号に隣接する上下各2チャネルの隣接チャネル以外を除去する機能を有する第2の複素係数フィルタと、その出力を個々に受ける2 And sample and hold circuit for sampling at 64 times the frequency of half the frequency of the bandwidth or channel spacing frequency of the corresponding radio system desired reception channel, the positive phase and extract the quadrature components of the on phase of the sampled output a Hilbert transformer for generating and the axis signal component quadrature phase axis signal component, other than the adjacent channel above and below each 2 channels adjacent to the desired channel signal receiving and a quadrature axis signal component received signal positive phase axis signal component a second complex coefficient filter having the function of removing, receiving the output individually 2
基の第2の位相等化器と、その個々の出力を受ける2基の第2のローパス・フィルタと、その出力を受け1/4 Receiving a second phase equalizer group, and a second low-pass filter 2 groups receiving the respective output, the output 1/4
に間引く第2の間引き回路と、その受信信号正相軸信号成分と直交位相軸信号成分とを受けて希望チャネル信号に隣接する上下各2チャネルの隣接チャネルを除去するとともにベースバンド信号帯域へ変換する機能を有する第1の複素係数フィルタと、その出力を個々に受ける2 A second decimating circuit for decimating the conversion to a baseband signal band to remove the adjacent channel of the upper and lower two-channel adjacent to the desired channel signal receiving and the received signal positive phase axis signal component quadrature axis signal component 2 for receiving a first complex coefficient filter having a function of its output individually
基の第1の位相等化器と、その個々の出力を受ける2基の第1のローパス・フィルタと、その出力を受け1/4 Receiving a first phase equalizer groups, a first low-pass filter 2 groups receiving the respective output, the output 1/4
に間引く第1の間引き回路と、オフセット周波数を除去するためのイメージ抑制型周波数変換回路と、を備えることを特徴とする受信装置としたもので、基本的な信号処理ブロックを縦続することによって希望チャネル信号に隣接する上側または下側の3チャネルの隣接チャネルを除去するとともにベースバンド信号帯域へ変換せしめるという作用を有する。 A first decimating circuit for decimating the it obtained by the receiving apparatus, characterized in comprising an image suppression type frequency conversion circuit for eliminating an offset frequency, the hope by cascading basic signal processing blocks an effect that thereby convert into a baseband signal band to remove the 3 channels of adjacent channel of the upper or lower adjacent channel signal.

【0048】また、本発明の請求項9に記載の発明は、 [0048] The invention of claim 9 of the present invention,
請求項7に記載の発明において、搬送波周波数が均等の周波数間隔でチャネル配置されまたはそれに近似の周波数配置の、直交変調またはこれに類する変調方式を利用する無線システムを対象にする受信装置であって、受信希望チャネル信号を含む受信信号を受け受信希望チャネルの帯域の上端または下端または該当する隣接チャネルとの境界の周波数を該境界周波数を中心に上下およそ各12チャネルまでの周波数範囲を選択的に中間周波数または直流領域へ周波数変換する手段と、受信希望チャネルの帯域幅または該当無線システムのチャネル間隔周波数の1/2の周波数の64倍の周波数でサンプリングするサンプル・ホールド回路と、そのサンプリング出力から位相上での直交成分を抽出しその正相軸信号成分と直交位相軸信号成分 In the invention according to claim 7, comprising a receiving unit for the target wireless system that utilizes the frequency arrangement of the approximation is channel arrangement or in a frequency interval equal carrier frequency, a modulation scheme similar quadrature modulation or to the frequency range of the frequency of the boundary between the adjacent channel to the vertical approximately the 12 channels around the boundary frequency selective to the top or bottom or the appropriate band of the desired reception channel receives a reception signal including the desired reception channel signal means for frequency conversion to an intermediate frequency or a direct current region, a sample-and-hold circuit for sampling bandwidth or corresponding wireless system 64 times the half of the frequency of the channel spacing frequency of the desired reception channel, from the sampled output extracting orthogonal components on the phase and quadrature phase axis signal component that positive-phase-axis signal component を生成するヒルベルト変換器と、その受信信号正相軸信号成分と直交位相軸信号成分とを受けて希望チャネル信号に隣接する上側または下側の3チャネルの隣接チャネル以外を除去する機能を有する第2 The has a Hilbert transformer for generating a function of removing non-adjacent channels of the upper or lower side of the three channels adjacent to the desired channel signal receiving and the received signal positive phase axis signal component quadrature axis signal component 2
の複素係数フィルタと、その出力を個々に受ける2基の第2の位相等化器と、その出力を受け8サンプルにわたって平均化する2基の第2の平均化回路と、その受信信号正相軸信号成分と直交位相軸信号成分とを受けて希望チャネル信号に隣接する上側または下側の3チャネルの隣接チャネルを除去するとともにベースバンド信号帯域へ変換する機能を有する第1の複素係数フィルタと、その出力を個々に受ける2基の第1の位相等化器と、その出力を受け8サンプルにわたって平均化する2基の第1 A complex coefficient filter, a second phase equalizer 2 groups receiving the output individually, a second averaging circuit 2 group averaged over 8 samples received its output, the received signal positive phase a first complex coefficient filter having the function of converting the base band signal band with receiving a shaft signal component and a quadrature phase axis signal component removing adjacent channel of three channels of the upper or lower adjacent to the desired channel signal , first 2 groups of the first phase equalizer 2 groups receiving the output individually, averaged over 8 samples received the output
の平均化回路と、オフセット周波数を除去するためのイメージ抑制型周波数変換回路と、を備えることを特徴とする受信装置としたもので、基本的な信号処理ブロックを縦続することによって希望チャネル信号に隣接する上側または下側の3チャネルの隣接チャネルを除去するとともにベースバンド信号帯域へ変換せしめるという作用を有する。 Averaging circuit, and an image suppression type frequency conversion circuit for eliminating an offset frequency, obtained by a receiving apparatus, characterized in that it comprises a a desired channel signal by cascading basic signal processing blocks an effect that thereby convert into a baseband signal band to remove the adjacent channel of the three channels of the adjacent upper or lower.

【0049】本発明の請求項10に記載の発明は、請求項3、請求項4、請求項8または請求項9いずれかに記載の発明において、前記ヒルベルト変換器を、スイッチトキャパシタ回路からなる緩衝増幅器と反転増幅器とスイッチで構成したことを特徴とする受信装置としたもので、簡潔な同期制御と低い消費電力を実現するという作用を有する。 The invention described in claim 10 of the present invention, according to claim 3, claim 4, the invention according to claim 8 or claim 9, said Hilbert transformer, consisting of a switched capacitor circuit buffer obtained by a receiving apparatus, characterized in that is constituted by the inverting amplifier and switch the amplifier, it has the effect of realizing a simple synchronization control and low power consumption.

【0050】本発明の請求項11に記載の発明は、請求項3、請求項4、請求項8または請求項9いずれかに記載の発明において、前記複素係数フィルタにおける係数の絶対値を2種類だけで構成したことを特徴とする受信装置としたもので、限定した固定値の回路エレメントで回路を構成し設計の容易性と回路デバイスの生産品質を向上せしめかつ動作を安定にさせるという作用を有する。 The invention described in claim 11 of the present invention, according to claim 3, claim 4, the invention according to claim 8 or claim 9, the absolute value of the coefficient of the complex coefficient filter two obtained by a receiving apparatus, characterized in that is constituted by only the effect that is stable limited to have the circuit in the circuit element of a fixed value allowed improving the production quality of easiness and circuit device design and operation a.

【0051】本発明の請求項12に記載の発明は、請求項3、請求項4または請求項8いずれかに記載のの発明において、前記2基の等化器に必要なそれぞれのオペアンプを後段の前記ローパス・フィルタのオペアンプとそれぞれ共用したことを特徴とする受信装置としたもので、限定した回路エレメントで回路を構成し消費電力の低減と回路デバイスの生産品質を向上せしめかつ動作を安定にさせるという作用を有する。 The invention of claim 12 of the present invention, according to claim 3, in the invention of according to any one of claims 4 or claim 8, subsequent to each of the operational amplifier required for the equalizer of the 2 groups the obtained by the operational amplifier of the low-pass filter and the receiving device, characterized in that the shared respectively, constitute a circuit by a circuit element for limiting allowed improve production quality reduction and the circuit device of the power consumption and the stable operation of the It has the effect that is.

【0052】本発明の請求項13に記載の発明は、請求項11記載の発明において、前記ローパス・フィルタをCCDを用いて構成しオペアンプの個数を削減したことを特徴とする受信装置としたもので、低消費電力化を促進するとともに設計の容易性と回路デバイスの生産品質を向上せしめかつ動作を安定にさせるという作用を有する。 The invention according to claim 13 of the present invention are those in the invention of claim 11, and a receiving apparatus characterized by having a reduced construction and the number of the operational amplifier by using the CCD of the low-pass filter in has a function that the increase allowed and operate the production quality of easiness and circuit device design with promoting low power consumption stabilized.

【0053】(第1の実施の形態)図1は,本発明の第1の実施の形態の構成例を示すものである。 [0053] (First Embodiment) FIG. 1 is a diagram showing a configuration example of the first embodiment of the present invention. アンテナから得た受信信号1は高周波増幅器2に供給されて増幅される。 Received signal 1 obtained from an antenna is amplified is supplied to the high-frequency amplifier 2. その出力は第1の帯域通過フィルタ3により該当する通信システムの全チャネル信号のみを他の無線信号から抽出する。 The output of which extracts only full channel signal of a communication system corresponding with the first band-pass filter 3 from other radio signals. この出力は、周波数変換器4に供給され局部発振器5からの局部発信周波数f LOで周波数変換される。 This output is frequency-converted by a local oscillation frequency f LO from a local oscillator 5 is supplied to the frequency converter 4.

【0054】周波数変換器4の出力は第2の帯域通過フィルタ6により周波数変換器4において発生するイメージ信号を阻止し、同時に希望波のみを通過させるチャネルフィルタ効果を得る。 [0054] The output of the frequency converter 4 blocks the image signals generated in the frequency converter 4 by the second band-pass filter 6, to obtain a channel filtering effect for passing only a desired wave at the same time. この出力はAGC増幅器7に供給されて所定の信号強度にて出力される。 This output is output is supplied to the AGC amplifier 7 in a predetermined signal strength. この出力はサンプル・ホールド回路8に供給されてサンプリング・クロック9により制御されてサンプル・ホールドが行なわれる。 This output is supplied to the sample-and-hold circuit 8 is controlled by a sampling clock 9 sample-and-hold is performed. サンプル・ホールドのサンプリング周波数は、第2 Sampling frequency of the sample-and-hold is, the second
の帯域フィルタ6などにより規定される通過帯域幅に等しい周波数の整数分の1に設定する。 Set to an integral fraction of the frequency equal to the pass band width defined by such band-pass filter 6. すなわちサンプル・ホールド回路におけるサンプリングは帯域制限サンプリング定理を用いる。 That sampling in the sample-hold circuit using a band-limited sampling theorem. こうして得られた受信信号の離散化信号はI軸成分分離回路10とQ軸成分分離回路11にそれぞれ供給される。 Discretization signal of the received signal thus obtained is supplied to the I-axis component separation circuit 10 and the Q-axis component separation circuit 11.

【0055】この標本出力はI軸成分分離回路10では1 [0055] In the sample output I-axis component separation circuit 10 1
クロック置きに取り、Q軸成分分離回路11ではI軸成分分離回路10で取らなかった時刻の標本出力を取り、I軸Q軸各々、1つ置きに標本出力の極性を反転することにより、ヒルベルト変換を行ない、位相平面上の直交2成分の形にする。 Taken every clock, take the time samples output did not take the I-axis component separation circuit 10 in the Q-axis component separation circuit 11, the I-axis Q axis respectively, by reversing the polarity of the sample output to every other, Hilbert It performs conversion, in the form of two orthogonal components on the phase plane. この2信号は複素係数フィルタ12に供給される。 The two signals are supplied to a complex coefficient filter 12. 複素係数フィルタ12では不要な隣接チャネル信号群を除去し、その直交出力13、14をそれぞれI軸等化器15とQ軸等化器16に提供する。 Removing the complex coefficient filter 12, unwanted adjacent channel signal group and provides the quadrature output 13 to the I-axis equalizer 15 and the Q-axis equalizer 16, respectively. ここで、位相遅延を等化し、その出力17、18をそれぞれI軸ローパス・フィルタ19とQ軸ローパス・フィルタ20に提供し、高域不要残留成分を除去する。 Here, to equalize the phase delay, and provides its output 17 to the I-axis lowpass filter 19, respectively and the Q-axis lowpass filter 20 removes the high-frequency unnecessary residual components.

【0056】さらに必要であれば、レベル変換を行ない、ディジタル信号レベルの出力21、22をディジタル系に供給する。 [0056] and if necessary, subjected to level conversion, and supplies the output 21 of the digital signal level in the digital system. サンプル・ホールド以降の動作制御はすべてクロック信号発生および制御回路23から供給される各種クロック信号で行なわれる。 Operation control of the sample-and-hold and later is performed by various clock signals which are all supplied from the clock signal generation and control circuit 23.

【0057】図2を用いて、図1の第1の実施の形態における周波数変換回路までの周波数軸から見た処理関係について説明する。 [0057] with reference to FIG. 2, a description will be given of a process relationship as viewed from the frequency axis to the frequency conversion circuit in the first embodiment of FIG.

【0058】図2(a)は、対象とする通信システムの使用する周波数帯域と、その通信用帯域内での通信用チャネルの配置と、その一つを希望波チャネルとして例示したもので、この通信用帯域の上下の周波数域は、他の通信信号群に占有されている状況を示したものである。 [0058] FIG. 2 (a), a frequency band used in the communication system in question, the arrangement of communication channels within that communication band, an illustration that one as desired wave channel, this frequency range of the upper and lower communication band, shows the situation which is occupied by other communication signal groups.

【0059】図2(b)は図1の第1の帯域通過フィルタ3により対象とする通信用帯域が他の通信信号群から抽出された状況を示すものである。 [0059] FIG. 2 (b) illustrates a situation in which communication bandwidth is extracted from another communication signal group of interest by the first band-pass filter 3 of FIG.

【0060】図2(c)は、図1の周波数変換器4により対象とする通信用帯域が周波数変換を受け、低い周波数帯に移動し、さらに第2の帯域通過フィルタ6により対象とする通信用帯域が、希望波チャネルの帯域下端を中心とする中間周波数帯域幅f FB内に帯域制限された状態を示す。 [0060] FIG. 2 (c), communication communication band of interest by the frequency converter 4 of Figure 1 is subjected to frequency conversion, to move to a lower frequency band, the target further by a second band-pass filter 6 use band, showing a state in which a band-limited in the intermediate frequency bandwidth f FB centered at the band lower end of the desired wave channel.

【0061】図2(d)は、前記の中間周波数帯域幅f FB [0061] FIG. 2 (d), the intermediate frequency bandwidth f FB
内に帯域制限された状態の信号にサンプル・ホールド回路8によりサンプリングと同時に周波数変換作用を与え、ベースバンド周波数近傍に移動した状態を示す。 It gives a frequency conversion function at the same time as sampled by the sample-and-hold circuit 8 to the signal state of being band-limited within shows a state that has moved to the vicinity of a baseband frequency. ここでfsはサンプリング・クロック9の周波数を示し、本発明においては中間周波帯域幅f FBをチャネル間隔幅の6倍以内とする。 Here fs represents the frequency of the sampling clock 9, the intermediate frequency bandwidth f FB and within six times the channel spacing width in the present invention. このときサンプリング周波数はベースバンド帯域幅周波数fbもしくはチャネル間隔周波数fwの The sampling frequency at this time is the baseband bandwidth frequency fb or the channel spacing frequency fw
1/2の16倍または16倍の偶数倍の周波数に設定する。 Set to 16 times or 16 times the even multiple of a frequency of 1/2.

【0062】従来のサンプリングにおいては、通常は1 [0062] In the conventional sampling, it is usually 1
次サンプリング定理により中間周波中心周波数f IFの2 The following sampling theorem of the intermediate frequency center frequency f IF 2
倍以上に設定される。 It is set more than doubled. 本発明においては、帯域制限を施した信号に対する標本化定理を用いて、最低のサンプリング周波数fsを中間周波数帯の帯域幅f FBの2倍にできる。 In the present invention, by using the sampling theorem for the signal subjected to band limiting it can be the lowest sampling frequency fs to twice the bandwidth f FB of the intermediate frequency band.

【0063】図2(d)においてはサンプリングによるダウンコンバージョンの結果、希望波チャネルがベースバンド領域の直流点付近に希望波チャネルの下端を置く位置に移動するとともに、直流軸を境に周波数軸正負に同数のチャネルが対称に並ぶスペクトルが得られる。 [0063] FIG. 2 (d) the result of down conversion due to sampling in, as well as moves to a position to place the lower end of the desired wave channel in the vicinity of the DC point of the desired wave channel baseband region, the frequency axis plus and minus the boundary of the DC axis the same number of channels is the spectrum arranged symmetrically obtained.

【0064】図3を用いて、図1の第1の実施の形態における周波数変換回路からサンプリング以降までの周波数軸から見た処理関係について説明する。 [0064] with reference to FIG. 3, a description will be given of a process relationship as viewed from the frequency axis from the frequency conversion circuit in the first embodiment of FIG. 1 to subsequent sampling.

【0065】図3(a)は、図2(c)に示したものと同一のもので、図1の周波数変換器4により対象とする通信用帯域が周波数変換を受け、低い周波数帯に移動し、さらに第2の帯域通過フィルタ6により対象とする通信用帯域が、希望波チャネルの帯域下端を中心とする中間周波数帯域幅f FB内に帯域制限された状態を示す。 [0065] FIG. 3 (a), by the same components as those shown FIG. 2 (c), the communication band of interest is subjected to frequency conversion by the frequency converter 4 of Figure 1, moving to a lower frequency band and further communication band of interest by a second band-pass filter 6, showing a state where the band-limited in the intermediate frequency bandwidth f FB centered at the band lower end of the desired wave channel.

【0066】図3(b)は、サンプル・ホールド回路のサンプリング周波数fsと中間周波中心周波数(fc-f LO )の関係を示すもので、サンプリング周波数fsは中間周波中心周波数(fc-f LO )の2以上の整数分周波の関係が必要である。 [0066] FIG. 3 (b), shows the relationship between the sampling frequency fs and the intermediate frequency center frequency of the sample-and-hold circuit (fc-f LO), the sampling frequency fs is an intermediate frequency center frequency (fc-f LO) it is required relationship integer of 2 or more sub-harmonic of.

【0067】図3(c)は、図3(b)の周波数ゼロを含めたサンプリング周波数の倍数波上に中間周波数帯域幅f [0067] FIG. 3 (c), the intermediate frequency bandwidth f on a multiple wave of the sampling frequency including the zero frequency shown in FIG. 3 (b)
FBのチャネル群が重畳するスペクトルが得られることを示す。 It indicates that the spectrum channel group is superposed the FB is obtained. 図3(c)から明らかなように、サンプリングにおいてエイリアシングが発生しないようにするために、中間周波中心周波数(fc-f LO )を中間周波数帯域幅f FBの値よりも高い周波数にする。 Figure 3 (c) As is clear from, in order to aliasing does not occur in the sampling, the intermediate frequency center frequency (fc-f LO) to a frequency higher than the value of the intermediate frequency bandwidth f FB.

【0068】図3(d)は、本発明における複素係数フィルタと位相等化器と遅延型ローパス・フィルタから成る隣接チャネル除去フィルタ特性をチャネル配置上に示したものである。 [0068] FIG. 3 (d), in which the adjacent channel rejection filter characteristic consisting of delayed type low-pass filter and the complex coefficient filter and the phase equalizer according to the present invention shown on the channel arrangement. フィルタの零点が隣接チャネルの各中心周波数上に位置されることを示している。 Zeros of the filter indicates that it is positioned on the center frequency of the adjacent channel.

【0069】図3(e)は、図3(d)のチャネル特性による隣接チャネル除去効果を模式的に図示したものである。 [0069] FIG. 3 (e) is adjacent channel rejection effect by the channel characteristic shown in FIG. 3 (d) what is shown schematically.

【0070】(第2の実施の形態)図4は、本発明の第2の実施の形態の構成例を示すものである。 [0070] (Second Embodiment) FIG. 4 shows a configuration example of the second embodiment of the present invention. アンテナから得た受信信号1は高周波増幅器2に供給されて増幅される。 Received signal 1 obtained from an antenna is amplified is supplied to the high-frequency amplifier 2. その出力は帯域通過フィルタ3により該当する通信システムの全チャネル信号のみを他の無線信号から抽出する。 The output of which extracts only full channel signal of a communication system appropriate by the band-pass filter 3 from other radio signals. この出力は、周波数変換器4に供給され局部発振器5からの局部発振周波数f LOを希望波と低い隣接チャネルの境界の周波数で周波数変換される。 This output is frequency-converted by a local oscillation frequency f LO of the desired wave and lower boundaries of the adjacent channel frequency from the local oscillator 5 is supplied to the frequency converter 4.

【0071】周波数変換器4の出力は初段のローパス・ [0071] The output of the frequency converter 4 is the first stage of the low-pass
フィルタ6'により周波数変換器4において発生するイメージ信号を阻止し、同時に希望波のみを通過させるチャネルフィルタ効果を得る。 Blocked image signals generated in the frequency converter 4 by the filter 6 ', to obtain a channel filtering effect for passing only a desired wave at the same time. この出力はAGC増幅器7に供給されて所定の信号強度にて出力される。 This output is output is supplied to the AGC amplifier 7 in a predetermined signal strength. この出力はサンプル・ホールド回路8に供給されてサンプリング・ This output is supplied to the sample-and-hold circuit 8 sampling
クロック9により制御されてサンプル・ホールドが行なわれる。 Sample-and-hold is performed is controlled by the clock 9.

【0072】サンプル・ホールドのサンプリング周波数は、初段のローパス・フィルタ6'などにより規定される通過帯域幅の2倍に等しい周波数の整数分の1に設定する。 [0072] sampling frequency of the sample-and-hold is set to be an integral fraction of the frequency equal to twice the passband width which is defined by such first stage of the low pass filter 6 '. すなわちサンプル・ホールド回路におけるサンプリングは一次サンプリング定理を用いる。 That sampling in the sample-hold circuit using the primary sampling theorem. こうして得られた受信信号の離散化信号はI軸成分分離回路10とQ軸成分分離回路11にそれぞれ供給される。 Discretization signal of the received signal thus obtained is supplied to the I-axis component separation circuit 10 and the Q-axis component separation circuit 11.

【0073】この標本出力をI軸成分分離回路10では1 [0073] In this sample output I-axis component separation circuit 10 1
クロック置きに取り、Q軸成分分離回路11ではI軸成分分離回路10で取らなかった時刻の標本出力を取り、I軸Q軸各々、1つ置きに標本出力の極性を反転することにより、ヒルベルト変換を行ない、位相平面上の直交2成分の形にする。 Taken every clock, take the time samples output did not take the I-axis component separation circuit 10 in the Q-axis component separation circuit 11, the I-axis Q axis respectively, by reversing the polarity of the sample output to every other, Hilbert It performs conversion, in the form of two orthogonal components on the phase plane.

【0074】この2信号は複素係数フィルタ12に供給される。 [0074] The two signals are supplied to a complex coefficient filter 12. 複素係数フィルタ12では不要な隣接チャネル信号群を除去し、その直交出力13、14をそれぞれI軸等化器 Removing the complex coefficient filter 12, unwanted adjacent channel signal group, the quadrature output 13, 14 respectively I axis equalizer that
15とQ軸等化器16に提供する。 Providing to 15 and the Q-axis equalizer 16. ここで、位相遅延を等化し、その出力17、18をそれぞれI軸ローパス・フィルタ Here, to equalize the phase delay, the output 17, 18 · I axis lowpass each filter
19とQ軸ローパス・フィルタ20に提供し、高域不要残留成分を除去する。 Provides 19 and the Q-axis lowpass filter 20 removes the high-frequency unnecessary residual components.

【0075】さらに必要であれば、レベル変換を行ない、ディジタル信号レベルの出力21、22をディジタル系に供給する。 [0075] and if necessary, subjected to level conversion, and supplies the output 21 of the digital signal level in the digital system. サンプル・ホールド以降の動作制御はすべてクロック信号発生および制御回路23'から供給される各種クロック信号で行なわれる。 Operation control of the sample-and-hold and later is performed on all the various clock signals supplied from the clock signal generation and control circuit 23 '.

【0076】図5を用いて、図4の第2の実施の形態における周波数変換回路までの周波数軸から見た処理関係について説明する。 [0076] with reference to FIG. 5, a description will be given of a process relationship as viewed from the frequency axis to the frequency conversion circuit in the second embodiment of FIG.

【0077】図5(a)は、対象とする通信システムの使用する周波数帯域と、その通信用帯域内での通信用チャネルの配置と、その一つを希望波チャネルとして例示したもので、この通信用帯域の上下の周波数域は、他の通信信号群に占有されている状況を示したものである。 [0077] FIG. 5 (a), a frequency band used in the communication system in question, the arrangement of communication channels within that communication band, an illustration that one as desired wave channel, this frequency range of the upper and lower communication band, shows the situation which is occupied by other communication signal groups.

【0078】図5(b)は、図4の帯域通過フィルタ3により対象とする通信用帯域が他の通信信号群から抽出された状況を示すものである。 [0078] FIG. 5 (b) illustrates a situation in which communication bandwidth is extracted from another communication signal group of interest by the band-pass filter 3 of FIG.

【0079】図5(c)は、図4の周波数変換器4により対象とする通信用帯域が周波数変換を受け、低い周波数帯に移動し、さらに初段のローパス・フィルタ6'により対象とする通信用帯域が、希望波チャネルの帯域下端を中心とする中間周波数帯域幅f FB内に帯域制限された状態を示す。 [0079] FIG. 5 (c), communication communication band of interest by the frequency converter 4 of Figure 4 is subjected to frequency conversion, to move to a lower frequency band, the target further by the first stage low-pass filter 6 ' use band, showing a state in which a band-limited in the intermediate frequency bandwidth f FB centered at the band lower end of the desired wave channel.

【0080】図5(d)は、前記の中間周波数帯域幅f FB [0080] FIG. 5 (d) is the intermediate frequency bandwidth f FB
内に帯域制限された状態の信号にサンプル・ホールド回路8によりサンプリングと同時に周波数変換作用を与え、ベースバンド周波数近傍に移動した状態を示す。 It gives a frequency conversion function at the same time as sampled by the sample-and-hold circuit 8 to the signal state of being band-limited within shows a state that has moved to the vicinity of a baseband frequency. ここでfsはサンプリング・クロック9の周波数を示し、本発明においては中間周波帯域幅f FBをチャネル間隔幅の6 Here fs represents the frequency of the sampling clock 9, the channel spacing width of the intermediate frequency bandwidth f FB in the present invention 6
倍以内とする。 It is within double. このときサンプリング周波数はベースバンド帯域幅周波数fbもしくはチャネル間隔周波数fwの1 The sampling frequency at this time is 1 the baseband bandwidth frequency fb or the channel spacing frequency fw
/2の16倍または16倍の偶数倍の周波数に設定する。 / 2 is set to 16 times or 16 times the even multiple of the frequency. 従来のサンプリングにおいては、通常は1次サンプリング定理により中間周波中心周波数f IFの2倍以上に設定される。 In conventional sampling, usually set more than twice the intermediate frequency center frequency f IF by the primary sampling theorem.

【0081】本発明においては、帯域制限を施した信号に対する標本化定理を用いて、最低のサンプリング周波数fsを中間周波数帯の帯域幅f FBの2倍にできる。 [0081] In the present invention, by using the sampling theorem for the signal subjected to band limiting it can be the lowest sampling frequency fs to twice the bandwidth f FB of the intermediate frequency band.

【0082】図5(d)においては、サンプリングによるダウンコンバージョンの結果、希望波チャネルがベースバンド領域の直流点付近に希望波チャネルの下端を置く位置に移動するとともに、直流軸を境に周波数軸正負に同数のチャネルが対称に並ぶスペクトルが得られる。 [0082] In FIG. 5 (d), the result of the down conversion by the sampling, as well as moves to a position to place the lower end of the desired wave channel in the vicinity of the DC point of the desired wave channel baseband region, the frequency axis as a boundary DC shaft sign the same number of channels is the spectrum arranged symmetrically obtained.

【0083】図6を用いて、図4の第2の実施の形態における周波数変換回路からサンプリング以降までの周波数軸から見た処理関係について説明する。 [0083] with reference to FIG. 6, a description will be given of a process relationship as viewed from the frequency axis from the frequency conversion circuit in the second embodiment of FIG. 4 to later sampling.

【0084】図6(a)は、図5(b)に示したものと同一のもので、図6(c)は、図5(c)に示したものと同一のものであり、図4の周波数変換器4により対象とする通信用帯域が周波数変換を受け、低い周波数帯に移動し、 [0084] FIG. 6 (a), by the same components as those shown FIG. 5 (b), the FIG. 6 (c) is the same as the one shown in FIG. 5 (c), 4 communication band of interest by the frequency converter 4 is subjected to frequency conversion, to move to a lower frequency band,
さらに初段のローパス・フィルタ6'により対象とする通信用帯域が、希望波チャネルの帯域下端を直流付近とするベースバンド周波数領域f BB内に帯域制限された状態を示す。 Further communication band of interest by the first-stage lowpass filter 6 'indicates a state in which a band-limited band lower baseband frequency region f BB to near DC of the desired wave channel.

【0085】図6(b)は、局部発振周波数f LOすなわち [0085] FIG. 6 (b), the local oscillation frequency f LO i.e.
(希望チャネル周波数fc−チャネル幅/2)の値とサンプル・ホールド回路のサンプリング周波数fsとの関係を示すもので、サンプリング周波数fsはサンプリングにおいてエイリアシングが発生しないようにするために、ベースバンド周波数領域f BBの2倍以上であることが必要である。 Shows the relationship between the sampling frequency fs values ​​and sample and hold circuit (desired channel frequency fc- channel width / 2), the sampling frequency fs in order to aliasing does not occur in the sampling, the baseband frequency range it is required to be more than twice the f BB.

【0086】図6(c)は、図6(b)の周波数ゼロを含めたサンプリング周波数の倍数波上にベースバンド周波数領域f BBのチャネル群が重畳するスペクトルが得られることを示す。 [0086] Figure 6 (c) shows that the spectrum channel set of the baseband frequency range f BB is superimposed on a multiple wave of the sampling frequency including the zero frequency in FIG. 6 (b) is obtained. なお、局部発振周波数f LOとサンプリング周波数fsの間には、一般的には制約はない。 Incidentally, between the local oscillation frequency f LO and the sampling frequency fs, in general there is no restriction.

【0087】図6(d)は、本発明における複素係数フィルタと位相等化器と遅延型ローパス・フィルタから成る隣接チャネル除去フィルタ特性をチャネル配置上に示したものである。 [0087] FIG. 6 (d) are those adjacent channel rejection filter characteristic consisting of delayed type low-pass filter and the complex coefficient filter and the phase equalizer according to the present invention shown on the channel arrangement. フィルタの零点が隣接チャネルの各中心周波数上に位置されることを示している。 Zeros of the filter indicates that it is positioned on the center frequency of the adjacent channel.

【0088】図6(e)は、図6(d)のチャネル特性による隣接チャネル除去効果を模式的に図示したものである。 [0088] FIG. 6 (e) is adjacent channel rejection effect by the channel characteristic shown in FIG. 6 (d) that shown schematically.

【0089】(第3の実施の形態)図7は、本発明の第3の実施の形態の構成例を示すものである。 [0089] (Third Embodiment) FIG. 7 shows a configuration example of the third embodiment of the present invention. 図7は、本発明の第2の実施の形態の第1の構成例を示した図4において、主にI軸間引き回路24とQ軸間引き回路25とイメージ抑制型周波数変換回路26がI軸ローパス・フィルタ19とディジタル系21'またはQ軸ローパス・フィルタ2 7, in FIG. 4 shows a first configuration example of the second embodiment of the present invention, mainly the I-axis decimation circuit 24 and the Q-axis decimation circuit 25 and the image suppression type frequency converting circuit 26 is I-axis low-pass filter 19 and the digital system 21 'or the Q-axis lowpass filter 2
0とディジタル系22'の間に挿入されたものである。 In which inserted between the 0 and the digital system 22 '. 関連してクロック信号発生および制御回路23'は制御系が増加する。 Clock signal generation and control circuit 23 in association with 'the control system is increased.

【0090】アンテナから得た受信信号1は、高周波増幅器2に供給されて増幅される。 [0090] received signal 1 obtained from an antenna is amplified is supplied to the high-frequency amplifier 2. その出力は帯域通過フィルタ3により該当する通信システムの全チャネル信号のみを他の無線信号から抽出する。 The output of which extracts only full channel signal of a communication system appropriate by the band-pass filter 3 from other radio signals. この出力は、周波数変換器4に供給され局部発振器5からの局部発振周波数 This output, the local oscillation frequency from the local oscillator 5 is supplied to the frequency converter 4
f LOを希望波と低い隣接チャネルの境界の周波数で周波数変換される。 are frequency converted by the frequency of the boundary of the desired wave and lower adjacent channel f LO.

【0091】周波数変換器4の出力は初段のローパス・ [0091] The output of the frequency converter 4 is the first stage of the low-pass
フィルタ6'により周波数変換器4において発生するイメージ信号を阻止し、同時に希望波のみを通過させるチャネルフィルタ効果を得る。 Blocked image signals generated in the frequency converter 4 by the filter 6 ', to obtain a channel filtering effect for passing only a desired wave at the same time. この出力はAGC増幅器7に供給されて所定の信号強度にて出力される。 This output is output is supplied to the AGC amplifier 7 in a predetermined signal strength. この出力はサンプル・ホールド回路8に供給されてサンプリング・ This output is supplied to the sample-and-hold circuit 8 sampling
クロック9により制御されてサンプル・ホールドが行なわれる。 Sample-and-hold is performed is controlled by the clock 9.

【0092】サンプル・ホールドのサンプリング周波数は、初段のローパス・フィルタ6'などにより規定される通過帯域幅の2倍に等しい周波数の整数分の1に設定する。 [0092] sampling frequency of the sample-and-hold is set to be an integral fraction of the frequency equal to twice the passband width which is defined by such first stage of the low pass filter 6 '. すなわちサンプル・ホールド回路におけるサンプリングは一次サンプリング定理を用いる。 That sampling in the sample-hold circuit using the primary sampling theorem. こうして得られた受信信号の離散化信号はI軸成分分離回路10とQ軸成分分離回路11にそれぞれ供給される。 Discretization signal of the received signal thus obtained is supplied to the I-axis component separation circuit 10 and the Q-axis component separation circuit 11.

【0093】この標本出力をI軸成分分離回路10では1 [0093] In this sample output I-axis component separation circuit 10 1
クロック置きに取り、Q軸成分分離回路11ではI軸成分分離回路10で取らなかった時刻の標本出力を取り、I軸Q軸各々、1つ置きに標本出力の極性を反転することにより、ヒルベルト変換を行ない、位相平面上の直交2成分の形にする。 Taken every clock, take the time samples output did not take the I-axis component separation circuit 10 in the Q-axis component separation circuit 11, the I-axis Q axis respectively, by reversing the polarity of the sample output to every other, Hilbert It performs conversion, in the form of two orthogonal components on the phase plane.

【0094】この2信号は複素係数フィルタ12に供給される。 [0094] The two signals are supplied to a complex coefficient filter 12. 複素係数フィルタ12では不要な隣接チャネル信号群を除去し、その直交出力13、14をそれぞれI軸等化器 Removing the complex coefficient filter 12, unwanted adjacent channel signal group, the quadrature output 13, 14 respectively I axis equalizer that
15とQ軸等化器16に提供する。 Providing to 15 and the Q-axis equalizer 16. ここで、位相遅延を等化し、その出力17、18をそれぞれI軸ローパス・フィルタ Here, to equalize the phase delay, the output 17, 18 · I axis lowpass each filter
19とQ軸ローパス・フィルタ20に提供し、高域不要残留成分を除去する。 Provides 19 and the Q-axis lowpass filter 20 removes the high-frequency unnecessary residual components.

【0095】I軸ローパス・フィルタ19とQ軸ローパス・フィルタ20の出力は、それぞれI軸間引き回路24とQ [0095] The output of the I-axis lowpass filter 19 and the Q-axis lowpass filter 20, the I-axis decimation circuit 24, respectively and Q
軸間引き回路25に入力される。 It is inputted to the axis decimation circuit 25. そして、I軸間引き回路 And, I-axis decimation circuit
24とQ軸間引き回路25の出力は、イメージ抑制型周波数変換回路26に入力され、その出力はディジタルの出力2 24 and the output of the Q-axis decimation circuit 25 is input to the image suppression type frequency converting circuit 26, the output of the digital output 2
1'および22'となってディジタル系に提供される。 Is provided to the digital system is 1 'and 22'.

【0096】図7の第3の実施の形態における周波数変換回路までの周波数軸から見た処理関係および周波数変換回路からサンプリング以降までの周波数軸から見た処理関係は、図4の第2の実施の形態における周波数変換回路までの周波数軸から見た処理関係を説明した図5および周波数変換回路からサンプリング以降までの周波数軸から見た処理関係を説明した図6と同じなので省略する。 [0096] The third processing relationships as viewed from the frequency axis from the processing relationships and the frequency conversion circuit as viewed from the frequency axis to the frequency conversion circuit to the subsequent sampling in the embodiment of FIG. 7, the second embodiment of FIG. 4 It is omitted because it is the same as FIG. 6 described processing relationship as viewed from the frequency axis from FIG. 5 and the frequency converting circuit has been described a process relationship as viewed from the frequency axis to the frequency conversion circuit to the subsequent sampling in the embodiment.

【0097】そこで図8を用いて、間引き回路の作用を説明する。 [0097] Therefore with reference to FIG. 8, the operation of the decimation circuit. 図8(a)は、図6(d)のフィルタリングの位置を示す図と同一であり、図7に示されたI軸間引き回路24とQ軸間引き回路25の働きを示す。 8 (a) is identical to the diagram illustrating the position of the filtering in FIG. 6 (d), shows the function of the I-axis decimation circuit 24 and the Q-axis decimation circuit 25 shown in FIG.

【0098】図8(b)は、複素係数フィルタ12とI軸等化器15とQ軸等化器16とI軸ローパス・フィルタ19とQ [0098] FIG. 8 (b), the complex coefficient filter 12 and the I-axis equalizer 15 and the Q-axis equalizer 16 and the I-axis lowpass filter 19 and Q
軸ローパス・フィルタ20とから成る隣接チャネル除去フィルタ特性により希望波が概ね抽出できた様子を示している。 It shows a state in which the desired wave is generally be extracted by the adjacent channel rejection filter characteristics consisting of the axis lowpass filter 20. ただし、サンプリング周波数fsの高調波毎に、直流域に移った希望波および隣接チャネル信号群の残余のスペクトルと同一のスペクトルが繰り返される。 However, for each harmonic of the sampling frequency fs, the same spectrum and the spectrum of the remaining desired signal and the adjacent channel signal group moved to direct-current region is repeated.

【0099】ここで、図8(c)はデータを1/2に間引いたものであるが、もとのサンプリング周波数fsの1/2となったサンプリング周波数fs'は高調波の間隔が1/2となり、スペクトルの繰り返しが倍になる。 [0099] Here, FIG. 8 (c) is obtained by thinning out the data to 1/2, the sampling frequency fs became 1/2 of the original sampling frequency fs' is the interval between harmonics 1 / 2, and the repetition of the spectrum is doubled. すなわち、16 In other words, 16
倍オーバーサンプリングにおいてはサンプリング周波数の高調波間に8チャネルが存在していたが、1/2の間引きにより4チャネルになり、各チャネル位置においては、異なるチャネルの信号残余が重なり合うことになる。 Although in-times oversampling was present 8 channels harmonics of the sampling frequency, becomes the 4-channel by decimating 1/2, in each channel located, so that the signal remaining different channels overlap.

【0100】図8(d)においては、さらにデータを1/2 [0100] In FIG. 8 (d), the further data 1/2
に間引き、図8(e)においてはさらにデータを1/2に間引き、図8(b)からは1/8の間引きを行なったものになっている。 A thinning, thinning to 1/2 more data in FIG. 8 (e), the have become those performed thinning 1/8 from FIG. 8 (b). この結果、希望波スペクトルは、チャネル間隔で繰り返し現れることになる。 As a result, the desired signal spectrum will appear repeatedly in the channel intervals. この時のサンプリング周波数fs'''は、希望波に対して2倍オーバーサンプリングとなり、サンプリング定理の最低基準を満たす状態にまで引き下げられたことになる。 In this case the sampling frequency fs' '' is doubled oversampling against desired waves, so that was reduced to a state that meets the minimum criteria for the sampling theorem.

【0101】図8(e)においては、隣接チャネル群の信号が折り重なって希望波スペクトル内にたたみこまれているが、基本的には複素係数フィルタ12とI軸等化器15 [0102] In FIG. 8 (e), the have been convolved folds signal of the adjacent channel groups in the desired wave spectrum, the complex coefficient filter 12 is basically the I-axis equalizer 15
とQ軸等化器16とI軸ローパス・フィルタ19とQ軸ローパス・フィルタ20とから成る隣接チャネル除去フィルタ特性により隣接チャネル信号は大きく減衰している。 Adjacent channel signal by the adjacent channel rejection filter characteristic consisting of a Q-axis equalizer 16 and the I-axis lowpass filter 19 and the Q-axis lowpass filter 20. is greatly attenuated.

【0102】したがって、図8(e)においては、希望波が希望波の2倍の周波数でサンプリングされ抽出されたとみてよい。 [0102] Thus, in FIG. 8 (e), the may see the desired wave is extracted is sampled at twice the frequency of the desired wave. ただし、直流からの周波数オフセットはまだ存在しており、このオフセット周波数を除去するために出力をイメージ抑制型周波数変換回路26に入力する。 However, the frequency offset from the DC still exists, and inputs the output to eliminate the offset frequency to the image suppression type frequency conversion circuit 26.
なお、間引き回路は、8クロックに1回だけサンプリングをするサンプル・ホールド回路もしくは転送回路であり、具体的回路は十分に公知であるので、ここでの提示は省略することとする。 Incidentally, thinning circuit is a sample and hold circuit or a transfer circuit for sampling only once every 8 clock, since the specific circuit is known well, presented here will be omitted.

【0103】このように第3の実施の形態の説明から明らかなように、複素係数フィルタ12とI軸等化器15とQ [0103] Thus it is apparent from the description of the third embodiment, the complex coefficient filter 12 and the I-axis equalizer 15 and the Q
軸等化器16とI軸ローパス・フィルタ19とQ軸ローパス・フィルタ20とから成る隣接チャネル除去フィルタ特性により希望波を抽出できる。 The adjacent channel rejection filter characteristics consisting of the axis equalizer 16 and the I-axis lowpass filter 19 and the Q-axis lowpass filter 20. can extract desired wave.

【0104】(第4の実施の形態)図9は、本発明の第4の実施の形態の構成例を示すものである。 [0104] (Fourth Embodiment) FIG. 9 shows a configuration example of the fourth embodiment of the present invention. 図9は、本発明の第2の実施の形態の第1の構成例を示した図4において、主にI軸平均化回路27とQ軸平均化回路28とイメージ抑制型周波数変換回路26がI軸等化器15とディジタル系21'またはQ軸等化器16とディジタル系22'の間に挿入されたものである。 9, in FIG. 4 showing a first configuration example of the second embodiment of the present invention, mainly the I-axis averaging circuit 27 and the Q-axis averaging circuit 28 and the image suppression type frequency converting circuit 26 those which are inserted between the I-axis equalizer 15 and the digital system 21 'or the Q-axis equalizer 16 and the digital system 22'. 関連してクロック信号発生および制御回路23'は制御系が増加する。 Clock signal generation and control circuit 23 in association with 'the control system is increased.

【0105】アンテナから得た受信信号1は高周波増幅器2に供給されて増幅される。 [0105] received signal 1 obtained from an antenna is amplified is supplied to the high-frequency amplifier 2. その出力は帯域通過フィルタ3により該当する通信システムの全チャネル信号のみを他の無線信号から抽出する。 The output of which extracts only full channel signal of a communication system appropriate by the band-pass filter 3 from other radio signals. この出力は、周波数変換器4に供給され局部発振器5からの局部発振周波数f This output, the local oscillation frequency f from the local oscillator 5 is supplied to the frequency converter 4
LOを希望波と低い隣接チャネルの境界の周波数で周波数変換される。 Are frequency converted by the frequency of the boundary of the desired wave and lower adjacent channels LO.

【0106】周波数変換器4の出力は初段のローパス・ [0106] The output of the frequency converter 4 is the first stage of the low-pass
フィルタ6'により周波数変換器4において発生するイメージ信号を阻止し、同時に希望波のみを通過させるチャネルフィルタ効果を得る。 Blocked image signals generated in the frequency converter 4 by the filter 6 ', to obtain a channel filtering effect for passing only a desired wave at the same time. この出力はAGC増幅器7に供給されて所定の信号強度にて出力される。 This output is output is supplied to the AGC amplifier 7 in a predetermined signal strength. この出力はサンプル・ホールド回路8に供給されてサンプリング・ This output is supplied to the sample-and-hold circuit 8 sampling
クロック9により制御されてサンプル・ホールドが行なわれる。 Sample-and-hold is performed is controlled by the clock 9.

【0107】サンプル・ホールドのサンプリング周波数は、初段のローパス・フィルタ6'などにより規定される通過帯域幅の2倍に等しい周波数の整数分の1に設定する。 [0107] sampling frequency of the sample-and-hold is set to be an integral fraction of the frequency equal to twice the passband width which is defined by such first stage of the low pass filter 6 '. すなわちサンプル・ホールド回路におけるサンプリングは一次サンプリング定理を用いる。 That sampling in the sample-hold circuit using the primary sampling theorem. こうして得られた受信信号の離散化信号はI軸成分分離回路10とQ軸成分分離回路11にそれぞれ供給される。 Discretization signal of the received signal thus obtained is supplied to the I-axis component separation circuit 10 and the Q-axis component separation circuit 11.

【0108】この標本出力をI軸成分分離回路10では1 [0108] In this sample output I-axis component separation circuit 10 1
クロック置きに取り、Q軸成分分離回路11ではI軸成分分離回路10で取らなかった時刻の標本出力を取り、I軸Q軸各々、1つ置きに標本出力の極性を反転することにより、ヒルベルト変換を行ない、位相平面上の直交2成分の形にする。 Taken every clock, take the time samples output did not take the I-axis component separation circuit 10 in the Q-axis component separation circuit 11, the I-axis Q axis respectively, by reversing the polarity of the sample output to every other, Hilbert It performs conversion, in the form of two orthogonal components on the phase plane.

【0109】この2信号は、複素係数フィルタ12に供給される。 [0109] The two signals are supplied to a complex coefficient filter 12. 複素係数フィルタ12では不要な隣接チャネル信号群を除去し、その直交出力13、14をそれぞれI軸等化器15とQ軸等化器16に提供する。 Removing the complex coefficient filter 12, unwanted adjacent channel signal group and provides the quadrature output 13 to the I-axis equalizer 15 and the Q-axis equalizer 16, respectively. ここで、位相遅延を等化し、その出力17、18をそれぞれI軸間平均化回路27とQ軸平均化回路28に入力する。 Here, to equalize the phase delay, and inputs the output 17 to the I axis between averaging circuit 27 and the Q-axis averaging circuit 28, respectively. そして、I軸間平均化回路27とQ軸平均化回路28の出力は、イメージ抑制型周波数変換回路26に入力され、その出力はディジタルの出力 Then, the output of the I-axis between averaging circuit 27 and the Q-axis averaging circuit 28 is inputted to an image suppression type frequency converting circuit 26, the output of the digital output
21'および22'となってディジタル系に提供される。 Is provided to the digital system becomes 21 'and 22'.

【0110】図9の第4の実施の形態における周波数変換回路までの周波数軸から見た処理関係および周波数変換回路からサンプリング以降までの周波数軸から見た処理関係は、図4の第2の実施の形態における周波数変換回路までの周波数軸から見た処理関係を説明した図5および周波数変換回路からサンプリング以降までの周波数軸から見た処理関係を説明した図6と同じなので省略する。 [0110] The fourth processing relationships as viewed from the frequency axis from the processing relationships and the frequency conversion circuit as viewed from the frequency axis to the frequency conversion circuit to the subsequent sampling in the embodiment of FIG. 9, the second embodiment of FIG. 4 It is omitted because it is the same as FIG. 6 described processing relationship as viewed from the frequency axis from FIG. 5 and the frequency converting circuit has been described a process relationship as viewed from the frequency axis to the frequency conversion circuit to the subsequent sampling in the embodiment.

【0111】そこで図10を用いて、平均化回路の作用を説明する。 [0111] Therefore with reference to FIG. 10, the operation of the averaging circuit. 図10(a)は、図6(d)のフィルタリングの位置を示す図と同一であり、図9に示されたI軸平均化回路27とQ軸平均化回路28の働きを示す。 10 (a) is identical to the diagram illustrating the position of the filtering in FIG. 6 (d), showing the action of the I-axis averaging circuit 27 and the Q-axis averaging circuit 28 shown in FIG.

【0112】図10(b)は、複素係数フィルタ12とI軸等化器15とQ軸等化器16とI軸平均化回路27とQ軸平均化回路28とから成る隣接チャネル除去フィルタ特性により希望波が概ね抽出できた様子を示している。 [0112] FIG. 10 (b), the adjacent channel rejection filter composed of complex coefficient filter 12 and the I-axis equalizer 15 and the Q-axis equalizer 16 and the I-axis averaging circuit 27 and the Q-axis averaging circuit 28. Characteristics shows a state in which the desired wave is generally can be extracted by. ただし、 However,
サンプリング周波数fsの高調波毎に、直流域に移った希望波および隣接チャネル信号群の残余のスペクトルと同一のスペクトルが繰り返される。 For each harmonic of the sampling frequency fs, the same spectrum and the spectrum of the remaining desired signal and the adjacent channel signal group moved to direct-current region is repeated.

【0113】ここで、図10(c)はデータを2サンプリング期間にわたり平均化したものであるが、もとのサンプリング周波数fsの1/2となったサンプリング周波数f [0113] Here, FIG. 10 (c) but is obtained by averaging the data over a second sampling period, the sampling frequency f became 1/2 of the original sampling frequency fs
s'は高調波の間隔が1/2となり、スペクトルの繰り返しが倍になる。 s' is halved interval harmonics, repetition of the spectrum is doubled. すなわち、16倍オーバーサンプリングにおいてはサンプリング周波数の高調波間に8チャネルが存在していたが、2区間の平均化により4チャネルになり、各チャネル位置においては、異なるチャネルの信号残余が重なり合うことになる。 That is, in the 16-times oversampling was present 8 channels harmonics of the sampling frequency, becomes the 4-channel by averaging the two sections, in each channel located, so that the signal remaining different channels overlap .

【0114】図10(d)において、はさらにデータを平均化し、図10(b)からは4期間の平均化を行なったものである。 [0114] In FIG. 10 (d), the further averages the data, from FIG. 10 (b) is obtained performing averaging of the four periods. 図10(e)においてはさらにデータを平均化し、図10(b)からは8期間の平均化を行なったものになっている。 Averages more data in FIG. 10 (e), the have become those performed for 8 periods averaging from FIG 10 (b). この結果、希望波スペクトルは、チャネル間隔で繰り返し現れることになる。 As a result, the desired signal spectrum will appear repeatedly in the channel intervals. この時のサンプリング周波数fs'''は、希望波に対して2倍オーバーサンプリングとなり、サンプリング定理の最低基準を満たす状態にまで引き下げられたことになる。 In this case the sampling frequency fs' '' is doubled oversampling against desired waves, so that was reduced to a state that meets the minimum criteria for the sampling theorem.

【0115】図10(e)においては、隣接チャネル群の信号が折り重なって希望波スペクトル内にたたみこまれることが想像されるが、平均化によるローパス・フィルタ効果により折重ねの隣接チャネル成分は減衰されている。 [0115] In FIG. 10 (e), the although the signal of the adjacent channel group is convolved into desired wave in the spectrum folds is envisioned, the adjacent channel component of folded by a low-pass filter effect by averaging attenuation It is.

【0116】したがって、図10(e)においては、希望波が希望波の2倍の周波数でサンプリングされ抽出されたとみてよい。 [0116] Thus, in FIG. 10 (e), the may see the desired wave is extracted is sampled at twice the frequency of the desired wave. ただし、直流からの周波数オフセットはまだ存在しており、このオフセット周波数を除去するためにこの出力をイメージ抑制型周波数変換回路26に入力する。 However, the frequency offset from the DC still exists, in order to remove this offset frequency inputs the output to the image suppression type frequency conversion circuit 26.

【0117】図11は、8サンプルを平均化する回路の構成例である。 [0117] Figure 11 is a configuration example of a circuit for averaging eight samples. 遅延手段をI軸Q軸ともに7段用いて、 Delay means using seven stages for both I axis Q axis,
カスケードに接続するとともにその入出力をすべて合成することにより平均化している。 It is averaged by synthesizing all of its input and output as well as cascaded. 厳密には1/8に除算すべきであるが、システム全体の必要な増幅度の中の構成要素に配分することで、実際に除算する必要はないと考える。 Strictly should divide the 1/8, but by allocating to the components in the required amplification of the whole system, we consider that there is no need to actually divide.

【0118】このように第4の実施の形態の説明から明らかなように、複素係数フィルタ12とI軸等化器15とQ [0118] Thus it is apparent from the description of the fourth embodiment, the complex coefficient filter 12 and the I-axis equalizer 15 and the Q
軸等化器16とI軸平均化回路27とQ軸平均化回路28とから成る隣接チャネル除去フィルタ特性により希望波を抽出できる。 The adjacent channel rejection filter characteristics consisting of the axis equalizer 16 and the I-axis averaging circuit 27 and the Q-axis averaging circuit 28. can extract the desired signal.

【0119】(第5の実施の形態)図12および図13 [0119] (Fifth Embodiment) FIGS. 12 and 13
は本発明の第5の実施の形態の構成例を示すものである。 It shows a configuration example of the fifth embodiment of the present invention. 図12は、本発明の第2の実施の形態および第4の実施の形態に示す構成例のうち、主にI軸成分分離回路 12, among the configuration example shown in the second embodiment and the fourth embodiment of the present invention, mainly the I-axis component separation circuit
10と第1の複素係数フィルタ12との間、およびQ軸成分分離回路11と第1の複素係数フィルタ12との間に、第2 Between 10 and the first complex coefficient filter 12, and a Q-axis component separation circuit 11 between the first complex coefficient filter 12, the second
の複素係数フィルタである4倍域複素係数フィルタ112 Of a complex coefficient filter 4 times range complex coefficient filter 112
と第2のI軸4等化器であるI軸4倍域等化器115と第2のQ軸等化器であるQ軸4倍域等化器116および第2 When the second I-axis 4 equalizer in which the I-axis 4-fold range equalizer 115 and a second Q-axis equalizer Q axis 4-fold range equalizer 116 and the second
のI軸平均化回路であるI軸4倍域平均化回路127と第2のQ軸平均化回路であるQ軸4倍域平均化回路128を挿入したものであり、また図13は、本発明の第1の実施の形態および第3の実施の形態に示す構成例のうち、 Of is intended to insert the I-axis averaging circuit in which the I-axis 4-fold range averaging circuit 127 and the second Q-axis 4-fold range averaging circuit 128 is a Q-axis averaging circuit, and FIG. 13, the in the configuration example shown in the first embodiment and the third embodiment of the invention,
主にI軸成分分離回路10と第1の複素係数フィルタ12との間、およびQ軸成分分離回路11と第1の複素係数フィルタ12との間に、第2の複素係数フィルタである4倍域複素係数フィルタ112と第2のI軸等化器であるI軸4 Mainly between the I-axis component separation circuit 10 and between the first complex coefficient filter 12, and the Q-axis component separation circuit 11 and the first complex coefficient filter 12, a second complex coefficient filter 4 times and pass the complex coefficient filter 112 is a second I-axis equalizer I axis 4
倍域等化器115と第2のQ軸等化器であるQ軸4倍域等化器116および第2のI軸ローパス・フィルタであるI Power range equalizer 115 and a second is a Q-axis equalizer Q axis 4-fold range equalizer 116 and the second I-axis lowpass filter I
軸4倍域ローパス・フィルタ119と第2のQ軸ローパス・フィルタであるQ軸4倍域ローパス・フィルタ120および第2のI軸間引き回路出あるI軸4倍域間引き回路 Axis 4 times range lowpass filter 119 and second Q-axis lowpass filter is a Q-axis 4-fold range lowpass filter 120 and a second I-axis decimation circuit output is the I-axis 4-fold range decimation circuit
124と第2のQ軸間引き回路であるQ軸4倍域間引き回路125を挿入したものである。 124 and is obtained by inserting a Q-axis 4-fold range decimation circuit 125 is a second Q-axis decimation circuit.

【0120】そして、これらの複素係数フィルタ、等化器、平均化回路または間引き回路からなる回路手段を挿入して、ベースバンド周波数から見た場合の16倍のオーバーサンプリングによる隣接波除去作用を二重に用い、 [0120] Then, these complex coefficient filter, equalizer, by inserting the circuit means comprising an averaging circuit or thinning circuit, the adjacent wave removal action by 16-times oversampling when viewed from a baseband frequency two using a heavy,
16×4すなわち64倍のオーバーサンプリングによる両側各9波ないし16波の隣接チャネル波の除去を行なうものである。 16 × Each 9 without the wave sides by 4 i.e. 64-times oversampling to those for removing adjacent channel waves 16 waves.

【0121】図12において、アンテナからサンプル・ [0121] In FIG. 12, the sample from the antenna
ホールド回路8における構成および接続についての説明は上述したものと変わりないので省略する。 Description of the configuration and connection of the holding circuit 8 is omitted since no change to that described above. サンプル・ sample·
ホールド回路8はクロック信号発生および制御回路23' Hold circuit 8 a clock signal generation and control circuit 23 '
から64倍オーバーサンプリングに必要なサンプリング・ From the sampling required for the 64-times oversampling
クロック9を受け、受信信号をサンプル・ホールドする。 It receives a clock 9, the sample-and-hold the reception signal. サンプリングは帯域制限サンプリング定理を用いる。 Sampling using band-limited sampling theorem.

【0122】こうして得られた受信信号の離散化信号は、I軸成分分離回路10とQ軸成分分離回路11にそれぞれ供給される。 [0122] Thus discretization signal of the received signals obtained are supplied to the I-axis component separation circuit 10 and the Q-axis component separation circuit 11. その各出力は4倍域複素係数フィルタ11 Each of its output four times range complex coefficient filter 11
2に供給されて上下各8つの隣接チャネル信号が除去される。 Upper and lower eight adjacent channel signal is removed is supplied to the 2. その各出力113、114は各々I軸4倍域等化器115 Each each of its outputs 113 and 114 I-axis 4-fold range equalizer 115
とQ軸4倍域等化器116に供給される。 It is supplied to the Q-axis 4-fold range equalizer 116 and. さらに、それぞれI軸4倍域平均化回路127とQ軸4倍域平均化回路128 Further, each I axis 4-fold range averaging circuit 127 and the Q-axis 4-fold range averaging circuit 128
に供給され、ここで希望波を含む4倍帯域のベースバンド出力に復元される。 It is supplied to where it is restored to the baseband output of the 4-fold band including the desired wave.

【0123】こうして得られた4倍帯域ベースバンド出力の2出力は、前記した第3の実施の形態ないし第4の実施の形態で説明した本来のベースバンド信号を抽出する回路手段に供給される。 [0123] Thus two outputs of the resulting 4-fold band baseband output is supplied to the circuit means for extracting the original baseband signal described in the third embodiment to the fourth embodiment described above . すなわち、第4の実施の形態に従えば、16倍オーバーサンプリングに対応する第1の複素係数フィルタ12と、第1の等化器15、16と、第1の平均化回路27、28と、イメージ抑制型周波数変換回路26 That is, according to the fourth embodiment, the first complex coefficient filter 12 corresponding to the 16-times oversampling, a first equalizer 15 and 16, the first averaging circuit 27, image suppression type frequency converting circuit 26
に供給されて本来のベースバンド信号が抽出される。 Original baseband signal is supplied to is extracted. また、第3の実施の形態に従えば、16倍オーバーサンプリングに対応する第1の複素係数フィルタ12と、第1の等化器15、16と、第1のローパス・フィルタ19、20と、第1の間引き回路24、25と、イメージ抑制型周波数変換回路26に供給されて本来のベースバンド信号が抽出される。 Further, according to the third embodiment, the first complex coefficient filter 12 corresponding to the 16-times oversampling, a first equalizer 15, a first low-pass filter 19, 20, a first decimating circuits 24 and 25, the original baseband signal is supplied to an image suppression type frequency conversion circuit 26 is extracted.

【0124】間引き回路の具体的構成例を図14に示す。 [0124] A specific configuration of the thinning-out circuit in FIG 14. 図14の間引き回路は、入力を受けるスイッチSW1 Decimating circuit of Figure 14 receives input switch SW1
と入力電圧を充電するキャパシタC1と反転増幅器U6と帰還容量C3と前記反転増幅器U6の入力と出力を選択的に接続させるスイッチSW2とこのスイッチSW2により接地間に接続されるキャパシタC2と、サンプリング・クロック信号aをクロック入力CLKに受ける第1のD型フリップフロップU1とそのQ出力をクロック入力に受ける第2のD型フリップフロップU2とそのQ出力をクロック入力に受ける第3のD型フリップフロップU3そのすべてのQ出力と前記サンプリング・クロック信号aとを入力する論理積回路U4とから成る。 A capacitor C2 connected between the ground by the switch SW2 and the switch SW2 for selectively connecting the output capacitor C1 and the inverting amplifier U6 and the feedback capacitor C3 and the input of the inverting amplifier U6 for charging an input voltage and, sampling third D-type flip-flop for receiving the first D-type flip-flop U1 for receiving a clock signal a clock input CLK and a second D-type flip-flop U2 for receiving the Q output to the clock input the Q output to the clock input U3 consisting aND circuit U4 Prefecture for inputting and all its Q output and the sampling clock signal a.

【0125】この図14を用いて動作を説明する。 [0125] The operation will be described referring to FIG. 14. サンプリング・クロック信号aをクロック入力に受けると8 Upon receipt of the sampling clock signal a to the clock input 8
クロックに1回だけサンプリングをするサンプリル・ホールド回路もしくは転送回路であり、第1のD型フリップフロップU1と第2のD型フリップフロップU2と第3のD型フリップフロップU3により8分周され、論理積回路 A Sanpuriru and hold circuit or a transfer circuit for sampling only once clock is divided by 8 by a first D-type flip-flop U1 and a second D-type flip-flop U2 third D-type flip-flop U3, AND circuit
U4の出力はそれらすべての出力とサンプリング・クロック信号aが高電位"H"となる8クロックに1回だけ高電位"H"となる。 The output of U4 is only once every 8 clocks all output the sampling clock signal a thereof becomes the high potential "H" becomes a high potential "H".

【0126】この出力により前記スイッチSW1は制御されて入力をキャパシタC2に接続し、同時にスイッチSW2 [0126] connects the input the switch SW1 is controlled by the output capacitor C2, at the same time the switch SW2
は反転増幅器U6の入力にキャパシタC2を接続する。 It connects the capacitor C2 to the input of the inverting amplifier U6. この瞬間は反転増幅器U6の出力はそれまでの出力状態を記憶したキャパシタC2によりさらにその出力状態を継続する。 The moment the output of the inverting amplifier U6 is further continues the output state by the capacitor C2 that stores the output state until then. 論理積回路U4の出力はサンプリング・クロック信号1パルス幅分の時間が経過すると低電位"L"に戻るので、スイッチSW1およびスイッチSW2は、以前の状態に接続するが、この時キャパシタC1には入力の瞬時電圧が充電されており、反転増幅器U6の電圧にはこの入力信号の瞬時電圧が以後のサンプリング・パルス15本分の期間だけ継続する。 Since the output of the AND circuit U4 has passed a sampling clock signal 1 pulse width of the time back to a low potential "L", the switch SW1 and the switch SW2 is connected to the previous state, in this case capacitor C1 instantaneous voltage of the input is charged, the voltage of the inverting amplifier U6 instantaneous voltage of the input signal continues for the period of the subsequent sampling pulse 15 duty. 以上により、前記回路によれば入力信号が1 By the above, the input signal according to the circuit 1
/8に間引かれることが明らかである。 It is clear that to be thinned out to / 8.

【0127】第5の実施の形態における周波数変換回路からサンプリング以降までの周波数軸から見た処理関係を図15に示す。 [0127] FIG. 15 shows processing relationship as viewed from the frequency axis from the frequency conversion circuit to the subsequent sampling in the fifth embodiment. 図15(a)は、64倍オーバーサンプリングを受け、サンプル・ホールドされた受信信号群が、 15 (a) is subjected to 64-fold oversampling, the sample-and-hold the received signal group,
4チャネルを1組とする仮想のチャネルとして扱われる様子を示している。 The 4-channel shows how to be treated as a virtual channel of one set. 図15(b)は、図3(d)または図6 FIG. 15 (b), FIG. 3 (d) or FIG. 6
(d)に示したものと同じで、以降の処理につながる様子を示したものである。 The same as those shown (d), the illustrates how leading to subsequent processing.

【0128】このように第5の実施の形態の説明から明らかなように、ベースバンド周波数から見た場合の16倍のオーバーサンプリングによる隣接波除去作用を二重に用いることにより希望波を抽出することができる。 [0128] extracting the desired signal by using thus is apparent from the description of the fifth embodiment, the adjacent wave removal action by 16-times oversampling when viewed from a baseband frequency to double be able to.

【0129】(サンプル・ホールド回路の具体例)図1 [0129] (a specific example of the sample-and-hold circuit) Figure 1
に示したように、本発明は高周波回路の負担を軽減すべく、ダウンコンバージョンを1段行なった状態でそのまま広帯域サンプリングを行ない、以後の信号処理をディジタル化手段で行なうようにしたものである。 As indicated, the present invention in order to reduce the burden of the high-frequency circuit, it performs wideband sampling in a state of performing one-stage downconversion, in which to carry out the subsequent signal processing in the digitizing means. 構成要素の具体例として、サンプル・ホールド回路は入力バッファ段とサンプリング・ゲートと出力バッファで構成するようにしている。 Specific examples of components, the sample and hold circuit is to be constituted by the output buffer and an input buffer stage and the sampling gate. サンプル・ホールドした受信信号は離散化され、データ化したアナログ信号といえる。 Sample and hold the received signal is discretized be said analog signal into data.

【0130】サンプリング周波数は、隣接チャネル除去フィルタ機能の一部を負担する目的で中間周波段の帯域幅を広めにして中間周波段のフィルタの要求される性能も軽減できるようにしている。 [0130] sampling frequency is to be able to reduce the required performance of the intermediate frequency stage in the spread bandwidth of the intermediate frequency stage in order to bear a portion of the adjacent channel rejection filter function filters also. 中間周波段の帯域幅は隣接チャネルを上下合計5チャネルを対象とすると、希望チャネルを含めて6チャネル分に相当するものになる。 The bandwidth of the intermediate frequency stage is directed to a vertical total of five channels adjacent channel, the one that corresponds to six channels including the desired channel.
したがって、ベースバンド信号の帯域幅から見ると16倍のオーバーサンプリングとなる。 Thus, the 16-times oversampling when viewed from the bandwidth of the baseband signal.

【0131】したがって、図16のサンプル・ホールド回路は中間周波数段の信号を2倍以上のオーバ−サンプリングできるものとするために、GaAsなど化合物半導体等によるサンプリング・ゲートで構成することが望ましい例である。 [0131] Thus, the sample-hold circuit 16 over signal more than twice the intermediate frequency stage - in order to be able to sampling, in the example it is desirable to configure a sampling gate by GaAs such a compound semiconductor or the like is there.

【0132】さらに、GaAsなど化合物半導体等の低雑音のデバイスで構成すれば、サンプリングの入出力が従来のA/Dコンバータが要求するような大振幅信号でなくて済むので、電力消費を根本的に低くできる。 [0132] Further, when configured with a low-noise devices compound semiconductor such as such as GaAs, since the sampling input and output need not be large-amplitude signals, such as conventional A / D converter is required, fundamental power consumption It can be lowered to.

【0133】なお、図16のサンプリング・クロック信号CLKは、サンプリング・ゲートのスイッチング用アイドリング電流を低減するためにデューティ比を50%前後としてトラック・ホールド動作させることとする。 [0133] The sampling clock signal CLK in Figure 16, and thereby track and hold operation of the duty ratio of 50% or so in order to reduce the switching idling current of the sampling gate. この方式はセットリング時間に対してわずかに要求を厳しくするものであるが、総合的には無理の少ない方法である。 This system is intended to tighten slightly request to settling time and comprehensive reasonable small ways.

【0134】(直交成分分離回路の具体例)図1または図4におけるI軸成分分離回路10とQ軸成分分離回路11 [0134] (quadrature component Specific examples of the separation circuit) I-axis component of FIG. 1 or FIG. 4 separating circuit 10 and the Q-axis component separation circuit 11
の具体例を図17およびその動作説明を図18に示す。 Specific examples of FIGS. 17 and its operation described is shown in Figure 18.

【0135】図17において、サンプル・ホールド回路8から提供されるサンプル・ホールド出力はスイッチSW [0135] In FIG. 17, sample and hold output provided from the sample-hold circuit 8 switches SW
21とスイッチSW31に供給される。 It is supplied to the 21 and the switch SW31. 反転増幅器U1はキャパシタC3による負帰還によりシャントフィードバック型増幅器となっている。 Inverting amplifier U1 has a shunt feedback amplifier by a negative feedback due to the capacitor C3. SW21およびSW22が図17の図示の状態であるとき、出力はキャパシタC1に蓄積された電荷による端子電圧で規定されている。 When SW21 and SW22 are in the state shown in FIG. 17, the output is defined by the terminal voltage due to the charge accumulated in the capacitor C1.

【0136】時刻toにSW21およびSW22が反転すると、それまで反転増幅器U1の出力端に接続され出力電圧により充電されていたキャパシタC2をSW22が反転増幅器U1の入力に接続する。 If SW21 and SW22 are inverted to [0136] Time-to, a capacitor C2 that is charged SW22 is thereby to be connected to the output terminal of the inverting amplifier U1 output voltage connected to the input of the inverting amplifier U1. したがって、C2とC3の容量が等しい場合には、反転増幅器U1の出力電位はなおも同一電位に保たれる。 Therefore, when the capacitance of C2 and C3 are equal, the output potential of the inverting amplifier U1 is still kept at the same potential. この間、SW21はサンプル・ホールド回路の出力をキャパシタC1に接続し、キャパシタC1は新たなサンプル値で充電される。 During this time, SW21 connects the output of the sample-and-hold circuit to the capacitor C1, the capacitor C1 is charged with a new sample value.

【0137】時刻t1に再びSW21およびSW22が図17の図示の状態に戻ると、キャパシタC1に充電されたサンプル・ホールド回路8の出力電圧が反転増幅器U1に接続され [0137] Again SW21 and SW22 to the time t1 when the return to the state shown in FIG. 17, the output voltage of the sample-and-hold circuit 8 charged in the capacitor C1 is connected to the inverting amplifier U1
C1とC3が同一容量の場合は反転増幅器U1の出力に新たなサンプル値に等しい電圧が生成される。 C1 and C3 in the case of the same capacity voltage equal to the new sample value at the output of the inverting amplifier U1 is generated. すなわち、U1はサンプル・ホールド回路出力に対して同一極性の緩衝増幅器として作用する。 That, U1 acts as the same polarity of the buffer amplifier to the sample-hold circuit output.

【0138】反転増幅器U2は、キャパシタC6による負帰還によりシャントフィードバック型増幅器となっている。 [0138] inverting amplifier U2 serves as a shunt feedback amplifier by a negative feedback due to the capacitor C6. SW32およびSW33が図17の状態であるとき、出力はキャパシタC5に蓄積された電荷による端子電圧で規定されている。 When SW32 and SW33 are in the state of FIG. 17, the output is defined by the terminal voltage due to the charge stored in the capacitor C5. このとき、キャパシタC4はサンプル・ホールド回路出力を受け、充電されている。 At this time, capacitor C4 is subjected to sample-and-hold circuit output is charged.

【0139】時刻toにSW31、SW32およびSW33が反転すると、それまで反転増幅器U2の入力端に接続され出力電圧を支配していたキャパシタC5がSW33により反転増幅器U2 [0139] When the SW31 to time-to, SW32 and SW33 are inverted, so far inverted by a capacitor C5 which is connected to an input terminal ruled output voltage of the inverting amplifier U2 is SW33 amplifier U2
の出力に接続する。 It is connected to the output. 同時にキャパシタC4はSW31が接地側になりSW32が反転増幅器U2の入力に接続されるので、キャパシタC4とC6の容量が等しい場合には反転増幅器U2の出力にはサンプル・ホールド回路8のサンプル値電圧が生成される。 Since capacitor C4 is SW31 is simultaneously SW32 becomes the ground side is connected to the input of the inverting amplifier U2, if the capacitance of the capacitor C4 and C6 are equal to the sample value voltage of the sample-and-hold circuit 8 at the output of the inverting amplifier U2 There is generated. さらに同時にキャパシタC5はSW33により反転増幅器U2の出力に接続されており、出力電圧で充電される。 Capacitor C5 yet at the same time is connected to the output of the inverting amplifier U2 by SW33, it is charged by the output voltage.

【0140】したがって、時刻t1に再びSW32およびSW33 [0140] Thus, at time t1 again SW32 and SW33
が図17に図示した状態に戻ると、キャパシタC5に充電された電圧が反転増幅器U2にの入力端子に接続され、出力電位をさらに保持し続ける。 There Returning to the state illustrated in FIG. 17, the voltage charged in the capacitor C5 is connected to the input terminal of the inverting amplifier U2, it continues to further hold the output potential. すなわち、U2はサンプル・ホールド回路出力を極性反転させる増幅器として作用する。 That, U2 acts as an amplifier for inversion of the sample and hold circuit output.

【0141】つぎに、D型フリップフロップU3はサンプリング・クロック信号を入力とし、出力QバーをD入力に帰還して分周器を構成している。 [0141] Then, D-type flip-flop U3 is set to enter the sampling clock signal, and an output Q constitutes a fed back to the D input divider. 同様にフリップフロップU5も分周器を構成しており、この2段のフリップフロップが縦続することで4分周が行なわれる。 Similarly constitute a flip-flop U5 also divider, that four divide this two-stage flip-flops in cascade is performed.

【0142】図18の動作タイミングに示した信号動作例を用いてこの回路の作用を説明する。 [0142] To explain the operation of this circuit by using a signal operation example shown in the operation timing of FIG. 18. サンプリング・ sampling·
クロック信号は時刻t1、t2、t3、t4、t5、t6、t7、t8、.....に等時間間隔で到来する。 The clock signal is a time t1, t2, t3, t4, t5, t6, t7, t8, arriving at equal time intervals ...... その波形は前述のようにおよそ Its waveform approximate as described above
50%のデューディ比の方形波である。 Is a square wave of 50% the duty ratio. この信号を受けて、フリップフロップU3は時刻t1、t3、t5、t7、.....の奇数番目で出力Qが"1"となる。 In response to this signal, the time t1, t3 flip flop U3 is, t5, t7, the output Q in the odd-numbered ..... becomes "1". これを受けてフリップ・ Flip In response to this,
フロップU4は時刻t1、t5、t9、...でその出力Qを"1"にする。 Flop U4 is time t1, t5, t9, the output Q ... in to "1".

【0143】他方、直交変調された信号を位相空間で2 [0143] On the other hand, the quadrature modulated signal in the phase space 2
つに分けるためには、同一周波数にて位相弁別すればよい。 In order to divide the One may be phase discrimination at the same frequency. このための直交検波はπ/2だけずれたサンプリングに等しい。 Orthogonal detection for this is equal to the sampling shifted by [pi / 2. これを連続して単一にサンプリングしたサンプル値列から生成するためには、I軸成分側のcosine To produce this from a sample value string sampled at a single in succession, cosine of I-axis component side
関数とQ軸成分側のsine関数で乗算して弁別すればよい。 It may be discriminated multiplied by sine of the function and the Q-axis component side.

【0144】これをサンプリングの限界で扱うとサンプル値は図18(a)に示すサンプリング・クロック信号がπ/2間隔で対応すると考えられる。 [0144] sample values ​​when dealing with this at the limit of the sampling the sampling clock signal shown in FIG. 18 (a) is considered to correspond to at [pi / 2 intervals. すなわち図18 That is, FIG. 18
(a)に示すサンプリング・クロック信号4パルス分で最高周波数成分をサンプリングすることになる。 It will sample the highest frequency component by the sampling clock signal four pulses shown in (a).

【0145】このとき、直交成分を抽出するためのI軸成分抽出用のcosine関数とQ軸成分抽出用のsine関数も、最高周波数に対応する周波数にして、同時にサンプリングすればよい。 [0145] At this time, sine function of cosine functions and a Q-axis component extraction for I-axis component extraction for extracting orthogonal components also in the frequency corresponding to the maximum frequency may be sampled simultaneously. すなわち、サンプリング・クロック信号でこのサンプリング・クロックの繰り返し周波数の That is, the repetition frequency of the sampling clock in sampling clock signal
1/4の正弦波をサンプリングすると、cosine関数は図1 When sampling a sine wave of 1/4, the cosine function 1
8(d)に示す位置に+1、+1がサンプリングされ、sine関数は図18(e)に示すように1サンプルに相当するπ/ 8 + 1 to the position shown in (d), + 1 is sampled, sine function is equivalent to one sample, as shown in FIG. 18 (e) π /
2の位相だけ前記cosine関数から遅れた位置に+1、-1がサンプリングされる。 + 1 only 2 phase delayed from the cosine function position -1 is sampled. したがって、I軸側は図18(d) Accordingly, I-axis side FIG 18 (d)
に示す位置でサンプル出力の極性を反転させることなく得られ、Q軸側は図18(e)に示す位置でサンプル出力の極性を交互に反転させることにより得られることになる。 Obtained without inverting the polarity of the sample output at the position shown in, Q axis side will be obtained by reversing the polarity of the sample output alternately at the position shown in FIG. 18 (e).

【0146】以上のようにすれば、1系列のサンプリングで得られたサンプル値から、直交信号としてサンプリングを行なった場合に等しいサンプリング出力を得ることができる。 [0146] If this arrangement is adopted, it is possible from the sample value obtained in a series of sampling, to obtain an equal sampling output when performing sampling as the orthogonal signal. 回路としてこれを処理するために、図18 To handle this as a circuit, FIG. 18
(d)のI軸乗算係数と図18(e)のQ軸乗算係数とを同一極性区間でグループ分けをすると図18(h)に示すように3サンプルと1サンプルのペアになることが分かる。 It is understood to be a three samples and one sample pair so when the grouping shown in FIG. 18 (h) with (d) I-axis multiplication coefficients and FIG. 18 (e) the same polarity section and the Q-axis multiplication factor of .

【0147】フリップフロップU3のQ出力とフリップフロップU4のQ出力を受ける論理和ゲートU5は、図18において時刻t1,t2,t3およびt5,t6,t7に"H"の状態になる。 [0147] OR gate U5 which receives the Q output of the Q output and the flip-flop U4 flip flop U3 is in a state of "H" at time t1, t2, t3 and t5, t6, t7 in FIG. 18. したがって、この出力とサンプリング・クロック信号aとを入力とする論理積ゲートU6の出力は図18(h) Accordingly, the output of AND gate U6 which receives this output and the sampling clock signal a is FIG. 18 (h)
の波形を作り出す。 Create a waveform. 他方、前記論理和ゲートU5の負論理出力とサンプリング・クロック信号aとを入力とする論理積ゲートU7の出力は図18(i)の波形を作り出す。 On the other hand, the output of AND gate U7 for receiving a negative logic output and the sampling clock signal a of the OR gate U5 produces the waveform of FIG. 18 (i).

【0148】他方、I軸とQ軸は交互に出力されるので、この状態を図示すると図18(j)のようになる。 [0148] On the other hand, since the I-axis and Q axis are alternately output, so the To illustrate this state Figure 18 (j). 以上から図17の回路により、サンプル・ホールド回路8 The circuit of Figure 17 from above, the sample-and-hold circuit 8
の出力は直交信号出力に形を変えることができる。 The output of the can translate into quadrature signal output. このような状態変化を回路上で管理するためには、前述のフリップフロップの出力を用いた図17の3種のゲート回路U5,U6,U7を設ける。 For such a state change is managed on the circuit is provided with a gate circuit U5, U6, U7 3 kinds of FIG 17 using the output of the aforementioned flip-flop.

【0149】(複素係数フィルタの具体例)図19には、図1の複素係数フィルタ12の具体例を示す。 [0149] FIG. 19 (a specific example of the complex coefficient filter) shows a specific example of the complex coefficient filter 12 in FIG. 1. 複素係数フィルタ12は、3つの同じ構造のフィルタ即ち複素係数フィルタI、複素係数フィルタII、複素係数フィルタI Complex coefficient filter 12, the filter i.e. the complex coefficient filter I three same structure, the complex coefficient filter II, the complex coefficient filter I
IIを縦続して構成する。 Constructed by cascading II. この3つは、図2(d)においてベースバンド領域に移され負周波数領域に置かれた3種の隣接チャネル信号の中心周波数にフィルタ零点をそれぞれ合わせる。 The three, matched filter zeros respectively to the center frequency of the three adjacent channel signals placed in the negative frequency domain is transferred to the baseband region in FIG. 2 (d).

【0150】この様子を図19(複素係数フィルタの特性の設定を示す図)により解説する。 [0150] The commentary by 19 This state (diagram showing the setting of characteristics of the complex coefficient filter). 図20(A)は図2 Figure 20 (A) is 2
(b)に示した通信帯域の各チャネル群に同じである。 (B) it is the same in each channel group communication band shown in. 図20(B)はベースバンド付近へ移された各信号で図2 Figure 20 (B) is 2 in each signal transferred to near baseband
(d)に等しい。 Equal to (d).

【0151】ここで、複素係数フィルタI、II、IIIの零点をそれぞれ隣接チャネル信号の中心周波数-fb、-3f [0151] Here, the complex coefficient filter I, II, the center frequencies of adjacent channel signals a zero of III -fb, -3f
b、-5fbに合わせる。 b, Fit to -5fb. 図20(B-1)は中心周波数-fbの隣接チャネルを除去する複素係数フィルタIのみの場合を模式したものである。 Figure 20 (B-1) is obtained by schematically the case where only the complex coefficient filter I for removing adjacent channel center frequency -fb. 同様に、図20(B-2)は中心周波数-fb、-3fb、-5fbの3種の隣接チャネルを除去する複素係数フィルタI、II、IIIの特性を重ねて模式したものである。 Similarly, FIG. 20 (B-2) is the center frequency -fb, -3Fb, is complex coefficient filters I to remove three adjacent channels of -5Fb, II, superimposed characteristics of III those schematically. 図20(C)は特性を合成した場合を示したもので、実際には正領域の隣接チャネル信号も減衰することを示している。 Figure 20 (C) is it shows a case where the synthesized characteristic shows that actually the adjacent channel signals of the positive region are also attenuated.

【0152】図21に、複素係数フィルタの動作解説図を示す。 [0152] Figure 21 shows an operation explanation diagram of the complex coefficient filter. 図21(a)は複素係数フィルタの基本ブロックの構成を示すものであり、図21(b)は位相平面内での作用を示すものであり、図21(c)は位相・周波数平面内での作用を示したものである。 FIG. 21 (a) are those showing a configuration of a basic block of the complex coefficient filter, FIG. 21 (b) is indicative of the effect in the phase plane, FIG. 21 (c) in the phase-frequency plane It shows the effect of.

【0153】図21(b)は、中心周波数-fbに対する複素係数フィルタIの場合を示したもので、希望波チャネルとは正反対の位相回転をする隣接チャネル波が対象である。 [0153] FIG. 21 (b), shows the case of the complex coefficient filter I with respect to the center frequency -fb, the desired wave channel is an adjacent channel waves subject in the opposite phase rotation. 希望波チャネルからはサンプリングは16倍のオーバーサンプリングになっており、1サンプルの区間ではπ/8の位相差がある。 From the desired wave channel sampling has become a 16-times oversampling, in one sample interval there is a phase difference of [pi / 8.

【0154】中心周波数-fbの隣接波については、1サンプルの区間で−π/8の位相差となる。 [0154] For adjacent wave center frequency -fb is a phase difference of - [pi] / 8 in one sample interval. そこで、本発明は1サンプル後の信号に1サンプル前の信号ベクトルを7π/8の位相だけ回転したものを加算して、中心周波数-fbの隣接波を相殺する方法を考案した。 Accordingly, the present invention has devised a method for canceling by adding those rotated by one sample before the phase of the signal vector 7 [pi] / 8 to signal after one sample, adjacent wave center frequency -fb.

【0155】図21(b)で明らかなように、2つのサンプルはπの位相差となり、正反対のベクトルとなって消滅する。 [0155] As is apparent in FIG. 21 (b), 2 one sample becomes a phase difference of [pi, disappears become opposite vector. このとき、希望波は6π/8の位相差であり、2s In this case, the desired wave is the phase difference of 6π / 8, 2s
in(π/8)のベクトルとして生き残る。 Survive as a vector of in (π / 8).

【0156】図21(b)に示した隣接チャネル除去のための位相回転角と同様の方法で、次隣接チャネルおよび次次隣接チャネルに対する除去のための位相回転角を、 [0156] In the same manner as the phase rotation angle for the adjacent channel rejection shown in FIG. 21 (b), the phase rotation angle for removal for the next adjacent channel and the next following adjacent channel,
図22(a)および図22(b)に示す。 Figure 22 (a) and FIG. 22 (b). その結果、次隣接チャネル除去に対しては5π/8となり、次次隣接チャネル除去に対しては3π/8となることが分かる。 As a result, next 5 [pi] / 8 for the next adjacent channel rejection, it can be seen that the 3 [pi] / 8 for the next following adjacent channel rejection.

【0157】時刻toにおけるサンプル値を、I軸、Q軸でIo、Qoとすると、時刻t1における回転ベクトルは、 I軸回転ベクトル=Io×cos(回転角)−Qo×sin(回転角) =Io×cos7π/8−Qo×sin7π/8 =−Io×cosπ/8−Qo×sinπ/8 Q軸回転ベクトル=Io×sin(回転角)+Qo×cos(回転角) =Io×sin7π/8+Qo×cos7π/8 =Io×sinπ/8−Qo×cosπ/8 となる。 [0157] The sample values ​​in the time-to, I axis, Io in the Q axis, when Qo, rotation vectors at time t1, I-axial rotation vector = Io × cos (rotation angle) -Qo × sin (angle of rotation) = Io × cos7π / 8-Qo × sin7π / 8 = -Io × cosπ / 8-Qo × sinπ / 8 Q-axis rotation vector = Io × sin (angle of rotation) + Qo × cos (rotation angle) = Io × sin7π / 8 + Qo × the cos7π / 8 = Io × sinπ / 8-Qo × cosπ / 8. ここで、I軸は位相から見てcosine成分であり、Q軸はsine成分であるが、回転ベクトルは双方の成分に回転角を乗じて作られる。 Here, I axis is cosine components as viewed from the phase, but the Q axis is sine component, the rotation vector is made by multiplying the rotation angle in both components. このため、このような複素係数フィルタと呼ばれるフィルタが誕生する。 Therefore, filter called such a complex coefficient filter is born.

【0158】図19の複素係数フィルタI、II、IIIでそれぞれI軸、Q軸から相手側に交差する成分が示されている。 [0158] complex coefficient filter I in FIG. 19, II, I-axis respectively III, a component crossing from the Q axis on the other side are shown. 以上から時刻t1における合成値は1サンプル時刻前のサンプルを遅延した情報を回転したベクトルとの合成となり、複素係数フィルタIのI軸、Q軸の出力をI Synthesis value at time t1 from the above becomes a combination of the one sample time before the sample was rotated information delayed vector, I axis of the complex coefficient filter I, the output of the Q-axis I
1、Q1で表すと、 I1=Io(t=to+ts)−Io(t=to)×cosπ/8−Qo(t=to)×sinπ/8 -----(式1) Q1=Qo(t=to+ts)+Io(t=to)×sinπ/8−Qo(t=to)×cosπ/8 -----(式2) となる。 Expressed in 1, Q1, I1 = Io (t = to + ts) -Io (t = to) × cosπ / 8-Qo (t = to) × sinπ / 8 ----- (Equation 1) Q1 = become Qo (t = to + ts) + Io (t = to) × sinπ / 8-Qo (t = to) × cosπ / 8 ----- (equation 2). ただし、t、toは時刻を表し、tsは1サンプルの間隔時間を示す。 However, t, to represent the time, ts represents one sample of the interval time.

【0159】同様に、次隣接チャネルの除去のための複素係数フィルタIIでは、回転ベクトルの回転量を、5π [0159] Similarly, the complex coefficient filter II for the removal of the next adjacent channel, the rotation amount of the rotation vector, 5 [pi]
/8とし、次次隣接チャネルの除去のための複素係数フィルタIIIでは、回転ベクトルの回転量を、3π/8とする。 / 8 and then, the complex coefficient filter III for the removal of the second subsequent adjacent channel, the rotation amount of the rotation vector, and 3 [pi] / 8. 複素係数フィルタIIのI軸、Q軸の出力をI2、Q2で表すと、 I2=I1(t=to+ts)+I1(t=to)×cos5π/8−Q1(t=to)×sin5π/8 ---(式3) Q2=Q1(t=to+ts)+I1(t=to)×sin5π/8+Q1(t=to)×cos5π/8 ---(式4) 複素係数フィルタIIIのI軸、Q軸の出力をI3、Q3で表すと、 I3=I2(t=to+ts)+I2(t=to)×cos3π/8−Q2(t=to)×sin3π/8 ---(式5) Q3=Q2(t=to+ts)+I2(t=to)×sin3π/8+Q2(t=to)×cos3π/8 ---(式6) 時刻toとto+tsのサンプルの間には遅延関係が存在する。 I axis of the complex coefficient filter II, and the output of the Q-axis represented by I2, Q2, I2 = I1 (t = to + ts) + I1 (t = to) × cos5π / 8-Q1 (t = to) × sin5π / 8 --- I (formula 3) Q2 = Q1 (t = to + ts) + I1 (t = to) × sin5π / 8 + Q1 (t = to) × cos5π / 8 --- (equation 4) the complex coefficient filter III axis, and the output of the Q-axis represented by I3, Q3, I3 = I2 (t = to + ts) + I2 (t = to) × cos3π / 8-Q2 (t = to) × sin3π / 8 --- (formula 5) Q3 = Q2 (t = to + ts) + I2 (t = to) × sin3π / 8 + Q2 (t = to) × cos3π / 8 --- (between samples of formula 6) time to and to + ts is there is a delay relationship. 図19においてはto側に遅延手段を設けている。 And a delay means to side in FIG. 19. なお、前記複素係数フィルタの縦続の順序はどれをはじめにしても理論上は差はない。 Note that theoretically no difference even in the beginning which one cascade sequence of the complex coefficient filter. ただし、実際には回路を実現する手段の周波数特性から望ましい順序が存在する。 However, there are actually desired order from the frequency characteristic of the means realizing the circuit.

【0160】図21(c)において希望波中心角周波数を [0160] The desired signal center angular frequency in Fig. 21 (c)
+ωoとし、下側隣接チャネル3波の中心角周波数を、それぞれ-ωo、-3ωo、-5ωo、とすると、この隣接チャネル波をそれぞれ除去しようとする複素係数フィルタI、I + And .omega.o, the center angular frequency of the lower adjacent channel 3 waves, respectively -ωo, -3ωo, -5ωo, and when, the complex coefficient filter I to be removed the adjacent channel waves respectively, I
I、IIIの位相特性Pはそれぞれ複素係数フィルタI:- I, respectively phase characteristic P are complex coefficients of III Filter I: -
ωo除去 P=-πω/16ωo+3π/16複素係数フィルタII:-3ωo ωo removed P = -πω / 16ωo + 3π / 16 Complex coefficient filter II: -3ωo
除去 P=-πω/16ωo+5π/16複素係数フィルタIII:-5ωo Removing P = -πω / 16ωo + 5π / 16 Complex coefficient filter III: -5ωo
除去 P=-πω/16ωo+7π/16に示す関数の図中の右下がりの平行3線のようになる。 Shown in removing P = -πω / 16ωo + 7π / 16 is as parallel three-line downward to the right in the drawing functions. この3つのフィルタ位相特性を合成すると、P=-3πω/16ωo+15π/16で表される図21(c)のA線になり、ω=0における切片はB点で表され15π/16となる。 When synthesizing the three filter phase characteristics, becomes Figure 21 A line (c) represented by P = -3πω / 16ωo + 15π / 16, intercept in omega = 0 becomes 15π / 16 represented by point B.

【0161】この効果を、図23に理論計算結果で示す。 [0161] The effect is shown by theoretical calculation results in FIG. 23. 図23(a)は複素係数フィルタI、II、IIIの3種類のフィルタの個別の特性を示したものであり、図23 Figure 23 (a) is an illustration complex coefficient filter I, II, the individual characteristics of the three types of filter III, FIG. 23
(b)は総合特性である。 (B) it is an overall characteristics. 図23(a)からは、複素係数フィルタ1段では周波数零点がチャネル間隔の4倍で現れるが、合成するとチャネル間隔毎に発生する様が理解される。 From FIG. 23 (a), the frequency zero in the 1-stage complex coefficient filter but appears four times the channel spacing, as generated in each channel interval is understood by synthesis. また図23(b)からは、この結果、灰色部で示した希望波が保護されながら、上下の隣接波群が大きく減衰している様子が明らかである。 Also from FIG. 23 (b), the result, while the desired wave indicated in gray portion is protected, it is clear how the upper and lower adjacent wave groups are greatly attenuated.

【0162】以上の効果は、図2(a)および(b)に示したように、周波数変換後の希望波中心周波数とサンプリング周波数との間にチャネル間隔周波数の1/2だけ周波数オフセットを施したことにより得られるものである。 [0162] The above effect, as shown in FIGS. 2 (a) and (b), facilities a ½ frequency offset channel spacing frequency between the desired wave center frequency and the sampling frequency after frequency conversion it is obtained by the.

【0163】また、周波数オフセットの他の効果は復調後の直流オフセットやドリフトからの影響を回避する効果がある。 [0163] Another effect of the frequency offset is effective to avoid the influence from the DC offset and drift of the demodulated.

【0164】ところで、図21(c)に示したように、複素係数フィルタは周波数に依存しない一定の位相進み遅れが与えられることを示しているが、複数段の複素係数フィルタをカスケードに接続して使用すると図21(c) [0164] Incidentally, as shown in FIG. 21 (c), but the complex coefficient filter shows that the constant phase advance or delay that is independent of the frequency is given, then connect the complex coefficient filters in a plurality of stages in cascade With Te FIG 21 (c)
のBに示したように、周波数に依存した位相歪みが発生する。 As shown in the B, phase distortion that depends on the frequency occur.

【0165】そこで、この位相歪みを除去するために、 [0165] Therefore, in order to remove the phase distortion,
図24に示した等化器に接続する。 Connect to the equalizer shown in FIG. 24. この場合は信号の除去は行なわないので、遅延手段は不要で単純に位相を戻すことが可能となる。 In this case the removal of the signal is not performed, delay means it is possible to return the unnecessary and simple phase. 図25に示すように、等化器の位相等化は、等化器のI軸、Q軸の出力をI4、Q4で表わし、回転位相を-15π/16にとると、 I4=I3×cos(-15π/16)−Q3×sin(-15π/16) --------(式7) Q4=I3×sin(-15π/16)+Q3×cos(-15π/16) --------(式8) 図24の構成により、I軸、Q軸からの信号情報を直交軸を位相回転することにより、位相の修正が行なえる。 As shown in FIG. 25, the phase equalization equalizer, I axis equalizer, the output of the Q-axis expressed in I4, Q4, taking the rotational phase -15π / 16, I4 = I3 × cos (-15π / 16) -Q3 × sin (-15π / 16) -------- (equation 7) Q4 = I3 × sin (-15π / 16) + Q3 × cos (-15π / 16) - ------ the configuration of (8) FIG. 24, I-axis, by phase rotation orthogonal axis signal information from the Q axis, perform the phase correction.

【0166】ここで、前述の式1から式6までを見直すと、回転ベクトルを生成するために必要な演算係数が2 [0166] When reviewing the equation 1 above to Equation 6, the calculation coefficient necessary for generating a rotating vector 2
種類のみで構成できていることが分かる。 It can be seen that can only be configured in kind. すなわち、π In other words, π
/8に着目してその正弦、余弦をおのおのα、βとすると、 sinπ/8=cos3π/8=-cos5π/8=sin7π/8=0.3826 / The sine 8 by focusing on, each cosine alpha, When β, sinπ / 8 = cos3π / 8 = -cos5π / 8 = sin7π / 8 = 0.3826
8=α cosπ/8=sin3π/8=sin5π/8=cos7π/8=0.92388 8 = α cosπ / 8 = sin3π / 8 = sin5π / 8 = cos7π / 8 = 0.92388
=β となる。 = The β. したがって、式1から式6までの係数の絶対値は前記2値のみで構成できる。 Therefore, the absolute values ​​of the coefficients of formulas 1 to Formula 6 can be composed only of the binary. すなわち、フィルタの係数をすべて前記2値で構成できることは、各チャネルの角速度の差がπ/8の倍数上に置かれたことによるもので、これもまた、周波数変換後の希望波中心周波数とサンプリング周波数との間にチャネル間隔周波数の1/2だけ周波数オフセットを施したことにより得られるものである。 That is, it can be configured in all the coefficients of the filter the two values, due to the difference in angular velocity of each channel is placed on a multiple of [pi / 8, which is also the desired wave center frequency after frequency conversion it is obtained by subjected to 1/2 by the frequency offset of the channel spacing frequency between the sampling frequency.

【0167】以上の結果、希望波を中心にして上下各2 [0167] As a result of the above, each up and down about the desired wave 2
波の隣接チャネルは減衰できる。 Waves adjacent channel can be attenuated. しかし、希望波から離れた周波数上で、イメージ抑制型化フィルタ特有の周波数折り返し領域に図26に示すように通過域ができる。 However, on frequency away from the desired wave, an image suppression type filter characteristic frequency folded region can pass band as shown in FIG. 26.

【0168】(ローパスフィルタの具体例)そこで本発明では最後に遅延手段を用いてローパス・フィルタを形成し、簡単な構成でこれらの高域不要信号を除去する。 [0168] Using the last delay means in (low-pass embodiment of the filter) The present invention forms a low pass filter to remove these high-frequency unwanted signal with a simple configuration.
図26に周波数上の除去すべき位置を示し、図27にローパス・フィルタの構成を示す。 Figure 26 shows the position to be removed on the frequency, showing a configuration of a low-pass filter in FIG. 27.

【0169】図27の構成によれば、各遅延素子は遅延時間で定まる積分作用を持つことから、遅延時間を基本周期とする基本周波数とその2倍波と4倍波に対して阻止作用を持つ。 [0169] According to the configuration of FIG. 27, since each delay element having an integral action determined by the delay time, a blocking action on the fundamental frequency and its second harmonic and the fourth harmonic of the fundamental period the delay time with. この理論特性を図28に示す。 It shows this theoretical characteristic in FIG.

【0170】(イメージ抑制型周波数変換回路の具体例)図29は、図7、図9および図12で用いられるイメージ抑制型周波数変換回路の具体例であり、また図3 [0170] (Specific Example of Image suppression type frequency converting circuit) 29, FIG. 7, a specific example of an image suppression type frequency converting circuit used in FIG. 9 and FIG. 12, and FIG. 3
1は、その動作タイミングを示したものである。 1 is a diagram showing the operation timing.

【0171】周波数変換は、複素数を用いて以下のように表せる。 [0171] Frequency transform may be represented as follows using a complex number. 今、角中心周波数ωcを持つφcosωoなる角度変調と加算する角周波数ωoを合成する場合を考えると、 cos((ωc+ωo)t+φcosωot)+jsin(((ωc+ωo)t+φcosωot) =cos(ωct+φcosωot)×cosωot-sin(ωct+φcosωot)×sinωot +j{sin(ωct+φcosωot)×cosωot+cos(ωct+φcosωot)×sinωot}--(式9 ) となる。ここで希望波においては直流域へ中心周波数の引き下げを図る必要があるので、ωc→(-ωo)とすると、前記式9は、 cos((ωot+φcosωot)-ωot)+jsin((ωot+φcosωot)- Now, considering the case of synthesizing the angular frequency .omega.o adding a φcosωo consisting angle modulation with angular center frequency ωc, cos ((ωc + ωo) t + φcosωot) + jsin (((ωc + ωo) t + φcosωot) = cos (ωct + φcosωot) × cosωot-sin (ωct + φcosωot) × sinωot + j {sin (ωct + φcosωot) × cosωot + cos (ωct + φcosωot) × sinωot} -. a (formula 9) desired here since the waves it is necessary to achieve reduction of the center frequency to a direct-current region, when ωc → (-ωo), the equation 9, cos ((ωot + φcosωot) -ωot) + jsin ((ωot + φcosωot) -
ωot)=cos(ωot+φcosωot)×cosωot+sin(ωot+φcos ωot) = cos (ωot + φcosωot) × cosωot + sin (ωot + φcos
ωot)×sinωot+j{sin(ωot+φcosωot)×cosωot-cos ωot) × sinωot + j {sin (ωot + φcosωot) × cosωot-cos
(ωot+φcosωot)×sinωot} ここで、φcosωot≪π/2とすると、 cos((ωot+φcosωot)-ωot)+jsin((ωot+φcosωot)- (Ωot + φcosωot) × sinωot} Here, if the φcosωot«π / 2, cos ((ωot + φcosωot) -ωot) + jsin ((ωot + φcosωot) -
ωot)=cos(ωot+φ)×cosωot+sin(ωot+φ)×sinωot ωot) = cos (ωot + φ) × cosωot + sin (ωot + φ) × sinωot
+j{sin(ωot+φ)×cosωot-cos(ωot+φ)×sinωot} となり、それぞれのcosine、sineはサンプリング周波数が2ωoであれば標本化定理を満たす。 + J {sin (ωot + φ) × cosωot-cos (ωot + φ) × sinωot} next, each cosine, sine is the sampling frequency satisfies the sampling theorem if 2Omegao. したがって、サンプリング時刻は、角周波数ωoの位相値がπ/2の整数倍である1周期4サンプリング時刻とすればよい。 Therefore, the sampling time, the phase value of the angular frequency ωo may be one period 4 sampling time is an integer multiple of [pi / 2.

【0172】図31(d)および(e)はこれに従いcosωo [0172] FIG. 31 (d) and (e) cosωo is this in accordance with
tとsinωotとを1周期4サンプリングでサンプリングした状態である。 And t and sinωot a state of being sampled at 1 cycle 4 sampling. 時刻nπではsinωotが、そのπ/2だけ位相が遅れる時刻にはcosωotが、0になる。 At the time nπ sinωot is, cosωot in the π / 2 by a phase delay time, becomes zero. したがって、サンプリングされたゼロでない値は図31(d)および(e)のように1周期に2箇所だけとなる。 Thus, the sampled non-zero value is only two places in one period as shown in FIG. 31 (d) and (e).

【0173】上述のように、周波数変換は乗算で求められるので、ゼロとなる位相が無視できる。 [0173] As described above, since the frequency conversion is obtained by the multiplication, negligible phase becomes zero. この結果、co As a result, co
sωotまたはsinωotとの乗算が単純に+1、-1との積となるから、すなわち、極性だけの管理をすれば乗算がなされる。 Simply multiplies the sωot or sinωot + 1, because the product of -1, i.e., multiplication is made if the management of only the polarity. 図31(j),(l),(m)は、それぞれcosωotが+ Figure 31 (j), (l), (m), respectively cosωot is +
1、-1になる時刻を示すと同時に、サンプル信号であるI 1, at the same time indicating the time at which a -1, a sample signal I
i(nT)とQi(nT)の信号に+1、-1を乗算した信号すなわち正極性のIi(nT)とQi(nT)と逆極性の-Ii(nT)と-Qi(nT)とを選択するゲート信号である。 i + 1 of a signal (nT) and Qi (nT), -1 multiplied signals or positive polarity Ii and (nT) and Qi (nT) and reversed polarity -Ii (nT) -Qi and (nT) a gate signal for selecting a.

【0174】なお、図31に示したこれらの制御信号群はすべてクロック信号により支配されており、これらの制御信号を生成することが可能であることは図17に示した制御回路と酷似の回路となる上、標準の論理回路により生成することが可能であるのは、ほとんど自明であるので、具体例を以って提示することを省略する。 [0174] Incidentally, all of these control signal group shown in FIG. 31 is governed by the clock signal, the circuit of very similar that of the control circuit shown in FIG. 17 it is possible to generate these control signals on the, the can be generated by standard logic circuits it is the most obvious and will not be able to present a specific example I than.

【0175】図29(b)の回路図において、増幅器U10 [0175] In the circuit diagram of FIG. 29 (b), the amplifier U10
はスイッチSW11とキャパシタC10との構成により、図1 The configuration of the switch SW11 and the capacitor C10, 1
7の反転増幅器U1と同一の機能である入力信号と同一極性の緩衝増幅器をなす。 7 is the same function as the inverted amplifier U1 of forming the input signals of the same polarity of the buffer amplifier. 全く同様に増幅器U20は同様に入力信号と同一極性の緩衝増幅器をなす。 Just as amplifier U20 constitutes a similarly input signal of the same polarity of the buffer amplifier. 増幅器U11は図17の反転増幅器U2と同様の機能である入力信号と極性の反転する出力を生成する反転増幅器をなすものである。 Amplifier U11 is one which forms an inverting amplifier which generates an inverted output the same function as the inverted amplifier U2 is the input signal and the polarity of FIG. 増幅器U21も同様である。 Amplifier U21 is also similar.

【0176】増幅器U12およびU22は、複数のキャパシタ [0176] amplifiers U12 and U22, a plurality of capacitors
C17、C28またはC18、C27から信号供給を受ける極性反転乗算加算回路をなす。 C17, forms a polarity inversion multiply-add circuit that receives a signal supplied from a C28 or C18, C27. 乗算利得は、帰還キャパシタC31 Multiplication gain, the feedback capacitor C31
またはC32を分母として入力側キャパシタC17、C2、C1 Or the input-side capacitor C17, C2, C1 and C32 as the denominator
8、C27を分子とする比の値で決定される。 8, is determined C27 by the value of the ratio of the molecule. スイッチSW11 Switch SW11
〜SW15、スイッチSW21〜SW25は前記増幅器U11、U12、U2 ~SW15, switch SW21~SW25 is the amplifier U11, U12, U2
1、U22がそれぞれ入力信号Ii(nT)またはQi(nT)を受けて正極性のIi(nT)とQi(nT)と逆極性の-Ii(nT)と-Qi(nT)とを生成すべくクロック信号aに同期して生成された前述の図31(a),(b),(c)またはその反転信号により制御されて動作する。 1, U22 is to generate a respective input signal Ii (nT) or Qi (nT) receiving the positive polarity Ii (nT) and Qi (nT) and reversed polarity -Ii (nT) -Qi and (nT) to Figure 31 described above that are generated in synchronization with a clock signal a (a), operating under the control of the (b), (c) or its inverted signal. スイッチSW16〜SW19は、正極性のIi(n Switch SW16~SW19 is, positive polarity of Ii (n
T)とQi(nT)と逆極性の-Ii(nT)と-Qi(nT)とから選択して増幅器U12による加算回路に伝えその出力Io(nT)を支配する。 T) to dominate the Qi (nT) and reversed polarity -Ii (nT) and -qi (nT) by selecting from the transmitted to the addition circuit by the amplifier U12 output Io (nT). スイッチSW16〜SW19を制御する信号は図31 Signal for controlling the switch SW16~SW19 Figure 31
(j),(k),(l),(m)またはその反転信号である。 (J), (k), (l), a (m) or their inverted signals.

【0177】いま、時刻t1では、図31(j)に示したタイミング制御jに示すようにcosineだけが+1となり、スイッチSW17が-Ii(nT)を通し極性反転乗算加算回路U12に供給するのでその出力Io(nT)にはIi(nT)が発生する。 [0177] supplying Now, at time t1, only cosine as shown in the timing control j shown is next +1, switch SW17 is the polarity inversion multiply-add circuit U12 through -Ii (nT) FIG. 31 (j) since Ii (nT) is generated at its output Io (nT).

【0178】時刻t2では図31(l)に示したタイミング制御lに示すようにsineだけが+1となり、スイッチSW18 [0178] Only sine As shown in the timing control l shown in at the time t2 FIG 31 (l) is next to +1, the switch SW18
が-Qi(nT)を通し極性反転乗算加算回路U12に供給するのでその出力Io(nT)にはQi(nT)が発生する。 There Qi (nT) is generated at its output Io (nT) so supplied to the polarity inverting multiplier adder circuit U12 through -Qi (nT).

【0179】時刻t3では図31(k)に示したタイミング制御kに示すようにcosineだけが-1となり、スイッチSW [0179] Only cosine as shown in the timing control k shown in at the time t3 FIG 31 (k) is next to -1, the switch SW
16が+Ii(nT)を通し極性反転乗算加算回路U12に供給するのでその出力Io(nT)には-Ii(nT)が発生する。 16 + Ii so supplied to the polarity inverting multiplier adder circuit U12 through (nT) -Ii at its output Io (nT) (nT) is generated.

【0180】時刻t4では図31(m)に示したタイミング制御mに示すようにsineだけが-1となり、スイッチSW19 [0180] Only sine As shown in the timing control m shown in time t4 FIG 31 (m) is, -1 switches SW19
が+Qi(nT)を通し極性反転乗算加算回路U12に供給するのでその出力Io(nT)には-Qi(nT)が発生する。 There + Qi so supplied to the polarity inverting multiplier adder circuit U12 through (nT) -qi at its output Io (nT) (nT) is generated.

【0181】同様に、Qo(nT)端子側では、時刻t1では図31(j)に示したタイミング制御jに示すようにcosine [0181] Similarly, the Qo (nT) terminal side, cosine as shown in the timing control j shown in At time t1 Figure 31 (j)
だけが+1となり、スイッチSW27が-Qi(nT)を通し極性反転乗算加算回路U22に供給するのでその出力Qo(nT)にはQ Only next +1, the switch SW27 is supplied to the polarity inverting multiplier adder circuit U22 through -qi (nT) at its output Qo (nT) Q
i(nT)が発生する。 i (nT) is generated.

【0182】時刻t2では図31(l)に示したタイミング制御lに示すようにsineだけが+1となり、スイッチSW28 [0182] Only sine As shown in the timing control l shown in at the time t2 FIG 31 (l) is next to +1, the switch SW28
が-Ii(nT)を通し極性反転乗算加算回路U22に供給するのでその出力Qo(nT)にはIi(nT)が発生する。 There Ii (nT) is generated at its output Qo (nT) so supplied to the polarity inverting multiplier adder circuit U22 through -Ii (nT).

【0183】時刻t3では図31(k)に示したタイミング制御kに示すようにcosineだけが-1となり、スイッチSW [0183] Only cosine as shown in the timing control k shown in at the time t3 FIG 31 (k) is next to -1, the switch SW
26が+Qi(nT)を通し極性反転乗算加算回路U22に供給するのでその出力Qo(nT)には-Qi(nT)が発生する。 26 + Qi so supplied to the polarity inverting multiplier adder circuit U22 through (nT) -qi at its output Qo (nT) (nT) is generated.

【0184】時刻t4では図31(m)に示したタイミング制御mに示すようにsineだけが-1となり、スイッチSW29 [0184] Only sine As shown in the timing control m shown in time t4 FIG 31 (m) is, -1 switches SW29
が+Ii(nT)を通し極性反転乗算加算回路U22に供給するのでその出力Qo(nT)には-Ii(nT)が発生する。 There + Ii so supplied to the polarity inverting multiplier adder circuit U22 through (nT) -Ii at its output Qo (nT) (nT) is generated.

【0185】以降、4クロック毎に時刻t1からt4までの回路切替え制御が行なわれ、前記式7の演算が図29に示した原理通りに実行される。 [0185] Thereafter, 4 circuit switching control from the time t1 to t4 is performed every clock, calculation of the equation 7 is executed on the principle as shown in FIG. 29.

【0186】このようにして、スイッチドキャパシタ回路を用いることによりイメージ抑制型周波数変換回路を具現化することができる。 [0186] In this manner, it is possible to embody an image suppression type frequency conversion circuit by using a switched capacitor circuit.

【0187】図30は、図29に示したイメージ抑制型周波数変換回路を制御する回路例である。 [0187] Figure 30 is a circuit example of controlling an image suppression type frequency converting circuit shown in FIG. 29. サンプリング・クロック信号aをクロック入力端子CLKに受ける第1のD型フリップフロップU1とそのQ出力をクロック入力端子CLKに受ける第2のD型フリップフロップと第1のD型フリップフロップU1のQ出力とサンプリング・ Q output of the first D-type flip-flop U1 and the Q output of the second receiving a clock input terminal CLK D-type flip-flop and a first D-type flip-flop U1 for receiving a sampling clock signal a clock input terminal CLK and sampling
クロック信号aとを入力とする第1の論理積回路U3と第1のD型フリップフロップU1のQバー出力と第2のD型フリップフロップのQバー出力とを入力とする論理和回路U4と第1のD型フリップフロップU1のQ出力と第2のD型フリップフロップU2のQバー出力とを入力に受ける第2の論理和回路U6と第1のD型フリップフロップU1のQバー出力と第2のD型フリップフロップU2のQ出力とを入力に受ける第3の論理和回路U8と第1のD型フリップフロップU1のQ出力と第2のD型フリップフロップU2 A first AND circuit U3 and the Q output and a logic OR circuit U4 which receives the Q output of the second D-type flip-flop of the first D-type flip-flop U1 for receiving a clock signal a first a D-type Q output and the second OR circuit U6 which receives the input and the Q output of the second D-type flip-flop U2 flip-flop U1 and the Q bar output of the first D-type flip-flop U1 the second D-type and the third OR circuit U8 for receiving the input and the Q output of the flip-flop U2 first Q output and the second D-type flip-flop U1 of the D-type flip-flop U2
のQ出力とを入力に受ける第4の論理和回路U10と上記第1の論理和回路U4の負論理出力とサンプリング・クロック信号aとを入力とする第2の論理積回路U5と第2の論理和回路U4の負論理出力とサンプリング・クロック信号aとを入力とする第3の論理積回路U7と第3の論理和回路U4の負論理出力とサンプリング・クロック信号aとを入力とする第4の論理積回路U9と第4の論理積回路U4 Negative logic output and sampling clock signal a and the second AND circuit U5 which receives the second of the Q receives an input and an output fourth OR circuit U10 and the first OR circuit U4 the as inputs and negative logic output and the sampling clock signal a negative logic output and the sampling clock signal a and the third aND circuit U7 for receiving the third OR circuit U4 of the OR circuit U4 4 aND circuit U9 and fourth aND circuit U4
の負論理出力とサンプリング・クロック信号aとを入力とする第5の論理積回路U11とから成る。 A negative logic output and the sampling clock signal a and a fifth AND circuit U11 Metropolitan of the input.

【0188】図30により動作を説明する。 [0188] The operation will be described with reference to FIG. 30. サンプリング・クロック信号aは第1のD型フリップフロップU1のクロック入力CLKに供給されて分周出力Qおよび負論理出力Qバーが得られる。 Sampling clock signal a is supplied with divided output Q and a negative logic output Q are obtained to the clock input CLK of the first D-type flip-flop U1. そのQ出力は第2のD型フリップフロップU2のクロック入力CLKに供給されて分周出力Qおよび負論理出力Qバーが得られる。 Its Q output is supplied divided output Q and a negative logic output Q are obtained to the clock input CLK of the second D-type flip-flop U2. この結果、 As a result,
第2のD型フリップフロップU2の出力Qおよび負論理出力Qバーにはサンプリング・クロック信号aの4分周された信号が得られる。 The second D-type output Q and the negative logic output Q of the flip-flop U2 4 divided signal of the sampling clock signal a is obtained. これより、第1の論理積回路U3はサンプリング・クロック信号aと第1のD型フリップフロップU2のQ出力が供給されてQ出力が高電位“H”の期間の2クロック間のみ2クロックに合わせて出力が高電位“H”になる。 From this, the first AND circuit U3 is the sampling clock signal a and the second clock only for two clock periods of the Q output is supplied Q output of the first D-type flip-flop U2 is high potential "H" combined output becomes a high potential "H". 第2の論理積回路U5は第1のD型フリップフロップU1のQバー出力からのサンプリング・クロック信号aの1/2分周信号と第2のD型フリップフロップのQバー出力からのサンプリング・クロック信号aの1/4分周とを入力とする第1の論理和回路U4の負論理出力とサンプリング・クロック信号aとが供給されて4サンプリング・クロック期間の最初のクロック期間が高電位“H”になる。 Second AND circuit U5 is sampled from the Q output of the sampling clock 1/2 frequency-divided signal of the signal a and the second D-type flip-flop from the Q output of the first D-type flip-flop U1, first negative logic output and the sampling clock signal a and the first clock period high potential supplied by 4 sampling clock period of the OR circuit U4 which receives the 1/4 frequency of the clock signal a " It becomes H ". 同様にして第3の論理積回路U7 The third AND circuit in the same manner U7
は第1のD型フリップフロップU1のQ出力からのサンプリング・クロック信号aの1/2分周信号と第2のD型フリップフロップのQバー出力からのサンプリング・クロック信号aの1/4分周とを入力とする第2の論理和回路U6の負論理出力とサンプリング・クロック信号aとが供給されて4サンプリング・クロック期間の第2のクロック期間が高電位“H”になる。 1/4 minutes of the sampling clock signal a from the Q output of the 1/2 frequency division signal and the second D-type flip-flop of the sampling clock signal a from the Q output of the first D-type flip-flop U1 second clock period of the second negative logic output and the sampling clock signal a and is supplied 4 sampling clock period of the OR circuit U6 which receives the periphery becomes high potential "H". 第4の論理積回路U9 Fourth logical product circuit U9
は第1のD型フリップフロップU1のQバー出力からのサンプリング・クロック信号aの1/2分周信号と第2のD型フリップフロップのQ出力からのサンプリング・クロック信号aの1/4分周とを入力とする第3の論理和回路U8の負論理出力とサンプリングクロック信号aとが供給されて4サンプリング・クロック期間の第3のクロック期間が高電位“H”になる。 1/4 minutes of the sampling clock signal a from the Q output of the 1/2 frequency division signal and the second D-type flip-flop of the sampling clock signal a from the Q output of the first D-type flip-flop U1 third clock period of the third negative logic output and the sampling clock signal a and is supplied 4 sampling clock period of the OR circuit U8 for receiving the peripheral is a high potential "H". 第5の論理積回路U11 The fifth logical product circuit U11
は第1のD型フリップフロップU1のQ出力からのサンプリング・クロック信号aの1/2分周信号と第2のD型フリップフロップのQ出力からのサンプリング・クロック信号aの1/4分周とを入力とする第4の論理和回路 The 1/4 frequency of the sampling clock signal a from the Q output of the 1/2 frequency division signal and the second D-type flip-flop of the sampling clock signal a from the Q output of the first D-type flip-flop U1 the fourth OR circuit which receives the bets
U10の負論理出力とサンプリング・クロック信号aとが供給されて4サンプリング・クロック期間の第4のクロック期間が高電位“H”になる。 Fourth clock period of the negative logic output and the sampling clock signal a and is supplied 4 sampling clock period U10 goes high potential "H".

【0189】以上から、上記制御回路により、図31に示したイメージ抑制型周波数変換回路の具体例の動作タイミングにおける各タイミング波形は、+1/-1弁別信号(h)は上記制御回路の第1の論理積回路U3の出力信号が対応し、同様に図31に示したI/Q弁別信号(i) [0189] From the above, by the control circuit, the timing waveforms in the operation timing of the embodiment of an image suppression type frequency converting circuit shown in FIG. 31, + 1 / -1 discrimination signal (h) the first of the control circuit the output signal of the first aND circuit U3 corresponds, similarly I / Q discrimination signal shown in FIG. 31 (i)
は上記制御回路の第1のD型フリップフロップU1のQ出力信号が対応し、cosθの+1のタイミング波形(j)は上記制御回路の第2の論理積回路U5の出力信号が対応し、cosθの-1のタイミング波形(k)は上記制御回路の第3の論理積回路U7の出力信号が対応し、sinθの+1 Corresponds Q output signal of the first D-type flip-flop U1 of the control circuit, +1 timing waveform (j) of cosθ is the output signal of the second AND circuit U5 of the control circuit corresponds, cosθ -1 timing waveform (k) corresponds the output signal of the third aND circuit U7 of the control circuit, the sin [theta +1
のタイミング波形(l)は上記制御回路の第4の論理積回路 Timing waveform (l) a fourth AND circuit of the control circuit
U9の出力信号が対応し、cosθの-1のタイミング波形(m)は上記制御回路の第5の論理積回路U11の出力信号が対応することが明らかとなる。 The output signal of U9 corresponds, timing waveform (m) -1 of cosθ is clear that the fifth output signal of the AND circuit U11 of the control circuit corresponds. したがって、図29 Thus, FIG. 29
に示したイメージ抑制型周波数変換器の構成例とおよび図30に示した制御回路によりイメージ抑制型周波数変換が達成できることが明らかとなる。 Image suppression type frequency conversion is clear that can be achieved by the control circuit shown in the configuration example and and Figure 30 images inhibitory frequency converter shown in.

【0190】(スイッチドキャパシタ回路による幾つかの機能要素の具体化例)図32は、複素係数フィルタの具体例について示す。 [0190] (embodied examples of some functional elements according to the switched capacitor circuit) FIG. 32 shows a specific example of the complex coefficient filter. 図32は複素係数フィルタを構成する基本要素である遅延器とインバータと乗算加算器とをスイッチドキャパシタ回路で具現化したものである。 Figure 32 is obtained by embodying the a basic element delay unit and the inverter and multiplier adders which constitute the complex coefficient filters a switched capacitor circuit.

【0191】スイッチドキャパシタ回路の動作原理については図17の直交成分分離回路において行なった動作説明を流用できるので、ここでは省略する。 [0191] Since the principle of operation of the switched capacitor circuit can divert Operation was conducted in quadrature component separating circuit of Figure 17, omitted here. 複素係数フィルタを構成するためのスイッチドキャパシタ回路の回路要素を図32(b)、(c)、(d)に示す。 Figure 32 circuit elements of the switched capacitor circuits for constituting the complex coefficient filter (b), (c), shown in (d). 図32(a)に示すように複素係数フィルタを実現するためには、遅延器と正数乗算器と負数乗算器と加算器が必要になる。 To realize a complex coefficient filter, as shown in FIG. 32 (a), it is necessary to delay device and a positive number multipliers and negative multiplier and an adder.

【0192】図32(b)はスイッチドキャパシタ回路による遅延器である。 [0192] Figure 32 (b) is a delay device according to the switched capacitor circuit. キャパシタンスで乗算作用を持たせることができる。 It is possible to have a multiplier effect in the capacitance. 乗算式を図中に示す。 Multiplication formula is shown in FIG.

【0193】負数の乗算器を図32(c)に示す。 [0193] shows the negative of the multiplier in FIG. 32 (c). 加算器を図32(d)に示す。 The adder shown in FIG. 32 (d). 正数の乗算を行なう場合は、負数乗算器を2段縦続にする。 When performing positive number multiplication, the negative multiplier 2 stage cascade.

【0194】以上の基本要素を用いて構成したスイッチドキャパシタ回路による複素係数フィルタ1段分の具体化例を図33に示す。 [0194] The concrete examples of the one stage complex coefficient filter according to the switched capacitor circuit using the basic elements of more than shown in Figure 33. 同様に、図34にスイッチドキャパシタ回路による位相等化器の具現化例を示す。 Similarly, showing an embodied example of a phase equalizer by the switched capacitor circuit in Figure 34.

【0195】図35にスイッチドキャパシタ回路によるローパス・フィルタの具現化例を示す。 [0195] Figure 35 shows an embodied example of the low-pass filter according to the switched capacitor circuit. 図35はI軸とQ軸に同一のものが用いられる。 Figure 35 is the same as is used in the I and Q axes. 動作はすべてクロックで制御される。 Operation is controlled at all clock.

【0196】すなわち、スイッチドキャパシタ回路における消費電力は、転送クロック速度に比例し、抱える静電容量に比例し、扱う信号振幅の2乗に比例する。 [0196] That is, the power consumption in the switched capacitor circuit is proportional to the transfer clock rate, proportional to the capacitance faced, proportional to the square of the signal amplitude handled. スイッチドキャパシタ回路をGaAsなどの化合物半導体のような低雑音デバイスで構成すると、信号振幅が小さくても十分なS/Nが得られるので、大きな振幅を確保する必要がなくなり、中間周波帯の信号が高い周波数になっても、従来のディジタル回路による処理に比較してはるかに低い消費電力となる。 When configuring the switched capacitor circuit with a low-noise devices such as a compound semiconductor such as GaAs, since even a small signal amplitude is sufficient S / N is obtained, it is not necessary to secure a large amplitude, the intermediate frequency band signal even if the higher frequency is a much lower power consumption as compared to treatment with conventional digital circuits.

【0197】図36は、スイッチドキャパシタ回路を用いた等化器とローパス・フィルタの一体化を図った具体化例である。 [0197] Figure 36 is an embodying example which attained equalizer and integrated low-pass filter using a switched capacitor circuit. スイッチドキャパシタは、原則として各段にオペアンプを保有しているが、オペアンプはスイッチドキャパシタ回路で消費電力を増大する大きな原因でもある。 Switched capacitor is owns operational amplifier to each stage as a rule, the operational amplifier is also a major cause for increasing the power consumption in the switched capacitor circuit. 図36は等化器側のオペアンプとローパス・フィルタ側のオペアンプとを共用してオペアンプの個数を低減した例である。 Figure 36 is an example of reducing the number of operational amplifiers share an operational amplifier of the operational amplifier and low pass filter side of the equalizer side. 図中の等化器1はローパス・フィルタ2と本来は直交成分をそれぞれ独立に接続すればよいが、灰色太線枠内に本来置くべき等化器1の出力近傍のオペアンプを省略し共用するために、ローパス・フィルタ2の入力端近傍のオペアンプ4およびオペアンプ5に直交成分の双方を供給する形で接続している。 Equalizer 1 in the drawing is primarily a low-pass filter 2 may be independently connected to the quadrature components, to omit operational amplifiers in the vicinity of the output equalizer 1 to be placed originally in gray bold line shared in, they are connected by form supplies both orthogonal components to an operational amplifier 4 and the operational amplifier 5 input terminals near the low-pass filter 2. なお、図36はQ軸側のみを示したものであるが、I軸側も全く同様にして共用化することが可能である。 Incidentally, FIG. 36 but illustrates only Q axis side, it is possible to shared in the same manner also the I axis side.

【0198】受信装置の消費電力をより低減するためには、図33、図34、図35及び図36に示したスイッチドキャパシタ回路によるフィルタでは不十分な場合がある。 [0198] In order to reduce the power consumption of the receiver, Figure 33, Figure 34, may be insufficient in filter according to the switched capacitor circuits shown in FIGS. 35 and 36. これは図33、図34、図35及び図36を見て明らかなように、電力を多く消費する能動素子とりわけ増幅器が多すぎることが原因である。 This FIGS. 33 and 34, as apparent from FIG. 35 and FIG. 36, it is the cause active device especially amplifiers consume a lot of power is too much.

【0199】(CCD回路による機能要素の具体化例) [0199] (embodied examples of the functional element by the CCD circuit)
図37はCCD回路により構成したフィルタにサンプリング出力する本発明の具現化例を示したものである。 Figure 37 shows a realization example of the present invention for sampling output filter formed by CCD circuit. 図37(a)はCCDの構造を示したものである。 Figure 37 (a) shows the structure of a CCD. CCDはn型基板とSiO 2層との間に電荷のポテンシャル井戸を形成できるようにしたもので、SiO 2層の外側に設けたゲート電極の電位によりポテンシャル井戸に格納した電荷を転送できるものである。 CCD is obtained by allowing a charge potential well between the n-type substrate and the SiO 2 layer, as it can transfer the charges stored in the potential well by the potential of the gate electrode provided on the outer side of the SiO 2 layer is there.

【0200】図37(a)から明らかなように、電荷の転送される方向に原理的には能動素子が存在しない。 [0200] Figure 37 (a) As is clear from, there is no active device in principle in the direction to be transferred charges. また、電荷の移送により処理がなされるので、同一の情報に対して新たな電荷を供給する必要がない。 Further, since the processing is performed by the transfer of charge, there is no need to supply new charge for the same information. したがって、根本的に消費電力が低い。 Therefore, a low fundamentally power consumption. また、動作はすべてゲート電極に加えられるクロックで制御される。 The operation is controlled by the clock all applied to the gate electrode. しかしスイッチング素子を通さずにすむので、スイッチングによる雑音などが少ない。 However, since it is not necessary to pass through the switching element, such as noise due to switching is small.

【0201】したがって、低雑音デバイスで構成すると、信号振幅が小さくても十分なS/Nが得られるので、大きな振幅を確保する必要がなくなり、スイッチドキャパシタ回路に比較してはるかに低い消費電力となる。 [0202] Thus, when composed of a low-noise devices, the signal amplitude is sufficient S / N can be obtained even if small, it is not necessary to secure a large amplitude, the power consumption much lower compared to the switched capacitor circuits to become. CCDは一般に画像の転送に用いられる。 CCD is generally used for transfer of the image. このため図37(a)に見られるように入力された電荷のみで最終出力まで送られる。 Therefore sent FIG 37 (a) as seen only input charge to the to the final output.

【0202】本発明の目的達成のためには、遅延回路部への信号の分配機能と遅延差の発生、および非遅延信号と遅延信号の合成が必要となり、雑音耐性を考慮すると、入力された電荷のみで最後まで処理することは好ましくない。 [0203] To achieve the objectives of the present invention, generation of the delay difference and distribution function of the signal to the delay circuit, and the synthesis of the non-delayed signal and the delayed signal is required, considering the noise immunity, the inputted it is not preferable to treatment with a charge only to the end.

【0203】図37(b)においてはこのために前記機能のための回路を考案した。 [0203] In FIG. 37 (b) have devised a circuit for the functions for this. ローパス・フィルタ1段についてその内容を説明する。 For low-pass filter 1 stage to explain its contents. 図37(b)において、灰色太線枠は入力バッファ段1、遅延側CCD列2、非遅延側CCD列3、加算用CCD4、出力バッファ兼用入力バッファ段5から成る遅延型ローパス・フィルタ1段の基本構成で、図27に示した遅延素子型ローパス・フィルタの初段に対する具体化例を示している。 In FIG. 37 (b), the gray thick line frame input buffer stage 1, the delay-side CCD line 2, undelayed side CCD line 3, a summing CCD 4, delayed low-pass filter 1 stage consisting output buffer Alternate input buffer stage 5 in the basic configuration, it shows an embodied example to the first stage of the delay element-type lowpass filter shown in FIG. 27. これを図37 Figure this 37
(b)で図示番号6として対応させている。 Is made to correspond as illustrated number 6 (b). 同様に図示番号7は2段分の遅延差を付加したローパス・フィルタ段、図示番号8は4段分の遅延差を付加したローパス・ Similarly low pass filter stage shown number 7 added with the delay difference of two stages, a low-pass illustrated number 8 added with the delay difference of four stages
フィルタ段を示す。 It shows the filter stage.

【0204】初段において、入力バッファ段1は、入力される電荷と等しい電荷を後続の遅延側CCD列2、非遅延側CCD列3、に等量に供給するために設けたバッファで、入力電荷量のおよそ2倍の電荷を電源からCC [0204] In the first stage, the input buffer stage 1 is the buffer provided in order to supply an equal amount of charge equal to the charge which is subsequently inputted delay-side CCD line 2, undelayed side CCD line 3, to the input charge CC approximately twice the charge amount from the power supply
D列に供給する。 D is supplied to the column. 遅延側CCD列2、非遅延側CCD列3、は伝送損失が無視できる場合には単位セルは全く同一もので構成できる。 Delay side CCD line 2, undelayed side CCD line 3, can be configured in exactly the same thing the unit cell when the transmission loss is negligible.

【0205】初段においてはCCD列の長さは遅延側C [0205] The length of the CCD column in the first stage delay side C
CD列2が1セル多くしてある。 CD column 2 are a lot 1 cell. 加算用CCD4は2系統からの電荷を受けるので、セルが飽和しないようにポテンシャル井戸を広くする。 Since summing CCD4 receives charge from two systems, the cell is wider potential well so as not to saturate. このことは出力バッファ兼用入力バッファ段5においても同様である。 This also applies to the output buffer Alternate input buffer stage 5. バッファ段5のFETバッファは基本的には入力バッファ段1と同様の機能である。 FET buffer of the buffer stage 5 is basically the same function as that of the input buffer stage 1. 以上から、ローパス・フィルタはCC From the above, the low-pass filter CC
Dデバイス技術を発展させて実現できる。 It can be achieved by developing the D device technology.

【0206】 [0206]

【発明の効果】以上のような構成により、本発明は、中間周波数段を1段にとどめると同時にその出力をサンプル・ホールドし以降の信号処理を集積回路化が容易なディジタル化を図ることにより、第1の課題である良好な受信チャネル選択度の確保に受信装置が多くの部品を必要とすることへの解決としている。 With the configuration described above, according to the present invention, the present invention is, by keep the intermediate frequency stage 1 stage at the same time integrated circuits the sample-and-hold and subsequent signal processing of the output is facilitated digitization reception to ensure good reception channel selectivity is a first problem device is a solution to the need for many parts.

【0207】また、本発明は、ディジタル化信号処理をディジタル論理回路を用いずにスイッチドキャパシタ回路を採り入れることで信号振幅を低減するとともに少ない回路素子による集積回路化を容易にして、第2の課題である前記第1の課題の多くの部品が、大きな消費電力を招くことの解決を図っている。 [0207] Further, the present invention is to facilitate the integrated circuit by a small circuit elements while reducing the signal amplitude by adopt the switched capacitor circuit digital signal processing without using a digital logic circuit, the second many parts of the first problem is a problem that is aimed to solve causing large power consumption.

【0208】また、本発明は、ディジタル化に際しておこなわれるサンプリングを、通常の一次サンプリングから帯域制限サンプリング方式を採用してサンプリング・ [0208] Further, the present invention is that the sampling performed upon digitized, sampling from a normal primary sampling employ band-limited sampling method
クロック周波数を大幅に低下させることにより、第3の課題であるアナログ処理の数倍の消費電力を招く信号処理のディジタル化に対処している。 By significantly reducing the clock frequency, we have addressed digitization of signal processing leading to several times the power consumption of the analog processing which is the third problem.

【0209】また、本発明は、(1)前記スイッチドキャパシタ回路を採る複素フィルタを用いることで加減乗除をほぼ同等の低電力で処理するようにし、(2)中間周波へのダウンコンバートにおいてチャネル間隔周波数に相当する周波数オフセットを施すこと及び前記複素係数フィルタを用いることで演算の回数の低減を図るようにして、第4の課題である演算が複雑で消費電力が大きい従来型のディジタルフィルタへの解決としている。 [0209] The present invention also provides: (1) said to addition, subtraction, multiplication, and division by using a complex filter to take a switched capacitor circuit for processing with substantially the same low power, (2) channels in downconversion to an intermediate frequency so as to reduce the number of operations by using the and the complex coefficient filter performs a frequency offset corresponding to the interval frequency, the fourth complex and power consumption calculation is a problem that large conventional digital filter It is the solution.

【0210】さらに、本発明は、受信信号の離散化はサンプル・ホールド回路で行なうものの、論理レベルへの変換はせず、ディジタル信号処理を行なうことをスイッチドキャパシタ回路を用いることにより行ない、入力信号の振幅を大きくする必要性を排除して、第5の課題である大入力信号振幅を必要とするA/D変換器への解決としている。 [0210] Further, the present invention, although the discretization of the received signal is performed by the sample-and-hold circuit performs by using the switched capacitor circuits to perform without conversion to a logical level, the digital signal processing, input eliminating the need to increase the amplitude of the signal, and the resolution of the a / D converter that requires a large input signal amplitude is in the fifth issue.

【0211】また、本発明は、局部発振信号を受信信号の搬送波周波数と等しくせず、上述のとおり、チャネル間隔周波数に相当する周波数オフセットを施すことで対処して、第6の課題であるダイレクトコンバージョン受信方式が局部発振信号を空中線から放射し隣接局に妨害を与えたり、直流オフセットが発生し復調信号に誤りを与えることへの解決としている。 [0211] Further, the present invention does not equal the local oscillation signal and the carrier frequency of the received signal, as described above, are addressed by applying a frequency offset corresponding to a channel spacing frequency and a sixth object of the direct conversion receiving system is a solution to providing or disturbing the radiation adjacent station local oscillation signal from the antenna, the DC offset is generated an error in the demodulated signal.

【0212】以上から、本発明は従来の課題をすべて解決した受信装置を提供することができるものである。 [0212] From the above, the present invention can provide a receiving apparatus which solves all the existing problems.

【0213】なお、請求項2〜6、8〜9の発明において、構成要素の複素係数フィルタにおける3段の接続順序、あるいは複素係数複素と等化器の接続順序は、それぞれが数理的には乗算作用であることから、互いに逆の順序で接続した構成にしても、ほぼ同様の効果をえることができることは、一般の線形回路が有する基本的性質であり、本発明の範囲に含まれる。 [0213] Incidentally, in the invention according 2~6,8~9, the order of connection of three stages in the complex coefficient filter components, or the connection order of the complex coefficient complex equalizer, each is mathematically since it is the multiplication effect, be configured connected in reverse order to each other, may be able to obtain substantially the same effect, the general linear circuits are fundamental nature with are within the scope of the present invention.

【0214】同様に、なお、請求項8〜9の発明において、構成要素の間引き回路とオフセット周波数除去のための周波数変換器あるいは平均化回路とオフセット周波数除去のための周波数変換器の接続順序においても、それぞれが数理的には乗算作用であることから、互いに逆の順序で接続した構成にしても、本発明の範囲に含まれる。 [0214] Similarly, Note that in the invention of claim 8-9, in the order of connection of the frequency converter for frequency converter or the averaging circuit and the offset frequency elimination for thinning circuit and the offset frequency elimination elements also, since each is multiplied effect on mathematical, be configured connected in reverse order to each other, it is within the scope of the present invention.

【0215】さらに、請求項1〜9の発明において、基本的なサンプリング周波数を希望波の基底帯域幅の16 [0215] Further, in the invention of claims 1 to 9, the basic sampling frequency of the base band width of the desired signal 16
倍としている点を、32倍とし、隣接波数をおよそその2倍の取ることは、基本的に本発明の考え方を拡張するだけのことであり、本発明の範囲に含まれる。 Points are doubled, and 32 times, taking the roughly twice the adjacent wave number is that of simply extending the idea of ​​essentially present invention, within the scope of the present invention. ことは言うまでもない。 It goes without saying.

【0216】また、請求項7〜9の発明に示した複素係数フィルタを用いた隣接波除去回路手段系を二重に用いる方法において、総合したサンプリング周波数を希望波の基底帯域幅の64倍としていることは、二重にまたは多重に用いることが可能であることを示すものであって、64倍オーバサンプリングは2の整数乗倍する場合を包含すると考える。 [0216] Also, the adjacent wave removing circuit unit system using a complex coefficient filter shown in the invention of claim 7-9 in the method of using the dual, comprehensive and sampling frequency as 64 times the base bandwidth of the desired signal being, there is shown that it is possible to use a double or multiple, 64-fold oversampling considered to encompass a case doubling integer power.

【0217】また、本発明はハードウェアにより信号処理を行なうことを目的の様々な工夫を凝らしたものであるが、例えばサンプリング周波数すなわち標本化周波数を希望波基底帯域の16倍にとりディジタル信号処理により複素係数フィルタを構成し次隣接波および次隣接波を位相角差π/4ごとの位置に捉えて除去することも、 [0217] Further, the present invention is one in which various elaborately contrivance intended to perform signal processing by hardware, for example, by digital signal processing takes a sampling frequency or sampling frequency 16 times the desired signal baseband removing capture constitute the complex coefficient filter next adjacent wave and the next adjacent wave to the position of each phase angle difference [pi / 4 also,
本発明の範疇に入ることであると考える。 It considered that fall within the scope of the present invention.

【0218】また、請求項1〜4における発明においては、請求項5〜6の発明において示した周波数オフセット残量の除去をディジタル系における信号処理に委ねる考えであって、基本的にはこの除去が不可欠であることは言うまでもない。 [0218] In the invention in claim 1, a thinking entrust removal frequency offset remaining shown in the invention of claim 5-6 in the signal processing in a digital system, this removal is basically it is needless to say is essential.

【0219】また、請求項8の発明と請求項9の発明との折衷による間引き処理と平均化処理の併用は、請求項7の発明に基本的に含まれると考える。 [0219] Further, considered as the invention of claim 8 and eclectic thinning process according to the invention of claim 9 in combination with the averaging process, to be included in the basic to the invention of claim 7.

【0220】同様に、請求項8の発明と請求項9の発明における局部発振による周波数変換において周波数変換後の周波数域を中間周波数とする方法と直流域とする方法との選択と間引き処理と平均化処理の選択上で複数のものの組み合わせが可能であるが、これらはすべて請求項7の発明に基本的に含まれると考える。 [0220] Similarly, average the selection and decimation processing of the method of the frequency band after frequency conversion and intermediate frequency and method of the DC region in the frequency conversion by local oscillation in the invention and the invention of claim 9 according to claim 8 While it is possible combination of multiple ones on the choice of treatment, it is considered to be included in basically all the invention of claim 7.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の第1の実施の形態の構成例を示す図、 [1] Figure 1 showing a configuration example of the embodiment of the present invention,

【図2】本発明の第1の実施の形態の第1の説明図、 [2] the first illustration of the first embodiment of the present invention,

【図3】本発明の第1の実施の形態の第2の説明図、 [Figure 3] a second explanatory diagram of the first embodiment of the present invention,

【図4】本発明の第2の実施の形態の構成例を示す図、 Diagram illustrating a configuration example of the second embodiment of the present invention; FIG,

【図5】本発明の第2の実施の形態の第1の説明図、 [5] The first illustration of the second embodiment of the present invention,

【図6】本発明の第2の実施の形態の第2の説明図、 [6] a second explanatory diagram of the second embodiment of the present invention,

【図7】本発明の第3の実施の形態の構成例を示す図、 [Figure 7] Figure 3 illustrating a configuration example of the embodiment of the present invention,

【図8】本発明の第3の実施の形態の説明図、 [8] Third illustration of an embodiment of the present invention,

【図9】本発明の第4の実施の形態の構成例を示す図、 [Figure 9] Figure 4 illustrating a configuration example of the embodiment of the present invention,

【図10】本発明の第4の実施の形態の説明図、 [10] Fourth illustration of an embodiment of the present invention,

【図11】本発明の第4の実施の形態で使用する平均化回路の構成例を示す図、 11 is a diagram showing a configuration example of the averaging circuit used in the fourth embodiment of the present invention,

【図12】本発明の第5の実施の形態の構成例を示す図、 [Figure 12] Figure 5 showing a configuration example of the embodiment of the present invention,

【図13】本発明の第5の実施の形態の構成例を示す図、 [Figure 13] Figure 5 showing a configuration example of the embodiment of the present invention,

【図14】本発明の間引き回路の構成例を示す図、 FIG. 14 illustrates a configuration example of a thinning-out circuit of the present invention,

【図15】本発明の第5の実施の形態の説明図、 [15] Fifth illustration of an embodiment of the present invention,

【図16】高速サンプル・ホールド回路例を示す図、 [16] Fast sample and hold circuit diagram showing an example,

【図17】直交成分分離回路の具体例を示す図、 17 illustrates a specific example of the orthogonal component separation circuit,

【図18】直交成分分離回路の具体例の動作タイミングを示す図、 FIG. 18 is a diagram showing the operation timing of the embodiment of the quadrature component separation circuit,

【図19】複素係数フィルタ例を示す図、 Figure 19 illustrates the complex coefficient filter example,

【図20】複素係数フィルタの特性の設定を示す図、 FIG. 20 shows a setting characteristic of the complex coefficient filter,

【図21】複素係数フィルタの動作解説を示す図、 FIG. 21 shows an operation explanation of the complex coefficient filter,

【図22】次隣接チャネルおよび次次隣接チャネルに対する除去のための位相回転角を示す図、 FIG. 22 shows a phase rotation angle for removal for the next adjacent channel and the next following adjacent channel,

【図23】複素係数フィルタの理論特性を示す図、 FIG. 23 is a diagram showing the theoretical characteristics of the complex coefficient filter,

【図24】等化器の構成例を示す図、 FIG. 24 shows a configuration example of the equalizer,

【図25】等化器の動作説明を示す図、 Figure 25 illustrates a description of the operation of the equalizer,

【図26】複素係数フィルタ群の出力に見られる高域周波数でフィルタ機能が低下する様子とローパス・フィルタで除去する領域を示す図、 26 shows a domain filter function of removing at state and a low-pass filter to decrease in the high frequency found in the output of the complex coefficient filter group,

【図27】遅延素子型ローパス・フィルタの構成例を示す図、 Figure 27 is a diagram showing an example of the configuration of the delay element-type lowpass filter,

【図28】遅延素子型ローパス・フィルタの特性と各チャネル波の位置関係を示す図、 Figure 28 is a graph showing the characteristics of the delay element-type lowpass filter the positional relationship of each channel waves,

【図29】イメージ抑制型周波数変換回路の構成例を示す図、 Figure 29 is a diagram showing a configuration example of an image suppression type frequency conversion circuit,

【図30】イメージ抑制型周波数変換回路を制御する回路例を示す図、 FIG. 30 shows an example of a circuit for controlling an image suppression type frequency conversion circuit,

【図31】イメージ抑制型周波数変換回路の動作タイミングを示す図、 FIG. 31 shows the operation timing of the image suppression type frequency conversion circuit,

【図32】スイッチドキャパシタ回路によるフィルタの具現化の説明図、 Figure 32 is an explanatory diagram of a realization of a filter according to the switched capacitor circuit,

【図33】スイッチドキャパシタ回路による複素係数フィルタ1段の具現化例を示す図、 Figure 33 is a diagram showing an embodied example of the complex coefficient filter 1 step by switched capacitor circuits,

【図34】スイッチドキャパシタ回路による位相等化器の具現化例を示す図、 Figure 34 is a diagram showing an embodied example of a phase equalizer by the switched capacitor circuit,

【図35】スイッチドキャパシタ回路によるローパス・ Low-pass by FIG. 35 is a switched-capacitor circuit
フィルタの具現化例を示す図、 Shows an embodied example of a filter,

【図36】オペアンプの共用化で消費電力低減を図った等化器とローパス・フィルタの回路例を示す図、 Figure 36 is a diagram showing a circuit example of the equalizer and a lowpass filter which aimed at reducing power consumption by sharing of the operational amplifier,

【図37】CCDによる等化器およびローパス・フィルタを示す図、 Figure 37 illustrates an equalizer and a lowpass filter by CCD,

【図38】従来例の受信装置の構成を示す図、 FIG. 38 shows a configuration example of a receiver apparatus,

【図39】ダイレクトコンバージョン受信装置の従来例を示す図、 Figure 39 is a diagram showing a conventional example of a direct conversion receiver apparatus,

【図40】ダイレクトコンバージョン受信の課題を示す図である。 40 is a diagram illustrating a problem of a direct conversion receiver.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 受信信号入力 2 高周波増幅器 3 第1の帯域通過フィルタ 4 周波数変換器 5 局部発振器 6 第2の帯域通過フィルタ 6' 初段のローパス・フィルタ 7 AGC増幅器 8 サンプル・ホールド回路 9 サンプリング・クロック 10 I軸成分分離回路 11 Q軸成分分離回路 12 複素係数フィルタ 13 複素係数フィルタI軸出力 14 複素係数フィルタQ軸出力 15 I軸等化器 16 Q軸等化器 17 I軸ベースバンド信号出力 18 Q軸ベースバンド信号出力 19 I軸ローパス・フィルタ 20 Q軸ローパス・フィルタ 21、21' イメージ抑制型信号処理系へのI軸出力 22、22' イメージ抑制型信号処理系へのQ軸出力 23、23' クロック信号発生および制御回路 24 I軸間引き回路 25 Q軸間引き回路 26 イメージ抑制型周波数変換回路 27 I軸平均化回路 28 Q軸平均化回路 112 4 1 the received signal input 2 high-frequency amplifier 3 the first band-pass filter 4 the frequency converter 5 local oscillator 6 second band-pass filter 6 'the first stage of the low-pass filter 7 AGC amplifier 8 sample and hold circuit 9 sampling clock 10 I axis component separation circuit 11 Q-axis component separation circuit 12 complex coefficient filter 13 complex coefficient filter I-axis output 14 complex coefficient filter Q-axis output 15 I axis equalizer 16 Q-axis equalizer 17 I-axis base band signal output 18 Q-axis base Q-axis output of the band signal output 19 image suppression type signal processing system 'I-axis output 22 and 22 to an image suppression type signal processing system' I axis lowpass filter 20 Q-axis lowpass filter 21, 21 23, 23 'clock signal generation and control circuit 24 I-axis decimation circuit 25 Q-axis decimation circuit 26 image suppression type frequency converting circuit 27 I-axis averaging circuit 28 Q-axis averaging circuit 112 4 域複素係数フィルタ 115 I軸4倍域等化器 116 Q軸4倍域等化器 119 I軸4倍域ローパス・フィルタ 120 Q軸4倍域ローパス・フィルタ 124 I軸4倍域間引き回路 125 Q軸4倍域間引き回路 127 I軸4倍域平均化回路 128 Q軸4倍域平均化回路 Pass complex coefficient filter 115 I-axis 4-fold range equalizer 116 Q axis 4-fold range equalizer 119 I-axis 4-fold range lowpass filter 120 Q axis 4-fold range lowpass filter 124 I-axis 4-fold range decimation circuit 125 Q axis 4 times range decimation circuit 127 I-axis 4-fold range averaging circuit 128 Q axis 4-fold range averaging circuit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐々木 冨士雄 神奈川県横浜市港北区綱島東四丁目3番1 号 松下通信工業株式会社内 ────────────────────────────────────────────────── ─── of the front page continued (72) inventor Fujio Sasaki, Kanagawa Prefecture, Kohoku-ku, Yokohama, Tsunashimahigashi chome third No. 1 Matsushita Communication Industrial Co., Ltd. in

Claims (13)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 搬送波周波数が均等の周波数間隔でチャネル配置されまたはそれに近似の周波数配置の、直交変調またはこれに類する変調方式を利用する無線システムを対象にする受信装置であって、受信希望チャネル信号を含む受信信号を受け受信希望チャネルの帯域の上端または下端または該当する隣接チャネルとの境界の周波数を該境界周波数を中心に上下およそ各3チャネルまでの周波数範囲を選択的に中間周波数へ周波数変換する手段と、受信希望チャネルの帯域幅または該当無線システムのチャネル間隔周波数の1/2の周波数の16倍の周波数でサンプリングする手段と、そのサンプリング出力から位相上での直交成分を抽出する手段と、その正相軸信号成分と直交位相軸信号成分とから受信希望チャネルの信号を抽出する手段 1. A receiving apparatus to target radio system carrier frequency of the frequency allocation of the approximate channel disposed or to evenly frequency interval, utilizes a modulation scheme similar quadrature modulation or to, the desired reception channel selectively frequency to an intermediate frequency a frequency range up to the vertical approximately the 3 channel frequencies of the boundary between adjacent channels to upper or lower end or the appropriate band of the desired reception channel receives the received signal around the boundary frequency comprising a signal means for converting, and means for sampling bandwidth or corresponding wireless system 16 times the half of the frequency of the channel spacing frequency of the desired reception channel, means for extracting a quadrature component of the on phase of the sampled output , means for extracting a signal of a desired reception channel from its positive-phase-axis signal component and a quadrature phase axis signal component とを備えたことを特徴とする受信装置。 Receiving apparatus characterized by comprising and.
  2. 【請求項2】 搬送波周波数が均等の周波数間隔でチャネル配置されまたはそれに近似の周波数配置の、直交変調またはこれに類する変調方式を利用する無線システムを対象にする受信装置であって、受信希望チャネル信号を含む受信信号を受け受信希望チャネルの帯域の上端または下端または該当する隣接チャネルとの境界の周波数を該境界周波数を中心に上下およそ各3チャネルまでの周波数範囲を選択的に直流領域へ周波数変換する手段と、受信希望チャネルの帯域幅または該当無線システムのチャネル間隔周波数の1/2の周波数の16倍の周波数でサンプリングする手段と、そのサンプリング出力から位相上での直交成分を抽出する手段と、その正相軸信号成分と直交位相軸信号成分とから受信希望チャネルの信号を抽出する手段と 2. A receiving apparatus to target radio system carrier frequency of the frequency allocation of the approximate channel disposed or to evenly frequency interval, utilizes a modulation scheme similar quadrature modulation or to, the desired reception channel selectively frequency to a direct current region frequency range up vertically about each 3 channel frequencies of the boundary between adjacent channels to upper or lower end or the appropriate band of the desired reception channel receives the received signal around the boundary frequency comprising a signal means for converting, and means for sampling bandwidth or corresponding wireless system 16 times the half of the frequency of the channel spacing frequency of the desired reception channel, means for extracting a quadrature component of the on phase of the sampled output If, means for extracting a signal of a desired reception channel from its positive-phase-axis signal component and a quadrature phase axis signal component を備えたことを特徴とする受信装置。 Receiving apparatus characterized by comprising a.
  3. 【請求項3】 受信希望チャネル信号を含む受信信号を受け受信希望チャネルの帯域の上端または下端または該当する隣接チャネルとの境界の周波数を中間周波数とする周波数変換器と、この周波数変換器から周波数変換出力を受け中間周波数を中心に上下およそ各3チャネルまでの周波数範囲を通過帯域とする中間周波段と、この中間周波段の出力を受け受信希望チャネルの帯域幅の16 3. A frequency converter according to the frequency of the boundary between the band of the top or bottom or the appropriate adjacent channel of the desired reception channel receives a reception signal including the desired reception channel signal intermediate frequency, the frequency from the frequency converter an intermediate frequency stage of the frequency range to the vertical approximately the 3 channels around the intermediate frequency receives the converted output passband, 16 of the bandwidth of the desired reception channel receives the output of the intermediate frequency stage
    倍または該当無線システムのチャネル間隔周波数の8倍の周波数でサンプリングするサンプル・ホールド回路と、そのサンプリング出力から位相上での直交成分を抽出しその正相軸信号成分と直交位相軸信号成分とを生成するヒルベルト変換器と、その受信信号正相軸信号成分と直交位相軸信号成分とを受けて希望チャネル信号に隣接する上下各3チャネルの隣接チャネルを除去する機能を有する複素係数フィルタと、その出力を個々に受ける2基の位相等化器と、その個々の出力を受ける2基のローパス・フィルタとから受信希望チャネルの信号を抽出することを特徴とする請求項1記載の受信装置。 Multiple or a sample and hold circuit for sampling at eight times the frequency of the channel interval frequency of the corresponding wireless system, and extracts quadrature component of the on phase of the sampled output and its positive-phase-axis signal component quadrature axis signal component a Hilbert transformer to be produced, a complex coefficient filter having the function of removing adjacent channel of the upper and lower 3 channel adjacent to the desired channel signal receiving its a received signal positive phase axis signal component quadrature axis signal component, that and 2 groups of the phase equalizer for receiving the output individually receiving apparatus according to claim 1, wherein extracting the signal of the desired reception channel from the low-pass filter 2 groups receiving the respective output.
  4. 【請求項4】 受信希望チャネル信号を含む受信信号を受け受信希望チャネルの帯域の上端または下端または該当する隣接チャネルとの境界の周波数を直流すなわちゼロ周波数とする周波数変換器と、この周波数変換器から周波数変換出力を受け直流すなわちゼロ周波数を中心に正負およそ各3チャネルまでの周波数範囲を通過帯域とする低周波段と、この低周波段の出力を受け受信希望チャネルの帯域幅の16倍または該当無線システムのチャネル間隔周波数の8倍の周波数でサンプリングするサンプル・ホールド回路と、そのサンプリング出力から位相上での直交成分を抽出しその正相軸信号成分と直交位相軸信号成分とを生成するヒルベルト変換器と、その受信信号正相軸信号成分と直交位相軸信号成分とを受けて希望チャネル信号に隣 4. A frequency converter for a DC or zero frequency the frequency of the boundary between the adjacent channels to upper or lower end or the appropriate band of the desired reception channel receives a reception signal including the desired reception channel signal, the frequency converter a low frequency stage to the pass band frequency range to the positive and negative about the 3 channels around the DC or zero frequency subjected to frequency conversion output from 16 times the bandwidth of the desired reception channel receives the output of the low frequency stage or and sample and hold circuit for sampling at eight times the frequency of the channel interval frequency of the corresponding wireless system to extract the quadrature components of the on phase of the sampled output to produce an a quadrature axis signal component that positive-phase-axis signal component next to the desired channel signal receiving and Hilbert transformer, and a received signal positive phase axis signal component quadrature axis signal component 接する上下各3チャネルの隣接チャネルを除去する機能を有する複素係数フィルタと、その出力を個々に受ける2基の位相等化器と、その個々の出力を受ける2基のローパス・フィルタとから受信希望チャネルの信号を抽出することを特徴とする請求項2記載の受信装置。 A complex coefficient filter having the function of removing the upper and lower adjacent channel of each three-channel contact, desired reception from the 2 groups of the phase equalizer for receiving the output individually, the lowpass filter 2 groups receiving the respective output receiving apparatus according to claim 2, wherein extracting the channel signal.
  5. 【請求項5】 前記2基のローパス・フィルタから抽出した受信希望チャネルの直交信号に対してそれぞれ間引き処理を行なう間引き回路と、その2つの出力を受けてオフセット周波数を除去するためのイメージ抑制型周波数変換回路とを備えることを特徴とする請求項1ないし請求項4いずれかに記載の受信装置。 5. A decimation circuit for performing each decimation processing on quadrature signals of a received desired channel extracted from the low pass filter of the 2 groups, an image suppression type for removing the offset frequency by receiving the two outputs receiving apparatus according to any one of claims 1 to 4, characterized in that it comprises a frequency conversion circuit.
  6. 【請求項6】 前記2基の等化器から抽出した受信希望チャネルを含む直交信号に対してそれぞれ平均化処理を行なう平均化回路と、その2つの出力を受けてオフセット周波数を除去するためのイメージ抑制型周波数変換回路とを備えることを特徴とする請求項1ないし請求項4 6. A averaging circuit for performing an averaging process respectively quadrature signals including a desired reception channel extracted from the equalizer of the two groups, in order to eliminate the offset frequency by receiving the two outputs claim, characterized in that it comprises an image suppression type frequency converting circuit 1 to claim 4
    いずれかに記載の受信装置。 The receiving apparatus according to any one.
  7. 【請求項7】 搬送波周波数が均等の周波数間隔でチャネル配置されまたはそれに近似の周波数配置の、直交変調またはこれに類する変調方式を利用する無線システムを対象にする受信装置であって、受信希望チャネル信号を含む受信信号を受け受信希望チャネルの帯域の上端または下端または該当する隣接チャネルとの境界の周波数を該境界周波数を中心に上下およそ各12チャネルまでの周波数範囲を選択的に中間周波数または直流領域へ周波数変換する手段と、受信希望チャネルの帯域幅または該当無線システムのチャネル間隔周波数の1/2の周波数の64倍の周波数でサンプリングする手段と、そのサンプリング出力から位相上での直交成分を抽出する手段と、その正相軸信号成分と直交位相軸信号成分とから受信希望チャネルを含 7. A frequency arrangement of approximation is channel arrangement or in a frequency interval equal carrier frequency, a reception apparatus to target radio system utilizing a modulation scheme similar quadrature modulation or to, the desired reception channel selectively intermediate frequencies or direct current the frequency range of the frequency of the boundary to the upper and lower approximately each 12 channels around the boundary frequency with an adjacent channel upper or lower end or the appropriate band of the desired reception channel receives a reception signal including a signal It means for frequency conversion to the area, and means for sampling bandwidth or the appropriate radio system of half the frequency of the channel interval frequency of 64 times the frequency of the desired reception channel, the orthogonal components on the phase from the sampled output means for extracting a desired reception channel from its positive-phase-axis signal component and a quadrature phase axis signal component containing む4チャネルの信号をそれ以外の隣接チャネルを除去して抽出する手段と、抽出した受信希望チャネルを含む4チャネルを、受信希望チャネルの帯域幅または該当無線システムのチャネル間隔周波数の1 A signal-free 4-channel and means for extracting and removing the other of the adjacent channels, four channels including the extracted desired reception channel, the bandwidth or channel spacing frequency of the corresponding radio system desired reception channel 1
    /2の周波数の16倍の周波数をサンプリング周波数として、受信希望チャネル以外の隣接チャネルを除去して受信希望チャネルのみを抽出する手段とを備えたことを特徴とする受信装置。 / 2 of the 16 times the frequency of the frequency as the sampling frequency, the receiving apparatus characterized by comprising a means for extracting only the desired reception channel by removing the adjacent channel other than the desired reception channel.
  8. 【請求項8】 搬送波周波数が均等の周波数間隔でチャネル配置されまたはそれに近似の周波数配置の、直交変調またはこれに類する変調方式を利用する無線システムを対象にする受信装置であって、受信希望チャネル信号を含む受信信号を受け受信希望チャネルの帯域の上端または下端または該当する隣接チャネルとの境界の周波数を該境界周波数を中心に上下およそ各12チャネルまでの周波数範囲を選択的に中間周波数または直流領域へ周波数変換する手段と、受信希望チャネルの帯域幅または該当無線システムのチャネル間隔周波数の1/2の周波数の64倍の周波数でサンプリングするサンプル・ホールド回路と、そのサンプリング出力から位相上での直交成分を抽出しその正相軸信号成分と直交位相軸信号成分とを生成するヒルベ 8. the frequency allocation of the channels arranged in frequency spacing equal carrier frequency or in approximation, a receiving apparatus to target radio system utilizing a modulation scheme similar quadrature modulation or to, the desired reception channel selectively intermediate frequencies or direct current the frequency range of the frequency of the boundary to the upper and lower approximately each 12 channels around the boundary frequency with an adjacent channel upper or lower end or the appropriate band of the desired reception channel receives a reception signal including a signal It means for frequency conversion to the area, and the sample and hold circuit for sampling bandwidth or corresponding wireless system 64 times the half of the frequency of the channel spacing frequency of the desired reception channel, on the phase from the sampled output It extracts quadrature component Hirube for generating and its positive-phase-axis signal component quadrature axis signal component ルト変換器と、その受信信号正相軸信号成分と直交位相軸信号成分とを受けて希望チャネル信号に隣接する上側または下側の3チャネルの隣接チャネル以外を除去する機能を有する第2の複素係数フィルタと、その出力を個々に受ける2基の第2の位相等化器と、その個々の出力を受ける2基の第2のローパス・フィルタと、その出力を受け1/4に間引く第2の間引き回路と、その受信信号正相軸信号成分と直交位相軸信号成分とを受けて希望チャネル信号に隣接する上側または下側の3チャネルの隣接チャネルを除去するとともにベースバンド信号帯域へ変換する機能を有する第1の複素係数フィルタと、その出力を個々に受ける2基の第1の位相等化器と、その個々の出力を受ける2基の第1のローパス・フィルタと、その出力を受け Second complex having a belt converter, the function of removing non-adjacent channels of the upper or lower side of the three channels adjacent to the desired channel signal receiving and a quadrature axis signal component received signal positive phase axis signal component coefficient filter and a second phase equalizer 2 groups receiving the output individually, and a second low-pass filter 2 groups receiving the respective output, the second thinning to 1/4 receives the output converting between thinning circuit, the baseband signal band to remove the adjacent channel of the upper or lower three channels adjacent to the desired channel signal receiving and the received signal positive phase axis signal component quadrature axis signal component receiving a first complex coefficient filter having the function, a first phase equalizer 2 groups receiving the output individually, a first low-pass filter 2 groups receiving the respective output, the output /4に間引く第1の間引き回路と、オフセット周波数を除去するためのイメージ抑制型周波数変換回路と、を備えることを特徴とする請求項7記載の受信装置。 / 4 and the first decimating circuit for decimating the receiving apparatus according to claim 7, comprising: the image suppression type frequency conversion circuit for eliminating an offset frequency, the.
  9. 【請求項9】 搬送波周波数が均等の周波数間隔でチャネル配置されまたはそれに近似の周波数配置の、直交変調またはこれに類する変調方式を利用する無線システムを対象にする受信装置であって、受信希望チャネル信号を含む受信信号を受け受信希望チャネルの帯域の上端または下端または該当する隣接チャネルとの境界の周波数を該境界周波数を中心に上下およそ各12チャネルまでの周波数範囲を選択的に中間周波数または直流領域へ周波数変換する手段と、受信希望チャネルの帯域幅または該当無線システムのチャネル間隔周波数の1/2の周波数の64倍の周波数でサンプリングするサンプル・ホールド回路と、そのサンプリング出力から位相上での直交成分を抽出しその正相軸信号成分と直交位相軸信号成分とを生成するヒルベ 9. the frequency allocation of the approximation is channel arrangement or in a frequency interval equal carrier frequency, a reception apparatus to target radio system utilizing a modulation scheme similar quadrature modulation or to, the desired reception channel selectively intermediate frequencies or direct current the frequency range of the frequency of the boundary to the upper and lower approximately each 12 channels around the boundary frequency with an adjacent channel upper or lower end or the appropriate band of the desired reception channel receives a reception signal including a signal It means for frequency conversion to the area, and the sample and hold circuit for sampling bandwidth or corresponding wireless system 64 times the half of the frequency of the channel spacing frequency of the desired reception channel, on the phase from the sampled output It extracts quadrature component Hirube for generating and its positive-phase-axis signal component quadrature axis signal component ルト変換器と、その受信信号正相軸信号成分と直交位相軸信号成分とを受けて希望チャネル信号に隣接する上側または下側の3チャネルの隣接チャネル以外を除去する機能を有する第2の複素係数フィルタと、その出力を個々に受ける2基の第2の位相等化器と、その出力を受け8サンプルにわたって平均化する2 Second complex having a belt converter, the function of removing non-adjacent channels of the upper or lower side of the three channels adjacent to the desired channel signal receiving and a quadrature axis signal component received signal positive phase axis signal component and coefficient filter, a second phase equalizer 2 groups receiving the output individually, averaged over 8 samples received the output 2
    基の第2の平均化回路と、その受信信号正相軸信号成分と直交位相軸信号成分とを受けて希望チャネル信号に隣接する上側または下側の3チャネルの隣接チャネルを除去するとともにベースバンド信号帯域へ変換する機能を有する第1の複素係数フィルタと、その出力を個々に受ける2基の第1の位相等化器と、その出力を受け8サンプルにわたって平均化する2基の第1の平均化回路と、 Baseband thereby removing the second averaging circuit group, the adjacent channel of the upper or lower three channels adjacent to the desired channel signal receiving and a quadrature axis signal component received signal positive phase axis signal component a first complex coefficient filter having a function of converting into the signal band, a first phase equalizer 2 groups receiving the output individually, the first two groups averaging over 8 samples received the output an averaging circuit,
    オフセット周波数を除去するためのイメージ抑制型周波数変換回路と、を備えることを特徴とする請求項7記載の受信装置。 Receiving apparatus according to claim 7, comprising: the image suppression type frequency conversion circuit for eliminating an offset frequency, the.
  10. 【請求項10】 前記ヒルベルト変換器を、スイッチトキャパシタ回路からなる緩衝増幅器と反転増幅器とスイッチで構成したことを特徴とする請求項3、請求項4、 10. the Hilbert transformer, claims, characterized by being configured with a buffer amplifier and an inverting amplifier and a switch consisting of a switched capacitor circuit 3, claim 4,
    請求項8または請求項9いずれかに記載の受信装置。 The receiving apparatus according to claim 8 or claim 9.
  11. 【請求項11】 前記複素係数フィルタにおける係数の絶対値を2種類だけで構成したことを特徴とする請求項3、請求項4、請求項8または請求項9いずれかに記載の受信装置。 11. The method of claim 3, characterized by being configured the absolute value of the coefficient of the complex coefficient filter two alone, claim 4, the receiving apparatus according to claim 8 or claim 9.
  12. 【請求項12】 前記2基の等化器に必要なそれぞれのオペアンプを後段の前記ローパス・フィルタのオペアンプとそれぞれ共用したことを特徴とする請求項3、請求項4または請求項8いずれかに記載の受信装置。 12. The method of claim 3, characterized in that shared each operational amplifier in the subsequent stage of the low-pass filter each of the operational amplifier required for the equalizer of the two groups, to claim 4 or claim 8 receiving apparatus according.
  13. 【請求項13】 前記ローパス・フィルタをCCDを用いて構成しオペアンプの個数を削減したことを特徴とする請求項12記載の受信装置。 13. The receiving apparatus according to claim 12, characterized in that to reduce the number of configured operational amplifier with CCD said low-pass filter.
JP9589196A 1996-03-27 1996-03-27 The receiving device Expired - Fee Related JP3660050B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9589196A JP3660050B2 (en) 1996-03-27 1996-03-27 The receiving device

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP9589196A JP3660050B2 (en) 1996-03-27 1996-03-27 The receiving device
US08824774 US6026129A (en) 1996-03-27 1997-03-26 Radio receiving apparatus for receiving communication signals of different bandwidths
EP19970105255 EP0798868A3 (en) 1996-03-27 1997-03-27 Radio receiving apparatus
EP20050001830 EP1530297A1 (en) 1996-03-27 1997-03-27 Radio receiving apparatus
CN 97110960 CN1104096C (en) 1996-03-27 1997-03-27 Radio receiving apparatus
KR19970010963A KR100402158B1 (en) 1996-03-27 1997-03-27 The radio receiver
US09456449 US6104764A (en) 1996-03-27 1999-12-08 Radio receiving apparatus for receiving communication signals of different bandwidths
US09456469 US6307897B1 (en) 1996-03-27 1999-12-08 Radio receiving apparatus for receiving communication signals of different bandwidths
US09456447 US6101226A (en) 1996-03-27 1999-12-08 Radio receiving apparatus for receiving communication signals of different bandwidths
CN 02106227 CN1218494C (en) 1996-03-27 2002-04-05 Radio receiver
KR20030016331A KR100403572B1 (en) 1996-03-27 2003-03-15 Radio receiving apparatus

Publications (2)

Publication Number Publication Date
JPH09266452A true true JPH09266452A (en) 1997-10-07
JP3660050B2 JP3660050B2 (en) 2005-06-15

Family

ID=14149942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9589196A Expired - Fee Related JP3660050B2 (en) 1996-03-27 1996-03-27 The receiving device

Country Status (1)

Country Link
JP (1) JP3660050B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043851A (en) * 2000-04-10 2002-02-08 Texas Instr Inc <Ti> Multi-tap, digital-pulse driven mixer
US6584305B1 (en) 1997-05-13 2003-06-24 Matsushita Electric Industrial Co., Ltd. Direct conversion radio receiving system using digital signal processing for channel filtering and down conversion to base band
JP2009153088A (en) * 2007-12-24 2009-07-09 Ind Technol Res Inst Receiver with discrete time filtering and down-conversion functions
JP2011527160A (en) * 2008-07-01 2011-10-20 クゥアルコム・インコーポレイテッドQualcomm Incorporated Dynamic filtering for adjacent channel interference suppression
WO2012133193A1 (en) * 2011-03-31 2012-10-04 ソニー株式会社 Receiver apparatus, reception method, program, and reception system
JP2013083566A (en) * 2011-10-11 2013-05-09 Daihen Corp Unbalance rate detection device and unbalance rate detection method
JP5587210B2 (en) * 2008-12-04 2014-09-10 パナソニック株式会社 A sampling circuit and a receiver using the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6584305B1 (en) 1997-05-13 2003-06-24 Matsushita Electric Industrial Co., Ltd. Direct conversion radio receiving system using digital signal processing for channel filtering and down conversion to base band
US6922454B2 (en) 1997-05-13 2005-07-26 Matsushita Electric Industrial Co., Ltd. Direct conversion radio receiving system using digital signal processing for channel filtering and down conversion to base band
JP2002043851A (en) * 2000-04-10 2002-02-08 Texas Instr Inc <Ti> Multi-tap, digital-pulse driven mixer
JP2009153088A (en) * 2007-12-24 2009-07-09 Ind Technol Res Inst Receiver with discrete time filtering and down-conversion functions
JP2011527160A (en) * 2008-07-01 2011-10-20 クゥアルコム・インコーポレイテッドQualcomm Incorporated Dynamic filtering for adjacent channel interference suppression
JP5587210B2 (en) * 2008-12-04 2014-09-10 パナソニック株式会社 A sampling circuit and a receiver using the same
WO2012133193A1 (en) * 2011-03-31 2012-10-04 ソニー株式会社 Receiver apparatus, reception method, program, and reception system
JP2012216955A (en) * 2011-03-31 2012-11-08 Sony Corp Receiver, reception method, program, and reception system
US9203678B2 (en) 2011-03-31 2015-12-01 Sony Corporation Receiving device, receiving method, program, and receiving system
JP2013083566A (en) * 2011-10-11 2013-05-09 Daihen Corp Unbalance rate detection device and unbalance rate detection method

Also Published As

Publication number Publication date Type
JP3660050B2 (en) 2005-06-15 grant

Similar Documents

Publication Publication Date Title
US4902979A (en) Homodyne down-converter with digital Hilbert transform filtering
US6334051B1 (en) Direct conversion receiver with wide band analog frequency conversion front end and digital demodulating and selecting back end
US6853690B1 (en) Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments
US7693230B2 (en) Apparatus and method of differential IQ frequency up-conversion
US4803700A (en) Method of, and demodulator for, digitally demodulating an SSB signal
Harris et al. Digital receivers and transmitters using polyphase filter banks for wireless communications
US5172070A (en) Apparatus for digitally demodulating a narrow band modulated signal
US5521938A (en) Apparatus for performing frequency conversion in a communication system
US4974236A (en) Arrangement for generating an SSB signal
US5872480A (en) Programmable down-sampler having plural decimators and modulator using same
US20060281429A1 (en) Downconverter and upconverter
US5483695A (en) Intermediate frequency FM receiver using analog oversampling to increase signal bandwidth
US4888557A (en) Digital subharmonic sampling down-converter
US4737728A (en) Digitally processed demodulator for quadrature modulated signals
US5596609A (en) Parallel cascaded integrator-comb filter
US20070047669A1 (en) Two-step channel selection for wireless receiver and transmitter front-ends
US5734683A (en) Demodulation of an intermediate frequency signal by a sigma-delta converter
US6922555B1 (en) Phase interpolation receiver for angle modulated RF signals
US5937341A (en) Simplified high frequency tuner and tuning method
US5222144A (en) Digital quadrature radio receiver with two-step processing
US6459743B1 (en) Digital reception with radio frequency sampling
US6393070B1 (en) Digital communication device and a mixer
US6049573A (en) Efficient polyphase quadrature digital tuner
US7436910B2 (en) Direct bandpass sampling receivers with analog interpolation filters and related methods
WO1996008078A1 (en) Receiver with quadrature decimation stage, method of processing digital signals

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050316

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees