JPH09266329A - 光電変換素子アレイ装置、半導体発光素子アレイを用いた光源装置、およびその製造方法 - Google Patents
光電変換素子アレイ装置、半導体発光素子アレイを用いた光源装置、およびその製造方法Info
- Publication number
- JPH09266329A JPH09266329A JP7496196A JP7496196A JPH09266329A JP H09266329 A JPH09266329 A JP H09266329A JP 7496196 A JP7496196 A JP 7496196A JP 7496196 A JP7496196 A JP 7496196A JP H09266329 A JPH09266329 A JP H09266329A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- chip
- emitting element
- light
- element array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
- Non-Portable Lighting Devices Or Systems Thereof (AREA)
- Facsimile Scanning Arrangements (AREA)
- Semiconductor Lasers (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Arrangement Of Elements, Cooling, Sealing, Or The Like Of Lighting Devices (AREA)
Abstract
(57)【要約】
【課題】 発光点密度が高く信頼性の高い半導体発光素
子アレイを用いた光源装置を提供する。 【解決手段】 本発明の特徴は、二次元配列せしめられ
た発光点ＬＰを形成する発光素子アレイと、前記発光点
からの光を収束する収束手段と、前記収束手段を介して
前記光が収束せしめられ、結像点を形成する位置に設け
られた受光手段と、あらかじめ決定された方向に、前記
受光手段に対して相対的に前記結像点を移送する移送手
段とを具備し、前記発光素子アレイは、複数の半導体チ
ップで構成され、前記半導体チップの相対向する隣接端
面Ｓ１，Ｓ２が前記移送方向に対して傾斜するように結
合せしめられていることにある。
子アレイを用いた光源装置を提供する。 【解決手段】 本発明の特徴は、二次元配列せしめられ
た発光点ＬＰを形成する発光素子アレイと、前記発光点
からの光を収束する収束手段と、前記収束手段を介して
前記光が収束せしめられ、結像点を形成する位置に設け
られた受光手段と、あらかじめ決定された方向に、前記
受光手段に対して相対的に前記結像点を移送する移送手
段とを具備し、前記発光素子アレイは、複数の半導体チ
ップで構成され、前記半導体チップの相対向する隣接端
面Ｓ１，Ｓ２が前記移送方向に対して傾斜するように結
合せしめられていることにある。
Description
【０００１】
【産業上の利用分野】本発明は、半導体発光素子アレイ
を用いた光源装置に係り、特にＬＥＤプリンタやレーザ
プリンタ、レーザディスプレイ、イメージセンサなどに
用いられる光源装置に関する。
を用いた光源装置に係り、特にＬＥＤプリンタやレーザ
プリンタ、レーザディスプレイ、イメージセンサなどに
用いられる光源装置に関する。
【０００２】
【従来の技術】通常のＬＥＤプリンタは、図１１に示す
ように１次元に配列された発光点ＬＰを有する長方形の
ＬＥＤ発光素子チップＣｈ１，Ｃｈ２を一列に接続して
マルチチップヘッドとし、これを光源として用いてい
る。
ように１次元に配列された発光点ＬＰを有する長方形の
ＬＥＤ発光素子チップＣｈ１，Ｃｈ２を一列に接続して
マルチチップヘッドとし、これを光源として用いてい
る。
【０００３】素子配列の高密度化をはかるためにいろい
ろな方法が提案されており、例えば発光点を千鳥状に配
列したチップを形成し、これを接続する方法が提案され
ている（特開平２−１４７２５９号）。この方法では、
１チップ内において発光点が千鳥状に配列されているた
めに、発光点間の距離が広がり、配線スペースが広くな
ることにより、歩留まりが向上する。しかしながら、接
続面のチップ端面は副走査方向（ドラムの回転方向に対
応するＬＥＤチップ面内の方向）に平行であるため、発
光点密度が高くなると、チップ端面と発光点が接近す
る。チップ端面と発光点との距離は、図１２に示すよう
に、チップ切断の位置精度の問題からある値のマージン
が設けられている。発光点と切断端面との間の距離は切
断ダメージの問題から数μm 以上とる必要があるが、チ
ップ切断の位置精度ばらつきが、±５μm以上あること
から端面と発光点との距離のばらつきは５〜１５μmと
なる。１５μmの場合、チップを接続すると３０μmとな
り、 １２００ｄｐｉの２１μmピッチが実現できなくな
ってしまうという問題があった。
ろな方法が提案されており、例えば発光点を千鳥状に配
列したチップを形成し、これを接続する方法が提案され
ている（特開平２−１４７２５９号）。この方法では、
１チップ内において発光点が千鳥状に配列されているた
めに、発光点間の距離が広がり、配線スペースが広くな
ることにより、歩留まりが向上する。しかしながら、接
続面のチップ端面は副走査方向（ドラムの回転方向に対
応するＬＥＤチップ面内の方向）に平行であるため、発
光点密度が高くなると、チップ端面と発光点が接近す
る。チップ端面と発光点との距離は、図１２に示すよう
に、チップ切断の位置精度の問題からある値のマージン
が設けられている。発光点と切断端面との間の距離は切
断ダメージの問題から数μm 以上とる必要があるが、チ
ップ切断の位置精度ばらつきが、±５μm以上あること
から端面と発光点との距離のばらつきは５〜１５μmと
なる。１５μmの場合、チップを接続すると３０μmとな
り、 １２００ｄｐｉの２１μmピッチが実現できなくな
ってしまうという問題があった。
【０００４】また、発光素子列を２列設け、各列を、チ
ップを順次接続したアレイ光源で構成し、この２列を各
々に対応するロッドレンズで感光ドラム面上に一直線に
結像点が配列されるようにした光ヘッドも提案されてい
る（特開平５−９４０８０号）。この方法では、記録密
度の１／２の発光点密度を持つ発光点アレイを各列に設
ければよく発光点密度が低いので実現し易い。しかし、
各列の結像点をドラム面上の端から端まで精度よく位置
合わせを行うことは不可能に近い。現実には発光点の位
置精度はミクロンオーダーが要求されており、極めて困
難である上、組み立てに多大な時間とコストがかかり現
実的ではなかった。
ップを順次接続したアレイ光源で構成し、この２列を各
々に対応するロッドレンズで感光ドラム面上に一直線に
結像点が配列されるようにした光ヘッドも提案されてい
る（特開平５−９４０８０号）。この方法では、記録密
度の１／２の発光点密度を持つ発光点アレイを各列に設
ければよく発光点密度が低いので実現し易い。しかし、
各列の結像点をドラム面上の端から端まで精度よく位置
合わせを行うことは不可能に近い。現実には発光点の位
置精度はミクロンオーダーが要求されており、極めて困
難である上、組み立てに多大な時間とコストがかかり現
実的ではなかった。
【０００５】さらに、発光ダイオードチップの接続にお
ける位置調整を簡単にするために、２つ以上のブロック
に分けられた発光ダイオード列を有する半導体チップを
発光ダイオード列に対してチップ接続端面を９０度から
５度傾けるようにした発光ダイオードアレイヘッドが示
されている（特開昭５９−１６４１６１号）。この技術
は、チップ接続の際の位置調整を簡単にするものである
が、発光ダイオード列を２つ以上のブロックに分ける
と、電極配線を片側に配置させなければならないことか
ら、その発光点配列密度が高い場合、配線密度が高くな
り、ワイヤボンディングなどの実施が困難となる。従っ
て、発光点密度の高い発光素子アレイには適用できない
という問題があった。また各ブロックの電極配線のスペ
ースの関係から、各ブロックを交互に千鳥配列すること
になり、実質的には２列以上に配列することは難しく、
２次元的に発光点を自由に配列することができないとい
う問題があった。
ける位置調整を簡単にするために、２つ以上のブロック
に分けられた発光ダイオード列を有する半導体チップを
発光ダイオード列に対してチップ接続端面を９０度から
５度傾けるようにした発光ダイオードアレイヘッドが示
されている（特開昭５９−１６４１６１号）。この技術
は、チップ接続の際の位置調整を簡単にするものである
が、発光ダイオード列を２つ以上のブロックに分ける
と、電極配線を片側に配置させなければならないことか
ら、その発光点配列密度が高い場合、配線密度が高くな
り、ワイヤボンディングなどの実施が困難となる。従っ
て、発光点密度の高い発光素子アレイには適用できない
という問題があった。また各ブロックの電極配線のスペ
ースの関係から、各ブロックを交互に千鳥配列すること
になり、実質的には２列以上に配列することは難しく、
２次元的に発光点を自由に配列することができないとい
う問題があった。
【０００６】
【発明が解決しようとする課題】このように、従来のマ
ルチチップの半導体素子アレイでは、チップ接続方向の
素子配列密度を高くすると、チップ接続端面と半導体素
子との間隔が接近してくる。現状では、チップ切断の位
置精度の誤差やチップボンディングの位置精度の誤差が
少なくとも数μm はあるので、チップ切断端面がチップ
接続方向に対して垂直であると、１２００ｄｐｉなどの
高密度の発光点配列のチップを接続することは不可能で
あった。また素子配列密度が高くなってくると、１次元
的な発光点配列では配線スペースやワイヤボンディング
スペースをとることが困難になってくる。従って、発光
点を２次元に配列して発光点間隔を広くとる必要があっ
た。本発明は前記実情に鑑みてなされたもので、チップ
接続方向に対する発光点密度が高く信頼性の高い半導体
発光素子アレイを用いた光源装置を提供することを目的
とする。
ルチチップの半導体素子アレイでは、チップ接続方向の
素子配列密度を高くすると、チップ接続端面と半導体素
子との間隔が接近してくる。現状では、チップ切断の位
置精度の誤差やチップボンディングの位置精度の誤差が
少なくとも数μm はあるので、チップ切断端面がチップ
接続方向に対して垂直であると、１２００ｄｐｉなどの
高密度の発光点配列のチップを接続することは不可能で
あった。また素子配列密度が高くなってくると、１次元
的な発光点配列では配線スペースやワイヤボンディング
スペースをとることが困難になってくる。従って、発光
点を２次元に配列して発光点間隔を広くとる必要があっ
た。本発明は前記実情に鑑みてなされたもので、チップ
接続方向に対する発光点密度が高く信頼性の高い半導体
発光素子アレイを用いた光源装置を提供することを目的
とする。
【０００７】
【課題を解決するための手段】本発明の特徴は、二次元
配列せしめられた発光点を形成する発光素子アレイと、
前記発光点からの光を収束する収束手段と、前記収束手
段を介して前記光が収束せしめられ、結像点を形成する
位置に設けられた受光手段と、あらかじめ決定された方
向に、前記受光手段に対して相対的に前記結像点を移送
する移送手段とを具備し、前記発光素子アレイは、複数
の半導体チップで構成され、前記半導体チップの相対向
する隣接端面が前記移送方向に対して傾斜するように結
合せしめられていることにある。
配列せしめられた発光点を形成する発光素子アレイと、
前記発光点からの光を収束する収束手段と、前記収束手
段を介して前記光が収束せしめられ、結像点を形成する
位置に設けられた受光手段と、あらかじめ決定された方
向に、前記受光手段に対して相対的に前記結像点を移送
する移送手段とを具備し、前記発光素子アレイは、複数
の半導体チップで構成され、前記半導体チップの相対向
する隣接端面が前記移送方向に対して傾斜するように結
合せしめられていることにある。
【０００８】望ましくは、前記発光素子アレイは、接続
端面が、隣接するチップの最近接発光点を結ぶ直線を垂
直二等分する直線となるように形成されている。
端面が、隣接するチップの最近接発光点を結ぶ直線を垂
直二等分する直線となるように形成されている。
【０００９】本発明の第２の特徴は、二次元配列せしめ
られた複数の光電変換部を構成する光電変換素子アレイ
装置において、前記光電変換素子アレイ装置は、２次元
配列された複数の光電変換部を具備してなる複数の半導
体チップが１列に配列せしめられて構成され、前記半導
体チップの相対向する隣接端面が前記光電変換部の主配
列方向に対して傾斜するように結合せしめられているこ
とにある。
られた複数の光電変換部を構成する光電変換素子アレイ
装置において、前記光電変換素子アレイ装置は、２次元
配列された複数の光電変換部を具備してなる複数の半導
体チップが１列に配列せしめられて構成され、前記半導
体チップの相対向する隣接端面が前記光電変換部の主配
列方向に対して傾斜するように結合せしめられているこ
とにある。
【００１０】本発明の第３の特徴は、半導体基板表面
に、二次元配列せしめられた複数の発光点を有する発光
素子基板を形成する発光素子基板形成工程と、前記発光
素子基板を、所望の位置でダイシングし、複数の発光点
を有する発光素子チップを形成する発光素子チップ形成
工程と、支持基板上に、前記発光素子チップを配列し固
着する発光素子チップ接続工程とを含み、前記収束手段
を介して前記発光点を収束することによって形成される
複数の結像点を受光手段で受光すべく、あらかじめ決定
された移送方向に沿って前記受光手段に対して相対的に
前記結像点を移送するように構成された光源装置の製造
方法において、前記半導体チップ形成工程および半導体
素子チップ接続工程を、前記半導体チップの相対向する
隣接端面が前記移送方向に対して所望の角度だけ傾斜す
るようにダイシングされ接続せしめる工程としたことに
ある。
に、二次元配列せしめられた複数の発光点を有する発光
素子基板を形成する発光素子基板形成工程と、前記発光
素子基板を、所望の位置でダイシングし、複数の発光点
を有する発光素子チップを形成する発光素子チップ形成
工程と、支持基板上に、前記発光素子チップを配列し固
着する発光素子チップ接続工程とを含み、前記収束手段
を介して前記発光点を収束することによって形成される
複数の結像点を受光手段で受光すべく、あらかじめ決定
された移送方向に沿って前記受光手段に対して相対的に
前記結像点を移送するように構成された光源装置の製造
方法において、前記半導体チップ形成工程および半導体
素子チップ接続工程を、前記半導体チップの相対向する
隣接端面が前記移送方向に対して所望の角度だけ傾斜す
るようにダイシングされ接続せしめる工程としたことに
ある。
【００１１】
【作用】かかる構成によれば、主走査方向の発光点の配
列密度は所望の状態に保持しつつ、最近接発光点までの
距離を拡大することができる。
列密度は所望の状態に保持しつつ、最近接発光点までの
距離を拡大することができる。
【００１２】そしてその最近接発光点を結ぶ直線を２等
分し、かつ発光点配列とほぼ平行な直線をチップ接続端
面とすることにより、チップ切断の誤差などが問題にな
らない程度まで発光点とチップ端面との間隔を広くとる
ことができ、主走査方向の高密度化を実現することが可
能となる。
分し、かつ発光点配列とほぼ平行な直線をチップ接続端
面とすることにより、チップ切断の誤差などが問題にな
らない程度まで発光点とチップ端面との間隔を広くとる
ことができ、主走査方向の高密度化を実現することが可
能となる。
【００１３】隣接するチップの最近接発光点までの間隔
を広くとることができるので，チップ切断位置のマージ
ンを大きくとることができると共にチップボンディング
に際して、位置のマージンを大きくとることができる。
を広くとることができるので，チップ切断位置のマージ
ンを大きくとることができると共にチップボンディング
に際して、位置のマージンを大きくとることができる。
【００１４】チップ端面から発光点までの間隔を大きく
とることができるため、チップ切断のダメージを最小限
に抑えることができる。
とることができるため、チップ切断のダメージを最小限
に抑えることができる。
【００１５】また、主走査方向の発光点密度を高密度に
したマルチチップ半導体アレイ素子を実現することがで
きる。
したマルチチップ半導体アレイ素子を実現することがで
きる。
【００１６】１チップ内の最近接発光点の間隔を大きく
とることができるため、電極のスペースが広く、電極形
成が容易で、高歩留まりを実現することができる。ま
た、発光点近傍における放熱性がよく、半導体素子の劣
化を低減することができる。
とることができるため、電極のスペースが広く、電極形
成が容易で、高歩留まりを実現することができる。ま
た、発光点近傍における放熱性がよく、半導体素子の劣
化を低減することができる。
【００１７】１チップのサイズを適宜変更すれば、１チ
ップ内に配列される素子数を変更することができるた
め、良品歩留まりの高いチップサイズを簡単に選択する
ことができる。
ップ内に配列される素子数を変更することができるた
め、良品歩留まりの高いチップサイズを簡単に選択する
ことができる。
【００１８】また、１チップのサイズを自由に変更する
ことができるため、１チップ内の半導体素子の歩留まり
が高くなるようにサイズを設定することができ、低コス
ト化をはかることが可能となる。
ことができるため、１チップ内の半導体素子の歩留まり
が高くなるようにサイズを設定することができ、低コス
ト化をはかることが可能となる。
【００１９】なお、以上の構成は発光点のみならず受光
点にも適用可能である。つまり、光電変換部を配列した
光電変換素子アレイ装置に適用可能である。
点にも適用可能である。つまり、光電変換部を配列した
光電変換素子アレイ装置に適用可能である。
【００２０】また、２次元の結像点配列を結像点の相対
的な移動方向に垂直となるような軸上に投影したその一
次元配列が、一定の周期をなすように構成することによ
り、実質的に高密度で信頼性の高い光源を得ることがで
きる。
的な移動方向に垂直となるような軸上に投影したその一
次元配列が、一定の周期をなすように構成することによ
り、実質的に高密度で信頼性の高い光源を得ることがで
きる。
【００２１】さらにまた各発光素子への電流供給のため
の電極が、発光点配列の両側に別れて配線されているこ
とを特徴とする。
の電極が、発光点配列の両側に別れて配線されているこ
とを特徴とする。
【００２２】さらにまた各発光素子への電流供給のため
の電極がマトリックス配線であることを特徴とする。
の電極がマトリックス配線であることを特徴とする。
【００２３】なお光源装置においては、結像手段が発光
素子アレイからのすべての光線をその口径内に含むフィ
ールドレンズと、これを精度よく結像するための結像レ
ンズで構成するようにすれば、より高精度で信頼性の高
い光源を得ることができる。また結像手段をマイクロレ
ンズアレイで構成しても良い。
素子アレイからのすべての光線をその口径内に含むフィ
ールドレンズと、これを精度よく結像するための結像レ
ンズで構成するようにすれば、より高精度で信頼性の高
い光源を得ることができる。また結像手段をマイクロレ
ンズアレイで構成しても良い。
【００２４】さらにまた、結像信号を受け取る手段を感
光ドラムで構成するとともに、結像点の移送は、感光ド
ラムの回転によって達成するようにしてもよい。
光ドラムで構成するとともに、結像点の移送は、感光ド
ラムの回転によって達成するようにしてもよい。
【００２５】また結像点の移送手段は、ビーム走査機構
によって達成しても良い。
によって達成しても良い。
【００２６】
【実施例】以下、本発明について、図面を参照しつつ詳
細に説明する。図１は、本発明実施例の光源装置に用い
られる面発光型レーザアレイ装置の説明図、図２は概要
図、図３は同装置の平面説明図、図４(a)および(b)は要
部の断面図および上面図である。このレーザアレイ装置
は図１に示すように第１辺が主走査方向に平行な素子配
列となるように平行四辺形状のチップに分離し、第１辺
に隣接した第２辺がそれぞれ隣接素子の該当する辺に相
対向するように接続したことを特徴とする。
細に説明する。図１は、本発明実施例の光源装置に用い
られる面発光型レーザアレイ装置の説明図、図２は概要
図、図３は同装置の平面説明図、図４(a)および(b)は要
部の断面図および上面図である。このレーザアレイ装置
は図１に示すように第１辺が主走査方向に平行な素子配
列となるように平行四辺形状のチップに分離し、第１辺
に隣接した第２辺がそれぞれ隣接素子の該当する辺に相
対向するように接続したことを特徴とする。
【００２７】このレーザアレイ装置は、ｎ個のレーザチ
ップを配列して形成され、各レーザチップは２×１０18
／cm3シリコンドープのｎ型 GaAs基板１とこの上層に有
機金属気相成長法（ＭＯＣＶＤ）を用いて形成された膜
厚０．２μm の３×１０18／cm3のシリコンドープｎ型
GaAsバッファ層２と、バッファ層２の上層に形成された
３×１シリコンドープのｎ型半導体多層反射膜３と、さ
らにこの上層に形成された量子井戸活性層４と、３×１
０18ベリリウムドープのｐ型半導体多層反射膜５と、２
×１０19／cm3、膜厚１０nmの高濃度ドープのGaAsコンタ
クト層との積層構造体からなり、非発光領域をプロトン
注入により形成し、電極パターン６を形成することによ
り得られ、直径５μm の円形状の発光点ＬＰが配列形成
されている。そして、この図２に拡大説明図を示すよう
に主走査方向に沿って１列に配置されるとともに副走査
方向に４行となるように発光点が配列されたレーザチッ
プが、この発光点の主配列方向（主走査方向に）対して
端面Ｓ１，Ｓ２が６０度の角度をなすように配列接続せ
しめられている。
ップを配列して形成され、各レーザチップは２×１０18
／cm3シリコンドープのｎ型 GaAs基板１とこの上層に有
機金属気相成長法（ＭＯＣＶＤ）を用いて形成された膜
厚０．２μm の３×１０18／cm3のシリコンドープｎ型
GaAsバッファ層２と、バッファ層２の上層に形成された
３×１シリコンドープのｎ型半導体多層反射膜３と、さ
らにこの上層に形成された量子井戸活性層４と、３×１
０18ベリリウムドープのｐ型半導体多層反射膜５と、２
×１０19／cm3、膜厚１０nmの高濃度ドープのGaAsコンタ
クト層との積層構造体からなり、非発光領域をプロトン
注入により形成し、電極パターン６を形成することによ
り得られ、直径５μm の円形状の発光点ＬＰが配列形成
されている。そして、この図２に拡大説明図を示すよう
に主走査方向に沿って１列に配置されるとともに副走査
方向に４行となるように発光点が配列されたレーザチッ
プが、この発光点の主配列方向（主走査方向に）対して
端面Ｓ１，Ｓ２が６０度の角度をなすように配列接続せ
しめられている。
【００２８】次にこのレーザアレイ装置の製造工程に従
って詳細に説明する。
って詳細に説明する。
【００２９】まず２×１００18／cm3シリコンドープの
（１００）ｎ型GaAs結晶で構成されたｎ型 GaAs基板１
表面に、有機金属気相成長法（ＭＯＣＶＤ）により膜厚
０．２μm のGaAsバッファ層２を形成する。成長に際し
ては、原料ガスとしてトリエチルガリウム（TEGa），ト
リエチルアルミニウム（TEAl），トリエチルインジウム
（TEIn），アルシン（ AsH3 ）を使用し、成長温度６
００℃、反応管内を１×１０-4 Ｐａに減圧し、水素キ
ャリアガスをも含めて全ガス流量を４リットル／分とし
た。またドーピング用の不純物として、シリコン（Si）
を用いた。
（１００）ｎ型GaAs結晶で構成されたｎ型 GaAs基板１
表面に、有機金属気相成長法（ＭＯＣＶＤ）により膜厚
０．２μm のGaAsバッファ層２を形成する。成長に際し
ては、原料ガスとしてトリエチルガリウム（TEGa），ト
リエチルアルミニウム（TEAl），トリエチルインジウム
（TEIn），アルシン（ AsH3 ）を使用し、成長温度６
００℃、反応管内を１×１０-4 Ｐａに減圧し、水素キ
ャリアガスをも含めて全ガス流量を４リットル／分とし
た。またドーピング用の不純物として、シリコン（Si）
を用いた。
【００３０】次に、このｎ型GaAsバッファ層２表面にｎ
型半導体多層反射膜３を形成する。まず、ＭＯＣＶＤ装
置の反応管内に所望の分圧のTEGaと、TEAlと、 AsH3を
流し、GaAlAs層を成長させる。次にそのままでガスを切
り替え、 AsH3 、TEAlを所望の分圧で、反応管内に供給
すればAlAs層が形成される。さらにＭＯＣＶＤ装置の反
応管内にTEGaと、TEAlと、AsH3とを流しGaAlAs層を成長
させる。このようにして膜厚９．９nmのAl0.58Ga0.42A
s、膜厚６０．４nmのAlAs，膜厚５１．５nmのAl0.16Ga
0.84Asの積層体を２７．５周期繰り返した積層構造でｎ
型半導体多層反射膜を形成する。続いてＭＯＣＶＤ装置
に、TEGaと、TEAlと、 AsH3 とを所望の分圧にして流し
順次、膜厚７．０nmのAl0.30Ga0.70As、膜厚１０nmのAl
As，膜厚８９．８nmのAl0.60Ga0.40Asの積層体を４周期
繰り返した積層構造で活性層４を形成する。
型半導体多層反射膜３を形成する。まず、ＭＯＣＶＤ装
置の反応管内に所望の分圧のTEGaと、TEAlと、 AsH3を
流し、GaAlAs層を成長させる。次にそのままでガスを切
り替え、 AsH3 、TEAlを所望の分圧で、反応管内に供給
すればAlAs層が形成される。さらにＭＯＣＶＤ装置の反
応管内にTEGaと、TEAlと、AsH3とを流しGaAlAs層を成長
させる。このようにして膜厚９．９nmのAl0.58Ga0.42A
s、膜厚６０．４nmのAlAs，膜厚５１．５nmのAl0.16Ga
0.84Asの積層体を２７．５周期繰り返した積層構造でｎ
型半導体多層反射膜を形成する。続いてＭＯＣＶＤ装置
に、TEGaと、TEAlと、 AsH3 とを所望の分圧にして流し
順次、膜厚７．０nmのAl0.30Ga0.70As、膜厚１０nmのAl
As，膜厚８９．８nmのAl0.60Ga0.40Asの積層体を４周期
繰り返した積層構造で活性層４を形成する。
【００３１】同様にしてガスを切り替え、膜厚９．９nm
のAl0.58Ga0.42As、膜厚６０．４nmのAlAs，膜厚５１．
５nmのAl0.16Ga0.84Asの積層体を１９周期繰り返した積
層構造でｐ型半導体多層反射膜５を形成する。この後、
２×１０19／cm3、膜厚１０nmの高濃度ドープのGaAsコン
タクト層６ｃを形成し、最後に、プロトン注入により非
発光領域を形成し、直径５μm の円形状の発光点ＬＰを
形成する。発光点の配列パターン６は、主走査方向に
２１μmピッチ、副走査方向には３６μm ピッチの４列
とした。ただし、ダイシングマシーンで切断する場所の
第１列目の発光点と第４列目の発光点との間の主走査方
向のピッチは２１μm より大きくした。さらに電流注入
のためのAuZn層からなるｐ側電極パターン６を形成す
る。ここでボンディングパッドＢＰは副走査方向の両側
に引き出して形成した。この後、GaAs基板の裏面全体に
AuGeNi層を蒸着してｎ側電極７を形成する。
のAl0.58Ga0.42As、膜厚６０．４nmのAlAs，膜厚５１．
５nmのAl0.16Ga0.84Asの積層体を１９周期繰り返した積
層構造でｐ型半導体多層反射膜５を形成する。この後、
２×１０19／cm3、膜厚１０nmの高濃度ドープのGaAsコン
タクト層６ｃを形成し、最後に、プロトン注入により非
発光領域を形成し、直径５μm の円形状の発光点ＬＰを
形成する。発光点の配列パターン６は、主走査方向に
２１μmピッチ、副走査方向には３６μm ピッチの４列
とした。ただし、ダイシングマシーンで切断する場所の
第１列目の発光点と第４列目の発光点との間の主走査方
向のピッチは２１μm より大きくした。さらに電流注入
のためのAuZn層からなるｐ側電極パターン６を形成す
る。ここでボンディングパッドＢＰは副走査方向の両側
に引き出して形成した。この後、GaAs基板の裏面全体に
AuGeNi層を蒸着してｎ側電極７を形成する。
【００３２】このようにして形成されたレーザ基板をダ
イシングマシンにより、第１列目の発光点と第４列目の
発光点との間を発光点配列方向と平行に切断し、平行四
辺形形状のチップを切り出した。このときのチップ端面
と発光点の距離は約３０μmとし、主走査方向のチップ
長さは５mm、副走査方向のチップ幅は１mmとした。この
チップをダイボンディングマシーンでセラミック板に６
０個固着接続し、最終的には３００mm長さのレーザアレ
イ装置を作製した。
イシングマシンにより、第１列目の発光点と第４列目の
発光点との間を発光点配列方向と平行に切断し、平行四
辺形形状のチップを切り出した。このときのチップ端面
と発光点の距離は約３０μmとし、主走査方向のチップ
長さは５mm、副走査方向のチップ幅は１mmとした。この
チップをダイボンディングマシーンでセラミック板に６
０個固着接続し、最終的には３００mm長さのレーザアレ
イ装置を作製した。
【００３３】そのチップ接続後の位置関係は図３に示す
ように、同じ列の発光点の主走査方向の間隔が８４μm
で、隣接するチップの最近接発光点の間隔は７２μm と
した。これにより、長手方向には２１μm ピッチと高密
度の発光点密度を達成することができた。
ように、同じ列の発光点の主走査方向の間隔が８４μm
で、隣接するチップの最近接発光点の間隔は７２μm と
した。これにより、長手方向には２１μm ピッチと高密
度の発光点密度を達成することができた。
【００３４】なお、前記実施例では、各チップを１直線
状に配列したが、このチップを図２，図３の副走査方向
に平行移動し、千鳥状の配置にして接続することもでき
る。この場合、隣接するチップの最近接発光点の距離は
さらに拡大され、チップ接続端面と発光点との間のマー
ジンを大きくとることができる。
状に配列したが、このチップを図２，図３の副走査方向
に平行移動し、千鳥状の配置にして接続することもでき
る。この場合、隣接するチップの最近接発光点の距離は
さらに拡大され、チップ接続端面と発光点との間のマー
ジンを大きくとることができる。
【００３５】次に、本発明の第２の実施例について説明
する。前記第１の実施例では、ｐ側電極を裏面に形成し
たが、この例ではｎ側電極ｐ側電極共に表面側に取り出
し、マトリックス配線を行う。発光点の形成のためのプ
ロトン注入まで前記実施例と同様にして面発光レーザを
形成するが、電極形成に際し、図５に示すように発光点
ＬＰの横方向の電極をｐ側電極１６とし、斜め方向の電
極をｎ側電極１７とした。
する。前記第１の実施例では、ｐ側電極を裏面に形成し
たが、この例ではｎ側電極ｐ側電極共に表面側に取り出
し、マトリックス配線を行う。発光点の形成のためのプ
ロトン注入まで前記実施例と同様にして面発光レーザを
形成するが、電極形成に際し、図５に示すように発光点
ＬＰの横方向の電極をｐ側電極１６とし、斜め方向の電
極をｎ側電極１７とした。
【００３６】製造に際しては、各層を形成し、プロトン
注入により発光点を形成した後、各発光点の近傍にｎ型
半導体多層反射膜に達するまで矩形のエッチングを施
し、この上層にｎ側電極１７となるAuGeNi膜を蒸着し、
パターニングする。
注入により発光点を形成した後、各発光点の近傍にｎ型
半導体多層反射膜に達するまで矩形のエッチングを施
し、この上層にｎ側電極１７となるAuGeNi膜を蒸着し、
パターニングする。
【００３７】次に絶縁層として窒化シリコン層をスパッ
タリング法により形成し、ｎ側電極のボンディングパッ
ドに相当する部分と、発光点に対して前記矩形の部分に
対して反対側の部分に位置する矩形部分とに、開口を形
成し、さらに前記矩形部分にコンタクトするようにｐ側
電極１６を形成する。
タリング法により形成し、ｎ側電極のボンディングパッ
ドに相当する部分と、発光点に対して前記矩形の部分に
対して反対側の部分に位置する矩形部分とに、開口を形
成し、さらに前記矩形部分にコンタクトするようにｐ側
電極１６を形成する。
【００３８】このようにして形成されたマトリックス配
線の面発光アレイレーザを、前記第１の実施例と同様に
発光点に対して斜めに（θ＝６０度）なるように切断
し、平行四辺形のチップを作製した。
線の面発光アレイレーザを、前記第１の実施例と同様に
発光点に対して斜めに（θ＝６０度）なるように切断
し、平行四辺形のチップを作製した。
【００３９】そしてこれらをセラミック基板上に載置し
て固着接続し、長手方向の発光点密度の高いレーザアレ
イ装置を得る。
て固着接続し、長手方向の発光点密度の高いレーザアレ
イ装置を得る。
【００４０】この例では発光点密度は前記第１の実施例
と同様であるが、このように電極をマトリックス配線す
ることにより電極配線数を約１／４に低減することがで
き、配線スペースに余裕をもたせることができ、配線接
触を防ぐことができ歩留まりが大幅に向上する。
と同様であるが、このように電極をマトリックス配線す
ることにより電極配線数を約１／４に低減することがで
き、配線スペースに余裕をもたせることができ、配線接
触を防ぐことができ歩留まりが大幅に向上する。
【００４１】次に本発明の第３の実施例として、前記第
１および第２の実施例で説明したレーザアレイ装置を用
いて形成した光源装置について説明する。
１および第２の実施例で説明したレーザアレイ装置を用
いて形成した光源装置について説明する。
【００４２】この光源装置は図６に示すように、前記第
１の実施例で形成したマルチチップレーザアレイ装置１
０を発光点の前面にすべての発光点の光束を結像レンズ
３０に導くためのフィールドレンズ２０と、フィールド
レンズ２０の前方に配設され、感光ドラム４０上に結像
する結像レンズ３０とから構成されている。
１の実施例で形成したマルチチップレーザアレイ装置１
０を発光点の前面にすべての発光点の光束を結像レンズ
３０に導くためのフィールドレンズ２０と、フィールド
レンズ２０の前方に配設され、感光ドラム４０上に結像
する結像レンズ３０とから構成されている。
【００４３】この光源装置によれば、感光ドラム面上に
１対１の倍率で主走査方向に１２００ｄｐｉの結像点密
度の高画質印字を達成することが可能となる。
１対１の倍率で主走査方向に１２００ｄｐｉの結像点密
度の高画質印字を達成することが可能となる。
【００４４】次に本発明の第４の実施例として、前記第
１および第２の実施例で説明したレーザアレイ装置を用
いて形成した光源装置について説明する。
１および第２の実施例で説明したレーザアレイ装置を用
いて形成した光源装置について説明する。
【００４５】この光源装置は図７に示すように、前記第
１の実施例で形成したマルチチップレーザアレイ装置１
０を発光点の前面にすべての発光点の光束をフィールド
レンズ結像レンズ５０に導き、さらに球面ミラー６０を
介してポリゴンミラー７０、ｆθレンズ７１に導き平面
ミラー８０で反射しスクリーン面９０に導くようになっ
ている。
１の実施例で形成したマルチチップレーザアレイ装置１
０を発光点の前面にすべての発光点の光束をフィールド
レンズ結像レンズ５０に導き、さらに球面ミラー６０を
介してポリゴンミラー７０、ｆθレンズ７１に導き平面
ミラー８０で反射しスクリーン面９０に導くようになっ
ている。
【００４６】この装置では簡単に高精彩度の映像を大画
面に映し出すことができる。
面に映し出すことができる。
【００４７】なお前記実施例ではマルチチップレーザア
レイを１個用いた例について説明したが、赤色、緑色、
青色を出射する３種類のマルチチップレーザアレイを用
いてもよいことはいうまでもない。
レイを１個用いた例について説明したが、赤色、緑色、
青色を出射する３種類のマルチチップレーザアレイを用
いてもよいことはいうまでもない。
【００４８】次に本発明の第５の実施例として、シリコ
ン基板上に形成したＣＣＤ受光素子アレイチップを接続
して受光素子アレイ装置を構成する例について説明す
る。
ン基板上に形成したＣＣＤ受光素子アレイチップを接続
して受光素子アレイ装置を構成する例について説明す
る。
【００４９】図８に示すように、この受光素子アレイ装
置は、受光点ＳＰが、縦方向に１００μm ピッチ
（ｙ），横方向に８０μm ピッチ（ｘ）で１０×１０の
格子をなすように規則正しく配列された長方形形状にア
レイチップを形成する。
置は、受光点ＳＰが、縦方向に１００μm ピッチ
（ｙ），横方向に８０μm ピッチ（ｘ）で１０×１０の
格子をなすように規則正しく配列された長方形形状にア
レイチップを形成する。
【００５０】このチップでは、受光点の配列方向と、チ
ップ端面とは垂直になっている。この受光素子アレイチ
ップを受光信号の移動方向に対してθ＝ｔａｎ-1(８／
１０0）となる角度θ（４．５７）だけ傾けて、図の基
線にあわせてセラミック基板の上に順次５個のチップＣ
ｈ１，Ｃｈ２…を固着した。かかる構成によれば、基線
方向の受光素子密度は７．９７μm ピッチと高密度であ
るが、隣接するチップの最近接受光点の間隔は１００μ
m と８０μm であり、チップ端面と受光点の間隔を余裕
をもつて広くとることができる。ここでもチップ端面は
最近接受光点を結ぶ線の垂直２等分線上にある。
ップ端面とは垂直になっている。この受光素子アレイチ
ップを受光信号の移動方向に対してθ＝ｔａｎ-1(８／
１０0）となる角度θ（４．５７）だけ傾けて、図の基
線にあわせてセラミック基板の上に順次５個のチップＣ
ｈ１，Ｃｈ２…を固着した。かかる構成によれば、基線
方向の受光素子密度は７．９７μm ピッチと高密度であ
るが、隣接するチップの最近接受光点の間隔は１００μ
m と８０μm であり、チップ端面と受光点の間隔を余裕
をもつて広くとることができる。ここでもチップ端面は
最近接受光点を結ぶ線の垂直２等分線上にある。
【００５１】このように格子状に規則正しく配列された
受光点をもつ長方形チップを斜めに傾けて接続するのみ
で、チップ繋ぎ面の受光点間隔がひろく、切断しやすく
かつ固定し易くかつ受光点の配列密度の高いマルチチッ
プ受光素子アレイ装置を得ることができる。
受光点をもつ長方形チップを斜めに傾けて接続するのみ
で、チップ繋ぎ面の受光点間隔がひろく、切断しやすく
かつ固定し易くかつ受光点の配列密度の高いマルチチッ
プ受光素子アレイ装置を得ることができる。
【００５２】なお、配列数やピッチについては前記実施
例に限定されることなく適宜変更可能である。
例に限定されることなく適宜変更可能である。
【００５３】また、前記実施例では、受光手段としてＣ
ＣＤ受光素子アレイチップを用いたが、アモルファスシ
リコン受光素子あるいは多結晶シリコン受光素子等を用
いても良いことはいうまでもない。
ＣＤ受光素子アレイチップを用いたが、アモルファスシ
リコン受光素子あるいは多結晶シリコン受光素子等を用
いても良いことはいうまでもない。
【００５４】なお、以上に示した実施例では、各チップ
は平行四辺形または長方形をなすように切断をおこなっ
たがこれに限定されることなく図９(a) および(b) に示
すように矩形でも長方形でも三角形でもよい。
は平行四辺形または長方形をなすように切断をおこなっ
たがこれに限定されることなく図９(a) および(b) に示
すように矩形でも長方形でも三角形でもよい。
【００５５】さらにまた図１０に示すように、少なくと
も２つの三角形状のチップの間に台形状のチップを配列
した構造も有効である。なおこの例では、円形などの半
導体ウェハから平行四辺形などのチップを切り出した後
に残る、切り端部分を三角形形状で有効に切り出し利用
することができるという効果がある。
も２つの三角形状のチップの間に台形状のチップを配列
した構造も有効である。なおこの例では、円形などの半
導体ウェハから平行四辺形などのチップを切り出した後
に残る、切り端部分を三角形形状で有効に切り出し利用
することができるという効果がある。
【００５６】
【発明の効果】以上説明してきたように、本発明によれ
ば、主走査方向の発光点の配列密度は所望の状態に保持
しつつ、最近接発光点までの距離を拡大することができ
る。
ば、主走査方向の発光点の配列密度は所望の状態に保持
しつつ、最近接発光点までの距離を拡大することができ
る。
【００５７】そしてその最近接発光点を結ぶ直線を２等
分し、かつ発光点配列とほぼ平行な直線をチップ接続端
面とすることにより、チップ切断の誤差などが問題にな
らない程度まで発光点とチップ端面との間隔を広くとる
ことができ、主走査方向の高密度化を実現することが可
能となる。
分し、かつ発光点配列とほぼ平行な直線をチップ接続端
面とすることにより、チップ切断の誤差などが問題にな
らない程度まで発光点とチップ端面との間隔を広くとる
ことができ、主走査方向の高密度化を実現することが可
能となる。
【図１】本発明実施例の光源装置に用いられる面発光型
レーザアレイ装置の説明図
レーザアレイ装置の説明図
【図２】同装置の概要図
【図３】同装置の平面図
【図４】同装置の要部の断面図および上面図
【図５】本発明の第２の実施例のレーザアレイを示す図
【図６】本発明の第３の実施例の光源装置を示す図
【図７】本発明の第４の実施例の光源装置を示す図
【図８】本発明の第５の実施例の受光素子アレイを示す
図
図
【図９】本発明の他の実施例のチップ配列を示す図
【図１０】本発明の他の実施例の発光点とチップ配列と
を示す図
を示す図
【図１１】従来例のＬＥＤプリンタ用光源の発光素子ア
レイを示す図
レイを示す図
【図１２】従来例のマルチチップアレイを示す図
１ ｎ型GaAs基板 ２ ｎ型バッファ層 ３ ｎ型半導体多層反射膜 ４ 活性層 ５ ｐ型半導体多層反射膜 ６ｃ ｐ型コンタクト層 ６ ｐ側電極 ７ ｎ側電極 １０ マルチチップレーザアレイ装置 ２０ フィールドレンズ ３０ 結像レンズ ４０ 感光ドラム ５０ 結像レンズ ６０ 球面ミラー ７０ ポリゴンミラー ７１ ｆθレンズ ８０ 平面ミラー ９０ スクリーン面 ＬＰ 発光点 ＢＰ ボンディングパッド Ｃｈ１，Ｃｈ２ 半導体チップ ＳＰ 受光点
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｓ 3/18 Ｈ０４Ｎ 1/04 １０１ (72)発明者 植木 伸明 神奈川県海老名市本郷2274番地 富士ゼロ ックス株式会社海老名事業所内 (72)発明者 布施 マリオ 神奈川県海老名市本郷2274番地 富士ゼロ ックス株式会社海老名事業所内
Claims (4)
- 【請求項１】 二次元配列せしめられた発光点を形成す
る発光素子アレイと、 前記発光点からの光を収束する収束手段と、 前記収束手段を介して前記光が収束せしめられ、結像点
を形成する位置に設けられた受光手段と、 あらかじめ決定された方向に、前記受光手段に対して相
対的に前記結像点を移送する移送手段とを具備し、 前記発光素子アレイは、複数の半導体チップで構成さ
れ、前記半導体チップの相対向する隣接端面が前記移送
方向に対して傾斜するように結合せしめられていること
を特徴とする半導体発光素子アレイを用いた光源装置。 - 【請求項２】 前記発光素子アレイは、接続端面が、隣
接するチップの最近接発光点を結ぶ直線を垂直二等分す
る直線となるように形成されていることを特徴とする請
求項１記載の半導体発光素子アレイを用いた光源装置。 - 【請求項３】 二次元配列せしめられた複数の光電変換
部を構成する光電変換素子アレイ装置において、 前記光電変換素子アレイは、２次元配列された複数の光
電変換部を具備してなる複数の半導体チップが１列に配
列せしめられて構成され、 前記半導体チップの相対向する隣接端面が前記光電変換
部の主配列方向に対して傾斜するように結合せしめられ
ていることを特徴とする光電変換素子アレイ装置。 - 【請求項４】 半導体基板表面に、二次元配列せしめら
れた複数の発光点を有する発光素子基板を形成する発光
素子基板形成工程と、 前記発光素子基板を、所望の位置でダイシングし、複数
の発光点を有する発光素子チップを形成する発光素子チ
ップ形成工程と、 支持基板上に、前記発光素子チップを配列し固着する発
光素子チップ接続工程とを含み、 前記収束手段を介して前記発光点を収束することによっ
て形成される複数の結像点を受光手段で受光すべく、あ
らかじめ決定された移送方向に沿って前記受光手段に対
して相対的に前記結像点を移送するように構成された光
源装置の製造方法において、 前記半導体チップ形成工程および半導体素子チップ接続
工程は、前記半導体チップの相対向する隣接端面が前記
移送方向に対して所望の角度だけ傾斜するようにダイシ
ングされ接続せしめる工程であることを特徴とする半導
体発光素子アレイを用いた光源装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7496196A JP3612850B2 (ja) | 1996-03-28 | 1996-03-28 | 光電変換素子アレイ装置、半導体発光素子アレイを用いた光源装置、およびその製造方法 |
| US08/827,358 US5990494A (en) | 1996-03-28 | 1997-03-27 | Optoelectro transducer array, and light-emitting device array and fabrication process thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7496196A JP3612850B2 (ja) | 1996-03-28 | 1996-03-28 | 光電変換素子アレイ装置、半導体発光素子アレイを用いた光源装置、およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09266329A true JPH09266329A (ja) | 1997-10-07 |
| JP3612850B2 JP3612850B2 (ja) | 2005-01-19 |
Family
ID=13562427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7496196A Expired - Fee Related JP3612850B2 (ja) | 1996-03-28 | 1996-03-28 | 光電変換素子アレイ装置、半導体発光素子アレイを用いた光源装置、およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5990494A (ja) |
| JP (1) | JP3612850B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007242686A (ja) * | 2006-03-06 | 2007-09-20 | Ricoh Co Ltd | 面発光レーザアレイおよびそれを備えた画像形成装置 |
| JP2008227467A (ja) * | 2007-02-16 | 2008-09-25 | Canon Inc | 発光素子アレイチップおよび露光光源装置 |
| JP2013062279A (ja) * | 2011-09-12 | 2013-04-04 | Stanley Electric Co Ltd | 半導体発光素子アレイ及び車両用灯具 |
| JP2018032799A (ja) * | 2016-08-25 | 2018-03-01 | Ｈｏｙａ Ｃａｎｄｅｏ Ｏｐｔｒｏｎｉｃｓ株式会社 | 光照射装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3824497B2 (ja) * | 2001-04-18 | 2006-09-20 | 株式会社沖データ | 発光素子アレイ |
| EP2812928B1 (en) * | 2012-02-10 | 2019-04-17 | Facebook Technologies, LLC | Light emitting diode chip |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4728999A (en) * | 1980-06-25 | 1988-03-01 | Pitney Bowes Inc. | Light emitting diode assembly |
| JPS59164161A (ja) * | 1983-03-09 | 1984-09-17 | Mitsubishi Electric Corp | 発光ダイオ−ドアレイヘツド |
| JPH02147259A (ja) * | 1988-11-29 | 1990-06-06 | Nec Corp | Ｌｅｄヘッド |
| JPH0594080A (ja) * | 1991-10-03 | 1993-04-16 | Matsushita Electric Ind Co Ltd | 光ヘツド |
-
1996
- 1996-03-28 JP JP7496196A patent/JP3612850B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-27 US US08/827,358 patent/US5990494A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007242686A (ja) * | 2006-03-06 | 2007-09-20 | Ricoh Co Ltd | 面発光レーザアレイおよびそれを備えた画像形成装置 |
| JP2008227467A (ja) * | 2007-02-16 | 2008-09-25 | Canon Inc | 発光素子アレイチップおよび露光光源装置 |
| JP2013062279A (ja) * | 2011-09-12 | 2013-04-04 | Stanley Electric Co Ltd | 半導体発光素子アレイ及び車両用灯具 |
| JP2018032799A (ja) * | 2016-08-25 | 2018-03-01 | Ｈｏｙａ Ｃａｎｄｅｏ Ｏｐｔｒｏｎｉｃｓ株式会社 | 光照射装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5990494A (en) | 1999-11-23 |
| JP3612850B2 (ja) | 2005-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5317170A (en) | High density, independently addressable, surface emitting semiconductor laser/light emitting diode arrays without a substrate | |
| US5357536A (en) | Method and apparatus for the positioning of laser diodes | |
| US6163036A (en) | Light emitting element module with a parallelogram-shaped chip and a staggered chip array | |
| US5684523A (en) | Optical line printhead and an LED chip used therefor | |
| US5402436A (en) | Nonmonolithic array structure of multiple beam diode lasers | |
| US20020153529A1 (en) | LED array with optical isolation structure and method of manufacturing the same | |
| EP0844707B1 (en) | Multiple beam light source device and multiple beam scanning optical apparatus using the device | |
| JP3612850B2 (ja) | 光電変換素子アレイ装置、半導体発光素子アレイを用いた光源装置、およびその製造方法 | |
| JP3386571B2 (ja) | デュアル・ビーム半導体レーザーの製造方法 | |
| JP3602929B2 (ja) | ３族窒化物半導体発光素子 | |
| JPH0542718A (ja) | 半導体発光装置 | |
| JP3708148B2 (ja) | レーザーアレイ | |
| JP3093439B2 (ja) | 半導体発光装置 | |
| US20080198592A1 (en) | Semiconductor light emitting device array chip and exposure light source apparatus | |
| JPS59164161A (ja) | 発光ダイオ−ドアレイヘツド | |
| US5196369A (en) | Method of producing a light emitting diode array device | |
| JP3229403B2 (ja) | 半導体発光装置 | |
| JP2000138417A (ja) | マルチビームレーザダイオード | |
| JPH04211182A (ja) | 光プリンタ用発光ダイオード | |
| JPS6158998B2 (ja) | ||
| JPH08187890A (ja) | 光学ヘッドの製造方法 | |
| JPS62269382A (ja) | 半導体装置 | |
| JPS62268175A (ja) | 半導体レ−ザ装置 | |
| JPH07211934A (ja) | 半導体発光素子アレイ及びその製造方法 | |
| JPH04216684A (ja) | 発光ダイオードアレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041018 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071105 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |