JPH09265101A - 液晶表示素子 - Google Patents
液晶表示素子Info
- Publication number
- JPH09265101A JPH09265101A JP7428496A JP7428496A JPH09265101A JP H09265101 A JPH09265101 A JP H09265101A JP 7428496 A JP7428496 A JP 7428496A JP 7428496 A JP7428496 A JP 7428496A JP H09265101 A JPH09265101 A JP H09265101A
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- liquid crystal
- pixel
- crystal display
- alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】信号線と画素電極との間に発生する横電界の影
響によるディスクリネーションの発生をなくして、高品
質の画像を表示する。 【解決手段】画素電極3を、その上の配向膜の配向処理
方向aにずらして形成し、この画素電極3を、その両側
の信号線11のうちの前記配向処理方向aとは逆方向の
側の信号線11から遠ざけることにより、信号線11と
画素電極3との間に発生する横電界のうち、ディスクリ
ネーションを発生させる向きの横電界を小さくして、前
記横電界の影響によるディスクリネーションの発生をな
くした。
響によるディスクリネーションの発生をなくして、高品
質の画像を表示する。 【解決手段】画素電極3を、その上の配向膜の配向処理
方向aにずらして形成し、この画素電極3を、その両側
の信号線11のうちの前記配向処理方向aとは逆方向の
側の信号線11から遠ざけることにより、信号線11と
画素電極3との間に発生する横電界のうち、ディスクリ
ネーションを発生させる向きの横電界を小さくして、前
記横電界の影響によるディスクリネーションの発生をな
くした。
Description
【0001】
【発明の属する技術分野】この発明はアクティブマトリ
ックス型の液晶表示素子に関するものである。
ックス型の液晶表示素子に関するものである。
【0002】
【従来の技術】アクティブマトリックス型の液晶表示素
子は、行方向および列方向に配列する複数の画素電極
と、これらの画素電極にそれぞれ接続された複数のスイ
ッチング素子と、各画素電極行にそれぞれ沿わせて配線
されその行の前記スイッチング素子にその制御信号を供
給する複数本の走査線と、各画素電極列にそれぞれ沿わ
せて配線されその列の前記スイッチング素子にデータ信
号を供給する信号線とを設けるとともに、その上に配向
膜を形成した一方の基板と、この一方の基板の各画素電
極に対向する対向電極を設けるとともにその上に配向膜
を形成した他方の基板との間に液晶を介在させたもので
あり、多色カラー画像を表示する液晶表示素子では、い
ずれかの基板(通常は対向電極を設ける基板)に、各画
素電極に対応させて赤,緑,青のカラーフィルタを設け
ている。
子は、行方向および列方向に配列する複数の画素電極
と、これらの画素電極にそれぞれ接続された複数のスイ
ッチング素子と、各画素電極行にそれぞれ沿わせて配線
されその行の前記スイッチング素子にその制御信号を供
給する複数本の走査線と、各画素電極列にそれぞれ沿わ
せて配線されその列の前記スイッチング素子にデータ信
号を供給する信号線とを設けるとともに、その上に配向
膜を形成した一方の基板と、この一方の基板の各画素電
極に対向する対向電極を設けるとともにその上に配向膜
を形成した他方の基板との間に液晶を介在させたもので
あり、多色カラー画像を表示する液晶表示素子では、い
ずれかの基板(通常は対向電極を設ける基板)に、各画
素電極に対応させて赤,緑,青のカラーフィルタを設け
ている。
【0003】図5は多色カラー画像を表示する従来のア
クティブマトリックス型液晶表示素子の一部分の正面
図、図6は図5のVI−VI線に沿う拡大断面図、図7は図
5の VII−VII 線に沿う拡大断面図、図8は図5の1つ
の画素部の拡大図であり、ここでは、赤,緑,青の画素
をモザイク状の配列パターンで表示するものを示してい
る。
クティブマトリックス型液晶表示素子の一部分の正面
図、図6は図5のVI−VI線に沿う拡大断面図、図7は図
5の VII−VII 線に沿う拡大断面図、図8は図5の1つ
の画素部の拡大図であり、ここでは、赤,緑,青の画素
をモザイク状の配列パターンで表示するものを示してい
る。
【0004】この液晶表示素子の一対の基板1,2は、
ガラス等からなる透明基板であり、その一方の基板、例
えば裏面側の基板(以下、裏側基板という)1の内面に
は、複数の透明な画素電極3が、行方向(画面の横軸O
に沿った方向)および列方向(前記横軸Oに対して交差
する方向)に配列させて設けられている。
ガラス等からなる透明基板であり、その一方の基板、例
えば裏面側の基板(以下、裏側基板という)1の内面に
は、複数の透明な画素電極3が、行方向(画面の横軸O
に沿った方向)および列方向(前記横軸Oに対して交差
する方向)に配列させて設けられている。
【0005】図5において、(R)の電極は赤色画素を
表示するための画素電極、(G)の電極は緑色画素を表
示するための画素電極、(B)の電極は青色画素を表示
するための画素電極であり、これらの画素電極3は、行
方向には交互に並べて配列され、列方向には同色の画素
を表示するための画素電極同士を約1.5ピッチずつ左
右(行方向)に交互にずらしてジグザグに配列されてい
る。
表示するための画素電極、(G)の電極は緑色画素を表
示するための画素電極、(B)の電極は青色画素を表示
するための画素電極であり、これらの画素電極3は、行
方向には交互に並べて配列され、列方向には同色の画素
を表示するための画素電極同士を約1.5ピッチずつ左
右(行方向)に交互にずらしてジグザグに配列されてい
る。
【0006】また、上記裏側基板1の内面には、上記各
画素電極3にそれぞれ対応させて、逆スタガー構造の薄
膜トランジスタからなる複数のスイッチング素子4が設
けられるとともに、各画素電極行のスイッチング素子4
にそのオン・オフを制御する信号(ゲート信号)を供給
する複数本の走査線10と、各画素電極列のスイッチン
グ素子4にデータ信号を供給する信号線11とが設けら
れている。
画素電極3にそれぞれ対応させて、逆スタガー構造の薄
膜トランジスタからなる複数のスイッチング素子4が設
けられるとともに、各画素電極行のスイッチング素子4
にそのオン・オフを制御する信号(ゲート信号)を供給
する複数本の走査線10と、各画素電極列のスイッチン
グ素子4にデータ信号を供給する信号線11とが設けら
れている。
【0007】上記スイッチング素子(薄膜トランジス
タ)4は、基板1上に形成したゲート電極5と、このゲ
ート電極5を覆うゲート絶縁膜6と、このゲート絶縁膜
6の上に前記ゲート電極と対向させて形成されたi型半
導体膜7と、このi型半導体膜7の上にn型半導体膜
(図示せず)を介して形成されたソース電極8およびド
レイン電極9とからなっている。
タ)4は、基板1上に形成したゲート電極5と、このゲ
ート電極5を覆うゲート絶縁膜6と、このゲート絶縁膜
6の上に前記ゲート電極と対向させて形成されたi型半
導体膜7と、このi型半導体膜7の上にn型半導体膜
(図示せず)を介して形成されたソース電極8およびド
レイン電極9とからなっている。
【0008】上記走査線10は、各画素電極行にそれぞ
れ沿わせて基板1上に配線されており、各行のスイッチ
ング素子4のゲート電極5は、その行に沿う走査線10
に一体に形成されている。
れ沿わせて基板1上に配線されており、各行のスイッチ
ング素子4のゲート電極5は、その行に沿う走査線10
に一体に形成されている。
【0009】また、上記スイッチング素子4のゲート絶
縁膜(透明膜)6は、前記ゲートライン10も覆って基
板1のほぼ全面に形成されており、画素電極3はこのゲ
ート絶縁膜6の上に形成され、その一側の角部付近にお
いて前記スイッチング素子4のソース電極8に接続され
ている。
縁膜(透明膜)6は、前記ゲートライン10も覆って基
板1のほぼ全面に形成されており、画素電極3はこのゲ
ート絶縁膜6の上に形成され、その一側の角部付近にお
いて前記スイッチング素子4のソース電極8に接続され
ている。
【0010】上記信号線11は、上記ゲート絶縁膜6の
上に、同色の画素を表示するための各画素電極列(ジグ
ザグの画素電極列)にそれぞれ沿わせて配線されてお
り、その行の各スイッチング素子4のドレイン電極9に
つながっている。
上に、同色の画素を表示するための各画素電極列(ジグ
ザグの画素電極列)にそれぞれ沿わせて配線されてお
り、その行の各スイッチング素子4のドレイン電極9に
つながっている。
【0011】上記信号線11の配線パターンを、同色の
画素を表示するための画素電極3がジグザグに配列して
いる1つの画素電極列に沿う信号線について説明する
と、この信号線11は、図5において左方向にずれてい
る画素電極3の右側縁と、右方向にずれている画素電極
3の左側縁とに沿わせて蛇行配線されており、各行の画
素電極3の右側縁および左側縁に沿う縦配線部をつなぐ
横配線部は、隣接する画素電極行の間に、上記信号線1
0の上方をこの信号線10と平行に通るように形成され
ている。
画素を表示するための画素電極3がジグザグに配列して
いる1つの画素電極列に沿う信号線について説明する
と、この信号線11は、図5において左方向にずれてい
る画素電極3の右側縁と、右方向にずれている画素電極
3の左側縁とに沿わせて蛇行配線されており、各行の画
素電極3の右側縁および左側縁に沿う縦配線部をつなぐ
横配線部は、隣接する画素電極行の間に、上記信号線1
0の上方をこの信号線10と平行に通るように形成され
ている。
【0012】なお、このように信号線11を配線してい
るのは、隣接する画素電極行の間を通る横配線部の長さ
を短くして信号線11の引き回しを簡単にするためであ
るが、このように信号線11を配線すると、左方向にず
れている画素電極3に対応するスイッチング素子4に対
する信号線11の位置と、右方向にずれている画素電極
3に対応するスイッチング素子4に対する信号線11の
位置とが互いに逆になってしまうため、左方向にずれて
いる画素電極3に対応するスイッチング素子4と、右方
向にずれている画素電極3に対応するスイッチング素子
4とは、そのソース,ドレイン電極8,9の位置関係を
互いに逆にして形成されている。
るのは、隣接する画素電極行の間を通る横配線部の長さ
を短くして信号線11の引き回しを簡単にするためであ
るが、このように信号線11を配線すると、左方向にず
れている画素電極3に対応するスイッチング素子4に対
する信号線11の位置と、右方向にずれている画素電極
3に対応するスイッチング素子4に対する信号線11の
位置とが互いに逆になってしまうため、左方向にずれて
いる画素電極3に対応するスイッチング素子4と、右方
向にずれている画素電極3に対応するスイッチング素子
4とは、そのソース,ドレイン電極8,9の位置関係を
互いに逆にして形成されている。
【0013】上記信号線11と各スイッチング素子4
は、透明な保護絶縁膜12(図6および図7参照)で覆
われており、この保護絶縁膜12は、各画素電極の行間
および列間に、各画素電極3の周縁に僅かにラップさせ
て形成されている。
は、透明な保護絶縁膜12(図6および図7参照)で覆
われており、この保護絶縁膜12は、各画素電極の行間
および列間に、各画素電極3の周縁に僅かにラップさせ
て形成されている。
【0014】また、上記裏側基板1の内面には、図6お
よび図7に示すように、画素電極3およびスイッチング
素子4の形成領域全体にわたって、ポリイミド等からな
る配向膜13が形成されており、この配向膜13は、そ
の膜面を所定の方向にラビングすることによって配向処
理されている。
よび図7に示すように、画素電極3およびスイッチング
素子4の形成領域全体にわたって、ポリイミド等からな
る配向膜13が形成されており、この配向膜13は、そ
の膜面を所定の方向にラビングすることによって配向処
理されている。
【0015】一方、液晶表示素子の表面側の基板(以
下、表側基板という)2の内面には、図6および図7に
示すように、画素Aの大きさを規定する格子状パターン
の遮光膜16が設けられるとともに、赤、緑、青のカラ
ーフィルタ17が、その色の画素を表示するための画素
電極3にそれぞれ対向させて設けられており、その上
に、全ての各画素電極3に対向する一枚膜状の透明な対
向電極18が設けられている。
下、表側基板という)2の内面には、図6および図7に
示すように、画素Aの大きさを規定する格子状パターン
の遮光膜16が設けられるとともに、赤、緑、青のカラ
ーフィルタ17が、その色の画素を表示するための画素
電極3にそれぞれ対向させて設けられており、その上
に、全ての各画素電極3に対向する一枚膜状の透明な対
向電極18が設けられている。
【0016】なお、上記遮光膜16は、クロム等の金属
膜または黒色系の顔料を混入した樹脂膜からなってお
り、その各開口16aは、図5および図8に示すよう
に、画素電極3の外形よりも僅かに小さく形成されてい
る。
膜または黒色系の顔料を混入した樹脂膜からなってお
り、その各開口16aは、図5および図8に示すよう
に、画素電極3の外形よりも僅かに小さく形成されてい
る。
【0017】また、この表側基板2の内面には、画素電
極3およびスイッチング素子4の形成領域全体にわたっ
て、ポリイミド等からなる配向膜19が形成されてお
り、この配向膜19は、その膜面を所定の方向にラビン
グすることによって配向処理されている。
極3およびスイッチング素子4の形成領域全体にわたっ
て、ポリイミド等からなる配向膜19が形成されてお
り、この配向膜19は、その膜面を所定の方向にラビン
グすることによって配向処理されている。
【0018】そして、上記裏側基板1と表側基板2は、
液晶表示素子の表示領域を囲む枠状のシール材(図示せ
ず)を介して接合されており、この両基板1,2間の前
記シール材で囲まれた領域に液晶20が封入されてい
る。また、両基板1,2の外面にはそれぞれ偏光板2
1,22が配置されている。
液晶表示素子の表示領域を囲む枠状のシール材(図示せ
ず)を介して接合されており、この両基板1,2間の前
記シール材で囲まれた領域に液晶20が封入されてい
る。また、両基板1,2の外面にはそれぞれ偏光板2
1,22が配置されている。
【0019】この液晶表示素子はTN(ツイステッド・
ネマティック)型のものであり、両基板1,2に設けた
配向膜13,19は互いにほぼ直交する方向に配向処理
されており、液晶20の分子20a(図6および図7参
照)は、両基板1,2の近傍における配向方向を前記配
向膜13,19で規制され、両基板1,2間においてほ
ぼ90°のツイスト角でツイスト配向している。
ネマティック)型のものであり、両基板1,2に設けた
配向膜13,19は互いにほぼ直交する方向に配向処理
されており、液晶20の分子20a(図6および図7参
照)は、両基板1,2の近傍における配向方向を前記配
向膜13,19で規制され、両基板1,2間においてほ
ぼ90°のツイスト角でツイスト配向している。
【0020】図5において、矢印aは裏側基板1の配向
膜13の配向処理方向、矢印bは表側基板2の配向膜1
9の配向処理方向を示している。この図のように、裏側
基板1の配向膜13は、画面の横軸Oに対し液晶表示素
子の表面側から見て左回りにほぼ45°の方向に配向処
理され、表側基板2の配向膜19は、前記横軸Oに対し
表面側から見て右回りにほぼ45°の方向に配向処理さ
れており、液晶分子20aは、そのツイスト方向を図5
に破線矢印Tで示したように、裏側基板1から表側基板
2に向かい、表面側から見て左回りにほぼ90°のツイ
スト角でツイスト配向している。
膜13の配向処理方向、矢印bは表側基板2の配向膜1
9の配向処理方向を示している。この図のように、裏側
基板1の配向膜13は、画面の横軸Oに対し液晶表示素
子の表面側から見て左回りにほぼ45°の方向に配向処
理され、表側基板2の配向膜19は、前記横軸Oに対し
表面側から見て右回りにほぼ45°の方向に配向処理さ
れており、液晶分子20aは、そのツイスト方向を図5
に破線矢印Tで示したように、裏側基板1から表側基板
2に向かい、表面側から見て左回りにほぼ90°のツイ
スト角でツイスト配向している。
【0021】なお、図6および図7では、裏側基板1の
近傍の液晶分子20aだけを示したが、いずれの基板
1,2側においても、液晶分子20aは、配向膜13,
19の膜面に対してその配向処理方向(ラビング方向)
a,bに沿った側の分子端が数度(2〜3°)の角度で
斜めに立ち上がるようにプレチルトした状態で、前記配
向処理方向a,bに沿って配向している。
近傍の液晶分子20aだけを示したが、いずれの基板
1,2側においても、液晶分子20aは、配向膜13,
19の膜面に対してその配向処理方向(ラビング方向)
a,bに沿った側の分子端が数度(2〜3°)の角度で
斜めに立ち上がるようにプレチルトした状態で、前記配
向処理方向a,bに沿って配向している。
【0022】また、上記偏光板21,22は、その透過
軸を互いにほぼ平行にするか、あるいは互いにほぼ直交
させて配置されており、これらの偏光板21,22の透
過軸はそれぞれ、その偏光板が隣接する基板1または2
の近傍における液晶分子20aの配向方向に対してほぼ
平行またはほぼ直交している。
軸を互いにほぼ平行にするか、あるいは互いにほぼ直交
させて配置されており、これらの偏光板21,22の透
過軸はそれぞれ、その偏光板が隣接する基板1または2
の近傍における液晶分子20aの配向方向に対してほぼ
平行またはほぼ直交している。
【0023】上記液晶表示素子は、対向電極18に基準
電位の信号を供給し、各走査線10に、その走査線が対
応する画素電極行の選択期間にスイッチング素子4をオ
ンさせる電位になる波形の制御信号を供給するととも
に、各信号線11に画素電極行の選択期間ごとに画像デ
ータに応じた電位になる波形のデータ信号を供給するこ
とにより表示駆動される。
電位の信号を供給し、各走査線10に、その走査線が対
応する画素電極行の選択期間にスイッチング素子4をオ
ンさせる電位になる波形の制御信号を供給するととも
に、各信号線11に画素電極行の選択期間ごとに画像デ
ータに応じた電位になる波形のデータ信号を供給するこ
とにより表示駆動される。
【0024】
【発明が解決しようとする課題】ところで、上記アクテ
ィブマトリックス型の液晶表示素子は、各画素電極列に
沿わせて信号線11が配線されているため、この信号線
11とそれに隣接する画素電極3との間に、信号線11
に供給されるデータ信号の電位と画素電極3の電位との
差に応じた横電界と呼ばれる電界が発生する。
ィブマトリックス型の液晶表示素子は、各画素電極列に
沿わせて信号線11が配線されているため、この信号線
11とそれに隣接する画素電極3との間に、信号線11
に供給されるデータ信号の電位と画素電極3の電位との
差に応じた横電界と呼ばれる電界が発生する。
【0025】なお、この横電界は、走査線10と画素電
極3との間にも発生するが、走査線10はゲート絶縁膜
6と保護絶縁膜12の二層の絶縁膜で覆われているた
め、走査線10と画素電極3との間に生じる横電界は極
く小さい。
極3との間にも発生するが、走査線10はゲート絶縁膜
6と保護絶縁膜12の二層の絶縁膜で覆われているた
め、走査線10と画素電極3との間に生じる横電界は極
く小さい。
【0026】図6および図7において、Eは、信号線1
1と画素電極3との間に発生する横電界を示しており、
図6に示した横電界Eは、信号線11の縦配線部と画素
電極3との間の電界であり、図7に示した横電界Eは、
信号線11の横配線部と画素電極3との間の電界であ
る。
1と画素電極3との間に発生する横電界を示しており、
図6に示した横電界Eは、信号線11の縦配線部と画素
電極3との間の電界であり、図7に示した横電界Eは、
信号線11の横配線部と画素電極3との間の電界であ
る。
【0027】このような横電界Eが生じると、この横電
界Eの影響を受ける領域(配向膜13,19の配向規制
力に打ち勝つ強さの電界が作用する領域)の液晶分子
(図にハッチングを施して示した分子)20aが、前記
横電界Eの向きに沿って配向する。
界Eの影響を受ける領域(配向膜13,19の配向規制
力に打ち勝つ強さの電界が作用する領域)の液晶分子
(図にハッチングを施して示した分子)20aが、前記
横電界Eの向きに沿って配向する。
【0028】この横電界Eの向きは、信号線11を境に
してその一方の側と他方の側とで互いに逆であり、した
がって、信号線11とその一方の側の画素電極3との間
に生じる横電界Eによる液晶分子20aの配向方向と、
信号線11とその他方の側の画素電極3との間に生じる
横電界Eによる液晶分子20aの配向方向とは互いに逆
向きである。
してその一方の側と他方の側とで互いに逆であり、した
がって、信号線11とその一方の側の画素電極3との間
に生じる横電界Eによる液晶分子20aの配向方向と、
信号線11とその他方の側の画素電極3との間に生じる
横電界Eによる液晶分子20aの配向方向とは互いに逆
向きである。
【0029】一方、上記横電界Eの影響を受けない領域
での液晶分子20aの配向状態(画素電極3と対向電極
18との間に電圧を印加していないときの配向状態)を
見ると、この領域の液晶分子20aは、裏側基板1の近
傍では、この裏側基板1の配向膜13の膜面に対してそ
の配向処理方向a(図6においては図の表側に向かって
斜め左方向、図7においては図の裏側に向かって斜め左
方向)に沿って、この配向処理方向に向かう側の分子端
が斜めに立ち上がるようにプレチルトした状態で一様に
配向し、表側基板2の近傍では、この表側基板2の配向
膜19の膜面に対してその配向処理方向b(図6におい
ては図の裏側に向かって斜め左方向、図7においては図
の裏側に向かって斜め右方向)に沿って、この配向処理
方向に向かう側の分子端が斜めに立ち上がるようにプレ
チルトした状態で一様に配向している。
での液晶分子20aの配向状態(画素電極3と対向電極
18との間に電圧を印加していないときの配向状態)を
見ると、この領域の液晶分子20aは、裏側基板1の近
傍では、この裏側基板1の配向膜13の膜面に対してそ
の配向処理方向a(図6においては図の表側に向かって
斜め左方向、図7においては図の裏側に向かって斜め左
方向)に沿って、この配向処理方向に向かう側の分子端
が斜めに立ち上がるようにプレチルトした状態で一様に
配向し、表側基板2の近傍では、この表側基板2の配向
膜19の膜面に対してその配向処理方向b(図6におい
ては図の裏側に向かって斜め左方向、図7においては図
の裏側に向かって斜め右方向)に沿って、この配向処理
方向に向かう側の分子端が斜めに立ち上がるようにプレ
チルトした状態で一様に配向している。
【0030】このため、信号線11とその一方の側(図
6および図7において信号線11の右側)の画素電極3
との間に生じる横電界Eによる液晶分子20aの配向方
向は、配向膜13,19による配向方向とあまり変わら
ない方向であるが、信号線11とその他方の側(図6お
よび図7において信号線11の左側)の画素電極3との
間に生じる横電界Eによる液晶分子20aの配向方向
は、配向膜13,19による配向方向に対してほとんど
逆の方向であり、したがってこの側に、横電界Eの影響
範囲とその外側との境界において液晶分子20aの配向
状態が逆になったディスクリネーションが生じる。
6および図7において信号線11の右側)の画素電極3
との間に生じる横電界Eによる液晶分子20aの配向方
向は、配向膜13,19による配向方向とあまり変わら
ない方向であるが、信号線11とその他方の側(図6お
よび図7において信号線11の左側)の画素電極3との
間に生じる横電界Eによる液晶分子20aの配向方向
は、配向膜13,19による配向方向に対してほとんど
逆の方向であり、したがってこの側に、横電界Eの影響
範囲とその外側との境界において液晶分子20aの配向
状態が逆になったディスクリネーションが生じる。
【0031】この液晶分子20aの配向状態が逆になる
境目、つまり図6〜図8に一点鎖線で示した境界線D
は、ディスクリネーションラインと呼ばれており、この
ディスクリネーションラインDは、画素電極3の両側の
信号線11のうちの画素電極上の配向膜13の配向処理
方向aとは逆方向の側の信号線11と前記画素電極3と
の間に発生する。
境目、つまり図6〜図8に一点鎖線で示した境界線D
は、ディスクリネーションラインと呼ばれており、この
ディスクリネーションラインDは、画素電極3の両側の
信号線11のうちの画素電極上の配向膜13の配向処理
方向aとは逆方向の側の信号線11と前記画素電極3と
の間に発生する。
【0032】このため、従来の液晶表示素子は、その各
画素(遮光膜16の各開口16aに対応する領域)内
に、上記ディスクリネーションラインDに沿った欠陥が
生じるという問題をもっている。
画素(遮光膜16の各開口16aに対応する領域)内
に、上記ディスクリネーションラインDに沿った欠陥が
生じるという問題をもっている。
【0033】この欠陥は、一対の偏光板21,22をそ
の透過軸を互いにほぼ平行にして配置したネガ表示タイ
プの液晶表示素子ではディスクリネーションラインDに
沿った光漏れ、一対の偏光板21,22をその透過軸を
互いにほぼ直交させて配置したポジ表示タイプの液晶表
示素子ではディスクリネーションラインDに沿った影で
あり、特にネガ表示タイプの液晶表示素子では、各画素
内に光漏れがあると、その輝きにより画素全体が薄くぼ
けて見えるため、上記ディスクリネーションによる画質
への影響がより大きい。
の透過軸を互いにほぼ平行にして配置したネガ表示タイ
プの液晶表示素子ではディスクリネーションラインDに
沿った光漏れ、一対の偏光板21,22をその透過軸を
互いにほぼ直交させて配置したポジ表示タイプの液晶表
示素子ではディスクリネーションラインDに沿った影で
あり、特にネガ表示タイプの液晶表示素子では、各画素
内に光漏れがあると、その輝きにより画素全体が薄くぼ
けて見えるため、上記ディスクリネーションによる画質
への影響がより大きい。
【0034】この発明は、信号線と画素電極との間に発
生する横電界の影響によるディスクリネーションの発生
をなくして高品質の画像を表示することができる液晶表
示素子を提供することを目的としたものである。
生する横電界の影響によるディスクリネーションの発生
をなくして高品質の画像を表示することができる液晶表
示素子を提供することを目的としたものである。
【0035】
【課題を解決するための手段】この発明は、行方向およ
び列方向に配列する複数の画素電極と、これらの画素電
極にそれぞれ接続された複数のスイッチング素子と、各
画素電極行にそれぞれ沿わせて配線されその行の前記ス
イッチング素子にその制御信号を供給する複数本の走査
線と、各画素電極列にそれぞれ沿わせて配線されその列
の前記スイッチング素子にデータ信号を供給する信号線
とを設けるとともに、その上に配向膜を形成した一方の
基板と、この一方の基板の各画素電極に対向する対向電
極を設けるとともにその上に配向膜を形成した他方の基
板との間に液晶を介在させたアクティブマトリックス型
の液晶表示素子において、前記画素電極を、その上の配
向膜の配向処理方向にずらして形成し、この画素電極
を、その両側の信号線のうちの前記配向処理方向とは逆
方向の側の信号線から遠ざけたことを特徴とするもので
ある。
び列方向に配列する複数の画素電極と、これらの画素電
極にそれぞれ接続された複数のスイッチング素子と、各
画素電極行にそれぞれ沿わせて配線されその行の前記ス
イッチング素子にその制御信号を供給する複数本の走査
線と、各画素電極列にそれぞれ沿わせて配線されその列
の前記スイッチング素子にデータ信号を供給する信号線
とを設けるとともに、その上に配向膜を形成した一方の
基板と、この一方の基板の各画素電極に対向する対向電
極を設けるとともにその上に配向膜を形成した他方の基
板との間に液晶を介在させたアクティブマトリックス型
の液晶表示素子において、前記画素電極を、その上の配
向膜の配向処理方向にずらして形成し、この画素電極
を、その両側の信号線のうちの前記配向処理方向とは逆
方向の側の信号線から遠ざけたことを特徴とするもので
ある。
【0036】この発明は、信号線と画素電極との間に発
生する横電界のうち、ディスクリネーションを発生させ
る向きの横電界を小さくして、ディスクリネーションの
発生をなくしたものである。
生する横電界のうち、ディスクリネーションを発生させ
る向きの横電界を小さくして、ディスクリネーションの
発生をなくしたものである。
【0037】すなわち、前記横電界は、信号線を境にし
てその一方の側と他方の側とに互いに逆向きに発生する
が、これらの横電界のうち、ディスクリネーションを発
生させるように作用するのは、画素電極の両側の信号線
のうちの画素電極上の配向膜の配向処理方向とは逆方向
の側の信号線と前記画素電極との間に発生する電界であ
る。
てその一方の側と他方の側とに互いに逆向きに発生する
が、これらの横電界のうち、ディスクリネーションを発
生させるように作用するのは、画素電極の両側の信号線
のうちの画素電極上の配向膜の配向処理方向とは逆方向
の側の信号線と前記画素電極との間に発生する電界であ
る。
【0038】そこで、この発明では、前記画素電極を、
その上の配向膜の配向処理方向にずらして形成して、こ
の画素電極を、前記画素電極の両側の信号線のうちの前
記配向処理方向とは逆方向の側の信号線から遠ざけたの
であり、このようにすれば、前記逆方向の側の信号線と
画素電極との間に発生する横電界、つまり、ディスクリ
ネーションを発生させる向きの横電界が小さくなるた
め、この側でのディスクリネーションの発生がなくな
る。
その上の配向膜の配向処理方向にずらして形成して、こ
の画素電極を、前記画素電極の両側の信号線のうちの前
記配向処理方向とは逆方向の側の信号線から遠ざけたの
であり、このようにすれば、前記逆方向の側の信号線と
画素電極との間に発生する横電界、つまり、ディスクリ
ネーションを発生させる向きの横電界が小さくなるた
め、この側でのディスクリネーションの発生がなくな
る。
【0039】ただし、画素電極をその上の配向膜の配向
処理方向にずらすと、この配向処理方向の側の信号線と
画素電極との間隔が小さくなるため、その間に発生する
横電界が大きくなるが、この横電界は液晶分子を配向膜
による配向方向とあまり変わらない方向に配向させる向
きの電界であるため、この側にディスクリネーションが
発生することはない。
処理方向にずらすと、この配向処理方向の側の信号線と
画素電極との間隔が小さくなるため、その間に発生する
横電界が大きくなるが、この横電界は液晶分子を配向膜
による配向方向とあまり変わらない方向に配向させる向
きの電界であるため、この側にディスクリネーションが
発生することはない。
【0040】したがって、この発明の液晶表示素子によ
れば、信号線と画素電極との間に発生する横電界の影響
によるディスクリネーションの発生をなくして、高品質
の画像を表示することができる。
れば、信号線と画素電極との間に発生する横電界の影響
によるディスクリネーションの発生をなくして、高品質
の画像を表示することができる。
【0041】
【発明の実施の形態】この発明の液晶表示素子において
は、画素の大きさを規定する格子状パターンの遮光膜の
各開口を、前記配向処理方向にずらして形成するのが望
ましく、このようにすれば、画素の面積を大きくして充
分な開口率を得ることができる。
は、画素の大きさを規定する格子状パターンの遮光膜の
各開口を、前記配向処理方向にずらして形成するのが望
ましく、このようにすれば、画素の面積を大きくして充
分な開口率を得ることができる。
【0042】
【実施例】図1〜図4は、多色カラー画像を表示するア
クティブマトリックス型液晶表示素子にこの発明を適用
した一実施例を示しており、図1は液晶表示素子の1つ
の画素行の一部分の正面図、図2は前記画素行に隣接す
る画素行の1つの画素部の正面図、図3は図1の III−
III 線に沿う拡大断面図、図4は図1のIV−IV線に沿う
拡大断面図である。
クティブマトリックス型液晶表示素子にこの発明を適用
した一実施例を示しており、図1は液晶表示素子の1つ
の画素行の一部分の正面図、図2は前記画素行に隣接す
る画素行の1つの画素部の正面図、図3は図1の III−
III 線に沿う拡大断面図、図4は図1のIV−IV線に沿う
拡大断面図である。
【0043】なお、この実施例の液晶表示素子は、画素
電極3と遮光膜16の形成状態が図5〜図8に示した従
来の液晶表示素子と異なるが、他の構成は従来のものと
同じであるから、対応するものには同符号を付し、同一
のものについてはその説明を省略する。
電極3と遮光膜16の形成状態が図5〜図8に示した従
来の液晶表示素子と異なるが、他の構成は従来のものと
同じであるから、対応するものには同符号を付し、同一
のものについてはその説明を省略する。
【0044】この実施例の液晶表示素子では、裏側基板
1の内面に設ける各画素電極3を、その上の配向膜13
の配向処理方向a(図1と図2において画素電極3の左
側縁および下縁方向)に延長して形成し、この画素電極
3を、前記画素電極3の両側の信号線11のうちの前記
配向処理方向aとは逆方向の側の信号線(図1では画素
電極3の右側の信号線の縦配線部と画素電極3の上縁に
沿う横配線部、図2では画素電極3の右側の信号線の縦
配線部)から遠ざけている。
1の内面に設ける各画素電極3を、その上の配向膜13
の配向処理方向a(図1と図2において画素電極3の左
側縁および下縁方向)に延長して形成し、この画素電極
3を、前記画素電極3の両側の信号線11のうちの前記
配向処理方向aとは逆方向の側の信号線(図1では画素
電極3の右側の信号線の縦配線部と画素電極3の上縁に
沿う横配線部、図2では画素電極3の右側の信号線の縦
配線部)から遠ざけている。
【0045】図1〜図4において、L1 およびL2 は、
前記配向処理方向aとは逆方向の側の信号線11の縦配
線部および画素電極3の上縁に沿う横配線部と前記画素
電極3との間隔であり、これらのL1 ,L2 は、従来の
液晶表示素子に比べてかなり大きくなっている。
前記配向処理方向aとは逆方向の側の信号線11の縦配
線部および画素電極3の上縁に沿う横配線部と前記画素
電極3との間隔であり、これらのL1 ,L2 は、従来の
液晶表示素子に比べてかなり大きくなっている。
【0046】また、この液晶表示素子では、その表側基
板2の内面に設ける遮光膜16の各開口16aを、前記
配向処理方向aにずらして形成している。なお、この遮
光膜16の開口16aの大きさは、従来の液晶表示素子
の遮光膜の開口とほぼ同じであり、この開口16aの前
記配向処理方向aへのずらし量は、前記画素電極3のず
らし量とほぼ同じである。
板2の内面に設ける遮光膜16の各開口16aを、前記
配向処理方向aにずらして形成している。なお、この遮
光膜16の開口16aの大きさは、従来の液晶表示素子
の遮光膜の開口とほぼ同じであり、この開口16aの前
記配向処理方向aへのずらし量は、前記画素電極3のず
らし量とほぼ同じである。
【0047】この実施例の液晶表示素子では、画素電極
3を、その上の配向膜13の配向処理方向aにずらして
形成し、この画素電極3を、その両側の信号線11のう
ちの前記配向処理方向aとは逆方向の側の信号線から離
しているため、信号線11と画素電極3との間に発生す
る横電界Eのうち、ディスクリネーションを発生させる
向きの横電界を小さくして、ディスクリネーションの発
生をなくすことができる。
3を、その上の配向膜13の配向処理方向aにずらして
形成し、この画素電極3を、その両側の信号線11のう
ちの前記配向処理方向aとは逆方向の側の信号線から離
しているため、信号線11と画素電極3との間に発生す
る横電界Eのうち、ディスクリネーションを発生させる
向きの横電界を小さくして、ディスクリネーションの発
生をなくすことができる。
【0048】すなわち、前記横電界Eは、[発明が解決
しようとする課題]の項で説明したように、信号線11
を境にしてその一方の側と他方の側とに互いに逆向きに
発生するが、これらの横電界のうち、ディスクリネーシ
ョンを発生させるように作用するのは、画素電極3の両
側の信号線11のうちの画素電極3上の配向膜13の配
向処理方向aとは逆方向の側の信号線と前記画素電極3
との間に発生する電界である。
しようとする課題]の項で説明したように、信号線11
を境にしてその一方の側と他方の側とに互いに逆向きに
発生するが、これらの横電界のうち、ディスクリネーシ
ョンを発生させるように作用するのは、画素電極3の両
側の信号線11のうちの画素電極3上の配向膜13の配
向処理方向aとは逆方向の側の信号線と前記画素電極3
との間に発生する電界である。
【0049】そこで、この実施例の液晶表示素子では、
前記画素電極3を、その上の配向膜13の配向処理方向
aにずらして形成して、この画素電極3を、その両側の
信号線11のうちの前記配向処理方向aとは逆方向の側
の信号線から遠ざけたのであり、このようにすれば、前
記逆方向の側の信号線11と画素電極3との間に発生す
る横電界、つまり、ディスクリネーションを発生させる
向きの横電界が小さくなるため、この側でのディスクリ
ネーションの発生がなくなる。なお、この側の横電界は
かなり小さいため、図3および図4には示していない。
前記画素電極3を、その上の配向膜13の配向処理方向
aにずらして形成して、この画素電極3を、その両側の
信号線11のうちの前記配向処理方向aとは逆方向の側
の信号線から遠ざけたのであり、このようにすれば、前
記逆方向の側の信号線11と画素電極3との間に発生す
る横電界、つまり、ディスクリネーションを発生させる
向きの横電界が小さくなるため、この側でのディスクリ
ネーションの発生がなくなる。なお、この側の横電界は
かなり小さいため、図3および図4には示していない。
【0050】ただし、画素電極3をその上の配向膜13
の配向処理方向aにずらすと、この配向処理方向aの側
の信号線11と画素電極3との間隔が図1〜図4のよう
に小さくなるため、その間に発生する横電界Eが大きく
なるが、この横電界Eは液晶分子20aを配向膜13に
よる配向方向とあまり変わらない方向に配向させる向き
の電界であるため、この側にディスクリネーションが発
生することはない。
の配向処理方向aにずらすと、この配向処理方向aの側
の信号線11と画素電極3との間隔が図1〜図4のよう
に小さくなるため、その間に発生する横電界Eが大きく
なるが、この横電界Eは液晶分子20aを配向膜13に
よる配向方向とあまり変わらない方向に配向させる向き
の電界であるため、この側にディスクリネーションが発
生することはない。
【0051】したがって、上記液晶表示素子によれば、
信号線11と画素電極3との間に発生する横電界の影響
によるディスクリネーションの発生をなくして、画素A
内に光漏れ(ネガ表示タイプの場合)や影(ポジ表示タ
イプの場合)のない、高品質の画像を表示することがで
きる。
信号線11と画素電極3との間に発生する横電界の影響
によるディスクリネーションの発生をなくして、画素A
内に光漏れ(ネガ表示タイプの場合)や影(ポジ表示タ
イプの場合)のない、高品質の画像を表示することがで
きる。
【0052】また、上記実施例の液晶表示素子において
は、画素電極3を、その上の配向膜13の配向処理方向
aにも延長して形成し、画素Aの大きさを規定する格子
状パターンの遮光膜16の各開口16aを、画素電極3
と同様に前記配向処理方向aにずらして形成しているた
め、画素Aの面積を大きくして充分な開口率を得ること
ができる。
は、画素電極3を、その上の配向膜13の配向処理方向
aにも延長して形成し、画素Aの大きさを規定する格子
状パターンの遮光膜16の各開口16aを、画素電極3
と同様に前記配向処理方向aにずらして形成しているた
め、画素Aの面積を大きくして充分な開口率を得ること
ができる。
【0053】なお、上記実施例の液晶表示素子は、赤,
緑,青の画素をモザイク状の配列パターンで表示するも
のであるが、この発明は、各色の画素をそれぞれ列方向
に直線状に配列しているアクティブマトリックス型液晶
表示素子や、白黒画像を表示するアクティブマトリック
ス型液晶表示素子にも適用することができる。
緑,青の画素をモザイク状の配列パターンで表示するも
のであるが、この発明は、各色の画素をそれぞれ列方向
に直線状に配列しているアクティブマトリックス型液晶
表示素子や、白黒画像を表示するアクティブマトリック
ス型液晶表示素子にも適用することができる。
【0054】
【発明の効果】この発明の液晶表示素子によれば、画素
電極を、その上の配向膜の配向処理方向にずらして形成
し、この画素電極を、その両側の信号線のうちの前記配
向処理方向とは逆方向の側の信号線から遠ざけているた
め、信号線と画素電極との間に発生する横電界のうち、
ディスクリネーションを発生させる向きの横電界を小さ
くすることができ、したがって、前記横電界の影響によ
るディスクリネーションの発生をなくして、高品質の画
像を表示することができる。
電極を、その上の配向膜の配向処理方向にずらして形成
し、この画素電極を、その両側の信号線のうちの前記配
向処理方向とは逆方向の側の信号線から遠ざけているた
め、信号線と画素電極との間に発生する横電界のうち、
ディスクリネーションを発生させる向きの横電界を小さ
くすることができ、したがって、前記横電界の影響によ
るディスクリネーションの発生をなくして、高品質の画
像を表示することができる。
【0055】また、この発明の液晶表示素子において、
画素の大きさを規定する格子状パターンの遮光膜の各開
口を、前記配向処理方向にずらして形成すれば、画素の
面積を大きくして充分な開口率を得ることができる。
画素の大きさを規定する格子状パターンの遮光膜の各開
口を、前記配向処理方向にずらして形成すれば、画素の
面積を大きくして充分な開口率を得ることができる。
【図1】この発明の一実施例を示す液晶表示素子の1つ
の画素行の一部分の正面図。
の画素行の一部分の正面図。
【図2】前記画素行に隣接する画素行の1つの画素部の
正面図。
正面図。
【図3】図1の III−III 線に沿う拡大断面図。
【図4】図1のIV−IV線に沿う拡大断面図。
【図5】従来のアクティブマトリックス型液晶表示素子
の一部分の正面図。
の一部分の正面図。
【図6】図5のVI−VI線に沿う拡大断面図。
【図7】図5の VII−VII 線に沿う拡大断面図。
【図8】図5の1つの画素部の拡大図。
1,2…基板 3…画素電極 4…スイッチング素子 10…走査線 11…信号線 13…配向膜 a…配向処理方向 16…遮光膜 16a…開口 A…画素 17…カラーフィルタ 18…対向電極 19…配向膜 b…配向処理方向 20a…液晶分子 E…横電界
Claims (2)
- 【請求項1】行方向および列方向に配列する複数の画素
電極と、これらの画素電極にそれぞれ接続された複数の
スイッチング素子と、各画素電極行にそれぞれ沿わせて
配線されその行の前記スイッチング素子にその制御信号
を供給する複数本の走査線と、各画素電極列にそれぞれ
沿わせて配線されその列の前記スイッチング素子にデー
タ信号を供給する信号線とを設けるとともに、その上に
配向膜を形成した一方の基板と、この一方の基板の各画
素電極に対向する対向電極を設けるとともにその上に配
向膜を形成した他方の基板との間に液晶を介在させたア
クティブマトリックス型の液晶表示素子において、 前記画素電極を、その上の配向膜の配向処理方向にずら
して形成し、この画素電極を、前記画素電極の両側の信
号線のうちの前記配向処理方向とは逆方向の側の信号線
から遠ざけたことを特徴とする液晶表示素子。 - 【請求項2】前記他方の基板には、画素の大きさを規定
する格子状パターンの遮光膜が設けられており、その各
開口も、前記配向処理方向にずらして形成されているこ
とを特徴とする請求項1に記載の液晶表示素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7428496A JPH09265101A (ja) | 1996-03-28 | 1996-03-28 | 液晶表示素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7428496A JPH09265101A (ja) | 1996-03-28 | 1996-03-28 | 液晶表示素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09265101A true JPH09265101A (ja) | 1997-10-07 |
Family
ID=13542678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7428496A Pending JPH09265101A (ja) | 1996-03-28 | 1996-03-28 | 液晶表示素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09265101A (ja) |
-
1996
- 1996-03-28 JP JP7428496A patent/JPH09265101A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4946135B2 (ja) | 液晶表示素子 | |
US5040875A (en) | Active matrix liquid crystal display having a high contrast ratio | |
JP4639968B2 (ja) | 液晶表示装置 | |
JP4094759B2 (ja) | 液晶表示装置 | |
US20090309813A1 (en) | Display device | |
EP0548776B1 (en) | Liquid crystal display device | |
KR100440843B1 (ko) | 컬러 액정 표시 장치 | |
US7834833B2 (en) | Liquid crystal display device selectable between wide view angle display and narrow view angle display and liquid crystal display apparatus using same | |
JP4202062B2 (ja) | 液晶表示装置 | |
US7483106B2 (en) | In-plane switching liquid crystal display device | |
US20080024688A1 (en) | LCD device having a control electrode | |
JP2934875B2 (ja) | マトリックス型液晶表示装置 | |
JPH09230387A (ja) | マトリックス型液晶表示装置 | |
US6741305B2 (en) | Color display device | |
JP2903833B2 (ja) | 液晶表示装置 | |
KR101365893B1 (ko) | 시야각 제어가 가능한 컬러 필터 기판 및 이를 이용한 액정표시 장치 | |
JP3568662B2 (ja) | 液晶表示パネル | |
JP3536447B2 (ja) | カラー液晶表示素子 | |
JP3471737B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JP4019906B2 (ja) | 液晶表示装置 | |
JP3513826B2 (ja) | 液晶表示素子 | |
JP2007298842A (ja) | 液晶表示装置 | |
JPH09265101A (ja) | 液晶表示素子 | |
JPH09265102A (ja) | 液晶表示素子 | |
JP5278337B2 (ja) | 液晶表示素子 |