JPH09259174A - Device for collating circuit diagram db and substrate db - Google Patents

Device for collating circuit diagram db and substrate db

Info

Publication number
JPH09259174A
JPH09259174A JP8094715A JP9471596A JPH09259174A JP H09259174 A JPH09259174 A JP H09259174A JP 8094715 A JP8094715 A JP 8094715A JP 9471596 A JP9471596 A JP 9471596A JP H09259174 A JPH09259174 A JP H09259174A
Authority
JP
Japan
Prior art keywords
circuit
circuit diagram
circuit element
netlist
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8094715A
Other languages
Japanese (ja)
Inventor
Kiyoshi Saito
清 齋藤
Yoshinori Goshima
芳徳 五嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP8094715A priority Critical patent/JPH09259174A/en
Publication of JPH09259174A publication Critical patent/JPH09259174A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a device for collating a circuit diagram DB and a substrate DB by recognizing as coincidence when a circuit factor such as a circuit element, a gate circuit inside the circuit element or the pin number of the gate circuit is replaced with the other circuit element, gate circuit or pin number respectively normally replacable. SOLUTION: A reference data extracting means 50 generates a reference DB 30 based on the data registered in a circuit diagram DB 10 and a parts DB 20. An inequality element extracting means 60 extracts an unequal element by comparing a circuit diagram net list 10a in the circuit diagram DB 10 with a substrate net list 40a in a substrate DB 40 and referring to them. A practical equality deciding means 70 decides whether this unequal element is practically an equal element or not based on data stored in the reference DB 30.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、回路図DB(デー
タベース)と基板DBとを照合して回路図ネットリスト
と基板ネットリストとの不一致箇所を検出する照合装置
に係り、特に、回路素子、回路素子内のゲート回路、あ
るいはゲート回路のピン番号等が、それぞれ電気的に等
価な他の回路素子、ゲート回路、あるいはピン番号等と
正規に置換されている場合には、これを実質上の一致箇
所と認識するようにした回路図DBと基板DBとの照合
装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a collating device for collating a circuit diagram DB (database) with a substrate DB to detect a mismatched portion between the circuit diagram netlist and the substrate netlist, and more particularly to a circuit element, If the gate circuit in the circuit element, or the pin number of the gate circuit, is replaced with another electrically equivalent circuit element, gate circuit, pin number, etc. The present invention relates to a matching device for a circuit diagram DB and a board DB that is recognized as a matching portion.

【0002】[0002]

【従来の技術】従来から、回路図に基づいて作成される
回路基板が回路図通りに出来上がっていることを確認す
るために、図8に示したように、基板のアートワーク図
81と回路図82との比較照合が行われる。これまで
は、回路素子、回路素子内のゲート回路、あるいはゲー
ト回路のピン番号等(以下、これらを総称して“回路要
素”と表現する場合もある)が回路図82の通りに接続
されているか否かを確認するために、作業者が色鉛筆等
を用いて各図面上で配線を追いかけていた。しかしなが
ら、このような目視および手作業による確認では作業者
の負担が大きいのみならず、確認もれや確認ミスが多い
という問題があった。
2. Description of the Related Art Conventionally, in order to confirm that a circuit board created based on a circuit diagram is completed as shown in the circuit diagram, as shown in FIG. The comparison and comparison with 82 is performed. Until now, circuit elements, gate circuits in the circuit elements, pin numbers of the gate circuits, etc. (hereinafter, these may be collectively referred to as “circuit elements”) are connected as shown in the circuit diagram 82. In order to confirm whether or not there is any, a worker chased the wiring on each drawing using a colored pencil or the like. However, such visual confirmation and manual confirmation not only impose a heavy burden on the operator, but also have a problem that there are many omissions and mistakes in confirmation.

【0003】一方、近年になってCADシステムによる
基板設計技術が進み、回路図および基板での各回路要素
同士の接続情報はデータベース(DB)に蓄積されるよ
うになり、例えば特開平6−4620号公報では、図9
に示したように、回路図DBから得られる回路図ネット
リストと基板DBから得られる基板ネットリストとを比
較照合することによって、回路図と基板との不一致箇所
を自動的に検出する照合方法が提案されている。
On the other hand, in recent years, a board design technique using a CAD system has advanced, and circuit diagrams and connection information between circuit elements on a board have been accumulated in a database (DB). In the official gazette, FIG.
As shown in FIG. 6, a collation method for automatically detecting a mismatched portion between the circuit diagram and the board by comparing and collating the circuit diagram netlist obtained from the circuit diagram DB with the board netlist obtained from the substrate DB is provided. Proposed.

【0004】[0004]

【発明が解決しようとする課題】良く知られるように、
例えばデュアル・インライン・パッケージ(DIP)型
のIC(例えば、TTL−ICやCMOS−IC)には
同一のゲート回路が複数内蔵されており、各ゲート回路
は入力ピン番号や出力ピン番号が異なるものの電気的に
は等価である。図10は、74LS00型TTLの構造
を示しており、ピン番号は異なるが電気的には等価な4
つのNANDゲートが内蔵されている。
As is well known,
For example, a dual in-line package (DIP) type IC (for example, TTL-IC or CMOS-IC) includes a plurality of identical gate circuits, and each gate circuit has a different input pin number or output pin number. It is electrically equivalent. FIG. 10 shows the structure of a 74LS00 type TTL, which has different pin numbers but is electrically equivalent.
Contains two NAND gates.

【0005】また、基板設計では、配線の引回し上の都
合や部品の配置上の都合から、図11(a) に示したよう
に、ゲート回路を一のDIP(U1)内のものから他の
一のDIP(U2)内のものに置換したり、あるいは同
図(b) に示したように、ゲート回路を同一DIP(U
1)内の他のゲート回路に置き換えたり、あるいは同図
(c) に示したように、多入力ゲート回路の入力位置(ピ
ン番号)を相互に交換したりする場合がある。
In designing the board, the gate circuits are changed from one in the DIP (U1) to another as shown in FIG. One of the DIPs (U2) is replaced with one, or the gate circuit is replaced with the same DIP (U2) as shown in FIG.
Replaced with another gate circuit in 1), or the same figure
As shown in (c), the input positions (pin numbers) of the multi-input gate circuit may be exchanged with each other.

【0006】上記したように、IC、IC内のゲート回
路、あるいはゲート回路のピン番号等の回路要素を電気
的に等価な他の回路要素に置換した場合、ネットリスト
上では回路図DBと基板DBとが不一致となるが、実質
的には一致と判定して差支えない。しかしながら、上記
した従来技術では、このような電気的に等価な正規の置
換であっても不一致と判定されてしまうので、作業者の
目視および手作業による再確認が必要になってしまうと
いう問題があった。
As described above, when the circuit element such as the IC, the gate circuit in the IC, or the pin number of the gate circuit is replaced with another electrically equivalent circuit element, the circuit diagram DB and the board are displayed on the netlist. Although it does not match the DB, it does not matter if it is determined to be substantially the same. However, in the above-described conventional technique, even if such electrically equivalent regular replacement is determined as a mismatch, there is a problem that it is necessary to reconfirm visually and manually by an operator. there were.

【0007】本発明の目的は、上記した従来技術の問題
点を解決し、回路素子、回路素子内のゲート回路、ある
いはゲート回路のピン番号等の回路要素が、それぞれ正
規に置換し得る他の回路素子、ゲート回路、あるいはピ
ン番号等と置換されている場合には、これを不一致と判
定しないようにした回路図DBと基板DBとの照合装置
を提供することにある。
An object of the present invention is to solve the above-mentioned problems of the prior art and to replace other circuit elements such as a circuit element, a gate circuit in the circuit element, or a pin number of the gate circuit with each other. It is an object of the present invention to provide a collation device of a circuit diagram DB and a substrate DB that does not determine that a circuit element, a gate circuit, a pin number or the like does not match when it is replaced.

【0008】[0008]

【課題を解決するための手段】上記した目的を達成する
ために、本発明では、以下のような手段を講じた点に特
徴が有る。 (1) 回路図DBに基づく各回路要素(回路素子、回路素
子内のゲート回路、あるいはゲート回路のピン番号等)
の接続情報が記録された回路図ネットリストと、基板D
Bに基づく各回路要素の接続情報が記録された基板ネッ
トリストと、前記各ネットリストを比較参照し、接続情
報の不一致を回路要素単位で抽出する不一致要素抽出手
段と、電気的に等価に置換し得る回路要素同士の対応関
係が記憶された参照DBと、前記不一致要素同士が、前
記置換し得る回路要素同士か否かを前記参照DBに基づ
いて判定する判定手段とを設けた。 (2) 前記判定手段は、置換された回路要素と、当該回路
要素の信号入力元および信号出力先との接続関係を更に
判定するようにした。
In order to achieve the above-mentioned object, the present invention is characterized in that the following means are taken. (1) Each circuit element based on the circuit diagram DB (circuit element, gate circuit in circuit element, pin number of gate circuit, etc.)
Circuit diagram netlist in which connection information of the
Substrate netlist on which connection information of each circuit element based on B is recorded is compared with each of the netlists and electrically replaced by a mismatch element extraction means for extracting a mismatch of connection information in circuit element units. A reference DB that stores a correspondence relationship between possible circuit elements and a determination unit that determines whether or not the non-matching elements are the replaceable circuit elements are provided based on the reference DB. (2) The determination means is configured to further determine the connection relationship between the replaced circuit element and the signal input source and signal output destination of the circuit element.

【0009】上記した構成(1) によれば、回路素子、回
路素子内のゲート回路、あるいはゲート回路のピン番号
等の各回路要素が置換、変更されて回路図DBと基板D
Bとが不一致となっても、それが電気的な等価性を維持
したまま行われていれば実質上の一致判定がなされるよ
うになる。
According to the above-mentioned structure (1), each circuit element such as the circuit element, the gate circuit in the circuit element, or the pin number of the gate circuit is replaced or changed to change the circuit diagram DB and the board D.
Even if B does not match, if it is performed while maintaining electrical equivalence, it is possible to make a substantial match determination.

【0010】上記した構成(2) によれば、回路図DBと
基板DBとの不一致が接続ミス等の結果であるにもかか
わらず、その不一致が部分的に電気的な等価性をたまた
ま維持したまま行われているような場合には、これを実
質一致とご認識してしまうことがない。
According to the above configuration (2), although the mismatch between the circuit diagram DB and the substrate DB is the result of a connection error or the like, the mismatch partially happens to maintain electrical equivalence. In the case where it is carried out as it is, we do not recognize this as a substantial agreement.

【0011】[0011]

【発明の実施の形態】以下、図面を参照して本発明の実
施形態を詳細に説明する。図1は、本発明の一実施形態
である、回路図DBと基板DBとの照合装置の機能ブロ
ック図である。部品DB20には、照合対象の回路で使
用される回路要素であるか否かにかかわらず、あらゆる
回路要素に関する情報として、例えば回路要素がTTL
−ICやCMOS−IC等のDIP型ICであれば、そ
れぞれに内蔵されているゲート回路の入力ピン番号や出
力ピン番号が登録されている。
DETAILED DESCRIPTION OF THE INVENTION Embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a functional block diagram of a circuit diagram DB / board DB collating device according to an embodiment of the present invention. The component DB 20 stores information about all the circuit elements, for example, the TTL of the circuit element, regardless of whether or not the circuit element is used in the circuit to be collated.
In the case of a DIP type IC such as -IC or CMOS-IC, the input pin number and the output pin number of the gate circuit incorporated therein are registered.

【0012】さらに具体的に言えば、部品DB20に
は、各回路要素(回路素子;IC)に内蔵されているゲ
ート回路の入力ピン番号(A,B)と出力ピン番号
(Y)との対応関係が予め登録されている。例えば74
LS00型ICについては、1,2番ピンが入力端子で
3番ピンが出力端子となるゲート回路と、4、5番ピン
が入力端子で6番ピンが出力端子となるゲート回路…が
内蔵されている旨が登録され、74LS04型ICにつ
いては、1番ピンが入力端子で2番ピンが出力端子とな
るゲート回路と、3番ピンが入力端子で4番ピンが出力
端子となるゲート回路…が内蔵されている旨が登録され
ている。なお、部品DB20中の回路要素“74LS0
0”に関して登録されている情報“A=B”は、各ゲー
ト回路の入力ピンA,Bを相互に交換しても電気的には
等価である旨を表している。
More specifically, in the component DB 20, the correspondence between the input pin number (A, B) and the output pin number (Y) of the gate circuit built in each circuit element (circuit element; IC). The relationship is registered in advance. For example 74
The LS00 type IC has a built-in gate circuit in which pins 1 and 2 are input terminals and pin 3 is an output terminal, and gate circuits in which pins 4 and 5 are input terminals and a pin 6 is an output terminal. In the 74LS04 type IC, a gate circuit in which pin 1 is an input terminal and pin 2 is an output terminal, and a gate circuit in which pin 3 is an input terminal and pin 4 is an output terminal ... It is registered that is built in. The circuit element “74LS0 in the component DB 20
The information "A = B" registered for "0" indicates that the input pins A and B of each gate circuit are electrically equivalent even if they are exchanged with each other.

【0013】回路図DB10には、照合対象の回路で使
用される全ての回路要素(U5,U6…)を回路部品名
で分類した要素分類リスト10bおよび各回路要素間の
接続内容を表す前記回路図ネットリスト10a等が予め
登録されている。さらに具体的に言えば、要素分類リス
ト10bには、例えば回路要素U5,U6,U7は全て
74LS00型のIC(TTL)、回路要素U10,U
11は全て74LS04型のIC…である旨が登録さ
れ、回路図ネットリスト10aには、回路要素(IC)
U5の3番ピンと回路要素U5の4番ピンとはNET
(配線)Aで接続され、回路要素(IC)U5の6番ピ
ンと回路要素U10の1番ピンとはNETBで接続され
…の旨が登録されている。
In the circuit diagram DB 10, an element classification list 10b in which all the circuit elements (U5, U6 ...) Used in the circuit to be collated are classified by the circuit component name, and the circuit representing the connection contents between the circuit elements. The diagram net list 10a and the like are registered in advance. More specifically, in the element classification list 10b, for example, the circuit elements U5, U6, U7 are all 74LS00 type ICs (TTL) and the circuit elements U10, U.
It is registered that all 11 are 74LS04 type ICs ... And the circuit element (IC) is included in the circuit diagram netlist 10a.
The U3 pin 3 and the circuit element U5 pin 4 are NET
It is connected by (wiring) A, and the 6th pin of the circuit element (IC) U5 and the 1st pin of the circuit element U10 are connected by NETB.

【0014】基板DB40には、CADデータから得ら
れた、基板上での各回路要素間の接続関係を表す前記基
板ネットリスト40a等が予め登録されている。参照デ
ータ抽出手段50は、後に図2に関して説明するよう
に、回路図DB10および部品DB20に登録されたデ
ータに基づいて、当該照合対象の回路で利用される回路
要素に関するデータのみを部品DB20から選択的に抽
出して参照DB30へ格納する。不一致要素抽出手段6
0は、回路図ネットリスト10aと基板ネットリスト4
0aとを比較参照して両者の不一致要素を抽出する。実
質一致判定手段70は、参照DB30に格納されたデー
タに基づいて、前記抽出された不一致要素が実質的には
一致の要素か否かを判定し、その判定結果80を出力す
る。
In the board DB 40, the board net list 40a and the like, which is obtained from the CAD data and represents the connection relationship between the circuit elements on the board, is registered in advance. As will be described later with reference to FIG. 2, the reference data extracting unit 50 selects only the data regarding the circuit element used in the circuit to be collated from the component DB 20, based on the data registered in the circuit diagram DB 10 and the component DB 20. It is extracted and stored in the reference DB 30. Mismatch element extraction means 6
0 is the circuit diagram netlist 10a and the board netlist 4
The non-matching elements of the both are extracted by comparing with 0a. The substantial match determining means 70 determines whether or not the extracted non-matching element is a substantially matching element based on the data stored in the reference DB 30, and outputs the determination result 80.

【0015】次いで、フローチャートを参照して上記し
た構成の動作について説明する。初めに、前記参照DB
30にデータを格納する前記参照データ抽出手段50の
動作を、図2のフローチャートを参照して説明する。
Next, the operation of the above configuration will be described with reference to the flow chart. First, the reference DB
The operation of the reference data extracting means 50 for storing data in 30 will be described with reference to the flowchart of FIG.

【0016】ステップS101では、回路図DB10の
要素分類リスト10bに登録されている回路要素が一つ
づつ読み出される。本実施形態では、初めに回路素子名
“74LS00”が読み出されたものとして説明を続け
る。ステップS102では、この回路素子名“74LS
00”が部品DB20に登録されているか否かが判定さ
れ、ここでは登録されていると判定されてステップS1
03へ進む。ステップS103では、この回路素子74
LS00に関して回路図DB10および部品DB20に
登録されている情報が参照DB30に書き込まれる。
In step S101, the circuit elements registered in the element classification list 10b of the circuit diagram DB 10 are read one by one. In the present embodiment, the description will be continued assuming that the circuit element name “74LS00” is first read. In step S102, this circuit element name "74LS
It is determined whether or not "00" is registered in the parts DB 20, and here it is determined that it is registered and step S1
Go to 03. In step S103, this circuit element 74
Information registered in the circuit diagram DB 10 and the component DB 20 regarding LS00 is written in the reference DB 30.

【0017】すなわち本実施形態では、図1に示したよ
うに、 回路素子U5,U6,U7はいずれも74LS00型
のICである旨、 74LS00は1、2番ピンが入力で3番ピンが出力
となるゲート回路、4、5番ピンが入力で6番ピンが出
力となるゲート回路…で構成されている旨、 各ゲート回路の入力ピンは相互に交換可能である旨
(A=B)、が、回路素子74LS00に関する情報と
して参照DB30に登録される。
That is, in the present embodiment, as shown in FIG. 1, the circuit elements U5, U6 and U7 are all 74LS00 type ICs. In 74LS00, pins 1 and 2 are input and pin 3 is output. That the gate circuits 4 and 5 are input and the pin 6 is output, and that the input pins of each gate circuit are interchangeable (A = B), Is registered in the reference DB 30 as information regarding the circuit element 74LS00.

【0018】ステップS104では、回路図DB10の
要素分類リスト10bに登録されている全ての回路要素
に関して上記処理が完了したか否かが判定され、ここで
は未だに完了していないと判定されてステップS101
へ戻り、今度は次の回路要素すなわち回路素子名“74
LS04”のICに関して上記処理が繰り返される。以
上のようにして、回路図DB10の要素分類リスト10
bに登録されている全ての回路要素に関して上記処理が
完了すると参照DB30が完成する。
In step S104, it is determined whether or not the above processing has been completed for all the circuit elements registered in the element classification list 10b of the circuit diagram DB 10. Here, it is determined that the processing has not been completed, and thus step S101.
Return to the next circuit element, that is, the circuit element name "74
The above process is repeated for the IC of LS04 ″. As described above, the element classification list 10 of the circuit diagram DB 10
When the above process is completed for all the circuit elements registered in b, the reference DB 30 is completed.

【0019】次いで、この参照DB30を利用して回路
図DB10の回路図ネットリスト10aと基板DB40
の基板ネットリスト40aとを比較照合する動作を、図
3のフローチャートを参照して説明する。なお、ここで
は図5,6,7に示したように、2つの2入力NAND
ゲードおよび2つのインバータから構成される回路部分
についての照合動作を説明する。また、図4に示したよ
うに、回路要素U5,U6は共に4つの2入力NAND
ゲートを内蔵した同種のICであり、回路要素U10は
6つのインバータを内蔵したICである。したがって、
例えば図5(a)の回路構成では、図4の回路要素U5の
3番ピンと4番ピン、U10の4番ピンとU5の5番ピ
ン、U5の6番ピンとU10の1番ピンがそれぞれ接続
されることになる。
Next, using this reference DB 30, the circuit diagram netlist 10a of the circuit diagram DB 10 and the substrate DB 40 are used.
The operation of comparing and collating with the board netlist 40a will be described with reference to the flowchart of FIG. Here, as shown in FIGS. 5, 6 and 7, two 2-input NANDs are used.
The collating operation for the circuit portion including the gate and the two inverters will be described. Further, as shown in FIG. 4, the circuit elements U5 and U6 are both four 2-input NANDs.
It is an IC of the same type having a built-in gate, and the circuit element U10 is an IC having six built-in inverters. Therefore,
For example, in the circuit configuration of FIG. 5 (a), the third and fourth pins of the circuit element U5 of FIG. 4, the fourth pin of U10 and the fifth pin of U5, the sixth pin of U5 and the first pin of U10 are respectively connected. Will be.

【0020】初めに、図5に示したように、回路図[同
図(a) ]上では回路要素U5の4,5番ピンを入力端
子、6番ピンを出力端子とするゲート回路が、基板[同
図(b)]上では回路要素U6の4,5番ピンを入力端
子、6番ピンを出力端子とする他のゲート回路に置換さ
れている場合の照合動作について説明する。
First, as shown in FIG. 5, in the circuit diagram [(a) of the same figure], the gate circuit in which the fourth and fifth pins of the circuit element U5 are input terminals and the sixth pin is an output terminal, On the substrate [(b) of the same figure], the collating operation when the circuit elements U6 are replaced with other gate circuits having pins 4 and 5 as input terminals and pin 6 as output terminals will be described.

【0021】ステップS201では、回路図ネットリス
ト(NL)10aの第1ライン(U5−3,U5−4)
と基板ネットリスト40aの第1ライン(U5−3,U
6−4)とが前記不一致要素抽出手段60によって比較
される。ステップS202では比較結果が参照され、こ
こでは、各リスト10a,40aの右側に登録されてい
る出力先要素が、回路図ネットリスト10aでは“U
5”であるのに対して基板ネットリスト40aでは“U
6”であるために不一致と判定されてステップS301
へ進む。
In step S201, the first line (U5-3, U5-4) of the circuit diagram netlist (NL) 10a.
And the first line of the board netlist 40a (U5-3, U
6-4) is compared with the mismatch element extraction means 60. In step S202, the comparison result is referred to. Here, the output destination element registered on the right side of each of the lists 10a and 40a is "U" in the circuit diagram netlist 10a.
5 "while the board netlist 40a shows" U "
Since it is 6 ", it is determined that they do not match, and thus step S301.
Proceed to.

【0022】ステップS301では、不一致と判定され
た回路図ネットリスト10a中の回路要素“U5”に関
するデータが、前記実質一致判定手段70により参照D
B30から読み出される。ステップS302では、前記
不一致が電気的に等価な他の回路要素への置換に基づく
ものであるか否かが判定される。具体的には、不一致と
判定された基板ネットリスト40a中の回路要素“U
6”が前記回路要素“U5”の置換対象として参照DB
30に登録されているか否かが判定される。本実施形態
では、図1に示したように、参照DB30には回路要素
U5,U6が共に74LS00である旨が登録されて
いるので、回路要素U5から回路要素U6への置換は電
気的に等価な正規の置換と判定されてステップS303
へ進む。また、当該ステップS302の判定が否定にな
るとステップS310へ進んでエラー判定がなされ、そ
の旨の判定結果80が出力される。
In step S301, the data about the circuit element "U5" in the circuit diagram netlist 10a, which is determined to be inconsistent, is referred to by the substantial coincidence determining means 70.
It is read from B30. In step S302, it is determined whether or not the mismatch is based on replacement with another electrically equivalent circuit element. Specifically, the circuit element "U" in the board netlist 40a that is determined to not match.
6 "is a reference DB as a replacement target of the circuit element" U5 "
It is determined whether or not it is registered in 30. In the present embodiment, as shown in FIG. 1, it is registered in the reference DB 30 that the circuit elements U5 and U6 are both 74LS00, and therefore the replacement of the circuit element U5 with the circuit element U6 is electrically equivalent. Is determined to be a regular replacement, and step S303 is performed.
Proceed to. If the determination in step S302 is negative, the process proceeds to step S310 to make an error determination, and a determination result 80 to that effect is output.

【0023】ところで、上記したように回路要素U5か
ら回路要素U6への置換が正規の置換と判定された時点
で当該各ネットリスト10a,40aの不一致要素を実
質上の一致要素と判定しても良いが、このような不一致
要素のみの比較では、例えば不一致が接続ミス等の結果
であるにもかかわらず、これが偶発的に記前置換条件を
満足してしまう場合にも一致と判定されてしまうことが
ある。そこで本実施形態では、後述するステップS30
3以降において、前記実質上一致と判定された各要素の
入力元要素と出力先要素とを更に比較し、これらが全て
一致した場合のみ、上記不一致要素を実質上の一致要素
と判定することで、より信頼性の高い照合を実現してい
る。
By the way, as described above, when the replacement of the circuit element U5 with the circuit element U6 is determined to be a regular replacement, the non-matching elements of the netlists 10a and 40a are determined to be substantially matching elements. It is good, but in such a comparison of only disagreement elements, for example, even if the disagreement is the result of a connection mistake or the like, but this accidentally satisfies the pre-replacement condition, it is also determined as a match. Sometimes. Therefore, in this embodiment, step S30 described later is performed.
After 3, the input source element and the output destination element of each element determined to be substantially the same are further compared, and only when they are all matched, the non-matching element is determined to be the substantially matching element. , Achieves more reliable matching.

【0024】ステップS303では、前記回路図ネット
リスト10a中の回路要素U5および基板ネットリスト
40a中の回路要素U6の入力元要素が比較される。本
実施形態では各回路要素U5,U6の2つの入力元要素
がいずれも“U5−3”,“U10−4”なので、ステ
ップS304において一致判定がなされてステップS3
05へ進む。ステップS306では、今度は各回路要素
U5,U6の出力先要素が比較され、本実施形態では各
回路要素U5,U6の出力先要素がいずれも“U10−
1”なので、ステップS306において一致判定がなさ
れ、その後ステップS203へ進む。ステップS203
では、各ネットリストの全てのラインについて比較参照
が完了したか否かが判定され、完了していなければ、ス
テップS201へ戻って次のラインが比較参照される。
また、完了していれば、ステップS204において一致
判定がなされ、その旨の判定結果80が出力される。
In step S303, the input source elements of the circuit element U5 in the circuit diagram netlist 10a and the circuit element U6 in the board netlist 40a are compared. In the present embodiment, since the two input source elements of each of the circuit elements U5 and U6 are "U5-3" and "U10-4", a match determination is made in step S304, and step S3 is performed.
Go to 05. In step S306, the output destination elements of the circuit elements U5 and U6 are compared this time, and in the present embodiment, the output destination elements of the circuit elements U5 and U6 are both "U10-".
Since it is 1 ", a match determination is made in step S306, and then the process proceeds to step S203.
Then, it is determined whether or not the comparison / reference has been completed for all the lines of each netlist, and if not completed, the process returns to step S201 and the next line is compared / referenced.
If it is completed, a match determination is made in step S204, and a determination result 80 to that effect is output.

【0025】次いで、図6に示したように、回路図[同
図(a) ]上では回路要素U5の4,5番ピンを入力端
子、6番ピンを出力端子とするゲート回路が、基板[同
図(b)]上では回路要素U5の9,10番ピンを入力端
子、8番ピンを出力端子とするゲート回路に置換されて
いる場合の照合動作を、再び図3のフローチャートを参
照して説明する。
Then, as shown in FIG. 6, in the circuit diagram [(a) of the same figure], the gate circuit having pins 4 and 5 of the circuit element U5 as an input terminal and a pin 6 as an output terminal is a substrate. Referring to FIG. 3 (b), refer to the flow chart of FIG. 3 again for the verification operation when the circuit element U5 is replaced with a gate circuit having pins 9 and 10 as input terminals and pin 8 as output terminals. And explain.

【0026】ステップS201では、回路図ネットリス
ト10aの第1ライン(U5−3,U5−4)と基板ネ
ットリスト40aの第1ライン(U5−3,U5−9)
とが前記と同様に比較される。ステップS202では比
較結果が参照され、ここでは、リストの右側に登録され
ている出力先要素が、回路図ネットリスト10aではU
5の4番ピンであるのに対して基板ネットリスト40a
ではU5の9番ピンであるために不一致と判定されてス
テップS301へ進む。
In step S201, the first line (U5-3, U5-4) of the circuit diagram netlist 10a and the first line (U5-3, U5-9) of the substrate netlist 40a.
And are compared as above. In step S202, the comparison result is referred to. Here, the output destination element registered on the right side of the list is U in the schematic netlist 10a.
Board netlist 40a, while pin 5 is pin 4
Then, since it is the 9th pin of U5, it is determined that they do not match and the process proceeds to step S301.

【0027】ステップS301では、不一致と判定され
た回路図ネットリスト10a中の回路要素U5の4番ピ
ンに関するデータが参照DB30から読み出される。ス
テップS302では、不一致と判定された基板ネットリ
スト40b中の回路要素“U5の9番ピン”が前記回路
要素“U5の4番ピン”の置換対象として参照DB30
に登録されているか否かが前記実質一致判定手段70に
よって判定される。
In step S301, the data relating to the fourth pin of the circuit element U5 in the circuit diagram netlist 10a which is determined to be inconsistent is read from the reference DB 30. In step S302, the circuit element “Pin 9 of U5” in the board netlist 40b determined to be inconsistent is the reference DB 30 as a replacement target of the circuit element “Pin 4 of U5”.
It is judged by the substantial coincidence judging means 70 whether or not it is registered in.

【0028】本実施形態では、図1の参照DB30に例
示したように、回路要素U5(74LS00)には4,
5番ピンを入力端子、6番ピンを出力端子とするゲート
回路と共に、9,10番ピンを入力端子、8番ピンを出
力端子とするゲート回路も内蔵されている旨が登録さ
れているので、更に他方の入力ピン番号および出力ピン
番号が比較される。本実施形態では、回路図ネットリス
ト10a内の素子U5の4、5、6番ピンが基板ネット
リスト40bでは全て素子U5の9、10、8番ピンに
置換されているので、当該置換は電気的に等価な正規の
置換と判定されてステップS303へ進む。
In this embodiment, as illustrated in the reference DB 30 of FIG. 1, the circuit element U5 (74LS00) has 4,
It is registered that a gate circuit that uses pin 5 as an input terminal and pin 6 as an output terminal, as well as a gate circuit that uses pins 9 and 10 as an input terminal and pin 8 as an output terminal, is built in. , And the other input pin number and output pin number are compared. In the present embodiment, since the fourth, fifth, and sixth pins of the device U5 in the circuit diagram netlist 10a are all replaced by the ninth, tenth, and eighth pins of the device U5 in the board netlist 40b, the replacement is electrical. It is determined that the normal replacement is equivalent to the normal replacement, and the process proceeds to step S303.

【0029】ステップS303以降では、前記と同様
に、回路図ネットリスト10aでの素子U5の4、5、
6番ピンの接続先と基板ネットリスト40bでの素子U
5の9、10、8番ピンの接続先がそれぞれ一致してい
るか否かが判定され、一致していれば正規の置換と判定
される。
After step S303, the elements U5 4, 5 of the circuit diagram netlist 10a,
Connection destination of pin 6 and element U in the board netlist 40b
It is determined whether or not the connection destinations of the 9th, 10th, and 8th pins of 5 match each other, and if they match, it is determined to be a regular replacement.

【0030】次いで、図7に示したように、回路図[同
図(a) ]上では回路要素U5の4,5番ピンのうち4番
ピンが同3番ピンと接続されているのに対して、基板
[同図(b) ]上では回路要素U5の4番ピンが同3番ピ
ンと接続されており、回路要素U5の4,5番ピンが相
互に交換されている場合の照合動作を、再び図3のフロ
ーチャートを参照して説明する。
Next, as shown in FIG. 7, in the circuit diagram [(a) in the figure], the fourth pin out of the fourth and fifth pins of the circuit element U5 is connected to the third pin. Then, on the board [(b) of the same figure], the verification operation when the 4th pin of the circuit element U5 is connected to the 3rd pin and the 4th and 5th pins of the circuit element U5 are exchanged with each other The description will be made again with reference to the flowchart of FIG.

【0031】ステップS201では、回路図ネットリス
ト10aの第1ライン(U5−3,U5−4)と基板ネ
ットリスト40aの第1ライン(U5−3,U5−5)
とが前記と同様に比較される。ステップS202では比
較結果が参照され、ここでは、リストの右側に記載され
ている出力先要素が、回路図ネットリスト10aでは
“U5−4”であるのに対して基板ネットリスト40a
では“U5−5”であるために不一致と判定されてステ
ップS301へ進む。
In step S201, the first line (U5-3, U5-4) of the circuit diagram netlist 10a and the first line (U5-3, U5-5) of the substrate netlist 40a.
And are compared as above. In step S202, the comparison result is referred to. Here, the output destination element on the right side of the list is "U5-4" in the circuit diagram netlist 10a, whereas the board netlist 40a is
Since it is "U5-5", it is determined that they do not match and the process proceeds to step S301.

【0032】ステップS301では、不一致と判定され
た回路図ネットリスト10a中の回路要素“U5”に関
するデータが参照DB30から読み出される。ステップ
S302では、前記不一致が電気的に等価な他の回路要
素への置換に基づくものであるか否かが判定される。具
体的には、不一致と判定された基板ネットリスト40a
中の回路要素“U5の5番ピン”が前記回路要素“U5
の4番ピン”の置換対象として参照DB30に登録され
ているか否かが判定される。
In step S301, the data relating to the circuit element "U5" in the circuit diagram netlist 10a which is determined to be inconsistent is read from the reference DB 30. In step S302, it is determined whether or not the mismatch is based on replacement with another electrically equivalent circuit element. Specifically, the board netlist 40a determined to be inconsistent
The circuit element "Pin No. 5 of U5" is the circuit element "U5".
It is determined whether or not it is registered in the reference DB 30 as a replacement target of “No. 4 pin”.

【0033】本実施形態では、図1の参照DB30に例
示したように、U5(74LS00)には入力端子が
4,5番ピンである2入力ゲート回路が内蔵されてお
り、かつ各入力端子は相互に交換可能である旨の情報
(A=B)が登録されているので、当該入力端子の交換
は電気的に等価な正規の置換と判定されてステップS3
03へ進む。
In this embodiment, as illustrated in the reference DB 30 of FIG. 1, the U5 (74LS00) has a built-in two-input gate circuit whose input terminals are pins 4 and 5, and each input terminal is Since the information (A = B) indicating that the input terminals can be exchanged with each other is registered, the exchange of the input terminal is determined to be an electrically equivalent regular replacement, and step S3 is performed.
Go to 03.

【0034】ステップS303以降では、前記と同様
に、回路図ネットリスト10aでの素子U5の4、5、
6番ピンの接続先と基板ネットリスト40bでの素子U
5の5、4、6番ピンの接続先がそれぞれ一致している
か否かが判定され、一致していれば正規の置換と判定さ
れる。
After step S303, the elements U5 of the circuit diagram netlist 10a, 4, 5 and
Connection destination of pin 6 and element U in the board netlist 40b
It is determined whether or not the connection destinations of the 5th, 4th, and 6th pins of 5 match, and if they match, it is determined that the replacement is normal.

【0035】上記したように、本実施形態によれば、回
路図ネットリスト10aと基板ネットリスト40aとに
不一致要素があっても、この不一致が電気的に等価な他
の回路要素への置換に基づくものであれば自動的に一致
要素と判定されるので、設計変更等の予定の不一致につ
いては、改めて作業者が確認する必要がなくなるので比
較作業の効率が向上するのみならず、その信頼性も向上
する。
As described above, according to the present embodiment, even if there is a mismatch element between the circuit diagram netlist 10a and the board netlist 40a, this mismatch can be replaced with another electrically equivalent circuit element. If it is based on it, it is automatically judged as a matching element, so it is not necessary for the operator to check again for inconsistencies such as design changes, so not only the efficiency of comparison work is improved, but also its reliability. Also improves.

【0036】さらに、本実施形態によれば、正規に置換
されたものと判定された各回路要素の、入力元および出
力先の回路要素同士についても一致判定が行われるの
で、その信頼性が更に向上する。
Further, according to the present embodiment, the matching determination is also performed on the circuit elements of the input source and the output destination of the circuit elements determined to be the regular replacements, so that the reliability is further improved. improves.

【0037】[0037]

【発明の効果】【The invention's effect】

(1) 請求項1の発明によれば、回路素子、回路素子内の
ゲート回路、あるいはゲート回路のピン番号等が置換、
変更されて回路図DB(回路図ネットリスト)と基板D
B(基板ネットリスト)とが見掛け上は不一致となって
も、それが電気的な等価性を維持したまま行われていれ
ば実質上の一致判定がなされるので、設計変更等によっ
て回路図DBと基板DBとが見掛け上は不一致となって
も自動的に一致判定がなされるようになる。 (2) 請求項2の発明によれば、回路図DBと基板DBと
の不一致が接続ミス等の結果であるにもかかわらず偶発
的に正規の置換条件を満足してしまう場合でも、これを
実質一致のご認識してしまうことがない。
(1) According to the invention of claim 1, the circuit element, the gate circuit in the circuit element, or the pin number of the gate circuit is replaced,
Modified circuit diagram DB (circuit diagram netlist) and board D
Even if there is an apparent disagreement with B (board netlist), if it is performed while maintaining the electrical equivalence, the actual coincidence determination is made. Even if the substrate DB and the substrate DB apparently do not match, the match determination is automatically performed. (2) According to the invention of claim 2, even if the mismatch between the circuit diagram DB and the substrate DB is the result of a connection error or the like, even if the regular replacement condition is met accidentally, You will not be aware of the actual agreement.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の機能ブロック図である。FIG. 1 is a functional block diagram of the present invention.

【図2】 参照DBの登録方法を示したフローチャート
である。
FIG. 2 is a flowchart showing a reference DB registration method.

【図3】 本実施形態の動作を示したフローチャートで
ある。
FIG. 3 is a flowchart showing the operation of this embodiment.

【図4】 DIP−ICの構造の一例を示した図であ
る。
FIG. 4 is a diagram showing an example of a structure of a DIP-IC.

【図5】 電気的に等価な置換例を示した図である。FIG. 5 is a diagram showing an electrically equivalent replacement example.

【図6】 電気的に等価な置換例を示した図である。FIG. 6 is a diagram showing an electrically equivalent replacement example.

【図7】 電気的に等価な置換例を示した図である。FIG. 7 is a diagram showing an electrically equivalent replacement example.

【図8】 従来技術による回路図と基板との照合方法を
示した図である。
FIG. 8 is a diagram showing a method of comparing a circuit diagram and a board according to a conventional technique.

【図9】 従来技術による回路図ネットリストと基板ネ
ットリストとの照合方法を示した図である。
FIG. 9 is a diagram showing a method for checking a circuit diagram netlist and a board netlist according to a conventional technique.

【図10】 DIP−ICの構造の一例を示した図であ
る。
FIG. 10 is a diagram showing an example of a structure of a DIP-IC.

【図11】 電気的に等価な置換例を示した図である。FIG. 11 is a diagram showing an electrically equivalent replacement example.

【符号の説明】[Explanation of symbols]

10…回路図DB,20…部品DB,30…参照DB,
40…基板DB,50…参照データ抽出手段,60…不
一致要素抽出手段,70…実質一致判定手段
10 ... Circuit diagram DB, 20 ... Component DB, 30 ... Reference DB,
40 ... Board DB, 50 ... Reference data extracting means, 60 ... Inconsistent element extracting means, 70 ... Substantial coincidence determining means

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 回路図DBと基板DBとの照合を行う照
合装置において、 回路図DBに基づく各回路要素(回路素子、回路素子内
のゲート回路、あるいはゲート回路のピン番号等)の接
続情報が記録された回路図ネットリストと、 基板DBに基づく各回路要素の接続情報が記録された基
板ネットリストと、 前記各ネットリストを比較参照し、接続情報の不一致を
回路要素単位で抽出する不一致要素抽出手段と、 電気的に等価に置換し得る回路要素同士の対応関係が記
憶された参照DBと、 前記不一致要素同士が、前記置換し得る回路要素同士か
否かを前記参照DBに基づいて判定する判定手段とを具
備したことを特徴とする回路図DBと基板DBとの照合
装置。
1. A collation device for collating a circuit diagram DB and a substrate DB, wherein connection information of each circuit element (circuit element, gate circuit in circuit element, or pin number of gate circuit) based on the circuit diagram DB. The circuit diagram netlist in which is recorded, the circuit board netlist in which the connection information of each circuit element based on the circuit board DB is recorded, and the netlists are compared and referred to, and the mismatch of the connection information is extracted in circuit element units. An element extraction unit, a reference DB that stores a correspondence relationship between circuit elements that can be electrically equivalently replaced, and whether or not the non-matching elements are the circuit elements that can be replaced based on the reference DB A device for collating a circuit diagram DB and a substrate DB, comprising: a determination unit for determining.
【請求項2】 前記判定手段は、置換された回路要素
と、当該回路要素の信号入力元および当該回路要素の信
号出力先との接続関係を更に判定することを特徴とする
請求項1に記載の回路図DBと基板DBとの照合装置。
2. The determining means further determines a connection relationship between the replaced circuit element and a signal input source of the circuit element and a signal output destination of the circuit element. Matching device for the circuit diagram DB and the substrate DB of.
JP8094715A 1996-03-26 1996-03-26 Device for collating circuit diagram db and substrate db Pending JPH09259174A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8094715A JPH09259174A (en) 1996-03-26 1996-03-26 Device for collating circuit diagram db and substrate db

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8094715A JPH09259174A (en) 1996-03-26 1996-03-26 Device for collating circuit diagram db and substrate db

Publications (1)

Publication Number Publication Date
JPH09259174A true JPH09259174A (en) 1997-10-03

Family

ID=14117843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8094715A Pending JPH09259174A (en) 1996-03-26 1996-03-26 Device for collating circuit diagram db and substrate db

Country Status (1)

Country Link
JP (1) JPH09259174A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008165755A (en) * 2006-12-07 2008-07-17 Fujitsu Ltd Association check support apparatus and association check support program
JP2008165752A (en) * 2006-12-07 2008-07-17 Fujitsu Ltd Association check support apparatus and association check support program
JP2009223697A (en) * 2008-03-17 2009-10-01 Ricoh Co Ltd Verification device and verification method
US8201136B2 (en) 2006-12-07 2012-06-12 Fujitsu Limited CAD apparatus, method, and computer product for designing printed circuit board
US8510698B2 (en) 2006-12-07 2013-08-13 Fujitsu Limited CAD apparatus and check support apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008165755A (en) * 2006-12-07 2008-07-17 Fujitsu Ltd Association check support apparatus and association check support program
JP2008165752A (en) * 2006-12-07 2008-07-17 Fujitsu Ltd Association check support apparatus and association check support program
US8201136B2 (en) 2006-12-07 2012-06-12 Fujitsu Limited CAD apparatus, method, and computer product for designing printed circuit board
US8510698B2 (en) 2006-12-07 2013-08-13 Fujitsu Limited CAD apparatus and check support apparatus
JP2009223697A (en) * 2008-03-17 2009-10-01 Ricoh Co Ltd Verification device and verification method

Similar Documents

Publication Publication Date Title
JP2000132417A (en) Method and system for diagnosing multiple error and fault based on x list
US6629307B2 (en) Method for ensuring correct pin assignments between system board connections using common mapping files
CN106095462A (en) A kind of embedded distribution system program configuration version management method
JP2006350451A (en) Circuit design support device and circuit design support method
CN105975527A (en) Road up-down relationship identification method and apparatus
CN108197625A (en) A kind of method and system for correcting Car license recognition
JPH09259174A (en) Device for collating circuit diagram db and substrate db
CN113609011B (en) Testing method, device, medium and equipment of insurance product factory
CN113051969A (en) Object recognition model training method and vehicle-mounted device
CN108829903B (en) Method and system for judging consistency of codes of FPGA redundant design and integrated circuit
CN109254791A (en) Develop management method, computer readable storage medium and the terminal device of data
CN106663133A (en) Method for the automated creation of data set characterizing technical drawing
CN111651500A (en) User identity recognition method, electronic device and storage medium
Maosheng et al. Reliability analysis of digital relay
US7373623B2 (en) Method and apparatus for locating circuit deviations
US11900034B2 (en) Method of modeling a component fault tree for an electric circuit
CN112559373B (en) Software compatibility management method and system
CN114219310A (en) Order auditing method, system, electronic equipment and storage medium
CN113919518A (en) Fault determination method and device for electric power metering automatic production equipment and terminal
CN102467443A (en) Nuclear power station security level software testing method and system
Grieser Reflecting inductive inference machines and its improvement by therapy
CN112711858A (en) FMEA-MSR analysis method and device
RU2678512C1 (en) Related to motor vehicles data processing method for the purpose of the subsequent electrical systems electrical diagrams graphic construction
JPS63129466A (en) Line connection inspecting device
JPH11282895A (en) Electric system cad net data verifying method and medium in which electric system cad net data verification program is recorded