JPH09251472A - Method and device for synthesizing logic circuit - Google Patents

Method and device for synthesizing logic circuit

Info

Publication number
JPH09251472A
JPH09251472A JP8057754A JP5775496A JPH09251472A JP H09251472 A JPH09251472 A JP H09251472A JP 8057754 A JP8057754 A JP 8057754A JP 5775496 A JP5775496 A JP 5775496A JP H09251472 A JPH09251472 A JP H09251472A
Authority
JP
Japan
Prior art keywords
logic circuit
description
operator
circuit
synthesizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP8057754A
Other languages
Japanese (ja)
Inventor
Tokuji Masuda
篤司 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8057754A priority Critical patent/JPH09251472A/en
Publication of JPH09251472A publication Critical patent/JPH09251472A/en
Abandoned legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce the description quantity of a logic circuit and to synthesize the logic circuit of good quality by synthesizing the logic circuit though the use of a circuit object definition description where the feature of the operation of a part of a logical element is described and an operator definition description where an operation rule and an operator are set. SOLUTION: A description analysis part inputs and analyzes object description 100 and divides it into circuit object definition description 101 where the feature of the operation of a part of the logical element provided for the logic circuit is described, operator definition description 102 where the operation rule and the operator for a defined object are set and circuit operation definition description 103. Then, circuit object definition description 101 is synthesized into the logic circuit by an object synthesis part. The synthesized logic circuit is stored in a library database while the relation is held. At last, circuit operation definition description 103 is synthesized into the logic circuit by the synthesis part.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、論理回路の合成方
法及びその装置に関し、特に、論理回路を容易に記述、
合成することができる論理回路合成方法及びその装置に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of synthesizing a logic circuit and its device, and more particularly, to easily describe a logic circuit,
The present invention relates to a logic circuit synthesizing method and device capable of synthesizing.

【0002】[0002]

【従来の技術】従来から論理回路を表現するのには、そ
の回路素子を抽象化して表したレジスタトランスファレ
ベル言語と呼ばれる言語を用いて、その回路素子間の接
続を表すことで表現したり、ビヘイビア記述と呼ばれる
論理回路の動作を表す記述を用いて、動作のみの仕様で
論理回路を表す等していた。
2. Description of the Related Art Conventionally, to express a logic circuit, a language called a register transfer level language that abstracts and expresses the circuit element is used to express the connection between the circuit elements, A description of behavior of a logic circuit, which is called a behavior description, is used to represent the logic circuit by the specification of only the behavior.

【0003】そして、それぞれの記述で表された論理回
路はそれぞれに対応した論理合成システムを用いて実現
されていた。以下、従来の論理回路の合成方法につい
て、図8を用いて説明する。
The logic circuits represented by the respective descriptions have been realized by using the corresponding logic synthesis system. Hereinafter, a conventional method of synthesizing a logic circuit will be described with reference to FIG.

【0004】図8は、従来の論理回路の合成方法を説明
するための図である。論理回路の動作を表すビヘイビア
記述1を高位合成部2に入力し、高位合成部2では動作
を表す記述から、抽象化された回路素子に合成を行い、
レジスタトランスファレベル(RTL)言語3を出力す
る。
FIG. 8 is a diagram for explaining a conventional method of synthesizing a logic circuit. The behavioral description 1 representing the behavior of the logic circuit is input to the high-level synthesis section 2, and the high-level synthesis section 2 synthesizes the description representing the behavior into an abstracted circuit element,
Outputs register transfer level (RTL) language 3.

【0005】このようにして、従来から論理合成にはビ
ヘイビア記述を用いて論理回路の合成を行っていた。
In this way, conventionally, the logic circuit is synthesized by using the behavior description for the logic synthesis.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、従来の
レジスタトランスファレベルの記述では、論理素子の接
続で論理回路を表現するので、論理回路に比例して記述
が増加し、大規模な論理回路を記述するには膨大な量の
記述を必要としていた。一方、ビヘイビア記述では論理
回路の動作のみを記述するので記述量は削減できるもの
の、抽象化されているために論理素子との接続が希釈さ
れていて論理回路を合成するのは非常に困難であった。
However, in the conventional register transfer level description, since the logic circuit is represented by the connection of the logic elements, the description increases in proportion to the logic circuit, and the large scale logic circuit is described. It required a huge amount of description to do so. On the other hand, in the behavioral description, only the operation of the logic circuit is described, so the amount of description can be reduced, but since it is abstracted, the connection with the logic element is diluted and it is very difficult to synthesize the logic circuit. It was

【0007】本発明は上記事情に鑑みてなされたもので
あり、その目的とするところは、論理回路の記述量を減
少させ、設計者に対しても理解のしやすい記述で論理回
路を表現し、質のよい論理回路を合成することのできる
論理回路の合成方法及びその装置を提供することにあ
る。
The present invention has been made in view of the above circumstances, and an object of the present invention is to reduce the description amount of a logic circuit and express the logic circuit with a description that is easy for a designer to understand. It is an object of the present invention to provide a logic circuit synthesizing method and device capable of synthesizing a high-quality logic circuit.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するた
め、第1の発明の特徴は、論理回路の動作を表した記述
を用いて、論理回路の合成を行う方法において、前記論
理回路に備わる一部の論理素子の動作の特徴を記述した
回路オブジェクト定義記述と、この定義されたオブジェ
クトに対する演算規則と演算子とが設定された演算子定
義記述と、を用いて論理回路の合成を行うことである。
In order to achieve the above object, a feature of the first invention is a method for synthesizing a logic circuit using a description showing an operation of the logic circuit, the logic circuit being provided in the logic circuit. To synthesize a logic circuit using a circuit object definition description that describes the operation characteristics of some logic elements and an operator definition description in which the operation rules and operators for the defined objects are set. Is.

【0009】また、第2の発明の特徴は、論理回路の動
作を表した記述を用いて、論理回路の合成を行う方法に
おいて、前記論理回路に備わる各論理素子の特徴を表し
たブロックをオブジェクトとして定義し、そのオブジェ
クトに対して演算規則と演算子を新たに設定して論理回
路を表現し、この表現された論理回路に対して論理合成
を行うことである。
A feature of the second invention is that, in a method of synthesizing a logic circuit by using a description representing an operation of the logic circuit, a block representing a feature of each logic element included in the logic circuit is an object. Is defined as follows, a calculation rule and an operator are newly set for the object to represent a logic circuit, and logic synthesis is performed on the expressed logic circuit.

【0010】ここで、前記定義されたオブジェクトと前
記設定された演算子に対してそれぞれ論理回路を作成
し、それらを機能ブロックとして論理合成することによ
り全体の論理回路を合成することが好ましい。
Here, it is preferable that a logic circuit is created for each of the defined object and the set operator, and these are logically synthesized as a functional block to synthesize the entire logic circuit.

【0011】また、第3の発明の特徴は、論理回路の動
作を表した記述を用いて、論理回路の合成を行う方法に
おいて、前記論理回路に備わる一部の論理素子の動作の
特徴を記述した回路オブジェクト定義記述と、この定義
されたオブジェクトに対する演算規則と演算子とが設定
された演算子定義記述と、前記オブジェクト定義記述と
前記演算子定義記述を用いて論理回路全体の動作を記述
する回路動作定義記述と、備えたオブジェクト記述を用
いて前記論理回路を表現し、前記オブジェクト記述を用
いて論理回路の合成を行うことである。
A feature of the third invention is that, in the method of synthesizing a logic circuit by using the description representing the operation of the logic circuit, the feature of the operation of some of the logic elements included in the logic circuit is described. Circuit object definition description, operator definition description in which operation rules and operators for the defined object are set, and the operation of the entire logic circuit is described using the object definition description and the operator definition description. This is to express the logic circuit using the circuit operation definition description and the provided object description, and synthesize the logic circuit using the object description.

【0012】ここで、前記論理回路の合成を行う際に、
前記回路オブジェクト定義記述ごとに合成を行うことが
好ましい。
Here, when synthesizing the logic circuits,
It is preferable to perform composition for each of the circuit object definition descriptions.

【0013】また、前記演算子定義記述は、前記オブジ
ェクトに対する演算規則と演算子とを設定する際に、前
記オブジェクトの一部に対する演算規則と演算子とを設
定することが好ましい。
The operator definition description preferably sets the operation rule and the operator for a part of the object when setting the operation rule and the operator for the object.

【0014】さらに、一般的には同期論理回路にて用い
ることができるが、非同期論理回路でも用いることがで
きる。非同期論理回路の設計においては、通常論理回路
のタイミングを考慮して設計、合成を行う必要がある
が、本発明によれば、ブロックを非同期論理回路内の処
理の単位として考えればタイミングを考慮せずに論理合
成を行うことができるのである。
Further, although it can be generally used in a synchronous logic circuit, it can also be used in an asynchronous logic circuit. In designing an asynchronous logic circuit, it is necessary to design and synthesize in consideration of the timing of a normal logic circuit. However, according to the present invention, when considering a block as a unit of processing in an asynchronous logic circuit, the timing should be considered. It is possible to perform logic synthesis without doing so.

【0015】上記目的を達成するために、第4の発明の
特徴は、論理回路に備わる一部の論理素子の動作の特徴
を記述した回路オブジェクト定義記述と、この定義され
たオブジェクトに対する演算規則と演算子とが設定され
た演算子定義記述と、を用いて所定の論理回路の合成を
行う装置であって、前記回路オブジェクト定義記述を入
力し、各回路オブジェクト定義記述ごとに合成を行うオ
ブジェクト合成部と、
In order to achieve the above-mentioned object, the features of the fourth invention are: a circuit object definition description which describes the operation characteristics of a part of logic elements included in a logic circuit; and an operation rule for this defined object. A device for synthesizing a predetermined logic circuit by using an operator definition description in which an operator is set, and inputting the circuit object definition description, and synthesizing for each circuit object definition description Department,

【0016】前記演算子定義記述を入力し、各演算定義
記述ごとに合成を行う演算子合成部と、前記オブジェク
ト合成部、及び演算子合成部にて合成された結果を各オ
ブジェクト表現ごとに関連づけて格納するライブラリデ
ータベースと、を備え、前記ライブラリデータベースを
用いて前記論理回路全体の合成を行うことである。
An operator synthesizing section for inputting the operator definition description and synthesizing for each operation definition description, the object synthesizing section, and the result synthesized by the operator synthesizing section are associated with each object expression. And a library database for storing the logic circuit, and the synthesis of the entire logic circuit is performed using the library database.

【0017】また、第5の発明の特徴は、論理回路に備
わる一部の論理素子の動作の特徴を記述した回路オブジ
ェクト定義記述と、この定義されたオブジェクトに対す
る演算規則と演算子とが設定された演算子定義記述と、
前記オブジェクト定義記述と前記演算子定義記述を用い
て論理回路全体の動作を記述する回路動作定義記述とを
備えたオブジェクト記述を用いて前記論理回路を表現
し、このオブジェクト記述を用いて前記論理回路の合成
を行う装置であって、前記オブジェクト記述を入力し
て、この記述を解釈して各定義記述に分割する記述解釈
部と、前記回路オブジェクト定義記述を入力し、各回路
オブジェクト定義記述ごとに合成を行うオブジェクト合
成部と、前記演算子定義記述を入力し、各演算定義記述
ごとに合成を行う演算子合成部と、前記オブジェクト合
成部、及び演算子合成部にて合成された結果を各オブジ
ェクト表現ごとに関連づけて格納するライブラリデータ
ベースと、前記ライブラリデータベース及び回路動作定
義記述を用いて前記論理回路全体の合成を行う合成部
と、を備えることである。
The fifth aspect of the present invention is characterized in that a circuit object definition description which describes the operation characteristics of a part of logic elements included in a logic circuit, and an operation rule and an operator for the defined object are set. Operator definition description,
The logical circuit is expressed by using an object description including the circuit operation definition description that describes the operation of the entire logic circuit using the object definition description and the operator definition description, and the logical circuit is expressed by using this object description. Which is a device for synthesizing the object description, interprets the description, divides the description into each definition description, and the circuit object definition description, and inputs each circuit object definition description. An object synthesizing unit for synthesizing, an operator synthesizing unit for inputting the operator definition description and synthesizing for each operation definition description, an object synthesizing unit, and a result synthesized by the operator synthesizing unit. A library database that is stored in association with each object representation, and the above-mentioned theory using the library database and the circuit operation definition description It is to and a synthesis unit for synthesizing the entire circuit.

【0018】ここで、一般的には同期論理回路にて用い
ることができるが、非同期論理回路でも用いることがで
きる。非同期論理回路の設計においては、通常論理回路
のタイミングを考慮して設計、合成を行う必要がある
が、本発明によれば、ブロックを非同期論理回路内の処
理の単位として考えればタイミングのを考慮せずに論理
合成を行うことができるのである。
Here, generally, it can be used in a synchronous logic circuit, but it can also be used in an asynchronous logic circuit. In designing an asynchronous logic circuit, it is necessary to design and synthesize in consideration of the timing of a normal logic circuit, but according to the present invention, considering a block as a unit of processing in an asynchronous logic circuit, the timing is considered. It is possible to perform logic synthesis without doing so.

【0019】[0019]

【発明の実施の形態】以下、本発明に係る論理合成方法
及びその装置の実施形態について図面を参照しながら説
明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a logic synthesis method and an apparatus therefor according to the present invention will be described below with reference to the drawings.

【0020】図1は本実施形態で用いられるオブジェク
ト記述を説明するための図である。図示の如く、オブジ
ェクト記述100は、論理回路に備わる一部の論理素子
の動作の特徴を記述した回路オブジェクト定義記述10
1と、この定義されたオブジェクトに対する演算規則と
演算子とが設定された演算子定義記述102と、オブジ
ェクト定義記述101と演算子定義記述102を用いて
論理回路全体の動作を記述する回路動作定義記述103
とを備える。
FIG. 1 is a diagram for explaining the object description used in this embodiment. As shown in the figure, the object description 100 is a circuit object definition description 10 that describes the operational characteristics of some of the logic elements included in the logic circuit.
1, an operator definition description 102 in which operation rules and operators for the defined objects are set, and a circuit operation definition that describes the operation of the entire logic circuit using the object definition description 101 and the operator definition description 102. Description 103
And

【0021】ここで、オブジェクト定義記述の概念につ
いて図2を用いて説明する。まず、オブジェクトA20
1、オブジェクトB202が定義されているとする。こ
のうちオブジェクトAを含む機能のオブジェクトD20
3を定義することができる。同様に、オブジェクトA2
01を含むことは同じだが、オブジェクトD203とは
機能の違うオブジェクトD’204を定義できる。
Here, the concept of the object definition description will be described with reference to FIG. First, the object A20
1. Assume that the object B202 is defined. Of these, the object D20 of the function including the object A
3 can be defined. Similarly, object A2
Although it is the same as including 01, an object D'204 having a different function from the object D203 can be defined.

【0022】オブジェクトD203とオブジェクトD’
204のうちオブジェクトA201の部分に関しては論
理回路に実現する際に共有化が可能であるかもしれない
が、オブジェクトとして存在しないと回路比較をして同
値であると判断しなければならず、そのようなことは事
実上不可能である。また、オブジェクトAとオブジェク
トBの一部を除いた回路を含むオブジェクトCも同様に
定義できる。この場合も、オブジェクトA及びオブジェ
クトBの部分は他のオブジェクトA、オブジェクトBの
部分と共有化を考慮して合成することができるようにな
る。
Object D203 and object D '
Regarding the part of the object A201 of 204, it may be possible to share it when implementing it in a logic circuit, but if it does not exist as an object, it is necessary to perform a circuit comparison and determine that it is the same value. That is virtually impossible. Further, an object C including a circuit excluding a part of the objects A and B can be defined similarly. Also in this case, the parts of the objects A and B can be combined with the parts of the other objects A and B in consideration of sharing.

【0023】このように、各オブジェクトは継承導出す
ることができ、ほぼ機能的には同じだが一部機能が違う
ようなブロックを容易に定義することができる。このよ
うにすると設計者が機能ブロックの動作がわかりやすく
なるという点に加えて、自動合成する際に、陽に同値の
回路を使っていることが明白なので、従来のように回路
比較をして同じ機能のブロックを探すという作業が大幅
に軽減化され、処理時間が短くなるばかりでなく、設計
される論理回路も機能毎にまとまった見やすい論理回路
になる。
As described above, each object can be derived by inheritance, and a block having almost the same function but partially different function can be easily defined. This makes it easier for the designer to understand the operation of the functional blocks, and it is clear that explicit equivalent circuits are used during automatic synthesis. The work of searching for a block having the same function is significantly reduced, not only the processing time is shortened, but also the designed logic circuit becomes an easy-to-read logic circuit organized by function.

【0024】図3は回路オブジェクト定義記述101と
演算子定義記述102の一例を説明するための図であ
る。論理回路の表現方法は図で表す方法や、記述で表す
方法や論理式で表す方法など様々な方法があるが、本実
施形態では記述で表す方法を取っている。図3中には二
つの異なる回路オブジェクト定義がある。一つはdat
eであり、もう一つはdayである。dateは日付を
表すオブジェクトであり、dayは時間を表すオブジェ
クトである。dateの方に“++”という演算子で日
数に1を加えるという演算を定義する。また、同様にd
ayの方にも“++”という演算子で秒に1を加えると
いう演算を定義する。このように演算子はオブジェクト
毎に定義され、同名および同記号にしても構わない。前
者の演算では、現在のオブジェクトの表す月を考慮に入
れ、一日先の日付にオブジェクトの値を変更する。後者
の演算では、一秒先の時刻を計算することになる。この
ように、オブジェクト毎に動作する内容は異なっている
が、設計者にとって加算をするというグローバルな意味
で同じ意味となる演算子を定義できるようになり、動作
のみをより明確に表すことができるようになる。
FIG. 3 is a diagram for explaining an example of the circuit object definition description 101 and the operator definition description 102. There are various methods of expressing a logic circuit, such as a method of expressing with a diagram, a method of expressing with a description, a method of expressing with a logical expression, etc., but in this embodiment, the method expressed with a description is used. There are two different circuit object definitions in FIG. One is dat
e and the other is day. date is an object that represents a date, and date is an object that represents time. The operation of adding 1 to the number of days is defined by the operator "++" for date. Similarly, d
Also for ay, the operation of adding 1 to the second is defined by the operator "++". In this way, the operator is defined for each object and may have the same name and the same symbol. The former operation takes into account the month represented by the current object and changes the value of the object one day ahead. In the latter calculation, the time one second ahead is calculated. In this way, the contents that operate for each object are different, but it is now possible to define an operator that has the same meaning in the global sense of addition for the designer, and it is possible to express only the operation more clearly. Like

【0025】このように、オブジェクト定義と定義した
演算子を用いて回路の動作を書き表すことができ、ま
た、オブジェクトが実際の論理回路ブロックと一対一に
対応するように宣言することもできる。これにより、設
計者が既に論理回路のイメージを持っていれば、それを
表現できることを意味し、そうでない部分は動作仕様だ
けを表現することができる。
As described above, the operation of the circuit can be described by using the operator defined as the object definition, and the object can be declared so as to correspond to the actual logic circuit block in a one-to-one correspondence. This means that if the designer already has an image of a logic circuit, it can be expressed, and if not, only the operation specification can be expressed.

【0026】次に、上述のオブジェクト記述を用いて論
理回路を合成する装置について説明する。図4は論理回
路合成装置を示すブロック図である。この論理回路合成
装置は、オブジェクト記述100を入力して、このオブ
ジェクト記述100を解釈して各定義記述に分割する記
述解釈部111と、回路オブジェクト定義記述101を
入力し、各回路オブジェクト定義記述ごとに合成を行う
オブジェクト合成部114と、演算子定義記述102を
入力し、各演算定義記述ごとに合成を行う演算子合成部
115と、オブジェクト合成部114、及び演算子合成
部115にて合成された結果を各オブジェクト表現ごと
に関連づけて格納するライブラリデータベース116
と、ライブラリデータベース116及び回路動作定義記
述103を用いて論理回路全体の合成を行う合成部11
7とを備える。
Next, an apparatus for synthesizing a logic circuit using the above object description will be described. FIG. 4 is a block diagram showing a logic circuit synthesis device. The logic circuit synthesis device inputs an object description 100, interprets the object description 100 and divides it into each definition description, and a circuit object definition description 101, and inputs each circuit object definition description. The object synthesizing unit 114 for synthesizing and the operator definition description 102 are input, and the operator synthesizing unit 115 for synthesizing for each operation definition description, the object synthesizing unit 114, and the operator synthesizing unit 115 are synthesized. Library database 116 for storing the results of the association in association with each object representation
And the synthesis unit 11 that synthesizes the entire logic circuit using the library database 116 and the circuit operation definition description 103.
7 is provided.

【0027】次に、この論理回路合成装置の動作につい
て説明する。まず、記述解釈部111はオブジェクト記
述100を入力して、このオブジェクト記述100を解
釈して回路オブジェクト定義記述101、演算子定義記
述102、及び、回路動作定義記述103に分割を行
う。ここで、回路オブジェクト定義記述101は上述の
ように設計する論理回路の機能ブロック単位をオブジェ
クトとして定義がされたものである。演算子定義記述1
02は、各オブジェクトに対する設計者が定義した演算
子を定義するようにしてもよい。回路動作定義記述部1
03は、定義されたオブジェクトと演算子を用いて論理
回路全体の動作を記述してある。
Next, the operation of this logic circuit synthesizer will be described. First, the description interpretation unit 111 inputs the object description 100, interprets the object description 100, and divides it into a circuit object definition description 101, an operator definition description 102, and a circuit operation definition description 103. Here, the circuit object definition description 101 is defined with the functional block unit of the logic circuit designed as described above as an object. Operator definition description 1
02 may define an operator defined by each designer for each object. Circuit operation definition description part 1
Reference numeral 03 describes the operation of the entire logic circuit using the defined objects and operators.

【0028】続いて、回路オブジェクト定義記述101
はオブジェクト合成部114により論理回路に合成され
る。続いて、演算子定義記述102は演算子合成部11
5で論理回路に合成される。それぞれで合成された論理
回路はその関係を保持しつつ、ライブラリデータベース
116に格納される。
Subsequently, the circuit object definition description 101
Is synthesized into a logic circuit by the object synthesizer 114. Then, the operator definition description 102 is the operator synthesizing unit 11
At 5 the logic circuit is synthesized. The logic circuits synthesized by each are stored in the library database 116 while maintaining the relationship.

【0029】最後に、回路動作定義記述103がライブ
ラリデータベースを参照しながら合成部117により論
理回路に合成される。
Finally, the circuit operation definition description 103 is combined with the logic circuit by the combining unit 117 while referring to the library database.

【0030】次に、図5は図3に示されたオブジェクト
を用いてスケジューラを組んだ例である。まず、スケジ
ューラ中の時計を表すオブジェクトをclockと定義
する。clock内にはdateとdayのオブジェク
トが使われている。ここでは、入力となるclk信号に
より、一秒ずつ加算される時計を表している。スケジュ
ーラ自身の定義は、外部からclk信号を入力し内部の
時計を進め、あらかじめ設定された時刻になるとala
rm信号を出力するという仕様になっている。オブジェ
クトは部品として扱えるので、まずは内部時計としてあ
らかじめ合成してあるclockのオブジェクトを用
い、clk信号同志を接続する。そして各時刻毎にあら
かじめセットされた時刻stimeと比較を行い、もし
一致していればalarm信号を1にする。
Next, FIG. 5 shows an example in which a scheduler is built using the objects shown in FIG. First, the object representing the clock in the scheduler is defined as clock. The objects of date and day are used in the clock. Here, a clock that adds one second by the input clk signal is shown. The definition of the scheduler itself is that when a clk signal is input from the outside and the internal clock is advanced, and a preset time comes, ala
It is designed to output an rm signal. Since objects can be handled as parts, first, a clock object that has been synthesized in advance is used as an internal clock and the clk signals are connected together. Then, each time is compared with a preset time time, and if they match, the alarm signal is set to 1.

【0031】まず、オブジェクト合成部114では前記
のオブジェクトdate、day、clockの合成が
行われる。合成といってもこの時点では変数を記憶素子
に割り当てるかどうかは決定できないので、変数に関し
ては仮の記憶素子を割り付けて論理回路が合成される。
date、dayはこの仮の記憶素子しか持たないが、
clockはこの他に演算を行っている部分があるので
それに関しては実際に論理回路が作成される。そのうち
のユーザ定義の演算器に関しては、引数と型だけが保存
された形となって合成される。このclockオブジェ
クトは合成されると図6のように構成される。まず、c
lkをDAY++605に接続し、clkの入力に対し
てDAY++が起動するようにする。DAY++はDA
Y603の時刻を進める。次にDAYEQ604がDA
Yの時刻が0,0,0であるか比較し、0,0,0であ
ったならDATE++602を起動する。DATE++
はDATE601の日付を進める。
First, the object synthesizing unit 114 synthesizes the objects date, day, and clock. Although it is not possible to determine whether or not to assign a variable to a storage element even at the time of synthesizing, a temporary storage element is assigned to the variable and the logic circuit is synthesized.
Although date and day have only this temporary storage element,
Since the clock has a portion for performing an arithmetic operation in addition to this, a logic circuit is actually created for that portion. Regarding the user-defined arithmetic unit among them, only the argument and the type are stored and combined. When this clock object is combined, it is configured as shown in FIG. First, c
Connect lk to DAY ++ 605 so that DAY ++ is activated for clk input. DAY ++ is DA
Advance the time of Y603. Next, DAYEQ604 is DA
It is compared whether the time of Y is 0, 0, 0, and if it is 0, 0, 0, DATE ++ 602 is started. DATE ++
Advances the date of DATE 601.

【0032】演算子合成部115ではオブジェクト内の
仮の記憶素子と引数間の仕様として演算子定義記述10
2を入力して論理回路を合成する。ここでは、DATE
++、DAY++、DAYEQの中身が論理回路として
合成される。
In the operator synthesizing unit 115, the operator definition description 10 is specified as the specification between the temporary storage element in the object and the argument.
Input 2 to synthesize the logic circuit. Here, DATE
The contents of ++, DAY ++, and DAYEQ are combined as a logic circuit.

【0033】次に、合成されたオブジェクトと演算子
は、図7に示すように相互の関係を保存しながらライブ
ラリデータベース116に格納される。最後に、ライブ
ラリデータベース116に格納されたこれらの部品を使
って、高位合成部が論理回路の合成を行う。
Next, the synthesized object and operator are stored in the library database 116 while preserving the mutual relationship as shown in FIG. Finally, the high-level synthesis unit synthesizes the logic circuit by using these components stored in the library database 116.

【0034】このように本実施形態で説明した論理回路
合成装置を用いることにより、回路動作を独自の演算子
で表すことができる。このため、設計者に対して非常に
わかりやすく、かつ記述量の削減にもおおいに貢献でき
る。
As described above, by using the logic circuit synthesizer described in this embodiment, the circuit operation can be expressed by a unique operator. For this reason, it is very easy for the designer to understand and can greatly contribute to the reduction of the description amount.

【0035】また、その記述から目的とする論理回路を
合成する場合には、各オブジェクトと演算子が論理回路
の共通な動作を表しているのが明確になるため、部品と
して再利用がしやすく、その回路素子の共有化が容易に
実現できるために、従来より面積の小さな論理回路を短
時間で合成することが可能となる。
Further, when synthesizing a target logic circuit from the description, it becomes clear that each object and operator represent a common operation of the logic circuit, and thus it is easy to reuse as a component. Since the circuit elements can be easily shared, it becomes possible to synthesize a logic circuit having a smaller area than in the past in a short time.

【0036】[0036]

【発明の効果】以上説明してきたように、本発明に係る
論理回路合成方法及びその装置によれば、論理回路の記
述量を減少させ、設計者に対しても理解のしやすい記述
で論理回路を表現し、質のよい論理回路を合成すること
ができる。
As described above, according to the logic circuit synthesizing method and apparatus according to the present invention, the description amount of the logic circuit can be reduced and the logic circuit can be easily understood by the designer. Can be expressed to synthesize a high-quality logic circuit.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る論理回路合成方法を説明するため
の図である。
FIG. 1 is a diagram for explaining a logic circuit synthesis method according to the present invention.

【図2】本発明に係る論理回路合成方法にて用いる回路
オブジェクト定義例を示す図である。
FIG. 2 is a diagram showing a circuit object definition example used in the logic circuit synthesis method according to the present invention.

【図3】本発明に係る論理回路合成方法にて用いる回路
オブジェクト及び演算子定義例を示すプログラムであ
る。
FIG. 3 is a program showing an example of definition of a circuit object and an operator used in the logic circuit synthesis method according to the present invention.

【図4】本発明に係る論理回路合成装置の構成を示すブ
ロック図である。
FIG. 4 is a block diagram showing a configuration of a logic circuit synthesis device according to the present invention.

【図5】本発明に係る論理回路合成装置にて用いる回路
オブジェクト及び演算子定義例を示す図である。
FIG. 5 is a diagram showing a circuit object and an operator definition example used in the logic circuit synthesis device according to the present invention.

【図6】本発明の実施形態にて出力されたオブジェクト
記述型RTLを示す図である。
FIG. 6 is a diagram showing an object description type RTL output in the embodiment of the present invention.

【図7】本発明の実施形態で用いるオブジェクトライブ
ラリの構成例を示す図である。
FIG. 7 is a diagram showing a configuration example of an object library used in the embodiment of the present invention.

【図8】従来の論理回路の合成方法を説明するための図
である。
FIG. 8 is a diagram for explaining a conventional method of synthesizing a logic circuit.

【符号の説明】[Explanation of symbols]

1 ビヘイビア記述 2 高位合成部 3,120 オブジェクト記述型RTL 100 オブジェクト記述 101 回路オブジェクト定義記述 102 演算子定義記述 103 回路動作定義記述 110 高位合成部(論理合成装置) 111 記述解釈部 114 オブジェクト合成部 115 演算子合成部 116 ライブラリデータベース 117 合成部 201 オブジェクトA 202 オブジェクトB 203 オブジェクトD 204 オブジェクトD’ 205 オブジェクトC 601 オブジェクトDATE 602 オブジェクトDATE++ 603 オブジェクトDAY 604 オブジェクトDAYEQ 605 オブジェクトDAY++ DESCRIPTION OF SYMBOLS 1 Behavior description 2 High-level synthesis part 3,120 Object description type RTL 100 Object description 101 Circuit object definition description 102 Operator definition description 103 Circuit behavior definition description 110 High-level synthesis part (logic synthesis device) 111 Description interpretation part 114 Object synthesis part 115 Operator composition section 116 Library database 117 Composition section 201 Object A 202 Object B 203 Object D 204 Object D ′ 205 Object C 601 Object DATE 602 Object DATE ++ 603 Object DAY 604 Object DAYEQ 605 Object DAY ++

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 論理回路の動作を表した記述を用いて、
論理回路の合成を行う方法において、 前記論理回路に備わる一部の論理素子の動作の特徴を記
述した回路オブジェクト定義記述と、 この定義されたオブジェクトに対する演算規則と演算子
とが設定された演算子定義記述と、 を用いて論理回路の合成を行うことを特徴とする論理回
路合成方法。
1. Using a description representing the operation of a logic circuit,
In a method for synthesizing a logic circuit, a circuit object definition description that describes characteristics of operation of some logic elements included in the logic circuit, and an operator in which an operation rule and an operator for the defined object are set A logic circuit synthesizing method characterized in that a logic circuit is synthesized using the definition description and.
【請求項2】 論理回路の動作を表した記述を用いて、
論理回路の合成を行う方法において、 前記論理回路に備わる各論理素子の特徴を表したブロッ
クをオブジェクトとして定義し、そのオブジェクトに対
して演算規則と演算子を新たに設定して論理回路を表現
し、この表現された論理回路に対して論理合成を行うこ
とを特徴とする論理回路合成方法。
2. Using a description representing the operation of the logic circuit,
In a method of synthesizing a logic circuit, a block representing the characteristics of each logic element included in the logic circuit is defined as an object, and a calculation rule and an operator are newly set for the object to represent the logic circuit. , A logic circuit synthesis method characterized by performing logic synthesis on the expressed logic circuit.
【請求項3】 前記定義されたオブジェクトと前記設定
された演算子に対してそれぞれ論理回路を作成し、それ
らを機能ブロックとして論理合成することにより全体の
論理回路を合成することを特徴とする請求項2記載の論
理回路合成方法。
3. The entire logic circuit is synthesized by creating a logic circuit for each of the defined object and the set operator and logically synthesizing them as a functional block. Item 2. A logic circuit synthesis method according to item 2.
【請求項4】 論理回路の動作を表した記述を用いて、
論理回路の合成を行う方法において、 前記論理回路に備わる一部の論理素子の動作の特徴を記
述した回路オブジェクト定義記述と、 この定義されたオブジェクトに対する演算規則と演算子
とが設定された演算子定義記述と、 前記オブジェクト定義記述と前記演算子定義記述を用い
て論理回路全体の動作を記述する回路動作定義記述と、
を備えたオブジェクト記述を用いて前記論理回路を表現
し、 前記オブジェクト記述を用いて論理回路の合成を行うこ
とを特徴とする論理回路合成方法。
4. Using a description showing the operation of the logic circuit,
In a method for synthesizing a logic circuit, a circuit object definition description that describes characteristics of operation of some logic elements included in the logic circuit, and an operator in which an operation rule and an operator for the defined object are set A definition description, a circuit operation definition description that describes the operation of the entire logic circuit using the object definition description and the operator definition description,
A logic circuit synthesizing method, characterized in that the logic circuit is expressed by using an object description provided with, and the logic circuit is synthesized by using the object description.
【請求項5】 前記論理回路の合成を行う際に、 前記回路オブジェクト定義記述ごとに合成を行うことを
特徴とする請求項4記載の論理回路合成方法。
5. The logic circuit synthesizing method according to claim 4, wherein when synthesizing the logic circuit, synthesis is performed for each of the circuit object definition descriptions.
【請求項6】 前記演算子定義記述は、 前記オブジェクトに対する演算規則と演算子とを設定す
る際に、前記オブジェクトの一部に対する演算規則と演
算子とを設定することを特徴とする請求項4記載の論理
回路合成方法。
6. The operator definition description sets an operation rule and an operator for a part of the object when setting an operation rule and an operator for the object. The described logic circuit synthesis method.
【請求項7】 前記論理回路は、非同期論理回路である
ことを特徴とする請求項2又は4記載の論理回路合成方
法。
7. The logic circuit synthesizing method according to claim 2, wherein the logic circuit is an asynchronous logic circuit.
【請求項8】 論理回路に備わる一部の論理素子の動作
の特徴を記述した回路オブジェクト定義記述と、 この定義されたオブジェクトに対する演算規則と演算子
とが設定された演算子定義記述と、 を用いて所定の論理回路の合成を行う装置であって、 前記回路オブジェクト定義記述を入力し、各回路オブジ
ェクト定義記述ごとに合成を行うオブジェクト合成部
と、 前記演算子定義記述を入力し、各演算定義記述ごとに合
成を行う演算子合成部と、 前記オブジェクト合成部、及び演算子合成部にて合成さ
れた結果を各オブジェクト表現ごとに関連づけて格納す
るライブラリデータベースと、 を備え、 前記ライブラリデータベースを用いて前記論理回路全体
の合成を行うことを特徴とする論理回路合成装置。
8. A circuit object definition description, which describes characteristics of operation of a part of logic elements included in a logic circuit, and an operator definition description, in which an operation rule and an operator for the defined object are set. A device for synthesizing a predetermined logic circuit by using the circuit object definition description, and an object synthesizing unit for synthesizing each circuit object definition description, and the operator definition description for inputting each operation. An operator synthesizing unit for synthesizing for each definition description, a library database for storing the object synthesizing unit and the result synthesized by the operator synthesizing unit in association with each object expression, and storing the library database. A logic circuit synthesizing device, characterized in that the whole logic circuit is synthesized using the same.
【請求項9】 論理回路に備わる一部の論理素子の動作
の特徴を記述した回路オブジェクト定義記述と、 この定義されたオブジェクトに対する演算規則と演算子
とが設定された演算子定義記述と、 前記オブジェクト定義記述と前記演算子定義記述を用い
て論理回路全体の動作を記述する回路動作定義記述と、 を備えたオブジェクト記述を用いて前記論理回路を表現
し、このオブジェクト記述を用いて前記論理回路の合成
を行う装置であって、 前記オブジェクト記述を入力して、この記述を解釈して
各定義記述に分割する記述解釈部と、 前記回路オブジェクト定義記述を入力し、各回路オブジ
ェクト定義記述ごとに合成を行うオブジェクト合成部
と、 前記演算子定義記述を入力し、各演算定義記述ごとに合
成を行う演算子合成部と、 前記オブジェクト合成部、及び演算子合成部にて合成さ
れた結果を各オブジェクト表現ごとに関連づけて格納す
るライブラリデータベースと、 前記ライブラリデータベース及び回路動作定義記述を用
いて前記論理回路全体の合成を行う合成部と、 を備えることを特徴とした論理回路合成装置。
9. A circuit object definition description that describes characteristics of operation of a part of logic elements included in a logic circuit, an operator definition description in which an operation rule and an operator for the defined object are set, A circuit operation definition description that describes the operation of the entire logic circuit using the object definition description and the operator definition description, and expresses the logic circuit using an object description, and uses the object description to describe the logic circuit A device for synthesizing the object description, which interprets the description and divides it into each definition description; and the circuit object definition description, which is input for each circuit object definition description. An object composition section for composition, an operator composition section for inputting the operator definition description, and composition for each operation definition description; A library synthesizing unit for storing the result synthesized by the object synthesizing unit and the operator synthesizing unit in association with each object expression, and a synthesizing unit for synthesizing the entire logic circuit using the library database and the circuit operation definition And a logic circuit synthesizing device comprising:
【請求項10】 前記論理回路は、非同期論理回路であ
ることを特徴とする請求項8又は9記載の論理回路合成
装置。
10. The logic circuit synthesizer according to claim 8, wherein the logic circuit is an asynchronous logic circuit.
JP8057754A 1996-03-14 1996-03-14 Method and device for synthesizing logic circuit Abandoned JPH09251472A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8057754A JPH09251472A (en) 1996-03-14 1996-03-14 Method and device for synthesizing logic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8057754A JPH09251472A (en) 1996-03-14 1996-03-14 Method and device for synthesizing logic circuit

Publications (1)

Publication Number Publication Date
JPH09251472A true JPH09251472A (en) 1997-09-22

Family

ID=13064677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8057754A Abandoned JPH09251472A (en) 1996-03-14 1996-03-14 Method and device for synthesizing logic circuit

Country Status (1)

Country Link
JP (1) JPH09251472A (en)

Similar Documents

Publication Publication Date Title
US5197016A (en) Integrated silicon-software compiler
US5164911A (en) Schematic capture method having different model couplers for model types for changing the definition of the schematic based upon model type selection
US8719742B2 (en) Conversion of circuit description to an abstract model of the circuit
US10545739B2 (en) LLVM-based system C compiler for architecture synthesis
US5987239A (en) Computer system and method for building a hardware description language representation of control logic for a complex digital system
US5912819A (en) Method for designing an architectural system
US7152218B2 (en) Behavioral synthesis system, behavioral synthesis method, control program, readable recording medium, logic circuit production method, and logic circuit
JPH11250112A (en) Method and device for synthesizing hardware and recording medium recorded with hardware synthesizing program
JPH09251472A (en) Method and device for synthesizing logic circuit
US5740070A (en) Apparatus for automatically generating logic circuit
JP2001209670A (en) High order synthesis method and recording medium used for execution of high order synthesis method
US20070250803A1 (en) High-level synthesis method and high-level synthesis system
JP2853431B2 (en) Delay analysis result display method
JP2845032B2 (en) Logic simulation equipment
JP2008217071A (en) High-level synthesis apparatus and high-level synthesis method
JP2714015B2 (en) Logic circuit synthesizer
JP2785708B2 (en) Logic simulation method
JP3246462B2 (en) Function synthesizing method using C language circuit model and recording medium storing the program
JP3019874B2 (en) Program generation / synthesis apparatus and method
JPH027171A (en) Logical circuit synthesizing system
Sklyarov et al. Development system for FPGA-based digital circuits
US6625782B1 (en) Software structure methodology description of programmable phase-locked loop die and device presentation techniques
Murtagh Artifact Configuration across Different Design Levels
JP2000215217A (en) Device and method for logical synthesis
JPH0241572A (en) Logic circuit synthesizing system

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060524