JPH09247855A - Power application circuit - Google Patents

Power application circuit

Info

Publication number
JPH09247855A
JPH09247855A JP8050658A JP5065896A JPH09247855A JP H09247855 A JPH09247855 A JP H09247855A JP 8050658 A JP8050658 A JP 8050658A JP 5065896 A JP5065896 A JP 5065896A JP H09247855 A JPH09247855 A JP H09247855A
Authority
JP
Japan
Prior art keywords
transistor
power
point
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8050658A
Other languages
Japanese (ja)
Inventor
Tomoki Oda
知己 織田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP8050658A priority Critical patent/JPH09247855A/en
Publication of JPH09247855A publication Critical patent/JPH09247855A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent degradation in signal-to-noise ratio and increase in consumed current with respect to a power application circuit that prevents the production of shock noises at the application of power. SOLUTION: The title power application circuit outputs aural input signals as a voltage of (1/2) VCC at point B, the output end, through an operational amplifier 15, an aural signal processing section 6, and transistors Q10, Q11 at a point of (1/2) VCC relative to a point of supply voltage Vcc. The power application circuit is provided with a voltage monitoring circuit 22 that keeps a transistor Q35 in the on-state and transistors Q17 , Q18 in the off-state until point A reaches the level of a transistor Q33 after the application of power, and thus rings point B at the GND level. Thus the output of raised voltage produced at the point of (1/2)VCC relative to the point of point B, is stopped.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電源投入時のショ
ックノイズの発生を防止する電源投入回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power-on circuit that prevents the generation of shock noise when the power is turned on.

【0002】[0002]

【従来の技術】近年、所定の回路に電源を投入する際、
ショックノイズが発生する場合に、ショックノイズを低
減する種々の方法が考えられている。ここで、図3に、
従来の音声信号処理回路の回路図を示す。図3は、電源
投入時のショックノイズが発生する場合の一例の回路図
を示したもので、音声信号処理回路11は、電源電圧ラ
インVCCとGND(グランド)間に抵抗R1 ,R2 の直
列回路が接続され、抵抗R1 ,R2 の接続点とGND間
にコンデンサC1 が接続される。また、電源電圧ライン
CCより抵抗R3 を介してPNP型のトランジスタQ1
のエミッタが接続され、該トランジスタQ1 のコレクタ
がPNP型のトランジスタQ2 ,Q3 のそれぞれのエミ
ッタに接続される。
2. Description of the Related Art In recent years, when power is supplied to a predetermined circuit,
When shock noise occurs, various methods of reducing the shock noise have been considered. Here, in FIG.
The circuit diagram of the conventional audio signal processing circuit is shown. FIG. 3 is a circuit diagram showing an example of a case where shock noise is generated when the power is turned on. In the audio signal processing circuit 11, resistors R 1 and R 2 are provided between the power supply voltage line V CC and GND (ground). Is connected in series, and the capacitor C 1 is connected between the connection point of the resistors R 1 and R 2 and GND. Further, the PNP type transistor Q 1 is connected from the power supply voltage line V CC through the resistor R 3.
Emitter is connected to the collector of the transistor Q 1 is connected to the emitters of the transistors Q 2, Q 3 of the PNP.

【0003】トランジスタQ2 のベースは抵抗R1 ,R
2 の接続点に接続され、コレクタはNPN型のトランジ
スタQ4 のコレクタに接続される。また、トランジスタ
3のコレクタはNPN型のトランジスタQ5 のコレク
タ及びベースに接続されると共に、トランジスタQ4
ベースに接続される。なお、トランジスタQ4 ,Q5
それぞれのエミッタはGNDに接続される。
The base of the transistor Q 2 is resistors R 1 and R
The collector is connected to the collector of an NPN type transistor Q 4 . The collector of the transistor Q 3 is connected to the collector and the base of the NPN type transistor Q 5 and the base of the transistor Q 4 . The emitters of the transistors Q 4 and Q 5 are connected to GND.

【0004】また、電源電圧ラインVCCより抵抗R4
介してPNP型のトランジスタQ6のエミッタに接続さ
れ、該トランジスタQ6 のコレクタはNPN型のトラン
ジスタQ7 のベースに接続されると共に、NPN型のト
ランジスタQ8 のコレクタに接続される。なお、トラン
ジスタQ1 ,Q6 のそれぞれのベースにはカレントミラ
ーバイアスが供給されるように接続される。そして、ト
ランジスタQ8 のベースはトランジスタQ2 のコレクタ
に接続され、エミッタはGNDに接続される。
Further, the source voltage line V CC is connected to the emitter of a PNP type transistor Q 6 via a resistor R 4 , and the collector of the transistor Q 6 is connected to the base of an NPN type transistor Q 7 . It is connected to the collector of an NPN type transistor Q 8 . The bases of the transistors Q 1 and Q 6 are connected so as to be supplied with a current mirror bias. The base of the transistor Q 8 is connected to the collector of the transistor Q 2 , and the emitter is connected to GND.

【0005】上記トランジスタQ7 のコレクタは電源電
圧ラインVCCに接続され、エミッタはトランジスタQ3
のベースに接続されると共に、電流源12を介してGN
Dに接続される。また、トランジスタQ7 のエミッタは
抵抗R5 を介して音声入力される入力電圧端子(Vin
13、コンデンサC2 及び交流発生源14を介してGN
Dに接続されると共に、演算増幅器15の非反転入力端
子に接続される。この演算増幅器15は、反転入力端子
が当該出力端子に接続されて、いわゆるボルテージホロ
ワを構成する。そして、演算増幅器15の出力端子は一
例としてフィルタ等の音声信号処理部16の入力端に接
続される。
The collector of the transistor Q 7 is connected to the power supply voltage line V CC , and the emitter is the transistor Q 3
Is connected to the base of the
D is connected. Further, the emitter of the transistor Q 7 is an input voltage terminal (V in ), which is audio-inputted through the resistor R 5.
GN via capacitor 13, capacitor C 2 and AC source 14
It is connected to D as well as to the non-inverting input terminal of the operational amplifier 15. The inverting input terminal of the operational amplifier 15 is connected to the output terminal thereof to form a so-called voltage follower. The output terminal of the operational amplifier 15 is connected to the input end of the audio signal processing unit 16 such as a filter, for example.

【0006】一方、電源電圧ラインVCCより抵抗R6
介してPNP型のトランジスタQ9のエミッタに接続さ
れ、該トランジスタQ9 のコレクタはPNP型のトラン
ジスタQ10,Q11のそれぞれのエミッタに接続される。
トランジスタQ10のベースは抵抗R7 を介して音声信号
処理部16の出力端子に接続されると共に、抵抗R8
介して上記トランジスタQ7 のエミッタに接続される。
また、トランジスタQ 11のベースは抵抗R9 を介して該
トランジスタQ7 のエミッタに接続されると共に、抵抗
10を介して後述の接続点Bに接続される。
On the other hand, the power supply voltage line VCCMore resistance R6To
Through PNP type transistor Q9Connected to the emitter of
The transistor Q9Is a PNP type transformer
Jista QTen, Q11Connected to their respective emitters.
Transistor QTenIs a resistor R7Voice signal through
The resistor R is connected to the output terminal of the processing unit 16.8To
Through the transistor Q7Connected to the emitter.
Also, the transistor Q 11Is a resistor R9Through the
Transistor Q7Connected to the emitter of the resistor
RTenIs connected to a connection point B described later.

【0007】トランジスタQ10のコレクタはNPN型の
トランジスタQ12のコレクタに接続され、該トランジス
タQ12のエミッタはGNDに接続される。また、トラン
ジスタQ11のコレクタはNPN型のトランジスタQ13
コレクタ及びベース並びにトランジスタQ12のベースに
接続され、該トランジスタQ13のエミッタはGNDに接
続される。
The collector of the transistor Q 10 is connected to the collector of an NPN type transistor Q 12 , and the emitter of the transistor Q 12 is connected to GND. The collector of the transistor Q 11 is connected to the collector and base of the NPN transistor Q 13 and the base of the transistor Q 12 , and the emitter of the transistor Q 13 is connected to GND.

【0008】他方、電源電圧ラインVCCより抵抗R11
介してPNP型のトランジスタQ14のエミッタに接続さ
れると共に、PNP型のトランジスタQ15,Q16のそれ
ぞれのエミッタに接続される。なお、上記トランジスタ
9 ,Q14のそれぞれのベースはカレントミラーバイア
スが供給されるように接続される。トランジスタQ14
コレクタはNPN型のトランジスタQ17のコレクタ及び
ベース並びにNPN型のトランジスタQ18のベースに接
続される。トランジスタQ17,Q18のそれぞれのエミッ
タはGNDに接続される。
On the other hand, it is connected to the emitter of the PNP type transistor Q 14 from the power supply voltage line V CC through the resistor R 11 and also to the emitters of the PNP type transistors Q 15 and Q 16 . The bases of the transistors Q 9 and Q 14 are connected so that a current mirror bias is supplied. The collector of the transistor Q 14 is connected to the collector and base of the NPN type transistor Q 17 and the base of the NPN type transistor Q 18 . The emitters of the transistors Q 17, Q 18 is connected to GND.

【0009】また、トランジスタQ15のコレクタは、当
該ベース及びトランジスタQ16のベースに接続されると
共に、トランジスタQ18のコレクタに接続される。トラ
ンジスタQ16のコレクタはNPN型のトランジスタQ19
のコレクタに接続されると共に、NPN型のトランジス
タQ20のベースに接続される。該トランジスタQ19は、
ベースが上記トランジスタQ10のコレクタに接続され、
エミッタがGNDに接続される。
The collector of the transistor Q 15 is connected to the base and the base of the transistor Q 16 and also to the collector of the transistor Q 18 . The collector of the transistor Q 16 is an NPN type transistor Q 19
Of the NPN transistor Q 20 and the collector of the NPN transistor Q 20 . The transistor Q 19 is
The base is connected to the collector of the transistor Q 10 ,
The emitter is connected to GND.

【0010】さらに、電源電圧ラインVCCよりトランジ
スタQ20のコレクタに接続され、エミッタが電流源17
を介してGNDに接続されるもので、このトランジスタ
のエミッタと電流源17との接続点がBとなり、これよ
りパワーアンプの入力端に接続されるものである。
Further, it is connected from the power supply voltage line V CC to the collector of the transistor Q 20 , and the emitter is the current source 17.
Is connected to GND via the transistor, and the connection point between the emitter of this transistor and the current source 17 is B, which is connected to the input terminal of the power amplifier.

【0011】ここで、図4に、電源投入時の立ち上がり
の波形図を示す。上記音声信号処理回路11において、
抵抗R1 ,R2 の接続点をAとし、またトランジスタQ
7 のエミッタを(1/2)VCC点とする。そして、コン
デンサC1 は電源電圧除去比を上げるために数十μF 程
度の容量とされる。従って、電源投入時にコンデンサC
1 の容量のために電源電圧VCCの立ち上がりに対して、
A点の立ち上がりが図4(A)のように緩やかとなって
遅れて立ち上がる。
Here, FIG. 4 shows a waveform diagram of the rising edge when the power is turned on. In the audio signal processing circuit 11,
The connection point of the resistors R 1 and R 2 is A, and the transistor Q
The 7th emitter is set to the (1/2) V CC point. The capacitor C 1 has a capacitance of about several tens of μF in order to increase the power supply voltage removal ratio. Therefore, when the power is turned on, the capacitor C
For the rise of the power supply voltage V CC due to the capacitance of 1 ,
As shown in FIG. 4A, the rising of the point A becomes gentle and rises with a delay.

【0012】図4(A)に示す波形タイミングにおい
て、t<t1 時点では、トランジスタQ1 ,Q6 の各定
電流源からの電流I1 ,I2 が立ち上がっているにも拘
らず、トランジスタQ2 が飽和状態となることから、ト
ランジスタQ8 に十分なベース電流を供給することがで
きない。そのため、(1/2)VCC点での電位が、図4
(B)に示すように、VCC−VBEQ7まではね上がり、こ
れが上記音声信号処理回路11の後段を介してB点より
出力されることになり、パワーアンプ及びスピーカへと
伝達されてショックノイズが発生することになる。この
ことは、後段のトランジスタQ10,Q11の差動アンプ回
路や、その他トランジスタで構成されるアンプ回路につ
いても同様であり、ショックノイズが発生されるもので
ある。
In the waveform timing shown in FIG. 4A, at time t <t 1 , the currents I 1 and I 2 from the constant current sources of the transistors Q 1 and Q 6 have risen, but Since Q 2 is saturated, it is impossible to supply a sufficient base current to the transistor Q 8 . Therefore, the potential at the point of (1/2) V CC is
As shown in (B), it bounces up to V CC -V BEQ7 , and this is output from point B via the latter stage of the audio signal processing circuit 11, is transmitted to the power amplifier and the speaker, and shock noise is generated. Will occur. The same applies to the differential amplifier circuit of the transistors Q 10 and Q 11 in the subsequent stage and the amplifier circuit composed of other transistors, and shock noise is generated.

【0013】上記ショックノイズの発生を防止するもの
として、アンプ回路を構成するトランジスタをダーリン
トン接続することが知られている。そこで、図5に、従
来の電源投入時のノイズ防止回路の回路図を示す。図5
(A)は、上記図1の抵抗R3 及びトランジスタQ1
定電流源18とし、トランジスタQ2 のベースをPNP
型のトランジスタQ21のエミッタに接続する。また、ト
ランジスタQ3 のベースをPNP型のトランジスタQ22
のエミッタに接続する。トランジスタQ21のコレクタは
GNDに接続され、ベースが接続点Aに接続される。ま
た、トランジスタQ22のコレクタはGNDに接続され、
ベースが(1/2)VCC点に接続される。すなわち、ト
ランジスタQ21,Q22を付加してトランジスタQ2 ,Q
3 とダーリントン接続したもので、他の構成は図3と同
様である。
As a means for preventing the occurrence of the shock noise, it is known to connect the transistors constituting the amplifier circuit to Darlington connection. Therefore, FIG. 5 shows a circuit diagram of a conventional noise prevention circuit when the power is turned on. FIG.
(A) shows the resistor R 3 and the transistor Q 1 of FIG. 1 as a constant current source 18, and the base of the transistor Q 2 is PNP.
Type transistor Q 21 is connected to the emitter. In addition, the base of the transistor Q 3 is a PNP transistor Q 22.
Connect to the emitter of. The collector of the transistor Q 21 is connected to GND, and the base is connected to the connection point A. The collector of the transistor Q 22 is connected to GND,
The base is connected to the (1/2) V CC point. That is, by adding the transistors Q 21 and Q 22 to the transistors Q 2 and Q
3 and Darlington connection, other configurations are the same as in FIG.

【0014】このように、トランジスタQ2 をトランジ
スタQ21とダーリントン接続することで電流I1 による
該トランジスタQ2 の飽和を抑制させることができ、こ
れによりトランジスタQ8 に十分なベース電流が供給さ
れて図4(B)のようなはね上がり(ショックノイズ)
を防止させることができるものである。
Thus, by connecting the transistor Q 2 to the transistor Q 21 in the Darlington connection, the saturation of the transistor Q 2 by the current I 1 can be suppressed, whereby a sufficient base current is supplied to the transistor Q 8. Bounce up (shock noise) as shown in Fig. 4 (B)
Can be prevented.

【0015】また、図5(A)に代えて図5(B)のよ
うに、電源電圧ラインVCCとダーリントン接続されたト
ランジスタQ21,Q22のエミッタとの間にそれぞれ電流
源19,20を接続することによっても同様にトランジ
スタQ2 の飽和が抑制されてショックノイズを防止する
ことができるものである。
Further, as shown in FIG. 5B instead of FIG. 5A, current sources 19 and 20 are respectively provided between the power supply voltage line V CC and the emitters of the transistors Q 21 and Q 22 connected in Darlington. Similarly, the saturation of the transistor Q 2 can be suppressed by connecting with, and shock noise can be prevented.

【0016】なお、図3の音声信号処理回路11の後段
のトランジスタQ9 〜Q13で構成される差動増幅回路に
図5(A),(B)のような回路とすることでそれぞれ
で生じるショックノイズの原因を除去することができる
ものである。
The differential amplifier circuit composed of the transistors Q 9 to Q 13 in the subsequent stage of the audio signal processing circuit 11 of FIG. 3 is provided with the circuits as shown in FIGS. 5A and 5B, respectively. The cause of the generated shock noise can be eliminated.

【0017】[0017]

【発明が解決しようとする課題】しかし、図5(A),
(B)に示すようなノイズ防止回路では、流れる電流I
1 とトランジスタQ2 ,Q21(トランジスタQ3
22)のベース抵抗でSN比が決定されるもので、トラ
ンジスタQ2 (Q3 )に流れるベース電流が微小となる
ことからSN比が劣化するという問題がある。また、各
アンプ回路にトランジスタを付加することは消費電流の
増大になるという問題がある。
However, as shown in FIG.
In the noise prevention circuit as shown in (B), the flowing current I
1And transistor QTwo, Qtwenty one(Transistor QThree,
Qtwenty two), The SN ratio is determined by the base resistance of
Transistor QTwo(QThree), The base current flowing through
Therefore, there is a problem that the SN ratio deteriorates. Also, each
Adding a transistor to the amplifier circuit reduces the current consumption.
There is a problem that it will increase.

【0018】そこで、本発明は上記課題に鑑みなされた
もので、SN比の劣化防止、消費電流の増大の防止を図
る電源投入回路を提供することを目的とする。
Therefore, the present invention has been made in view of the above problems, and an object of the present invention is to provide a power-on circuit for preventing the deterioration of the SN ratio and the increase of current consumption.

【0019】[0019]

【課題を解決するための手段】上記課題を解決するため
に、請求項1では、電源電圧を所定回路位置で所定電圧
にして基準電圧とし、入力信号に対して該基準電圧に基
づいて信号処理、増幅処理を行い、出力端より所定信号
を出力する回路に設けられる電源投入回路において、電
源投入における前記電源電圧の立ち上がりから前記基準
電圧の成立を監視し、該基準電圧成立まで前記出力端か
らの出力を停止状態とする電圧監視手段が設けられる電
源投入回路が構成される。
In order to solve the above-mentioned problems, in the present invention, the power supply voltage is set to a predetermined voltage at a predetermined circuit position to form a reference voltage, and an input signal is processed based on the reference voltage. In a power-on circuit provided in a circuit that performs an amplification process and outputs a predetermined signal from an output end, the establishment of the reference voltage is monitored from the rise of the power supply voltage at power-on, and the reference voltage is established from the output end. A power-on circuit is provided which is provided with a voltage monitoring means for stopping the output of the.

【0020】請求項2では、請求項1において、前記入
力信号に対してカップリングコンデンサが設けられ、前
記電源電圧の供給停止時に該カップリングコンデンサの
充電電荷を放電させる放電手段が設けられる。上述のよ
うに請求項1の発明では、電源投入から基準電圧成立ま
で出力端からの出力を停止状態とする。これにより、電
源投入時に生じる所定回路位置での基準電圧の異常上昇
が出力信号として出力されるのが防止されるもので、出
力端の状態のみを制御することから増幅系の駆動電流を
減少させる必要がなくSN比の劣化、消費電流の増大の
防止を図ることが可能となる。
According to a second aspect of the present invention, in the first aspect, the coupling capacitor is provided for the input signal, and the discharging means is provided for discharging the charge stored in the coupling capacitor when the supply of the power supply voltage is stopped. As described above, according to the first aspect of the invention, the output from the output terminal is stopped from the power-on to the establishment of the reference voltage. This prevents an abnormal increase in the reference voltage at the predetermined circuit position that occurs when the power is turned on, from being output as an output signal, and reduces the drive current of the amplification system by controlling only the state of the output end. It is possible to prevent the deterioration of the SN ratio and the increase of current consumption without the necessity.

【0021】請求項2の発明では、入力信号に対してカ
ップリングコンデンサが設けられて動作的には所定量の
電荷が蓄積されており、電源電圧のオフ時に放電手段で
該カップリングコンデンサに充電されている電荷を放電
させる。これにより、電源オフ時にカップリングコンデ
ンサの残留電荷を放電させることから、電源オフ状態か
らカップリングコンデンサに電荷が残留しているであろ
う期間内で電源電圧の再投入が行われてもノイズ発生を
防止することが可能となる。
According to the second aspect of the present invention, the coupling capacitor is provided for the input signal so that a predetermined amount of charge is operatively accumulated, and the coupling capacitor is charged by the discharging means when the power supply voltage is turned off. Discharge the electric charge that is being stored. As a result, the residual charge of the coupling capacitor is discharged when the power is turned off.Therefore, noise is generated even if the power supply voltage is turned on again within the period when the charge may remain in the coupling capacitor from the power-off state. Can be prevented.

【0022】[0022]

【発明の実施の形態】図1に、本発明の一実施例の回路
図を示す。図1は、前述の図3と同様に音声信号処理回
路21を示したもので、図3の電源投入回路を含む回路
に電圧監視手段である電圧監視回路22及び放電手段で
ある放電回路23が設けられたものである。図1におい
ては、図3と同様な回路部分に同一の符号を示してあ
り、接続関係の説明は省略する。
FIG. 1 is a circuit diagram showing an embodiment of the present invention. FIG. 1 shows an audio signal processing circuit 21 similar to FIG. 3 described above, in which a voltage monitoring circuit 22 as a voltage monitoring means and a discharging circuit 23 as a discharging means are provided in a circuit including the power-on circuit of FIG. It is provided. In FIG. 1, circuit parts similar to those in FIG. 3 are denoted by the same reference numerals, and the description of the connection relationship is omitted.

【0023】そこで、電圧監視回路22は、電源電圧ラ
インVCCより電流源24を介してPNP型のトランジス
タQ31,Q32のそれぞれのエミッタに接続されており、
該トランジスタQ31のコレクタはGNDに接続される。
また、このトランジスタQ31のベースは抵抗R1 ,R2
の接続点Aに接続される。トランジスタQ32のコレクタ
は抵抗R21を介してGNDに接続される。
Therefore, the voltage monitoring circuit 22 is connected to the emitters of the PNP type transistors Q 31 and Q 32 from the power supply voltage line V CC through the current source 24.
The collector of the transistor Q 31 is connected to GND.
Further, the base of the transistor Q 31 has resistors R 1 and R 2
Is connected to the connection point A. The collector of the transistor Q 32 is connected to GND via the resistor R 21 .

【0024】また、電源電圧ラインVCCより電流源25
を介してトランジスタQ32のベースに接続されると共
に、NPN型のトランジスタQ33のコレクタ及びベース
に接続される。該トランジスタQ33のエミッタはGND
に接続される。さらに、電源電圧ラインVCCより電流源
26を介してNPN型のトランジスタQ35のコレクタに
接続されると共に、NPN型のトランジスタQ35のベー
スに接続される。トランジスタQ34のベースはトランジ
スタQ32のコレクタに接続され、エミッタはGNDに接
続される。
The current source 25 is connected to the power source voltage line V CC.
Is connected to the base of the transistor Q 32 through, it is connected to the collector and base of the NPN-type transistor Q 33. The emitter of the transistor Q 33 is GND
Connected to. Further, it is connected to the collector of the NPN transistor Q 35 from the power supply voltage line V CC via the current source 26 and to the base of the NPN transistor Q 35 . The base of the transistor Q 34 is connected to the collector of the transistor Q 32 , and the emitter is connected to GND.

【0025】トランジスタQ35のエミッタはGNDに接
続され、コレクタはトランジスタQ 14のコレクタに接続
される。一方、放電回路23は、トランジスタQ7 のエ
ミッタである(1/2)VCC点よりPNP型のトランジ
スタQ36のエミッタに接続され、該トランジスタQ36
コレクタはNPN型のトランジスタQ37のベースに接続
されると共に、抵抗R22を介してGNDに接続される。
トランジスタQ37のエミッタはGNDに接続され、コレ
クタは入力電圧端子(Vin)13に接続される。
Transistor Q35Of the emitter is connected to GND
And the collector is transistor Q 14Connect to the collector
Is done. On the other hand, the discharge circuit 23 includes a transistor Q7No
(1/2) V which is a mitterCCPNP type transition from the point
Star Q36Connected to the emitter of the transistor Q36of
The collector is an NPN type transistor Q37Connect to the base of
And the resistance Rtwenty twoIs connected to GND via.
Transistor Q37The emitter of is connected to GND and
The input voltage terminal (Vin) 13 is connected.

【0026】また、電源電圧ラインVCCよりPNP型の
トランジスタQ38のエミッタに接続され、該トランジス
タQ38のコレクタは自己のベース及びトランジスタQ36
のベースに接続されると共に、電流源27を介してGN
Dに接続されるものである。ここで、上記音声信号処理
回路21においては、前述のように接続点(1/2)V
CCが基準電圧の表われる回路位置となるもので、本実施
例では表記のように電源電圧VCCの1/2としている。
また、接続点Aは電源電圧VCCの電源投入からの立ち上
がりからのコンデンサC1 による遅延でトランジスタQ
2 をオン状態からオフ状態に動作されてトランジスタQ
7 のエミッタに(1/2)VCCを表わすポイントであ
る。さらに、接続点Bは出力信号を出力する出力端であ
り、例えばパワーアンプの入力端に接続される。
Further, the power supply voltage line V CC is connected to the emitter of a PNP type transistor Q 38 , and the collector of the transistor Q 38 has its own base and the transistor Q 36.
Is connected to the base of the
It is connected to D. Here, in the audio signal processing circuit 21, as described above, the connection point (1/2) V
CC is a circuit position where the reference voltage appears, and in this embodiment, it is set to 1/2 of the power supply voltage V CC as shown.
Further, the connection point A is a transistor Q due to the delay due to the capacitor C 1 from the rise of the power supply voltage V CC from the power-on.
2 is operated from the on state to the off state and transistor Q
This is a point representing (1/2) V CC at the emitter of 7 . Further, the connection point B is an output end that outputs an output signal, and is connected to, for example, the input end of a power amplifier.

【0027】また、演算増幅器15は出力端と反転入力
端が接続されたもので、いわゆるボルテージホロワが構
成される。すなわち、このボルテージホロワは入力電圧
を高入力インピーダンスで受けて、その電圧をそのまま
低い出力インピーダンス回路の出力とするものである。
そして、音声信号処理部16は、例えばフィルタなどの
回路で構成されて、音声信号がトランジスタQ10〜Q13
等で構成される増幅回路を経てトランジスタQ19,Q20
を介して出力端(接続点B)よりパワーアンプを介して
スピーカ(図示せず)に出力されるものである。
The operational amplifier 15 has an output terminal and an inverting input terminal connected to each other, and constitutes a so-called voltage follower. That is, this voltage follower receives an input voltage with a high input impedance and outputs the voltage as it is to the output of a low output impedance circuit.
The audio signal processing unit 16, for example formed by a circuit such as a filter, the audio signal transistor Q 10 to Q 13
Transistors Q 19 , Q 20
Is output from the output end (connection point B) to the speaker (not shown) via the power amplifier.

【0028】そこで、上記音声信号処理回路21の電源
投入時の動作について説明する。電源投入されると、A
点が電圧監視回路22のトランジスタQ33のVBEのレベ
ルに達するまではトランジスタQ31がオン状態となって
トランジスタQ22,Q24がオフ状態であり、トランジス
タQ35がオン状態となる。そのため、トランジスタ
17,Q18はオフ状態となり、カレントミラーにおける
トランジスタQ13,Q14をオフ状態としてトランジスタ
16がオフ状態となる。従って、出力端B点はGNDレ
ベルを維持する。
Therefore, the power source of the audio signal processing circuit 21.
The operation at the time of turning on will be described. When the power is turned on, A
The point is the transistor Q of the voltage monitoring circuit 22.33VBENo level
Transistor Q until reaching31Is turned on
Transistor Qtwenty two, Qtwenty fourIs off and the transistor
TA Q35Turns on. Therefore, the transistor
Q 17, Q18Turns off and the current mirror
Transistor Q13, Q14Turn off the transistor
Q16Turns off. Therefore, the output point B is GND level.
Keep the bell.

【0029】このとき、電源投入時における接続点(1
/2)VCCの電圧が前述の図4(B)のようにはね上が
っても、B点がGNDレベルであることから、該はね上
がりがパワーアンプには出力されずスピーカには伝達さ
れずにショックノイズの発生が防止されるものである。
この場合、トランジスタQ1 は前述の図5のようなダー
リントン接続ではないことから、ベース抵抗が最小であ
り、SN比の劣化を防止することができ、またトランジ
スタQ35でトランジスタQ17,Q18を駆動することから
増幅段には影響を与えず消費電流の増大を防止すること
ができるものである。
At this time, the connection point (1
/ 2) Even if the voltage of V CC jumps up as shown in FIG. 4B, since the point B is at the GND level, the jumping is not output to the power amplifier and is not transmitted to the speaker. The shock noise is prevented from occurring.
In this case, since the transistor Q 1 does not have the Darlington connection as shown in FIG. 5, the base resistance is minimum, and the deterioration of the SN ratio can be prevented. Further, the transistor Q 35 can prevent the transistors Q 17 , Q 18 from being deteriorated. Since the drive circuit is driven, it is possible to prevent an increase in current consumption without affecting the amplification stage.

【0030】なお、A点が電圧監視回路22のトランジ
スタQ33のレベルに達すると、トランジスタQ31がオフ
状態となってトランジスタQ35がオフ状態となり、トラ
ンジスタQ17,Q18をオン状態とする。従って、出力端
B点からは音声信号処理部16からの音声信号がパワー
アンプ,スピーカに出力されるものである。
[0030] Incidentally, the point A reaches the level of the transistor Q 33 of the voltage monitoring circuit 22, transistor Q 31 is the transistor Q 35 is turned off in the OFF state, the transistor Q 17, Q 18 in an on state . Therefore, the audio signal from the audio signal processing unit 16 is output from the output terminal B to the power amplifier and the speaker.

【0031】ところで、電源電圧VCCを一旦電源供給停
止した後直ちに再投入する場合がある。ここで、図2
に、電源再投入を説明するための波形図を示す。例え
ば。上記音声信号処理回路21において放電回路23が
接続されていないものとすると、電源電圧VCCを一旦オ
フ状態(電源供給停止状態)にした場合、入力電圧端子
(V in)13に接続されたカップリングコンデンサC2
に充電されていた電荷が放電終了されないうちに電源電
圧VCCが再投入(図2におけるt=t3 )されると、B
点には図2に示すようなショックノイズが発生する。
By the way, the power supply voltage VCCOnce stop the power supply
It may be restarted immediately after being stopped. Here, FIG.
FIG. 3 shows a waveform diagram for explaining the re-turn-on of power. example
If. In the audio signal processing circuit 21, the discharging circuit 23
If not connected, the power supply voltage VCCOnce
When the power supply is turned off (power supply is stopped), input voltage terminal
(V in) Coupling capacitor C connected to 13Two
The power supply is charged before the electric charge that has been charged to the
Pressure VCCIs turned on again (t = t in FIG. 2)Three), B
Shock noise occurs as shown in FIG. 2 at the point.

【0032】すなわち、電源電圧VCCがオフ期間(t2
<t<t3 )のときには(1/2)VCC点及びB点には
カップリングコンデンサC2 の残留電荷のために電圧が
発生することになり(図2におけるt2 からの立ち上が
り)、この状態で電源電圧V CCを再投入するとB点で該
発生していた電圧がトランジスタQ35のオンにより急激
にGNDレベルとなり、出力端B点よりショックノイズ
として出力することになる。
That is, the power supply voltage VCCIs off period (tTwo
<T <tThree), (1/2) VCCFor point and B point
Coupling capacitor CTwoDue to the residual charge of
Will occur (t in FIG. 2)TwoThe rise from
Power supply voltage V in this state CCIs turned on again at point B
The generated voltage is the transistor Q35Turned on and suddenly
To the GND level, and shock noise from the output point B
Will be output as.

【0033】そこで、図1に示す放電回路23は、電源
電圧VCCの供給停止動作で電圧が低下して、該電源電圧
CCが(1/2)VCCになったときにトランジスタQ36
がオン状態となり、トランジスタQ37をオン状態とす
る。これにより、カップリングコンデンサC2 の残留電
荷をトランジスタQ37を介して放電させる。すなわち、
電源電圧VCCのオフ期間(t2 <t<t3 )に(1/
2)VCC点及びB点に電圧が発生するのが防止されるも
のである。
Therefore, in the discharge circuit 23 shown in FIG. 1, the voltage is lowered by the operation of stopping the supply of the power supply voltage V CC , and when the power supply voltage V CC becomes (1/2) V CC , the transistor Q 36
Is turned on, and the transistor Q 37 is turned on. As a result, the residual charge of the coupling capacitor C 2 is discharged via the transistor Q 37 . That is,
During the off period (t 2 <t <t 3 ) of the power supply voltage V CC , (1 /
2) The voltage is prevented from being generated at the V CC point and the B point.

【0034】なお、電源再投入時、電源電圧VCCのオフ
期間が長く、カップリングコンデンサC2 の残留電荷が
放電終了した後に行われるものであれば、放電回路23
は不要である。上記実施例では、音声信号処理回路21
に本発明を適用した場合を示したが、これに限るもので
なく、必要に応じて上記音声信号処理部16を置き換え
て使用できる総ての回路に適用することができるもので
ある。
If the power-supply voltage V CC is off for a long time when the power is turned on again and the residual charge of the coupling capacitor C 2 is discharged, the discharge circuit 23
Is unnecessary. In the above embodiment, the audio signal processing circuit 21
Although the case where the present invention is applied is shown in the above, the present invention is not limited to this, and the present invention can be applied to all circuits that can be used by replacing the audio signal processing unit 16 as necessary.

【0035】[0035]

【発明の効果】以上のように請求項1の発明によれば、
電源投入から基準電圧成立まで出力端からの出力を停止
状態とすることにより、電源投入時に生じる所定回路位
置での基準電圧の異常上昇が出力信号として出力される
のが防止されるもので、出力端の状態のみを制御するこ
とから増幅系の駆動電流を減少させる必要がなくSN比
の劣化、消費電流の増大の防止を図ることができる。
As described above, according to the invention of claim 1,
By stopping the output from the output terminal from power-on to the establishment of the reference voltage, it is possible to prevent an abnormal rise in the reference voltage at the specified circuit position that occurs when the power is turned on, as an output signal. Since only the end state is controlled, it is not necessary to reduce the drive current of the amplification system, and it is possible to prevent deterioration of the SN ratio and increase of current consumption.

【0036】請求項2の発明によれば、入力信号に対し
てカップリングコンデンサが設けられて動作的には所定
量の電荷が蓄積されており、電源電圧のオフ時に放電手
段で該カップリングコンデンサに充電されている電荷を
放電させることにより、電源オフ時にカップリングコン
デンサの残留電荷を放電させることから、電源オフ状態
からカップリングコンデンサに電荷が残留しているであ
ろう期間内で電源電圧の再投入が行われてもノイズ発生
を防止することができる。
According to the second aspect of the present invention, the coupling capacitor is provided for the input signal so that a predetermined amount of charge is operatively accumulated, and the coupling capacitor is discharged by the discharging means when the power supply voltage is turned off. Since the residual charge of the coupling capacitor is discharged when the power is turned off by discharging the electric charge that has been charged to the power supply, the power supply voltage It is possible to prevent noise from being generated even if the power is turned on again.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の回路図である。FIG. 1 is a circuit diagram of an embodiment of the present invention.

【図2】電源再投入を説明するための波形図である。FIG. 2 is a waveform diagram for explaining power-on again.

【図3】従来の音声信号処理回路の回路図である。FIG. 3 is a circuit diagram of a conventional audio signal processing circuit.

【図4】電源投入時の立ち上がりの波形図である。FIG. 4 is a waveform chart of rising when the power is turned on.

【図5】従来の電源投入時のノイズ防止回路の回路図で
ある。
FIG. 5 is a circuit diagram of a conventional noise prevention circuit when the power is turned on.

【符号の説明】[Explanation of symbols]

13 入力電圧端子 15 演算増幅器 16 音声信号処理部 21 音声信号処理回路 22 電圧監視回路 23 放電回路 13 input voltage terminal 15 operational amplifier 16 audio signal processing unit 21 audio signal processing circuit 22 voltage monitoring circuit 23 discharge circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 電源電圧を所定回路位置で所定電圧にし
て基準電圧とし、入力信号に対して該基準電圧に基づい
て信号処理、増幅処理を行い、出力端より所定信号を出
力する回路に設けられる電源投入回路において、 電源投入における前記電源電圧の立ち上がりから前記基
準電圧の成立を監視し、該基準電圧成立まで前記出力端
からの出力を停止状態とする電圧監視手段が設けられる
ことを特徴とする電源投入回路。
1. A circuit for outputting a predetermined signal from an output end by subjecting a power supply voltage to a predetermined voltage at a predetermined circuit position as a reference voltage, subjecting an input signal to signal processing and amplification processing based on the reference voltage. In the power-on circuit, a voltage monitoring means is provided for monitoring the establishment of the reference voltage from the rise of the power supply voltage when the power is turned on, and for stopping the output from the output terminal until the reference voltage is established. Power on circuit
【請求項2】 請求項1において、前記入力信号に対し
てカップリングコンデンサが設けられ、前記電源電圧の
供給停止時に該カップリングコンデンサの充電電荷を放
電させる放電手段が設けられることを特徴とする電源投
入回路。
2. The coupling capacitor according to claim 1, wherein a coupling capacitor is provided for the input signal, and discharging means is provided for discharging the charge charged in the coupling capacitor when the supply of the power supply voltage is stopped. Power-on circuit.
JP8050658A 1996-03-07 1996-03-07 Power application circuit Pending JPH09247855A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8050658A JPH09247855A (en) 1996-03-07 1996-03-07 Power application circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8050658A JPH09247855A (en) 1996-03-07 1996-03-07 Power application circuit

Publications (1)

Publication Number Publication Date
JPH09247855A true JPH09247855A (en) 1997-09-19

Family

ID=12865062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8050658A Pending JPH09247855A (en) 1996-03-07 1996-03-07 Power application circuit

Country Status (1)

Country Link
JP (1) JPH09247855A (en)

Similar Documents

Publication Publication Date Title
JP2749729B2 (en) Magnetic recording / reproducing circuit
US4983927A (en) Integrated audio amplifier with combined regulation of the &#34;mute&#34; and &#34;standby&#34; functions and the switching transients
JP5155413B2 (en) System and method for reducing click and pop noise in audio playback equipment
US8218793B2 (en) Apparatus and muting circuit
KR20080012820A (en) Audio signal amplifying circuit and electronic device using the same
JP2007243992A (en) Circuit for controlling transient during audio device power-up and power-down, and system using the same
EP1006650B1 (en) BTL amplifier apparatus
US6940985B2 (en) Shock sound prevention circuit
US7734265B2 (en) Audio muting circuit and audio muting method
JP2648126B2 (en) Low frequency amplifier
US8058923B2 (en) Charge pump circuit and slice level control circuit
JPH09247855A (en) Power application circuit
JPH08213849A (en) Audio mute circuit
US7113031B2 (en) Audio amplifier circuit with suppression of unwanted noise when powered on from standby
US20080088370A1 (en) Method, apparatus and system for reducing noise from an amplifier
JPH0221686B2 (en)
JP2003258559A (en) Mute circuit for preventing pop noise and speaker drive circuit
KR20020069463A (en) Popcorn noise rejection circuit of audio apparatus
JP3764046B2 (en) Power amplifier start-up circuit device and control method thereof
JP2008067187A (en) Muting circuit and semiconductor integrated circuit equipped with the same
JP2000134506A (en) Clamp circuit
JP3530326B2 (en) Amplifier
JPH08148942A (en) Amplifier
KR940002970B1 (en) Shock sound preventing circuit
KR940003349B1 (en) Amp without popcorn noise