JPH09247385A - Picture reader - Google Patents

Picture reader

Info

Publication number
JPH09247385A
JPH09247385A JP8045880A JP4588096A JPH09247385A JP H09247385 A JPH09247385 A JP H09247385A JP 8045880 A JP8045880 A JP 8045880A JP 4588096 A JP4588096 A JP 4588096A JP H09247385 A JPH09247385 A JP H09247385A
Authority
JP
Japan
Prior art keywords
output
signal
signals
image
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8045880A
Other languages
Japanese (ja)
Inventor
Akihiko Kumatoriya
昭彦 熊取谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP8045880A priority Critical patent/JPH09247385A/en
Publication of JPH09247385A publication Critical patent/JPH09247385A/en
Pending legal-status Critical Current

Links

Landscapes

  • Facsimile Heads (AREA)
  • Facsimile Scanning Arrangements (AREA)

Abstract

PROBLEM TO BE SOLVED: To preferentially execute processing of the picture signal of a necessary pixel by controlling a picture signal stored in a storing means to be read in order different from the pixel array in these plural line sensors. SOLUTION: Signals are outputted to output terminals V out 1 to 15 in the order of the pixel array inside the line sensors and this outputted signal is subjected to sample-and-hold processing by sample-and-hold circuits 40-41 to 40-15. Continually the signal is inputted to an A/D converter 41 by control signals ϕ SWW 1 to 15 to convert them into a digital signal. The output of the converter 41 is connected to a memory 42-a and disconnected from a memory 42-b by closing a switch 44-a and opening 44-b with control signals ϕodd and ϕ even. Then at the time of giving timing of writing data to the memory 42-a, the digital signal is stored in the memory 42-a. At this time, when a switch 45-a is opened and 45-b is closed, the photodetective signal of the memory 42-b is outputted to an output terminal D out.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は主としてスキャナや
ファクシミリなどに用いられる画像読取装置に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image reading apparatus mainly used for scanners, facsimiles and the like.

【0002】[0002]

【従来の技術】従来の画像読取装置の一つとして、光源
と短焦点結像素子アレイと複数のラインセンサから構成
される密着型マルチチップイメージセンサが知られてい
る。図20はこのような密着型マルチチップイメージセ
ンサの外観斜視図であり、図21はその断面図である。
図のようにフレーム200内に設けらたLED基板21
0上に実装されたLED211の出射光212が、フレ
ーム200の上部に固定された透明ガラス板201の原
稿面220で反射し、その反射光213は光学系209
により、それに対応して基板19上に設けられたセンサ
アレイ1上に結像されるようになっている。ここで上記
光学系には例えば商品名「セルホックレンズアレイ」
(日本板硝子株式会社製)のような短焦点結像素子アレ
イが採用されている。
2. Description of the Related Art As one of conventional image reading apparatuses, a contact type multi-chip image sensor including a light source, a short focus image forming element array and a plurality of line sensors is known. FIG. 20 is an external perspective view of such a contact type multi-chip image sensor, and FIG. 21 is a sectional view thereof.
LED board 21 provided in the frame 200 as shown
The emitted light 212 of the LED 211 mounted on the mirror 0 is reflected by the original surface 220 of the transparent glass plate 201 fixed to the upper part of the frame 200, and the reflected light 213 is reflected by the optical system 209.
Accordingly, an image is formed on the sensor array 1 provided on the substrate 19 correspondingly. Here, for example, the product name "SELHOC lens array" is used for the optical system.
A short focus imaging element array such as (manufactured by Nippon Sheet Glass Co., Ltd.) is used.

【0003】センサアレイ1は図22に示すように複数
のラインセンサ2−1,2−2,…,2−15を上記基
板19上に一直線上に並べたもので保護膜206で覆わ
れている。密着型マルチチップイメージセンサでは原則
的に原稿からの反射光を等倍でセンサアレイ上に結像さ
せて読み取るので、センサアレイ1の長さは読み取る原
稿幅だけ必要になる。従って読み取ろうとする原稿のサ
イズによって必要なセンサアレイ1の長さは変化し、セ
ンサアレイ1を構成するラインセンサの個数も変化す
る。ここでは例としてA3サイズの原稿を読み取ろうと
する場合を考えると、ラインセンサ一個の長さを20m
mとすれば15個のラインセンサでセンサアレイを構成
すればよいことになる。
As shown in FIG. 22, the sensor array 1 is formed by arranging a plurality of line sensors 2-1, 2-2, ..., 2-15 on the substrate 19 in a straight line and is covered with a protective film 206. There is. In the contact type multi-chip image sensor, in principle, the reflected light from the original is imaged on the sensor array in the same size and read, so that the length of the sensor array 1 is required to be the width of the original to be read. Therefore, the required length of the sensor array 1 changes depending on the size of the document to be read, and the number of line sensors forming the sensor array 1 also changes. As an example, considering the case of reading an A3 size document, the length of one line sensor is 20 m.
If m, it is sufficient to configure the sensor array with 15 line sensors.

【0004】また、上記基板19はフレーム200に係
合した底板205に支えられ、フレキ配線208を介し
てフレキ基板203に接続されいる。さらにフレキ基板
203上には電源、制御信号などの入出力用のコネクタ
202が設けられ、フレキ基板203は、ねじ207に
よってフレーム200に取り付けられている。
The substrate 19 is supported by a bottom plate 205 engaged with the frame 200 and connected to the flexible substrate 203 via flexible wiring 208. Further, a connector 202 for inputting / outputting a power supply, a control signal, etc. is provided on the flexible board 203, and the flexible board 203 is attached to the frame 200 by screws 207.

【0005】次に密着型マルチチップイメージセンサの
動作を基板19上の配線を示した図23及び図24のタ
イミングチャートを用いて説明する。基板19上に一直
線上に並べられた複数のラインセンサ2−1,2−2,
…,2−15の動作はスタートパルスφSPによりスタ
ートし、シフトレジスタ36−1が動作を開始する。こ
こで各ラインセンサ内に配列されている受光素子の数を
316とすれば動作を開始したシフトレジスタ36−1
は順次スイッチ32−1−1,32−1−2,…,32
−1−316を導通させるための信号を出力し、受光素
子31−1−1,31−1−2,…,31−1−316
に蓄積された信号を出力線33−1へ出力する。ライン
センサ2−1の読み出しが行われている間、スイッチ3
5−1は制御信号φSW1により導通しており、出力線
33−1へ出力された信号をバッファアンプ34−1を
介して基板19上の共通出力端子Voutへ出力する。
Next, the operation of the contact type multi-chip image sensor will be described with reference to the timing charts of FIGS. 23 and 24 showing the wiring on the substrate 19. A plurality of line sensors 2-1 and 2-2 arranged in a straight line on the substrate 19
The operation of 2-15 is started by the start pulse φSP, and the shift register 36-1 starts operating. Here, assuming that the number of light receiving elements arranged in each line sensor is 316, the shift register 36-1 which has started the operation
Are sequential switches 32-1-1, 32-1-2, ..., 32
-1-316 outputs a signal for conducting, and the light receiving elements 31-1-1, 31-1-2, ..., 31-1-316
And outputs the signal stored in the output line 33-1. While the line sensor 2-1 is reading, the switch 3
5-1 is conductive by the control signal φSW1, and outputs the signal output to the output line 33-1 to the common output terminal Vout on the substrate 19 via the buffer amplifier 34-1.

【0006】ラインセンサ2−1内のシフトレジスタ3
6−1の最終段の出力信号φEND1は基板19上の配
線によりラインセンサ2−2に接続されており、ライン
センサ2−2のスタートパルスφST2となる。そし
て、ラインセンサ2−1の信号読み出しが完了するとラ
インセンサ2−2から読み出しが開始され、ラインセン
サ2−1と同様にシフトレジスタ36−2が動作を開始
し、順次スイッチ32−2−1,32−2−2,…,3
2−2−316を導通していき、受光素子31−2−
1,31−2−2,…,31−2−316に蓄積された
信号を出力線33−2へ出力する。ラインセンサ2−2
の読み出しが行われている間、スイッチ35−2は制御
信号φSW2により導通しており、出力線33−2へ出
力された信号はバッファアンプ34−2を介して共通出
力端子Voutへ出力される。
The shift register 3 in the line sensor 2-1
The output signal φEND1 at the final stage of 6-1 is connected to the line sensor 2-2 by the wiring on the substrate 19 and becomes the start pulse φST2 of the line sensor 2-2. Then, when the signal reading of the line sensor 2-1 is completed, the reading is started from the line sensor 2-2, the shift register 36-2 starts operating similarly to the line sensor 2-1, and the sequential switch 32-2-1. , 32-2-2, ..., 3
2-2-316 is conducted, and the light receiving element 31-2-
The signals accumulated in 1, 31-2-2, ..., 31-2-316 are output to the output line 33-2. Line sensor 2-2
The switch 35-2 is turned on by the control signal φSW2 while the reading is performed, and the signal output to the output line 33-2 is output to the common output terminal Vout via the buffer amplifier 34-2. .

【0007】同様にしてラインセンサ2−2内のシフト
レジスタ36−2の最終段の出力信号φEND2は基板
19上の配線によりラインセンサ2−3に接続されてお
り、ラインセンサ2−3のスタートパルスφST3とな
り、ラインセンサ2−3の読み出しがラインセンサ2−
2に引き続き行われる。以下順次、ラインセンサ2−4
からラインセンサ2−15の信号も同様の手順で読み出
されていく。
Similarly, the output signal φEND2 of the final stage of the shift register 36-2 in the line sensor 2-2 is connected to the line sensor 2-3 by wiring on the substrate 19, and the start of the line sensor 2-3 is started. When the pulse φST3 is reached, the line sensor 2-3 reads out the line sensor 2-
It continues to 2. In the following, line sensor 2-4
The signal from the line sensor 2-15 is also read out by the same procedure.

【0008】このようにして複数のラインセンサ2−
1,2−2,…,2−15で構成されたセンサアレイ1
は一本のイメージセンサとして機能し、共通出力端子V
outに全受光素子の信号を順番に出力する。
In this way, the plurality of line sensors 2-
Sensor array 1 composed of 1, 2-2, ..., 2-15
Functions as a single image sensor and has a common output terminal V
The signals of all the light receiving elements are sequentially output to out.

【0009】1ライン分の読み取りが終了したら副走査
方向(複数のラインセンサが並ぶ方向と垂直な方向)に
密着型マルチチップイメージセンサを1ライン分ずら
し、次のラインの読み取りを行う。この動作を原稿サイ
ズ分繰り返すことにより密着型マルチチップイメージセ
ンサを使って原稿全体の画像読み取りが完了する。
When the reading of one line is completed, the contact type multi-chip image sensor is shifted by one line in the sub-scanning direction (direction perpendicular to the direction in which a plurality of line sensors are arranged) and the next line is read. By repeating this operation for the size of the original, the image reading of the entire original is completed using the contact type multi-chip image sensor.

【0010】[0010]

【発明が解決しようとする課題】しかしながら上記従来
例では全てのセンサチップの信号を一つの出力線に順番
に出力していくため、1ライン分の信号を得るのに時間
がかかっていた。近年短時間で原稿読み取りを行う必要
性が高まっているが、この構成で出力の高速化をしよう
とするとラインセンサの回路構成や製造プロセスを改善
して高性能化しなければならず、コストアップを招いて
いた。このようなアナログ信号の高速化は更に出力され
た信号の信号処理等、周辺部にも開発要素が多く開発期
間の長期化にもつながり問題であった。
However, in the above-described conventional example, since the signals of all the sensor chips are sequentially output to one output line, it takes time to obtain the signals for one line. In recent years, there is an increasing need to scan originals in a short time, but in order to increase the output speed with this configuration, it is necessary to improve the circuit configuration of the line sensor and the manufacturing process to improve performance, which increases costs. I was invited. Such an increase in the speed of analog signals has been a problem because there are many development factors in the peripheral portion, such as signal processing of the output signals, which also lengthens the development period.

【0011】また、上記従来例では第1のラインセンサ
の1番目の受光素子から信号を読み出し始め、続いて
2、3、…、315、316番目の信号を順次読み出し
た後、同様の手順で第2、第3、…、第15のラインセ
ンサの全受光素子を読み出していくという順番で1回1
方向にしか信号読み出しを行うことができなかった。こ
のため、逆方向に原稿を読み取りたい場合には専用にイ
メージセンサユニットを構成しなければならなかった。
また1台の原稿読み取り装置で正方向、逆方向両方に信
号を読み出す必要がある場合には、専用の回路が必要で
あった。
Further, in the above-mentioned conventional example, the signal is read from the first light receiving element of the first line sensor, the signals of the second, third, ... Once in the order of reading all the light receiving elements of the second, third, ..., 15th line sensors.
The signal could only be read in the direction. For this reason, when it is desired to read a document in the reverse direction, the image sensor unit must be configured exclusively.
Further, when it is necessary to read signals in both the forward direction and the backward direction by one document reading device, a dedicated circuit is required.

【0012】原稿の拡大出力をする場合等のように解像
度変換を行うには、やはり外部に専用の回路が必要であ
り、回路規模が増大しコストアップになっていた。
In order to perform resolution conversion such as in the case of magnifying and outputting an original, an external dedicated circuit is still required, which increases the circuit scale and increases the cost.

【0013】さらにセンサアレイ上の一部の受光素子か
ら得られる信号についてのみ信号処理を行う場合にも全
受光素子の信号を読み出さなければならず、外部メモリ
の容量を増大させ、信号処理を複雑にしていた。
Further, even when the signal processing is performed only for the signals obtained from some light receiving elements on the sensor array, the signals of all the light receiving elements must be read, which increases the capacity of the external memory and complicates the signal processing. I was doing.

【0014】[0014]

【課題を解決するための手段】本発明は、上記課題を解
決するためになされたもので、請求項1に記載の画像読
取装置では、撮像光を画像信号に変換する複数のライン
センサを長手方向に並べた画像読取装置において、前記
複数のラインセンサを駆動する駆動手段と、前記駆動手
段により駆動された前記ラインセンサから出力される画
像信号を記憶する記憶手段と、前記記憶手段に記憶され
た画像信号を前記複数のラインセンサの画素配列と異な
る順序で読み出すように制御する制御手段と、を有する
ことを特徴とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and in an image reading apparatus according to claim 1, a plurality of line sensors for converting image pickup light into image signals are longitudinally arranged. In an image reading apparatus arranged in a direction, a driving unit that drives the plurality of line sensors, a storage unit that stores an image signal output from the line sensor driven by the driving unit, and a storage unit that stores the image signal. And a control means for controlling such that the image signals are read out in a different order from the pixel array of the plurality of line sensors.

【0015】また、請求項14に記載の画像読取装置で
は、撮像光を画像信号に変換する複数のラインセンサを
長手方向に並べた画像読取装置において、前記複数のラ
インセンサを駆動する駆動手段と、前記駆動手段により
駆動された前記ラインセンサから出力される画像信号を
記憶する記憶手段と、前記記憶手段に記憶された画像信
号を記憶した解像度と異なる解像度で読み出すように制
御する制御手段と、を有することを特徴とする。
Further, in the image reading device according to the fourteenth aspect, in the image reading device in which a plurality of line sensors for converting the imaging light into an image signal are arranged in the longitudinal direction, a driving means for driving the plurality of line sensors is provided. Storage means for storing the image signal output from the line sensor driven by the driving means, and control means for controlling the image signal stored in the storage means to be read at a resolution different from the stored resolution, It is characterized by having.

【0016】[0016]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(第1の実施の形態)図1は本発明を実施した密着型マ
ルチチップイメージセンサの構成要素であるセンサアレ
イ1を実装した基板39の配線を示した図である。同図
においてラインセンサ2−1,2−2,…,2−15は
従来例と全く同じものであるが、センサアレイ1を実装
した基板39上の配線は図14における従来例の基板1
9上の配線と異なり、各ラインセンサ2−1,2−2,
…,2−15を同時に駆動できるようにラインセンサの
動作を開始させるタイミングを決定するスタートパルス
φSP及びラインセンサから信号を取り出す速度とタイ
ミングを決定するクロックパルスφCLKが全ラインセ
ンサ2−1,2−2,…,2−15に直接入力してお
り、また、各ラインセンサの信号出力が独立に取り出せ
るようにラインセンサの個数分の出力線が用意されてお
り各々出力端子Vout1〜15へ接続している。
(First Embodiment) FIG. 1 is a diagram showing wiring of a substrate 39 on which a sensor array 1 which is a constituent element of a contact type multi-chip image sensor embodying the present invention is mounted. In the figure, the line sensors 2-1, 2-2, ..., 2-15 are exactly the same as those of the conventional example, but the wiring on the substrate 39 on which the sensor array 1 is mounted is shown in FIG.
Unlike the wiring on 9, each line sensor 2-1, 2-2,
The start pulse φSP for determining the timing to start the operation of the line sensor so that the line sensors 2-15 can be driven simultaneously and the clock pulse φCLK for determining the speed and timing of extracting the signal from the line sensor are all line sensors 2-1 and 2-2. -2, ..., 2-15 are directly input, and output lines corresponding to the number of line sensors are prepared so that the signal output of each line sensor can be taken out independently, and connected to the output terminals Vout1-15, respectively. are doing.

【0017】一方上記基板39の出力端子Vout1〜
15に接続するデジタル信号出力回路50は図2に示さ
れる構成になっている。同図においてサンプル・ホール
ド回路40−1,40−2,…,40−15は出力端子
Vout1〜15に出力されたラインセンサ2−1,2
−2,…,2−15の出力信号を制御信号φSHにより
サンプル・ホールドするものであり、A/Dコンバータ
41はサンプル・ホールド回路40−1,40−2,
…,40−15によりサンプル・ホールドされた各ライ
ンセンサ2−1,2−2,…,2−15のアナログ出力
信号をデジタル信号に変換する。また、メモリ42−
a,42−bはA/Dコンバータ41によりデジタル信
号に変換された信号を一時保持しておくためのものであ
る。スイッチ43−1,43−2,…,43−15はサ
ンプル・ホールド回路40−1,40−2,…,40−
15の出力信号とA/Dコンバータ41との接続を制御
するためのスイッチであり、スイッチ44−a,44−
bはA/Dコンバータ41の出力端子とメモリ42−
a,42−bの入出力端子とを接続するためのスイッ
チ、また、スイッチ45−a,45−bはメモリ42−
a,42−bの入出力端子とデジタル信号出力回路50
のデジタル出力端子Doutとを接続するためのスイッ
チである。また、制御信号発生回路47は読み取りスタ
ートパルスφSTR、マスタークロックパルスφMCL
K、プリ出力回路画素設定信号PS、プリ出力終了画素
設定信号PEからセンサアレイ1及びデジタル信号出力
回路50の動作に必要な各制御信号を発生する。制御信
号発生回路47により発生される制御信号φSHはサン
プル・ホールド回路40−1,40−2,…,40−1
5に入力した信号をサンプル・ホールドするタイミング
を与えるための信号、制御信号φSWW1〜15はスイ
ッチ43−1,43−2,…,43−15の開閉を制御
するための信号、制御信号φodd,φevenスイッ
チ44−a,44−b,45−a,45−bの開閉を制
御するための信号、制御信号address−a,ad
dress−bはそれぞれメモリ42−a,42−bに
読み書きするデジタルデータのアドレスを与えるための
アドレス信号、制御信号WE−a、WE−bはメモリ4
2−a,42−bにデータを書き込むタイミングを与え
るためのライト・イネーブル信号、制御信号OE−a,
OE−bはメモリ42−a,42−bからデータを読み
出すタイミングを与えるためのアウトプット・イネーブ
ル信号である。
On the other hand, the output terminals Vout1 to Vout1 of the substrate 39 are
The digital signal output circuit 50 connected to 15 has the configuration shown in FIG. In the figure, sample and hold circuits 40-1, 40-2, ..., 40-15 are line sensors 2-1 and 2-2 output to output terminals Vout1-15.
The output signals of −2, ..., 2-15 are sampled and held by the control signal φSH, and the A / D converter 41 includes sample and hold circuits 40-1, 40-2,
The analog output signals of the line sensors 2-1, 2-2, ..., 2-15 sampled and held by 40-15 are converted into digital signals. In addition, the memory 42-
Reference numerals a and 42-b are for temporarily holding the signal converted into the digital signal by the A / D converter 41. Switches 43-1, 43-2, ..., 43-15 are sample and hold circuits 40-1, 40-2 ,.
Switches 44-a and 44-, which are switches for controlling the connection between the output signal of 15 and the A / D converter 41.
b is the output terminal of the A / D converter 41 and the memory 42-
a and 42-b are connected to the input / output terminals, and the switches 45-a and 45-b are the memory 42-
a, 42-b input / output terminals and digital signal output circuit 50
Is a switch for connecting to the digital output terminal Dout of. In addition, the control signal generation circuit 47 uses a read start pulse φSTR and a master clock pulse φMCL.
Each control signal necessary for the operation of the sensor array 1 and the digital signal output circuit 50 is generated from K, the pre-output circuit pixel setting signal PS, and the pre-output end pixel setting signal PE. The control signal φSH generated by the control signal generation circuit 47 is the sample and hold circuits 40-1, 40-2, ..., 40-1.
5, control signals φSWW1 to 15 are signals for giving timing to sample and hold the signal input to the signal 5, control signals φodd, signals for controlling opening and closing of the switches 43-1, 43-2, ..., 43-15. Signals for controlling opening and closing of the φeven switches 44-a, 44-b, 45-a, 45-b, control signals address-a, ad
address-b is an address signal for giving an address of digital data to be read and written to the memories 42-a and 42-b, and control signals WE-a and WE-b are the memory 4 respectively.
2-a, 42-b, write enable signal for giving timing to write data, control signal OE-a,
OE-b is an output enable signal for giving a timing of reading data from the memories 42-a and 42-b.

【0018】上記デジタル信号出力回路50を含む原稿
読み取り装置は図3に示す読み取りスタートパルスφS
TRにより原稿読み取り動作を開始する。本発明におい
てはセンサアレイ1が読み取った原稿1ライン分の信号
は原稿読み取り動作を開始して奇数番目のラインについ
てはメモリ42−aに蓄えられ、また偶数番目のライン
についてはメモリ42−bに蓄えられる。そして奇数番
目のラインの信号をメモリ42−aに書き込んでいると
きにはメモリ42−bに1ライン前にすでに書き込まれ
ている信号を外部にデジタル信号として出力し、偶数番
目のラインの信号をメモリ42−bに書き込んでいると
きにはメモリ42−aに1ライン前にすでに書き込まれ
ている信号を外部にデジタル信号として出力するように
なっている。従って読み取りスタートパルスφSTRと
スタートパルスφSPにより生成される制御信号φod
d,φevenにより、イメージセンサが現在読み取っ
ているラインが原稿読み取り動作を開始して奇数番目の
ラインか偶数番目のラインかを判断し、メモリ42−
a,42−bの入出力の切り換えを行う。
A document reading apparatus including the digital signal output circuit 50 has a reading start pulse φS shown in FIG.
The document reading operation is started by TR. In the present invention, the signal for one line of the original read by the sensor array 1 starts the original reading operation and is stored in the memory 42-a for the odd-numbered line and stored in the memory 42-b for the even-numbered line. It can be stored. When the signal of the odd-numbered line is being written to the memory 42-a, the signal already written one line before to the memory 42-b is output as a digital signal to the outside, and the signal of the even-numbered line is output to the memory 42-a. When writing to -b, the signal already written to the memory 42-a one line before is output as a digital signal to the outside. Therefore, the control signal φod generated by the read start pulse φSTR and the start pulse φSP
Based on d and φeven, it is determined whether the line currently being read by the image sensor is the odd-numbered line or the even-numbered line after starting the document reading operation, and the memory 42-
Input / output of a and 42-b is switched.

【0019】センサアレイ1の動作は奇数番目のライ
ン、偶数番目のラインいずれも共通であり、制御信号発
生回路50により供給されるスタートパルスφSP、ク
ロックパルスφCLKにより各ラインセンサ2−1,2
−2,…,2−15は各々独立に同時に動作を開始す
る。まず最初に各ラインセンサ2−1,2−2,…,2
−15内で全受光素子にすでに蓄積された信号を出力
し、次のラインの蓄積をするための準備動作を行った
後、所定のタイミングでラインセンサ外部へ各ラインセ
ンサ内の受光素子にすでに蓄えられた信号を出力し始
め、各ラインセンサ2−1,2−2,…,2−15が出
力している間各ラインセンサ2−1,2−2,…,2−
15内の出力段のスイッチ35−1,35−2,…,3
5−15はラインセンサ内で生成された制御信号φSW
1,φSW2,…,φSW15により全て導通してい
る。まず、基板39上の出力端子Vout1〜15に各
ラインセンサ2−1,2−2,…,2−15の1番目の
受光素子、すなわちセンサアレイ1上でそれぞれ1,3
17,…,4425番目の受光素子の信号が出力され、
続いて各ラインセンサ2−1,2−2,…,2−15の
2番目の受光素子、すなわちセンサアレイ1上の2,3
18,…,4426番目の受光素子の信号、更に3番目
の受光素子、すなわちセンサアレイ1上の3,319,
…,4427番目の受光素子の信号というように順次各
ラインセンサ2−1,2−2,…,2−15内の受光素
子の信号が各出力端子Vout1〜15へ出力されてい
き、最後に316,632,…,4740番目の受光素
子の信号が読み出され、ほぼ1チップ分の読み出し時間
で全ラインセンサの全ての受光素子の信号読み出しが完
了する。
The operation of the sensor array 1 is common to both the odd-numbered line and the even-numbered line, and each line sensor 2-1 and 2-2 is driven by the start pulse φSP and the clock pulse φCLK supplied from the control signal generation circuit 50.
-2, ..., 2-15 independently start their operations simultaneously. First, each line sensor 2-1, 2-2, ..., 2
After outputting the signals already accumulated in all the light receiving elements within -15 and performing the preparatory operation to store the next line, the light receiving elements in each line sensor have already been output to the outside of the line sensor at a predetermined timing. Each line sensor 2-1, 2-2, ..., 2-15 starts outputting the stored signal and each line sensor 2-1, 2-2 ,.
Output stage switches 35-1, 35-2, ..., 3 in 15
5-15 is a control signal φSW generated in the line sensor
, ΦSW2, ..., φSW15 all conduct. First, the output terminals Vout1 to 15 on the substrate 39 are connected to the first light receiving elements of the line sensors 2-1, 2-2, ..., 2-15, that is, 1 and 3 on the sensor array 1, respectively.
The signal of the 17th, ..., 4425th light receiving element is output,
Then, the second light receiving element of each line sensor 2-1, 2-2, ..., 2-15, that is, 2, 3 on the sensor array 1.
18, ..., 4426th light receiving element signal, and further, third light receiving element, that is, 3,319 on the sensor array 1,
The signal of the light receiving element in each of the line sensors 2-1, 2-2, ..., 2-15, such as the signal of the 4427th light receiving element, is sequentially output to each output terminal Vout1-15, and finally, The signals of the 316th, 632nd, ..., 4740th light receiving elements are read out, and the signal readings of all the light receiving elements of all the line sensors are completed in the reading time for almost one chip.

【0020】このような上記デジタル信号出力回路50
を含む原稿読み取り装置の動作を原稿読み取り開始して
から奇数番目のラインの読み取り時を例にして各ライン
センサ2−1,2−2,…,2−15が画素に蓄積した
信号を出力する前の期間については図4、信号を出力し
ている期間について図5のタイミングチャートを用いて
説明する。
The above digital signal output circuit 50
, 2-15 output the signals accumulated in the pixels by taking as an example the operation of the document reading apparatus including The previous period will be described with reference to FIG. 4, and the period during which a signal is output will be described with reference to the timing chart of FIG.

【0021】図4では各ラインセンサ2−1,2−2,
…,2−15にスタートパルスφSP、クロックパルス
φCLKが動作条件を満足する所定のタイミングで入力
し、原稿読み取り動作を開始してから第1画素の信号を
出力するまでのプリ出力期間におけるメモリ42−a,
42−bの信号入出力の様子を示している。この期間で
は各ラインセンサ2−1,2−2,…,2−15内で全
受光素子にすでに蓄積された信号を出力し、次のライン
の蓄積をするための準備動作を行っており、ラインセン
サ外部へ信号は出力していない。従ってメモリ42−a
への信号書き込み、信号読み出しは全く行われないの
で、ライト・イネーブル信号WE−a、アウトプット・
イネーブル信号OE−aはHレベルに固定されている。
一方メモリ42−bの方はライト・イネーブル信号WE
−bはHレベルに固定されたままであるが、アウトプッ
ト・イネーブル信号OE−bは立ち下がり、メモリ42
−bからの信号読み出しが可能になる。
In FIG. 4, each line sensor 2-1, 2-2,
, 2-15 are input with a start pulse φSP and a clock pulse φCLK at predetermined timings that satisfy the operation conditions, and the memory 42 in the pre-output period from the start of the document reading operation to the output of the signal of the first pixel -A,
42-b shows the state of signal input / output. During this period, the signals already accumulated in all the light receiving elements in each line sensor 2-1, 2-2, ..., 2-15 are output, and the preparatory operation for accumulating the next line is performed. No signal is output to the outside of the line sensor. Therefore, the memory 42-a
Since no signal is written to or read from the write enable signal WE-a, output
The enable signal OE-a is fixed at the H level.
On the other hand, the memory 42-b has a write enable signal WE.
-B remains fixed at the H level, but the output enable signal OE-b falls and the memory 42
The signal can be read from -b.

【0022】このプリ出力期間においてはアドレス信号
address−bによりあらかじめプリ出力開始画素
設定信号PS、プリ出力終了画素設定信号PEで設定さ
れている画素領域の信号のみをセンサアレイ1上画素配
列通りの順序で所定の速度で出力する。ここでのデジタ
ル信号の出力速度は任意であるが、スタートパルスφS
Pが入力してから各ラインセンサ2−1,2−2,…,
2−15の第1画素の信号が出力されるまでの期間にプ
リ出力時に出力したい最大画素数が出力可能な速度に設
定すればよい。
During this pre-output period, only the signals of the pixel regions set in advance by the pre-output start pixel setting signal PS and the pre-output end pixel setting signal PE by the address signal address-b are in line with the pixel array on the sensor array 1. Output at a predetermined speed in order. The output speed of the digital signal here is arbitrary, but the start pulse φS
After P is input, each line sensor 2-1, 2-2, ...,
It is sufficient to set the maximum number of pixels desired to be output at the time of pre-output to a speed at which the output can be performed during the period until the signal of the first pixel 2-15 is output.

【0023】このプリ出力信号は例えばプリ出力開始画
素設定信号PSを12番目のラインセンサの159番
目、すなわちセンサアレイ1上の3635番目の受光素
子の信号が保持されているメモリ42−b上のアドレス
とし、プリ出力終了画素設定信号PEを15番目のライ
ンセンサの158番目、すなわちセンサアレイ1上の4
582番目の受光素子の信号が保持されているメモリ4
2−b上のアドレスとすることにより図6に示す斜線上
の信号を1ラインの全信号を読み出す前に別に取り出す
ことができ、全信号に先立ってこの部分の信号を処理す
ることが可能である。
This pre-output signal is, for example, the pre-output start pixel setting signal PS on the memory 42-b in which the signal of the 159th photosensor of the 12th line sensor, that is, the 3635th photodetector on the sensor array 1 is held. The pre-output end pixel setting signal PE is used as an address and the 158th line sensor of the 15th line sensor, that is, 4 on the sensor array 1.
Memory 4 holding the signal of the 582nd light receiving element
By setting the address on 2-b, it is possible to take out the signals on the hatched lines shown in FIG. 6 separately before reading all the signals of one line, and it is possible to process the signals of this part prior to all the signals. is there.

【0024】次にプリ出力期間、すなわち各ラインセン
サ2−1,2−2,…,2−15内で全受光素子にすで
に蓄積された信号を出力し、次のラインの蓄積をするた
めの準備動作を行っている期間が終了すると図5に示さ
れる各ラインセンサ2−1,2−2,…,2−15から
の信号読み出し動作が始まる。各ラインセンサ2−1,
2−2,…,2−15同時にラインセンサ内部の画素配
列の順序で信号が出力端子Vout1〜15へ出力され
始め、この出力信号をサンプル・ホールド回路40−
1,40−2,…,40−15で制御信号φSHにより
全ラインセンサ2−1,2−2,…,2−15について
同一のタイミングでサンプル・ホールドし、続いて制御
信号φSWW1,φSWW2,…,φSWW15により
スイッチ43−1,43−2,…,43−15を順次一
つずつ開閉し、ラインセンサ2−1から順番に一つずつ
サンプル・ホールドされた各ラインセンサ2−1,2−
2,…,2−15の出力信号をA/Dコンバータ41に
入力しデジタル信号に変換する。このようにして全ライ
ンセンサ2−1,2−2,…,2−15の1番目の受光
素子の信号のサンプリング及びA/D変換が終わると次
に各ラインセンサ2−1,2−2,…,2−15の2番
目の受光素子の信号のサンプリング及びA/D変換を行
い、順次3番目以降の受光素子の信号についても同様の
処理を行っていく。
Next, in the pre-output period, that is, in the respective line sensors 2-1, 2-2, ..., 2-15, the signals already accumulated in all the light receiving elements are output to accumulate the next line. When the period of performing the preparation operation is completed, the signal reading operation from each line sensor 2-1, 2-2, ..., 2-15 shown in FIG. 5 is started. Each line sensor 2-1
2-2, ..., 2-15 At the same time, signals are started to be output to the output terminals Vout1 to 15 in the order of the pixel arrangement inside the line sensor, and the output signals are sampled and held by the sample-hold circuit 40-.
1, 40-2, ..., 40-15 sample and hold all line sensors 2-1, 2-2, ..., 2-15 at the same timing by the control signal φSH, and subsequently control signals φSWW1, φSWW2. , ΦSWW15 sequentially opens and closes the switches 43-1, 43-2, ..., 43-15 one by one, and the line sensors 2-1 and 2-2 sampled and held one by one from the line sensor 2-1 in order. −
The output signals of 2, ..., 2-15 are input to the A / D converter 41 and converted into digital signals. In this way, when the sampling and A / D conversion of the signals of the first light receiving element of all the line sensors 2-1, 2-2, ... , ..., 2-15 are subjected to sampling and A / D conversion of the signal of the second light receiving element, and the same processing is sequentially performed for the signals of the third and subsequent light receiving elements.

【0025】A/Dコンバータ41のデジタル出力は制
御信号φodd,φevenによりスイッチ44−aを
閉成し、44−bを開放するように制御することによ
り、メモリ42−aの入出力端子に接続され、メモリ4
2−bの入出力端子とは切り離される。メモリ42−a
からデータを読み出すタイミングを与えるためのアウト
プット・イネーブル信号OE−aはHレベルに固定され
ている。そしてメモリ42−aにデータを書き込むタイ
ミングを与えるライト・イネーブル信号WE−a、及び
順次送られてくる信号の読み出された受光素子のセンサ
アレイ1上での位置に対応したアドレスをメモリ42−
aに与えるためのアドレス信号address−aによ
り、これらのデジタル信号はメモリ42−aに格納され
ていく。
The digital output of the A / D converter 41 is connected to the input / output terminal of the memory 42-a by controlling the switch 44-a to be closed and the switch 44-b to be opened by the control signals φodd and φeven. And memory 4
It is separated from the input / output terminal of 2-b. Memory 42-a
The output enable signal OE-a for giving the timing of reading data from is fixed to the H level. Then, a write enable signal WE-a that gives a timing for writing data to the memory 42-a, and an address corresponding to the position on the sensor array 1 of the light receiving element from which the sequentially transmitted signals are read are set to the memory 42-a.
These digital signals are stored in the memory 42-a by the address signal address-a for giving to a.

【0026】このようにして奇数番目のラインをセンサ
アレイ1が読み取り、メモリ42−aに書き込んでいる
とき、制御信号φodd,φevenによりスイッチ4
5−aを開放し、45−bを閉成するように制御され、
メモリ42−bの入出力端子がデジタル出力端子Dou
tに接続され、メモリ42−aの入出力端子はデジタル
出力端子Doutと切り離される。そしてメモリ42−
bに与えられるアウトプット・イネーブル信号OE−b
が立ち下がっているため、メモリ42−bの入出力端子
からのデータ出力が可能になっており、センサアレイ1
上の受光素子の配列順に対応したアドレス信号addr
ess−bにより1ライン前にすでに読み取られてメモ
リ42−bに格納されているセンサアレイ1上の全受光
素子の信号が順番に1つずつデジタル心卯としてデジタ
ル出力端子Doutに出力される。
In this way, when the sensor array 1 reads the odd-numbered lines and writes them in the memory 42-a, the switch 4 is turned on by the control signals φodd and φeven.
Controlled to open 5-a and close 45-b,
The input / output terminal of the memory 42-b is the digital output terminal Dou
The input / output terminal of the memory 42-a is disconnected from the digital output terminal Dout. And the memory 42-
output enable signal OE-b given to b
Since it has fallen, data can be output from the input / output terminal of the memory 42-b.
Address signal addr corresponding to the arrangement order of the upper light receiving elements
The signals of all the light receiving elements on the sensor array 1 which are already read one line before by ess-b and stored in the memory 42-b are sequentially output to the digital output terminal Dout one by one as a digital heart.

【0027】原稿読み取りを開始してから偶数番目のラ
インの読み取り時についても、同様の手順で本発明にお
ける原稿読み取り装置は動作し、1ライン前にすでに読
み取られてメモリ42−aに格納されている全受光素子
の信号からプリ出力開始画素設定信号PS、プリ出力終
了画素設定信号PEプリ出力で設定された領域に含まれ
る受光素子の信号をプリ出力期間内に出力し、全受光素
子の信号をその後に出力する。
Even when the even-numbered lines are read from the start of reading the original, the original reading apparatus according to the present invention operates in the same procedure, and the original is read one line before and stored in the memory 42-a. Pre-output start pixel setting signal PS, pre-output end pixel setting signal PE from the signals of all the light receiving elements, the signals of the light receiving elements included in the area set by the pre-output are output within the pre-output period, and the signals of all the light receiving elements are output. Is then output.

【0028】このように一旦メモリに格納された信号を
デジタル信号として取り出す際に全受光素子の信号をセ
ンサアレイ上の受光素子の配列順に取り出す前にプリ出
力開始画素設定信号PS及びプリ出力終了画素設定信号
PEで設定された原稿内の一部の領域に相当する受光素
子の信号のみをプリ出力をして取り出すことにより、あ
らかじめ全受光素子の信号処理を行う前に先行して一部
の領域についてのみ別の信号処理を行うことが可能であ
る。例えば、先行した読み出した信号により原稿の色を
検出し、これに応じて、後の信号処理を変えるようにす
ればよい。
In this way, when the signals once stored in the memory are taken out as digital signals, the pre-output start pixel setting signal PS and the pre-output end pixel are set before the signals of all the light receiving elements are taken out in the order of arrangement of the light receiving elements on the sensor array. By pre-outputting and extracting only the signals of the light receiving elements corresponding to a part of the area set by the setting signal PE in the original, a part of the area is preceded by the signal processing of all the light receiving elements in advance. It is possible to perform different signal processing only for. For example, the color of the original may be detected by the preceding read signal, and the subsequent signal processing may be changed in accordance with this.

【0029】以上説明したようにセンサアレイを実装し
た基板上の配線を変更し、センサアレイを構成する複数
のラインセンサを各々同時に独立に駆動し、その出力信
号を一旦メモリに格納し、次のラインの読み取り時に外
部に取り出すことにより、従来の読み取り方式における
ラインセンサ1個分の読み取り時間でセンサアレイ1本
分の読み取りが行えるようになった。また、メモリから
はデジタル信号として読み出すのでラインセンサからの
直接アナログ信号を読み出す場合に比べて十分高速に行
うことが可能でメモリへの信号の書き込みに必要なライ
ンセンサ1個分の読み取り時間内に完了できる。またメ
モリからの読み出しは複数回行うことが可能なので全受
光素子の信号をセンサアレイ上の受光素子の配列順にメ
モリから取り出す前に原稿の一部の領域に相当する受光
素子の信号のみをプリ出力をして取り出し、あらかじめ
全受光素子の信号処理を行う前に先行して一部の領域分
だけ信号処理を行うことが可能である。また、以上のよ
うな効果を得るのにラインセンサ自体には何の変更、改
良も加える必要がなく、センサアレイを実装する基板上
の配線の変更とデジタル信号出力回路の追加のみでよい
ので最小限コストアップで様々な信号処理が可能な原稿
読み取り装置が実現できる。
As described above, the wiring on the substrate on which the sensor array is mounted is changed, a plurality of line sensors forming the sensor array are driven independently at the same time, and the output signals are temporarily stored in the memory. By taking out to the outside at the time of reading a line, it becomes possible to read one sensor array in the reading time for one line sensor in the conventional reading method. Also, since it is read as a digital signal from the memory, it can be performed at a sufficiently high speed as compared with the case of reading an analog signal directly from the line sensor, and within the reading time for one line sensor required for writing a signal to the memory. Can be completed. Also, since it is possible to read from the memory multiple times, only the signals of the light receiving elements corresponding to a partial area of the document are pre-output before the signals of all the light receiving elements are taken out from the memory in the order of arrangement of the light receiving elements on the sensor array. It is possible to perform the signal processing for only a part of the area before performing the signal processing for all the light receiving elements in advance by taking out. In addition, it is not necessary to make any changes or improvements to the line sensor itself in order to obtain the above effects, and it is only necessary to change the wiring on the board that mounts the sensor array and add a digital signal output circuit. It is possible to realize a document reading device capable of various signal processing with a limited cost increase.

【0030】(第2の実施の形態)図7は本発明の第2
の実施の形態におけるデジタル信号出力回路52を示し
た図である。同図において制御信号発生回路51は読み
取りスタートパルスφSTR、マスタークロックパルス
φMCLKからセンサアレイ1及びデジタル信号出力回
路52の動作に必要な各制御信号を発生するものであ
り、プリ出力開始画素設定信号PS、プリ出力終了画素
設定信号PEがなくなっている点を除いて第1の実施の
形態と同様の構成である。また、センサアレイ1及びセ
ンサアレイ1を実装した基板39も第1の実施の形態と
全く同一のものである。
(Second Embodiment) FIG. 7 shows a second embodiment of the present invention.
It is a diagram showing a digital signal output circuit 52 in the embodiment of. In the figure, a control signal generation circuit 51 generates each control signal necessary for the operation of the sensor array 1 and the digital signal output circuit 52 from a read start pulse φSTR and a master clock pulse φMCLK, and a pre-output start pixel setting signal PS The configuration is the same as that of the first embodiment except that the pre-output end pixel setting signal PE is eliminated. Further, the sensor array 1 and the substrate 39 on which the sensor array 1 is mounted are also the same as those in the first embodiment.

【0031】このようなデジタル信号出力回路52を含
む原稿読み取り装置は図2に示す読み取りスタートパル
スφSTRにより原稿読み取り動作を開始する。原稿読
み取りを開始してから奇数番目のラインの読み取り時を
例にとり、プリ出力期間、すなわち各ラインセンサ2−
1,2−2,…,2−15が画素に蓄積した信号を出力
する前の期間について図8のタイミングチャートを用い
て原稿読み取り装置の動作を説明する。
The original reading device including the digital signal output circuit 52 starts the original reading operation by the reading start pulse φSTR shown in FIG. Taking an example of reading an odd-numbered line from the start of reading an original, the pre-output period, that is, each line sensor 2-
The operation of the document reading apparatus will be described with reference to the timing chart of FIG. 8 for a period before the signals 1, 2-2, ..., 2-15 output to the pixels are output.

【0032】図17では各ラインセンサ2−1,2−
2,…,2−15にスタートパルスφSP、クロックパ
ルスφCLKが動作条件を満足する所定のタイミングで
入力し、1ラインの読み取りを開始してから第1画素の
信号を出力するまでのプリ出力期間におけるメモリ42
−a,42−bの信号入出力の様子を示している。この
期間では各ラインセンサ2−1,2−2,…,2−15
内で全受光素子にすでに蓄積された信号を出力し、次の
ラインの蓄積をするための準備動作を行っており、ライ
ンセンサ外部へ信号は出力していない。従ってメモリ4
2−aへの信号書き込み、信号読み出しは全く行われな
いので、ライト・イネーブル信号WE−a、アウトプッ
ト・イネーブル信号OE−aはHレベルに固定されてい
る。一方メモリ42−bの方はライト・イネーブル信号
WE−bはHレベルに固定されたままであるが、アウト
プット・イネーブル信号OE−bは立ち下がり、メモリ
42−bからの信号読み出しが可能になっている。
In FIG. 17, each line sensor 2-1 and 2-
2, ..., 2-15, the start pulse φSP and the clock pulse φCLK are input at predetermined timings that satisfy the operating conditions, and the pre-output period from the start of reading one line to the output of the signal of the first pixel In memory 42
4A and 42-b show signal input / output states. During this period, each line sensor 2-1, 2-2, ..., 2-15
The signals already stored in all the light receiving elements are output therein, and the preparatory operation for storing the next line is performed, and the signal is not output to the outside of the line sensor. Therefore memory 4
Since neither signal writing nor signal reading is performed on 2-a, the write enable signal WE-a and the output enable signal OE-a are fixed to the H level. On the other hand, in the memory 42-b, the write enable signal WE-b remains fixed at the H level, but the output enable signal OE-b falls and the signal can be read from the memory 42-b. ing.

【0033】本実施例ではこのプリ出力期間において常
に一定の2つの特定領域の画像信号を連続して出力して
いる。図8に示すように1つはセンサアレイ1上の11
番目のラインセンサの後半部分から12番目のラインセ
ンサの前半部分の受光素子、すなわちセンサアレイ1上
の3319番目から3634番目の受光素子が読み取る
領域であり、もう一つはセンサアレイ1上の13番目の
ラインセンサの後半部分から14番目のラインセンサの
前半部分の受光素子、すなわちセンサアレイ1上の39
51番目から4266番目の受光素子が読み取る領域で
あり、これらの領域の受光素子の信号が格納されている
メモリ42−b上のアドレスから信号を取り出せるよう
にアドレス信号address−bがメモリ42−bに
与えられる。
In this embodiment, the image signals of the two specific areas which are constant at all times are continuously output during this pre-output period. As shown in FIG. 8, one is 11 on the sensor array 1.
The light-receiving elements in the first half of the 12th line sensor to the first half of the 12th line sensor, that is, the 3319th to 3634th light-receiving elements on the sensor array 1, read the area. The light receiving elements of the second half to the first half of the 14th line sensor, that is, 39 on the sensor array 1
The 51st to 4266th light receiving elements are areas to be read, and the address signal address-b is the memory 42-b so that the signals can be taken out from the addresses on the memory 42-b in which the signals of the light receiving elements in these areas are stored. Given to.

【0034】図9はA4,B4,A3原稿のサイズとセ
ンサアレイ1上の複数のラインセンサ2−1,2−2,
…,2−15の位置関係を示した図であり、同図におい
て斜線で示された領域はプリ出力期間に出力される信号
が読み取った領域であり、それぞれA4,B4原稿の端
部をカバーしている。
FIG. 9 shows the sizes of A4, B4 and A3 originals and the plurality of line sensors 2-1 and 2-2 on the sensor array 1.
, 2-15 showing the positional relationship between them, and the hatched area in the figure is the area read by the signal output in the pre-output period, and covers the edges of the A4 and B4 originals, respectively. are doing.

【0035】図10は原稿読み取りを開始してから最初
の数ライン分を読み取っているときのプリ出力期間に出
力される信号の1例である。原稿の上端部は通常何も書
かれていない原稿の白地であるから、この部分を読み取
っている最初の数ラインの時点でプリ出力信号から原稿
サイズが検知できる。例えばA4原稿の場合図10
(a)のようにプリ出力の第1の領域、すなわちセンサ
アレイ1上の11番目のラインセンサの後半部分から1
2番目のラインセンサの前半部分の受光素子が読み取る
原稿領域においてプリ出力信号は白レベルから黒レベル
へとある受光素子を境に変化し、プリ出力の第2の領
域、すなわちセンサアレイ1上の13番目のラインセン
サの後半部分から14番目のラインセンサの前半部分の
受光素子が読み取る原稿領域においてプリ出力信号は常
に黒レベルで一定である。同様にしてB4原稿の場合図
10(b)のようにプリ出力の第1の領域においてプリ
出力信号は常に白レベルで一定であり、プリ出力の第2
の領域において白レベルから黒レベルへとある受光素子
を境に変化する。また同様にしてA3原稿の場合図10
(c)のようにプリ出力の第1、第2のいずれの領域に
おいても常に白レベルで一定である。
FIG. 10 shows an example of signals output during the pre-output period when the first few lines have been read since the start of reading the original. Since the upper end of the document is usually a white background of the document in which nothing is written, the document size can be detected from the pre-output signal at the time of the first few lines when reading this part. For example, in the case of an A4 original, FIG.
As shown in (a), the first region of the pre-output, that is, the first half of the eleventh line sensor on the sensor array 1
In the original area read by the light receiving element in the first half of the second line sensor, the pre-output signal changes from a white level to a black level at a certain light receiving element, and the second area of pre-output, that is, on the sensor array 1. The pre-output signal is always constant at the black level in the original area read by the light receiving elements in the second half of the thirteenth line sensor to the first half of the fourteenth line sensor. Similarly, in the case of a B4 original, the pre-output signal is always constant at the white level in the first pre-output area as shown in FIG.
In the area, the white level changes to the black level with a certain light receiving element as a boundary. Similarly, in the case of an A3 original, FIG.
As in (c), the white level is always constant in both the first and second areas of pre-output.

【0036】このように原稿読み取りを開始してから最
初の数ライン分の読み取り時におけるプリ出力信号から
原稿サイズを検知することができる。よって原稿読み取
りを開始した最初の部分でセンサアレイ1上の全受光素
子の信号を読み出す前に出力しているプリ出力信号によ
り原稿サイズを判定し残りのラインの読み取りを変える
ことや全受光素子の信号に対しての信号処理を最適化す
ることも可能である。
In this way, the document size can be detected from the pre-output signal at the time of reading the first several lines after starting the document reading. Therefore, the original size is judged by the pre-output signal which is output before reading the signals of all the light receiving elements on the sensor array 1 at the beginning of reading the original, and the reading of the remaining lines is changed and It is also possible to optimize the signal processing for the signal.

【0037】なお、この場合原稿の最初の数ライン以降
プリ出力は使用しないが、プリ出力は常に出力するよう
にしてもよいし、原稿読み取り動作を開始してから読み
取ったライン数をカウントして不要な領域ではプリ出力
信号を出力しないようにしてもよい。
In this case, the pre-output is not used after the first few lines of the original, but the pre-output may be always output, or the number of lines read after starting the original reading operation is counted. The pre-output signal may not be output in an unnecessary area.

【0038】また、プリ出力期間の後の全画素出力期間
におけるメモリ42−a,42−bの信号書き込み、信
号読み出し動作は第1の実施の形態と同様であり、プリ
出力を行うことにより1ライン分の原稿読み取り時間が
長くなったり、全画素分の信号出力のタイミングがずれ
たりするなど通常の動作に影響を与えることはない。
Further, the signal writing and signal reading operations of the memories 42-a and 42-b in the all pixel output period after the pre-output period are the same as those in the first embodiment. It does not affect the normal operation such that the document reading time for a line becomes long and the signal output timing for all pixels is deviated.

【0039】(第3の実施の形態)本実施の形態は、図
1の基板39に接続されるデジタル信号出力回路のさら
にほかの形態である。
(Third Embodiment) This embodiment is still another form of the digital signal output circuit connected to the substrate 39 of FIG.

【0040】基板39の出力端子Vout1〜15に接
続するデジタル信号出力回路50は図11に示される構
成になっている。同図においてサンプル・ホールド回路
40−1,40−2,…,40−15は出力端子Vou
t1〜15に出力されたラインセンサ2−1,2−2,
…,2−15の出力信号を制御信号φSHによりサンプ
ル・ホールドするものでありA/Dコンバータ41はサ
ンプル・ホールド回路40−1,40−2,…,40−
15によりサンプル・ホールドされた各ラインセンサ2
−1,2−2,…,2−15のアナログ出力信号をデジ
タル信号に変換する。また、メモリ42−a,42−b
はA/Dコンバータ41によりデジタル信号に変換され
た信号を一時保持しておくためのものである。スイッチ
43−1,43−2,…,43−15はサンプル・ホー
ルド回路40−1,40−2,…,40−15の出力信
号とA/Dコンバータ41との接続を制御するためのス
イッチでありスイッチ43−a,43−bはA/Dコン
バータ41の出力端子とメモリ42−a,42−bの入
出力端子とを接続するためのスイッチ、また、スイッチ
44−a,44−bはメモリ42−a,42−bの入出
力端子とデジタル信号出力回路50のデジタル出力端子
Doutとを接続するためのスイッチである。また、制
御信号発生回路47は読み取りスタートパルスφST
R、マスタークロックパルスφMCLK、読み取りモー
ド設定信号RMODEからセンサアレイ1及びデジタル
信号出力回路50の動作に必要な各制御信号を発生す
る。制御信号発生回路47により発生される制御信号φ
SHはサンプル・ホールド回路40−1,40−2,
…,40−15に入力した信号をサンプル・ホールドす
るタイミングを与えるための信号、制御信号φSWW1
〜15はスイッチ43−1,43−2,…,43−15
の開閉を制御するための信号、制御信号φodd,φe
venはスイッチ44−a,44−b,45−a,45
−bの開閉を制御するための信号、制御信号addre
ss−a,address−bはそれぞれメモリ42−
a,42−bに読み書きするデジタルデータのアドレス
を与えるためのアドレス信号、制御信号WE−a,WE
−bはメモリ42−a,42−bにデータを書き込むタ
イミングを与えるためのライト・イネーブル信号、制御
信号OE−a,OE−bはメモリ42−a,42−bか
らデータを読み出すタイミングを与えるためのアウトプ
ット・イネーブル信号である。
The digital signal output circuit 50 connected to the output terminals Vout1 to 15 of the substrate 39 has the structure shown in FIG. In the figure, the sample-and-hold circuits 40-1, 40-2, ..., 40-15 are output terminals Vou.
Line sensors 2-1, 2-2 output at t1 to 15,
The output signal of 2-15 is sampled and held by the control signal .phi.SH, and the A / D converter 41 includes sample and hold circuits 40-1, 40-2 ,.
Each line sensor 2 sampled and held by 15
-1, 2-2, ..., 2-15 analog output signals are converted into digital signals. In addition, the memories 42-a and 42-b
Is for temporarily holding the signal converted into a digital signal by the A / D converter 41. Switches 43-1, 43-2, ..., 43-15 are switches for controlling the connection between the output signals of the sample and hold circuits 40-1, 40-2, ..., 40-15 and the A / D converter 41. The switches 43-a and 43-b are switches for connecting the output terminal of the A / D converter 41 and the input / output terminals of the memories 42-a and 42-b, and switches 44-a and 44-b. Is a switch for connecting the input / output terminals of the memories 42-a and 42-b and the digital output terminal Dout of the digital signal output circuit 50. Further, the control signal generation circuit 47 causes the reading start pulse φST
Each control signal required for the operation of the sensor array 1 and the digital signal output circuit 50 is generated from R, the master clock pulse φMCLK, and the read mode setting signal RMODE. Control signal φ generated by control signal generation circuit 47
SH is a sample and hold circuit 40-1, 40-2,
.., control signal φSWW1 for giving timing for sampling and holding the signal input to 40-15
˜15 are switches 43-1, 43-2, ..., 43-15
For controlling opening and closing of the control signals φodd and φe
ven is a switch 44-a, 44-b, 45-a, 45
-B signal for controlling opening / closing, control signal addre
ss-a and address-b are memory 42-
a, 42-b, address signals for giving addresses of digital data to be read and written, control signals WE-a, WE
-B is a write enable signal for giving a timing of writing data to the memories 42-a and 42-b, and control signals OE-a and OE-b give a timing of reading data from the memories 42-a and 42-b. Is an output enable signal.

【0041】密着型マルチチップイメージセンサは図1
2に示す読み取りスタートパルスφSTRにより原稿読
み取り動作を開始し、各ラインセンサ2−1,2−2,
…,2−15も制御信号発生回路50により供給される
スタートパルスφSP,クロックパルス/CLKにより
動作を開始する。各ラインセンサ2−1,2−2,…,
2−15が動作を開始し各ラインセンサ内の受光素子に
蓄えられた画像信号を出力し始めると各ラインセンサ2
−1,2−2,…,2−15内の出力段のスイッチ35
−1,35−2,…,35−15はラインセンサ内で生
成された制御信号φSW1,φSW2,…,φSW15
によりラインセンサ2−1,2−2,…,2−15が画
像信号を出力している間全て導通している。そして基板
39上の出力端子Vout1〜15にまず、各ラインセ
ンサ2−1,2−2,…,2−15の1番目の受光素
子、すなわちセンサアレイ1上でそれぞれ1,317,
…,4425番目の受光素子の信号が出力される。続い
て各ラインセンサ2−1,2−2,…,2−15の2番
目の受光素子、すなわちセンサアレイ1上の2,31
8,…,4426番目の受光素子の信号が出力され、更
に3番目の受光素子、すなわちセンサアレイ1上の3,
319,…,4427番目の受光素子の信号というよう
に順次各ラインセンサ2−1,2−2,…,2−15内
の受光素子の信号が各出力端子Vout1〜15へ出力
されていき、最後に316,632,…,4740番目
の受光素子の信号が読み出され、ほぼ1チップ分の読み
出し時間で全ラインセンサの全ての受光素子の信号読み
出しが完了する。
The contact type multi-chip image sensor is shown in FIG.
The document reading operation is started by the reading start pulse φSTR shown in FIG.
, 2-15 also start operation by the start pulse φSP and the clock pulse / CLK supplied from the control signal generation circuit 50. Each line sensor 2-1, 2-2, ...,
Each of the line sensors 2-15 starts its operation and starts outputting the image signal stored in the light receiving element in each line sensor.
-1, 2-2, ..., Output stage switch 35 in 2-15
-1, 35-2, ..., 35-15 are control signals φSW1, φSW2, ..., φSW15 generated in the line sensor.
Thus, the line sensors 2-1, 2-2, ..., 2-15 are all in conduction while outputting an image signal. Then, first to the output terminals Vout1 to 15 on the substrate 39, the first light receiving elements of the respective line sensors 2-1, 2-2, ..., 2-15, that is, 1,317 on the sensor array 1, respectively.
The signal of the 4425th light receiving element is output. Then, the second light receiving element of each of the line sensors 2-1, 2-2, ..., 2-15, that is, 2, 31 on the sensor array 1.
A signal from the 8th, 4426th light receiving element is output, and the third light receiving element, that is, 3 on the sensor array 1 is output.
The signals of the light receiving elements in the line sensors 2-1, 2-2, ..., 2-15, such as the signals of the 319th, ..., 4427th light receiving elements, are sequentially output to the output terminals Vout1-15. Finally, the signals of the 316th, 632, ..., 4740th light receiving elements are read, and the signal reading of all the light receiving elements of all the line sensors is completed in the reading time for almost one chip.

【0042】このように全ラインセンサの信号読み出し
を行なっている間の図11に示すデジタル信号出力回路
の動作を読み取りを開始してから奇数番目のラインの読
み取り時を図13、偶数番目のラインの読み取り時を図
14のタイミングチャートを用いて説明する。
While the signals of all the line sensors are being read, the operation of the digital signal output circuit shown in FIG. 11 is started to be read, and the odd-numbered line is read in FIG. 13, the even-numbered line. The time of reading will be described with reference to the timing chart of FIG.

【0043】まずVout1〜15へ出力されたライン
センサ2−1,2−2,…,2−15の出力信号をサン
プル・ホールド回路40−1,40−2,…,40−1
5で図13、図14に示す制御信号φSHにより全ライ
ンセンサ2−1,2−2,…,2−15について同時に
サンプル・ホールドし、続いて制御信号φSWW1,φ
SWW2,…,φSWW15によりスイッチ43−1,
43−2,…,43−15を順次一つずつ開閉し、ライ
ンセンサ2−1から順番に一つずつサンプル・ホールド
された各ラインセンサ2−1,2−2,…,2−15の
出力信号をA/Dコンバータ41に入力しデジタル信号
に変換する。このようにして全ラインセンサ2−1,2
−2,…,2−15の1番目の受光素子の信号のサンプ
リング及びA/D変換が終ると次に各ラインセンサ2−
1,2−2,…,2−15の2番目の受光素子の信号の
サンプリング及びA/D変換を行い、順次3番目以降の
受光素子の信号についても同様の処理を行っていく。
First, the output signals of the line sensors 2-1, 2-2, ..., 2-15 output to Vout 1-15 are sample and hold circuits 40-1, 40-2 ,.
5, all the line sensors 2-1, 2-2, ..., 2-15 are simultaneously sampled and held by the control signal φSH shown in FIGS. 13 and 14, and then the control signals φSWW1, φ
SWW2, ..., Switch 43-1 by φSWW15,
43-2 are sequentially opened and closed one by one, and the line sensors 2-1 to 2-2, ..., 2-15 sampled and held one by one from the line sensor 2-1 in order. The output signal is input to the A / D converter 41 and converted into a digital signal. In this way, all line sensors 2-1 and 2-2
When the sampling and A / D conversion of the signal of the first light receiving element of −2, ..., 2-15 are completed, each line sensor 2-
The signals of the second light receiving elements 1, 2-2, ..., 2-15 are sampled and A / D converted, and the same processing is sequentially performed on the signals of the third and subsequent light receiving elements.

【0044】このようにして得られたデジタル信号はメ
モリ42−aまたは42−bに一時格納された後、次の
ラインの読み取りを行っているときにメモリ42−aま
たは42−bからデジタル出力端子Doutを通して外
部に取り出される。どちらのメモリを使うかは読み取っ
たラインが原稿読み取り動作を開始して奇数番目のライ
ンか偶数番目のラインかによって異なるので図12に示
すように読み取りスタートパルスφSTRとスタートパ
ルスφSPから制御信号φodd,φevenを生成
し、メモリ42−a,42−bの切り換えを行う。ま
た、メモリからのデータの取り出し方向は図2の制御信
号発生回路47に入力する読み出しモード設定信号RM
ODEによって設定し、RMODE=Lのときセンサア
レイ1上での受光素子の配列方向と同じ方向にデータを
出力し、RMODE=Hのときは逆の方向にデータを出
力する。
The digital signal thus obtained is temporarily stored in the memory 42-a or 42-b and then digitally output from the memory 42-a or 42-b while reading the next line. It is taken out through the terminal Dout. Which memory is used depends on whether the read line is an odd-numbered line or an even-numbered line after the original reading operation is started, and therefore, as shown in FIG. 12, the control signal φodd from the read start pulse φSTR and the start pulse φSP. φeven is generated, and the memories 42-a and 42-b are switched. Further, the direction of taking out the data from the memory is the read mode setting signal RM input to the control signal generating circuit 47 of FIG.
It is set by ODE. When RMODE = L, data is output in the same direction as the arrangement direction of the light receiving elements on the sensor array 1, and when RMODE = H, data is output in the opposite direction.

【0045】まず読み出しモード設定信号RMODE=
Lのとき、すなわち、センサアレイ1上での受光素子の
配列方向と同じ方向へ信号を読み出す場合について説明
する。
First, the read mode setting signal RMODE =
The case of L, that is, the case where signals are read in the same direction as the arrangement direction of the light receiving elements on the sensor array 1 will be described.

【0046】まず奇数番目のラインの読み取り時にはA
/Dコンバータ41のデジタル出力は制御信号φod
d,φevenによりスイッチ44−aを閉成し、44
−bを開放するように制御することにより、メモリ42
−aの入出力端子に接続され、メモリ42−bの入出力
端子とは切り離される。また、メモリ42−aからデー
タを読み出すタイミングを与えるためのアウトプット・
イネーブル信号OE−aはHレベルに固定されている。
そしてメモリ42−aにデータを書き込むタイミングを
与えるライト・イネーブル信号WE−a、及び順次送ら
れてくる信号の読み出された受光素子のセンサアレイ1
上での位置に対応したアドレスをメモリ42−aに与え
るためのアドレス信号address−aにより、これ
らのデジタル信号はメモリ42−aに格納されていく。
First, when reading odd-numbered lines, A
The digital output of the / D converter 41 is the control signal φod.
switch 44-a is closed by d and φeven,
-B is controlled to open so that the memory 42
It is connected to the input / output terminal of -a and separated from the input / output terminal of the memory 42-b. Also, an output for giving a timing for reading data from the memory 42-a.
The enable signal OE-a is fixed at the H level.
Then, the write enable signal WE-a for giving a timing for writing data to the memory 42-a, and the sensor array 1 of the light receiving elements from which the signals sequentially sent are read
These digital signals are stored in the memory 42-a by the address signal address-a for giving the address corresponding to the above position to the memory 42-a.

【0047】このとき同時に制御信号φodd,φev
enによりスイッチ45−aを開放し、45−bを閉成
するように制御され、メモリ42−bの入出力端子がデ
ジタル出力端子Doutに接続され、メモリ42−aの
入出力端子はデジタル出力端子Doutと切り離され
る。そしてメモリ42−bからデータの出力を可能にさ
せるアウトプット・イネーブル信号OE−b及びセンサ
アレイ1上で受光素子の配列順にデータを読み出すため
の信号をメモリ42−bに与えるためのアドレス信号a
ddress−bにより、1ライン前にすでに読み取ら
れメモリ42−bに格納されているデジタルデータをメ
モリ42−bからセンサアレイ1上の受光素子の配列通
りの順序で出力させる。
At this time, at the same time, control signals φodd and φev
It is controlled by en to open the switch 45-a and close the switch 45-b, the input / output terminal of the memory 42-b is connected to the digital output terminal Dout, and the input / output terminal of the memory 42-a is digital output. It is separated from the terminal Dout. An output enable signal OE-b for enabling data output from the memory 42-b and an address signal a for giving a signal for reading data to the memory 42-b in the order of arrangement of the light receiving elements on the sensor array 1.
With the address-b, the digital data already read one line before and stored in the memory 42-b is output from the memory 42-b in the same order as the arrangement of the light receiving elements on the sensor array 1.

【0048】次に偶数番目のラインの読み取り時にはA
/Dコンバータ41のデジタル出力は制御信号φod
d、φevenによりスイッチ44−aを開放し、44
−bを閉成するように制御することによりメモリ42−
bの入出力端子に接続され、メモリ42−aの入出力端
子とは切り離される。また、メモリ42−bからデータ
を読み出すタイミングを与えるためのアウトプット・イ
ネーブル信号OE−bはHレベルに固定されている。そ
してメモリ42−bにデータを書き込むタイミングを与
えるライト・イネーブル信号WE−b、及び順次送られ
てくる信号の読み出された受光素子のセンサアレイ1上
での位置に対応したアドレスをメモリ42−bに与える
ためのアドレス信号address−bにより、これら
のデジタル信号はメモリ42−bに格納されていく。
Next, when reading the even-numbered lines, A
The digital output of the / D converter 41 is the control signal φod.
Switch 44-a is opened by d and φeven, and 44
-By controlling b to be closed, the memory 42-
It is connected to the input / output terminal of b and is disconnected from the input / output terminal of the memory 42-a. The output enable signal OE-b for giving the timing of reading the data from the memory 42-b is fixed to the H level. Then, a write enable signal WE-b that gives a timing for writing data to the memory 42-b, and an address corresponding to the position on the sensor array 1 of the light receiving element from which the sequentially transmitted signals are read are set to the memory 42-b. These digital signals are stored in the memory 42-b by the address signal address-b for giving to b.

【0049】このとき同時に制御信号φodd,φev
enによりスイッチ45−aを閉成し、45−bを開放
するように制御され、メモリ42−aの入出力端子がデ
ジタル出力端子Doutに接続され、メモリ42−bの
入出力端子はデジタル出力端子Doutと切り離され
る。そしてメモリ42−aからデータの出力を可能にさ
せるアウトプット・イネーブル信号OE−a及びセンサ
アレイ1上で受光素子の配列順にデータを読み出すため
の信号をメモリ42−aに与えるためのアドレス信号a
ddress−aにより、1ライン前にすでに読み取ら
れメモリ42−aに格納されているデジタルデータをメ
モリ42−aからセンサアレイ1上の受光素子の配列通
りの順序で出力させる。
At this time, at the same time, control signals φodd and φev
It is controlled by en to close the switch 45-a and open the switch 45-b, the input / output terminal of the memory 42-a is connected to the digital output terminal Dout, and the input / output terminal of the memory 42-b is digital output. It is separated from the terminal Dout. An address enable signal OE-a for enabling data output from the memory 42-a and an address signal a for giving a signal for reading data to the memory 42-a in the order of arrangement of the light receiving elements on the sensor array 1.
The digital data already read one line before and stored in the memory 42-a is output by the address-a from the memory 42-a in the order in which the light receiving elements on the sensor array 1 are arranged.

【0050】以上のような手順で全ラインセンサの信号
読み出しと同時にメモリ42−aまたは42−bに格納
されたセンサアレイ1上の全受光素子の信号は1ライン
分原稿読み取りからずれたタイミングでデジタル出力端
子Doutに出力する。
According to the above-described procedure, the signals of all the light receiving elements on the sensor array 1 stored in the memory 42-a or 42-b are read at the same time as the signals of all the line sensors are read at a timing deviated from the original reading. Output to the digital output terminal Dout.

【0051】次に読み出しモード設定信号RMODE=
Hのとき、すなわち、センサアレイ1上での受光素子の
配列方向と逆の方向へ信号を読み出す場合について説明
する。
Next, the read mode setting signal RMODE =
A case where the signal is read out at the time of H, that is, in the direction opposite to the arrangement direction of the light receiving elements on the sensor array 1 will be described.

【0052】この読み取りモードにおいてA/Dコンバ
ータ41のデジタル出力のメモリ42−a,42−bへ
の書き込みについては上述した正方向の読み出しと全く
同一である。メモリ42−a,42−bからデジタル出
力端子Doutへの出力に関してもアドレス信号add
ress−a,address−b以外の制御信号は正
方向の読み出しの場合と全く同一である。アドレス信号
address−a,address−bのみがセンサ
アレイ1上で受光素子の配列と逆の順序でデータを取り
出せるようになっており、図15及び図16に示すよう
に奇数番目、偶数番目のラインの読み取りどちらにおい
てもセンサアレイ1の右端、4740番目の画素から順
に4739,4738,…,2,1と読み取ったデータ
がデジタル出力端子Doutへ出力される。
In this reading mode, the writing of the digital output of the A / D converter 41 into the memories 42-a and 42-b is exactly the same as the above-mentioned reading in the forward direction. The address signal add is also applied to the output from the memories 42-a and 42-b to the digital output terminal Dout.
The control signals other than res-a and address-b are exactly the same as in the case of reading in the forward direction. Only the address signals address-a and address-b can take out the data on the sensor array 1 in the reverse order of the arrangement of the light receiving elements, and as shown in FIGS. In both readings, the data read as 4739, 4738, ..., 2, 1 from the 4740th pixel on the right end of the sensor array 1 is output to the digital output terminal Dout.

【0053】このようにメモリからデジタル出力端子へ
の読み出しはデジタルデータなのでラインセンサからの
直接アナログ信号を読み出す場合に比べて十分高速に行
うことが可能で従来の読み取り方式におけるラインセン
サ1個分の読み取り時間でセンサアレイ1本分の読み取
りが行えるのでラインセンサ自体には何の変更、改良も
加えることなく高速読み取りが実現できるようになっ
た。また、データの取り出し順序も正方向、逆方向どち
らでもメモリからの読み出しの際のアドレス信号を逆順
に設定するだけで可能であり、原稿読み取り装置におい
て、どちらの順序で出力したい場合も1本のイメージセ
ンサユニットで対応が可能になった。また、一つの原稿
読み取り装置において読み出しモードによって両方の方
向から読み出しを行いたい場合も読み出しモード設定信
号の設定のみにより、ほとんどコストアップなしに実現
できるようになった。
As described above, since the reading from the memory to the digital output terminal is digital data, the reading can be performed at a sufficiently high speed as compared with the case where the analog signal is directly read from the line sensor, which is equivalent to one line sensor in the conventional reading method. Since one sensor array can be read in the reading time, high-speed reading can be realized without any change or improvement in the line sensor itself. Further, the data can be taken out in either the forward direction or the backward direction by simply setting the address signals when reading from the memory in the reverse order. The image sensor unit is now available. Further, even when it is desired to read from both directions in one original reading device in the reading mode, it can be realized with almost no increase in cost only by setting the reading mode setting signal.

【0054】以上説明したように密着型マルチチップイ
メージセンサの基板上の配線を変更し、センサアレイを
構成する従来と同一のラインセンサをすべて同時に駆動
し、基板上で独立に取り出された信号出力をスイッチで
切り替えてA/D変換しメモリに書き込み、全受光素子
の信号がメモリに書き込まれた後でデジタル信号として
高速に取り出すことにより特にラインセンサ自体で出力
の高速化を行わなくても、従来のラインセンサを使って
密着型マルチチップイメージセンサの信号出力の高速化
が可能になった。
As described above, the wiring on the substrate of the contact type multi-chip image sensor is changed, all the same line sensors as in the prior art which compose the sensor array are driven at the same time, and the signal output independently taken out on the substrate is output. Even if the line sensor itself does not need to speed up the output, by switching with a switch, A / D converting and writing to the memory, and after the signals of all the light receiving elements are written into the memory, the signals are extracted at high speed as digital signals. It has become possible to speed up the signal output of the contact type multi-chip image sensor by using the conventional line sensor.

【0055】また、一度メモリに書き込んだデータはセ
ンサアレイ上の受光素子の配列と同じ順に読み出すこと
も、逆の順序で読み出すこともアドレス信号の与え方の
みを変えれば可能なので、同一のマルチチップイメージ
センサによって両方向からの読み出しが可能になった。
Further, the data once written in the memory can be read out in the same order as the arrangement of the light receiving elements on the sensor array or in the reverse order by changing only the way of giving the address signal, so that the same multi-chip is used. The image sensor made it possible to read from both directions.

【0056】(第4の実施の形態)図17は本発明の第
4の実施の形態におけるデジタル信号出力回路51を示
した図である。同図において制御信号発生回路48は読
み取りスタートパルスφSTR、マスタークロックパル
スφMCLK、及び2つの読み取りモード設定信号RM
ODE1,RMODE2からセンサアレイ1及びデジタ
ル信号出力回路51の動作に必要な各制御信号を発生す
るようになっており、2つの読み取りモード設定信号が
入力するようになっているほかは第3の実施の形態と同
様の構成である。ここで読み取りモード設定信号RMO
DE1は第3の実施の形態におけるRMODEと同じ働
きをするものであり、RMODE1=Lのときはセンサ
アレイ1上の受光素子の配列順に信号を出力していき、
RMODE1=Hのときはセンサアレイ1上の受光素子
の配列とは逆の順序で信号を出力する。そして読み取り
モード設定信号RMODE2は出力信号の主走査方向の
解像度を設定する信号であり、RMODE2=Lのとき
はセンサアレイ1上の全受光素子の信号をすべて出力
し、RMODE2=Hのときはセンサアレイ1上の受光
素子の信号を1画素おきに出力するようになっている。
(Fourth Embodiment) FIG. 17 is a diagram showing a digital signal output circuit 51 according to a fourth embodiment of the present invention. In the figure, the control signal generation circuit 48 includes a read start pulse φSTR, a master clock pulse φMCLK, and two read mode setting signals RM.
Third embodiment except that ODE1 and RMODE2 generate respective control signals necessary for the operation of the sensor array 1 and the digital signal output circuit 51, and two read mode setting signals are inputted. The configuration is similar to that of the above. Here, the reading mode setting signal RMO
DE1 has the same function as RMODE in the third embodiment, and when RMODE1 = L, signals are output in the order of arrangement of the light receiving elements on the sensor array 1,
When RMODE1 = H, signals are output in the reverse order of the arrangement of the light receiving elements on the sensor array 1. The reading mode setting signal RMODE2 is a signal for setting the resolution of the output signal in the main scanning direction. When RMODE2 = L, all signals of all light receiving elements on the sensor array 1 are output, and when RMODE2 = H, the sensor is output. The signal of the light receiving element on the array 1 is output every other pixel.

【0057】このようなデジタル信号出力回路51を接
続した密着型マルチチップイメージセンサは制御信号発
生回路48に読み取りスタートパルスφSTR、マスタ
ークロックパルスφMCLK、読み取りモード設定信号
RMODE1,RMODE2を入力することにより原稿
読み取り動作を開始し、各ラインセンサ2−1,2−
2,…,2−15も制御信号発生回路51により供給さ
れるスタートパルスφSP、クロックパルスφCLKに
より動作を開始する。センサアレイ1上の各ラインセン
サ2−1,2−2,…,2−15の全受光素子の信号を
メモリ42−aまたは42−bに格納する動作は第3の
実施の形態と同様にできる。
In the contact type multi-chip image sensor to which the digital signal output circuit 51 is connected as described above, the reading start pulse φSTR, the master clock pulse φMCLK, and the reading mode setting signals RMODE1 and RMODE2 are input to the control signal generating circuit 48. The reading operation is started, and each line sensor 2-1 and 2-
2, ..., 2-15 also start operation by the start pulse φSP and the clock pulse φCLK supplied from the control signal generating circuit 51. The operation of storing the signals of all the light receiving elements of each line sensor 2-1, 2-2, ..., 2-15 on the sensor array 1 in the memory 42-a or 42-b is the same as in the third embodiment. it can.

【0058】メモリ42−aまたは42−bからデジタ
ル出力端子Doutへデータを出力する動作を読み取り
モード設定信号RMODE1=L,RMODE2=H、
すなわち、正方向読み出し、かつ、1/2の解像度で出
力するモードが設定されたときの奇数番目のラインを読
み取る際の動作を例に取り図18に示すタイミングチャ
ートを用いて説明する。
The operation of outputting data from the memory 42-a or 42-b to the digital output terminal Dout is performed by reading mode setting signals RMODE1 = L, RMODE2 = H,
That is, the operation for reading the odd-numbered lines when the mode for reading in the forward direction and outputting at half the resolution is set will be described as an example with reference to the timing chart shown in FIG.

【0059】第3の実施の形態と同一の動作により奇数
番目のラインを読み取り時には、メモリ42−aにセン
サアレイ1上の各ラインセンサ2−1,2−2,…,2
−15の全受光素子の信号を格納する。
When reading odd-numbered lines by the same operation as that of the third embodiment, each line sensor 2-1, 2-2, ..., 2 on the sensor array 1 is stored in the memory 42-a.
The signals of all the light receiving elements of -15 are stored.

【0060】このとき同時に制御信号φodd,φev
enにより45−aを開放し、45−bを閉成するよう
に制御され、メモリ42−bの入出力端子がデジタル出
力端子Doutに接続され、メモリ42−aの入出力端
子はデジタル出力端子Doutと切り離される。そして
メモリ42−bからデータの出力を可能にさせるアウト
プット・イネーブル信号OE−b及びセンサアレイ1上
で受光素子の配列順にデータを1画素おきに読み出すた
めの信号をメモリ42−bに与えるためのアドレス信号
address−bにより、1ライン前にすでに読み取
られたメモリ42−bに格納されているデジタルデータ
をメモリ42−bから出力させる。アドレス信号add
ress−bはセンサアレイ1上で1,3,5,…,4
737,4739番目の受光素子の信号が格納されてい
るメモリ42−b上のアドレスのみを選択し、2,4,
6,…,4738,4740番目の受光素子の信号は読
み出さない。デジタル出力端子Doutから出力される
データ数はメモリ42−a,42−bに入力するデータ
数に比べて、1/2になっているのでデジタル出力端子
Doutからの出力信号の周波数はメモリ42−a,4
2−bへの書き込みの1/2でよい。
At this time, at the same time, control signals φodd and φev
It is controlled by en to open 45-a and close 45-b, the input / output terminal of the memory 42-b is connected to the digital output terminal Dout, and the input / output terminal of the memory 42-a is a digital output terminal. Separated from Dout. In order to provide the memory 42-b with an output enable signal OE-b for enabling data output from the memory 42-b and a signal for reading data every other pixel in the order of arrangement of the light receiving elements on the sensor array 1. In response to the address signal address-b of, the digital data stored in the memory 42-b which has been read one line before is output from the memory 42-b. Address signal add
Less-b is 1, 3, 5, ..., 4 on the sensor array 1.
Only the address on the memory 42-b in which the signals of the 737, 4739-th light receiving element are stored are selected, and 2, 4,
The signals of the 6th, 4738, and 4740th light receiving elements are not read. Since the number of data output from the digital output terminal Dout is half the number of data input to the memories 42-a and 42-b, the frequency of the output signal from the digital output terminal Dout is the memory 42- a, 4
It may be 1/2 of writing to 2-b.

【0061】このようにRMODE2=Hのときにはセ
ンサアレイ1上の受光素子のうち半分の信号しか使わな
いので、図19に示すようにあらかじめメモリ42−
a,42−bへのデータ書き込みを半分の画素分しか行
わなくても良い。この方法ではVout1〜15へ出力
されたラインセンサ2−1,2−2,…,2−15の出
力信号をサンプル・ホールド回路40−1,40−2,
…,40−15で制御信号φSHにより全ラインセンサ
2−1,2−2,…,2−15について同時にサンプル
・ホールドし、続いて制御信号φSWW1,φSWW
2,…,φSWW15によりスイッチ43−1,43−
2,…,43−15を順次一つずつ開閉し、ラインセン
サ2−1から順番に一つずつA/Dコンバータ41に入
力しデジタル信号に変換する。
As described above, when RMODE2 = H, only half of the light receiving elements on the sensor array 1 are used. Therefore, as shown in FIG.
Data may be written to a and 42-b only for half the pixels. In this method, the output signals of the line sensors 2-1, 2-2, ..., 2-15 output to Vout 1-15 are sample-hold circuits 40-1, 40-2,
, 40-15 simultaneously sample and hold all line sensors 2-1, 2-2, ..., 2-15 by control signal φSH, and subsequently control signals φSWW1, φSWW
2, ..., φSWW15 switches 43-1 and 43-
, ..., 43-15 are sequentially opened and closed one by one, and are sequentially input from the line sensor 2-1 to the A / D converter 41 to be converted into digital signals.

【0062】このとき制御信号φSHは各ラインセンサ
2−1,2−2,…,2−15の出力信号を1画素おき
にサンプル・ホールドしており、サンプル・ホールドさ
れた信号もラインセンサ2−1,2−2,…,2−15
の出力信号2画素分の時間をかけて順次A/D変換され
ていく。
At this time, the control signal φSH samples and holds the output signals of the line sensors 2-1, 2-2, ..., 2-15 every other pixel, and the sampled and held signals are also stored in the line sensor 2. -1, 2-2, ..., 2-15
Of the output signal of 2 pixels are sequentially A / D converted.

【0063】このときA/Dコンバータ41のデジタル
出力端子は制御信号φodd,φevenによりスイッ
チ44−aを閉成し、44−bを開放するように制御す
ることにより、メモリ42−aの入出力端子に接続さ
れ、メモリ42−bの入出力端子とは切り離される。メ
モリ42−aからデータを読み出すタイミングを与える
ためのアウトプット・イネーブル信号OE−aはHレベ
ルに固定されている。そしてメモリ42−aにデータを
書き込むタイミングを与えるライト・イネーブル信号W
E−a、及び順次送られてくる信号の読み出された受光
素子のセンサアレイ1上での位置に対応したアドレスを
メモリ42−aに与えるためのアドレス信号addre
ss−aにより、これらのデジタル信号はメモリ42−
aに格納されていく。
At this time, the digital output terminal of the A / D converter 41 is controlled by the control signals .phi.odd and .phi.even so that the switch 44-a is closed and the switch 44-b is opened. It is connected to the terminal and is disconnected from the input / output terminal of the memory 42-b. The output enable signal OE-a for giving the timing of reading data from the memory 42-a is fixed to the H level. Then, a write enable signal W which gives a timing for writing data in the memory 42-a
E-a, and an address signal addre for giving to the memory 42-a an address corresponding to the position on the sensor array 1 of the light-receiving element from which the signal sequentially sent is read.
These digital signals are stored in the memory 42-by the ss-a.
It is stored in a.

【0064】そして各ラインセンサ2−1,2−2,
…,2−15の1番目の受光素子の信号を書き込んだ後
今度は、やはりラインセンサ2−1,2−2,…,2−
15の出力信号2画素分の時間をかけて3番目の受光素
子の信号をメモリ42−aに書き込んでいく。
Then, each line sensor 2-1, 2-2,
After writing the signal of the first light receiving element of 2-15, this time, again, the line sensors 2-1, 2-2, ..., 2-
The signal of the third light receiving element is written into the memory 42-a over a time period corresponding to two output signals of 15 pixels.

【0065】このような手順で各ラインセンサ2−1,
2−2,…,2−15の5,7,9,…,313,31
5番目の受光素子の信号をラインセンサ2−1,2−
2,…,2−15の出力信号2画素分の時間をかけて順
次A/D変換していくことにより、メモリ42−aから
デジタル出力端子Doutへ出力する信号のみをメモリ
42−aへ十分な時間をかけて書き込むことができる。
With the above procedure, each line sensor 2-1 and
2-2, ..., 2-15, 5, 7, 9, ..., 313, 31
The signal from the fifth light receiving element is sent to the line sensors 2-1 and 2-
2, ..., 2-15 output signals are sequentially A / D-converted over a time period corresponding to two pixels, so that only the signal output from the memory 42-a to the digital output terminal Dout is sufficiently stored in the memory 42-a. You can write in a long time.

【0066】一方、メモリ42−bの入出力端子は制御
信号φodd,φevenによりスイッチ45−aが開
放し、45−bが閉成するように制御され、デジタル出
力端子Doutに接続されている。そしてメモリ42−
bからデータの出力を可能にさせるアウトプット・イネ
ーブル信号OE−b及びセンサアレイ1上で受光素子の
配列順にデータを1画素おきに読み出すための信号をメ
モリ42−bに与えるためのアドレス信号addres
s−bにより、1ライン前にすでに読み取られメモリ4
2−bに格納されているデジタルデータをメモリ42−
bから出力させる。
On the other hand, the input / output terminal of the memory 42-b is controlled by the control signals φodd and φeven so that the switch 45-a is opened and the switch 45-b is closed, and is connected to the digital output terminal Dout. And the memory 42-
output enable signal OE-b for enabling data output from b and an address signal addres for giving a signal for reading data every other pixel on the sensor array 1 in the arrangement order of the light receiving elements to the memory 42-b.
By sb, the memory 4 already read one line before
2-b stores the digital data stored in the memory 42-
Output from b.

【0067】このようにメモリ42−a,42−bへ書
き込む信号をメモリ42−a,42−bから読み出す信
号のみにすればメモリ42−a,42−bの入出力及び
A/D変換が十分な時間をかけて行える。センサアレイ
1上のラインセンサからのアナログ信号読み出し、メモ
リ42−a,42−bの入出力及びA/D変換のいずれ
にも支障がなければ全受光素子の信号を読み出す場合に
比べて2倍の速度での読み出しが可能になるので、解像
度を落としてでも高速に読み出したい場合に有効であ
る。
As described above, if only the signals to be written in the memories 42-a and 42-b are read from the memories 42-a and 42-b, the input / output and A / D conversion of the memories 42-a and 42-b can be performed. You can spend enough time. If there is no problem in reading analog signals from the line sensors on the sensor array 1, inputting / outputting the memories 42-a and 42-b, and A / D conversion, it is twice as much as reading signals from all light receiving elements. Since it becomes possible to read at the speed of, it is effective when it is desired to read at high speed even if the resolution is lowered.

【0068】以上説明したように、メモリへのアドレス
信号を制御してメモリに書き込んだデータを1画素おき
に出力することなどセンサアレイ上の受光素子の解像度
変換も可能であり、センサアレイから出力されるアナロ
グ信号のサンプル・ホールド及びA/Dコンバータの入
力端子への接続を制御することにより、解像度を小さく
した場合には更に高速に読み出すことも可能になった。
As described above, the resolution conversion of the light receiving element on the sensor array is possible by outputting the data written in the memory every other pixel by controlling the address signal to the memory and outputting from the sensor array. By controlling the sampling and holding of the analog signal to be generated and the connection to the input terminal of the A / D converter, it becomes possible to read out at a higher speed when the resolution is reduced.

【0069】[0069]

【発明の効果】以上説明したように本発明の請求項1に
記載の画像読取装置では、撮像光を画像信号に変換する
複数のラインセンサを長手方向に並べた画像読取装置に
おいて、前記複数のラインセンサを駆動する駆動手段
と、前記駆動手段により駆動された前記ラインセンサか
ら出力される画像信号を記憶する記憶手段と、前記記憶
手段に記憶された画像信号を前記複数のラインセンサの
画素配列と異なる順序で読み出すように制御する制御手
段と、を有する構成とした。そして、このように構成し
たことにより、ラインセンサの画素配列と異なる順序で
読み出すことにより、必要な画素の画像信号に対する処
理を先に行うことができるようになった。
As described above, in the image reading device according to the first aspect of the present invention, in the image reading device in which a plurality of line sensors for converting imaging light into an image signal are arranged in the longitudinal direction, the plurality of line sensors are arranged. Driving means for driving the line sensor, storage means for storing the image signal output from the line sensor driven by the driving means, and pixel array of the plurality of line sensors for storing the image signal stored in the storage means And a control unit that controls the reading so that the reading is performed in a different order. With such a configuration, by reading out in a different order from the pixel array of the line sensor, it becomes possible to perform the processing on the image signal of the necessary pixel first.

【0070】また、請求項14に記載の画像読取装置で
は、撮像光を画像信号に変換する複数のラインセンサを
長手方向に並べた画像読取装置において、前記複数のラ
インセンサを駆動する駆動手段と、前記駆動手段により
駆動された前記ラインセンサから出力される画像信号を
記憶する記憶手段と、前記記憶手段に記憶された画像信
号を記憶した解像度と異なる解像度で読み出すように制
御する制御手段と、を有する構成とした。そして、この
ように構成したことにより、必要な解像度の画像信号を
簡単に得ることができるようになった。
Further, in the image reading device according to the fourteenth aspect, in the image reading device in which a plurality of line sensors for converting the imaging light into an image signal are arranged in the longitudinal direction, a driving means for driving the plurality of line sensors is provided. Storage means for storing the image signal output from the line sensor driven by the driving means, and control means for controlling the image signal stored in the storage means to be read at a resolution different from the stored resolution, It has a structure having. With this configuration, it is possible to easily obtain an image signal with a required resolution.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1乃至第4の実施の形態においてセ
ンサアレイを構成するラインセンサ内部とセンサアレイ
を実装した基板上の信号出力に関係する主な配線の接続
を示した図である。
FIG. 1 is a diagram showing a connection of main wirings related to signal output inside a line sensor which constitutes a sensor array and a substrate on which the sensor array is mounted in the first to fourth embodiments of the present invention. .

【図2】本発明の第1の実施の形態におけるデジタル信
号出力回路の構成を示した図である。
FIG. 2 is a diagram showing a configuration of a digital signal output circuit according to the first embodiment of the present invention.

【図3】本発明の第1及び第2の実施の形態において読
み取りスタートパルスφSTRと他の制御信号とのタイ
ミング関係を説明するための図である。
FIG. 3 is a diagram for explaining a timing relationship between a read start pulse φSTR and another control signal in the first and second embodiments of the present invention.

【図4】本発明の第1の実施の形態において奇数番目の
ラインの読み取り時のプリ出力期間内のメモリの入出力
動作のタイミングを説明するための図である。
FIG. 4 is a diagram for explaining the timing of the input / output operation of the memory during the pre-output period at the time of reading the odd-numbered line in the first embodiment of the present invention.

【図5】本発明の第1の実施の形態において奇数番目の
ラインの読み取り時の全画素出力期間内のメモリの入出
力及びイメージセンサの動作のタイミングを説明するた
めの図である。
FIG. 5 is a diagram for explaining input / output of a memory and operation timing of an image sensor during an all-pixel output period when reading an odd-numbered line in the first embodiment of the present invention.

【図6】本発明の第1の実施の形態においてプリ出力期
間に出力する信号の読み取った原稿の範囲とセンサアレ
イ内の複数のラインセンサの配置の関係を示した図であ
る。
FIG. 6 is a diagram showing a relationship between a range of an original read by a signal output during a pre-output period and a layout of a plurality of line sensors in a sensor array according to the first embodiment of the present invention.

【図7】本発明の第2の実施の形態におけるデジタル信
号出力回路の構成を示した図である。
FIG. 7 is a diagram showing a configuration of a digital signal output circuit according to a second embodiment of the present invention.

【図8】本発明の第2の実施の形態において奇数番目の
ラインの読み取り時のプリ出力期間内のメモリの入出力
動作のタイミングを説明するための図である。
FIG. 8 is a diagram for explaining the timing of the memory input / output operation during the pre-output period when reading odd-numbered lines in the second embodiment of the present invention.

【図9】本発明の第2の実施の形態においてプリ出力期
間に出力する信号の読み取った原稿の範囲とセンサアレ
イ内の複数のラインセンサの配置及び各原稿サイズの関
係を示した図である。
FIG. 9 is a diagram showing a relationship between a range of a document read by a signal output during a pre-output period, an arrangement of a plurality of line sensors in a sensor array, and each document size in the second embodiment of the invention. .

【図10】本発明の第2の実施の形態において各原稿サ
イズとプリ出力期間に出力する信号の関係を示した図で
ある。
FIG. 10 is a diagram showing a relationship between respective document sizes and signals output during a pre-output period in the second embodiment of the present invention.

【図11】本発明の第3の実施の形態におけるデジタル
信号出力回路の構成を示した図である。
FIG. 11 is a diagram showing a configuration of a digital signal output circuit according to a third embodiment of the present invention.

【図12】本発明の第3の実施の形態において読み取り
スタートパルスφSTRと他の制御信号とのタイミング
関係を説明するための図である。
FIG. 12 is a diagram for explaining a timing relationship between a read start pulse φSTR and another control signal in the third embodiment of the invention.

【図13】本発明の第3の実施の形態において奇数番目
のラインの読み取り時のメモリの入出力を含むイメージ
センサの動作のタイミングを説明するための図である。
FIG. 13 is a diagram for explaining the operation timing of the image sensor including the input / output of the memory when reading the odd-numbered lines in the third embodiment of the invention.

【図14】本発明の第3の実施の形態において偶数番目
のラインの読み取り時のメモリの入出力を含むイメージ
センサの動作のタイミングを説明するための図である。
FIG. 14 is a diagram for explaining the timing of the operation of the image sensor including the input / output of the memory when reading the even-numbered lines in the third embodiment of the invention.

【図15】本発明の第3の実施の形態において逆方向読
み出しモード時に奇数ラインの読み取りを行っていると
きのメモリの入出力のタイミングを説明するための図で
ある。
FIG. 15 is a diagram for explaining the input / output timing of the memory when reading odd lines in the reverse read mode in the third embodiment of the present invention.

【図16】本発明の第3の実施の形態において逆方向読
み出しモード時に偶数ラインの読み取りを行っていると
きのメモリの入出力のタイミングを説明するための図で
ある。
FIG. 16 is a diagram for explaining the input / output timing of the memory when reading an even line in the reverse read mode in the third embodiment of the present invention.

【図17】本発明の第4の実施の形態におけるデジタル
信号出力回路の構成を示した図である。
FIG. 17 is a diagram showing a configuration of a digital signal output circuit according to a fourth embodiment of the present invention.

【図18】本発明の第4の実施の形態においてセンサア
レイの受光素子の1/2の解像度で出力する場合のタイ
ミングを説明するための図である。
FIG. 18 is a diagram for explaining a timing when outputting with a resolution of ½ of the light receiving element of the sensor array in the fourth embodiment of the invention.

【図19】本発明の第4の実施の形態においてセンサア
レイの受光素子の1/2の解像度でメモリへ入出力する
場合のタイミングを説明するための図である。
FIG. 19 is a diagram for explaining a timing when inputting / outputting data to / from a memory with a resolution of ½ of the light receiving element of the sensor array in the fourth embodiment of the invention.

【図20】従来の原稿読み取りを行う密着型マルチチッ
プイメージセンサの外形を示した図である。
FIG. 20 is a view showing the outer shape of a conventional contact-type multi-chip image sensor for reading an original.

【図21】従来の原稿読み取りを行う密着型マルチチッ
プイメージセンサの断面を示した図である。
FIG. 21 is a view showing a cross section of a conventional contact-type multi-chip image sensor for reading a document.

【図22】従来の原稿読み取りを行う密着型マルチチッ
プイメージセンサのセンサアレイを実装した基板の外形
を示した図である。
FIG. 22 is a diagram showing an outer shape of a substrate on which a sensor array of a contact type multi-chip image sensor for reading a document of the related art is mounted.

【図23】従来のセンサアレイを構成するラインセンサ
内部とセンサアレイを実装した基板上の信号出力に関係
する主な配線の接続を示した図である。
FIG. 23 is a diagram showing a connection between the inside of a line sensor forming a conventional sensor array and main wirings related to signal output on a substrate on which the sensor array is mounted.

【図24】従来の原稿読み取りの手順を示すためのタイ
ミングを示した図である。
FIG. 24 is a diagram showing a timing for showing a conventional document reading procedure.

【符号の説明】[Explanation of symbols]

1 センサアレイ 2 ラインセンサ 19,39 センサ基板 31 受光素子 34 バッファアンプ 35 スイッチ 36 シフトレジスタ 40 サンプル・ホールド回路 41 A/Dコンバータ 42 メモリ 47,48,51 制御信号発生回路 DESCRIPTION OF SYMBOLS 1 sensor array 2 line sensor 19,39 sensor substrate 31 light receiving element 34 buffer amplifier 35 switch 36 shift register 40 sample and hold circuit 41 A / D converter 42 memory 47, 48, 51 control signal generation circuit

Claims (19)

【特許請求の範囲】[Claims] 【請求項1】 撮像光を画像信号に変換する複数のライ
ンセンサを長手方向に並べた画像読取装置において、 前記複数のラインセンサを駆動する駆動手段と、 前記駆動手段により駆動された前記ラインセンサから出
力される画像信号を記憶する記憶手段と、 前記記憶手段に記憶された画像信号を前記複数のライン
センサの画素配列と異なる順序で読み出すように制御す
る制御手段と、を有することを特徴とする画像読取装
置。
1. An image reading apparatus in which a plurality of line sensors for converting imaging light into image signals are arranged in a longitudinal direction, a driving unit driving the plurality of line sensors, and the line sensor driven by the driving unit. A storage unit that stores the image signal output from the storage unit; and a control unit that controls the image signals stored in the storage unit to be read in a different order from the pixel array of the plurality of line sensors. Image reading device.
【請求項2】 請求項1において、前記駆動手段は前記
複数のラインセンサを同時に駆動することを特徴とする
画像読取装置。
2. The image reading device according to claim 1, wherein the driving unit drives the plurality of line sensors simultaneously.
【請求項3】 請求項1または2において、さらに前記
複数のラインセンサの画像信号を一時的に保持する複数
の保持手段を有することを特徴とする画像読取装置。
3. The image reading apparatus according to claim 1, further comprising a plurality of holding units that temporarily hold the image signals of the plurality of line sensors.
【請求項4】 請求項1乃至3において、さらに前記複
数のラインセンサの画像信号をデジタル信号に変換する
A/D変換手段を有することを特徴とする画像読取装
置。
4. The image reading device according to claim 1, further comprising an A / D conversion unit that converts the image signals of the plurality of line sensors into digital signals.
【請求項5】 請求項1乃至4において、前記記憶手段
は前記複数のラインセンサの奇数画素と偶数画素の画像
信号を各々記憶するための第1及び第2の記憶手段から
なることを特徴とすることを特徴とする画像読取装置。
5. The storage means according to claim 1, wherein the storage means includes first and second storage means for storing image signals of odd-numbered pixels and even-numbered pixels of the plurality of line sensors, respectively. An image reading apparatus characterized by:
【請求項6】 請求項1乃至5において、前記制御手段
は、前記ラインセンサの画素配列の順序と逆の順序で読
み出しを行うように制御することを特徴とする画像読取
装置。
6. The image reading apparatus according to claim 1, wherein the control unit performs control so that reading is performed in a reverse order to a pixel array order of the line sensor.
【請求項7】 請求項1乃至5において、前記制御手段
は、前記記憶手段から所定画素の画像信号を全画素の画
像信号読み出し前に読み出すように制御することを特徴
とする画像読取装置。
7. The image reading apparatus according to claim 1, wherein the control unit controls the storage unit to read out image signals of predetermined pixels before reading out image signals of all pixels.
【請求項8】 請求項1乃至5において、前記制御手段
は、前記記憶手段に記憶された所定画素の画像信号を複
数回読み出すように制御することを特徴とする画像読取
装置。
8. The image reading apparatus according to claim 1, wherein the control unit controls the image signal of the predetermined pixel stored in the storage unit to be read a plurality of times.
【請求項9】 請求項7または8において、前記制御手
段は、前記記憶手段から読み出した所定画素の画像信号
により被写体の状態を検出することを特徴とする画像読
取装置。
9. The image reading device according to claim 7, wherein the control unit detects the state of the subject based on an image signal of a predetermined pixel read from the storage unit.
【請求項10】 請求項9において、前記制御手段は被
写体の大きさを検出することを特徴とする画像読取装
置。
10. The image reading device according to claim 9, wherein the control unit detects a size of a subject.
【請求項11】 請求項9において、前記制御手段は被
写体の形状を検出することを特徴とする画像読取装置。
11. The image reading device according to claim 9, wherein the control unit detects a shape of a subject.
【請求項12】 請求項9において、前記制御手段は被
写体の色を検出することを特徴とする画像読取装置。
12. The image reading apparatus according to claim 9, wherein the control unit detects a color of a subject.
【請求項13】 請求項9において、前記制御手段は検
出された被写体の状態に応じて前記画像信号の出力を制
御することを特徴とする画像読取装置。
13. The image reading apparatus according to claim 9, wherein the control unit controls the output of the image signal according to the detected state of the subject.
【請求項14】 撮像光を画像信号に変換する複数のラ
インセンサを長手方向に並べた画像読取装置において、 前記複数のラインセンサを駆動する駆動手段と、 前記駆動手段により駆動された前記ラインセンサから出
力される画像信号を記憶する記憶手段と、 前記記憶手段に記憶された画像信号を記憶した解像度と
異なる解像度で読み出すように制御する制御手段と、を
有することを特徴とする画像読取装置。
14. An image reading apparatus in which a plurality of line sensors for converting imaging light into an image signal are arranged in a longitudinal direction, a driving unit driving the plurality of line sensors, and the line sensor driven by the driving unit. An image reading apparatus comprising: a storage unit that stores the image signal output from the storage unit; and a control unit that controls the image signal stored in the storage unit to be read at a resolution different from the stored resolution.
【請求項15】 請求項14において、前記駆動手段は
前記複数のラインセンサを同時に駆動することを特徴と
する画像読取装置。
15. The image reading apparatus according to claim 14, wherein the driving unit drives the plurality of line sensors simultaneously.
【請求項16】 請求項14乃至15において、さらに
前記複数のラインセンサの画像信号を一時的に保持する
複数の保持手段を有することを特徴とする画像読取装
置。
16. The image reading apparatus according to claim 14, further comprising a plurality of holding units that temporarily hold the image signals of the plurality of line sensors.
【請求項17】 請求項14乃至16において、さらに
前記複数のラインセンサの画像信号をデジタル信号に変
換するA/D変換手段を有することを特徴とする画像読
取装置。
17. The image reading apparatus according to claim 14, further comprising an A / D conversion unit that converts the image signals of the plurality of line sensors into digital signals.
【請求項18】 請求項14乃至17において、前記記
憶手段は前記ラインセンサの奇数画素と偶数画素の画像
信号を各々記憶するための第1及び第2の記憶手段から
なることを特徴とする画像読取装置。
18. An image according to claim 14, wherein said storage means comprises first and second storage means for respectively storing image signals of odd pixels and even pixels of said line sensor. Reader.
【請求項19】 請求項14乃至18において、前記制
御手段は前記記憶手段に記憶された画像信号を間引いて
読み出すことにより解像度を変えることを特徴とする画
像読取装置。
19. The image reading apparatus according to claim 14, wherein the control unit changes the resolution by thinning out and reading the image signals stored in the storage unit.
JP8045880A 1996-03-04 1996-03-04 Picture reader Pending JPH09247385A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8045880A JPH09247385A (en) 1996-03-04 1996-03-04 Picture reader

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8045880A JPH09247385A (en) 1996-03-04 1996-03-04 Picture reader

Publications (1)

Publication Number Publication Date
JPH09247385A true JPH09247385A (en) 1997-09-19

Family

ID=12731550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8045880A Pending JPH09247385A (en) 1996-03-04 1996-03-04 Picture reader

Country Status (1)

Country Link
JP (1) JPH09247385A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602536B2 (en) 2004-01-26 2009-10-13 Brother Kogyo Kabushiki Kaisha Image reading apparatus
US7652805B2 (en) 2005-06-30 2010-01-26 Brother Kogyo Kabushiki Kaisha Image-reading device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602536B2 (en) 2004-01-26 2009-10-13 Brother Kogyo Kabushiki Kaisha Image reading apparatus
US7652805B2 (en) 2005-06-30 2010-01-26 Brother Kogyo Kabushiki Kaisha Image-reading device

Similar Documents

Publication Publication Date Title
KR100886308B1 (en) Imaging System, Operating Method of Imaging System and Holographic Memory System for Increasing Readout Speed of a Solid State Imager
JP4987301B2 (en) CMOS image sensor sharing sensing nodes of adjacent pixels
US4472744A (en) Photoelectric converter apparatus
JP3165731B2 (en) Image reading device
US5731578A (en) Solid-state imaging apparatus
JPH09247385A (en) Picture reader
US6539129B1 (en) Image reading apparatus having plural sensors arranged adjacently in a line
JPH05137071A (en) Solid-state image pickup device
TW200303685A (en) Image sensor
JPH05227487A (en) Solid state image pickup device
JP2001274962A (en) Image reader
JPH1051602A (en) Linear sensor
JPH08242345A (en) Picture reader
JPH08237424A (en) Image reader
JPS58114668A (en) Processor of picture information
JPH08274938A (en) Image reader
JPS60157A (en) Picture input device
JPH01114286A (en) Digital storage device for video signal
JP4499387B2 (en) Solid-state imaging device
JP3944200B2 (en) Linear image sensor and image reading apparatus
JP2000151899A (en) Image reader and integrated circuit device for controlling image reading
JPS60254961A (en) Image signal processing circuit
JP3566687B2 (en) Data array conversion device, image processing system, and image input device
JPS6031358A (en) Original reader
JPH01302974A (en) Image pickup device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040413

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050111