JPH09246133A - Semiconductor design supporter - Google Patents
Semiconductor design supporterInfo
- Publication number
- JPH09246133A JPH09246133A JP5768196A JP5768196A JPH09246133A JP H09246133 A JPH09246133 A JP H09246133A JP 5768196 A JP5768196 A JP 5768196A JP 5768196 A JP5768196 A JP 5768196A JP H09246133 A JPH09246133 A JP H09246133A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing process
- process condition
- simulation
- element structure
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000013461 design Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 claims abstract description 63
- 239000000284 extract Substances 0.000 claims abstract description 4
- 238000013500 data storage Methods 0.000 claims description 2
- 238000004088 simulation Methods 0.000 abstract description 20
- 239000000126 substance Substances 0.000 abstract description 9
- 238000011161 development Methods 0.000 abstract description 4
- 150000004767 nitrides Chemical class 0.000 description 14
- 238000002955 isolation Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は半導体製造工程の
設計支援装置に関し、特に、半導体素子の試作開発時間
とコストを低減できる半導体設計支援装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a design support apparatus for a semiconductor manufacturing process, and more particularly to a semiconductor design support apparatus capable of reducing the time and cost for prototyping and developing semiconductor elements.
【０００２】[0002]
【従来の技術】集積回路の高集積化に伴い、製造工程数
が増大し、工程そのものも複雑になっている。このた
め、試作回数が増大し、開発コストが上昇している。こ
の様な状況に対処するため、シミュレータを用いてあら
かじめ試作条件を絞り込み、試作回数を削減し、試作期
間を短縮する努力がなされている。2. Description of the Related Art As the degree of integration of integrated circuits increases, the number of manufacturing steps increases and the steps themselves become complicated. As a result, the number of trial productions has increased and the development cost has increased. In order to cope with such a situation, efforts are being made to reduce the number of trial productions and the trial production period by narrowing down the trial production conditions in advance using a simulator.
【０００３】例えば、形状シミュレーションの場合、形
状シミュレータを用いて素子形状を予測し、その結果に
基づいて所望の形状が得られるように試作のプロセスパ
ラメータが決定される。このときシミュレーション結果
が所望の形状と異なる場合には、まずその原因となる工
程を特定し、その工程のプロセスパラメータを変更して
シミュレーションを行うという一連の作業を繰り返し行
っていた。For example, in the case of shape simulation, the shape of a device is predicted by using a shape simulator, and the process parameters for trial manufacture are determined based on the result to obtain a desired shape. At this time, when the simulation result is different from the desired shape, a series of operations of first specifying the process causing the change and changing the process parameter of the process and performing the simulation has been repeated.
【０００４】図３は従来の半導体設計支援装置を用いた
場合の処理を示すフローチャートである。まず設計を行
う半導体素子の製造プロセス条件２１を用いてプロセス
シミュレータを実行する（Ｓ３０１）。これにより所定
の素子構造１７を得ることができる。この素子構造１７
の評価を行い（Ｓ３０２）、変更を加える場合には、関
連工程リストを作成して製造プロセス条件を変更する
（Ｓ３０３）。FIG. 3 is a flow chart showing the processing when the conventional semiconductor design support apparatus is used. First, the process simulator is executed under the manufacturing process condition 21 of the semiconductor element to be designed (S301). Thereby, the predetermined element structure 17 can be obtained. This element structure 17
Is evaluated (S302), and in the case of making a change, a related process list is created and the manufacturing process condition is changed (S303).
【０００５】[0005]
【発明が解決しようとする課題】このように従来の半導
体設計支援装置による処理では、シミュレーションで得
られた素子構造が所望の構造でない場合、技術者が多く
の工程の中から問題の原因となる工程を抽出していた。
ところが先に述べたように最近の製造工程は工程数が非
常に多いので、全ての工程を吟味して原因となる工程を
特定するのに時間がかかるうえ、見落としなどの誤りを
犯す可能性も高かった。As described above, in the processing by the conventional semiconductor design support apparatus, if the element structure obtained by the simulation is not the desired structure, the engineer causes a problem among many steps. The process was being extracted.
However, as mentioned earlier, the number of recent manufacturing processes is very large, so it takes time to examine all the processes and identify the causative process, and it is possible to make mistakes such as oversight. it was high.
【０００６】また、原因となる工程が特定できても、所
望の素子構造を得るための製造プロセス条件の変更量が
自明でないことが多かった。例えば、素子分離領域の酸
化膜厚が後工程による膜減りのため所望の値より薄すぎ
た場合、酸化時間を増加する必要があるが、その修正量
は自明ではないので酸化のシミュレーションを別途行い
必要な修正量を算出する必要があった。このため製造プ
ロセス条件の決定には人手と時間がかかっていた。Even if the process causing the problem can be identified, the amount of change in the manufacturing process conditions for obtaining the desired device structure is often not obvious. For example, if the oxide film thickness in the element isolation region is too thin than the desired value due to film reduction in the post-process, it is necessary to increase the oxidation time, but since the correction amount is not obvious, an oxidation simulation is performed separately It was necessary to calculate the necessary correction amount. For this reason, it takes man and time to determine the manufacturing process conditions.
【０００７】本発明は上記事情に鑑みてなされたもので
あり、その目的とするところは、半導体素子の試作開発
時間とコストを低減することができる半導体設計支援装
置を提供することにある。The present invention has been made in view of the above circumstances, and an object thereof is to provide a semiconductor design support apparatus capable of reducing the time and cost for prototyping and developing a semiconductor element.
【０００８】[0008]
【課題を解決するための手段】本発明者は従来の問題点
を解決するためには、一連の工程のシミュレーションに
よって得られた素子構造の指定された領域の構造に関与
する工程を抽出する機能を付加すればよいと考えた。ま
た、操作者（ユーザ）等から構造変更の指示がなされた
とき、抽出された工程に対しそれを満たす製造プロセス
条件の変更量を定量的に求める機能を付加すれば、上記
の問題点は一気に解決することに気づいた。そこで、本
発明者は慎重な研究を重ねた結果、以下の発明を完成さ
せることができた。In order to solve the conventional problems, the present inventor has a function of extracting a process involved in the structure of a designated region of a device structure obtained by a simulation of a series of processes. I thought I should add. Further, when a structure change instruction is given from an operator (user) or the like, if the function of quantitatively obtaining the change amount of the manufacturing process condition that satisfies the change is added to the extracted process, the above problems can be solved at once. I noticed a solution. Therefore, as a result of careful research, the present inventor was able to complete the following invention.
【０００９】本発明の特徴は、所定の製造プロセス条件
で行う半導体素子の製造工程について、この製造工程を
シミュレーションして半導体素子設計の支援を行う装置
において、前記製造プロセス条件を入力し、前記製造工
程のシミュレーションを行うプロセスシミュレータと、
このプロセスシミュレータにて得られた半導体素子につ
いて、その半導体素子の素子構造とその素子構造に関連
する製造工程とを関連づけて記憶する関連データ記憶部
と、前記半導体素子の所定の素子構造を入力し、この素
子構造に関連づけられた製造プロセス条件の製造工程を
抽出する制御部とを備えることである。A feature of the present invention is, regarding a semiconductor element manufacturing process performed under a predetermined manufacturing process condition, in an apparatus for simulating the manufacturing process and assisting semiconductor device design, the manufacturing process condition is input and the manufacturing process is performed. A process simulator that simulates the process,
With respect to the semiconductor element obtained by this process simulator, the related data storage section for storing the element structure of the semiconductor element and the manufacturing process related to the element structure in association with each other, and inputting a predetermined element structure of the semiconductor element are inputted. , And a control unit for extracting a manufacturing process of manufacturing process conditions associated with this element structure.
【００１０】ここで、前記制御部は、前記半導体素子の
所定の素子構造を入力し、この素子構造に関連づけられ
た製造プロセス条件の製造工程を抽出し、前記素子構造
の内容に変更がある場合には、前記抽出された製造工程
の製造プロセス条件を算出して、前記プロセスシミュレ
ータに出力することが好ましい。Here, the control unit inputs a predetermined element structure of the semiconductor element, extracts a manufacturing process of a manufacturing process condition associated with this element structure, and changes the content of the element structure. In addition, it is preferable that a manufacturing process condition of the extracted manufacturing process is calculated and output to the process simulator.
【００１１】上記発明の構成では、一連の工程のプロセ
スシミュレーション結果のある領域を指定すればその構
造を決定する工程の中からその領域に関与する（影響の
大きな）工程を抽出する。その中から製造プロセス条件
を変更する工程を指定すると所望の素子構造を得るため
の製造プロセス条件を算出するようにしてある。従っ
て、シミュレーションによって得られた素子構造が所望
の構造と異なる場合、構造変更を指示すれば製造プロセ
ス条件の変更量を定量的に求めることができるので、短
期間に効率よく素子の製造プロセス条件を得ることがで
きる。この結果、素子の開発期間を短縮することがで
き、その開発コストを低減することができる。In the configuration of the above invention, if a certain region of the process simulation result of a series of processes is designated, the process involved in the region is extracted from the process of determining the structure. When a process for changing the manufacturing process condition is designated from among them, the manufacturing process condition for obtaining a desired element structure is calculated. Therefore, if the device structure obtained by simulation is different from the desired structure, the amount of change in the manufacturing process condition can be quantitatively determined by instructing the structural change, so that the manufacturing process condition of the device can be efficiently determined in a short period of time. Obtainable. As a result, the development period of the element can be shortened and the development cost can be reduced.
【００１２】[0012]
【発明の実施の形態】以下に本発明に係る半導体設計支
援装置の実施形態について、図面を参照しながら詳細に
説明する。本実施形態の半導体設計支援装置の構成は、
制御部１と、製造プロセス条件と構造パラメータの関連
データ保持部３と、プロセスシミュレータ５と、工程抽
出プログラム７と、工程条件算出プログラム９と、製造
工程データ１１と、表示部１３と、入力部１５とを備え
るものである。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a semiconductor design support apparatus according to the present invention will be described below in detail with reference to the drawings. The configuration of the semiconductor design support device of this embodiment is
A control unit 1, a manufacturing process condition / structure parameter related data holding unit 3, a process simulator 5, a process extraction program 7, a process condition calculation program 9, a manufacturing process data 11, a display unit 13, and an input unit. 15 and.
【００１３】制御部１は、後述する各種の処理の制御を
行うためのものである。製造プロセス条件と構造パラメ
ータの関連データ保持部３及び製造工程データ１１は、
各種の情報を保持するためのものであり、例えば、メモ
リ装置やディスク装置を用いる。プロセスシミュレータ
５、工程抽出プログラム７、及び工程条件算出プログラ
ム９は、制御部１で実行されるプログラムである。又、
制御部１の要求を、これらプロセスシミュレータ５、工
程抽出プログラム７、及び工程条件算出プログラム９に
入力し、その要求に対する結果を得るように構成しても
よい。表示部１３は、各種の情報を表示するためのもの
であり、本実施形態においては、シミュレーションの結
果や、抽出した関連工程や、工程条件等を表示する。こ
の表示部１３には、ユーザに半導体素子の構造を視覚的
に理解させやすいよう、いわゆるグラフィック表示を行
うことのできるものがよい。入力部１５は、対話処理等
を行うためのものであり、例えば、キーボード、マウ
ス、ライトペン、又はフレキシブルディスク装置等を用
いる。The control unit 1 is for controlling various processes described later. The manufacturing process condition and the structure parameter related data holding unit 3 and the manufacturing process data 11 are
It is for holding various kinds of information, and for example, a memory device or a disk device is used. The process simulator 5, the process extraction program 7, and the process condition calculation program 9 are programs executed by the control unit 1. or,
The request of the control unit 1 may be input to the process simulator 5, the process extraction program 7, and the process condition calculation program 9, and the result of the request may be obtained. The display unit 13 is for displaying various kinds of information, and in the present embodiment, displays the result of the simulation, the extracted related process, the process condition, and the like. The display unit 13 is preferably capable of performing so-called graphic display so that the user can easily understand the structure of the semiconductor element visually. The input unit 15 is for performing interactive processing, and uses, for example, a keyboard, a mouse, a light pen, a flexible disk device, or the like.
【００１４】次に、本実施例の処理動作について、図２
のフローチャートを用いて説明する。まず一連の製造工
程の製造プロセス条件を準備し、プロセスシミュレータ
５を用いてプロセスシミュレーションを行う（ステップ
Ｓ２０１）。このとき制御部１は各工程およびその製造
プロセス条件とシミュレーションによって得られる素子
構造１７の各物質領域とを関連付けるテーブルを作成
し、得られた構造パラメータとともに製造プロセス条件
と構造パラメータの関連データ保持部３に記憶しながら
シミュレーションを実行する。これらは例えば表１の様
になる。Next, the processing operation of this embodiment will be described with reference to FIG.
This will be described with reference to the flowchart of. First, manufacturing process conditions for a series of manufacturing processes are prepared, and process simulation is performed using the process simulator 5 (step S201). At this time, the control unit 1 creates a table associating each process and its manufacturing process condition with each material region of the element structure 17 obtained by the simulation, and with the obtained structural parameter, a related data holding unit of the manufacturing process condition and the structural parameter. The simulation is executed while being stored in 3. These are shown in Table 1, for example.
【００１５】[0015]
【表１】 ここで、物質番号は当該工程によって生成、変形等され
る物質に付ける番号である。１つの工程が複数の物質に
関連する場合には、それぞれの物質について関連付けデ
ータを作成する。物質名は例えば堆積工程では堆積物
質、エッチング工程ではエッチングされる物質、酸化工
程の場合には酸化によって生成される酸化物である。１
つの項目に複数の値がある場合にはリストになる。[Table 1] Here, the substance number is a number given to a substance that is generated or deformed in the process. When one process is associated with a plurality of substances, association data is created for each substance. The substance name is, for example, a deposited substance in the deposition process, a substance etched in the etching process, or an oxide generated by oxidation in the oxidation process. 1
If an item has multiple values, it will be a list.
【００１６】シミュレーションが終了すると得られた素
子構造１７を表示部１３に表示する。ユーザは表示され
た素子構造を見て、所望の構造になっているかどうかの
評価を行う（ステップＳ２０２）。表示部１３はマウス
等の入力部１５からの入力により、対話的に特定の領域
を拡大表示したり、ユーザの指示に従って膜厚などが定
量的に表示できるようになっている。シミュレーション
によって得られた構造が所望の構造であれば設計を終了
する。When the simulation is completed, the device structure 17 obtained is displayed on the display unit 13. The user looks at the displayed element structure and evaluates whether it has a desired structure (step S202). The display unit 13 is capable of interactively enlarging and displaying a specific region or quantitatively displaying a film thickness or the like according to a user's instruction by inputting from an input unit 15 such as a mouse. If the structure obtained by the simulation is a desired structure, the design is finished.
【００１７】シミュレーションによって得られた構造が
所望の構造でない場合には、修正したい領域をユーザに
よる入力部１５の操作により工程抽出プログラム７に指
定する（ステップＳ２０３）。If the structure obtained by the simulation is not the desired structure, the region to be modified is specified in the process extraction program 7 by the user operating the input unit 15 (step S203).
【００１８】この指定により工程抽出プログラム７は、
製造プロセス条件と素子構造の関連データを用いて、プ
ロセスシミュレーションに用いた入力データの工程のう
ち指示された領域の構造を決定する工程の中から構造パ
ラメータに変動を与えるものを抽出し、例えば変動量の
大きい順に表示部１３に表示する（ステップＳ２０
４）。By this designation, the process extraction program 7
Using the data related to the manufacturing process conditions and the device structure, from the steps of the input data used for the process simulation, those that change the structural parameters are extracted from the steps of determining the structure of the designated region. The amounts are displayed in descending order on the display unit 13 (step S20).
4).
【００１９】ユーザは表示された工程の中から条件を変
更する１つまたは複数の工程を指定すべく入力部１５に
より指示をする（ステップＳ２０５）。このとき製造プ
ロセス条件を指示する事もできる。変更指示は、例えば
指定した位置の膜厚の値や指定した物質からなる領域を
完全に削除するなどの形で行うことができる。The user gives an instruction through the input unit 15 to specify one or a plurality of processes whose conditions are to be changed from the displayed processes (step S205). At this time, the manufacturing process conditions can be designated. The change instruction can be performed in the form of, for example, completely deleting the value of the film thickness at the designated position or the region made of the designated substance.
【００２０】条件算出プログラム９は指示された工程の
製造プロセス条件を指示された構造が得られるように変
更する（ステップＳ２０６）。例えば、ゲート電極の側
壁の窒化膜が薄すぎたとする。ユーザは側壁窒化膜の中
央付近の位置を指定して、その位置の水平方向の膜厚を
側壁膜厚であると指示する。この窒化膜厚を決定する工
程として抽出された工程の中で、窒化膜堆積工程と窒化
膜エッチング工程が最も大きな窒化膜厚変動を与えると
する。もしあまりエッチング量を減らすと、例えば素子
分離用の酸化膜の周辺に窒化膜が残る可能性がある。こ
のためまず素子分離領域の窒化膜を除去するのに必要と
考えられるエッチング量を指定し、窒化膜の堆積工程の
製造プロセス条件を算出する指示を行う。このようにす
れば工程条件算出プログラム９は側壁の窒化膜を所望の
膜厚にするための堆積量を算出することができる。そし
て変更された製造プロセス条件は再びプロセスシミュレ
ータに入力され、新しい条件でシミュレーションが行わ
れる。ユーザは得られた構造が所望の構造かどうか判断
し、所望の構造であれば設計支援装置を終了する。もし
素子分離領域に窒化膜が残っている場合には、この窒化
膜を完全に除去し、かつゲート電極側壁の窒化膜厚を指
定の値にする製造プロセス条件を算出する指示を行って
もよい。もし素子分離領域の酸化膜の平坦性が極端に損
なわれている場合には、所望の側壁膜厚を得、かつ素子
分離領域の酸化膜上の窒化膜を除去することが不可能な
場合がある。このような場合には、抽出されたプロセス
の変更だけでは所望の結果が得られないことをユーザに
通知する。ユーザは例えば下地の酸化膜の平坦性に関与
するプロセスを条件を変更するプロセスとして指定して
工程条件算出プログラムを用いてプロセス条件を算出す
る。このとき、条件が見つからなければ、例えば平坦化
プロセスを新たに追加する。The condition calculation program 9 changes the manufacturing process condition of the specified process so that the specified structure can be obtained (step S206). For example, assume that the nitride film on the sidewall of the gate electrode is too thin. The user designates a position near the center of the sidewall nitride film and designates the horizontal film thickness at that position as the sidewall film thickness. Among the steps extracted as the step of determining the nitride film thickness, the nitride film deposition step and the nitride film etching step give the largest fluctuation of the nitride film thickness. If the etching amount is reduced too much, for example, a nitride film may remain around the oxide film for element isolation. Therefore, first, an etching amount considered necessary for removing the nitride film in the element isolation region is designated, and an instruction to calculate the manufacturing process conditions of the nitride film deposition step is given. By doing so, the process condition calculation program 9 can calculate the deposition amount for making the nitride film on the side wall have a desired film thickness. Then, the changed manufacturing process conditions are input again to the process simulator, and the simulation is performed under the new conditions. The user determines whether the obtained structure is the desired structure, and if it is the desired structure, the design support apparatus is terminated. If the nitride film remains in the element isolation region, an instruction may be given to completely remove the nitride film and calculate the manufacturing process conditions for setting the nitride film thickness on the side wall of the gate electrode to a specified value. . If the flatness of the oxide film in the element isolation region is extremely impaired, it may be impossible to obtain the desired sidewall film thickness and remove the nitride film on the oxide film in the element isolation region. is there. In such a case, the user is notified that the desired result cannot be obtained only by changing the extracted process. The user specifies, for example, a process involved in the flatness of the underlying oxide film as a process for changing the condition, and calculates the process condition using the process condition calculation program. At this time, if the condition is not found, for example, a flattening process is newly added.
【００２１】上記の実施形態では素子形状を問題にした
が、本発明は例えば接合深さのような不純物分布に関す
る物理量を所望の値にすることであってもよい。この場
合には、例えば素子の２次元断面について指定した位置
の接合深さを指定する。接合深さを決定する工程とし
て、イオン注入工程、酸化・拡散工程などが抽出される
場合が多いが、堆積工程、エッチング工程なども抽出の
対象となる。Although the element shape has been a problem in the above embodiment, the present invention may be to set the physical quantity relating to the impurity distribution such as the junction depth to a desired value. In this case, for example, the junction depth at the specified position on the two-dimensional cross section of the element is specified. As a process of determining the junction depth, an ion implantation process, an oxidation / diffusion process, etc. are often extracted, but a deposition process, an etching process, etc. are also extracted.
【００２２】このように、本実施形態の半導体設計装置
を用いれば、短時間で効率よく所望の製造プロセス条件
を求めることができ、半導体素子の試作開発時間とコス
トを大幅に低減できる。また、工程を自動的に抽出する
ので、見落とし等の誤りを回避することができる。As described above, if the semiconductor designing apparatus of this embodiment is used, desired manufacturing process conditions can be efficiently obtained in a short time, and the time and cost for prototyping and developing a semiconductor element can be greatly reduced. Moreover, since the process is automatically extracted, an error such as an oversight can be avoided.
【００２３】[0023]
【発明の効果】以上説明してきたように、本発明に係る
半導体設計装置によれば、半導体素子の試作開発時間と
コストを低減することができる。As described above, according to the semiconductor designing apparatus of the present invention, the time and cost for prototyping and developing a semiconductor element can be reduced.
【図１】本実施形態の半導体設計支援装置を示す構成図
である。FIG. 1 is a configuration diagram showing a semiconductor design support apparatus of the present embodiment.
【図２】本実施形態の半導体設計支援装置を用いた場合
の処理を示すフローチャートである。FIG. 2 is a flowchart showing a process when the semiconductor design support device of this embodiment is used.
【図３】従来例の半導体設計支援装置を用いた場合の処
理を示すフローチャートである。FIG. 3 is a flowchart showing processing when a conventional semiconductor design support device is used.
１ 制御部 ３ 製造プロセス条件と構造パラメータの関連データ ５ プロセスシミュレータ ７ 工程抽出プログラム ９ 工程条件算出プログラム １１ 製造工程データ １３ 表示部 １５ 入力部 １７ 素子構造保持部 １９ 関連工程リスト ２１ 製造プロセス条件保持部 1 Control Part 3 Related Data of Manufacturing Process Conditions and Structural Parameters 5 Process Simulator 7 Process Extraction Program 9 Process Condition Calculation Program 11 Manufacturing Process Data 13 Display 15 Input Part 17 Element Structure Holding 19 Related Process List 21 Manufacturing Process Condition Holding
Claims (2)
子の製造工程について、この製造工程をシミュレーショ
ンして半導体素子設計の支援を行う装置において、 前記製造プロセス条件を入力し、前記製造工程のシミュ
レーションを行うプロセスシミュレータと、 このプロセスシミュレータにて得られた半導体素子につ
いて、その半導体素子の素子構造とその素子構造に関連
する製造工程とを関連づけて記憶する関連データ記憶部
と、 前記半導体素子の所定の素子構造を入力し、この素子構
造に関連づけられた製造プロセス条件の製造工程を抽出
する制御部と、を備えることを特徴とする半導体設計支
援装置。1. An apparatus for simulating a manufacturing process of a semiconductor device performed under a predetermined manufacturing process condition to support semiconductor device design, inputting the manufacturing process condition, and simulating the manufacturing process. A process simulator to be performed, a semiconductor device obtained by this process simulator, a related data storage unit that stores the device structure of the semiconductor device and a manufacturing process related to the device structure in association with each other, and a predetermined data of the semiconductor device. A semiconductor design support apparatus comprising: a control unit that inputs an element structure and extracts a manufacturing process of a manufacturing process condition associated with the element structure.
造に関連づけられた製造プロセス条件の製造工程を抽出
し、前記素子構造の内容に変更がある場合には、前記抽
出された製造工程の製造プロセス条件を算出して、前記
プロセスシミュレータに出力することを特徴とする請求
項１記載の半導体設計支援装置。2. The control unit inputs a predetermined element structure of the semiconductor element, extracts a manufacturing process of a manufacturing process condition associated with this element structure, and when there is a change in the content of the element structure. 2. The semiconductor design support apparatus according to claim 1, wherein the manufacturing process condition of the extracted manufacturing process is calculated and output to the process simulator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5768196A JPH09246133A (en) | 1996-03-14 | 1996-03-14 | Semiconductor design supporter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5768196A JPH09246133A (en) | 1996-03-14 | 1996-03-14 | Semiconductor design supporter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09246133A true JPH09246133A (en) | 1997-09-19 |
Family
ID=13062683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5768196A Abandoned JPH09246133A (en) | 1996-03-14 | 1996-03-14 | Semiconductor design supporter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09246133A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7100146B2 (en) | 2002-08-09 | 2006-08-29 | Kabushiki Kaisha Toshiba | Design system of alignment marks for semiconductor manufacture |
| US7272460B2 (en) | 2003-09-05 | 2007-09-18 | Kabushiki Kaisha Toshiba | Method for designing a manufacturing process, method for providing manufacturing process design and technology computer-aided design system |
-
1996
- 1996-03-14 JP JP5768196A patent/JPH09246133A/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7100146B2 (en) | 2002-08-09 | 2006-08-29 | Kabushiki Kaisha Toshiba | Design system of alignment marks for semiconductor manufacture |
| US7272460B2 (en) | 2003-09-05 | 2007-09-18 | Kabushiki Kaisha Toshiba | Method for designing a manufacturing process, method for providing manufacturing process design and technology computer-aided design system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070208464A1 (en) | System and method of interactively compiling a database for an in-vehicle display device | |
| CN104346172B (en) | A kind of irregular DIV Dynamic Distributions method | |
| US9129075B2 (en) | Mesh generation system | |
| US10055520B2 (en) | Process simulator, layout editor, and simulation system | |
| JPH10207523A (en) | Automatic programming device and method therefor | |
| US6920620B2 (en) | Method and system for creating test component layouts | |
| CN117725767B (en) | Automatic generation method, plug-in, system, terminal and medium for parameterized component model | |
| CN110795796A (en) | Designing an object representing a 3D modeling of a mechanical structure | |
| Shi et al. | Cranial implant design through multiaxial slice inpainting using deep learning | |
| US7107193B1 (en) | Defining parameters for a finite elements analysis calculation in a computer-assisted drafting program | |
| CN110414142A (en) | The parametric modeling method of concentrator | |
| JP5933474B2 (en) | Development and creation method of control device program | |
| JPH09246133A (en) | Semiconductor design supporter | |
| EP1927923A2 (en) | Document edit support device, document edit device, program and computer-readable storage medium | |
| JPH09146948A (en) | Document preparation support device | |
| JP2002203757A (en) | Boundary condition indicating program and method for manufacturing semiconductor device | |
| JP4855853B2 (en) | Analysis device, computer control method, and model creation program | |
| KR20210040563A (en) | Design creating and product manufacturing service | |
| JPH0683894A (en) | Electric circuit diagram display device | |
| JP3180536B2 (en) | Design method and design support system | |
| TWI270018B (en) | Method and system using graphics interface to edit a user defined component | |
| JPH0936351A (en) | Simulation apparatus and simulation method | |
| JP2002075811A (en) | Semiconductor simulation deck generator, semiconductor simulation deck generating method, and recoding medium recording semiconductor simulation deck generation program | |
| CN101206565A (en) | Subscriber interface design system and method | |
| JPH06274575A (en) | Mesh model preparation system for finite element method analysis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20041018 |