JPH09232924A - Nonlinear line equipment - Google Patents

Nonlinear line equipment

Info

Publication number
JPH09232924A
JPH09232924A JP8058481A JP5848196A JPH09232924A JP H09232924 A JPH09232924 A JP H09232924A JP 8058481 A JP8058481 A JP 8058481A JP 5848196 A JP5848196 A JP 5848196A JP H09232924 A JPH09232924 A JP H09232924A
Authority
JP
Japan
Prior art keywords
transmission line
electrode transmission
gate electrode
input signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8058481A
Other languages
Japanese (ja)
Inventor
Koichi Narahara
浩一 楢原
Taiichi Otsuji
泰一 尾辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP8058481A priority Critical patent/JPH09232924A/en
Publication of JPH09232924A publication Critical patent/JPH09232924A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce the trailing time of an input signal by using a fact that a propagation speed of a signal traveling wave propagating through a gate transmission line and a drain transmission line of a travelling wave transistor(TR) is decreased as a trans-conductance of the TR increases. SOLUTION: An input signal is given to an input terminal of a gate electrode transmission line T2 by a voltage signal source Vin . This signal propagates on the gate electrode transmission line T2 as a travelling wave and two transmission modes are induced in a drain electrode transmission line T1. In the c-mode, as a trans-conductance gm increases, a propagation speed Vc of the travelling wave on both electrode transmission lines slows down. Thus, a principle that as the trans-conductance gm increases, the propagation speed Vc of the travelling wave on both electrode transmission lines slow down is utilized. Thus, the trailing time of the input signal is reduced.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、超高速デジタル回
路を構成する技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for forming an ultra high speed digital circuit.

【0002】[0002]

【従来の技術】光通信技術等で希求されている100G
bit/s超級の超高速デジタル回路を構成する場合、
その回路を評価するには、高い周波数成分を含んだ信号
を必要とするが、この高い周波数成分を含んだ信号を発
生する信号源の欠如が、現在大きな問題になっている。
2. Description of the Related Art 100G has been sought after for optical communication technology.
When configuring a bit / s super high-speed digital circuit,
To evaluate the circuit, a signal containing a high frequency component is required, but the lack of a signal source for generating the signal containing the high frequency component is now a big problem.

【0003】従来は、ショットキダイオードが有する容
量の非線型を用いた非線型線路装置が上記信号源として
知られている(M.J.W.Rodwell, M.Kamegawa, R.Yu, M.C
ase,E.Carman and K.Giboney, "GaAs nonlinear tansmi
ssion lines for picosecond pulse generation and mi
llimeter-wave sampling", IEEE Trans. MTT-39, no7,p
p.1194-1204, July 1991.)。この非線型線路装置は、
次のような原理によって、上記信号源の機能を果たすも
のである。
Conventionally, a non-linear line device using a non-linear capacity of a Schottky diode is known as the signal source (MJW Rodwell, M. Kamegawa, R. Yu, MC.
ase, E. Carman and K. Giboney, "GaAs nonlinear tansmi
ssion lines for picosecond pulse generation and mi
llimeter-wave sampling ", IEEE Trans. MTT-39, no7, p
p.1194-1204, July 1991.). This non-linear line device,
The function of the signal source is fulfilled by the following principle.

【0004】まず、ショットキダイオードの容量Cd(V)
は、次の式(1)で与えられる。 Cd(V)=Cj0/{1−(V/φ)}1/2 ………(1) なお、Vは、ダイオード2端子間逆バイアス電圧であ
り、φは、ショットキ障壁電圧であり、Cj0は、零バイ
アス時の容量値である。
First, the capacitance C d (V) of the Schottky diode
Is given by the following equation (1). C d (V) = C j0 / {1- (V / φ)} 1/2 (1) where V is the reverse bias voltage between the two terminals of the diode, and φ is the Schottky barrier voltage. , C j0 are capacitance values at zero bias.

【0005】上記非線型線路は、伝送線路を介して、上
記ショットキダイオードを縦続接続する構成を有するも
のである。このように構成すると、上記伝送線路上にお
ける進行波の伝播速度vは、次の式(2)で与えられ
る。 v=1/{LCd(V)}1/2 ………(2) この式(2)から、ダイオード2端子間逆バイアス電圧
Vが大きいほど、進行波の伝播速度vは遅くなる。
The non-linear line has a structure in which the Schottky diodes are connected in series via a transmission line. With this structure, the propagation velocity v of the traveling wave on the transmission line is given by the following equation (2). v = 1 / {LC d (V)} 1/2 (2) From this equation (2), the larger the reverse bias voltage V between the two terminals of the diode, the slower the propagation speed v of the traveling wave.

【0006】図7は、ショットキダイオードの電圧可変
容量を用いた従来の非線形線路装置の動作を説明する図
である。
FIG. 7 is a diagram for explaining the operation of the conventional non-linear line device using the voltage variable capacitance of the Schottky diode.

【0007】従来の非線形線路装置においては、図7
(1)に示す入力信号が、図7(2)に示す波形で出力
される。つまり、ダイオード2端子間逆バイアス電圧V
が高い(波形のピーク値)程、進行波の伝播速度vは遅
くなり、一方、ダイオード2端子間逆バイアス電圧Vが
低い(波形のボトム値)程、進行波の伝播速度vは速く
なる。したがって、入力信号の立ち下がり部分が線路を
伝播する場合、早く入力される波形のピーク付近ではバ
イアス電圧が高いので、伝播速度vは遅くなり、遅く入
力される波形のボトム付近ではバイアス電圧が低いの
で、伝送速度vが早くなり、したがって、出力波形の立
ち下がり開始時刻と、出力波形の立ち下がり終了時刻と
の差が、入力波形のそれよりも、相対的に、短くなり、
出力波形の立ち下がり時間が短縮される。
In the conventional nonlinear line device, as shown in FIG.
The input signal shown in (1) is output with the waveform shown in FIG. 7 (2). That is, the reverse bias voltage V between the two terminals of the diode
Is higher (the peak value of the waveform), the propagation speed v of the traveling wave is slower. On the other hand, the lower the reverse bias voltage V between the two terminals of the diode (the bottom value of the waveform), the higher the propagation speed v of the traveling wave is. Therefore, when the falling portion of the input signal propagates through the line, the bias voltage is high near the peak of the waveform that is input earlier, so the propagation speed v is slower and the bias voltage is low near the bottom of the waveform that is input slowly. Therefore, the transmission speed v becomes faster, and therefore the difference between the falling start time of the output waveform and the falling end time of the output waveform becomes relatively shorter than that of the input waveform.
The fall time of the output waveform is shortened.

【0008】[0008]

【発明が解決しようとする課題】しかし、ショットキダ
イオードを使用した上記従来の非線型線路装置は、一般
に装置規模が大きく、また作製が困難であるという問題
がある。また、ショットキダイオードを使用した上記従
来の非線型線路装置は、ショットキダイオードが離散的
に配置されているので、寄生的に低域ろ波器が構成さ
れ、その遮断周波数が低く、この低い遮断周波数に動作
が律速されるという問題がある。さらに、受動的回路要
素のみで構成されているので、信号伝播に伴ってその信
号が受ける損失を補償することができないとう問題があ
る。
However, the above-mentioned conventional non-linear line device using the Schottky diode generally has a large device scale and is difficult to manufacture. Further, in the above-mentioned conventional non-linear line device using the Schottky diode, since the Schottky diodes are discretely arranged, a low-pass filter is parasitically configured, and its cutoff frequency is low. There is a problem that the operation is rate-controlled. Further, since it is composed of only passive circuit elements, there is a problem in that it is not possible to compensate for the loss that the signal receives as the signal propagates.

【0009】本発明は、入力信号の立ち下がり時間を短
縮する場合、装置規模をコンパクト化でき、遮断周波数
を除去することができ、損失を補償することができる非
線型線路装置を提供することを目的とするものである。
The present invention is to provide a non-linear line device capable of compacting the device scale, removing the cutoff frequency, and compensating for the loss when the fall time of the input signal is shortened. It is intended.

【0010】[0010]

【課題を解決するための手段】本発明は、進行波型トラ
ンジスタのゲート伝送線路とドレイン伝送線路とを伝播
する信号進行波の伝播速度が、トランジスタのトランス
コンダクタンスgm の増大とともに減少するという現象
を利用し、入力信号の立ち下がり時間を短縮するもので
ある。
According to the present invention, the propagation speed of a signal traveling wave propagating through a gate transmission line and a drain transmission line of a traveling wave type transistor decreases with an increase in the transconductance g m of the transistor. Is used to shorten the fall time of the input signal.

【0011】[0011]

【発明の実施の形態および実施例】図1は、本発明の一
実施例である非線型線路装置LS1を示す図であり、進
行波型トランジスタと入力信号源と終端抵抗とを上部か
ら見た簡略図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a diagram showing a non-linear line device LS1 which is an embodiment of the present invention, in which a traveling wave transistor, an input signal source and a terminating resistor are viewed from above. It is a simplified diagram.

【0012】非線型線路装置LS1は、進行波型トラン
ジスタと、終端抵抗値R1 、R2 、R3 、R4 と、直流
電圧Vdd、Vggとを有する。
The nonlinear line device LS1 has a traveling wave transistor, termination resistance values R 1 , R 2 , R 3 and R 4 , and DC voltages V dd and V gg .

【0013】上記進行波型トランジスタは、ドレイン電
極伝送線路T1と、ゲート電極伝送線路T2と、ソース
電極伝送線路T3とによって構成されている。なお、ソ
ース電極伝送線路T3は接地されている。
The traveling wave transistor is composed of a drain electrode transmission line T1, a gate electrode transmission line T2, and a source electrode transmission line T3. The source electrode transmission line T3 is grounded.

【0014】また、終端抵抗値R1 、R2 、R3 、R4
は、各電極伝送線路の入出力端子に接続されている終端
抵抗値である。直流電圧Vddは、ドレイン電極伝送線路
T1の終端をプルアップする直流電圧であり、直流電圧
ggは、ゲート電極伝送線路T2の終端をプルダウンす
る直流電圧である。
Further, the termination resistance values R 1 , R 2 , R 3 , R 4
Is the termination resistance value connected to the input / output terminal of each electrode transmission line. The DC voltage V dd is a DC voltage that pulls up the terminal of the drain electrode transmission line T1, and the DC voltage V gg is a DC voltage that pulls down the terminal of the gate electrode transmission line T2.

【0015】ゲート電極伝送線路T2の入力端におい
て、電圧信号源Vinによって入力信号が与えられる。こ
の入力信号は、ゲート電極伝送線路T2上を進行波とし
て伝播し、この入力信号を受けて、ドレイン電極伝送線
路T1上には、電界効果トランジスタの動作によって電
圧波が誘起され、ドレイン電極伝送線路T1上を伝播す
る。
At the input end of the gate electrode transmission line T2, an input signal is given by the voltage signal source V in . This input signal propagates on the gate electrode transmission line T2 as a traveling wave, and upon receiving this input signal, a voltage wave is induced on the drain electrode transmission line T1 by the operation of the field effect transistor, and the drain electrode transmission line T1. Propagate over T1.

【0016】ここで、ドレイン電極伝送線路T1とゲー
ト電極伝送線路T2との間に存在する相互容量Cm と相
互インダクタンスLm との作用によって、ドレイン電極
伝送線路T1とゲート電極伝送線路T2には、2つの伝
播モードが誘起される。ここで、1つ目の伝播モードを
cモード、2つ目の伝播モードをπモードと表現する。
なお、以下の説明においては、cモードに着目して説明
する。cモードの伝播速度vc は、ドレイン電極伝送線
路T1の自己容量C2 、ゲート電極伝送線路T2の自己
容量C1 、ドレイン電極伝送線路T1の自己インダクタ
ンスL2 、ゲート電極伝送線路T2の自己インダクタン
スL1 、相互インダクタンスLm 、相互容量Cm 、トラ
ンジスタのトランスコンダクタンスgm を用いて、以下
のように表される。 vc =ω/Im (γc (ω)) なお、Im は、虚部であることを示すものであり、γc
は、cモードにおける伝播定数である。
Here, due to the action of the mutual capacitance C m and the mutual inductance L m existing between the drain electrode transmission line T1 and the gate electrode transmission line T2, the drain electrode transmission line T1 and the gate electrode transmission line T2 are connected to each other. Two modes of propagation are induced. Here, the first propagation mode is expressed as a c mode and the second propagation mode is expressed as a π mode.
In the following description, the c-mode will be focused on. propagation velocity v c of the c-mode, the self-capacitance C 2 of the drain electrode transmission line T1, the self capacitance C 1 of the gate electrode transmission line T2, the self-inductance L 2 of the drain electrode transmission line T1, the self-inductance of the gate electrode transmission line T2 It is expressed as follows using L 1 , mutual inductance L m , mutual capacitance C m , and transistor transconductance g m . v c = ω / I mc (ω)) Note that I m indicates an imaginary part, and γ c
Is the propagation constant in c-mode.

【0017】図2は、上記実施例におけるドレイン電極
伝送線路T1とゲート電極伝送線路T2と等価回路を示
す図である。
FIG. 2 is a diagram showing an equivalent circuit of the drain electrode transmission line T1 and the gate electrode transmission line T2 in the above embodiment.

【0018】この等価回路において、ゲート電極伝送線
路T2の自己容量C1 、自己インダクタンスL1 、ドレ
イン電極伝送線路T1の自己容量C2 、自己インダクタ
ンスL2 、ドレイン電極伝送線路T1とゲート電極伝送
線路T2との間に存在する相互容量Cm 、ドレイン電極
伝送線路T1とゲート電極伝送線路T2との間に存在す
る相互インダクタンスLm として、さらに、トランスコ
ンダクタンスgm をドレイン電極伝送線路T1上に付与
して進行波型トランジスタの数学的モデルを構成する。
In this equivalent circuit, the self-capacitance C 1 and self-inductance L 1 of the gate electrode transmission line T2, the self-capacitance C 2 and self-inductance L 2 of the drain electrode transmission line T1, the drain electrode transmission line T1 and the gate electrode transmission line T1. A transconductance g m is further provided on the drain electrode transmission line T1 as a mutual capacitance C m existing between the drain electrode transmission line T1 and the drain electrode transmission line T1 and a mutual inductance L m existing between the drain electrode transmission line T1 and the gate electrode transmission line T2. To construct a mathematical model of the traveling wave transistor.

【0019】この系の伝送方程式は、ゲート電極伝送線
路T2上の電圧をV1 、電流をI1、ドレイン電極伝送
線路T1上の電圧をV2 、電流をI2 として、以下の式
が成立する。 −(dV1 /dx)=Z11 +Zm2 −(dV2 /dx)=Zm1 +Z22 −(dI1 /dx)=Y11 +Y122 −(dI2 /dx)=Y211 +Y22 ここで、 Z1 =jωL12 =jωL2m =jωLm1 =jωC112=−jωCm2 =jωC221=gm −jωCm である。
The transmission equation of this system is as follows, where V 1 is the voltage on the gate electrode transmission line T2, I 1 is the current, V 2 is the voltage on the drain electrode transmission line T1, and I 2 is the current. To do. - (dV 1 / dx) = Z 1 I 1 + Z m I 2 - (dV 2 / dx) = Z m I 1 + Z 2 I 2 - (dI 1 / dx) = Y 1 I 1 + Y 12 I 2 - ( dI 2 / dx) = Y 21 I 1 + Y 2 I 2 where Z 1 = jωL 1 Z 2 = jωL 2 Z m = jωL m Y 1 = jωC 1 Y 12 = −jωC m Y 2 = jωC 2 Y 21 = G m −jωC m .

【0020】上伝送方程式から、I1 、I2 を消去すれ
ば、 (d21 /dx2 )=(Y11 +Ymm )V1
(Z1m +Y2m )V2 (d22 /dx2 )=(Y22 +Ymm )V2
(Z2m +Y1m )V1 この方程式は、V1,2(x)=V0 exp(−γx)の形を
一般解としてもち、このγは、系の伝搬定数となり、こ
の関数形を伝送方程式に代入すると、γの満たすべき方
程式、 γ4 −γ2 (Y11 +Y22 +2Ymm )+(Y
11 +Ymm )(Y22 +Ymm )−(Z1
m +Y2m )(Z2m +Y1m )=0 が得られ、これを解くことによって、次の式(3)が得
られる。
If I 1 and I 2 are eliminated from the above transmission equation, (d 2 V 1 / dx 2 ) = (Y 1 Z 1 + Y m Z m ) V 1 +
(Z 1 Y m + Y 2 Z m ) V 2 (d 2 V 2 / dx 2 ) = (Y 2 Z 2 + Y m Z m ) V 2 +
(Z 2 Y m + Y 1 Z m ) V 1 This equation has a general solution in the form of V 1,2 (x) = V 0 exp (−γx), where γ is the propagation constant of the system. Substituting the functional form into the transmission equation, γ 4 −γ 2 (Y 1 Z 1 + Y 2 Z 2 + 2Y m Z m ) + (Y
1 Z 1 + Y m Z m ) (Y 2 Z 2 + Y m Z m ) − (Z 1 Y
m + Y 2 Z m) ( Z 2 Y m + Y 1 Z m) = 0 is obtained by solving this, the following equation (3) is obtained.

【0021】 γc 2(ω)={(2Cmm −L22 −L11 )ω2 /2}+[{−jg m γm ω+ω(L11 −L22 )}2 +4{ω4 (Lm2 −Cm1 )( Lm1 −Cm2 )−jgm2 ω3 (Lm2 −Cm1 )}]1/2 /2… …………(3) 図3は、電界効果トランジスタにおけるゲート入力電圧
値Vg とトランスコンダクタンスgm との関係を示す図
である。
Γc Two(Ω) = {(2Cm Lm -LTwo CTwo -L1 C1 ) ΩTwo / 2} + [{-jg m γm ω + ω (L1 C1 -LTwo CTwo )}Two +4 {ωFour (Lm CTwo -Cm L1 ) (Lm C1 -Cm LTwo ) -Jgm LTwo ωThree (Lm CTwo -Cm L1 )}]1/2 / 2 (3) Figure 3 shows the gate input voltage in the field effect transistor.
Value Vg And transconductance gm Diagram showing the relationship with
It is.

【0022】図3に示すように、トランジスタのトラン
スコンダクタンスgm は、ゲート電極に印加する電圧V
g に対してピーク値を持ち、そのピーク値を与える電圧
以下では、ゲート電極伝送線路T2上の電圧レベルが高
い程、トランスコンダクタンスgm が増加する。
As shown in FIG. 3, the transconductance g m of the transistor is the voltage V applied to the gate electrode.
When the voltage has a peak value with respect to g and is equal to or lower than the voltage giving the peak value, the transconductance g m increases as the voltage level on the gate electrode transmission line T2 increases.

【0023】図4は、非線形線路装置LS1において、
トランジスタのトランスコンダクタンスgm と、cモー
ドの伝播速度vc との関係を示す図である。
FIG. 4 shows, in the nonlinear line device LS1,
A transconductance g m of the transistor is a diagram showing the relationship between the propagation speed v c of the c-mode.

【0024】図4によれば、cモードにおいて、トラン
スコンダクタンスgm が増加するに従って、電極伝送線
路上の進行波の伝播速度vc が遅くなる。上記実施例で
は、トランスコンダクタンスgm が増加するに従って、
電極伝送線路上の進行波の伝播速度vc が遅くなる現象
を利用している。
According to FIG. 4, in the c-mode, as the transconductance g m increases, the propagation velocity v c of the traveling wave on the electrode transmission line becomes slower. In the above embodiment, as the transconductance g m increases,
The phenomenon that the propagation velocity v c of the traveling wave on the electrode transmission line becomes slow is used.

【0025】つまり、進行波型トランジスタのゲート電
極伝送線路T2とドレイン電極伝送線路T1とを近接し
て配置すると、両伝送線路T2、T1間の相互容量、相
互インダクタンスの存在によって、トランジスタのトラ
ンスコンダクタンスgm の値に応じて、両電極上の進行
波の伝播速度が変化し、トランジスタのトランスコンダ
クタンスgm の増大に伴って、信号伝播速度が遅くな
る。
That is, when the gate electrode transmission line T2 and the drain electrode transmission line T1 of the traveling wave type transistor are arranged close to each other, the transconductance of the transistor is caused by the mutual capacitance and mutual inductance between the transmission lines T2 and T1. depending on the value of g m, the propagation velocity of the traveling wave is changed on both the electrodes, with an increase in the transconductance g m of the transistor, the signal propagation speed.

【0026】すなわち、式(3)から、cモードにおけ
る伝播定数γc は、トランジスタのトランスコンダクタ
ンスgm に応じて変化し、このトランスコンダクタンス
mは、図3に示すように、ゲート電極に印加する電圧
g に応じて変化し、このトランスコンダクタンスgm
が変化すると、図4に示すように、信号の伝播速度が変
化する。
That is, from the equation (3), the propagation constant γ c in the c mode changes according to the transconductance g m of the transistor, and this transconductance g m is applied to the gate electrode as shown in FIG. This transconductance g m changes according to the applied voltage V g.
Changes, the propagation speed of the signal changes as shown in FIG.

【0027】図5は、非線形線路装置LS1における波
形整形効果を定量化した回路シミュレーションの結果を
示す図である。
FIG. 5 is a diagram showing the result of circuit simulation in which the waveform shaping effect in the nonlinear line device LS1 is quantified.

【0028】この図5は、立ち下がり時間が10ps、
ローレベルが0.3V、ハイレベルが1.0Vの矩形波
の入力電圧を非線形線路装置LS1に与えた場合に、そ
の入力信号波形と、その出力信号波形とを示している。
つまり、図5の上段の波形は、ドレイン電極伝送線路T
1上を伝送した信号電圧波を示す波形であり、その下段
の波形は、ゲート電極伝送線路T2に印加された信号を
示す波形である。
In FIG. 5, the fall time is 10 ps,
When a rectangular wave input voltage having a low level of 0.3 V and a high level of 1.0 V is applied to the nonlinear line device LS1, the input signal waveform and the output signal waveform thereof are shown.
That is, the upper waveform in FIG. 5 shows the drain electrode transmission line T
1 is a waveform showing the signal voltage wave transmitted above, and the lower waveform is a waveform showing the signal applied to the gate electrode transmission line T2.

【0029】このトランスコンダクタンスgm の増加に
伴って、cモードにおける電極上の進行波の伝播速度v
c が遅くなるので、電圧進行波は、その入力レベルが高
い程、伝播速度が遅いことがわかる。したがって、入力
波形の立ち下がりに対応する出力波形の立ち上がり時間
は、入力波形の立ち下がり時間よりも短縮される。図5
において具体的には、入力信号の立ち下がり時間10p
sが、出力信号の立ち上がり時間5ps以下に短縮され
ている。
As the transconductance g m increases, the propagation velocity v of the traveling wave on the electrode in the c mode
Since c becomes slower, it can be seen that the higher the input level of the voltage traveling wave, the slower the propagation speed. Therefore, the rise time of the output waveform corresponding to the fall of the input waveform is shorter than the fall time of the input waveform. FIG.
Specifically, the fall time of the input signal is 10p
s is shortened to a rise time of the output signal of 5 ps or less.

【0030】つまり、上記実施例は、電界効果トランジ
スタのソース電極が接地され、そのゲート電極、そのド
レイン電極がそれぞれ信号伝送線路として構成される進
行波型トランジスタであって、上記ゲート電極伝送線路
T2へ印加される入力信号の電圧レベルの差を所定値以
上に設定することによって、上記電界効果トランジスタ
のトランスコンダクタンスが変化し、信号伝搬速度が周
波数によって変化する領域を使用して、上記入力信号を
波形整形する非線型線路装置である。
That is, the above embodiment is a traveling wave type transistor in which the source electrode of the field effect transistor is grounded, and the gate electrode and the drain electrode thereof are respectively configured as a signal transmission line, and the gate electrode transmission line T2 is used. By setting the difference in voltage level of the input signal applied to the predetermined value or more, the transconductance of the field effect transistor changes, and the input signal is changed by using the region where the signal propagation speed changes with frequency. It is a non-linear line device for waveform shaping.

【0031】図6は、上記実施例を回路評価に使用する
場合の構成を示す図である。
FIG. 6 is a diagram showing a configuration when the above embodiment is used for circuit evaluation.

【0032】図6において、上記実施例である非線型線
路装置LS1が、被評価デジタル論理回路DUT(De
sign Under Test)の入力部に接続され
ている。
In FIG. 6, the non-linear line device LS1 according to the above-described embodiment is used as a digital logic circuit under evaluation DUT (De
It is connected to the input section of the sign Under Test).

【0033】非線型線路装置LS1は、上記のように、
立ち上がりが急峻な電気信号を生成する能力を有するの
で、図6に示したような構成によって、超高速デジタル
回路DUTの特性評価に適用することができる。
The non-linear line device LS1 is, as described above,
Since it has the ability to generate an electric signal with a sharp rise, it can be applied to the characteristic evaluation of the ultrahigh-speed digital circuit DUT with the configuration shown in FIG.

【0034】ところで、従来は、ダイオードの寄生容量
によるバイアス依存性を用いた非線型線路によって波形
を急峻化するようにしているが、上記実施例では、トラ
ンジスタのトランスコンダクタンスgm を用い、従来と
同様の機能を実現できることは勿論、信号増幅という機
能を、単一の素子で同時に実現している。
By the way, conventionally, the waveform is steepened by the non-linear line using the bias dependence due to the parasitic capacitance of the diode. However, in the above embodiment, the transconductance g m of the transistor is used to compare with the conventional case. Not only the same function can be realized, but also the function of signal amplification is simultaneously realized by a single element.

【0035】ところで、ゲート電極伝送線路T2と、接
地されているソース電極T3との間には、端子間電圧V
に対する依存性を持つ寄生容量Cgs(V)が存在する。
そして、寄生容量Cgs(V)の増大に伴って、両電極上
の進行波の伝播速度が遅くなる。
By the way, between the gate electrode transmission line T2 and the grounded source electrode T3, an inter-terminal voltage V
There is a parasitic capacitance C gs (V) having a dependence on
Then, as the parasitic capacitance C gs (V) increases, the propagation speed of the traveling wave on both electrodes slows down.

【0036】したがって、電界効果トランジスタのソー
ス電極が接地され、そのゲート電極、そのドレイン電極
がそれぞれ信号伝送線路として構成される進行波型トラ
ンジスタであって、上記ゲート電極伝送線路T2へ印加
される入力信号の電圧レベルの差を所定値以上に設定す
ることによって、上記電界効果トランジスタのゲート・
ソース間の寄生容量が変化し、信号伝搬速度が周波数に
よって変化する領域を使用して、上記入力信号を波形整
形する非線型線路装置を構成できる。
Therefore, the source electrode of the field effect transistor is a traveling wave type transistor in which the source electrode is grounded, and the gate electrode and the drain electrode are respectively configured as a signal transmission line, and an input applied to the gate electrode transmission line T2. By setting the difference between the voltage levels of the signals to a predetermined value or more, the gate
A non-linear line device that shapes the waveform of the input signal can be configured by using a region in which the parasitic capacitance between the sources changes and the signal propagation speed changes with frequency.

【0037】実際には、ゲート電極伝送線路T2への入
力信号電圧レベルが高い程、トランスコンダクタンスg
m が大きくなるとともに、ゲート・ソース間寄生容量C
gs(V)も多くなり、この2つの現象によって、信号伝
播速度はさらに遅くなり、したがって、入力信号の立ち
下がり時間がより短縮される。
In practice, the higher the input signal voltage level to the gate electrode transmission line T2, the more transconductance g.
As m increases, the gate-source parasitic capacitance C
Since gs (V) also increases, the signal propagation speed becomes slower due to these two phenomena, and thus the fall time of the input signal becomes shorter.

【0038】また、上記実施例は、単一の素子を用いて
構成されているので、装置規模がコンパクト化され、遮
断周波数を除去することができ、また、トランジスタと
いう能動的回路要素を用いることによって損失を補償す
ることができる。
Further, since the above embodiment is constructed by using a single element, the device scale can be made compact, the cutoff frequency can be removed, and the active circuit element called a transistor is used. The loss can be compensated by.

【0039】[0039]

【発明の効果】本発明によれば、入力信号の立ち下がり
時間を短縮する場合、装置規模をコンパクト化でき、遮
断周波数を除去することができ、損失を補償することが
できるという効果を奏する。
According to the present invention, when the fall time of the input signal is shortened, the device scale can be made compact, the cutoff frequency can be removed, and the loss can be compensated.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例である非線型線路装置LS1
を示す図であり、進行波型トランジスタと入力信号源と
終端抵抗とを上部から見た簡略図である。
FIG. 1 is a non-linear line device LS1 according to an embodiment of the present invention.
FIG. 4 is a diagram showing a traveling-wave type transistor, an input signal source, and a terminating resistor as viewed from above.

【図2】上記実施例におけるドレイン電極伝送線路T1
とゲート電極伝送線路T2と等価回路を示す図である。
FIG. 2 is a drain electrode transmission line T1 in the above embodiment.
FIG. 7 is a diagram showing an equivalent circuit of the gate electrode transmission line T2.

【図3】電界効果トランジスタにおけるゲート入力電圧
値Vg とトランスコンダクタンスgm との関係を示す図
である。
FIG. 3 is a diagram showing a relationship between a gate input voltage value V g and a transconductance g m in a field effect transistor.

【図4】非線形線路装置LS1において、トランジスタ
のトランスコンダクタンスgmと、cモードの伝播速度
c との関係を示す図である。
FIG. 4 is a diagram showing a relationship between a transconductance g m of a transistor and a c-mode propagation velocity v c in the nonlinear line device LS1.

【図5】非線形線路装置LS1における波形整形効果を
定量化した回路シミュレーションの結果を示す図であ
る。
FIG. 5 is a diagram showing a result of a circuit simulation quantifying a waveform shaping effect in the nonlinear line device LS1.

【図6】上記実施例を回路評価に使用する場合の構成を
示す図である。
FIG. 6 is a diagram showing a configuration when the above embodiment is used for circuit evaluation.

【図7】ショットキダイオードの電圧可変容量を用いた
従来の非線形線路装置の動作を説明する図である。
FIG. 7 is a diagram illustrating an operation of a conventional nonlinear line device using a voltage variable capacitance of a Schottky diode.

【符号の説明】[Explanation of symbols]

LS1…非線型線路装置、 R1 、R2 、R3 、R4 …終端抵抗値、 Vdd、Vgg…直流電圧、 T1…ドレイン電極伝送線路T1、 T2…ゲート電極伝送線路T2、 T3…ソース電極伝送線路、 vc …cモードの伝播速度、 Vin、Vgg…電圧信号源、 gm …トランジスタのトランスコンダクタンス、 Cm …ドレイン電極伝送線路T1とゲート電極伝送線路
T2との間に存在する相互容量、 Lm …ドレイン電極伝送線路T1とゲート電極伝送線路
T2との間に存在する相互インダクタンス、 C2 …ドレイン電極伝送線路T1の自己容量、 C1 …ゲート電極伝送線路T2の自己容量、 L2 …ドレイン電極伝送線路T1の自己インダクタン
ス、 L1 …ゲート電極伝送線路T2の自己インダクタンス。
LS1 ... non-linear line device, R 1, R 2, R 3, R 4 ... terminal resistance value, V dd, V gg ... DC voltage, T1 ... drain electrode transmission line T1, T2 ... gate electrode transmission line T2, T3 ... Source electrode transmission line, v c ... c mode propagation velocity, V in , V gg ... voltage signal source, g m ... transistor transconductance, C m ... between drain electrode transmission line T1 and gate electrode transmission line T2 Mutual capacitance existing, L m ... Mutual inductance existing between the drain electrode transmission line T1 and the gate electrode transmission line T2, C 2 ... Self capacitance of the drain electrode transmission line T1, C 1 ... Self of the gate electrode transmission line T2 capacity, L 2 ... self-inductance of the drain electrode transmission line T1, the self-inductance of L 1 ... gate electrode transmission line T2.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 電界効果トランジスタのソース電極が接
地され、そのゲート電極、そのドレイン電極がそれぞれ
信号伝送線路として構成される進行波型トランジスタで
あって、 上記ゲート電極伝送線路へ印加される入力信号の電圧レ
ベルの差を所定値以上に設定することによって、上記電
界効果トランジスタのトランスコンダクタンスが変化
し、信号伝搬速度が周波数によって変化する領域を使用
して、上記入力信号を波形整形することを特徴とする非
線型線路装置。
1. A traveling-wave transistor in which a source electrode of a field effect transistor is grounded, and a gate electrode and a drain electrode thereof are respectively configured as a signal transmission line, and an input signal applied to the gate electrode transmission line. By setting the difference between the voltage levels of the input signal to a predetermined value or more, the transconductance of the field effect transistor changes, and the waveform of the input signal is shaped using the region in which the signal propagation speed changes with frequency. Non-linear line device.
【請求項2】 電界効果トランジスタのソース電極が接
地され、そのゲート電極、そのドレイン電極がそれぞれ
信号伝送線路として構成される進行波型トランジスタで
あって、 上記ゲート電極伝送線路へ印加される入力信号の電圧レ
ベルの差を所定値以上に設定することによって、上記電
界効果トランジスタのゲート・ソース間寄生容量が変化
し、信号伝搬速度が周波数によって変化する領域を使用
して、上記入力信号を波形整形することを特徴とする非
線型線路装置。
2. A traveling-wave transistor in which a source electrode of a field effect transistor is grounded, and a gate electrode and a drain electrode thereof are respectively configured as a signal transmission line, and an input signal applied to the gate electrode transmission line. By setting the voltage level difference of the above to a predetermined value or more, the gate-source parasitic capacitance of the field effect transistor changes, and the input signal waveform is shaped using the region where the signal propagation speed changes with frequency. A non-linear line device characterized by:
JP8058481A 1996-02-21 1996-02-21 Nonlinear line equipment Pending JPH09232924A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8058481A JPH09232924A (en) 1996-02-21 1996-02-21 Nonlinear line equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8058481A JPH09232924A (en) 1996-02-21 1996-02-21 Nonlinear line equipment

Publications (1)

Publication Number Publication Date
JPH09232924A true JPH09232924A (en) 1997-09-05

Family

ID=13085634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8058481A Pending JPH09232924A (en) 1996-02-21 1996-02-21 Nonlinear line equipment

Country Status (1)

Country Link
JP (1) JPH09232924A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015171107A (en) * 2014-03-10 2015-09-28 富士通株式会社 Distribution type amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015171107A (en) * 2014-03-10 2015-09-28 富士通株式会社 Distribution type amplifier

Similar Documents

Publication Publication Date Title
KR100228756B1 (en) Gradual turn-on cmos driver
JP2770846B2 (en) FET switch circuit
JP2570471B2 (en) Clock driver circuit
JP3545142B2 (en) Differential amplifier
EP0275548B1 (en) Voltage comparator circuit
US20030141919A1 (en) Active peaking using differential pairs of transistors
JPH09232924A (en) Nonlinear line equipment
CN1224278A (en) High frequency clock signal distribution utilizing CMOS negative impedance terminations
JPH0381323B2 (en)
JPH07226557A (en) Electronic circuit and semiconductor device using the same
US4996454A (en) Hot clock complex logic
JPH11146021A (en) Signal transmission circuit, cmos semiconductor device and printed circuit board
JPH02302999A (en) Sample-and-hold circuit
US4591808A (en) High efficiency oscillator output stage and method of operation
JPH0448003B2 (en)
EP0880194A1 (en) Stripline transition device
JPS6340897Y2 (en)
JP2730239B2 (en) High-speed pulse generation circuit
Wing et al. Buffered ED Logic Circuits
JP2005027005A (en) High frequency signal generator
JPH0951264A (en) Digital logic circuit device
JPS58136138A (en) Semiconductor logical circuit
JPH0783243B2 (en) Wiring circuit
JP2005057783A (en) System and method for providing lossless and dispersion-free transmission line
JPH09246949A (en) Digital logic circuit device