JPH09232562A - Pressure-welded semiconductor device and semiconductor element - Google Patents

Pressure-welded semiconductor device and semiconductor element

Info

Publication number
JPH09232562A
JPH09232562A JP8033687A JP3368796A JPH09232562A JP H09232562 A JPH09232562 A JP H09232562A JP 8033687 A JP8033687 A JP 8033687A JP 3368796 A JP3368796 A JP 3368796A JP H09232562 A JPH09232562 A JP H09232562A
Authority
JP
Japan
Prior art keywords
center
gate
electrode
lead wire
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8033687A
Other languages
Japanese (ja)
Other versions
JP3375812B2 (en
Inventor
Tsutomu Nakagawa
勉 中川
Yoshihiro Yamaguchi
義弘 山口
Tetsuo Mizojiri
徹夫 溝尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP03368796A priority Critical patent/JP3375812B2/en
Publication of JPH09232562A publication Critical patent/JPH09232562A/en
Application granted granted Critical
Publication of JP3375812B2 publication Critical patent/JP3375812B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thyristors (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To uniformly transmit a gate signal by providing a gate lead wire with one mounting portion thereof facing outside other outer peripheral surfaces within a groove portion without contacting other inner surfaces of the groove portion. SOLUTION: A semiconductor substrate 18 has a segment which is formed on a ring facing toward an outer peripheral surface or toward a lateral surface portion 18S from a center axis 31. A center gate layer corresponding to a center gate electrode 16 is formed on an exposed surface of a p-layer, and a cathode layer is formed on the surface of an n-layer. An anode layer is formed on the back side of the p-layer. The center gate layer electrically contacts the center gate electrode 16. A part of one mounting portion 19 of a gate lead wire 17 is arranged at a part within a groove portion and fixed and supported to the center gate electrode 16. A part of the other mounting portion 21 is fixed and supported within a through-hole 43 provided in an insulating cylinder 15. Thus, attenuation of gate signals may be restrained and miniaturization of shape dimension may be promoted. Also, the gate signals may be uniformly transmitted to the segment.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、圧接型半導体装
置及び半導体素子に関するものであり、特に、半導体基
体とセンターゲート電極ないしはセンター電極とが接触
しているような圧接型半導体装置ないしは半導体素子に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pressure contact type semiconductor device and a semiconductor element, and more particularly to a pressure contact type semiconductor device or a semiconductor element in which a semiconductor substrate is in contact with a center gate electrode or a center electrode. It is a thing.

【0002】[0002]

【従来の技術】図9は、従来の圧接型半導体装置の構造
を示す縦断面図である。同図において、各参照符号は次
のものを示す。即ち、1はカソード電極,2はアノード
電極、4はカソード熱補償板、3はアノード熱補償板、
8は、両熱補償板3,4を介して両電極1,2に圧接さ
れた半導体基体、6はセンターゲート電極、7は、外部
より入力されたゲート信号を伝達するゲートリード線、
5は圧接型半導体装置を気密に封止する絶縁筒である。
2. Description of the Related Art FIG. 9 is a vertical sectional view showing the structure of a conventional pressure contact type semiconductor device. In the figure, each reference numeral indicates the following. That is, 1 is a cathode electrode, 2 is an anode electrode, 4 is a cathode heat compensation plate, 3 is an anode heat compensation plate,
Reference numeral 8 is a semiconductor substrate pressed against both electrodes 1 and 2 via both heat compensation plates 3 and 4, 6 is a center gate electrode, 7 is a gate lead wire for transmitting a gate signal input from the outside,
Reference numeral 5 is an insulating cylinder for hermetically sealing the pressure contact type semiconductor device.

【0003】ゲートリード線7の一端はセンターゲート
電極6の外周面とろう付けにより固着され、その他端は
絶縁筒5内の貫通孔に挿入されて、ろう付け固定されて
いる。
One end of the gate lead wire 7 is fixed to the outer peripheral surface of the center gate electrode 6 by brazing, and the other end is inserted into a through hole in the insulating cylinder 5 and fixed by brazing.

【0004】センターゲート電極6とゲートリード線7
との取り付け部9を明確に示すために、それらの側面図
及び平面図を、それぞれ図10および図11に示す。
Center gate electrode 6 and gate lead wire 7
In order to clearly show the mounting portion 9 of the and, their side and plan views are shown in FIGS. 10 and 11, respectively.

【0005】尚、ゲートリード線7は、その断面が円形
状の金属導体棒(丸棒)であり、例えば、Agから成
る。
The gate lead wire 7 is a metal conductor rod (round bar) having a circular cross section, and is made of, for example, Ag.

【0006】次に、同装置の動作について説明する。外
部から、カソード電極1及びアノード電極2を圧接する
ことで、カソード電極1、アノード電極2、カソード熱
補償板4、アノード熱補償板3及び半導体基体8が、接
触状態となる。これにより、外部のゲート信号がゲート
リード線7からセンターゲート電極6へと伝わり、半導
体基体8内にゲート信号が送られることとなる。このと
き、ゲート信号がオン信号である場合には、半導体基体
8の各セグメントが導通状態になり、アノード電極2か
らカソード電極1へと、主電流ないしは陽極電流を流す
ことができる。
Next, the operation of the apparatus will be described. By press-contacting the cathode electrode 1 and the anode electrode 2 from the outside, the cathode electrode 1, the anode electrode 2, the cathode heat compensation plate 4, the anode heat compensation plate 3, and the semiconductor substrate 8 are brought into contact with each other. As a result, the external gate signal is transmitted from the gate lead wire 7 to the center gate electrode 6, and the gate signal is sent into the semiconductor substrate 8. At this time, when the gate signal is an ON signal, each segment of the semiconductor substrate 8 becomes conductive, and a main current or an anode current can flow from the anode electrode 2 to the cathode electrode 1.

【0007】また、逆に、ゲート信号がオフ信号である
場合には、半導体基体8が阻止状態になり、この圧接型
半導体装置で以て上記電流を止めることができる。
On the contrary, when the gate signal is an off signal, the semiconductor substrate 8 is in a blocking state, and the current can be stopped by this pressure contact type semiconductor device.

【0008】以上のような動作により、この圧接型半導
体装置は、大容量の電流制御を可能にしている。
With the above-described operation, this pressure contact type semiconductor device enables large capacity current control.

【0009】[0009]

【発明が解決しようとする課題】従来の圧接型半導体装
置は以上のように構成されているので、大別して二つの
問題点が生じている。
Since the conventional pressure contact type semiconductor device is constructed as described above, there are roughly two problems.

【0010】 まず、第一は、従来の技術では、図1
0及び図11に示した様に、センターゲート電極6の側
面部ないし外周部において、ゲートリード線7をセンタ
ーゲート電極6に取り付けているため、センターゲート
電極6に入力したゲート信号が不均一に半導体基板8内
を伝わり、半導体基板8内の局所部分にゲート信号(こ
こではゲート電流)の集中が生ずる結果、半導体基板8
内の各セグメントの特性が劣化するという点である。特
に、ターンオンしずらくなり、ターンオン特性の顕著な
劣化が生じている。そのため、センターゲート構造の半
導体素子を用いた圧接型半導体装置においては、半導体
素子のオン特性の改善が要望されている。
First, in the conventional technique, as shown in FIG.
0 and FIG. 11, since the gate lead wire 7 is attached to the center gate electrode 6 at the side surface portion or the outer peripheral portion of the center gate electrode 6, the gate signal input to the center gate electrode 6 becomes uneven. As a result of being transmitted through the semiconductor substrate 8 and concentrating a gate signal (here, a gate current) in a local portion of the semiconductor substrate 8, the semiconductor substrate 8
That is, the characteristics of each of the segments are deteriorated. In particular, it becomes difficult to turn on, and the turn-on characteristics are significantly deteriorated. Therefore, in the pressure contact type semiconductor device using the semiconductor element having the center gate structure, improvement of the ON characteristics of the semiconductor element is demanded.

【0011】 第二の点は、次の通りである。もし、
センターゲート電極6とゲートリード線7とから成るゲ
ート部の抵抗ないしはインピーダンスが大きいと、ゲー
ト部を伝達するゲート信号の減衰が顕著に生ずることと
なるため、このような減衰を抑制する必要がある。この
ためには、ゲートリード線7の線径をある程度大きくし
なければならず、例えば、その線径はφ3mmに設定さ
れている。そうすると、ゲートリード線7とセンターゲ
ート電極6との取り付け部7の寸法も勢い大きく設定す
ることが必要となり、ゲートリード線のコストアップに
加えて、取り付け部7のろう付け作業の増大、ろう付け
部分のコストアップが生ずる結果、取り付け部のろう付
けの信頼性が低下してしまうという問題点が生ずる。同
様に、絶縁筒5側の取り付け部についても、そのろう付
けの信頼性が問題となる。
The second point is as follows. if,
If the resistance or impedance of the gate portion formed by the center gate electrode 6 and the gate lead wire 7 is large, the attenuation of the gate signal transmitted through the gate portion will occur remarkably, and it is necessary to suppress such attenuation. . For this purpose, the wire diameter of the gate lead wire 7 must be increased to some extent, and for example, the wire diameter is set to φ3 mm. Then, it is necessary to set the size of the mounting portion 7 between the gate lead wire 7 and the center gate electrode 6 to be large, which increases the cost of the gate lead wire and increases the brazing work of the mounting portion 7 and brazing. As a result of an increase in the cost of the part, there arises a problem that the reliability of brazing of the mounting part is reduced. Similarly, regarding the mounting portion on the insulating cylinder 5 side, the reliability of brazing becomes a problem.

【0012】この発明は、上記のような問題点を解消す
るためになされたものであり、ゲート信号の伝送時の減
衰を抑制しつつ、ゲート部をコンパクトなサイズに設定
できるとともに、半導体基体内の各セグメントに、外部
から伝送されてきたゲート信号を均一に伝えることがで
きる圧接型半導体装置ないし半導体素子を得ることを目
的としている。
The present invention has been made in order to solve the above-mentioned problems, and it is possible to set the gate portion to a compact size while suppressing the attenuation during the transmission of the gate signal, and at the same time, in the semiconductor substrate. It is an object of the present invention to obtain a pressure contact type semiconductor device or semiconductor element capable of uniformly transmitting a gate signal transmitted from the outside to each of the segments.

【0013】[0013]

【課題を解決するための手段】請求項1の発明に係る圧
接型半導体装置は、複数のセグメントがその中心軸側か
らその側面側へ向けてリング状に形成された半導体基板
と、その中心位置が前記半導体基板の一方の主面の中心
位置に一致するように、前記一方の主面上に接触・配置
されたセンターゲート電極と、前記センターゲート電極
の外周面の一部から前記センターゲート電極の前記中心
位置までに渡って前記センターゲート電極自体に形成さ
れた溝部と、前記センターゲート電極の前記中心位置に
於ける前記溝部の内面に於いてその一方の取付け部の一
端部が前記センターゲート電極に固着されれており、前
記セグメントのオン及びオフ動作を制御するためのゲー
ト信号を外部から前記センターゲート電極へ伝送するゲ
ートリード線とを備え、前記一端部を除いた前記ゲート
リード線の前記一方の取付け部を、前記溝部の他の内面
に接触すること無く、前記溝部内を前記外周面の外側へ
向けて配設している。
According to a first aspect of the present invention, there is provided a pressure contact type semiconductor device in which a plurality of segments are formed in a ring shape from a central axis side thereof to a side surface side thereof, and a central position thereof. A center gate electrode contacting and arranged on the one main surface of the semiconductor substrate so as to match the center position of the one main surface of the semiconductor substrate, and the center gate electrode from a part of the outer peripheral surface of the center gate electrode. The groove formed in the center gate electrode itself up to the center position of the center gate electrode, and one end of one of the mounting portions on the inner surface of the groove at the center position of the center gate electrode is the center gate. A gate lead wire that is fixed to the electrode and transmits a gate signal for controlling the on and off operations of the segment from the outside to the center gate electrode. For example, the one mounting portion of the gate lead wire except for the one end portion, said without contact with the other inner surface of the groove, the groove portion is disposed outward of the outer peripheral surface.

【0014】ゲート信号は、一方の取付け部の一端部の
固着部分を除いた溝部の他の内面に伝わることなく、中
心位置の溝部内面にまで外部より伝達し、その結果、半
導体基板の中心位置から外周面へ向けて放射状に均一に
半導体基板内を伝達する。このゲート信号の均一伝送化
により、センターゲート電極周辺に位置する各セグメン
トは、効率良く均一にオン動作に制御される。従って、
各セグメントの特性は飛躍的に向上される。
The gate signal is transmitted from the outside to the inner surface of the groove portion at the central position without being transmitted to the other inner surface of the groove portion except the fixed portion at the one end portion of the one mounting portion, and as a result, the central position of the semiconductor substrate. From the inside to the outer peripheral surface in a radially uniform manner within the semiconductor substrate. Due to the uniform transmission of the gate signal, each segment located around the center gate electrode is efficiently and uniformly controlled to be turned on. Therefore,
The characteristics of each segment are dramatically improved.

【0015】請求項2の発明に係る圧接型半導体装置
は、請求項1記載の圧接型半導体装置において、前記溝
部の幅及び深さをそれぞれ前記ゲートリード線の幅及び
厚みよりも大きく設定したものである。
A pressure contact type semiconductor device according to a second aspect of the present invention is the pressure contact type semiconductor device according to the first aspect, wherein the width and the depth of the groove are set to be larger than the width and the thickness of the gate lead wire, respectively. Is.

【0016】この機械的条件は、外部からのゲート信号
を、一方の取付け部の一端部の固着部分を除いた溝部の
他の内面に伝達させることなく、確実に中心位置の溝部
内面にまで伝達・供給するための条件である。つまり、
この機械的条件の設定により、ゲートリード線を、上記
固着部分を除いた溝部の他の内面に接触させることな
く、中心位置の溝部内面にまで確実に溝部内を配設する
ことが可能となり、そして、当該中心位置の溝部内面に
おいてゲートリード線をセンターゲート電極に固着する
ことが可能となる。しかも、ゲートリード線は溝部内に
完全に収容されており、圧接型半導体装置に好適なゲー
トリード線の構造をも提供可能となっている。
The mechanical condition is that the gate signal from the outside is reliably transmitted to the inner surface of the groove portion at the center position without being transmitted to the other inner surface of the groove portion except the fixed portion at the one end of the one mounting portion. -It is a condition for supplying. That is,
By setting this mechanical condition, it is possible to surely arrange the inside of the groove portion to the inner surface of the groove portion at the center position without contacting the gate lead wire with the other inner surface of the groove portion except the fixed portion, Then, it becomes possible to fix the gate lead wire to the center gate electrode on the inner surface of the groove at the center position. Moreover, since the gate lead wire is completely housed in the groove, it is possible to provide a gate lead wire structure suitable for a pressure contact type semiconductor device.

【0017】請求項3の発明に係る圧接型半導体装置
は、請求項1又は2に記載の圧接型半導体装置におい
て、前記ゲートリード線が、その他端が前記溝部より突
出した前記一方の取付け部と、前記一方の取付け部の前
記他端にその一端が繋がったリード部と、前記リード部
の他端にその一端が繋がり且つ前記一方の取付け部と同
一形状及び同一寸法の他方の取付け部とを有するものと
し、前記リード部のみを圧延によって形成したものであ
る。
A pressure contact type semiconductor device according to a third aspect of the present invention is the pressure contact type semiconductor device according to the first or second aspect, wherein the gate lead wire has the one mounting portion whose other end protrudes from the groove portion. , A lead portion whose one end is connected to the other end of the one attachment portion, and another attachment portion whose one end is connected to the other end of the lead portion and which has the same shape and size as the one attachment portion. It is assumed that only the lead portion is formed by rolling.

【0018】リード部の断面積を一方及び他方の取付け
部の断面積と同一としつつ、リード部の単位長さ当たり
の表面積を一方及び他方の取付け部のそれらよりも格段
に大きくすることができる。その結果、表皮効果によ
り、ゲートリード線の抵抗ないしインピーダンスを格段
に低減することが出来る。その結果、ゲートリード線上
を伝達するときのゲート信号の減衰を充分に抑制するこ
とが出来る。
The surface area per unit length of the lead portion can be made significantly larger than those of the one and the other mounting portions while the sectional area of the lead portion is the same as that of the one and the other mounting portions. . As a result, the resistance or impedance of the gate lead wire can be significantly reduced due to the skin effect. As a result, it is possible to sufficiently suppress the attenuation of the gate signal when transmitting on the gate lead wire.

【0019】従って、このゲートリード線の抵抗の低減
化に応じて、ゲートリード線の一方及び他方の取付け部
の寸法を更に小さく設定することが可能となる。この結
果、ゲートリード線のコスト低減が可能になると共に、
ゲートリード線の一方の取付け部とセンターゲート電極
の中心位置の溝部内面との固着面積も小さく設定するこ
とが可能となり、この固着作業の容易化、コスト低減を
図ることができ、且つこの固着部分に於ける信頼性を飛
躍的に向上させることができる。
Therefore, in accordance with the reduction of the resistance of the gate lead wire, it is possible to set the size of one and the other mounting portion of the gate lead wire to be smaller. As a result, it is possible to reduce the cost of the gate lead wire and
It is possible to set a small fixing area between the one mounting portion of the gate lead wire and the inner surface of the groove portion at the center position of the center gate electrode. This fixing work can be facilitated and the cost can be reduced. The reliability can be dramatically improved.

【0020】請求項4の発明に係る圧接型半導体装置
は、請求項3記載の圧接型半導体装置において、前記リ
ード部の圧延方向を前記半導体基板の前記一方の主面の
法線方向に設定したものである。
A pressure contact type semiconductor device according to a fourth aspect of the present invention is the pressure contact type semiconductor device according to the third aspect, wherein the rolling direction of the lead portion is set in the direction normal to the one main surface of the semiconductor substrate. It is a thing.

【0021】これにより、圧接型半導体装置に好適なゲ
ートリード線の構造を提供することが可能となる。
This makes it possible to provide a gate lead wire structure suitable for a pressure contact type semiconductor device.

【0022】請求項5の発明に係る圧接型半導体装置
は、請求項4記載の圧接型半導体装置において、前記セ
ンターゲート電極の形成部分を除いた前記一方の主面の
所定部分上に配置された第1熱補償板と、前記第1熱補
償板を介して前記半導体基板の前記一方の主面を圧接す
る第1電極とを更に備えており、前記第1熱補償板に対
面した前記第1電極の裏面側に、前記センターゲート電
極と前記一方の取付け部と前記リード部とに接触しない
ようにその形状及び寸法が設定された別の溝部を形成し
たものである。
A pressure contact type semiconductor device according to a fifth aspect of the present invention is the pressure contact type semiconductor device according to the fourth aspect, wherein the pressure contact type semiconductor device is disposed on a predetermined portion of the one main surface excluding a portion where the center gate electrode is formed. It further comprises a first heat compensating plate, and a first electrode that press-contacts the one main surface of the semiconductor substrate via the first heat compensating plate, and the first electrode facing the first heat compensating plate. On the back surface side of the electrode, another groove portion whose shape and size are set so as not to contact the center gate electrode, the one mounting portion and the lead portion is formed.

【0023】別の溝部の幅をも小さくすることができ、
別の溝部形成に要するコストを低減することができると
共に、第1熱補償板を介した、半導体基板の一方の主面
と第1電極との接触面積を増大させることができる。
The width of another groove portion can be reduced,
The cost required for forming another groove can be reduced, and the contact area between one main surface of the semiconductor substrate and the first electrode via the first heat compensating plate can be increased.

【0024】請求項6の発明に係る圧接型半導体装置
は、請求項5記載の圧接型半導体装置において、前記半
導体基板の他方の主面上に配置された第2熱補償板と、
前記第2熱補償板を介して前記半導体基板の前記他方の
主面を圧接する第2電極と、前記第1電極と前記第2電
極のそれぞれの側面に固着された絶縁筒とを更に備えて
おり、前記ゲートリード線の前記他方の取付け部を前記
絶縁筒に固着したものである。
A pressure contact type semiconductor device according to a sixth aspect of the present invention is the pressure contact type semiconductor device according to the fifth aspect, wherein a second heat compensation plate is disposed on the other main surface of the semiconductor substrate.
It further comprises a second electrode that press-contacts the other main surface of the semiconductor substrate via the second heat compensating plate, and insulating cylinders fixed to respective side surfaces of the first electrode and the second electrode. And the other mounting portion of the gate lead wire is fixed to the insulating cylinder.

【0025】ゲートリード線の他方の取付け部の寸法を
小さく設定することが可能となる結果、他方の取付け部
と絶縁筒との固着部分の面積を縮少化することができ、
この固着作業の容易化、コスト低減を図ることができ、
以て当該固着部分の信頼性を格段に向上させることがで
きる。
Since the size of the other mounting portion of the gate lead wire can be set small, the area of the fixed portion between the other mounting portion and the insulating cylinder can be reduced,
This fixing work can be facilitated and costs can be reduced,
Therefore, the reliability of the fixed portion can be significantly improved.

【0026】請求項7の発明に係る圧接型半導体装置
は、複数のセグメントがその中心軸側からその側面側へ
向けてリング状に形成された半導体基板と、その中心位
置が前記半導体基板の一方の主面の中心位置に一致する
ように、前記一方の主面上に接触・配置されたセンター
ゲート電極と、一方及び他方の取付け部と、前記一方及
び他方の取付け部を繋ぎ合わすリード部とを有し、前記
一方の取付け部の一端部が前記センターゲート電極に固
着されており、しかも前記セグメントのオン及びオフ動
作を制御するためのゲート信号を前記センターゲート電
極へ伝送するゲートリード線とを備えており、前記ゲー
トリード線の前記リード部のみは圧延によって形成され
ている。
According to a seventh aspect of the present invention, there is provided a pressure contact type semiconductor device in which a plurality of segments are formed in a ring shape from the central axis side to the side surface side of the semiconductor substrate and the center position is one of the semiconductor substrates. A center gate electrode that is in contact with and arranged on the one main surface so as to match the center position of the main surface, one and the other mounting portions, and a lead portion that connects the one and the other mounting portions. A gate lead wire having one end of the one attachment portion fixed to the center gate electrode and transmitting a gate signal for controlling the on and off operations of the segment to the center gate electrode. And only the lead portion of the gate lead wire is formed by rolling.

【0027】リード部の断面積を一方の取付け部の断面
積と同一としつつ、リード部の単位長さ当たりの表面積
を一方の取付け部のそれよりも格段に大きくすることが
できる。その結果、表皮効果により、ゲートリード線の
抵抗ないしインピーダンスを格段に低減することが出来
る。その結果、ゲートリード線上を伝達するときのゲー
ト信号の減衰を充分に抑制することが出来る。
While the cross-sectional area of the lead portion is the same as the cross-sectional area of one mounting portion, the surface area per unit length of the lead portion can be made significantly larger than that of one mounting portion. As a result, the resistance or impedance of the gate lead wire can be significantly reduced due to the skin effect. As a result, it is possible to sufficiently suppress the attenuation of the gate signal when transmitting on the gate lead wire.

【0028】従って、このゲートリード線の抵抗の低減
化に応じて、ゲートリード線の一方及び他方の取付け部
の寸法を共に更に小さく設定することが可能となる。こ
の結果、ゲートリード線のコスト低減が可能になると共
に、ゲートリード線の一方の取付け部とセンターゲート
電極との固着面積も小さく設定することが可能となり、
この固着作業の容易化、コスト低減を図ることができ、
以てこの固着部分に於ける信頼性を飛躍的に向上させる
ことができる。
Therefore, in accordance with the reduction of the resistance of the gate lead wire, it is possible to further reduce the size of one and the other mounting portion of the gate lead wire. As a result, it is possible to reduce the cost of the gate lead wire, and it is also possible to set the fixing area between the one mounting portion of the gate lead wire and the center gate electrode to be small.
This fixing work can be facilitated and costs can be reduced,
As a result, the reliability of this fixed portion can be dramatically improved.

【0029】請求項8の発明に係る半導体素子は、複数
のセグメントがその中心軸側からその側面側へ向けてリ
ング状に形成された半導体基板と、前記半導体基板の一
方の主面の中心位置より当該主面の外周側へ向けて前記
一方の主面上に接触・配置された、所定の径と所定の厚
みを有するセンター電極と、前記センター電極の外周面
の一部から前記中心位置までに渡って前記センター電極
自体に形成された溝部と、前記中心位置に於ける前記溝
部の内面に於いて前記センター電極と固着され且つ前記
溝部内を非接触で前記センター電極の外周面の外側まで
配設された、金属体のリード線とを備えており、(前記
溝部の幅)>(前記リード線の幅)及び(前記溝部の深
さ)>(前記リード線の厚み)の関係が成立する。
According to an eighth aspect of the present invention, there is provided a semiconductor element in which a plurality of segments are formed in a ring shape from a central axis side thereof to a side surface side thereof, and a central position of one main surface of the semiconductor substrate. From a part of the outer peripheral surface of the center electrode to the center position, a center electrode having a predetermined diameter and a predetermined thickness, which is contacted and arranged on the one main surface toward the outer peripheral side of the main surface. A groove formed in the center electrode itself, and fixed to the center electrode on the inner surface of the groove at the center position and contacting the inside of the groove to the outside of the outer peripheral surface of the center electrode. It is provided with a metal lead wire, and the relationship of (width of the groove)> (width of the lead wire) and (depth of the groove)> (thickness of the lead wire) is established. To do.

【0030】これにより、請求項1,2と同一の作用・
効果が奏せられる。
As a result, the same operation as in claims 1 and 2
It is effective.

【0031】請求項9の発明に係る半導体素子は、請求
項8記載の半導体素子において、前記リード線の一部
を、前記中心位置に於ける前記溝部の前記内面に固着さ
れ且つ前記溝部内に配設された部分と比較して、断面積
が同じで且つ単位長さ当たりの表面積が大きくなるよう
に形成している。
A semiconductor element according to a ninth aspect of the present invention is the semiconductor element according to the eighth aspect, wherein a part of the lead wire is fixed to the inner surface of the groove portion at the central position and is provided in the groove portion. It is formed so that the cross-sectional area is the same and the surface area per unit length is larger than that of the arranged portion.

【0032】これにより、請求項3と同一の作用・効果
が奏せられる。
As a result, the same action and effect as the third aspect can be obtained.

【0033】[0033]

【発明の実施の形態】この発明では、外周ゲート型の半
導体素子と同様の発想に基づく、従来のセンターゲート
型のゲート部の構成を否定している。即ち、センターゲ
ート電極の外周面の一部から半導体基板の中心軸ないし
はその主面の中心位置までに渡って、センターゲート電
極自体に溝部を形成し、上記中心位置に於ける溝部の内
面においてのみ、金属体のゲートリード線の取り付け部
をセンターゲート電極に取り付ける。この場合、(溝部
の幅)>(ゲートリード線の幅)及び(溝部の深さ)>
(ゲートリード線の厚み)という関係が成立するよう
に、溝部を形成する。そして、取り付け部を除いたゲー
トリード線の部分を、上記取り付け部と比較して、断面
積が同じで且つ単位長さ当たりの表面積が大きくなるよ
うに形成している。具体的には、以下の通りである。
BEST MODE FOR CARRYING OUT THE INVENTION The present invention denies the configuration of a conventional center gate type gate portion based on the same idea as that of a peripheral gate type semiconductor element. That is, a groove is formed in the center gate electrode itself from a part of the outer peripheral surface of the center gate electrode to the central position of the semiconductor substrate or the central position of its main surface, and only on the inner surface of the groove at the central position. , Attach the metal gate lead wire attachment part to the center gate electrode. In this case, (groove width)> (gate lead width) and (groove depth)>
The groove is formed so that the relationship of (thickness of gate lead wire) is established. Then, the portion of the gate lead wire excluding the attachment portion is formed so as to have the same cross-sectional area and a larger surface area per unit length as compared with the attachment portion. Specifically, it is as follows.

【0034】尚、ここでは、一例として、ゲートターン
オフ(GTO)サイリスタを半導体素子とする場合につ
いて説明する。勿論、GTOサイリスタに代えて、3層
構造のバイポーラトランジスタやIGBTを半導体素子
として用いることもできる。IGBTやnpnトランジ
スタの場合には、エミッタが第1電極,コレクタが第2
電極に該当することとなる。但し、バイポーラトランジ
スタのベースは、ここでいうセンターゲート電極に該当
する。
Here, as an example, a case where a gate turn-off (GTO) thyristor is used as a semiconductor element will be described. Of course, instead of the GTO thyristor, a bipolar transistor having a three-layer structure or an IGBT can be used as a semiconductor element. In the case of an IGBT or npn transistor, the emitter is the first electrode and the collector is the second electrode.
It corresponds to an electrode. However, the base of the bipolar transistor corresponds to the center gate electrode here.

【0035】(実施の形態1)図1は、圧接型半導体装
置20の構造を示す断面図である。図1において、参照
符号11は、径2Rの円柱類似の形状のカソード電極
(第1電極),12はカソード電極11と同一形状、同
一寸法のアノード電極(第2電極)、14は、センター
ゲート電極との接触部分を除いた、半導体基板の一方の
主面(第1主面)27の所定部分上に配置されたリング
状のカソード熱補償板(第1熱補償板)、13は、半導
体基板の他方の主面(第2主面)28上に全面的に配置
された円板形のアノード熱補償板(第2熱補償板)、1
8は、両熱補償板14,13のそれぞれを介して両電極
11,12の各々に圧接された、径2Rの円柱形状の半
導体基板、16は、その中心位置が半導体基板1の中心
軸31上にあり且つ同基板1の一方の主面27の中心位
置に一致するように、一方の主面27上に接触・配置さ
れた、XY断面が半径rの円を成すセンターゲート電
極、17は、外部から入力されたゲート信号(ここで
は、ゲート電流)を伝送するゲートリード線、15は、
フランジ29を有し、フランジ29を介してカソード電
極14及びアノード電極12に固着された、絶縁筒であ
る。本圧接型半導体装置20の半導体素子(GTO素
子)は、絶縁筒15によって気密封止されている。
(Embodiment 1) FIG. 1 is a sectional view showing the structure of a pressure contact type semiconductor device 20. In FIG. 1, reference numeral 11 is a cathode electrode (first electrode) having a cylindrical shape with a diameter of 2R, 12 is the same shape as the cathode electrode 11, an anode electrode (second electrode) having the same size, and 14 is a center gate. A ring-shaped cathode heat compensating plate (first heat compensating plate) 13 disposed on a predetermined portion of one main surface (first main surface) 27 of the semiconductor substrate, excluding the contact portion with the electrode, is a semiconductor. A disk-shaped anode heat compensating plate (second heat compensating plate) entirely arranged on the other main surface (second main surface) 28 of the substrate,
Reference numeral 8 denotes a cylindrical semiconductor substrate having a diameter of 2R, which is pressed against each of the electrodes 11 and 12 through each of the thermal compensating plates 14 and 13, and 16 has a center position of the central axis 31 of the semiconductor substrate 1. A center gate electrode 17 having an XY cross section forming a circle having a radius r, which is in contact with and placed on one main surface 27 of the main surface 27 so as to be on the same position as the center of one main surface 27 of the substrate 1, , A gate lead wire for transmitting a gate signal (here, a gate current) inputted from the outside, 15 is
It is an insulating cylinder having a flange 29 and fixed to the cathode electrode 14 and the anode electrode 12 via the flange 29. The semiconductor element (GTO element) of the press-contact type semiconductor device 20 is hermetically sealed by the insulating cylinder 15.

【0036】又、40は、パッシベーション用のシリコ
ーンゴム等から成るモールド成形体である。半導体基板
18の側面部18Sは、このモールド成形体40に嵌合
されている。
Further, 40 is a molded body made of silicone rubber or the like for passivation. The side surface portion 18S of the semiconductor substrate 18 is fitted into the molded body 40.

【0037】半導体基板18は、例えばシリコンウェハ
を母材としており、その中心軸31側からその外周面な
いし側面部18S側へ向けてリング状に形成された、複
数個のGTOサイリスタのセグメントを有している。そ
こで、これらのセグメントの構造を示すために、半導体
基板18の縦断面(YZ平面)構造を図2に模式的に示
す。
The semiconductor substrate 18 is, for example, a silicon wafer as a base material, and has a plurality of GTO thyristor segments formed in a ring shape from the central axis 31 side toward the outer peripheral surface or the side surface portion 18S side. doing. Therefore, in order to show the structure of these segments, the vertical cross-section (YZ plane) structure of the semiconductor substrate 18 is schematically shown in FIG.

【0038】同図に示す通り、同基板18は、順次に積
層されたp層34,n層35,p層36及びn層38を
有している。そして、p層36の露出表面上には、セン
ターゲート電極16に対応して、センターゲート層37
が形成されており、その中心軸は中心軸31と一致す
る。又、各n層38の表面上にも、カソード層32がそ
れぞれ形成されている。更に、p層34の裏面上には、
アノード層33が全面的に形成されている。そして、セ
ンターゲート層37はセンターゲート電極16と電気的
に接触しており、各カソード層32は、カソード電極1
1が外力の印加に応じてカソード熱補償板14を介して
半導体基板18の一方の主面27を圧接することによっ
て、同板14を介してカソード電極11と電気的に接続
される。又、アノード層33も、アノード電極12が外
力印加に応じてアノード熱補償板13を介して他方の主
面28を圧接することによって、同板13を介してアノ
ード電極12と電気的に接続される。従って、一方の主
面27は、ゲート層37及び各カソード層32の露出し
た上側表面によって形成され、一方の主面27と略平行
な他方の主面28は、アノード層32の露出した下側表
面によって形成されていると言える。
As shown in the figure, the substrate 18 has a p-layer 34, an n-layer 35, a p-layer 36 and an n-layer 38 which are sequentially laminated. Then, on the exposed surface of the p layer 36, the center gate layer 37 corresponding to the center gate electrode 16 is formed.
Is formed, and its central axis coincides with the central axis 31. Further, the cathode layer 32 is also formed on the surface of each n layer 38. Furthermore, on the back surface of the p layer 34,
The anode layer 33 is formed on the entire surface. The center gate layer 37 is in electrical contact with the center gate electrode 16, and each cathode layer 32 is connected to the cathode electrode 1.
1 is pressed against one main surface 27 of the semiconductor substrate 18 via the cathode heat compensating plate 14 in response to the application of an external force, and is electrically connected to the cathode electrode 11 via the plate 14. Further, the anode layer 33 is also electrically connected to the anode electrode 12 via the anode heat compensating plate 13 and the other main surface 28 by pressure contact with the anode layer 33 according to the external force application. It Therefore, one main surface 27 is formed by the exposed upper surfaces of the gate layer 37 and each cathode layer 32, and the other main surface 28 substantially parallel to the one main surface 27 is the exposed lower surface of the anode layer 32. It can be said that it is formed by the surface.

【0039】参照符号36は、中心軸31側から外周面
18S側へ所定の間隔ごとにリング状に形成されている
各セグメントを示している。
Reference numeral 36 indicates each segment formed in a ring shape from the central axis 31 side to the outer peripheral surface 18S side at predetermined intervals.

【0040】次に、センターゲート電極16の構造につ
いて詳述する。図3は、センターゲート電極16のみを
描いた斜視図であり、ゲートリード線17を同電極16
に取り付ける前の状態に相当する。同図に示す通り、セ
ンターゲート電極16は高さないし厚みHの金属体であ
り、その中心位置Oは、一方の主面27の中心位置に対
応する。
Next, the structure of the center gate electrode 16 will be described in detail. FIG. 3 is a perspective view showing only the center gate electrode 16, and the gate lead wire 17 is shown in FIG.
It corresponds to the state before it is attached to. As shown in the figure, the center gate electrode 16 is a metal body having a height H or a height H, and its center position O corresponds to the center position of one main surface 27.

【0041】センターゲート電極16自体に、斜めに傾
斜加工された側面25Sを除いた円柱形状側面25の一
部から同電極16の中心位置Oまでに渡って、溝部30
が形成されている。同溝部30は、幅W,深さD及び長
さLの溝であり、中心位置Oにおける内面S1と他の3
つの内面S2〜S4とから成る。各内面S1〜S3は、
底面たる内面S4に対し略垂直に交差する。参照符号2
6は外周である。
In the center gate electrode 16 itself, a groove 30 extends from a part of the cylindrical side surface 25 excluding the side surface 25S obliquely inclined to the center position O of the electrode 16.
Are formed. The groove portion 30 is a groove having a width W, a depth D, and a length L, and has the inner surface S1 at the center position O and the other three.
It consists of two inner surfaces S2 to S4. Each inner surface S1 to S3 is
It intersects substantially perpendicularly to the inner surface S4 that is the bottom surface. Reference code 2
6 is the outer circumference.

【0042】同溝部30の寸法は、ゲートリード線17
の一方の取り付け部19の寸法との関係で、次の条件を
満足するように設定されている。即ち、一方の取り付け
部19の幅及び厚みをそれぞれW0,D0として記載す
ると(図4,図5参照)、W>W0及びD>D0の関係
が成立する。この条件関係の設定により、後述するよう
に、ゲートリード線17の一方の取り付け部19の内、
その一端とその周辺の固着に要する部分とからなる一端
部41(図5参照)のみをセンターゲート電極16に固
着し、一方の取り付け部19のその他の部分を、溝部3
0の他の内面S2〜S4のいずれとも非接触の状態で、
しかも当該一方の取り付け部19が溝部30内に完全に
包含されるように、溝部30内に配設することが可能と
なる。勿論、上記条件関係を満たさなくとも、そのよう
に非接触で一方の取り付け部を配設することも可能であ
ろうが、そのような場合には、一方の取り付け部の一部
が溝部30よりZ方向にはみ出すこととなるので、その
ような例は圧接型半導体装置への適用という点では、好
ましくない。
The dimensions of the groove 30 are the same as those of the gate lead wire 17.
It is set so as to satisfy the following condition in relation to the size of the one mounting portion 19. That is, if the width and the thickness of the one mounting portion 19 are described as W0 and D0, respectively (see FIGS. 4 and 5), the relationship of W> W0 and D> D0 is established. By setting this condition relationship, as will be described later, in one of the attachment portions 19 of the gate lead wire 17,
Only one end portion 41 (see FIG. 5) consisting of one end thereof and a portion necessary for fixing the periphery thereof is fixed to the center gate electrode 16, and the other portion of the one mounting portion 19 is fixed to the groove portion 3
0 in the non-contact state with any of the other inner surfaces S2 to S4,
Moreover, it is possible to dispose the one mounting portion 19 in the groove portion 30 so that the one mounting portion 19 is completely included in the groove portion 30. Of course, even if the above condition is not satisfied, it may be possible to dispose one of the mounting portions in such a non-contact manner. Since it protrudes in the Z direction, such an example is not preferable in terms of application to a pressure contact type semiconductor device.

【0043】次に、ゲートリード線17の構造と、その
センターゲート電極16への取り付け方法ないし取り付
け構造について説明する。図4及び図5は、共にセンタ
ーゲート電極16とゲートリード線17とを抽出して描
いた図であり、それぞれ側面図及び平面図に該当する。
Next, the structure of the gate lead wire 17 and its mounting method or structure on the center gate electrode 16 will be described. 4 and 5 are diagrams in which the center gate electrode 16 and the gate lead wire 17 are extracted and drawn, and correspond to a side view and a plan view, respectively.

【0044】両図において、ゲートリード線17は、一
方の取り付け部19,リード部22及び他方の取り付け
部21の3つの部分から成る。一方の取り付け部19
は、溝部30内にその一部(長さLに当たる部分)が配
設され且つセンターゲート電極16に固着されて支持さ
れる部分であり、他方の取り付け部21は、絶縁筒15
内に設けられた貫通穴43内にその一部が固着されて支
持される部分である。ここでは、両取り付け部19,2
1は、同一形状,同一寸法として形成される。
In both figures, the gate lead wire 17 is composed of three parts, one mounting part 19, a lead part 22 and the other mounting part 21. One mounting portion 19
Is a portion of which a portion (a portion corresponding to the length L) is disposed in the groove portion 30 and which is fixed and supported by the center gate electrode 16, and the other attaching portion 21 is the insulating cylinder 15
This is a part that is fixedly supported in a through hole 43 provided inside. Here, both attachment parts 19 and 2
1 has the same shape and the same size.

【0045】他方、リード部22は、その一端が溝部3
0の外周面25の切り口より突出した一方の取り付け部
19の他端とつながり、その他端が他方の取り付け部2
1とつながった、連結部分である。そして、リード部2
2のみが予め圧延によって薄い平板状の形状に形成され
ている。その圧延方向は、ここでは、一方の主面27の
法線方向、即ちZ方向とされている。Z方向に圧延方向
を設定することによって、後述するカソード電極11の
裏面11S側に設けられる溝部の幅を小さく設定するこ
とが可能となる。リード部22の長さ、幅及び厚みは、
それぞれL1,W1及びD1であり、W1<<W0及び
D1>>D0の関係が成立する。
On the other hand, one end of the lead portion 22 has the groove portion 3
0 is connected to the other end of one mounting portion 19 protruding from the cut end of the outer peripheral surface 25 and the other end is the other mounting portion 2
It is a connecting part that is connected to 1. And the lead portion 2
Only 2 is previously formed into a thin flat plate shape by rolling. Here, the rolling direction is the normal direction of the one main surface 27, that is, the Z direction. By setting the rolling direction in the Z direction, it is possible to set the width of the groove portion provided on the back surface 11S side of the cathode electrode 11 to be described later to be small. The length, width and thickness of the lead portion 22 are
L1, W1 and D1, respectively, and the relationship of W1 << W0 and D1 >> D0 is established.

【0046】ゲートリード線17の材質としては、抵抗
率が小さくて信頼性のある金属体を用いる必要がある。
そのような好適な材料の一つとして、ここでは、Agを
ゲートリード線17として用いている。
As the material of the gate lead wire 17, it is necessary to use a reliable metal body having a low resistivity.
As one of such suitable materials, Ag is used here as the gate lead wire 17.

【0047】圧延を施す前のゲートリード線17の形状
としては、様々なものを用いることが可能であるが、例
えば角棒を用いてもよいし、又は丸棒を用いてもよい。
ここでは、直径φの丸棒をゲートリード線17の母材と
して用いている。従って、丸棒利用の場合には、一方及
び他方の取り付け部19,21は、共に長さL0,XZ
断面形状が直径φの円となる円柱形状となり、上記幅W
0及び厚みD0は、共に上記丸棒の直径φに等しくなる
(W0=D0=φ)。尚、角材利用のときには、両取り
付け部19,21の形状は、幅W0,厚みD0,長さL
の直方体状となる。
As the shape of the gate lead wire 17 before rolling, various shapes can be used, but for example, a square bar or a round bar may be used.
Here, a round bar having a diameter φ is used as a base material of the gate lead wire 17. Therefore, in the case of using the round bar, the one and the other mounting portions 19 and 21 are both lengths L0 and XZ.
The cross-sectional shape becomes a circular cylinder with a diameter of φ, and the width W
0 and the thickness D0 are both equal to the diameter φ of the round bar (W0 = D0 = φ). When using a square bar, the shapes of both attachment parts 19 and 21 are width W0, thickness D0, and length L.
It becomes a rectangular parallelepiped shape.

【0048】又、図1では図示を省略しているが、図4
では図示している様に、リード部22の表面全体はチュ
ーブ23で被覆されている。
Although not shown in FIG. 1, FIG.
Then, as shown in the figure, the entire surface of the lead portion 22 is covered with the tube 23.

【0049】以上のように、ゲートリード線17のリー
ド部22のみをZ方向に圧延して形成しているので、リ
ード部22のXZ断面の断面積を両取り付け部19,2
1のXZ断面積と同一に維持しつつ、リード部22の単
位長さ当たりの表面積を、両取り付け部19,21のそ
れらよりも十分に大きく設定することができる。例え
ば、従来の構造を用いるときは、上記リード部22に対
応する部分の長さを33.5mm,直径φを2.5mm
とすると、その表面積は263mm2であるが、ここで
は、リード部22の長さL1を33.5mm,幅W1を
1.0mm,厚みD1を5.3mmに、従って、その表
面積を442mm2に設定している。その結果、当該ゲ
ートリード線17にゲート信号、即ちゲート電流を外部
より入力する場合には、表面積が格段に増大したリード
部22において、いわゆる表皮効果が生じ、ゲート信号
の伝送量の増大、従ってゲート信号の減衰量が十分に抑
制されることとなる。このように、断面積を変更するこ
となく表面積を拡大する形状にゲートリード線17を加
工することで、ゲートリード線17の抵抗ないしインピ
ーダンスを十分に低減することができるのである。例え
ば、上記寸法例で言えば、従来の場合には抵抗率は2.
0mΩであったのが、本例では、抵抗率を1.4mΩに
まで低減できている。その改善率は30%に達してい
る。
As described above, since only the lead portion 22 of the gate lead wire 17 is formed by rolling in the Z direction, the cross-sectional area of the XZ cross section of the lead portion 22 is determined by the two mounting portions 19, 2.
It is possible to set the surface area per unit length of the lead portion 22 to be sufficiently larger than those of both attachment portions 19 and 21, while maintaining the same XZ sectional area of 1. For example, when using the conventional structure, the length of the portion corresponding to the lead portion 22 is 33.5 mm and the diameter φ is 2.5 mm.
Then, the surface area is 263 mm 2 , but here, the length L1 of the lead portion 22 is 33.5 mm, the width W1 is 1.0 mm, and the thickness D1 is 5.3 mm. Therefore, the surface area is 442 mm 2 . It is set. As a result, when a gate signal, that is, a gate current is input to the gate lead wire 17 from the outside, a so-called skin effect occurs in the lead portion 22 having a remarkably increased surface area, which increases the transmission amount of the gate signal, The amount of attenuation of the gate signal will be sufficiently suppressed. Thus, by processing the gate lead wire 17 in a shape that increases the surface area without changing the cross-sectional area, the resistance or impedance of the gate lead wire 17 can be sufficiently reduced. For example, in the case of the above dimension example, in the conventional case, the resistivity is 2.
Although it was 0 mΩ, in this example, the resistivity can be reduced to 1.4 mΩ. The improvement rate has reached 30%.

【0050】この表皮効果による低インピーダンス化
は、同時に、ゲートリード線17の両取り付け部19,
21のXZ断面形状の小型化、この例で言えば、丸棒の
径φの寸法縮小化を可能にするという効果をもたらす。
そして、この径φの縮小化は、次に述べる両取り付け部
19,21の固着化にも多大な寄与をなすのである。
The lowering of the impedance due to the skin effect is caused by the simultaneous installation of both mounting portions 19 of the gate lead wire 17,
It is possible to reduce the size of the XZ sectional shape of 21, that is, in this example, to reduce the diameter φ of the round bar.
The reduction of the diameter φ makes a great contribution to the fixation of both mounting portions 19 and 21 described below.

【0051】このようなゲートリード線17の構造の採
用により、従来、径φが3.0mm以上の丸棒をゲート
リード線として用いざるを得なかったのが、例えば、径
φが2.5mm程度の丸棒をゲートリード線17の母材
として用いることが現実に可能になった。この径φの最
小化は、ゲートリード線17自体のコスト低減という効
果をもたらす。
By adopting such a structure of the gate lead wire 17, it was conventionally necessary to use a round bar having a diameter φ of 3.0 mm or more as the gate lead wire. For example, the diameter φ is 2.5 mm. It has become practically possible to use a round bar as a base material for the gate lead wire 17. The minimization of the diameter φ brings about an effect of reducing the cost of the gate lead wire 17 itself.

【0052】次に、一方の取り付け部19とセンターゲ
ート電極16との取り付けを詳述する。図4,図5に例
示するように、一方の取り付け部19の先端ないし一端
44は、溝部30の内面S1内においてのみ、しかも内
面S1よりはみ出すことなく位置設定されて、例えば、
ろう付けにより固着される。従って、固着部分ないしろ
う付け部24は、実際上、内面S1のみならず、各内面
S2,S3の内面S1との交差線近傍にも拡がる。そう
いう意味では、一方の取り付け部19は、その一端部4
1において、センターゲート電極16と固着されている
言える。
Next, the mounting of the one mounting portion 19 and the center gate electrode 16 will be described in detail. As illustrated in FIGS. 4 and 5, the tip or one end 44 of the one mounting portion 19 is positioned only within the inner surface S1 of the groove portion 30 and does not protrude from the inner surface S1.
It is fixed by brazing. Therefore, the fixed portion or the brazing portion 24 actually spreads not only on the inner surface S1 but also in the vicinity of the intersection of the inner surfaces S2 and S3 with the inner surface S1. In that sense, the one mounting portion 19 has one end portion 4
In No. 1, it can be said that it is fixed to the center gate electrode 16.

【0053】しかも、一方の取り付け部19は、その位
置決め及びろう付けに際しては、一端部41を除いた表
面が上記固着部24を除く他の内面S2〜S4のいずれ
とも接触することなく、各内面S2〜S4に対して略並
行に溝部30内に配設されている。従って、溝部30よ
り+Z方向(上方向)に一方の取り付け部19が突出す
ることもない。しかも、D1<Dに設定されているの
で、同リード線17がカソード電極11の圧接の障害と
もならない。
Moreover, when positioning and brazing the one mounting portion 19, the surface excluding the one end portion 41 does not come into contact with any of the other inner surfaces S2 to S4 except the fixing portion 24, and the inner surfaces of the mounting portions 19 are not contacted. It is disposed in the groove 30 substantially parallel to S2 to S4. Therefore, the one mounting portion 19 does not protrude from the groove portion 30 in the + Z direction (upward direction). Moreover, since D1 <D is set, the lead wire 17 does not hinder the pressure contact of the cathode electrode 11.

【0054】このように、本構造では、ほぼセンターゲ
ート電極16の中心位置Oにおいてのみゲートリード線
17が取り付けられているので、ゲート信号として、タ
ーンオフ信号をゲートリード線17に外部の供給源、例
えばゲートドライバから入力した場合には、当該ゲート
信号はセンターゲート電極16の中心位置Oから半導体
基板18内に入力し、半導体基板18(具体的には、図
2のp層36)内を中心軸31側からその外周面18S
側へ向かって均一に放射状に伝送されることとなる。こ
れにより、ゲート信号の集中が生じなくなり、ゲート層
37周辺の各セグメント36のそれぞれに均一にゲート
信号が入力し、各セグメントは効率よくターンオンする
こととなる。即ち、各セグメントのターンオン時間は飛
躍的に短くなり、それらの電気的特性、特に、ターンオ
ン電流許容値が従来技術と比較して大幅に改善される。
例えば、本構成により、臨界オン電流の上昇率は、従来
よりも25%程、改善されている。
As described above, in this structure, since the gate lead wire 17 is attached almost only at the center position O of the center gate electrode 16, a turn-off signal as a gate signal is supplied to the gate lead wire 17 from an external source. For example, when input from the gate driver, the gate signal is input into the semiconductor substrate 18 from the center position O of the center gate electrode 16 and is centered in the semiconductor substrate 18 (specifically, the p layer 36 in FIG. 2). The outer peripheral surface 18S from the shaft 31 side
It will be uniformly and radially transmitted toward the side. As a result, concentration of the gate signal does not occur, the gate signal is uniformly input to each of the segments 36 around the gate layer 37, and each segment is efficiently turned on. That is, the turn-on time of each segment is drastically shortened, and their electrical characteristics, especially the turn-on current allowable value, are significantly improved as compared with the prior art.
For example, with this configuration, the increase rate of the critical on-current is improved by about 25% as compared with the conventional case.

【0055】以上の効果を、図6及び図7に模式的に例
示する。図6は、本発明の場合のゲート信号の伝送状態
を示す、半導体基板18の平面図であり、図7は、従来
技術の場合のゲート信号の伝送状態を示す平面図であ
る。
The above effects are schematically illustrated in FIGS. 6 and 7. FIG. 6 is a plan view of the semiconductor substrate 18 showing a gate signal transmission state according to the present invention, and FIG. 7 is a plan view showing a gate signal transmission state according to a conventional technique.

【0056】そして、以上のような固着構造において、
ゲートリード線の寸法、従って、一方の取り付け部19
の両寸法W0,D0を従来よりも小さく設定した本ゲー
トリード線17(図4,図5)を用いることにより、固
着部24のエリア面積ないし領域も小さくなり、ろう付
け作業が格段に容易なものとなり、ろう付けの信頼性も
増大する。
In the fixing structure as described above,
The size of the gate lead wire, and therefore one mounting part 19
By using the main gate lead wire 17 (FIGS. 4 and 5) in which both dimensions W0 and D0 are set smaller than in the conventional case, the area area or region of the fixing portion 24 is also reduced, and the brazing work is remarkably easy. And the reliability of brazing is increased.

【0057】逆に言えば、電気的特性改善のためには、
センターゲート電極16に溝部30を設け、中心位置の
内面S1においてのみゲートリード線17を固着させる
ことが必須となる。このとき、溝部30の寸法の低減
化、ろう付け部の信頼性の向上を図る必要がある。しか
しながら、従来仕様(図10,図11)のゲートリード
線7では、上記要請を到底満足しえない。そこで、図
4,図5のゲートリード線17を採用することが必須と
なるのである。この採用により、表皮効果を利用してイ
ンピーダンスを必要値にまで低減させつつ、上記小型化
要求に応えることが可能となる。
Conversely, in order to improve the electrical characteristics,
It is essential to form the groove 30 in the center gate electrode 16 and fix the gate lead wire 17 only on the inner surface S1 at the center position. At this time, it is necessary to reduce the size of the groove portion 30 and improve the reliability of the brazing portion. However, the conventional specifications (FIGS. 10 and 11) cannot satisfy the above requirements with the gate lead wire 7. Therefore, it is essential to adopt the gate lead wire 17 of FIGS. By adopting this, it is possible to meet the above-mentioned demand for miniaturization while reducing the impedance to a required value by utilizing the skin effect.

【0058】加えて、他方の取り付け部21の形状も従
来より小さく設定されるので(例えば、φ=2.5m
m)、同部21と貫通孔43とのろう付けにおいても、
同様の効果が得られる。
In addition, the shape of the other mounting portion 21 is set smaller than that of the conventional one (for example, φ = 2.5 m).
m), also when brazing the portion 21 and the through hole 43,
Similar effects can be obtained.

【0059】加えて、本ゲートリード線17の採用は、
図8の平面図に例示するように、カソード電極11の裏
面11S(図1)において、センターゲート電極16、
一方の取り付け部19及びリード部22に接触させずに
カソード電極16を圧接可能とするために形成された溝
部ないし切欠部(別の溝部に該当)45の幅ないし径寸
法WAを、従来よりも小さな値に設定できるという利点
をもたらす。例えば、従来では寸法WAをφ3.0mm
よりも大きくしなければならなかったのに対して、この
発明では、寸法WAをφ2.5mmよりも少し大きい値
にまで縮小化することが可能となる。
In addition, the adoption of this gate lead wire 17
As illustrated in the plan view of FIG. 8, on the back surface 11S (FIG. 1) of the cathode electrode 11, the center gate electrode 16,
The width or diameter WA of a groove or notch (corresponding to another groove) 45 formed for allowing the cathode electrode 16 to be pressure-contacted without being brought into contact with one of the mounting portion 19 and the lead portion 22 is smaller than that of the conventional one. This brings the advantage that it can be set to a small value. For example, conventionally, the dimension WA is φ3.0 mm
In contrast to this, the dimension WA can be reduced to a value slightly larger than φ2.5 mm in the present invention.

【0060】これにより、カソード電極11の加工コス
トの低減にもつながると共に、カソード電極11の裏面
11Sの表面積が増大する分だけ、カソード熱補償板1
4を介した同電極11と一方の主面27との接触面積を
増大させることが可能となる。
As a result, the processing cost of the cathode electrode 11 is reduced, and the surface area of the back surface 11S of the cathode electrode 11 is increased.
It is possible to increase the contact area between the electrode 11 and the one main surface 27 via the electrode 4.

【0061】尚、上述したゲートリード線17を従来の
センターゲート電極6(図9〜図11)の外周面に固着
するだけでも、インピーダンスの低減,ゲートリー
ド線17の一方の取り付け部19の寸法の低減、ろう
付けの容易化、信頼性の向上、ゲートリード線の母材
費の低減、という各効果を奏することができる。
By simply fixing the above-mentioned gate lead wire 17 to the outer peripheral surface of the conventional center gate electrode 6 (FIGS. 9 to 11), the impedance can be reduced and the size of one mounting portion 19 of the gate lead wire 17 can be reduced. It is possible to achieve various effects such as reduction of the cost, facilitation of brazing, improvement of reliability, and reduction of base material cost of the gate lead wire.

【0062】尚、リード部22の圧延加工によって当該
加工費が増大するが、それ以上に、ゲートリード線17
の母材費用の低減額の方が大きく、全体としてみた場合
には、本発明のゲートリード線17を採用することは、
コスト的に有利である。
Although the processing cost increases due to the rolling process of the lead portion 22, the gate lead wire 17 is further increased.
The cost of reducing the base material is larger, and when viewed as a whole, adopting the gate lead wire 17 of the present invention is
It is cost effective.

【0063】(まとめ)この圧接型半導体装置20で
は、ゲートリード線17を両端の取り付け部19,21
と中央のリード部22とから成る形状とし、リード部2
2の形状のみを、同一断面積としつつ、その単位長さ当
りの表面積を拡げるという思想の下に変更することで、
半導体基板18に、ゲート信号を伝送する時に、ゲート
リード線17で生じるインピーダンス成分を表皮効果で
小さくすることを可能としており、これによりゲート信
号の減衰を抑制することができる。
(Summary) In this pressure contact type semiconductor device 20, the gate lead wire 17 is attached to the mounting portions 19 and 21 at both ends.
And a lead portion 22 in the center,
By changing only the shape of 2 under the idea of expanding the surface area per unit length while having the same cross-sectional area,
When the gate signal is transmitted to the semiconductor substrate 18, it is possible to reduce the impedance component generated in the gate lead wire 17 by the skin effect, so that the attenuation of the gate signal can be suppressed.

【0064】また、ゲートリード線17を太くすること
なく、低インピーダンス化が図れるため、ゲートリード
線17の形状寸法の縮小化を推進することが可能とな
り、しかも、その取り付け部19の一端部のみを、セン
ターゲート電極16の略中央に配するときには、取り付
け部の固着部の信頼性、コスト低減を図りつつ、均一に
ゲート信号を半導体基板18の中央より各セグメントに
伝送することができ、半導体素子の電気的特性を格段に
改善することもできる。
Further, since the impedance can be reduced without increasing the thickness of the gate lead wire 17, it is possible to promote the reduction of the shape and size of the gate lead wire 17, and moreover, only one end portion of the mounting portion 19 thereof. Is arranged substantially in the center of the center gate electrode 16, the gate signal can be uniformly transmitted from the center of the semiconductor substrate 18 to each segment while achieving reliability and cost reduction of the fixing portion of the mounting portion. The electrical characteristics of the device can be remarkably improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の実施の形態1における圧接型半導
体装置を示す縦断面図である。
FIG. 1 is a vertical sectional view showing a pressure contact type semiconductor device according to a first embodiment of the present invention.

【図2】 半導体基板に形成されたセグメントを示す縦
断面図である。
FIG. 2 is a vertical cross-sectional view showing a segment formed on a semiconductor substrate.

【図3】 センターゲート電極の構造を示す斜視図であ
る。
FIG. 3 is a perspective view showing a structure of a center gate electrode.

【図4】 ゲート部の側面図である。FIG. 4 is a side view of a gate portion.

【図5】 ゲート部の平面図である。FIG. 5 is a plan view of a gate portion.

【図6】 ゲート信号の半導体基板内での伝達を模式的
に示す平面図である。
FIG. 6 is a plan view schematically showing transmission of a gate signal in a semiconductor substrate.

【図7】 従来のゲート信号の半導体基板内での伝達を
模式的に示す平面図である。
FIG. 7 is a plan view schematically showing transmission of a conventional gate signal in a semiconductor substrate.

【図8】 カソード電極に形成された溝部を模式的に示
す平面図である。
FIG. 8 is a plan view schematically showing a groove portion formed in a cathode electrode.

【図9】 従来の圧接型半導体装置を示す縦断面図であ
る。
FIG. 9 is a vertical sectional view showing a conventional pressure contact type semiconductor device.

【図10】 図3に設けられたゲート部の側面図であ
る。
FIG. 10 is a side view of the gate portion provided in FIG.

【図11】 従来のゲート部の平面図である。FIG. 11 is a plan view of a conventional gate portion.

【符号の説明】[Explanation of symbols]

11 カソード、12 アノード電極、13 アノード
熱補償板、14 カソード熱補償板、15 絶縁筒、1
6 センターゲート電極、17 ゲートリード線、18
半導体基体、19 一方の取り付け部、21 他方の
取り付け部、22 リード部、27 一方の主面、28
他方の主面、30 溝部、S1 内面。
11 cathode, 12 anode electrode, 13 anode heat compensator, 14 cathode heat compensator, 15 insulating tube, 1
6 Center gate electrode, 17 Gate lead wire, 18
Semiconductor substrate, 19 One mounting part, 21 Other mounting part, 22 Lead part, 27 One main surface, 28
The other main surface, 30 grooves, S1 inner surface.

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 複数のセグメントがその中心軸側からそ
の側面側へ向けてリング状に形成された半導体基板と、 その中心位置が前記半導体基板の一方の主面の中心位置
に一致するように、前記一方の主面上に接触・配置され
たセンターゲート電極と、 前記センターゲート電極の外周面の一部から前記センタ
ーゲート電極の前記中心位置までに渡って前記センター
ゲート電極自体に形成された溝部と、 前記センターゲート電極の前記中心位置に於ける前記溝
部の内面に於いてその一方の取付け部の一端部が前記セ
ンターゲート電極に固着されれており、前記セグメント
のオン及びオフ動作を制御するためのゲート信号を外部
から前記センターゲート電極へ伝送するゲートリード線
とを備え、 前記一端部を除いた前記ゲートリード線の前記一方の取
付け部は、前記溝部の他の内面に接触すること無く、前
記溝部内を前記外周面の外側へ向けて配設されている、
圧接型半導体装置。
1. A semiconductor substrate having a plurality of segments formed in a ring shape from its central axis side toward its side surface side, and its center position is aligned with the center position of one main surface of the semiconductor substrate. A center gate electrode contacting and arranged on the one main surface, and formed on the center gate electrode itself from a part of an outer peripheral surface of the center gate electrode to the center position of the center gate electrode. One end of the groove portion and the one mounting portion on the inner surface of the groove portion at the center position of the center gate electrode is fixed to the center gate electrode to control the on / off operation of the segment. A gate lead wire for transmitting a gate signal from the outside to the center gate electrode, the one of the gate lead wires excluding the one end portion. Mounting portion, without contacting the other of the inner surface of the groove, the groove portion is disposed outward of the outer peripheral surface,
Pressure contact type semiconductor device.
【請求項2】 請求項1記載の圧接型半導体装置におい
て、 前記溝部の幅及び深さはそれぞれ前記ゲートリード線の
幅及び厚みよりも大きく設定されている、圧接型半導体
装置。
2. The pressure contact type semiconductor device according to claim 1, wherein the width and the depth of the groove are set to be larger than the width and the thickness of the gate lead wire, respectively.
【請求項3】 請求項1又は2に記載の圧接型半導体装
置において、 前記ゲートリード線は、 その他端が前記溝部より突出した前記一方の取付け部
と、 前記一方の取付け部の前記他端にその一端が繋がったリ
ード部と、 前記リード部の他端にその一端が繋がり且つ前記一方の
取付け部と同一形状及び同一寸法の他方の取付け部とを
有し、 前記リード部のみは圧延によって形成されている、圧接
型半導体装置。
3. The pressure contact type semiconductor device according to claim 1, wherein the gate lead wire is provided on the one mounting portion whose other end protrudes from the groove and the other end of the one mounting portion. It has a lead part having one end connected to it, and another end part having the same shape and the same size as the one attachment part connected to the other end of the lead part, and only the lead part is formed by rolling. Pressure contact type semiconductor device.
【請求項4】 請求項3記載の圧接型半導体装置におい
て、 前記リード部の圧延方向は前記半導体基板の前記一方の
主面の法線方向に設定されている、圧接型半導体装置。
4. The pressure-contact type semiconductor device according to claim 3, wherein the rolling direction of the lead portion is set in a direction normal to the one main surface of the semiconductor substrate.
【請求項5】 請求項4記載の圧接型半導体装置におい
て、 前記センターゲート電極の形成部分を除いた前記一方の
主面の所定部分上に配置された第1熱補償板と、 前記第1熱補償板を介して前記半導体基板の前記一方の
主面を圧接する第1電極とを更に備え、 前記第1熱補償板に対面した前記第1電極の裏面側に
は、前記センターゲート電極と前記一方の取付け部と前
記リード部とに接触しないようにその形状及び寸法が設
定された別の溝部が形成されている、圧接型半導体装
置。
5. The pressure contact type semiconductor device according to claim 4, wherein a first heat compensating plate is provided on a predetermined portion of the one main surface excluding a portion where the center gate electrode is formed, and the first heat compensating plate. It further comprises a first electrode that press-contacts the one main surface of the semiconductor substrate via a compensating plate, and the center gate electrode and the center gate electrode are provided on the back surface side of the first electrode facing the first heat compensating plate. A pressure contact type semiconductor device, in which another groove portion whose shape and dimensions are set so as not to contact the one mounting portion and the lead portion is formed.
【請求項6】 請求項5記載の圧接型半導体装置におい
て、 前記半導体基板の他方の主面上に配置された第2熱補償
板と、 前記第2熱補償板を介して前記半導体基板の前記他方の
主面を圧接する第2電極と、 前記第1電極と前記第2電極のそれぞれの側面に固着さ
れた絶縁筒とを更に備え、 前記ゲートリード線の前記他方の取付け部は前記絶縁筒
に固着されている、圧接型半導体装置。
6. The pressure contact type semiconductor device according to claim 5, wherein a second heat compensating plate is disposed on the other main surface of the semiconductor substrate, and the semiconductor substrate is provided with the second heat compensating plate interposed therebetween. It further comprises a second electrode that press-contacts the other main surface, and an insulating cylinder fixed to each side surface of the first electrode and the second electrode, wherein the other mounting portion of the gate lead wire is the insulating cylinder. A pressure contact type semiconductor device fixed to the.
【請求項7】 複数のセグメントがその中心軸側からそ
の側面側へ向けてリング状に形成された半導体基板と、 その中心位置が前記半導体基板の一方の主面の中心位置
に一致するように、前記一方の主面上に接触・配置され
たセンターゲート電極と、 一方及び他方の取付け部と、前記一方及び他方の取付け
部を繋ぎ合わすリード部とを有し、前記一方の取付け部
の一端部が前記センターゲート電極に固着されており、
しかも前記セグメントのオン及びオフ動作を制御するた
めのゲート信号を前記センターゲート電極へ伝送するゲ
ートリード線とを備え、 前記ゲートリード線の前記リード部のみは圧延によって
形成されている、圧接型半導体装置。
7. A semiconductor substrate in which a plurality of segments are formed in a ring shape from the central axis side toward the side surface side thereof, and the center position of the segment matches the center position of one main surface of the semiconductor substrate. A center gate electrode that is in contact with and disposed on the one main surface, one and the other attachment portions, and a lead portion that connects the one and the other attachment portions, and one end of the one attachment portion Part is fixed to the center gate electrode,
In addition, a gate lead wire for transmitting a gate signal for controlling the ON and OFF operations of the segment to the center gate electrode, and only the lead portion of the gate lead wire is formed by rolling. apparatus.
【請求項8】 複数のセグメントがその中心軸側からそ
の側面側へ向けてリング状に形成された半導体基板と、 前記半導体基板の一方の主面の中心位置より当該主面の
外周側へ向けて前記一方の主面上に接触・配置された、
所定の径と所定の厚みを有するセンター電極と、 前記センター電極の外周面の一部から前記中心位置まで
に渡って前記センター電極自体に形成された溝部と、 前記中心位置に於ける前記溝部の内面に於いて前記セン
ター電極と固着され且つ前記溝部内を非接触で前記セン
ター電極の外周面の外側まで配設された、金属体のリー
ド線とを備え、 (前記溝部の幅)>(前記リード線の幅)及び(前記溝
部の深さ)>(前記リード線の厚み)の関係が成立す
る、半導体素子。
8. A semiconductor substrate having a plurality of segments formed in a ring shape from its central axis side toward its side surface side, and from the central position of one main surface of the semiconductor substrate toward the outer peripheral side of the main surface. Contacted and arranged on the one main surface,
A center electrode having a predetermined diameter and a predetermined thickness, a groove portion formed in the center electrode itself from a part of the outer peripheral surface of the center electrode to the center position, and the groove portion at the center position. A lead wire of a metal body, which is fixed to the center electrode on the inner surface and is arranged in the groove portion in a non-contact manner to the outside of the outer peripheral surface of the center electrode, and (width of the groove portion)> ( A semiconductor element in which the relationship of (width of lead wire) and (depth of groove portion)> (thickness of lead wire) is established.
【請求項9】 請求項8記載の半導体素子において、 前記リード線の一部は、前記中心位置に於ける前記溝部
の前記内面に固着され且つ前記溝部内に配設された部分
と比較して、断面積が同じで且つ単位長さ当たりの表面
積が大きくなるように形成されている、半導体素子。
9. The semiconductor element according to claim 8, wherein a part of the lead wire is fixed to the inner surface of the groove portion at the central position and is provided in the groove portion as compared with a portion thereof. A semiconductor device having the same cross-sectional area and having a large surface area per unit length.
JP03368796A 1996-02-21 1996-02-21 Pressure contact type semiconductor device and semiconductor element Expired - Lifetime JP3375812B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03368796A JP3375812B2 (en) 1996-02-21 1996-02-21 Pressure contact type semiconductor device and semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03368796A JP3375812B2 (en) 1996-02-21 1996-02-21 Pressure contact type semiconductor device and semiconductor element

Publications (2)

Publication Number Publication Date
JPH09232562A true JPH09232562A (en) 1997-09-05
JP3375812B2 JP3375812B2 (en) 2003-02-10

Family

ID=12393347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03368796A Expired - Lifetime JP3375812B2 (en) 1996-02-21 1996-02-21 Pressure contact type semiconductor device and semiconductor element

Country Status (1)

Country Link
JP (1) JP3375812B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016092062A (en) * 2014-10-30 2016-05-23 富士電機株式会社 Semiconductor device
CN109494206A (en) * 2017-09-12 2019-03-19 株洲中车时代电气股份有限公司 A kind of thyristor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016092062A (en) * 2014-10-30 2016-05-23 富士電機株式会社 Semiconductor device
CN109494206A (en) * 2017-09-12 2019-03-19 株洲中车时代电气股份有限公司 A kind of thyristor

Also Published As

Publication number Publication date
JP3375812B2 (en) 2003-02-10

Similar Documents

Publication Publication Date Title
US5539220A (en) Pressure contact semiconductor device in a flat package
KR100305227B1 (en) Turn-Off High Power Semiconductor Components
US4542398A (en) Semiconductor devices of multi-emitter type
CN1016298B (en) Formed top contact for non-flat semiconductor devices
US7709947B2 (en) Semiconductor device having semiconductor element with back electrode on insulating substrate
JPH0888240A (en) Pressure-bonding type semiconductor device
KR890004468B1 (en) Semiconductor device
US3457472A (en) Semiconductor devices adapted for pressure mounting
KR930011702B1 (en) High power semiconductor device
KR940008217B1 (en) Crimp-type power semiconductor device
JP3375812B2 (en) Pressure contact type semiconductor device and semiconductor element
US7253507B2 (en) Semiconductor device
JPH08241956A (en) Pressure welding housing of semiconductor element
US10249747B2 (en) Turn-off power semiconductor device with improved centering and fixing of a gate ring, and method for manufacturing the same
JPH0245334B2 (en)
US20100207234A1 (en) Semiconductor device and wire bonding method
US5821616A (en) Power MOS device chip and package assembly
US5798287A (en) Method for forming a power MOS device chip
JP4125908B2 (en) Semiconductor device
JP3000809B2 (en) Semiconductor device
JPS6127901B2 (en)
JPH0543474Y2 (en)
JPH0328518Y2 (en)
JPH0155577B2 (en)
JPH02220452A (en) Semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071129

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081129

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081129

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091129

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091129

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101129

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111129

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121129

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121129

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131129

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term