JPH0923146A - Electronic circuit - Google Patents
Electronic circuitInfo
- Publication number
- JPH0923146A JPH0923146A JP7169525A JP16952595A JPH0923146A JP H0923146 A JPH0923146 A JP H0923146A JP 7169525 A JP7169525 A JP 7169525A JP 16952595 A JP16952595 A JP 16952595A JP H0923146 A JPH0923146 A JP H0923146A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- potential
- block
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、複数の回路に電流を供
給して同時に動作させる電子回路に係り、特に半導体集
積回路上に形成された複数個の回路間で高速に信号を伝
達して動作する電子回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic circuit which supplies a current to a plurality of circuits and operates at the same time, and more particularly, transmits a signal at a high speed between a plurality of circuits formed on a semiconductor integrated circuit. An electronic circuit that operates.
【0002】[0002]
【従来の技術】電子計算機などの電子回路装置に用いら
れる半導体集積回路においては、その高速化と低消費電
力化が大きな課題である。これには使用する素子の微細
化のみならず、伝達する信号の小振幅化が有効であり、
このため相補型金属酸化膜半導体回路、いわゆるCMOS回
路では電源電圧の低電圧化が進められてきている。一
方、素子加工寸法の微細化に伴い素子耐圧が低下して来
ており、加える電源電圧を下げざるを得ない状況も生じ
て来ている。2. Description of the Related Art In a semiconductor integrated circuit used in an electronic circuit device such as an electronic computer, high speed and low power consumption are major problems. For this, it is effective not only to miniaturize the elements used, but also to reduce the amplitude of the transmitted signal,
Therefore, in the complementary metal oxide semiconductor circuits, so-called CMOS circuits, the power supply voltage is being reduced. On the other hand, the breakdown voltage of the element is decreasing with the miniaturization of the element processing size, and there is a situation in which the power supply voltage to be applied must be reduced.
【0003】この電源電圧を低電圧化するための従来技
術としては、例えば、特開平4−42566や特開平4−199
870号公報に記載されているように、集積回路外部の低
電圧電源を用いて電源を供給する、もしくは外部電源の
電圧を集積回路内部に降圧回路を設け低電圧に変換して
供給する、などの方法がある。As a conventional technique for reducing the power supply voltage, for example, Japanese Patent Laid-Open Nos. 4-42566 and 4-199 are available.
As described in Japanese Patent No. 870, the power is supplied by using a low voltage power supply outside the integrated circuit, or the voltage of the external power supply is converted into a low voltage by providing a step-down circuit inside the integrated circuit and supplied. There is a method.
【0004】[0004]
【発明が解決しようとする課題】この従来例では、回路
外部の電源装置または内部の降圧回路によって、従来よ
り低い電圧を発生する必要がある。これらに用いられる
電源回路技術では一般に、供給すべき電圧が低くなるほ
ど一定の電圧及び電流を安定に供給することが困難にな
り、電源電圧の電位ばらつきや動作中の電位変動が増加
して回路の高速動作、及び安定動作が損なわれてしまう
という問題がある。In this conventional example, it is necessary to generate a lower voltage than before by a power supply device outside the circuit or a step-down circuit inside. In the power supply circuit technology used for these, in general, it becomes more difficult to stably supply a constant voltage and current as the voltage to be supplied becomes lower, and the potential fluctuation of the power supply voltage and the potential fluctuation during operation increase and the circuit There is a problem that high-speed operation and stable operation are impaired.
【0005】本発明の目的は、この従来技術の課題を解
決し、電源電位ばらつきや変動の大きい低電圧の電源回
路もしくは降圧回路を用いることなく、低電圧かつ低消
費電力で動作する電子回路を実現することである。An object of the present invention is to solve the problems of the prior art and to provide an electronic circuit which operates at a low voltage and a low power consumption without using a low voltage power supply circuit or a step-down circuit having a large power supply potential variation or fluctuation. It is to be realized.
【0006】[0006]
【課題を解決するための手段】上記目的を達成するた
め、本発明の電子回路では、(1) 高電位側の電源端子と
低電位側の電源端子とを有する回路ブロック複数個と、
その複数個の回路ブロックに電圧/電流を供給する電源
装置とからなる電子回路において、ある回路ブロックの
低電位側の電源端子と他の回路ブロックの高電位側の電
源端子とが接続されたブロック間電位を有し、その直列
に接続された複合回路ブロックの高電位側の電源端子と
低電位側の電源端子とが電源装置に接続される。また、
(2) このような複合回路ブロックを複数個直列に接続す
る構成にしてもよい。具体的には、高電位側の電源端子
と低電位側の電源端子とを有する回路ブロック複数個
と、その複数個の回路ブロックに電流を供給する電源装
置とからなる電子回路において、ある回路ブロックの低
電位側の電源端子と他の回路ブロックの高電位側の電源
端子とが接続されたブロック間電位を有し、かつその直
列に接続された複合回路ブロックの高電位側または低電
位側の電源端子にさらに他の回路ブロックのそれぞれ低
電位側または高電位側の電源端子が直列に接続されたブ
ロック間電位を有し、その複数個のブロックが直列に接
続されてなる他の複合回路ブロックの最高電位側と最低
電位側の電源端子とが他の電源装置に接続される。To achieve the above object, in the electronic circuit of the present invention, (1) a plurality of circuit blocks having a high-potential-side power supply terminal and a low-potential-side power supply terminal,
In an electronic circuit including a power supply device that supplies voltage / current to the plurality of circuit blocks, a block in which a low potential side power supply terminal of a circuit block and a high potential side power supply terminal of another circuit block are connected. The power source terminal on the high potential side and the power source terminal on the low potential side of the composite circuit block having the inter-potential and connected in series are connected to the power supply device. Also,
(2) A plurality of such composite circuit blocks may be connected in series. Specifically, in an electronic circuit including a plurality of circuit blocks having high-potential-side power supply terminals and low-potential-side power supply terminals and a power supply device that supplies current to the plurality of circuit blocks, a circuit block Has a potential between blocks in which the low-potential-side power supply terminal and the high-potential-side power supply terminal of another circuit block are connected, and the high-potential side or low-potential side of the composite circuit block connected in series Another composite circuit block in which a plurality of blocks are connected in series to the power supply terminal having an inter-block potential in which the power supply terminals on the low potential side and the high potential side of another circuit block are connected in series The power supply terminals on the highest potential side and the lowest potential side of are connected to another power supply device.
【0007】また、(3) (1)及び(2)に記載の電子回路に
おいて、前記ブロック間電位に、電荷を蓄積するための
コンデンサを接続する。(4) (1)及び(2)に記載の電子回
路において、前記ブロック間電位に接続され、その電位
を検出するための検知回路を有する。(5) (1)及び(2)に
記載の電子回路において、前記ブロック間電位に接続さ
れ、その電位を制御するための調整回路を有する。Further, (3) in the electronic circuits described in (1) and (2), a capacitor for accumulating charges is connected to the inter-block potential. (4) In the electronic circuits described in (1) and (2), the electronic circuit includes a detection circuit that is connected to the inter-block potential and detects the potential. (5) In the electronic circuits described in (1) and (2), the electronic circuit includes an adjusting circuit connected to the inter-block potential and controlling the potential.
【0008】また、(6) (1)及び(2)に記載の電子回路に
おいて、前記直列に接続された複合回路ブロック中の異
なる電位レベルにある回路ブロック相互間の信号を、相
互に接続するための信号レベル変換回路ブロックを有す
る。(7) (1)及び(2)に記載の電子回路において、前記直
列に接続された複合回路ブロック中の回路ブロックと、
複合回路ブロック外部の回路との間の信号を、相互に接
続するための信号レベル変換回路ブロックを有する。Further, in the electronic circuits described in (6), (1) and (2), signals between circuit blocks at different potential levels in the composite circuit blocks connected in series are mutually connected. It has a signal level conversion circuit block for. (7) In the electronic circuit according to (1) and (2), a circuit block in the composite circuit block connected in series,
The composite circuit block has a signal level conversion circuit block for connecting signals to and from an external circuit.
【0009】[0009]
【作用】本発明においては、まず電子回路内の低電圧動
作可能な回路を複数のブロックに分け、そのブロック内
で個々の回路の高電位側の電源端子どうし、低電位側の
電源端子どうしをそれぞれ接続し、ブロックとしての高
電位側の電源端子、低電位側の電源端子とする。次に、
あるブロックの高電位側の電源端子と他のブロックの低
電位側の電源端子を接続することによって、ブロックを
2段直列に接続した複合ブロックとする。この複合ブロ
ックの高電位側の電源端子に他のブロックの低電位側の
電源端子を接続する、またはこの複合ブロックの低電位
側の電源端子に他のブロックの高電位側の電源端子を接
続する、などを繰り返し、ブロックを3段以上直列に接
続した複合ブロックとしても良い。最後にこのn段(n
は自然数)直列接続された複合ブロックの最高電位側の
電源端子と最低位側の電源端子の間に電源を接続し電流
を供給する。それ以外のブロック間の電源端子に電源を
接続する必要はない。According to the present invention, first, a circuit capable of operating at low voltage in an electronic circuit is divided into a plurality of blocks, and high voltage side power supply terminals and low potential side power supply terminals of the individual circuits are separated in the block. They are connected to each other to serve as a high-potential-side power supply terminal and a low-potential-side power supply terminal as a block. next,
By connecting a high-potential-side power supply terminal of a block and a low-potential-side power supply terminal of another block, the block is a two-stage serially connected composite block. Connect the low-potential-side power supply terminal of another block to the high-potential-side power supply terminal of this composite block, or connect the high-potential-side power supply terminal of another block to the low-potential-side power supply terminal of this composite block. , Etc. may be repeated to form a composite block in which three or more stages are connected in series. Finally, this n steps (n
Is a natural number) A power supply is connected between the power supply terminal on the highest potential side and the power supply terminal on the lowest potential side of the composite blocks connected in series to supply current. It is not necessary to connect the power supply to the power supply terminals between the other blocks.
【0010】これによって、個々の回路に供給される電
圧を電源電圧より小さくすることが可能であり、例えば
全ブロックの高電位側、低電位側の電源端子間のインピ
ーダンスが全て等しい場合には、ブロックに供給される
電圧は電源が供給する電圧の1/nとなる。各ブロック
に供給される電圧を変える場合には、ブロックが直列接
続される段数nを必要に応じて変えればよい。また、直
列接続された各ブロックの電源端子間のインピーダンス
は、そのブロック内の回路数や素子サイズを変えること
によって任意に設定できるので、各ブロックに供給する
電圧をブロック毎で変えることも可能である。With this, it is possible to make the voltage supplied to each circuit smaller than the power supply voltage. For example, when the impedance between the power supply terminals on the high potential side and the low potential side of all blocks is equal, The voltage supplied to the block is 1 / n of the voltage supplied by the power supply. When changing the voltage supplied to each block, the number of stages n in which the blocks are connected in series may be changed as necessary. In addition, the impedance between the power supply terminals of each block connected in series can be set arbitrarily by changing the number of circuits in the block and the element size, so the voltage supplied to each block can also be changed for each block. is there.
【0011】ただし、電子回路の動作中は上記各ブロッ
クの電源端子間のインピーダンスが動的に変化するの
で、ブロックに供給される電位が変動することがあり得
る。このため本発明では、ブロック間電位と電源間にコ
ンデンサを接続することによって変動量を低減すること
が有効である。この際、ブロック間電位に蓄積される電
荷量の回路動作による変動分が、ブロック間電位の変化
に表れない程度の大きさの容量を持つコンデンサを使用
すればよい。However, since the impedance between the power supply terminals of each block dynamically changes during the operation of the electronic circuit, the potential supplied to the block may change. Therefore, in the present invention, it is effective to reduce the fluctuation amount by connecting a capacitor between the block potential and the power supply. At this time, it is sufficient to use a capacitor having a capacitance such that a variation in the amount of charge accumulated in the inter-block potential due to the circuit operation does not appear in the change in the inter-block potential.
【0012】また、各ブロック内の回路動作に悪影響を
与えるほどブロック間電位が大きく変動することもあり
得るので、このブロック間電位の異常電位を検知する回
路を設け、使用者に異常状態を通知することが有効であ
る。これは例えば、電圧比較回路等を用い、回路動作の
影響を受けない基準電位と、ブロック間電位の電位差を
測定することで容易に実現できる。さらに、その検知回
路からの信号を受け、ブロック間電位の異常電位を調整
する回路を設けることも有効である。これは例えば、ブ
ロック間電位と電源間にインピーダンス可変の素子を接
続し、上記検知回路の出力信号によってそのインピーダ
ンスを制御することによって容易に可能である。Further, since the inter-block potential may fluctuate so much that it adversely affects the circuit operation in each block, a circuit for detecting an abnormal potential of the inter-block potential is provided to notify the user of the abnormal state. It is effective to do. This can be easily realized, for example, by using a voltage comparison circuit or the like and measuring the potential difference between the reference potential not affected by the circuit operation and the inter-block potential. Further, it is also effective to provide a circuit that receives a signal from the detection circuit and adjusts the abnormal potential of the inter-block potential. This can be easily done, for example, by connecting an impedance variable element between the block potential and the power supply and controlling the impedance by the output signal of the detection circuit.
【0013】上記直列接続した各ブロック相互間では信
号のレベルが異なるが、レベル変換回路を設けることに
よって従来の回路と同様に信号のやりとりが可能であ
る。また、本発明の電子回路と他の外部の回路、例えば
従来のCMOS回路との間の信号のやりとりについても、同
様に信号レベル変換回路を設けることによって容易に可
能である。Although the levels of the signals are different between the blocks connected in series, the signals can be exchanged by providing the level conversion circuit as in the conventional circuit. Also, signals can be easily exchanged between the electronic circuit of the present invention and another external circuit, for example, a conventional CMOS circuit, by similarly providing a signal level conversion circuit.
【0014】[0014]
【実施例】以下、本発明の実施例を、図面により詳細に
説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【0015】図1は、本発明の第1の実施例の基本構成
を示す図である。FIG. 1 is a diagram showing the basic configuration of the first embodiment of the present invention.
【0016】この図は、複数の回路からなる2個の回路
ブロック101、102を直列に接続し、電源装置103を接続
した本発明の基本構成である。このように本発明は、回
路ブロック101の低電位側の電源端子1012と回路ブロッ
ク102の高電位側の電源端子1021とを相互に接続し、か
つ回路ブロック101の高電位側の電源端子1011を電源装
置103の高電位側の端子1031に、回路ブロック102の低電
位側の電源端子1022を電源装置103の低電位側の端子103
2にそれぞれ接続する。このような構成を採ることによ
って、回路ブロック101、102には電源装置103から等し
く電流が供給されるので、ブロック間電位Vb1はブロッ
ク101のインピーダンスZ1、ブロック102のインピーダン
スZ2によって決まる値に安定し、各回路ブロックに対し
て個別に電源装置を接続する必要はない。電源装置103
の高電位側の端子1031と低電位側の端子1032の間の電圧
をVsとすると、Vb1は数1の値に定まる。This figure shows a basic configuration of the present invention in which two circuit blocks 101 and 102 each composed of a plurality of circuits are connected in series and a power supply device 103 is connected. As described above, the present invention connects the power supply terminal 1012 on the low potential side of the circuit block 101 and the power supply terminal 1021 on the high potential side of the circuit block 102 to each other, and connects the power supply terminal 1011 on the high potential side of the circuit block 101. The high potential side terminal 1031 of the power supply device 103 is connected to the low potential side power supply terminal 1022 of the circuit block 102, and the low potential side terminal 103 of the power supply device 103 is connected.
Connect to 2 respectively. By adopting such a configuration, current is equally supplied to the circuit blocks 101 and 102 from the power supply device 103, so that the inter-block potential Vb1 is stabilized at a value determined by the impedance Z1 of the block 101 and the impedance Z2 of the block 102. , It is not necessary to connect a power supply device to each circuit block individually. Power supply 103
If the voltage between the high-potential-side terminal 1031 and the low-potential-side terminal 1032 of Vs is Vs, Vb1 is set to the value of Equation 1.
【0017】 Vb1 = Vs×Z2/(Z1 + Z2) …(数1) 図2は、本発明の第2の実施例の基本構成を示す図であ
る。Vb1 = Vs × Z2 / (Z1 + Z2) (Equation 1) FIG. 2 is a diagram showing the basic configuration of the second embodiment of the present invention.
【0018】この図は、複数の回路からなる(n+1)
個(nは自然数)の回路ブロック201を直列に接続し、
電源装置203を接続した本発明の基本構成である。この
ように本発明は、複数の回路ブロックの低電位側の電源
端子と高電位側の電源端子とを相互に接続し、その(n
+1)個直列接続した複合回路ブロック202の最高電位
側の電源端子2021を電源装置203の高電位側の端子2031
に、最低電位側の電源端子2022を電源装置203の低電位
側の端子2032にそれぞれ接続する。このような構成を採
ることによって、n個の回路ブロック201には電源装置2
03から等しく電流が供給されるので、ブロック間電位Vb
21〜Vb2nは各ブロックのインピーダンスによって決まる
値に安定し、各回路ブロックに対して個別に電源装置を
接続する必要はない。n個の回路ブロック201のインピ
ーダンスが全て等しくZn、電源装置103から供給する電
圧をVsとすると、Vb21〜Vb2nは数2の値に定まる。This figure consists of a plurality of circuits (n + 1).
(N is a natural number) circuit blocks 201 are connected in series,
It is a basic configuration of the present invention in which a power supply device 203 is connected. As described above, according to the present invention, the low-potential-side power supply terminal and the high-potential-side power supply terminal of the plurality of circuit blocks are connected to each other, and (n
+1) The highest potential side power supply terminal 2021 of the composite circuit block 202 connected in series is connected to the high potential side terminal 2031 of the power supply device 203.
Then, the power supply terminal 2022 on the lowest potential side is connected to the terminal 2032 on the low potential side of the power supply device 203, respectively. By adopting such a configuration, the power supply device 2 is provided in the n circuit blocks 201.
Since the same current is supplied from 03, the block potential Vb
21 to Vb2n stabilizes at a value determined by the impedance of each block, and it is not necessary to connect a power supply device to each circuit block individually. When the impedances of the n circuit blocks 201 are all equal Zn and the voltage supplied from the power supply device 103 is Vs, Vb21 to Vb2n are set to the value of the expression 2.
【0019】 Vb21 = Vs×(n-1)/n Vb22 = Vs×(n-2)/n …(数2) : Vb2n = Vs×1/n 図12は、本発明の第3の実施例の基本構成を示す図で
ある。Vb21 = Vs × (n-1) / n Vb22 = Vs × (n-2) / n (Equation 2): Vb2n = Vs × 1 / n FIG. 12 shows a third embodiment of the present invention. It is a figure which shows the basic composition of.
【0020】この図は、複数の回路からなる(n+1)
個(nは自然数)の回路ブロック1201を直列に接続して
電源装置1203を接続した複合回路ブロック1202と、複数
の回路からなる(m+1)個(mは自然数)の回路ブロ
ック1204を直列に接続して他の電源装置1206を接続した
複合回路ブロック1205とを接続した、本発明の基本構成
である。このように本発明は、複数の回路ブロックを直
列接続した複合回路ブロック1202と、他の複数の回路ブ
ロックを直列接続した複合回路ブロック1205とに、それ
ぞれ別の電源装置1203,1206から電流を供給し、かつそ
れらを直列に接続する構成も可能である。この場合も、
ブロック間電位Vb1211〜Vb121n〜Vb1221〜Vb122mは前
記と同様各ブロックのインピーダンスによって決まる値
に安定し、電源装置を接続する必要はない。This figure consists of a plurality of circuits (n + 1)
(N is a natural number) circuit blocks 1201 are connected in series to connect a power supply device 1203, and (m + 1) (m is a natural number) circuit blocks 1204 composed of a plurality of circuits are connected in series. Then, the basic configuration of the present invention is obtained by connecting the composite circuit block 1205 to which the other power supply device 1206 is connected. As described above, according to the present invention, a composite circuit block 1202 in which a plurality of circuit blocks are connected in series and a composite circuit block 1205 in which another plurality of circuit blocks are connected in series are supplied with currents from different power supply devices 1203 and 1206, respectively. In addition, a configuration in which they are connected in series is also possible. Again,
The inter-block potentials Vb1211 to Vb121n to Vb1221 to Vb122m are stable at values determined by the impedance of each block as described above, and it is not necessary to connect a power supply device.
【0021】図3は、図1の第1の基本構成を、MOSト
ランジスタを用いて実現した場合の具体的な回路図であ
る。FIG. 3 is a specific circuit diagram when the first basic structure of FIG. 1 is realized by using MOS transistors.
【0022】回路ブロック301、302はそれぞれ複数のCM
OS回路からなり、301の低電位側の電源端子3012と302の
高電位側の電源端子3021は接続されブロック間電位Vbと
なる。301の高電位側の電源端子3011は電源装置303の高
電位側の端子3031に、302の低電位側の端子3022は電源
装置303の低電位側の端子3032にそれぞれ接続される。Each of the circuit blocks 301 and 302 has a plurality of CMs.
It is composed of an OS circuit, and the low-potential-side power supply terminal 3012 of 301 and the high-potential-side power supply terminal 3021 of 302 are connected to each other and have an inter-block potential Vb. The high-potential-side power supply terminal 3011 of 301 is connected to the high-potential-side terminal 3031 of the power supply device 303, and the low-potential-side terminal 3022 of 302 is connected to the low-potential-side terminal 3032 of the power supply device 303.
【0023】この回路が動作している時の特性として、
ブロック間電位Vbとブロック301、302のインピーダンス
Z1、Z2との関係を、横軸にVbの電位、縦軸にインピーダ
ンスを採って示すと図4(a)のグラフのようになる。ま
た、ブロック間電位Vbとブロック301、302を流れる時間
平均電流I1、I2との関係を、横軸にVbの電位、縦軸に電
流値を採って示すと図4(b)のグラフのようになる。こ
のように本発明では、ブロック間電位Vbが低下するとブ
ロック301の端子3011と3012との間の電位差が相対的に
大きくなるから図4(a)に従ってブロック301のインピー
ダンスが下がり、一方、ブロック302からみるとその端
子3021と3022との間の電位差は逆に小さくなるから図4
(a)に従ってブロック302のインピーダンスが上がるとい
う特性を利用する。この特性により、301を流れる電流I
1が増大、302を流れる電流I2が減少するので、Vbを上昇
させる効果が生ずる。またVbが上昇した場合は逆の動き
となり、Vbを低下させる効果が生ずる。この結果、回路
の動作中はブロック間電位Vbはある平衡電位Vbaに安定
する。このため、本発明では各ブロック間電位に対して
個別に電源装置から電流を供給する必要はない。As a characteristic when this circuit is operating,
Inter-block potential Vb and impedance of blocks 301 and 302
The graph of FIG. 4A shows the relationship between Z1 and Z2, with the horizontal axis representing the potential of Vb and the vertical axis representing the impedance. Further, the relationship between the inter-block potential Vb and the time average currents I1 and I2 flowing through the blocks 301 and 302 is shown by the potential of Vb on the horizontal axis and the current value on the vertical axis as shown in the graph of FIG. 4 (b). become. As described above, in the present invention, when the inter-block potential Vb decreases, the potential difference between the terminals 3011 and 3012 of the block 301 becomes relatively large, so that the impedance of the block 301 decreases according to FIG. Seen from FIG. 4, the potential difference between the terminals 3021 and 3022 becomes smaller conversely.
The characteristic that the impedance of the block 302 increases according to (a) is used. Due to this characteristic, the current I flowing through 301
Since 1 increases and the current I2 flowing through 302 decreases, the effect of increasing Vb occurs. Also, when Vb rises, the movement is reversed, and the effect of lowering Vb occurs. As a result, the inter-block potential Vb is stabilized at a certain equilibrium potential Vba during the operation of the circuit. Therefore, in the present invention, it is not necessary to individually supply a current from the power supply device to each inter-block potential.
【0024】図5は、図3のMOSトランジスタを用いて
実現した本発明の具体例に、ブロック間電位を安定化さ
せるコンデンサを適用した例である。FIG. 5 is an example in which a capacitor for stabilizing the inter-block potential is applied to the specific example of the present invention realized by using the MOS transistor of FIG.
【0025】回路ブロック501、502はそれぞれ複数のCM
OS回路からなり、501の低電位側の電源端子5012と502の
高電位側の電源端子5021は接続されブロック間電位Vbと
なる。501の高電位側の電源端子5011は電源装置503の高
電位側の端子5031に、502の低電位側の端子5022は電源
装置503の低電位側の端子5032にそれぞれ接続される。
ブロック間電位Vbと電源装置503の高電位側の端子5031
または低電位側の端子5032との間にはコンデンサ504を
接続する。The circuit blocks 501 and 502 are each a plurality of CMs.
It is composed of an OS circuit, and the low-potential-side power supply terminal 5012 of 501 and the high-potential-side power supply terminal 5021 of 502 are connected to each other to have the inter-block potential Vb. The high-potential-side power supply terminal 5011 of 501 is connected to the high-potential-side terminal 5031 of the power supply device 503, and the low-potential-side terminal 5022 of 502 is connected to the low-potential-side terminal 5032 of the power supply device 503.
Inter-block potential Vb and high-potential side terminal 5031 of power supply device 503
Alternatively, a capacitor 504 is connected between the terminal 5032 on the low potential side.
【0026】この回路が動作している時のブロック50
1、502を流れる電流I3、I4の時間変化を、横軸に時間、
縦軸に電流値を採って示すと図6(a)のグラフのように
なる。また、コンデンサ504を接続しない場合のブロッ
ク間電位Vbの時間変化Vb61と、コンデンサ504を接続し
た場合のブロック間電位Vbの時間変化Vb62とを、横軸に
時間、縦軸にVbの電位を採って示すと図6(b)のグラフ
のようになる。このように、ブロック501、502が動作す
ることによってブロック間電位Vbは変動するが、本発明
では、コンデンサ504を接続することによってこの変動
を小さく抑えることができる。コンデンサ504を接続し
ない状態のブロック間電位Vbが持つ容量をC1、そのとき
の電位変動をΔV1、コンデンサ504の容量をC2とする
と、コンデンサ接続後の電位変動をΔV2は数3のように
減少する。Block 50 when this circuit is operating
The changes over time of the currents I3 and I4 flowing through 1, 502 are plotted along the horizontal axis,
When the current value is plotted on the vertical axis, it becomes as shown in the graph of FIG. Further, the time variation Vb61 of the inter-block potential Vb when the capacitor 504 is not connected and the time variation Vb62 of the inter-block potential Vb when the capacitor 504 is connected are plotted along the horizontal axis and time on the vertical axis. The graph shown in FIG. As described above, the inter-block potential Vb fluctuates as the blocks 501 and 502 operate, but in the present invention, this fluctuation can be suppressed to a small level by connecting the capacitor 504. If the capacitance of the inter-block potential Vb in the state where the capacitor 504 is not connected is C1, the potential fluctuation at that time is ΔV1, and the capacitance of the capacitor 504 is C2, ΔV2 of the potential fluctuation after the capacitor connection is reduced as shown in Formula 3. .
【0027】 ΔV2 = ΔV1×C1/(C1 + C2) …(数3) 図7は、図3のMOSトランジスタを用いて実現した本発
明の具体例に、ブロック間電位の変動を検出する検知回
路と、その電位を制御するための調整回路とを適用した
例である。ΔV2 = ΔV1 × C1 / (C1 + C2) (Equation 3) FIG. 7 shows a specific example of the present invention realized by using the MOS transistor of FIG. And an adjusting circuit for controlling the potential thereof are applied.
【0028】回路ブロック701、702はそれぞれ複数のCM
OS回路からなり、701の低電位側の電源端子7012と702の
高電位側の電源端子7021は接続されブロック間電位Vbと
なる。701の高電位側の電源端子7011は電源装置703の高
電位側の端子7031に、702の低電位側の端子7022は電源
装置703の低電位側の端子7032にそれぞれ接続される。
検知回路704は、基準電位Vb2よりブロック間電位704が
低下したことを検知すると検知信号Vw2をローレベルに
する。それによって調整回路705が導通しブロック間電
位VbをVb2以上まで引き上げる。同様に検知回路706は、
基準電位Vb3よりブロック間電位Vbが上昇したことを検
知すると検知信号Vw3をハイレベルにする。それによっ
て調整回路707が導通しブロック間電位Vbを704以下まで
引き下げる。Each of the circuit blocks 701 and 702 has a plurality of CMs.
It is composed of an OS circuit, and the low-potential-side power supply terminal 7012 of 701 and the high-potential-side power supply terminal 7021 of 702 are connected to each other to have an inter-block potential Vb. The high-potential-side power supply terminal 7011 of 701 is connected to the high-potential-side terminal 7031 of the power supply device 703, and the low-potential-side terminal 7022 of 702 is connected to the low-potential-side terminal 7032 of the power supply device 703.
When the detection circuit 704 detects that the inter-block potential 704 has dropped below the reference potential Vb2, it sets the detection signal Vw2 to low level. As a result, the adjusting circuit 705 becomes conductive and the inter-block potential Vb is raised to Vb2 or higher. Similarly, the detection circuit 706
When detecting that the inter-block potential Vb rises above the reference potential Vb3, the detection signal Vw3 is set to the high level. As a result, the adjustment circuit 707 becomes conductive and the inter-block potential Vb is lowered to 704 or less.
【0029】図8は、図3のMOSトランジスタを用いて
実現した本発明の具体例に、異なる電位レベルにある回
路ブロック相互間の信号を相互に接続するための信号レ
ベル変換回路を適用した例である。FIG. 8 shows an example in which a signal level conversion circuit for connecting signals between circuit blocks having different potential levels to each other is applied to the specific example of the present invention realized by using the MOS transistor of FIG. Is.
【0030】回路ブロック801、802、803、804はそれぞ
れ複数のCMOS回路からなり、801の低電位側の電源端子8
012と802の高電位側の電源端子8021は接続されブロック
間電位Vb81となる。803の低電位側の電源端子8032と804
の高電位側の電源端子8041は接続されブロック間電位Vb
82となる。801、803の高電位側の電源端子8011、8031は
電源装置807の高電位側の端子8071に、802、804の低電
位側の端子8022、8042は電源装置807の低電位側の端子8
072にそれぞれ接続される。回路ブロック805はブロ
ック801と804の間の信号を接続するための、また回
路ブロック806はブロック802と803の間の信号を接続す
るための信号レベル変換回路である。Each of the circuit blocks 801, 802, 803, 804 is composed of a plurality of CMOS circuits, and has a power supply terminal 8 on the low potential side of 801.
The power supply terminals 8021 on the high potential side of 012 and 802 are connected to each other to have the inter-block potential Vb81. Power supply terminals 8032 and 804 on the low potential side of 803
The power supply terminal 8041 on the high potential side of is connected to the inter-block potential Vb.
It becomes 82. The high-potential-side power supply terminals 8011 and 8031 of 801 and 803 are connected to the high-potential-side terminal 8071 of the power supply device 807, and the low-potential-side terminals 8022 and 8042 of the power-supply device 807 are the low-potential-side terminal 8 of the power supply device 807.
072 respectively. The circuit block 805 is a signal level conversion circuit for connecting signals between the blocks 801 and 804, and the circuit block 806 is a signal level conversion circuit for connecting signals between the blocks 802 and 803.
【0031】この回路が動作している時のブロック80
1、805、804の信号レベルの時間変化を、横軸に時間、
縦軸に電位を採って示すと図9のグラフのようになる。
901はブロック801の入力信号、902はブロック801の出力
信号、903はブロック804の入力信号、904はブロック804
の出力信号である。VDDは電源装置807の高電位側の端子
8071のレベル、VSSは電源装置807の低電位側の端子8072
のレベル、Vbaはブロック間電位Vb81、Vb82のレベルで
ある。このように、ブロック801の出力信号902はVDDとV
baとの間のレベルだが、レベル変換回路805によってロ
ーレベルが引き下げられブロック804の入力信号であるV
DDとVSSの間のレベルに変換される。この変換を行なう
ため、ブロック805の高電位側の電源端子8051はブロッ
ク801の高電位側の端子8011と同レベル以上の電位に接
続する必要があり、低電位側の電源端子8052はブロック
804の低電位側の端子8042と同レベル以下の電位に接続
する必要がある。この例では、8051は8011と同じく電源
装置807の高電位側の端子8071に、8052は8042と同じく
電源装置807の低電位側の端子8072にそれぞれ接続して
いる。以上、レベル変換回路805に関して説明したが、8
06に関しても同様である。Block 80 when this circuit is operating
The time change of the signal level of 1, 805, 804 is plotted on the horizontal axis,
When the potential is plotted on the vertical axis, the graph is as shown in FIG.
901 is an input signal of the block 801, 902 is an output signal of the block 801, 903 is an input signal of the block 804, and 904 is a block 804.
Is the output signal of. VDD is the high-potential side terminal of power supply unit 807
8071 level, VSS is terminal 8072 on the low potential side of power supply 807
, Vba is the level of inter-block potentials Vb81, Vb82. Thus, the output signal 902 of block 801 is VDD and V
Although it is a level between ba and V, which is the input signal of the block 804, the low level is lowered by the level conversion circuit 805.
Converted to a level between DD and VSS. In order to perform this conversion, the power supply terminal 8051 on the high potential side of the block 805 must be connected to the same level or higher as the terminal 8011 on the high potential side of the block 801, and the power supply terminal 8052 on the low potential side is connected to the block.
It is necessary to connect to a potential equal to or lower than the same level as the terminal 8042 on the low potential side of 804. In this example, 8051 is connected to the high potential side terminal 8071 of the power supply device 807, like 8011, and 8052 is connected to the low potential side terminal 8072 of the power supply device 807, like 8042. The level conversion circuit 805 has been described above.
The same applies to 06.
【0032】図10は、図3のMOSトランジスタを用いて
実現した本発明の具体例と、従来の回路とを混在させた
回路に、その間の信号を相互に接続するための信号レベ
ル変換回路を適用した例である。ここまでは論理回路に
適用した例を挙げてきたので、ここでは、SRAMの読み出
し回路に適用した例を示す。以下ではSRAMの一般的な構
成部分については省略し、本発明に関わる部分のみを示
す。FIG. 10 shows a circuit in which a concrete example of the present invention realized by using the MOS transistor of FIG. 3 and a conventional circuit are mixed, and a signal level conversion circuit for connecting signals between them is provided. This is an example of application. Up to this point, an example applied to a logic circuit has been given, so here an example applied to a read circuit of an SRAM is shown. In the following, the general constituent parts of the SRAM are omitted, and only the parts relating to the present invention are shown.
【0033】回路ブロック1001、1002はそれぞれ複数の
メモリセル回路10013、10023からなり、1001の低電位側
の電源端子10012と1002の高電位側の電源端子10021は接
続されブロック間電位Vbとなる。1001の高電位側の電源
端子10011は電源装置1004の高電位側の端子10041に、10
02の低電位側の端子10022は電源装置1004の低電位側の
端子10042にそれぞれ接続される。10014、10024はワー
ド線、10015、10025はビット線である。ワード線ドライ
バやビット線選択回路、書き込み回路等は本図では省略
してある。回路ブロック1003はブロック1001、1002と外
部回路1005の間の信号を接続するための信号レベル変換
回路であり、10031、10032はビット線負荷、10033はセ
ンスアンプ、10034は出力バッファである。The circuit blocks 1001 and 1002 are composed of a plurality of memory cell circuits 10013 and 10023, respectively. The power supply terminal 10012 on the low potential side of 1001 and the power supply terminal 10021 on the high potential side of 1002 are connected to each other to have the inter-block potential Vb. The power supply terminal 10011 on the high potential side of 1001 is connected to the terminal 10041 on the high potential side of the power supply unit 1004,
The low-potential-side terminal 10022 of 02 is connected to the low-potential-side terminal 10042 of the power supply device 1004, respectively. 10014 and 10024 are word lines, and 10015 and 10025 are bit lines. A word line driver, a bit line selection circuit, a writing circuit, etc. are omitted in this figure. The circuit block 1003 is a signal level conversion circuit for connecting signals between the blocks 1001 and 1002 and the external circuit 1005, 10031 and 10032 are bit line loads, 10033 is a sense amplifier, and 10034 is an output buffer.
【0034】この回路が動作している時のブロック100
1、1002、1003の信号レベルの時間変化を、横軸に時
間、縦軸に電位を採って示すと図11(a)(b)のグラフのよ
うになる。(a)はメモリセル回路10013からデータを読み
出す場合、(b)は10023からデータを読み出す場合のグラ
フである。1101、1102はメモリセル回路10013、10023の
内部電圧、1103、1104はワード線10014、10023の信号、
1105はビット線10015、11025の信号、1106はセンスアン
プ10033の出力信号、1107は出力バッファ10034の入力信
号である。VDDは電源装置1004の高電位側の端子10041の
レベル、VSSは電源装置1004の低電位側の端子10042のレ
ベル、Vbaはブロック間電位Vbのレベルである。このよ
うに、メモリセル回路10013、10023の内部電圧1101、11
02は、レベル変換回路1003によって外部回路1005への信
号であるVDDとVSSの間のレベルに変換される。Block 100 when this circuit is operating
The graphs of FIGS. 11 (a) and 11 (b) show the changes in the signal levels of 1, 1002, and 1003 with time on the horizontal axis and potential on the vertical axis. (a) is a graph when data is read from the memory cell circuit 10013, and (b) is a graph when data is read from 10023. 1101 and 1102 are internal voltages of the memory cell circuits 10013 and 10023, 1103 and 1104 are signals of the word lines 10014 and 10023,
1105 is a signal of the bit lines 10015 and 11025, 1106 is an output signal of the sense amplifier 10033, and 1107 is an input signal of the output buffer 10034. VDD is the level of the terminal 10041 on the high potential side of the power supply device 1004, VSS is the level of the terminal 10042 on the low potential side of the power supply device 1004, and Vba is the level of the inter-block potential Vb. In this way, the internal voltages 1101, 11 of the memory cell circuits 10013, 10023 are
02 is converted into a level between VDD and VSS which is a signal to the external circuit 1005 by the level conversion circuit 1003.
【0035】本実施例の説明では、2個の回路ブロック
を直列に接続した場合の回路を例に述べたが、図2のよ
うに、3個以上の回路ブロックを直列に接続した場合も
同様である。また、電子回路として集積回路を例に説明
したが、本発明は集積回路を配線基板に搭載し相互に接
続した電子回路など、一般の電子回路にも適用可能であ
る。In the description of the present embodiment, the circuit in which two circuit blocks are connected in series has been described as an example, but the same applies when three or more circuit blocks are connected in series as shown in FIG. Is. Further, although the integrated circuit has been described as an example of the electronic circuit, the present invention can be applied to a general electronic circuit such as an electronic circuit in which the integrated circuit is mounted on a wiring board and mutually connected.
【0036】[0036]
【発明の効果】本発明によれば、電源電位ばらつきや変
動の大きい低電圧の電源回路もしくは降圧回路を用いる
ことなく、低電圧かつ低消費電力で動作する電子回路を
実現できる。またこれによって、計算機その他高速な集
積回路が必要な分野でのより一層の性能向上に寄与でき
ることが期待できる。According to the present invention, it is possible to realize an electronic circuit which operates at low voltage and low power consumption without using a low-voltage power supply circuit or a step-down circuit in which power supply potential variations and fluctuations are large. Further, it can be expected that this can contribute to further improvement in performance in fields where computers and other high-speed integrated circuits are required.
【図1】本発明の第1の実施例の基本構成を示す図。FIG. 1 is a diagram showing a basic configuration of a first embodiment of the present invention.
【図2】本発明の第2の実施例の基本構成を示す図。FIG. 2 is a diagram showing a basic configuration of a second embodiment of the present invention.
【図3】図1の電子回路における、本発明の第1の具体
的な実施例を示す図。3 is a diagram showing a first specific example of the present invention in the electronic circuit of FIG. 1. FIG.
【図4】図3の電子回路における、本発明の回路の動作
説明図。4 is an explanatory diagram of the operation of the circuit of the present invention in the electronic circuit of FIG.
【図5】図1の電子回路における、本発明の第2の具体
的な実施例を示す図。5 is a diagram showing a second specific example of the present invention in the electronic circuit of FIG. 1. FIG.
【図6】図5の電子回路における、本発明の回路の動作
説明図。6 is an explanatory diagram of the operation of the circuit of the present invention in the electronic circuit of FIG.
【図7】図1の電子回路における、本発明の第3の具体
的な実施例を示す図。7 is a diagram showing a third specific example of the present invention in the electronic circuit of FIG. 1. FIG.
【図8】図1の電子回路における、本発明の第4の具体
的な実施例を示す図。8 is a diagram showing a fourth specific example of the present invention in the electronic circuit of FIG. 1. FIG.
【図9】図8の電子回路における、本発明の回路の動作
説明図。9 is an operation explanatory diagram of the circuit of the present invention in the electronic circuit of FIG.
【図10】図1の電子回路における、本発明の第5の具
体的な実施例を示す図。10 is a diagram showing a fifth specific example of the present invention in the electronic circuit of FIG. 1. FIG.
【図11】図10の電子回路における、本発明の回路の
動作説明図。11 is an operation explanatory diagram of the circuit of the present invention in the electronic circuit of FIG.
【図12】本発明の第3の実施例の基本構成を示す図。FIG. 12 is a diagram showing a basic configuration of a third embodiment of the present invention.
101,102…複数の回路からなる回路ブロック、1011,1021
…回路ブロックの高電位側の電源端子、1012,1022…回
路ブロックの低電位側の電源端子、103…電源装置、103
1…電源装置の高電位側の端子、1032…電源装置の低電
位側の端子、Vb1…ブロック間電位、201…複数の
回路からなる、複数個の回路ブロック、202…複数個の
回路ブロックを直列接続した、複合回路ブロック、2021
…複合回路ブロック中の電源端子の内、最高電位側の電
源端子、2022…複合回路ブロック中の電源端子の内、最
低電位側の電源端子、203…電源装置、2031…電源装置
の高電位側の端子、2032…電源装置の低電位側の端子、
Vb21〜Vb2n…ブロック間電位、301,302…複数のCMOS回
路からなる回路ブロック、3011,3021…回路ブロックの
高電位側の電源端子、3012,3022…回路ブロックの低電
位側の電源端子、303…電源装置、3031…電源装置の高
電位側の端子、3032…電源装置の低電位側の端子、Vb…
ブロック間電位、Z1…ブロック301のインピーダンス、Z
2…ブロック302のインピーダンス、I1…ブロック301の
時間平均電流、I2…ブロック302の時間平均電流、Vba…
平衡電位、501,502…複数のCMOS回路からなる回路ブロ
ック、5011,5021…回路ブロックの高電位側の電源端
子、5012,5022…回路ブロックの低電位側の電源端子、5
03…電源装置、5031…電源装置の高電位側の端子、5032
…電源装置の低電位側の端子、504…コンデンサ、I3…
ブロック501を流れる電流の時間変化、I4…ブロック502
を流れる電流の時間変化、Vb61…コンデンサ504を接続
しない場合のブロック間電位の時間変動、Vb62…コンデ
ンサ504を接続した場合のブロック間電位の時間変動、7
01,702…複数のCMOS回路からなる回路ブロック、7011,7
021…回路ブロックの高電位側の電源端子、7012,7022…
回路ブロックの低電位側の電源端子、703…電源装置、7
031…電源装置の高電位側の端子、7032…電源装置の低
電位側の端子、704,706…ブロック間電位の変動を検知
する検知回路、705,707…ブロック間電位を制御する調
整回路、Vb2,Vb3…基準電位、Vw2,Vw3…検知信号、801,
802…複数のCMOS回路からなる回路ブロック、803,804…
複数のCMOS回路からなる回路ブロック、8011,8021、回
路ブロックの高電位側の電源端子、8031,8041…回路ブ
ロックの高電位側の電源端子、8012,8022…回路ブロッ
クの低電位側の電源端子、8032,8042…回路ブロックの
低電位側の電源端子、805,806…信号レベル変換回路ブ
ロック、8051,8061…信号レベル変換回路ブロックの高
電位側の電源端子、8052,8062…信号レベル変換回路ブ
ロックの低電位側の電源端子、807…電源装置、8071…
電源装置の高電位側の端子、8072…電源装置の低電位側
の端子、Vb81,Vb82…ブロック間電位、1201,1204…複数
の回路からなる、複数個の回路ブロック、1202,1205…
複数個の回路ブロックを直列接続した、複合回路ブロッ
ク、12021,12051…複合回路ブロック中の電源端子の
内、最高電位側の電源端子、12022,12054…複合回路ブ
ロック中の電源端子の内、最低電位側の電源端子、120
3,1206…電源装置、12031,12061…電源装置の高電位側
の端子、12032,12062…電源装置の低電位側の端子、Vb1
211〜Vb121n,Vb1221〜Vb122mブロック間電位。101,102 ... Circuit block composed of a plurality of circuits, 1011,1021
... Power supply terminal on high potential side of circuit block, 1012, 1022 ... Power supply terminal on low potential side of circuit block, 103 ... Power supply device, 103
1 ... High potential side terminal of power supply device, 1032 ... Low potential side terminal of power supply device, Vb1 ... Inter-block potential, 201 ... Plural circuit blocks composed of plural circuits, 202 ... Plural circuit blocks 2021 series circuit block connected in series
… Of the power supply terminals in the composite circuit block, the power supply terminal on the highest potential side, 2022 ... Of the power supply terminals in the composite circuit block, the power supply terminal on the lowest potential side, 203 ... Power supply device, 2031 ... High potential side of the power supply device , Terminal 2032 ... Terminal on the low potential side of the power supply,
Vb21 to Vb2n ... potential between blocks, 301, 302 ... circuit block composed of a plurality of CMOS circuits, 3011, 3021 ... power supply terminal on high potential side of circuit block, 3012, 3022 ... power supply terminal on low potential side of circuit block, 303 ... power supply Device, 3031 ... High potential side terminal of power supply device, 3032 ... Low potential side terminal of power supply device, Vb ...
Inter-block potential, Z1 ... Impedance of block 301, Z
2 ... Impedance of block 302, I1 ... Time average current of block 301, I2 ... Time average current of block 302, Vba ...
Equilibrium potential, 501,502 ... Circuit block composed of a plurality of CMOS circuits, 5011,5021 ... Power supply terminal on high potential side of circuit block, 5012,5022 ... Power supply terminal on low potential side of circuit block, 5
03 ... power supply unit, 5031 ... high potential side terminal of power supply unit, 5032
... Low-potential side terminal of power supply device, 504 ... Capacitor, I3 ...
Time variation of current flowing through block 501, I4 ... Block 502
Vb61 ... Time variation of inter-block potential when capacitor 504 is not connected, Vb62 ... Time variation of inter-block potential when capacitor 504 is connected, 7
01,702… Circuit block consisting of multiple CMOS circuits, 7011,7
021 ... Power supply terminal on the high potential side of the circuit block, 7012, 7022 ...
Power supply terminal on the low potential side of the circuit block, 703 ... Power supply device, 7
031 ... High-potential-side terminal of power supply device, 7032 ... Low-potential-side terminal of power supply device, 704, 706 ... Detection circuit for detecting fluctuation of inter-block potential, 705, 707 ... Adjustment circuit for controlling inter-block potential, Vb2, Vb3 ... Reference potential, Vw2, Vw3 ... Detection signal, 801,
802 ... Circuit block composed of a plurality of CMOS circuits, 803, 804 ...
Circuit block composed of a plurality of CMOS circuits, 8011, 8021, high potential side power supply terminal of the circuit block, 8031, 8041 ... High potential side power supply terminal of the circuit block, 8012, 8022 ... Low potential side power supply terminal of the circuit block , 8032, 8042 ... Power supply terminal on low potential side of circuit block, 805, 806 ... Signal level conversion circuit block, 8051, 8061 ... Power supply terminal on high potential side of signal level conversion circuit block, 8052, 8062 ... Of signal level conversion circuit block Low-potential-side power supply terminal, 807 ... Power supply device, 8071 ...
High potential side terminal of power supply device, 8072 ... Low potential side terminal of power supply device, Vb81, Vb82 ... Inter-block potential, 1201, 1204 ... Plural circuit blocks composed of plural circuits, 1202, 1205 ...
Composite circuit block, in which a plurality of circuit blocks are connected in series, 12021, 12051 ... Of the power supply terminals in the composite circuit block, the power supply terminal on the highest potential side, 12022, 12054 ... Of the power supply terminals in the composite circuit block, the lowest Power supply terminal on the potential side, 120
3,1206 ... Power supply device, 12031, 12061 ... High potential side terminal of power supply device, 12032, 12062 ... Low potential side terminal of power supply device, Vb1
211-Vb121n, Vb1221-Vb1222m Block-to-block potential.
Claims (9)
とを有する回路ブロックを複数個直列に接続して複合回
路ブロックを形成し、該複合回路ブロックにおける最高
電位側の電源端子と最低電位側の電源端子との間に電源
装置を接続したことを特徴とする電子回路。1. A composite circuit block is formed by connecting a plurality of circuit blocks each having a high-potential-side power supply terminal and a low-potential-side power supply terminal in series, and the composite circuit block has a highest-potential-side power supply terminal. An electronic circuit characterized in that a power supply device is connected to a power supply terminal on the lowest potential side.
たいしてほぼ逆比例して値の変動するインピーダンスを
有する請求項1記載の電子回路。2. The electronic circuit according to claim 1, wherein said circuit block has an impedance whose value fluctuates substantially in inverse proportion to the fluctuation of the voltage across the circuit block.
請求項1記載の電子回路。3. The electronic circuit according to claim 1, wherein the circuit block comprises a CMOS circuit.
ックを直列に接続し、他の複合回路ブロックの両電源端
子間に他の電源装置を接続する請求項1記載の電子回
路。4. The electronic circuit according to claim 1, wherein another composite circuit block is connected in series to the composite circuit block, and another power supply device is connected between both power supply terminals of the other composite circuit block.
めのコンデンサを接続した請求項1記載の電子回路。5. The electronic circuit according to claim 1, wherein a capacitor for accumulating charges is connected to the inter-block potential.
を検出するための検知回路を有する請求項1記載の電子
回路。6. The electronic circuit according to claim 1, further comprising a detection circuit which is connected to the inter-block potential and detects the potential.
を制御するための調整回路を有する請求項1記載の電子
回路。7. The electronic circuit according to claim 1, further comprising an adjusting circuit connected to the inter-block potential and controlling the potential.
の異なる電位レベルにある回路ブロック相互間の信号
を、相互に接続するための信号レベル変換回路ブロック
を有する請求項1記載の電子回路。8. The electronic circuit according to claim 1, further comprising a signal level conversion circuit block for mutually connecting signals between circuit blocks at different potential levels in the composite circuit blocks connected in series.
の回路ブロックと、複合回路ブロック外部の回路との間
の信号を、相互に接続するための信号レベル変換回路ブ
ロックを有する請求項1記載の電子回路。9. A signal level conversion circuit block for connecting signals between a circuit block in the composite circuit block connected in series and a circuit outside the composite circuit block to each other. Electronic circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7169525A JPH0923146A (en) | 1995-07-05 | 1995-07-05 | Electronic circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7169525A JPH0923146A (en) | 1995-07-05 | 1995-07-05 | Electronic circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0923146A true JPH0923146A (en) | 1997-01-21 |
Family
ID=15888125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7169525A Pending JPH0923146A (en) | 1995-07-05 | 1995-07-05 | Electronic circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0923146A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2376819A (en) * | 2001-06-21 | 2002-12-24 | Ericsson Telefon Ab L M | Electronic circuit having series connected circuit blocks |
-
1995
- 1995-07-05 JP JP7169525A patent/JPH0923146A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2376819A (en) * | 2001-06-21 | 2002-12-24 | Ericsson Telefon Ab L M | Electronic circuit having series connected circuit blocks |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5936455A (en) | MOS integrated circuit with low power consumption | |
US5581506A (en) | Level-shifter, semiconductor integrated circuit, and control methods thereof | |
US20050225364A1 (en) | High speed low power input buffer | |
US8242992B2 (en) | Driving apparatus and driving method thereof | |
JPH0963274A (en) | Semiconductor integrated circuit device | |
US7078934B2 (en) | Level conversion circuit | |
US20020027427A1 (en) | Voltage down converter allowing supply of stable internal power supply voltage | |
US8013639B2 (en) | MOS integrated circuit and electronic equipment including the same | |
US6621329B2 (en) | Semiconductor device | |
US5848101A (en) | Circuits systems and methods for reducing power loss during transfer of data across an I/O bus | |
JPH0923146A (en) | Electronic circuit | |
US5933028A (en) | Data transmitter circuit and semiconductor device using the same | |
US7498859B2 (en) | Driving device using CMOS inverter | |
JP2002023870A (en) | Reference voltage circuit and voltage regulator using the circuit | |
JPH04357710A (en) | Logic circuit | |
US6847253B2 (en) | Half voltage generator having low power consumption | |
JPH11186881A (en) | Latch device | |
JPH05327465A (en) | Semiconductor integrated circuit | |
JPH10270988A (en) | Delay circuit using substrate bias effect | |
JPH06338188A (en) | Voltage generation circuit and stabilizing circuit equipped therewith | |
US20030214849A1 (en) | Differential voltage memory bus | |
JP2007336269A (en) | Majority decision circuit | |
JPH04285791A (en) | Semiconductor integrating circuit device | |
KR100367528B1 (en) | Semiconductor integrated circuit device | |
JPH0621801A (en) | Semiconductor integrating device |