JPH09231356A

JPH09231356A - 画像処理方法及びその装置

Info

Publication number: JPH09231356A
Application number: JP3362296A
Authority: JP
Inventors: Yoshinori Ito; 嘉則伊藤; Takeshi Aoyanagi; 剛青柳; Yoshiki Kuboki; 慶樹久保木; Yasuhiro Yamada; 康博山田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-02-21
Filing date: 1996-02-21
Publication date: 1997-09-05

Abstract

(57)【要約】【課題】ソフトウェア的な手法で処理する方法では、
パターン認識のための処理速度が遅く、ゲートアレイ等
を用いたハードウェア的な手法では、認識したいパター
ン形状が複雑になると、そのゲートアレイの演算回路等
が膨大になり、回路規模が大きくなり、コスト的にも不
利である。【解決手段】処理対象の画像データの行又は列のそれ
ぞれを並列処理により演算する演算ユニットに入力し
（Ｓ１）、以下の工程を並行して実施する。即ち、その
入力された行又は列のそれぞれと特定パターンの行又は
列データとを比較して一致しているか否かを検出し（Ｓ
２）、特定パターンに一致している画像データのエリア
の、画像データの所定エリアにおける座標位置を算出し
（Ｓ３）、その算出した座標位置に基づいて一致してい
るエリア間の距離を算出して分類し（Ｓ４）、その算出
され分類された結果に基づいて所定エリア内における特
定パターンの配列パターンセットを求めてパターン認識
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像データが特定
パターンを含むか否かを認識するための画像処理方法及
びその装置に関するものである。

【０００２】

【従来の技術】従来より、画像データに含まれる所定の
パターンを認識して、その画像データをパターン認識す
る手法が種々提案されている。例えば、このようなパタ
ーン認識の具体的な手法として、マイコン等のＣＰＵを
用いて、純粋にソフトウェア的に行う方法、或は処理の
アルゴリズムをゲートアレイ化し、それを用いてハード
ウェア的にパターン認識を行う方法などがある。

【０００３】

【発明が解決しようとする課題】しかしながら、先述し
たような手法によるパターン認識では以下の様な問題が
あった。まずＣＰＵを用いてソフトウェア的な手法で処
理する方法では、パターン認識のための処理速度が遅い
ため、画像データを入力しながらリアルタイムでパター
ン認識処理を行うのは不可能であった。

【０００４】また、ゲートアレイ等を用いたハードウェ
ア的な手法では、認識したいパターン形状が複雑になる
と、そのゲートアレイの演算回路等が膨大になり、回路
規模が大きくなり、コスト的にも不利である。更に、そ
の認識のためのアルゴリズム等に不具合があって、その
アルゴリズムを修正をしようとしても、その修正には多
大な時間とコストが消費されることになる。

【０００５】本発明は上記従来例に鑑みてなされたもの
で、パターン認識手段として並列処理型プロセッサを用
い、これによりパターン認識を行う画像処理方法及びそ
の装置を提供することを目的としている。

【０００６】本発明の他の目的は、ソフトウェアによる
処理と同等の柔軟性を持たせ、かつ専用のハードウェア
により処理するのと同等の高速処理機能を合わせ持った
画像処理方法及びその装置を提供することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に本発明の画像処理装置は以下のような構成を備える。
即ち、画像データが特定パターンを含むかどうかを認識
するための画像処理装置であって、画像データに含まれ
る複数の画素を含む画像データを行方向に所定の長さを
持つ画素行又は列に分割し、前記画素行又は列のそれぞ
れを並列処理により演算する演算手段に入力する入力手
段を有し、前記演算手段は、前記画素行又は列のそれぞ
れと前記特定パターンの行又は列データとを比較して一
致しているか否かを検出し、並行して比較されている隣
接する行又は列の検出結果を参照して前記特定パターン
とのマッチング度を判別する判別手段と、前記判別手段
により判別された特定パターンに一致しているエリア
の、前記画像データの所定エリアにおける座標位置を算
出する座標算出手段と、前記座標位置に基づいて前記一
致しているエリア間の距離を算出する距離算出手段と、
前記距離算出手段により算出された距離に基づいて前記
所定エリア内における前記特定パターンの配列パターン
を求めてパターン認識する認識手段とを具備し、前記判
別手段、座標算出手段、距離算出手段及び認識手段によ
る処理を前記画像データの複数の所定エリアに対して並
行して実施する。

【０００８】また上記目的を達成するために本発明の画
像処理方法は以下のような工程を備える。即ち、画像デ
ータが特定パターンを含むかどうかを認識するための画
像処理方法であって、画像データに含まれる複数の画素
を含む画像データを行方向に所定の長さを持つ画素行又
は列に分割し、前記画素行又は列のそれぞれを並列処理
により演算する演算ユニットに入力する工程と、入力さ
れた画素行又は列のそれぞれと前記特定パターンの行又
は列データとを比較して一致しているか否かを検出する
工程と、並行して比較されている隣接する行又は列の検
出結果を参照して前記特定パターンとのマッチング度を
判別する判別工程と、前記判別された特定パターンに一
致している画像データのエリアの、前記画像データの所
定エリアにおける座標位置を算出する工程と、前記座標
位置に基づいて前記一致しているエリア間の距離を算出
する工程と、前記距離算出手段により算出された距離に
基づいて前記所定エリア内における前記特定パターンの
配列パターンを求めてパターン認識する工程とを有し、
前記工程のそれぞれは前記画像データの複数の所定エリ
アに対して並行して実施される。

【０００９】

【発明の実施の形態】本発明の実施の形態によれば、前
記演算手段は、例えばＳＶＰであり、並列処理はプログ
ラムにより制御される並列処理型プロセッサにより演算
する。

【００１０】また本実施の形態によれば、並列処理型プ
ロセッサは１ビット毎にデータを処理する所定の数の論
理演算ユニットを有し、全論理演算ユニットが略同時に
同一のデータ処理を行う。

【００１１】また本実施の形態によれば、並列処理型プ
ロセッサは所定の大きさを持つデータレジスタを具備
し、前記データレジスタを複数の領域に任意に分割し、
所望の画像データ又は画像データの処理結果等を保持す
る。

【００１２】また本実施の形態によれば、特定パターン
は前記並列処理型プロセッサに予め記憶されたパターン
であるか、或は外部より与えられたパターンである。

【００１３】更に本実施の形態によれば、前記入力手段
は、入力した画像データに対してエッジ強調及び２値化
処理を行う。

【００１４】また本実施の形態によれば、前記判別手段
は前記特定パターンの各行又は列と前記画像データの各
行又は列とを比較し、一致している画素数を加算する加
算手段と、前記加算手段により加算された数が所定値以
上か否かによりマッチング度を判別する。

【００１５】以下、添付図面を参照して本発明の好適な
実施の形態を詳細に説明する。

【００１６】尚、本発明の実施の形態では、並列処理型
プロセッサとして、例えばテキサス・インスツルメンツ
（ＴＩ）社の並列演算プロセッサＳＶＰを用い、基本と
なる画素パターンがいくつか、ある規則に従って配置さ
れている場合の認識方法について述べる。ここで基本画
素パターンは、各画素を１ビットで表した２値パターン
とする。以下、図２〜図５を参照して、ＳＶＰについて
詳しく説明する。

【００１７】本実施の形態で用いるＳＶＰは、図２に示
すように、処理を行うＳＶＰcore２０１と、プログラム
の格納及び制御を行うＩＧ２０２より構成されている。
このＳＶＰcore２０１で、データの処理を行う部分は処
理要素（ＰＥ）と呼ばれる単位で構成されている。

【００１８】ＳＶＰcore２０１は、データ入力レジスタ
ＤＩＲ、データ出力レジスタＤＯＲ及び処理要素（Ｐ
Ｅ）を構成するレジスタファイル（ＲＦ０，ＲＦ１）、
演算ユニット（ＡＬＵ）等を、それぞれ最大９６０組有
している。ＩＧ２０２は、ＡＬＵ等の動作を規定するプ
ログラムメモリ、レジスタ等を備えている。

【００１９】図３は、ＰＥの構成を示すブロック図で、
このＰＥは１ビットＡＬＵと、それぞれが１２８ビット
のレジスタファイル（ＲＦ）を２つセット(RF0,RF1)に
して構成されており、これらが並列に複数（最大９６０
個）並んで配列されている。２つのレジスタファイル
（ＲＦ０，ＲＦ１）のそれぞれは、各処理に必要なビッ
ト数をユーザが自由に割り当てて使うことができるよう
になっている。ＰＥは全て並行してＩＧ２０２によって
与えられた、同一の命令を実行することしかできない。
従って、入力画像の１ライン分の全ての画素について一
括して処理し、その結果を一括して出力、或はこれをラ
イン毎に順次行ってゆくという処理形式になる。

【００２０】本実施の形態においては、処理対象画像に
基本画素パターン（図４）が含まれており、この基本画
素パターンは、２０×２０画素内に収まる大きさのもの
である。この基本画素パターン４０１の一例を図４に示
す。

【００２１】図５は入力画像の一例を示す図で、この入
力画像の１００×１００画素内に、基本画素パターン４
０１が５つずつ配置されている。この配置規則は、１０
０×１００画素内の５つの基本画素パターン４０１の
内、任意の２つの基本画素パターン４０１の全ての組み
合わせにおいて、その間の距離を測ると、その長さが９
種類に分類できる。更に、この分類された９種類の距離
の数をいくつかに定めるというもので、これを配置パタ
ーンと呼ぶことにする。こうして分類された距離のそれ
ぞれの数は、本実施の形態では５通りに定められてお
り、配置パターンのリファレンスとしてＳＶＰに与えら
れる。また、本実施の形態では、入力画像は単色で、多
値としている。

【００２２】図１は本実施の形態の画像処理装置の構成
を示すブロック図である。

【００２３】図１において、１０１は装置全体を制御す
るＣＰＵ、１０３はＣＰＵ１０１により実行される制御
プログラムを記憶しているプログラムメモリである。１
０２は画像入力部で、例えばスキャナなどの様に原稿画
像を光電的に読取って入力している。１０４はＲＡＭ
で、ＣＰＵ１０１による処理の実行時に各種データを一
時的に保存している。１０５は表示部で、例えばＣＲＴ
や液晶等で構成され、入力した画像やオペレータへのメ
ッセージ等を表示する。１０６は前述したＳＶＰであ
る。１０７はキーボードやマウス等の入力部、１０９は
通信回線１１１との間での通信制御を行う通信回線制御
部（ＮＣＵ）である。１１０はこれを接続するシステム
バスである。

【００２４】図６は、本実施の形態の画像処理装置のＳ
ＶＰ１０６におけるパターンマッチングの基本的な処理
の流れを示すフローチャートである。

【００２５】ここではパターンマッチングを行うため
に、まずステップＳ１で、前処理として、画像入力部１
０２から入力した入力画像のエッジ強調と２値化処理を
行う。そしてステップＳ２で、この２値化された画像デ
ータと、２０×２０画素の基本画素パターンとのマッチ
ングを調べる。こうして画像データにおいて基本画素パ
ターンと一致した部分が代表点で示されるので、ステッ
プＳ３では、高速化のために、画像を２０×２０画素よ
りなるブロックに分割し、その代表点の座標を５×５ブ
ロック内で求める。こうして座標値が求められるとステ
ップＳ４に進み、それら２点間の距離を求め、その距離
に応じて分類する。そしてステップＳ５に進み、リファ
レンスのセットと分類距離カウントとの比較を行い、全
ての配置パターン（図５）を検出する。

【００２６】以下、各ステップ毎に詳しく説明する。［エッジ強調・２値化処理］図７のフローチャートで示
すように、入力画像データを３×３のラプラシアン型フ
ィルタリング処理し、この結果を加算してエッジ強調を
行った後、各画素の値が２値化閾値より大きければ、そ
の画素はオン“１”、以下であればオフ“０”とする処
理を行えばよい。その結果、入力した画像データの各画
素を１ビットで表した２値化画像を得ることができる。
図７〜図１２は、各処理の詳細を示す図である。

【００２７】ここでステップＳ１３におけるラプラシア
ン・フィルタの処理は、３×３画素の範囲を入力として
いるため、プロセッサＰＥのレジスタ内に３ライン分の
データを保持している必要がある。即ち、現在入力され
たラインと、その過去２ライン分の画像データを記憶し
ている。これを行うのが図７のステップＳ１１及びステ
ップＳ１２の処理である。

【００２８】これには図８に示すように、今までレジス
タのデータ保存エリアＸ０，Ｘ１，Ｘ２に記憶されてい
た３ライン分の画像データを、Ｘ１からＸ２へ、Ｘ０か
らＸ１へというようにシフトし、空いた１つのエリアＸ
０に、図９に示すように、１ライン分の画像データを入
力してセットすれば良い。尚、本実施の形態では、レジ
スタ領域Ｘ０，Ｘ１，Ｘ２のそれぞれはそれぞれ８ビッ
トで、レジスタファイル（ＲＦ１）内に設けられる。

【００２９】図１０はラプラシアン・フィルタ処理を説
明する図で、図１０における４７は、３×３のラプラシ
アン・フィルタの一例を示す図である。このフィルタリ
ング処理は、４６に相対的な位置関係を示すような、真
中のラインＸ１の各画素を中心として、中心画素の値を
８倍し、中心に隣接する画素については−１倍し、これ
らを加算するという処理を行う。

【００３０】このフィルタリング処理の結果をレジスタ
領域Ｙ０（ＲＦ０に設けられている１３ビットエリア）
に格納する。ＳＶＰ１０６は、これらの処理を並行して
行うことができるので、１回処理を行えば、１ライン中
の全ての画素についての処理が完了することになる。

【００３１】こうしてフィルタリング処理されて各ＰＥ
のレジスタ領域Ｙ０に格納されたデータは、図１１に示
すように各ＰＥにおいて、１／２倍され、レジスタ領域
Ｘ１に記憶されている元のデータ値と加算され、その結
果が、各ＰＥのレジスタ領域Ｙ１（ＲＦ０に設けられて
いる１３ビット領域）に記憶される。このレジスタ領域
Ｙ１の値と２値化のための閾値（Ｔth）とを比較し、図
１２に示す２値化画像データＹＰを得る。

【００３２】こうして２値化されて出力される画像デー
タは、３×３画素マトリクスの中心画素に位置する画素
に対応するデータであるから、この２値化データは、入
力されたラインに対して１つ前のラインにおける出力デ
ータとなる。このように、複数ラインの画像データの入
力を必要とする処理では、出力データが何ライン分の遅
延であるかを考慮する必要がある。［２０×２０画素パターンとのマッチング］続いて、図
６のステップＳ２で、２値化された画像データを、２０
×２０画素よりなる基本画素パターンを参照してマッチ
ングの程度を調べる。このためには、全ての画素を先頭
とする、縦横２０×２０画素の範囲の画像データについ
てのマッチングを調べなければならない。これにより基
本画素パターンをただ１つの代表点に置き換えることが
できる。この様子を図１３に示す。

【００３３】またこのときのリファレンスは図１４のよ
うにする。このリファレンスにおいて、縦方向の２０画
素は２０ビットの定数とみなせばよい。これを左端から
順にＲＰ０，ＲＰ１，…，ＰＲ１９と定義する。

【００３４】この画素マトリクスの代表点を、例えば２
０×２０基本画素パターンの中心画素、あるいは右下端
の画素位置などというように特定の位置に定めて、基本
画素パターン間の相対距離が保存されるようにする必要
がある。本実施の形態では、ＳＶＰ１０６を用いている
ので、最終ラインを読み込んだときの出力となるため、
２０×２０画素範囲の内、最下辺の２０点のどれかに出
力点を置くのがよい。本実施の形態では、その代表点を
右下端の画素のいずれかとしている。

【００３５】図１５は、この２０×２０画素のパターン
マッチング処理（ステップＳ２）を示すフローチャート
である。

【００３６】まずステップＳ２１，Ｓ２２で、各ＰＥの
レジスタファイル（ＲＦ０）に過去２０ライン分の画像
データを保存する。これらの画像データは前処理（Ｓ
１）により２値化されたものであるので、１画素につき
１ビットで表すことができる。従って、各ＰＥは、２０
ビットのビットパターン保存領域ＸＢＰを持つことにな
る。この領域ＸＢＰに現在読み込んだ１ラインの２値デ
ータを保存する際には、既に保存されている画像データ
を１ビット上位へシフトさせ（図１６）、空いた下位の
１ビットに、ＹＰにセットされている新しいデータを入
れるというようにすればよい（図１７）。このようにす
ると領域ＸＢＰには、常に現在の処理ラインから過去２
０ライン分のデータが保存されていることになる。即
ち、例えば図１６の例では、１番左端の列の２０ビット
データが１番目のＰＥに、２列目の２０ビットデータが
２番目のＰＥというようにセットされる。

【００３７】次にステップＳ２３〜Ｓ２９の処理で、２
０×２０画素の基本画素パターンのリファレンスＲＰ
０，ＲＰ１，…，ＲＰ１９を順にＰＥに与えて、各ＰＥ
に保存されている２０ビットデータとのマッチングを取
ってゆく。この基本画素パターンは、ＣＰＵ１０１から
ＳＶＰ１０６に与えてもよいが、この実施の形態では、
ＳＶＰ１０６のプログラム中に定数として持たせるよう
にしている。以下、この処理の具体例を説明する。

【００３８】まず図１８に示すように、２０ビットのリ
ファレンスＲＰ０（図１４参照）を全てのＰＥに与え
る。これと各ＰＥのレジスタ領域ＸＢＰに保存されてい
る２０ビットのパターンについて、排他的論理和の否定
（ＸＮＯＲ）をとる。その演算結果は２０ビットのパタ
ーンとなり、一致したビットについては“１”、不一致
のビットは“０”になっているはずである。そこで、こ
の“１”であるビット数をカウントし、各ＰＥのレジス
タ内に定めたワークエリアＷ０に保存する。

【００３９】次に、同じく２０ビットのリファレンスＲ
Ｐ１を各ＰＥに与え、同様に、各ＰＥにおいて、一致し
たビット数をカウントし、図１９に示すワークエリアＷ
１に保存する。この各ＰＥのワークエリアＷ１の値と、
そのＰＥの左隣のＰＥのワークエリアＷ０の値とを加算
し、その結果を自分（ＰＥ）のＷ０に保存する。この様
子を図２０に示す。これにより各ＰＥは、結果として、
自分自身と左隣の列の４０画素（２列分のデータ）中に
おける、マッチングした点の数を持つことができる。

【００４０】以下同様にして、リファレンスＲＰ１９ま
で、即ち、図１５のステップＳ２９まで繰り返し、前述
のような加算結果を各ＰＥのＷ０に保存してゆくと、結
果として、各ＰＥのワークエリアＷ０には、自分自身の
位置から左方向に２０列分、２０×２０画素、即ち、４
００画素の内、基本画素パターンと一致した画素の数が
格納されることになる。

【００４１】図１５のステップＳ３０のマッチング判定
処理では、図２１に示すように、この一致した画素の数
に対して、閾値Ｐthを設定し、各ＰＥのワークエリアＷ
０の値が閾値Ｐthよりも小さければ“０”、それ以上で
あれば“１”として２値化し、その結果をＹＰ（１ビッ
ト）とする。即ち、一致した画素の数が閾値Ｐth以上で
あれば、そこには基本画素パターンが存在することにな
る。

【００４２】実際には、ノイズ等の影響を考慮すると、
入力画像に基本画素パターンが含まれているか否かを検
出するためには、閾値Ｐthをある程度低く設定する必要
がある。これにより、基本画素パターンと一致する点が
１点には定まらず、その近隣のいくつかの点が、基本画
素パターンと一致しているとの結果が得られることにな
る。従って、図１５の最後のステップＳ３１で、この中
から代表点を選出し、１点のみを該当する一致点（代表
点）として残す必要がある。この実施の形態では、例え
ば、これら近傍の一致点うち、一番左上の１点を代表点
として残すことにしている。

【００４３】図２２は、その処理を説明する図である。

【００４４】本実施の形態で使用するＳＶＰ１０６は、
最大、左右方向の２つのＰＥからデータ（代表点）を入
力することができるので、ｘ方向、即ち、ライン方向に
関しては、５画素の範囲を見ることにした。また、ｙ方
向に関しては、過去のラインデータを保存しておかなけ
ればならず、そのためのレジスタを専用に割り当ててお
く必要がある。ここでは、１つ前の１ラインのみをみる
ことにし、１ビット保存すれば良いようにした。こうし
てチェックされた画素の範囲は、図２２の５１２に示す
もので、現ラインの１つ上のラインに関しては、左右２
つのＰＥと、処理しているＰＥ自身の位置（５１３）を
含むライン方向の５画素、現在処理中のラインに関して
は、左側の２つのＰＥよりの２画素である。そして、こ
の範囲でオンとなっている点があれば、そのＰＥ自身か
らパターンマッチしたという結果が出ていても、その点
をオンにならないようにしている。これにより、縦方向
に連続している点で、かつ、横方向に連続しているか、
或は１つ飛びでオンとなった点のうちで、１番左上の点
のみが残るようになる。

【００４５】もし、縦方向にも１つ飛びの点を保証させ
るならば、過去２ラインまでレジスタに保存しておけば
よい。これはレジスタの容量が許す限り、何ラインでも
可能である。また横（ライン）方向に関しては、複数の
命令により順送りしてやれば５画素に限らず、どれだけ
の範囲でもチェックすることができる。

【００４６】本実施の形態では、現在のＳＶＰ１０６の
性能上の限界から、プログラムをここで一旦切って、２
つに分割して全アルゴリズムを実行している。パターン
マッチングの代表点の抽出後で処理を切るのは、ここで
の出力が２値であるため、各画素が１ビットで済み、次
のプログラムへの受け渡しが楽になるからである。

【００４７】高速化とアルゴリズムの最適化のため、以
後の処理は画像データをブロックに分割して行ってい
く。

【００４８】本実施の形態の画像では、基本画素パター
ンは互いに重なることはなく、中心間に、所定の大きさ
の最低距離が設定されている。ここで２０×２０画素の
マッチングで検出される点の数が、１ブロックに１つ或
は０になるようにすれば、今後の処理がし易くなる。こ
のため、最低の中心間距離と照らし合わせて、１ブロッ
クが２０×２０画素で構成されるものとした。このよう
なブロックで入力画像データを分割した例が図５の点線
で示されている。この実施の形態では、５つの基本画素
パターンより構成される配置パターンが１００×１００
画素内に収まるものであるので、今後の処理は、全ての
ブロックについて、それぞれを左下端とする５×５ブロ
ックの範囲で考えてゆけばよい。

【００４９】次に、ブロック単位での処理の仕方につい
て説明する。

【００５０】本実施の形態のＳＶＰ１０６は、ライン単
位で処理を行うので、横方向については、２０個のＰＥ
ごとにフラグを立て、このフラグにもとづいて処理を行
う。このフラグについては、プログラムを動作させた直
後に、外部（例えばＣＰＵ１０１）より何らかの形で与
え、設定しておけばよい。このフラグをステップフラグ
（ＳＦ）と呼ぶ。２０個のＰＥ毎に現れるフラグの立っ
ているＰＥについては、以下、フラグオンＰＥと呼ぶこ
とにする。

【００５１】また、縦方向でのブロック単位の処理は、
２０ラインごとにＣＰＵ１０１（外部）より２０ライン
目であることを示す制御信号を送り、この制御信号に基
づいて処理することにより実現できる。この２０ライン
目であることを示す制御信号が送られてきた時を、プロ
グラムが２０ラインモードであると呼ぶことにする。こ
のようにすると、１ブロックにつき２０個のＰＥが２０
ライン分の時間だけ割り当てられることになり、これを
ブロック毎の処理に使うことができる。これに基づいて
図６のステップＳ３〜ステップＳ５までの処理が実行さ
れる。

【００５２】図３のステップＳ３は、図２３に示すよう
な、５×５ブロック内に存在する点の全ての座標を抽出
する処理である。これを１ブロックずらして、画像全体
について行わなければならない。その処理は図２４
（Ａ）〜（Ｃ）に示すように、アルゴリズムは３つの動
作モードを必要とする。

【００５３】図２４（Ａ）のフラグセットモードでは、
ＣＰＵ１０１（外部）よりステップフラグ（ＳＦ）を与
え、これをレジスタ領域Ｆ（ＷＲ）にセットするという
処理を行う。これを図２５に示す。このステップフラグ
ＳＦは座標抽出だけでなく、その後の処理においても用
いられ、横方向の２０個のＰＥごとの処理の基準となる
ものである。この実施の形態では、ＣＰＵ１０１によ
り、画像データの先頭１ラインをフラグに割り当てて、
入力画像とともにＳＶＰ１０６に与えた。

【００５４】図２４（Ｂ）の毎ラインモードでは、座標
検出において毎回１ラインごとに必要となる処理、ステ
ップＳ４１、ステップＳ４２、及びステップＳ４６を行
う。尚、これら各ステップの詳細については後述する。

【００５５】図２４（Ｃ）の２０ラインモードでは、２
０ライン毎に必要となる処理を行う。これは毎ラインモ
ードでの、ステップＳ４１、ステップＳ４２、ステップ
Ｓ４６に加え、ステップＳ４３〜Ｓ４５、及びレジスタ
領域の初期化動作（ステップＳ４１とＳ４２の初期化処
理）が必要となる。

【００５６】次に、図２６から図３４を参照して、前述
のステップＳ４１からステップＳ４６までの各処理と、
最終的に得られる処理結果を順に詳しく説明する。

【００５７】まず、図２６を参照してステップＳ４１の
処理について説明する。図２６はステップＳ４１の処理
を説明するための図である。

【００５８】各ＰＥのデータ領域１（例えばＤＯＲ内）
にｙ座標のカウンタｙを用意し、そのカウンタｙの初期
値を“０”とする。そして、ライン０からライン１９ま
での２０ラインを順次読み込んで行き、各ラインを読み
込む度にカウンタｙをカウントしてゆく。そして、その
ラインで点が見つかったＰＥは点存在フラグ（ｆ）を立
て、それ以降、ライン数をカウントしないようにする。
１ブロック内では、その点は１点しか存在しないはずで
あるから、もし２点目が見つかった場合はエラーフラグ
を立て、そのＰＥのデータは無効とする。このようにす
ると、２０ライン目の処理が終わった時点で、処理して
いるブロック内のｙ座標、即ち、ｙ座標の０から１９ま
での５ビットの符号無し整数値（ｙ）と、各ＰＥにおけ
る点の有無を表す１ビットフラグ（ｆ）が出来上がるこ
とになる。これらのデータ（ｆ，ｙ）は、各ＰＥのレジ
スタファイルの領域１（例えばＤＯＲ）に格納される。

【００５９】次に、ステップＳ４２の処理を図２７に示
す。図２７は、このステップＳ４２の処理を説明するた
めの図である。

【００６０】各ＰＥにおいて、領域１の点データを領域
２にコピーし、これを２０個のＰＥごとに、左端のフラ
グオンＰＥに寄せ集める。その際、寄せたＰＥの数を領
域２のｘ座標カウンタ（ｘ）に格納する。この寄せ集め
の過程でフラグオンＰＥから２０個のＰＥ内に複数の点
データが見つかった場合はエラーフラグを立て、データ
を無効とする。以上により、２０個のＰＥ毎のフラグオ
ンＰＥの領域２に１つずつ、２０×２０画素よりなる１
ブロック内に存在する点の有無を示すフラグ（ｆ）、及
びブロック内座標（ｘ，ｙ）が抽出されることになる。

【００６１】このステップＳ４２の処理結果を用いて、
次にステップＳ４３の処理を行う。図２８はステップＳ
４３の処理を説明するための図である。

【００６２】まずＰＥの領域３を考え、ここには過去の
ブロック毎の処理データが入っているものとする。前述
のステップＳ４２の処理が終了した時点で、領域３に入
っているデータを全て右へ１つシフトする。その後、フ
ラグオンＰＥについてのみ、領域２のデータを領域３に
コピーする。このようにしてゆくと、フラグオンＰＥか
ら右へ５個のＰＥの範囲に、常に最新の過去５ブロック
の点の情報が入ることになる。つまり、縦方向に、いく
つかのブロック（図２８では５ブロック）の範囲の情報
を集めることができる。

【００６３】次に、図２９はステップＳ４４の処理を説
明する図である。

【００６４】ここではステップＳ４４の処理として、領
域３のデータを領域４にコピーする。そして領域４のｙ
座標に、フラグオンＰＥから右側に順にそれぞれ８０，
６０，４０，２０，０を加算する。これは図２８のよう
な縦方向のブロック位置に基づくオフセット値であり、
各ＰＥは５ブロック前の先頭のラインからのｙ座標、即
ち、“０”から“９９”までの７ビットの値をｙ座標と
して持つことになる。尚、領域４にデータをコピーした
後にこれを行うのは、領域３については、２０ライン後
の次のブロックの処理についても５ビットのｙ座標が保
存されていなければならないためである。

【００６５】ここで、縦５ブロックの全てのブロックに
点が存在することはあり得ないので、フラグオンＰＥか
らの５個のＰＥ内には、点存在フラグ（ｆ）がオフにな
っているものが必ずある。従って、フラグオンＰＥへの
左寄せを行って、４個のＰＥ内に縦５ブロック全ての情
報が格納されるようにできる。このようにして集められ
た４個のＰＥ分のデータを縦５ブロックデータとする。
この状態にして、次に進む。

【００６６】図３０はステップＳ４５の処理を説明する
ための図である。

【００６７】ステップＳ４５では、横５ブロック分の縦
５ブロックデータを集める。これにはまず、領域４のデ
ータをまずワークエリアにコピーし、ワークエリアを１
６(=20-4)個のＰＥで左方向にシフトした後、フラグオ
ンＰＥから数えて５番目から８番目までの４個のＰＥが
オンとなったフラグを用いて、フラグがオンのＰＥの
み、ワークエリアから領域４へデータをコピーする。次
に再びワークエリアを１６個のＰＥにおいて左側にシフ
トし、今度は９番目から１２番目までオンとなったフラ
グを用いて領域４へデータコピーする。これと同様に、
１３番目から１６番目、１７番目から２０番目までのＰ
Ｅについて行うと、フラグオンＰＥから２０個のＰＥの
中に、各ブロックに４個のＰＥずつ、右５ブロックの情
報が入ることになる。

【００６８】このようにして集めたデータを、右から４
個のＰＥずつ順にＡ，Ｂ，Ｃ，Ｄ，Ｅとする。ここでＡ
は、５×５ブロックの最左端のブロック列、Ｂは２番目
のブロック列、Ｃは３番目のブロック列、Ｄは４番目の
ブロック列、Ｅは５番目のブロック列である。次に、フ
ラグを用いて、Ａのｘ座標値には“０”、Ｂには“２
０”、Ｃには“４０”、Ｄには“６０”、Ｅには“８
０”をそれぞれ加算する。これによりｘ方向のオフセッ
ト値が加算され、横５ブロック内におけるｘ座標、即
ち、“０”から“９９”までの７ビット値を得ることが
できる。

【００６９】２０ライン目の処理としては、ここまでの
処理が終了した時点で、レジスタファイル領域（ＲＦ
０，ＲＦ１）の初期化を行う。これが図３１と図３２に
示す処理で、それぞれ領域２と領域１の初期化を行う。
これにより次の２０ラインまで、毎ラインの処理が新規
に行われるようになるわけである。図３１はステップＳ
４２の初期化処理を、図３２はステップＳ４１の初期化
処理をそれぞれ説明する図である。

【００７０】図３１のステップＳ４２の初期化処理で
は、領域２を初期化し（ｘを“０”）、図２６に示すＰ
Ｅ領域１からデータをコピーする。また図３２の領域１
の初期化では、領域１を初期化する。

【００７１】次に図３３はステップＳ４６の処理を説明
する図である。

【００７２】ステップＳ４６の処理では、領域４のデー
タの左寄せ処理を行い、フラグオンＰＥから右側に連続
して、点存在フラグｆがオンになっているデータだけが
格納されるようにする。ステップＳ４６の処理は毎ライ
ンの処理であるので、１ラインごとに１ＰＥ分寄せて、
最終的に２０ライン目の処理が終わった時点で、左寄せ
が完了していればよい。１つの５×５ブロック内に含ま
れる点の数は多くても６個程度である。

【００７３】以上により抽出された領域４のデータは、
ｘ座標、ｙ座標ともに“０”から“９９”の７ビットの
符号無し整数値となる。このようにして座標抽出された
１つの点に対して１つのＰＥが割り当てられ、ステップ
フラグ（ＳＦ）の立っている位置より順に、フラグオン
ＰＥを左下端とする５×５ブロック内のデータが格納さ
れることになる。この様子を図３４に示す。図３４にお
いて、３４０は処理対象画像の最初の５×５ブロックに
相当し、３４１は、その最初の５×５ブロックを１ブロ
ック右にずらした５×５ブロックに、以下同様にして、
１ブロックずつずらした５×５ブロックに相当するデー
タを示す。

【００７４】これらステップＳ４１，Ｓ４２及びＳ４６
は、２０ライン目に一度に処理するのではなく、毎ライ
ンの処理に振り分けて行っている。このようにすると、
出力には２０×３ライン分の遅延を生じることになる
が、１ラインに対する実行命令数の最大値を減ずること
ができるという利点がある。

【００７５】こうして点の有無および座標のデータが抽
出されたら、図６ステップＳ４の２点間の距離の計算、
及びその分類を行う。これは図３５に詳細を示すが、大
きく３つの処理を行うものと考えることができる。

【００７６】まず、５×５ブロック内の全ての２点の組
み合せの計算を、並列に一度で行うため、予め２つのデ
ータの全ての組み合わせを作り、これをＰＥの１つずつ
に横に配置する。これが「データセット組み合わせ分
配」３５０である。５×５ブロック内にデータが６個存
在する場合、その内の任意の２つの組み合わせは１５通
り有ることになり、２０個のＰＥ内に収まる。７個のＰ
Ｅ場合は２１通りとなり、２０個のＰＥには収まらない
ため、１ブロックの少なくとも横軸の数は２１個のＰＥ
として、座標抽出から考え直す必要がある。

【００７７】あるフラグオンＰＥから２０個のＰＥの範
囲について、有効データを６個として左より順に“１”
から“６”の番号を振ったとき、１５通りの全ての組み
合せは、１−２，２−３，３−４，４−５，６−１，１
−３，２−４，３−５，４−６，５−１，６−２，１−
４，２−５，３−６，４−１，５−２，６−３となる。

【００７８】この組み合わせの作成法を図３７から図３
９を用いて説明する。レジスタの領域０には座標抽出処
理結果、即ち、フラグオンＰＥから順に最大６個のＰＥ
までの座標データが入っているものとする。これを示し
たのが図３６である。図３６では、各ＰＥのデータは、
点存在フラグ（ｆ）１ビット、ｘ，ｙ座標がそれぞれ７
ビットの計１５ビットで構成されている。

【００７９】まず、図３７の処理ではデータ領域１を作
成する。ステップＳ５１で、データ領域０からデータ領
域１へ、図３６に示すデータをコピーし、ステップＳ５
２で、データ領域１の内容を右へ６個のＰＥ分シフトす
る。次にフラグオンＰＥから６番目のＰＥまでがオンと
なり、残りがオフとなるコピーフラグａを作成する。ス
テップＳ５３では、このコピーフラグａを用いて、デー
タ領域０よりデータ領域１へ、１番目から６番目までの
データをコピーする。その後もう一度、６個のＰＥ分右
方向にシフト（Ｓ５４）とフラグコピー（Ｓ５５）をす
ると、最終的にデータ領域１にはフラグオンＰＥから
１，２，…，６のＰＥデータを右に３回繰り返したデー
タが入ることになる。

【００８０】次に図３８はデータ領域２を作成する処理
を説明する図である。

【００８１】ステップＳ５６で、データ領域１を左へ１
つずらしたデータを、データ領域２にコピーする。そし
て先に作成したコピーフラグａの否定をとってフラグｂ
とし、このフラグｂを用いてデータ領域２のデータを左
方向に１ＰＥ分シフトする。更にステップＳ５８で、フ
ラグオンＰＥから数えて１３番目のフラグより後がオン
となっているフラグｃを作成し、データ領域２のデータ
を左方向に１ＰＥ分シフトする。

【００８２】以上により、図３９の７０１に示すよう
に、結果としてデータ領域１とデータ領域２の内容をみ
ると、フラグオンＰＥから右に１５個のＰＥの中に、全
ての組み合わせを配置することが出来る。もし有効デー
タの数が７個である場合は、７０２のように２１個のＰ
Ｅを用いなければならない。

【００８３】次に全ての組み合わせについての、「２乗
距離計算」を行うステップＳ５９の処理の詳細を図４０
を参照して説明する。この距離は、最終的に９種類とそ
の他の１０通りに分類できればよいので、平方根をとる
必要はない。フラグオンＰＥから右に１５個のＰＥ内に
１つずつ、全ての組み合わせの計算結果がＹ１に１５ビ
ットで格納されることになる。図４０において、Ｒ１，
Ｒ０はデータ領域１、領域２を示し、Ｙ１，Ｙ２は各ｙ
座標を、Ｘ１，Ｘ２は各ｘ座標を示し、７はこれら座標
値が７ビットで表されていることを示している。

【００８４】図３５の３５１で示される処理は「距離デ
ータ分類」である。ステップＳ５９で計算された２乗距
離を、図４１に示すように、９種の上限値(A2-I2)及び
下限値(A1-I1)の基準値を用いて、「Ａ」（リファレン
ス１）〜「Ｉ」（リファレンス９）で示す９種類と、そ
の他を示す「Ｘ」（リファレンス０）の１０通りに分類
する。これには図３５のように、まず予め分類結果格納
領域ＴＰ１に分類［Ｘ］（リファレンス０）をセットし
ておき、順に［Ａ］から［Ｉ］まで判定してゆけばよ
い。各分類の判定には、上限値と下限値の基準値を用い
る必要がある。この距離分類のリファレンスの例を図４
１に示す。

【００８５】この判定結果は１０種類となるので、４ビ
ットで表すことが出来る。即ち、図４２に示すように、
分類処理を行うと、１５ビットの距離データ「Ｙ１」が
４ビットの分類データＴＰ１に圧縮できることになる。

【００８６】この判定方法は、ステップＳ６１の［Ａ］
の判定を例にとると、図４３のようになる。

【００８７】ここでは、基準値よりＡの下限値をＡ１(8
40)、上限値をＡ２(990)とする。まず、２乗距離Ｒ(Y1)
をＡ１と比較し、Ｒ＞Ａ１ならばＷＦ０に“１”を、そ
うでなければ“０”をセットする。次に２乗距離Ｒ(Y1)
と上限値Ａ２とを比較し、Ａ２＞ＲならばＷＦ１に
“１”を、そうでなければ“０”をセットする。そし
て、ＷＦ０とＷＦ１の論理積をとり、その結果をＷＦ０
に代入する。つまり、Ａ１＜２乗距離Ｒ＜Ａ２ならば、
ＷＦ０は“１”に、そうでなければ“０”となり、この
条件を満足する場合に、フラグとして分類をＡ（リファ
レンス１）としてセットする。

【００８８】ステップＳ６１〜Ｓ６３における［Ｂ］か
ら［Ｉ］までの判定についても同様に行えばよい。どれ
にも分類されなかったものは、［Ｘ］として分類され
る。この結果の分類データは、１５個の各ＰＥが１つず
つ持っていることになる。この４ビットのデータを分類
距離データと呼ぶことにする。

【００８９】最後の処理として、図６のステップＳ５の
分類距離データのセットを配置パターンリファレンスと
マッチングする。この処理の詳細な流れを図４４に示
す。この処理は大きく２つの部分に分かれる。

【００９０】まず分類距離データをカウントし、フラグ
オンＰＥから右方向へＡからＩ、Ｘの順に、その分類デ
ータの数を並べる。これが「分類データのカウントとソ
ート」４４０である。以下に詳細を述べる。

【００９１】まず初めに、図４４のステップＳ７１で、
カウントとソートのためのリファレンスを作成する。フ
ラグオンＰＥを先頭として右方向に、それぞれの距離の
分類を表すリファレンスデータを、ＰＥに１つずつ１０
個目まで割り当てる。これにはステップフラグＳＦを利
用し、フラグを１つずつ右へシフトさせながら、Ａ，
Ｂ，Ｃ，…の４ビットの値を順にセットしてゆけばよ
い。こうして出来上がったリファレンスは、図４５のよ
うにＰＥに配置される。

【００９２】そして、この１０個のＰＥについて、１５
個の分類距離データ全てが一度ずつ通るようにシフトと
コピーを行ってゆく。つまり、各ＰＥのリファレンス値
（ＲＥＦ）において１５回の比較が行われなければなら
ない。これを行うのがステップＳ７２〜ステップＳ８１
までの処理である。

【００９３】ステップＳ７２では、距離分類ＴＰ１のデ
ータを右へ２個のＰＥ分シフトした領域ＴＰ２を作成す
る。これを図４６に示す。

【００９４】ステップＳ７３で、現在同じＰＥにあるＴ
Ｐ１とＲＥＦとを比較し、一致したらカウンタＣＮＴに
“１”を足す。この様子を図４７に示す。尚、カウンタ
は予め“０”に初期化されている。次にステップＳ７４
で、領域ＴＰ１を１個のＰＥ分だけ左へシフトし、ステ
ップＳ７５で領域ＴＰ２を右へ２シフトする。それぞれ
の領域は図４８の（ａ），（ｂ）に示す状態となる。

【００９５】これらステップＳ７３からステップＳ７５
までの処理を４回繰り返すと、ＴＰ１とＴＰ２は図４８
（ｃ）に示す状態となる。ここまでで各ＰＥのＲＥＦは
４通りのＰＴ１のデータと比較を行ったことになる。

【００９６】更に、ステップＳ７６で、ＴＰ１とＲＥＦ
との比較を行い、ステップＳ７７でＴＰ１を左へ１シフ
トする。するとＴＰ１は図４９（ａ）のようになり、各
ＲＥＦは５回の比較が終了したことになる。この状態で
はフラグオンＰＥからの２０個のＰＥのうち、後ろから
１０個分のＰＥに空き領域が出来たことになる。ここ
に、ステップＳ７５の処理でシフトさせておいたＴＰ２
のデータを、フラグを用いてコピーする。これがステッ
プＳ７８の処理である。その結果、ＴＰ１は図４９
（ｂ）のようになる。ここでステップＳ７９に示すよう
に、さらに１回比較とカウントを行う。これで６回の比
較が終わったことになる。

【００９７】あとはステップＳ８０，Ｓ８１の処理を９
回繰り返せばよい。１回目のステップＳ８０では、ＴＰ
１は図５０（ａ）のようになるから、同様に９回繰り返
した後は、図５０（ｂ）のようになる。これで各々のリ
ファレンスについて、１５回のＴＰ１のデータとの比
較、カウントが終わったことになる。有効となるデータ
ＣＮＴは、フラグオンＰＥから右へ１０個分のＰＥで、
各々の分類リファレンスに対する距離の本数が入ったデ
ータができあがる。このデータを分類距離カウントと呼
ぶことにする。

【００９８】５×５ブロック内に存在する代表点の数
は、本実施の形態では６個程度であり、各々の距離分類
の最大値を７個までと定めたので、分類距離カウントは
３ビットの符号なし整数でよい。

【００９９】図４４の次の処理として、配置パターンが
存在するかどうかのマッチングを取る。これが「距離分
類セットパターンマッチング」４４１である。配置パタ
ーンのリファレンスはそれぞれの分類距離カウントの値
を表したものということになる。一例を図５１に示す。
図５１に示す「距離セットパターンリファレンス」ＳＰ
１〜ＳＰ５のそれぞれは、各分類リファレンス（Ａ〜
Ｉ）のそれぞれを含む最小数で定義されており、その各
パターンリファレンスに相当する分類リファレンスのそ
れぞれが少なくとも規定されている数以上含まれていれ
ば、そのパターンリファレンスに該当していると判断す
る。

【０１００】以下、第１の配置パターンリファレンス
（ＳＰ１）について、マッチングの方法を説明する。

【０１０１】まず図４４のステップＳ８２で、フラグオ
ンＰＥより９個のＰＥに対して、それぞれ［Ａ］から
［Ｉ］の分類における数（図５１のＳＰ１に対応する
０，２，２，１，１，０，３，０，１）をＳＲＥＦ（各
３ビット）にセットする。この処理を図５２に示す。こ
れは、分類距離のリファレンス（Ａ〜Ｉ）と同様にステ
ップフラグＳＦを右へシフトしながら行ってゆけばよ
い。

【０１０２】次にステップＳ８３において、それぞれの
ＰＥにおいて、セットされたリファレンスＳＲＥＦの値
と、分類距離カウントＣＮＴの値とを比較して、ＣＮＴ
の値がＳＲＥＦの値以上であれば、配置パターンマッチ
フラグＭＦに“１”をセットし、逆にリファレンスＳＲ
ＥＦの値の方が大きければ“０”をセットする。この様
子を図５３に示す。ここで有効となるのは、どれかに分
類された距離の本数がＣＮＴに入っている、フラグオン
ＰＥからの９ＰＥ分である。

【０１０３】フラグオンＰＥから９個のＰＥの全てのＭ
Ｆが“１”であれば、フラグオンＰＥを左下端とする５
×５ブロック、即ち、１００×１００画素内に、第１の
配置パターンが存在することになる。これをチェックす
るのがステップＳ８４で、パターンマッチフラグＭＦを
シフトしながら９個のＰＥの論理積をとればよい。その
結果は図５４に示すように、フラグオンＰＥのＭ１に格
納される。ここでＭ１が“１”であれば、リファレンス
ＳＰ１のパターンが発見されたことになる。

【０１０４】本実施の形態における配置パターンのリフ
ァレンスは５パターン（ＳＰ１〜ＳＰ５）としたので、
このリファレンスのセットと分類距離カウントＣＮＴと
の比較処理を、それぞれのパターンについて計５回行え
ば、全ての配置パターンの検出ができる。このようにし
て、分類距離データセットをもとに、配置パターンリフ
ァレンス（ＳＰ１〜ＳＰ５）とのマッチングを調べるこ
とができる。

【０１０５】図６のステップＳ４とＳ５における、点間
距離計算・分類と分類距離セットマッチングの処理は、
２０ライン目のみに行われるものである。つまり、図２
４の５×５ブロック内座標抽出処理における、２０ライ
ンモード動作において組み込まれるべき処理である。

【０１０６】尚、本実施の形態において、各モードの設
定は、ＣＰＵ１０１（外部）からＳＶＰ１０６に制御信
号を送ることにより行った。従って、ＳＶＰ１０６のプ
ログラムメモリに記憶されているプログラムの先頭に
は、この外部よりの制御信号を判定する部分が存在す
る。

【０１０７】以上の手法により並列処理型プロセッサを
用いて、入力した画像データの特定パターンの認識が可
能になる。

【０１０８】また、本発明は、ホストコンピュータ、イ
ンタフェース、プリンタ等の複数の機器から構成される
システムに適用しても、複写機等の１つの機器からなる
装置に適用しても良い。また、本発明はシステム或は装
置にプログラムを供給することによって実施される場合
にも適用できることは言うまでもない。この場合、本発
明に係るプログラムを格納した記憶媒体が本発明を構成
することになる。そして、該記憶媒体からそのプログラ
ムをシステム或は装置に読み出すことによって、そのシ
ステム或は装置が、予め定められた仕方で動作する。

【０１０９】以上説明したように本実施の形態によれ
ば、認識手段として並列処理型プロセッサを用い、これ
による新たなパターン認識手法を提案するものであり、
ソフトウェア並のフレキシビリティ、ハードウェアによ
りパターン認識を行う場合に匹敵する高速処理を合わせ
持ったパターン認識を行うことができ、その効果は大き
い。

【０１１０】

【発明の効果】以上説明したように本発明によれば、パ
ターン認識手段として並列処理型プロセッサを用い、こ
れによりパターン認識を行うことができる。

【０１１１】また本発明によれば、ソフトウェアによる
処理と同等の柔軟性を持たせ、かつ専用のハードウェア
により処理するのと同等の高速処理機能を合わせ持つこ
とができるという効果がある。また本発明によれば、画
像をフラグ及び演算モードの切替えを利用してブロック
分割して並列処理するので、高速に画像処理ができると
いう効果がある。

【０１１２】

【図面の簡単な説明】

【図１】本発明の実施の形態の画像処理装置の構成を示
すブロック図である。

【図２】本発明の実施の形態で使用するＳＶＰの内部構
造を示すブロック図である。

【図３】本実施の形態のＳＶＰにおけるＰＥの構成を示
すブロック図である。

【図４】本発明の実施の形態における基本画素パターン
の一例を示す図である。

【図５】本発明の実施の形態における入力画像データの
ブロック分割の一例を示す図である。

【図６】本実施の形態の画像処理装置における処理概要
を示すフローチャートである。

【図７】図６のステップＳ１のエッジ強調、２値化処理
を説明するためのフローチャートである。

【図８】図７のステップＳ１１のデータ保存エリアのロ
ーテーション処理を説明するための図である。

【図９】図７のステップＳ１２のライン入力処理を説明
するための図である。

【図１０】図７のステップＳ１３のラプラシアンフィル
タ処理を説明するための図である。

【図１１】図７のステップＳ１４のエッジ強調処理を説
明するための図である。

【図１２】図７のステップＳ１５の２値化処理を説明す
るための図である。

【図１３】図６のステップＳ２の２０×２０パターンマ
ッチング処理を説明する図である。

【図１４】本実施の形態における２０×２０画素パター
ンのリファレンス例を示す図である。

【図１５】図６のステップＳ２の２０×２０パターンマ
ッチング処理を示すフローチャートである。

【図１６】図１５のステップＳ２１のローテーション処
理を説明するための図である。

【図１７】図１５のステップＳ２２の２値化データセッ
ト処理を説明するための図である。

【図１８】図１５のステップＳ２３のリファレンスRP0
とのマッチング処理を説明するための図である。

【図１９】図１５のステップＳ２４のリファレンスRP1
とのマッチング処理を説明するための図である。

【図２０】図１５のステップＳ２５，Ｓ２７，Ｓ２９の
マッチング結果の加算処理を説明するための図である。

【図２１】図１５のステップＳ３０のマッチング結果の
判定処理を説明するための図である。

【図２２】図１５のステップＳ３１の代表点選出処理を
説明するための図である。

【図２３】図６のステップＳ３の５×５ブロック内座標
抽出処理を説明する図である。

【図２４】図６のステップＳ３の座標抽出処理を各モー
ド毎に示すフローチャートである。

【図２５】図２４のフラグセット処理を説明するための
図である。

【図２６】図２４のステップＳ４１の処理を説明するた
めの図である。

【図２７】図２４のステップＳ４２の処理を説明するた
めの図である。

【図２８】図２４のステップＳ４３の処理を説明するた
めの図である。

【図２９】図２４のステップＳ４４の処理を説明するた
めの図である。

【図３０】図２４のステップＳ４５の処理を説明するた
めの図である。

【図３１】図２４のステップＳ４２の初期化処理を説明
するための図である。

【図３２】図２４のステップＳ４１の初期化処理を説明
するための図である。

【図３３】図２４のステップＳ４６の処理を説明するた
めの図である。

【図３４】図６のステップＳ３の５×５ブロック内座標
抽出処理の結果を説明するための図である。

【図３５】図６のステップＳ４の点間距離・分類の処理
の詳細なフローチャートである。

【図３６】座標抽出後の２０個のＰＥ内のデータ構造を
説明するための図である。

【図３７】図３５のステップＳ５１〜Ｓ５５におけるデ
ータ領域１の作成処理を説明するための図である。

【図３８】図３５のステップＳ５６〜Ｓ５８におけるデ
ータ領域２の作成処理を説明するための図である。

【図３９】図３５のステップＳ５１〜Ｓ５５で作成され
るデータセットの組合わせを説明するための図である。

【図４０】図３５のステップＳ５９の２乗距離計算処理
を説明するための図である。

【図４１】２乗距離計算における距離分類リファレンス
を説明するための図である。

【図４２】図３５の距離データの分類処理を説明するた
めの図である。

【図４３】図３５のステップＳ６１の［Ａ］の判定処理
を説明するための図である。

【図４４】図３のステップＳ５の分類距離セットマッチ
ング処理の詳細を示すフローチャートである。

【図４５】図４４のステップＳ７１におけるREF作成処
理を説明するための図である。

【図４６】図４４のステップＳ７２におけるTP2の作成
処理を説明するための図である。

【図４７】図４４のステップＳ７３，Ｓ７６，Ｓ７９，
Ｓ８１におけるTP1とREFを比較、カウントする処理を説
明する図である。

【図４８】図４４のステップＳ７４，Ｓ７５のTP1を左
シフト、TP2を右シフトする処理を説明するための図で
ある。

【図４９】図４４のステップＳ７７，Ｓ７８におけるTP
1を左シフト、データコピー処理を説明する図である。

【図５０】図４４のステップＳ８０のTP1の９回シフト
を説明するための図である。

【図５１】図４４の処理４４０終了後の基本距離セット
パターンリファレンスの一例を示す図である。

【図５２】図４４のステップＳ８２におけるSREFへのセ
ット処理を説明する図である。

【図５３】図４４のステップＳ８３の処理を説明する図
である。

【図５４】図４４のステップＳ８４の処理を説明する図
である。

【符号の説明】

４７ラプラシアンフィルタ１０１ＣＰＵ１０２画像入力部１０５表示部１０６ＳＶＰ２０１ＳＶＰcore ３５０データセット組合わせ分配３５１距離データ分類４０１基本画素パターン４４０分類データのカウントとソート４４１分類距離セットパターンマッチング

───────────────────────────────────────────────────── フロントページの続き (72)発明者山田康博東京都大田区下丸子３丁目30番２号キヤノン株式会社内

Claims

【特許請求の範囲】

【請求項１】画像データが特定パターンを含むかどう
かを認識するための画像処理装置であって、画像データに含まれる複数の画素を含む画像データを行
方向に所定の長さを持つ画素行又は列に分割し、前記画
素行又は列のそれぞれを並列処理により演算する演算手
段に入力する入力手段を有し、前記演算手段は、前記画素行又は列のそれぞれと前記特定パターンの行又
は列データとを比較して一致しているか否かを検出し、
並行して比較されている隣接する行又は列の検出結果を
参照して前記特定パターンとのマッチング度を判別する
判別手段と、前記判別手段により判別された特定パターンに一致して
いるエリアの、前記画像データの所定エリアにおける座
標位置を算出する座標算出手段と、前記座標位置に基づいて前記一致しているエリア間の距
離を算出する距離算出手段と、前記距離算出手段により算出された距離に基づいて前記
所定エリア内における前記特定パターンの配列パターン
を求めてパターン認識する認識手段とを具備し、前記判別手段、座標算出手段、距離算出手段及び認識手
段による処理を前記画像データの複数の所定エリアに対
して並行して実施することを特徴とする画像処理装置。
【請求項２】請求項１に記載の画像処理装置であっ
て、前記演算手段は、並列処理はプログラムにより制御
される並列処理型プロセッサにより演算することを特徴
とする。
【請求項３】請求項２に記載の画像処理装置であっ
て、前記並列処理型プロセッサは１ビット毎にデータを
処理する所定の数の論理演算ユニットを有し、全論理演
算ユニットが略同時に同一のデータ処理を行うことを特
徴とする。
【請求項４】請求項２に記載の画像処理装置であっ
て、前記並列処理型プロセッサは所定の大きさを持つデ
ータレジスタを具備し、前記データレジスタを複数の領
域に任意に分割し、所望の画像データ又は画像データの
処理結果等を保持することを特徴とする。
【請求項５】請求項１乃至４のいずれか１項に記載の
画像処理装置であって、前記特定パターンは前記並列処
理型プロセッサに予め記憶されたパターンであることを
特徴とする。
【請求項６】請求項１乃至５のいずれか１項に記載の
画像処理装置であって、前記入力手段は、入力した画像
データに対してエッジ強調及び２値化処理を行うことを
特徴とする。
【請求項７】請求項１乃至５のいずれか１項に記載の
画像処理装置であって、前記判別手段は前記特定パター
ンの各行又は列と前記画像データの各行又は列とを比較
し、一致している画素数を加算する加算手段と、前記加
算手段により加算された数が所定値以上か否かによりマ
ッチング度を判別することを特徴とする。
【請求項８】画像データが特定パターンを含むかどう
かを認識するための画像処理方法であって、画像データに含まれる複数の画素を含む画像データを行
方向に所定の長さを持つ画素行又は列に分割し、前記画
素行又は列のそれぞれを並列処理により演算する演算ユ
ニットに入力する工程と、入力された画素行又は列のそれぞれと前記特定パターン
の行又は列データとを比較して一致しているか否かを検
出する工程と、並行して比較されている隣接する行又は列の検出結果を
参照して前記特定パターンとのマッチング度を判別する
判別工程と、前記判別された特定パターンに一致している画像データ
のエリアの、前記画像データの所定エリアにおける座標
位置を算出する工程と、前記座標位置に基づいて前記一致しているエリア間の距
離を算出する工程と、前記距離算出手段により算出された距離に基づいて前記
所定エリア内における前記特定パターンの配列パターン
を求めてパターン認識する工程とを有し、前記工程のそれぞれは前記画像データの複数の所定エリ
アに対して並行して実施されることを特徴とする画像処
理方法。
【請求項９】請求項８に記載の画像処理方法であっ
て、前記演算ユニットは、並列処理はプログラムにより
制御される並列処理型プロセッサにより演算することを
特徴とする。
【請求項１０】請求項９に記載の画像処理方法であっ
て、前記並列処理型プロセッサは１ビット毎にデータを
処理する所定の数の論理演算ユニットを有し、全ての論
理演算ユニットが略同時に同一のデータ処理を行うこと
を特徴とする。
【請求項１１】請求項９に記載の画像処理方法であっ
て、前記並列処理型プロセッサは所定の大きさを持つデ
ータレジスタを具備し、前記データレジスタを複数の領
域に任意に分割し、所望の画像データ又は画像データの
処理結果等を保持することを特徴とする。
【請求項１２】請求項８乃至１１のいずれか１項に記
載の画像処理方法であって、前記特定パターンは前記並
列処理型プロセッサに予め記憶されたパターンであるこ
とを特徴とする。
【請求項１３】請求項８乃至１１のいずれか１項に記
載の画像処理方法であって、前記特定パターンは外部よ
り指定されるパターンであることを特徴とする。
【請求項１４】請求項８に記載の画像処理方法であっ
て、前記入力する工程は、入力した画像データに対して
エッジ強調及び２値化処理を行うことを特徴とする。
【請求項１５】請求項８乃至１４のいずれか１項に記
載の画像処理方法であって、前記判別工程では、前記特
定パターンの各行又は列と前記画像データの各行又は列
とを比較し、一致している画素数を加算し、その加算さ
れた数が所定値以上か否かによりマッチング度を判別す
ることを特徴とする。
【請求項１６】画像データの特定の処理を施すための
画像処理装置であって、複数の画素の画像データを行又は列方向に所定の長さを
もつ画素行又は列に分割し、前記画素行又は列のそれぞ
れの画素の画像データを並列処理により演算を行う演算
手段に入力する入力手段を有し、前記演算手段は入力した画素行又は列の所定の画素数毎
の各画素にフラグを付けるフラグ添付手段と、前記演算手段に順に入力される前記画素行又は列の所定
数の行又は列毎の行又は列の処理時に演算モードを切替
える演算モード切替え手段と、前記画像データの行又は列方向に対しては、前記モード
添付手段により添付されたフラグを用い、前記行又は列
の垂直方向に対しては、前記モード切替え手段による切
替えを用いて、前記画像データを各方向別の所定の画素
数毎にブロック分割するブロック分割手段とを有し、前記演算手段は行又は列方向に並ぶ所定数のブロックの
画像データを並列に演算し、かつ、演算を行又は列に垂
直な方向のブロックに対し順次行うことを特徴とする画
像処理装置。
【請求項１７】画像データの特定の処理を施すための
画像処理方法であって、複数の画素の画像データを行又は列方向に所定の長さを
もつ画素行又は列に分割し、前記画素行又は列のそれぞ
れの画素の画像データを並列処理により演算を行う演算
ユニットに入力する入力工程と、入力した画素行又は列の所定の画素数毎の各画素にフラ
グを付けるフラグ添付工程と、前記画素行又は列の所定数の行又は列毎の行又は列の処
理時に演算モードを切替える演算モード切替え工程と、前記画像データの行又は列方向に対しては、前記モード
添付工程により添付されたフラグを用い、前記行又は列
の垂直方向に対しては、前記モード切替え工程による切
替えを用いて、前記画像データを各方向別の所定の画素
数毎にブロック分割するブロック分割工程とを有し、行又は列方向に並ぶ所定数のブロックの画像データを並
列に演算し、かつ、演算を行又は列に垂直な方向のブロ
ックに対し順次行うことを特徴とする画像処理方法。