JPH0922269A - Display device - Google Patents

Display device

Info

Publication number
JPH0922269A
JPH0922269A JP7194152A JP19415295A JPH0922269A JP H0922269 A JPH0922269 A JP H0922269A JP 7194152 A JP7194152 A JP 7194152A JP 19415295 A JP19415295 A JP 19415295A JP H0922269 A JPH0922269 A JP H0922269A
Authority
JP
Japan
Prior art keywords
data
stored
buffer circuit
memory
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7194152A
Other languages
Japanese (ja)
Other versions
JP3392990B2 (en
Inventor
Hisao Matsushima
久雄 松島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Signal Co Ltd
Original Assignee
Nippon Signal Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Signal Co Ltd filed Critical Nippon Signal Co Ltd
Priority to JP19415295A priority Critical patent/JP3392990B2/en
Publication of JPH0922269A publication Critical patent/JPH0922269A/en
Application granted granted Critical
Publication of JP3392990B2 publication Critical patent/JP3392990B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of El Displays (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce a software processing for a scrolling at the time of performing a scroll display on LED displays. SOLUTION: This device is constituted of a first buffer circuit 10 taking out and storing data of a display content consisting of a prescribed number of bits stored in a memory M, storage circuits 11a, 11b storing the data of the first bit among the data of the display content stored in the first buffer circuit 10 or the last bit among the display content. second buffer circuits 12a, 12b taking out and storing residual data stored in the first buffer circuit 10 and also taking out the data of the first bit stored in storage circuit 11a, 11b to store the data after the residual data and taking out the data of the last bit stored in the circuits to store the data before the residual data and a returning storage circuit returning data stored in the second buffer circuits 12a, 12b to the memory M and making the memory store them.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、駅構内等の所定の場所
に設置される表示板に、列車案内等の所定の案内を流し
ながら、いわゆるスクロールしながら表示することので
きる表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device capable of displaying while scrolling a predetermined guide such as a train guide on a display plate installed in a predetermined place such as a station yard while scrolling.

【0002】[0002]

【従来の技術】従来、この種の表示装置は、多数のLE
D表示器を配設した表示板にスクロール表示するには、
表示用の案内内容のデータの記憶されているメモリのビ
ットシフトをソフトウエア処理で行い、つまりプログラ
ムで連続処理を行うようにしている。
2. Description of the Related Art Conventionally, a display device of this type has a large number of LEs.
To scroll display on the display board with D display,
Bit shift of the memory in which the data of the guide contents for display is stored is performed by software processing, that is, continuous processing is performed by a program.

【0003】[0003]

【発明が解決しようとする課題】上記従来のソフトウエ
アでスクロール表示を行う表示装置においては、表示内
容が多くなるとプログラム量が増大してソフトウエア処
理の負荷が増加するという欠点があり、また、プログラ
ム処理速度はスクロール速度に対応するため、プログラ
ム量が増加すると、スクロール速度が低下し、このた
め、スクロール速度を所定以下にならないようにする
と、当然、表示内容量が制限を受けるという問題点があ
った。
The above-mentioned conventional display device for performing scroll display by software has a drawback that the program amount increases as the display content increases and the load of software processing increases. Since the program processing speed corresponds to the scroll speed, when the program amount increases, the scroll speed decreases. Therefore, if the scroll speed is kept below a predetermined value, the display content capacity is naturally limited. there were.

【0004】そこで、本発明は、上記欠点を解決するた
めになされたものであって、その目的は、スクロール処
理のためのメモリのビットシフトをハードウエアで処理
してソフトウエアの負荷を軽減し、表示内容量が多くて
もスクロール速度が影響を受けない表示装置を提供する
ことにある。
Therefore, the present invention has been made to solve the above-mentioned drawbacks, and its purpose is to reduce the load of software by processing the bit shift of the memory for scroll processing by hardware. An object of the present invention is to provide a display device in which the scroll speed is not affected even if the display capacity is large.

【0005】[0005]

【課題を解決するための手段】本発明に係る表示装置
は、上記目的を達成するために、メモリに記憶されてい
る表示内容を表示板にスクロール式に表示する表示装置
において、前記メモリに記憶されている所定のビット数
からなる表示内容のデータを取出して記憶する第1のバ
ッファ回路と、その第1のバッファ回路に記憶されてい
る表示内容のデータのうちの最初のビットのデータ、又
はその表示内容のデータのうちの最後のビットのデータ
を記憶する記憶回路と、前記第1のバッファ回路に記憶
されている残りのデータを取出して記憶するとともに、
前記記憶回路に記憶されている最初のビットのデータを
その残りのデータの後に、又はその記憶回路に記憶され
ている最後のビットのデータをその残りのデータの前に
取出して記憶する第2のバッファ回路と、その第2のバ
ッファ回路に記憶されているデータを前記メモリに返還
して記憶させる返還記憶回路とを有することを特徴とし
ている。
In order to achieve the above-mentioned object, a display device according to the present invention is a display device in which display contents stored in a memory are scroll-displayed on a display plate and is stored in the memory. A first buffer circuit for extracting and storing display content data having a predetermined number of bits, and first bit data of the display content data stored in the first buffer circuit, or A storage circuit that stores the data of the last bit of the display content data and the remaining data that is stored in the first buffer circuit are stored and
A second bit of data that is stored in the storage circuit is extracted and stored after the remaining data, or before the remaining data of the last bit stored in the storage circuit. It is characterized by having a buffer circuit and a return storage circuit for returning the data stored in the second buffer circuit to the memory and storing the data therein.

【0006】[0006]

【作用】上記構成において、第1のバッファ回路には、
メモリに記憶されている所定のビット数からなる表示内
容のデータが記憶される。記憶回路には、その第1のバ
ッファ回路に記憶されている表示内容のデータのうちの
最初のビットのデータ、又はその表示内容のデータのう
ちの最後のビットのデータが記憶される。第2のバッフ
ァ回路には、第1のバッファ回路に記憶されている残り
のデータを取出して記憶するとともに、前記記憶回路に
記憶されている最初のビットのデータをその残りのデー
タの後に、又はその記憶回路に記憶されている最後のビ
ットのデータをその残りのデータの前に取出して記憶さ
れる。そしてその第2のバッファ回路に記憶されている
データは、返還記憶回路を介してメモリに記憶される。
In the above structure, the first buffer circuit includes:
The display content data having a predetermined number of bits stored in the memory is stored. The storage circuit stores the first bit data of the display content data stored in the first buffer circuit, or the last bit data of the display content data. The second buffer circuit takes out and stores the remaining data stored in the first buffer circuit, and stores the first bit of data stored in the storage circuit after the remaining data, or The last bit of data stored in the storage circuit is fetched and stored before the rest of the data. Then, the data stored in the second buffer circuit is stored in the memory via the return storage circuit.

【0007】[0007]

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図1は、一実施例装置の概略構成を示すブロック
図である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a schematic configuration of an apparatus of one embodiment.

【0008】表示板1は、多数のLEDを配設して構成
された周知の表示板からなり、例えば駅構内に設置され
て、列車案内などを行うときに利用される。
The display board 1 is a well-known display board having a large number of LEDs arranged therein. The display board 1 is installed, for example, in a station yard and is used when performing train guidance.

【0009】この表示板1への表示制御は、マイクロコ
ンピュータ(CPU)2が、予めメモリMに記憶されて
いるデータを用いて、所定のプログラムに従って演算処
理を行い、表示ドライバ3を介して行なわれる。しか
も、この表示板1における表示は、後述するビットシフ
ト回路aにより、案内内容の文字又は記号が矢印で示さ
れるように、右方向、又は左方向にスクロールされるよ
うに構成されている。
The display control on the display board 1 is performed by the microcomputer (CPU) 2 using the data stored in the memory M in advance according to a predetermined program and the display driver 3. Be done. In addition, the display on the display plate 1 is configured to be scrolled rightward or leftward by a bit shift circuit a described later, so that the characters or symbols of the guidance content are indicated by arrows.

【0010】ビットシフト回路aは、所定のビット数の
データを記憶することのできる第1のバッファ回路10
と、1ビットのデータを記憶することのできるフリップ
フロップ(F/F)回路からなる一対の第1,第2記憶
回路11a,11bと、第1のバッファ回路10と同じ
容量を有するF/F回路からなる一対の第2のバッファ
回路12a,12bと、第1のバッファ回路10と同じ
容量を有する本発明の返還記憶回路に当る第3のバッフ
ァ回路13とから構成される。
The bit shift circuit a is a first buffer circuit 10 capable of storing a predetermined number of bits of data.
And a pair of first and second memory circuits 11a and 11b each including a flip-flop (F / F) circuit capable of storing 1-bit data, and an F / F having the same capacity as the first buffer circuit 10. It is composed of a pair of second buffer circuits 12a and 12b formed of a circuit, and a third buffer circuit 13 having the same capacity as the first buffer circuit 10 and corresponding to the return storage circuit of the present invention.

【0011】上記構成要素のうち、第1記憶回路11a
および第2のバッファ回路12aは、表示器1のスクロ
ール方向を右方向とするときに用いられ、また第2記憶
回路11bおよび第2バッファ回路12bは左方向にス
クロールするときに用いられるもので、それら構成は同
一であるので、以下、右方向へスクロールする第1記憶
回路11aおよび第2のバッファ回路12aを中心に説
明する。
Of the above components, the first memory circuit 11a
The second buffer circuit 12a is used when the scroll direction of the display 1 is rightward, and the second memory circuit 11b and the second buffer circuit 12b are used when scrolling leftward. Since the configurations are the same, the description will be centered on the first memory circuit 11a and the second buffer circuit 12a that scroll rightward.

【0012】次に、本実施例装置の制御動作を説明する
が、説明を簡単にするために、メモリMに記憶されてい
るデータは8ビット構成とし、また第1のバッファ回路
10、第2のバッファ回路12aおよび第3のバッファ
回路13の容量も8ビットとして説明する。
Next, the control operation of the apparatus of this embodiment will be described. To simplify the explanation, the data stored in the memory M has an 8-bit structure, the first buffer circuit 10 and the second buffer circuit 10. The capacities of the buffer circuit 12a and the third buffer circuit 13 will also be described as 8 bits.

【0013】今、第1のバッファ回路10にCPU2か
らリード信号が与えられると、メモリMに記憶されてい
る8ビットのデータ「b0 ,b1 ,…b7 」がこの順序
で第1のバッファ回路10に取込まれて記憶される。ま
た、記憶回路11aには、前回のリード時に読込まれた
8ビットのデータ「a0 ,a1 ,…a7 」のうちの最初
のデータ「a0 」が第1のバッファ回路10から取込ま
れて記憶されている。次いで、第2のバッファ回路12
aにCPU2からリード信号が与えられると、第1のバ
ッファ回路10および記憶回路11aからデータが取込
まれ、第2のバッファ回路12aには「b1 ,b2 …b
7 ,a0 」の順に記憶される。
When a read signal is applied to the first buffer circuit 10 from the CPU 2, the 8-bit data "b0, b1, ... B7" stored in the memory M is stored in the first buffer circuit 10 in this order. Are captured and stored in. In the memory circuit 11a, the first data "a0" of the 8-bit data "a0, a1, ... A7" read during the previous read is fetched from the first buffer circuit 10 and stored therein. ing. Then, the second buffer circuit 12
When a read signal is given to a by the CPU 2, data is taken in from the first buffer circuit 10 and the storage circuit 11a, and "b1, b2 ... b" is stored in the second buffer circuit 12a.
7 and a0 "are stored in this order.

【0014】第2のバッファ回路12aにCPU2から
ライト信号が与えられると、第2のバッファ回路12a
のデータが第3のバッファ回路13に取込まれて記憶さ
れる。そして、この第3のバッファ回路13にCPU2
からライト信号が与えられると、この第3のバッファ回
路13に記憶されているデータがメモリMに記憶され
る。
When a write signal is applied from the CPU 2 to the second buffer circuit 12a, the second buffer circuit 12a
Data is taken in and stored in the third buffer circuit 13. The CPU 2 is added to the third buffer circuit 13.
When the write signal is applied from the memory M, the data stored in the third buffer circuit 13 is stored in the memory M.

【0015】したがって、メモリMにおけるデータ内容
は、上述の一連の処理により、当初の「b0 ,b1 ,b
2 …b7 」が「b1 ,b2 ,b7 …b7 ,a0 」にな
り、さらに次回処理により「b2 ,b3 ,b4 …b7 ,
a0 ,a1 」に変化することとなる。
Therefore, the data contents in the memory M are initially "b0, b1, b" by the series of processes described above.
2 ... b7 "becomes" b1, b2, b7 ... b7, a0 ", and by the next processing," b2, b3, b4 ... b7,
a0, a1 ".

【0016】上述のように、本実施例装置におけるスク
ロールのためのビットシフトは、ハードウエアからなる
ビットシフト回路aにより行なわれるため、従来のよう
にソフトウエアの負荷を増加させることなく実現するこ
とができる。
As described above, since the bit shift for scrolling in the apparatus of this embodiment is performed by the bit shift circuit a composed of hardware, it can be realized without increasing the load of software as in the conventional case. You can

【0017】[0017]

【発明の効果】本発明に係る表示装置は、メモリに記憶
されている所定のビット数からなる表示内容のデータを
取出して記憶する第1のバッファ回路と、その第1のバ
ッファ回路に記憶されている表示内容のデータのうちの
最初のビットのデータ、又はその表示内容のデータのう
ちの最後のビットのデータを記憶する記憶回路と、前記
第1のバッファ回路に記憶されている残りのデータを取
出して記憶するとともに、前記記憶回路に記憶されてい
る最初のビットのデータをその残りのデータの後に、又
はその記憶回路に記憶されている最後のビットのデータ
をその残りのデータの前に取出して記憶する第2のバッ
ファ回路と、その第2のバッファ回路に記憶されている
データを前記メモリに返還して記憶させる返還記憶回路
とからなるので、スクロールのためのビットシフトを、
ハードウエアで行なうことができ、従来のようにソフト
ウエアの負荷を増加させることなく実現することができ
る。
According to the display device of the present invention, a first buffer circuit for extracting and storing display content data having a predetermined number of bits stored in a memory, and the first buffer circuit is stored in the first buffer circuit. A storage circuit for storing the first bit data of the display content data or the last bit data of the display content data, and the remaining data stored in the first buffer circuit. The data of the first bit stored in the storage circuit is taken out after the remaining data, or the data of the last bit stored in the storage circuit is placed before the remaining data. Since it is composed of a second buffer circuit for taking out and storing it, and a return storage circuit for returning the data stored in the second buffer circuit to the memory and storing it, The bit shift for the crawl,
It can be performed by hardware, and can be realized without increasing the load of software as in the past.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例装置の概略構成を示すブロッ
ク図である。
FIG. 1 is a block diagram showing a schematic configuration of a device according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 表示器 2 CPU 3 表示ドライバ 10 第1のバッファ回路 11a,11b 記憶回路 12a,12b 第2のバッファ回路 13 第3のバッファ回路 M メモリ a ビットシフト回路 DESCRIPTION OF SYMBOLS 1 display device 2 CPU 3 display driver 10 first buffer circuit 11a, 11b storage circuit 12a, 12b second buffer circuit 13 third buffer circuit M memory a bit shift circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 メモリに記憶されている表示内容を表示
板にスクロール式に表示する表示装置において、 前記メモリに記憶されている所定のビット数からなる表
示内容のデータを取出して記憶する第1のバッファ回路
と、 前記第1のバッファ回路に記憶されている表示内容のデ
ータのうちの最初のビットのデータ、又はその表示内容
のデータのうちの最後のビットのデータを記憶する記憶
回路と、 前記第1のバッファ回路に記憶されている残りのデータ
を取出して記憶するとともに、前記記憶回路に記憶され
ている最初のビットのデータをその残りのデータの後
に、又はその記憶回路に記憶されている最後のビットの
データをその残りのデータの前に取出して記憶する第2
のバッファ回路と、 前記第2のバッファ回路に記憶されているデータを前記
メモリに返還して記憶させる返還記憶回路と、 を有することを特徴とする表示装置。
1. A display device for scroll-displaying display contents stored in a memory on a display plate, wherein first display data having a predetermined number of bits stored in the memory is extracted and stored. A buffer circuit, and a storage circuit for storing the first bit data of the display content data stored in the first buffer circuit, or the last bit data of the display content data, The remaining data stored in the first buffer circuit is retrieved and stored, and the first bit of data stored in the storage circuit is stored after the remaining data or in the storage circuit. The second bit of data for fetching and storing the last bit of data present before the remaining data
And a return storage circuit that returns the data stored in the second buffer circuit to the memory and stores the data in the memory.
JP19415295A 1995-07-06 1995-07-06 Display device Expired - Fee Related JP3392990B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19415295A JP3392990B2 (en) 1995-07-06 1995-07-06 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19415295A JP3392990B2 (en) 1995-07-06 1995-07-06 Display device

Publications (2)

Publication Number Publication Date
JPH0922269A true JPH0922269A (en) 1997-01-21
JP3392990B2 JP3392990B2 (en) 2003-03-31

Family

ID=16319791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19415295A Expired - Fee Related JP3392990B2 (en) 1995-07-06 1995-07-06 Display device

Country Status (1)

Country Link
JP (1) JP3392990B2 (en)

Also Published As

Publication number Publication date
JP3392990B2 (en) 2003-03-31

Similar Documents

Publication Publication Date Title
KR900008145B1 (en) Method and system for displaying images in adjacent display area
JPH0922269A (en) Display device
US4777484A (en) Display control device
JP3166237B2 (en) Character display
JPS5848103B2 (en) bidirectional display device
CN117725331A (en) Data display method and device and electronic equipment
JPS59161729A (en) Display device
US5742282A (en) 16 bit address access using 8 bit registers
JPH0715623B2 (en) Display device
JPS5533282A (en) Buffer control system
KR890005617A (en) Device controlling access to video memory
JPS6294891A (en) Display unit
JPS61143835A (en) Data display system
JPH01193917A (en) Terminal equipment
JPS6026231B2 (en) Display pattern registration method
JPS587181A (en) Display
JPS61141486A (en) Display controller
JPH02257282A (en) Table preparation processor
JPS607476A (en) Screen scrolling system
JPH0216651A (en) Disk cache control system
JPH0343866A (en) Electronic telephone directory
JPS5960481A (en) Crt controller
JPS61151593A (en) Character display unit
JPH0446436B2 (en)
JPS63697A (en) Status variation-wise information setting system

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100124

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110124

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110124

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120124

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130124

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140124

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees