JPH09219366A - Amplifier circuit - Google Patents

Amplifier circuit

Info

Publication number
JPH09219366A
JPH09219366A JP8048361A JP4836196A JPH09219366A JP H09219366 A JPH09219366 A JP H09219366A JP 8048361 A JP8048361 A JP 8048361A JP 4836196 A JP4836196 A JP 4836196A JP H09219366 A JPH09219366 A JP H09219366A
Authority
JP
Japan
Prior art keywords
mesfet
gate
voltage
amplification
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8048361A
Other languages
Japanese (ja)
Inventor
Satoshi Kayama
聡 香山
Mitsuru Arai
満 新井
Yasushi Hatta
康 八田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP8048361A priority Critical patent/JPH09219366A/en
Publication of JPH09219366A publication Critical patent/JPH09219366A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

PROBLEM TO BE SOLVED: To increase the reliability by inserting a current path which includes a MESFET for protection which is applied at its gate with such a voltage that may turn the device ON when the potential difference between the gate and the drain of a MESFET for amplification becomes a specified value which is lower than the withholding strength, between the gate and the drain of the MESFET for amplification which receives an input signal at its gate. SOLUTION: When the level of an input signal which is input into the gate of a differential MESFET 9 becomes too low, a MESFET for protection 10 comes to an on-state and current starts flowing. The current flowing in the MESFET 10 causes a voltage drop in a load resistor 7 and prevents the increase in the drain voltage of the MESFET 9 and it also supplies current to a MESFET 4, a source of constant current, of an input-step circuit. As a result, in the input-step circuit, the currents in a diode 3 which conducts a level shift operation and in a source follower MESFET 1 decrease by the amount of current which flows in the MESFET 10 and thereby decrease the amount of level shift and prevent the level of an input node 13 from becoming too low.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、増幅回路に関
し、特にGaAs(ガリウム砒素)MESFET(Meta
l Semiconductor FET)を用い、レーザダイオードや外部
変調方式の光変調器を駆動する差動増幅回路や反転増幅
回路(インバータ回路)に利用して有効な技術に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifier circuit, and more particularly to a GaAs (gallium arsenide) MESFET (Meta
(1 Semiconductor FET) and is effectively applied to a differential amplifier circuit or an inverting amplifier circuit (inverter circuit) that drives a laser diode or an external modulator type optical modulator.

【0002】[0002]

【従来の技術】上記光変調器の駆動回路としての差動増
幅回路やインバータ回路については、例えば1986
年、サンエンスフォーラム社発行「化合物半導体デバイ
スハンドブック」第253頁等に記載されている。図6
には、そのような差動増幅回路の一例が示されている。
この回路は、シリコンバイポーラトランジスタからなる
ECLと同様の構成であり、電流切り換え型回路から構
成される。つまり、差動MESFET9と16の共通ソ
ース23に定電流動作を行うMESFET22を設け、
かかる定電流を上記差動MESFET9と16で電流切
り換えを行って、ドレイン8と15からそれに対応した
出力信号を得るものである。入力段回路として、ソース
フォロワ増幅MESFET1とレベルシフト用ダイオー
ド3及び定電流負荷としてのMESFET5からなるソ
ースフォロワ回路が設けられ、かかる増幅MESFET
1とダイオード3を介して上記差動増幅MESFET9
のゲートに入力信号が供給される。
2. Description of the Related Art For example, a differential amplifier circuit or an inverter circuit as a drive circuit of the above optical modulator is described in 1986.
, "Compound Semiconductor Device Handbook", published by Sunence Forum, Inc., page 253. FIG.
Shows an example of such a differential amplifier circuit.
This circuit has the same structure as the ECL including silicon bipolar transistors and is composed of a current switching type circuit. That is, the common source 23 of the differential MESFETs 9 and 16 is provided with the MESFET 22 that performs constant current operation,
This constant current is switched by the differential MESFETs 9 and 16 to obtain an output signal corresponding to it from the drains 8 and 15. A source follower circuit including a source follower amplification MESFET 1, a level shift diode 3 and a MESFET 5 as a constant current load is provided as an input stage circuit.
1 through the diode 3 through the differential amplification MESFET9
An input signal is supplied to the gate of.

【0003】[0003]

【発明が解決しようとする課題】上記差動増幅MESF
ET9は、他方の差動MESFET16との相対的関係
において、ゲートにしきい値電圧以下の入力信号が供給
されるとオフ状態となり、ドレイン出力8は接地電位G
NDのようなハイレベルとなる。しかし、レベルシフト
回路の定電流MESFET4のゲート端子5の電圧調整
やしきい値電圧の製造バラツキなどによって前段回路の
出力信号13、言い換えるならば、差動MESFET9
のゲートに供給されに入力信号のレベルが下がり過ぎる
と、かかるMESFET9のゲートとドレイン間電圧が
その耐圧を越え、FETの特性の劣化あるいは破壊が生
じてしまうという問題が生じる。
DISCLOSURE OF THE INVENTION Differential amplification MESF
In relation to the other differential MESFET 16, the ET 9 is turned off when an input signal below the threshold voltage is supplied to the gate, and the drain output 8 has the ground potential G
It becomes a high level like ND. However, due to the voltage adjustment of the gate terminal 5 of the constant current MESFET 4 of the level shift circuit, the manufacturing variation of the threshold voltage, etc., the output signal 13 of the preceding circuit, in other words, the differential MESFET 9
If the level of the input signal supplied to the gate of the MESFET 9 drops too much, the voltage between the gate and the drain of the MESFET 9 exceeds its withstand voltage, and the FET characteristics may be deteriorated or destroyed.

【0004】この発明の目的は、増幅MESFETによ
り大振幅の出力信号を得るとともに特性の劣化や破壊を
防止して信頼性を向上させた増幅回路を提供することに
ある。この発明の前記ならびにそのほかの目的と新規な
特徴は、本明細書の記述および添付図面から明らかにな
るであろう。
An object of the present invention is to provide an amplifier circuit in which a large-amplitude output signal is obtained by an amplifying MESFET and deterioration or destruction of characteristics is prevented to improve reliability. The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0005】[0005]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、入力信号がゲートに供給さ
れた増幅MESFETのゲートとドレイン間に、上記増
幅MESFETのゲート・ドレイン間電圧が耐圧以下の
所定の電位差になったときにオン状態にされるような電
圧がゲートに印加されてなる保護用MESFETを含む
電流経路を設ける。
The following is a brief description of an outline of a typical invention among the inventions disclosed in the present application. That is, between the gate and the drain of the amplification MESFET whose input signal is supplied to the gate, a voltage that is turned on when the gate-drain voltage of the amplification MESFET becomes a predetermined potential difference below the breakdown voltage is applied to the gate. A current path including a protective MESFET applied to the circuit is provided.

【0006】[0006]

【発明の実施の形態】図1には、この発明に係る増幅回
路の一実施例の回路図が示されている。各回路素子は、
公知の化合物半導体集積回路の製造技術により1つの半
導体基板上において形成される。同図の増幅回路は、特
に制限されないが、レーザダイオードや外部変調方式の
光変調器を駆動する差動増幅回路に向けられている。同
図のMESFETは、全てディプレッション型である。
1 is a circuit diagram of an embodiment of an amplifier circuit according to the present invention. Each circuit element is
It is formed on one semiconductor substrate by a known manufacturing technique of a compound semiconductor integrated circuit. Although not particularly limited, the amplifier circuit shown in the figure is directed to a differential amplifier circuit that drives a laser diode or an external modulation type optical modulator. The MESFETs in the figure are all depletion type.

【0007】差動増幅MESFET9と16のソース
は、共通ソース23に接続される。この共通ソース23
と負の電圧端子Vssとの間には、定電流源として動作す
るMESFET21が設けられる。このMESFET2
1のゲート端子22には、かかるMESFET21を定
電流動作させるための定電圧が印加される。上記差動M
ESFET9と16のドレインと回路の接地電位GND
との間には、負荷抵抗7と14が設けられる。上記差動
MESFET9と16のうちの一方の差動MESFET
9のゲートには、後述する入力段回路を介して増幅すべ
き入力信号が供給される。他方の差動MESFET16
のゲート端子20には、上記入力信号のハイレベルとロ
ウレベルのほぼ中点電位に設定された参照電圧(又はバ
イアス電圧)が印加される。
The sources of the differential amplification MESFETs 9 and 16 are connected to the common source 23. This common source 23
The MESFET 21 that operates as a constant current source is provided between the negative voltage terminal Vss and the negative voltage terminal Vss. This MESFET2
A constant voltage for operating the MESFET 21 with a constant current is applied to the first gate terminal 22. Above differential M
The drains of ESFETs 9 and 16 and the ground potential GND of the circuit
Load resistors 7 and 14 are provided between and. One of the differential MESFETs 9 and 16 described above
An input signal to be amplified is supplied to the gate of 9 via an input stage circuit described later. The other differential MESFET 16
A reference voltage (or a bias voltage) set to a substantially midpoint potential between the high level and the low level of the input signal is applied to the gate terminal 20 of the.

【0008】この実施例では、入力段回路としてソース
フォロワ回路が設けられる。つまり、ソースフォロワM
ESFET1のゲート端子2には、入力信号が供給され
る。このMESFET1のソースには、レベルシフト用
のダイオード3と定電流負荷としてのMESFET4が
設けられる。上記MESFET4は、ゲート端子5に定
電圧が印加されることより定電流源として動作させられ
る。上記ゲート端子2に供給された入力信号は、MES
FET1のゲート,ソース、ダイオード3のアノード,
カソードを通してレベルシフトされ、上記差動MESF
ET9のゲートが接続される入力ノード13に伝えられ
る。
In this embodiment, a source follower circuit is provided as an input stage circuit. In other words, source follower M
An input signal is supplied to the gate terminal 2 of the ESFET 1. The source of the MESFET 1 is provided with a level shifting diode 3 and a MESFET 4 as a constant current load. The MESFET 4 is operated as a constant current source by applying a constant voltage to the gate terminal 5. The input signal supplied to the gate terminal 2 is the MES
The gate and source of FET1, the anode of diode 3,
The differential MESF is level-shifted through the cathode
It is transmitted to the input node 13 to which the gate of ET9 is connected.

【0009】上記の差動増幅回路では、定電流源MES
FET4のゲート端子5に供給される定電圧設定やその
しきい値電圧のプロセスバラツキにより不所望に定電流
が大きくされたり、上記ソースフォロワMESFET1
のしきい値電圧がプロセスバラツキにより大きくなって
しまうことが予測される。この結果、上記差動MESF
ET9のゲートが結合された上記入力ノード13に伝え
られるロウレベルの入力信号が低くなり過ぎ、上記差動
MESFET9のオフ状態によりドレインが回路の接地
電位GNDまで上昇し、ゲート,ソース間電圧がかかる
MESFET9のゲート,ドレイン間耐圧を越えるこ
と、あるいはゲート,ドレイン耐圧近傍まで大きくされ
ることにより、ゲート,ソース間耐圧破壊あるいは特性
の劣化が生じてしまう。
In the above differential amplifier circuit, the constant current source MES is used.
The constant current is undesirably increased due to the process variation of the constant voltage setting or the threshold voltage supplied to the gate terminal 5 of the FET 4, or the source follower MESFET 1 described above.
It is expected that the threshold voltage of will increase due to process variations. As a result, the differential MESF
The low-level input signal transmitted to the input node 13 to which the gate of ET9 is coupled becomes too low, and the differential MESFET 9 is turned off to raise the drain to the ground potential GND of the circuit, thereby applying a gate-source voltage to the MESFET 9 If the withstand voltage between the gate and the drain is exceeded, or if the withstand voltage is increased to the vicinity of the withstand voltage between the gate and the drain, breakdown of the withstand voltage between the gate and the source or deterioration of characteristics will occur.

【0010】この実施例では、上記のように差動MES
FET9のゲートに印加される入力信号が、不所望に低
くなり過ぎた場合でも、上記ゲート,ドレイン間耐圧破
壊や特性の劣化を防止するために、次のような保護回路
が設けられる。上記MESFET9のゲートとドレイン
である出力端子8との間には、レベルシフト用のダイオ
ード10と12とがそれぞれドレインとソースにそれぞ
れ挿入されたMESFET10が設けられる。つまり、
上記MESFET9のドレインとゲート間には、ダイオ
ード11、MESFET10及びダイオード12からな
る直列回路が設けられる。特に制限されないが、上記M
ESFET10のゲートは、上記差動MESFET9と
16のソースが共通化された共通ソース23に接続され
る。特に制限されないが、他方の差動MESFET16
のドレインとゲート間にも、上記同様にダイオード1
8、MESFET17及びダイオード19からなる保護
回路が設けられる。上記MESFET17のゲートは、
上記同様に共通ソース23に接続される。
In this embodiment, as described above, the differential MES is
Even when the input signal applied to the gate of the FET 9 becomes undesirably low, the following protection circuit is provided in order to prevent breakdown of the breakdown voltage between the gate and drain and deterioration of characteristics. Between the gate of the MESFET 9 and the output terminal 8 which is the drain, the MESFET 10 in which level shifting diodes 10 and 12 are respectively inserted in the drain and the source is provided. That is,
A series circuit including a diode 11, a MESFET 10 and a diode 12 is provided between the drain and the gate of the MESFET 9. Although not particularly limited, the above M
The gate of the ESFET 10 is connected to the common source 23 in which the sources of the differential MESFETs 9 and 16 are shared. The other differential MESFET 16 is not particularly limited.
Between the drain and the gate of the diode 1
8, a protection circuit composed of the MESFET 17 and the diode 19 is provided. The gate of the MESFET 17 is
Similar to the above, it is connected to the common source 23.

【0011】上記保護回路のダイオード11は、MES
FET10のゲート,ドレイン間にかかるMESFET
10のゲート,ドレイン間耐圧以上の電圧が加わらない
ようにレベルシフトさせる。ダイオード12は、MES
FET10の実効的なしきい値電圧を高くして、MES
FET9のゲートに供給される入力信号のロウレベルが
ゲート,ドレイン間耐圧に対して十分小さきときにかか
るMESFET10にほとんど電流が流れないようにし
て、所望の増幅利得を確保するものである。また、これ
らのダイオード10と12は、入力信号がハイレベルに
された時等のようにMESFET9のドレインに対して
ゲート電圧が高くされたときでも、ゲート側からドレイ
ンに向かって電流が流れないようにするためのものであ
る。
The diode 11 of the protection circuit is a MES.
MESFET applied between the gate and drain of FET 10
The level is shifted so that a voltage higher than the gate-drain breakdown voltage of 10 is not applied. The diode 12 is a MES
By increasing the effective threshold voltage of the FET 10, the MES
When the low level of the input signal supplied to the gate of the FET 9 is sufficiently small with respect to the breakdown voltage between the gate and the drain, almost no current flows through the MESFET 10, and a desired amplification gain is secured. Further, these diodes 10 and 12 prevent the current from flowing from the gate side to the drain even when the gate voltage is made higher than the drain of the MESFET 9 such as when the input signal is set to the high level. It is for

【0012】この実施例において、差動MESFET9
のゲートに伝えられる入力信号のレベルが下がり過ぎる
と、保護用のMESFET10がオン状態となり電流を
流す。このMESFET10を通して流れる電流は、差
動増幅回路の負荷抵抗7に電圧降下を生じさせてMES
FET9のドレイン電圧の上昇を防ぐとともに、入力段
回路の定電流源MESFET4に電流供給を行う。この
結果、入力段回路ではレベルシフト動作を行うダイオー
ド3とソースフォロワMESFET1に流れる電流が上
記MESFET10に流れる電流分だけ減少し、レベル
シフト量を低減させて入力ノード13のレベルが下がり
過ぎないように作用する。上記保護用MESFET10
に流れる電流が、上記のような2つの作用をもたらして
差動MESFET9のゲート,ドレイン間電圧が不所望
に増大してしまうのを防ぐことができる。上記差動ME
SFET9と差動的に動作する差動MESFET16に
おいても、上記同様な保護回路よりかかる差動MESF
ET16のゲート,ドレイン間が不所望に大きな電圧が
印加されることを防止する。
In this embodiment, the differential MESFET 9
When the level of the input signal that is transmitted to the gate of the gate is too low, the protective MESFET 10 is turned on and a current flows. The current flowing through the MESFET 10 causes a voltage drop in the load resistance 7 of the differential amplifier circuit and causes the MES.
The drain voltage of the FET 9 is prevented from rising and current is supplied to the constant current source MESFET 4 of the input stage circuit. As a result, in the input stage circuit, the current flowing through the diode 3 that performs the level shift operation and the source follower MESFET 1 is reduced by the amount of the current flowing through the MESFET 10, and the level shift amount is reduced so that the level of the input node 13 does not drop too much. To work. The protection MESFET 10
It is possible to prevent an undesired increase in the gate-drain voltage of the differential MESFET 9 due to the above-described two effects of the current flowing through. Above differential ME
Also in the differential MESFET 16 that operates differentially with the SFET 9, the differential MESF generated by the same protection circuit as above.
This prevents an undesirably large voltage from being applied between the gate and drain of ET16.

【0013】図2には、この発明に係る増幅回路の他の
一実施例の回路図が示されている。この実施例は、前記
増幅回路の変形例が示されている。まず、ソースフォロ
ワ回路において、上記同様なソースフォロワMESFE
T31のソースに設けられるレベルシフト用のダイオー
ドは、ゲートとドレインとが接続されてダイオード形態
にされたMESFET33に置き換えられる。保護回路
においては、差動MESFET39のドレインと上記ソ
ースフォロワMESFET31のソースとの間に、保護
用MESFET40とレベルシフト用ダイオード41が
設けられる。しかしながら、差動増幅MESFET39
のゲートとドレイン間においては、保護用MESFET
40とレベルシフト用のダイオード41と上記ダイオー
ド形態のMESFET33とが直列形態に接続され、前
記図1の実施例と実質的に同じくなる。つまり、ソース
フォロワ回路のレベルシフト用MESFET33が上記
保護回路のレベルシフト回路と共用されるものである。
FIG. 2 is a circuit diagram of another embodiment of the amplifier circuit according to the present invention. In this embodiment, a modification of the amplifier circuit is shown. First, in the source follower circuit, a source follower MESFE similar to the above is used.
The level-shifting diode provided at the source of T31 is replaced with the MESFET 33 in the form of a diode in which the gate and the drain are connected. In the protection circuit, a protection MESFET 40 and a level shift diode 41 are provided between the drain of the differential MESFET 39 and the source of the source follower MESFET 31. However, the differential amplification MESFET39
Between the gate and drain of the protection MESFET
40, the level shifting diode 41, and the diode-type MESFET 33 are connected in series, which is substantially the same as the embodiment of FIG. That is, the level shift MESFET 33 of the source follower circuit is shared with the level shift circuit of the protection circuit.

【0014】他方の差動MESFET46側には、上記
差動MESFET39側と対応させるべく、保護用ME
SFET47と端子49の間にレベルシフト用ダイオー
ド48が設けられる。差動MESFET46のゲート端
子50には、前記参照電圧又はバイアス電圧が印加さ
れ、かかる参照電圧又はバイアス電圧に対して上記レベ
ルシフト用MESFET33のレベルシフト量に対応し
た電位差を持つ電圧が上記端子46に印加される。上記
端子49と50は、MESFET33と同様なダイオー
ド形成のMESFETを設け、かかるMESFETに上
記MESFET33と同じようなバイアス電流を流すよ
うにしてもよい。
On the other side of the differential MESFET 46, a protective ME is provided so as to correspond to the side of the differential MESFET 39.
A level shift diode 48 is provided between the SFET 47 and the terminal 49. The reference voltage or the bias voltage is applied to the gate terminal 50 of the differential MESFET 46, and a voltage having a potential difference corresponding to the level shift amount of the level shift MESFET 33 with respect to the reference voltage or the bias voltage is applied to the terminal 46. Is applied. The terminals 49 and 50 may be provided with a diode-formed MESFET similar to the MESFET 33, and a bias current similar to that of the MESFET 33 may flow through the MESFET.

【0015】この実施例においても、差動MESFET
39のゲートに伝えられる入力信号のレベルが下がり過
ぎると、保護用のMESFET40がオン状態となり電
流を流す。このMESFET40を通して流れる電流
は、差動増幅回路の負荷抵抗37に電圧降下を生じさせ
てMESFET39のドレイン電圧の上昇を防ぐととも
に、入力段回路の定電流源MESFET34に電流供給
を行う。この結果、入力段回路ではソースフォロワME
SFET31に流れる電流が上記MESFET40に流
れる電流分だけ減少し、レベルシフト量を低減させて入
力ノード43のレベルが下がり過ぎないように作用して
差動MESFET39のゲート,ドレイン間電圧が不所
望に増大してしまうのを防ぐことができる。上記差動M
ESFET39と差動的に動作する差動MESFET4
6においても、上記同様な保護回路よりかかる差動ME
SFET46のゲート,ドレイン間が不所望に大きな電
圧が印加されることを防止する。
Also in this embodiment, the differential MESFET is also used.
When the level of the input signal transmitted to the gate of 39 is too low, the protective MESFET 40 is turned on and a current flows. The current flowing through the MESFET 40 causes a voltage drop in the load resistor 37 of the differential amplifier circuit to prevent the drain voltage of the MESFET 39 from rising, and also supplies a current to the constant current source MESFET 34 of the input stage circuit. As a result, in the input stage circuit, the source follower ME
The current flowing through the SFET 31 is reduced by the amount of the current flowing through the MESFET 40, and the level shift amount is reduced to prevent the level of the input node 43 from falling too low, thereby undesirably increasing the gate-drain voltage of the differential MESFET 39. You can prevent it. Above differential M
Differential MESFET 4 that operates differentially with ESFET 39
In the case of 6 as well, the differential ME applied by the same protection circuit
This prevents an undesirably large voltage from being applied between the gate and drain of the SFET 46.

【0016】図3には、この発明に係る増幅回路の他の
一実施例の回路図が示されている。この実施例では、保
護用MESFET10のゲートは、図1や図2の実施例
と異なり、独自の定電圧が印加される。つまり、MES
FET10のゲートには、直列形態にされたダイオード
56,57及び58により形成された定電圧が印加され
る。これらのダイオード56,57及び58には、負荷
用のMESFET55及びレベルシフト用ダイオード5
4によりバイアス電流が供給される。上記定電圧を低く
設定することにより、保護用MESFET10のソース
側に設けられた前記図1の実施例回路のようなレベルシ
フト用ダイオードが省略される。他方の差動MESFE
T16に設けられる保護回路は、前記図1の実施例と同
様とされる。この実施例の動作は、前記図1の実施例と
実質的に同じであるのでその説明を省略する。
FIG. 3 shows a circuit diagram of another embodiment of the amplifier circuit according to the present invention. In this embodiment, a unique constant voltage is applied to the gate of the protective MESFET 10 unlike the embodiments of FIGS. 1 and 2. That is, MES
A constant voltage formed by the diodes 56, 57 and 58 in series is applied to the gate of the FET 10. These diodes 56, 57 and 58 include a load MESFET 55 and a level shift diode 5 respectively.
A bias current is supplied by 4. By setting the constant voltage low, the level shifting diode provided in the source side of the protective MESFET 10 as in the embodiment circuit of FIG. 1 is omitted. The other differential MESFE
The protection circuit provided in T16 is similar to that of the embodiment shown in FIG. Since the operation of this embodiment is substantially the same as that of the embodiment of FIG. 1, the description thereof will be omitted.

【0017】図4には、この発明に係る増幅回路の更に
他の一実施例の回路図が示されている。この実施例で
は、反転増幅回路(インバータ回路)に向けられてい
る。入力段回路として、ゲート端子61に入力信号が供
給されたソースフォロワMESFET60、ダイオード
形態のMESFET62及び定電流源MESFET63
からなる前記同様なソースフォロワ回路が設けられる。
FIG. 4 shows a circuit diagram of still another embodiment of the amplifier circuit according to the present invention. In this embodiment, it is directed to an inverting amplifier circuit (inverter circuit). As an input stage circuit, a source follower MESFET 60 having an input signal supplied to a gate terminal 61, a diode type MESFET 62 and a constant current source MESFET 63.
A source follower circuit similar to that described above is provided.

【0018】増幅回路は、ソースが回路の接地電位GN
Dに接続され、ゲートが上記ソースフォロワ回路の出力
信号が伝えられる入力ノード71に接続された増幅ME
SFET67と、そのドレインと電源電圧Vddとの間に
設けられ、ゲートとソースとが接続されることにより定
電流負荷として動作させられるMESFET65から構
成される。このような反転増幅回路における増幅MES
FET67のゲート,ドレイン間耐圧保護のために、M
ESFET68とダイオード69からなる保護回路が設
けられる。この保護回路は、実質的に前記図2の保護回
路と同じである。つまり、保護回路に対して、上記増幅
MESFET67が、図2の差動MESFET39と実
質的に同じ関係となる。
The source of the amplifier circuit is the ground potential GN of the circuit.
An amplifying ME connected to D and having a gate connected to an input node 71 through which the output signal of the source follower circuit is transmitted.
It is composed of an SFET 67 and a MESFET 65 which is provided between the drain of the SFET 67 and the power supply voltage Vdd and is operated as a constant current load by connecting the gate and the source thereof. Amplification MES in such an inverting amplifier circuit
In order to protect the breakdown voltage between the gate and drain of the FET 67, M
A protection circuit including the ESFET 68 and the diode 69 is provided. This protection circuit is substantially the same as the protection circuit shown in FIG. That is, the amplification MESFET 67 has substantially the same relationship with the protection circuit as the differential MESFET 39 of FIG.

【0019】図5には、この発明に係る増幅回路の更に
他の一実施例の回路図が示されている。この実施例で
は、反転増幅回路(インバータ回路)がエンハンスメン
ト型により構成される。つまり、増幅MESFET72
はエンハンスメント型とされ、負荷としてディプレッシ
ョン型MESFET65が用いられる。このような反転
増幅回路において、増幅MESFET72のゲートとド
レイン間にゲートに接地電位が与えられたエンハンスメ
ント型MESFET73が保護回路として設けられる。
この増幅回路では、増幅MESFET72のゲートに入
力される入力信号にアンダーシュート等の負電圧が印加
されたときに、保護用MESFET73がオン状態にな
り、ドレイン電圧を低くしてゲート,ドレイン間電圧が
耐圧以上にされるのを防ぐようにするものである。
FIG. 5 is a circuit diagram of a further embodiment of the amplifier circuit according to the present invention. In this embodiment, the inverting amplifier circuit (inverter circuit) is of enhancement type. That is, the amplification MESFET 72
Is an enhancement type, and a depletion type MESFET 65 is used as a load. In such an inverting amplifier circuit, an enhancement MESFET 73 having a gate to which a ground potential is applied is provided as a protection circuit between the gate and drain of the amplification MESFET 72.
In this amplification circuit, when a negative voltage such as undershoot is applied to the input signal input to the gate of the amplification MESFET 72, the protection MESFET 73 is turned on, and the drain voltage is lowered to reduce the gate-drain voltage. It is intended to prevent the breakdown voltage from being exceeded.

【0020】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、 (1) 入力信号がゲートに供給された増幅MESFE
Tのゲートとドレイン間に、かかる増幅MESFETの
ゲート・ドレイン間電圧が耐圧以下の所定の電位差にな
ったときにオン状態にされるような電圧がゲートに印加
されてなる保護用MESFETを含む電流経路を設け
て、増幅MESFETのドレイン電圧を下げることによ
り耐圧破壊や特性劣化を防止することができるという効
果が得られる。
The functions and effects obtained from the above embodiment are as follows. (1) Amplified MESFE in which the input signal is supplied to the gate
A current including a protective MESFET that is applied between the gate and drain of T such that a voltage that is turned on when the gate-drain voltage of the amplification MESFET becomes a predetermined potential difference equal to or lower than the withstand voltage is applied to the gate. By providing the path and lowering the drain voltage of the amplification MESFET, it is possible to obtain the effect that breakdown breakdown and characteristic deterioration can be prevented.

【0021】(2) 上記入力信号を、ソースフォロワ
増幅MESFETと、レベルシフト用のダイオード形態
にされたMESFETを介して上記増幅MESFETの
ゲートに伝え、上記保護用MESFETに流れる電流を
上記増幅MESFETのドレインとゲートとの間に上記
レベルシフト用MESFETにも流すようにすることに
より、保護回路の素子数を減らしつつ、上記電流により
入力信号のレベル低下を防止してドレイン電圧の低下と
相俟って効率良く耐圧破壊や特性劣化を防止することが
できるという効果が得られる。
(2) The input signal is transmitted to the gate of the amplification MESFET via the source follower amplification MESFET and the MESFET in the form of a diode for level shifting, and the current flowing through the protection MESFET is transmitted to the gate of the amplification MESFET. By causing the level shift MESFET to flow between the drain and the gate, the number of elements of the protection circuit is reduced, and at the same time, the level of the input signal is prevented from being lowered by the above current, and the drain voltage is lowered. Therefore, it is possible to effectively prevent the breakdown of the breakdown voltage and the deterioration of the characteristics.

【0022】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、図1
ないし図3の実施例において、負荷抵抗は負荷MESF
ETに置き換えることができる。差動増幅回路において
入力段回路としてソースフォロワ回路を設けることは条
件とされない。この発明は、ソース,ドレイン間耐圧が
比較的小さな増幅素子を用いた増幅回路に広く利用でき
る。
Although the invention made by the inventor has been specifically described based on the embodiment, the invention of the present application is not limited to the embodiment, and various modifications can be made without departing from the gist of the invention. Needless to say. For example, FIG.
To the load MESF in the embodiment of FIG.
Can be replaced with ET. It is not a condition to provide a source follower circuit as an input stage circuit in the differential amplifier circuit. INDUSTRIAL APPLICABILITY The present invention can be widely used for an amplifier circuit using an amplifier element having a relatively small breakdown voltage between source and drain.

【0023】[0023]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、入力信号がゲートに供給さ
れた増幅MESFETのゲートとドレイン間に、かかる
増幅MESFETのゲート・ドレイン間電圧が耐圧以下
の所定の電位差になったときにオン状態にされるような
定電圧がゲートに印加されてなる保護用MESFETを
含む電流経路を設けて、増幅MESFETのドレイン電
圧を下げることにより耐圧破壊や特性劣化を防止するこ
とができる。
The effects obtained by typical ones of the inventions disclosed in the present application will be briefly described as follows. That is, a constant voltage that is turned on when the gate-drain voltage of the amplified MESFET becomes a predetermined potential difference below the breakdown voltage between the gate and drain of the amplified MESFET whose input signal is supplied to the gate. By providing a current path including the protective MESFET applied to the gate and lowering the drain voltage of the amplification MESFET, breakdown voltage breakdown and characteristic deterioration can be prevented.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明に係る増幅回路の一実施例を示す回路
図である。
FIG. 1 is a circuit diagram showing an embodiment of an amplifier circuit according to the present invention.

【図2】この発明に係る増幅回路の他の一実施例を示す
回路図である。
FIG. 2 is a circuit diagram showing another embodiment of the amplifier circuit according to the present invention.

【図3】この発明に係る増幅回路の他の一実施例を示す
回路図である。
FIG. 3 is a circuit diagram showing another embodiment of the amplifier circuit according to the present invention.

【図4】この発明に係る増幅回路の更に他の一実施例を
示す回路図である。
FIG. 4 is a circuit diagram showing still another embodiment of the amplifier circuit according to the present invention.

【図5】この発明に係る増幅回路の更に他の一実施例を
示す回路図である。
FIG. 5 is a circuit diagram showing still another embodiment of the amplifier circuit according to the present invention.

【図6】従来の増幅回路の一例を示す回路である。FIG. 6 is a circuit showing an example of a conventional amplifier circuit.

【符号の説明】[Explanation of symbols]

1,31,60…ソースフォロワMESFET、2,3
2,61…ゲート端子、3,33…ダイオード、4,3
4,63…定電流MESFET、5,35,64…ゲー
ト端子、7,37…抵抗、8,38…出力端子、9,3
9…差動MESFET、10,40,68…保護MES
FET、11,12,41,69…ダイオード、13,
43,71…入力ノード、14,44…抵抗、15,4
5…出力端子、16,46…差動MESFET、17,
47…保護MESFET、18,19,48…ダイオー
ド、20,50…ゲート端子、21,51…定電流ME
SFET、22,52…ゲート端子。
1, 31, 60 ... Source follower MESFET, 2, 3
2, 61 ... Gate terminal, 3, 33 ... Diode, 4, 3
4, 63 ... Constant current MESFETs, 5, 35, 64 ... Gate terminals, 7, 37 ... Resistors, 8, 38 ... Output terminals, 9, 3
9 ... Differential MESFET, 10, 40, 68 ... Protection MES
FET, 11, 12, 41, 69 ... Diode, 13,
43, 71 ... Input node, 14, 44 ... Resistor, 15, 4
5 ... Output terminal, 16, 46 ... Differential MESFET, 17,
47 ... Protection MESFET, 18, 19, 48 ... Diode, 20, 50 ... Gate terminal, 21, 51 ... Constant current ME
SFET, 22, 52 ... Gate terminal.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 新井 満 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 八田 康 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 ─────────────────────────────────────────────────── ─── Continuation of front page (72) Mitsuru Arai Mitsuru Arai 5-20-1 Kamimizuhoncho, Kodaira-shi, Tokyo Inside Hiritsu Cho-LS Engineering Co., Ltd. (72) Inventor Yasushi Hatta Ome, Tokyo 2326 Imai, Ichi, Hitachi, Ltd. Device Development Center

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 入力信号がゲートに供給された増幅ME
SFETと、かかる増幅MESFETのゲートとドレイ
ン間に電流経路を構成するように設けられ、上記増幅M
ESFETのゲート・ドレイン間電圧が耐圧以下の所定
の電位差になったときにオン状態にされるような電圧が
ゲートに印加されてなる保護用MESFETとを備えて
なることを特徴とする増幅回路。
1. An amplifying ME in which an input signal is supplied to a gate.
The amplification MESFET is provided so as to form a current path between the gate and the drain of the amplification MESFET.
An amplifier circuit comprising: a protection MESFET having a gate applied with a voltage that is turned on when the gate-drain voltage of the ESFET reaches a predetermined potential difference equal to or lower than the withstand voltage.
【請求項2】 上記増幅MESFETは、差動形態に接
続された一対の増幅MESFETであり、上記保護用M
ESFETは、かかる差動増幅MESFETのそれぞれ
のゲートとドレイン間にそれぞれレベルシフト用のダイ
オードを介して接続された一対のMESFETであっ
て、それぞれのゲートは上記一対の増幅MESFETの
共通化されたソースに接続されるものであることを特徴
とする請求項1の増幅回路。
2. The amplification MESFET is a pair of amplification MESFETs connected in a differential form, and the protection MESFET is provided.
The ESFET is a pair of MESFETs connected between the respective gates and drains of the differential amplification MESFETs via level shifting diodes, and each gate is a common source of the pair of amplification MESFETs. The amplifier circuit according to claim 1, wherein the amplifier circuit is connected to.
【請求項3】 上記入力信号は、ソースフォロワ増幅M
ESFETと、レベルシフト用のダイオード形態にされ
たMESFETを介して増幅MESFETのゲートに伝
えられるものであり、上記保護用MESFETは、上記
増幅MESFETのドレインとゲートとの間に上記レベ
ルシフト用MESFETと共に電流経路を構成するもの
であることを特徴とする請求項1の増幅回路。
3. The input signal is a source follower amplifier M.
It is transmitted to the gate of the amplification MESFET through the ESFET and the MESFET in the form of a diode for level shift, and the protection MESFET is provided between the drain and gate of the amplification MESFET together with the level shift MESFET. The amplifier circuit according to claim 1, wherein the amplifier circuit constitutes a current path.
JP8048361A 1996-02-09 1996-02-09 Amplifier circuit Withdrawn JPH09219366A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8048361A JPH09219366A (en) 1996-02-09 1996-02-09 Amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8048361A JPH09219366A (en) 1996-02-09 1996-02-09 Amplifier circuit

Publications (1)

Publication Number Publication Date
JPH09219366A true JPH09219366A (en) 1997-08-19

Family

ID=12801221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8048361A Withdrawn JPH09219366A (en) 1996-02-09 1996-02-09 Amplifier circuit

Country Status (1)

Country Link
JP (1) JPH09219366A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466971B1 (en) * 1997-10-31 2005-06-07 삼성전자주식회사 Level shifter
CN109660234A (en) * 2018-12-17 2019-04-19 珠海亿智电子科技有限公司 A kind of level shift circuit of resistance to 5V realized using the resistance to voltage device of 1.8V

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466971B1 (en) * 1997-10-31 2005-06-07 삼성전자주식회사 Level shifter
CN109660234A (en) * 2018-12-17 2019-04-19 珠海亿智电子科技有限公司 A kind of level shift circuit of resistance to 5V realized using the resistance to voltage device of 1.8V

Similar Documents

Publication Publication Date Title
US6304130B1 (en) Bias circuit for depletion mode field-effect transistors
US4945258A (en) Monolithic gaAs high speed switch driver
KR950003140B1 (en) Circuit for amplifier
US6437628B1 (en) Differential level shifting buffer
JPH03236274A (en) Semiconductor integrated circuit device
US6008667A (en) Emitter-coupled logic to CMOS logic converter and method of operation
US7459976B2 (en) Apparatus and method for biasing cascode devices in a differential pair using the input, output, or other nodes in the circuit
US5592108A (en) Interface circuit adapted for connection to following circuit using metal-semiconductor type transistor
JPH07175535A (en) Power circuit for fet amplifier
US4743957A (en) Logic integrated circuit device formed on compound semiconductor substrate
KR100290186B1 (en) Semiconductor integrated circuit
US4712022A (en) Multiple input OR-AND circuit for FET logic
JPH09219366A (en) Amplifier circuit
US6720818B1 (en) Method and apparatus for maximizing an amplitude of an output signal of a differential multiplexer
US4709171A (en) Current limiter and method for limiting current
US5903175A (en) D-type latch circuit and device using the same
KR100325900B1 (en) Semiconductor amplifier
US6100753A (en) Bias stabilization circuit
JP2001086641A (en) Input protecting circuit and semiconductor integrated circuit
EP0397335A2 (en) Complementary metal-oxide semiconductor translator
JPH09223937A (en) Amplifier circuit
US5276362A (en) BiCMOS TTL to CMOS level translator
US5365124A (en) BiCMOS logic circuit
US6175277B1 (en) Bias network for CMOS power devices
US6353363B1 (en) Low voltage rail-to-rail CMOS output stage

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030506