JPH09199370A

JPH09199370A - Method for manufacturing multilayer ceramic electronic component

Info

Publication number: JPH09199370A
Application number: JP2598396A
Authority: JP
Inventors: Toshifumi Oida; 田敏文笈
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1996-01-18
Filing date: 1996-01-18
Publication date: 1997-07-31

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing, capable of manufacturing multilayer ceramic electronic components having blocked pattern electrodes of large cross-sectional area and thick width. SOLUTION: A plurality of leaves of green sheets 13b, 13c are prepared and stacked in a mold. Further, a plurality of leaves of thin green sheets 13a formed with a plain rectangular hole 13a1 are respectively prepared and stacked on the green sheets 13c. At this time, the hole 13a1 is continues in a thickness direction to form a blocked cavity 14. Next, the stacked green sheet is tentatively pressed. Next, conductive paste 17 is filled into the cavity 14. Next, a plurality of leaves of thin green sheets 13b are prepared and stacked on the green sheet 13a. Next, the stacked green sheets 13a to 13b are fully pressed and compressed to form one laminated body. Next, the laminated body is cut out and sintered each product.

Description

Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】この発明は積層セラミック電
子部品の製造方法に関し、特にパターン電極を有する、
たとえば共振器，フィルタ，インダクタ，遅延線，カッ
プラなどの積層セラミック電子部品の製造方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a laminated ceramic electronic component, and more particularly, it has a pattern electrode.
For example, the present invention relates to a method for manufacturing a multilayer ceramic electronic component such as a resonator, a filter, an inductor, a delay line, and a coupler.

【０００２】[0002]

【従来の技術】この発明の背景となる従来の積層セラミ
ック電子部品の製造方法としては、たとえば特開平５−
３１５１８３号に開示されたものがある。図２４は、そ
の製造方法に含まれるいくつかの工程を示す断面図解図
である。この製造方法では、有機フィルムが利用され
る。ベースとなる有機フィルム１の上には、図２４
（ａ）に示すように、誘電体または絶縁体のセラミック
グリーンシート２が形成される。積層に際しては、ベー
ス有機フィルム１は剥離されるべきものである。次に、
ベース有機フィルム１およびセラミックグリーンシート
２は、図２４（ｂ）に示すように、パターン電極を形成
すべき部分が金型で打ち抜かれて、開口部３が形成され
る。次に、薄いセラミックグリーンシート２の取扱いを
容易にするため、図２４（ｃ）に示すように、セラミッ
クグリーンシート２の上に、キャリアとなる有機フィル
ム４が圧着される。2. Description of the Related Art As a conventional method for manufacturing a monolithic ceramic electronic component which is the background of the present invention, for example, Japanese Patent Laid-Open No.
There is one disclosed in No. 315183. FIG. 24 is a schematic sectional view showing some steps included in the manufacturing method. An organic film is used in this manufacturing method. On the organic film 1 which is the base, FIG.
As shown in (a), a ceramic green sheet 2 of a dielectric or an insulator is formed. When laminating, the base organic film 1 should be peeled off. next,
In the base organic film 1 and the ceramic green sheet 2, as shown in FIG. 24 (b), the portions where the pattern electrodes are to be formed are punched out by a die to form the openings 3. Next, in order to facilitate handling of the thin ceramic green sheet 2, as shown in FIG. 24C, an organic film 4 serving as a carrier is pressure-bonded onto the ceramic green sheet 2.

【０００３】次に、開口部３にたとえばパラジウムなど
の導電体からなる導体ペースト５が充填される。導体ペ
ースト５の充填は、ベース有機フィルム１の上に導体ペ
ースト５を置き、ブレードを用いて塗工することにより
行う。この時、キャリア有機フィルム４が存在するの
で、導体ペースト５が開口部からはみ出すことなく充填
される。塗工直後は、図２４（ｄ）に示すように、開口
部３全体が導体ペースト５で充たされている。しかし、
導体ペースト５に含まれる溶剤が蒸発するにしたがい、
図２４（ｅ）に示すように、セラミックグリーンシート
２に形成された開口部が乾燥した導体ペースト５で充た
される。Next, the opening 3 is filled with a conductor paste 5 made of a conductor such as palladium. The filling of the conductor paste 5 is performed by placing the conductor paste 5 on the base organic film 1 and applying it with a blade. At this time, since the carrier organic film 4 exists, the conductor paste 5 is filled without protruding from the opening. Immediately after the coating, as shown in FIG. 24D, the entire opening 3 is filled with the conductor paste 5. But,
As the solvent contained in the conductor paste 5 evaporates,
As shown in FIG. 24E, the openings formed in the ceramic green sheet 2 are filled with the dried conductor paste 5.

【０００４】次に、図２４（ｆ）に示すように、ベース
有機フィルム１が剥離される。そして、図２４（ｇ）に
示すように、別に用意したセラミックグリーンシート６
と導体ペースト５の充填されたセラミックグリーンシー
ト２とが圧着される。その後、図２４（ｇ）に示すよう
に、キャリア有機フィルム４が剥離される。さらに、図
２４（ｈ）に示すように、別に用意したセラミックグリ
ーンシート７が同様に圧着される。この従来の製造方法
では、図２４（ａ）〜図２４（ｈ）の工程を繰り返すこ
とにより、積層体が作製される。そして、その積層体を
個々のコンデンサに切り分けて、焼成後外部電極を形成
することにより、積層コンデンサが作製される。Next, as shown in FIG. 24 (f), the base organic film 1 is peeled off. Then, as shown in FIG. 24 (g), a separately prepared ceramic green sheet 6 is prepared.
The ceramic green sheet 2 filled with the conductor paste 5 is pressure bonded. Then, as shown in FIG. 24 (g), the carrier organic film 4 is peeled off. Further, as shown in FIG. 24 (h), a separately prepared ceramic green sheet 7 is similarly pressure-bonded. In this conventional manufacturing method, a laminated body is manufactured by repeating the steps of FIGS. 24 (a) to 24 (h). Then, the multilayer body is cut into individual capacitors, and after firing, external electrodes are formed, whereby a multilayer capacitor is manufactured.

【０００５】また、図２６（ａ）は、従来の他の製造方
法に含まれる一工程を示す図解図である。図２６（ａ）
に示す製造方法は、図２４（ａ）および図２４（ｂ）に
示すのと同様の工程を含む。そして、図２４（ｂ）の工
程の次に、ベース有機フィルム１およびセラミックグリ
ーンシート２は、開口部３に導体ペースト５を充填する
ために、ステージ上に載置される。そして、開口部３に
導体ペースト５を充填した後、ベース有機フィルム１お
よびセラミックグリーンシート２は、ステージから剥離
される。FIG. 26 (a) is an illustrative view showing one step included in another conventional manufacturing method. FIG. 26 (a)
The manufacturing method shown in includes steps similar to those shown in FIGS. 24 (a) and 24 (b). Then, after the step of FIG. 24B, the base organic film 1 and the ceramic green sheet 2 are placed on the stage in order to fill the openings 3 with the conductor paste 5. Then, after filling the opening 3 with the conductor paste 5, the base organic film 1 and the ceramic green sheet 2 are separated from the stage.

【０００６】[0006]

【発明が解決しようとする課題】しかしながら、図２４
および図２６（ａ）に示す従来の製造方法では、フィル
ムを剥離する工程において、充填した導体ペースト５が
欠損してしまうという不都合があった。すなわち、図２
４（ｄ）に示す工程において、キャリア有機フィルム４
を剥離する際に、図２５に示すように、導体ペースト５
が凝集破壊を起こして一部がキャリア有機フィルム４側
にとられてしまい、充填した導体ペースト５が欠損して
しまう。また、図２６（ａ）に示す製造方法では、図２
６（ｂ）に示すように、ステージからベース有機フィル
ム１およびセラミックグリーンシート２を剥離する際
に、導体ペースト５が凝集破壊を起こして一部がステー
ジ側にとられてしまい、充填した導体ペースト５が欠損
してしまう。この不都合は、導体ペースト５とフィルム
またはステージとが、導体ペースト５の凝集力よりも強
く接着されてしまうために引き起こされると考えられ
る。特に、この不都合は、開口部３の開口面積が大きい
場合や、セラミックグリーンシートの厚みが薄い場合
や、有機フィルムの厚みが薄い場合や、導体ペーストの
粘度が低い場合に起こりやすい。しかしながら、たとえ
ば高いＱ値の共振器を実現しようとする場合には、断面
積が大きく、かつ幅の太いパターン電極が必要であり、
導体ペーストを充填するための開口部の開口面積は大き
くする必要がある。この場合、従来の製造方法では、導
体ペースト５が欠損する場合が多いため、不良率が高く
歩留りが悪かった。However, FIG.
The conventional manufacturing method shown in FIG. 26 (a) has a disadvantage that the filled conductor paste 5 is lost in the step of peeling the film. That is, FIG.
4 (d), the carrier organic film 4
When peeling off the conductive paste 5 as shown in FIG.
Causes cohesive failure, and a part is taken off by the carrier organic film 4 side, and the filled conductor paste 5 is lost. Further, in the manufacturing method shown in FIG.
As shown in FIG. 6 (b), when the base organic film 1 and the ceramic green sheet 2 are peeled from the stage, the conductor paste 5 undergoes cohesive failure and a part is taken off on the stage side, and the filled conductor paste 5 is missing. It is considered that this inconvenience is caused because the conductor paste 5 and the film or the stage are adhered to each other more strongly than the cohesive force of the conductor paste 5. In particular, this inconvenience tends to occur when the opening area of the opening 3 is large, when the ceramic green sheet is thin, when the organic film is thin, or when the viscosity of the conductor paste is low. However, in order to realize a resonator having a high Q value, for example, a pattern electrode having a large cross-sectional area and a large width is required,
The opening area of the opening for filling the conductor paste needs to be large. In this case, in the conventional manufacturing method, since the conductor paste 5 is often lost, the defect rate is high and the yield is poor.

【０００７】それゆえに、この発明の主たる目的は、断
面積が大きく、幅の太いブロック状のパターン電極を有
する積層セラミック電子部品を歩留り良く製造すること
のできる、積層セラミック電子部品の製造方法を提供す
ることである。Therefore, a main object of the present invention is to provide a method for producing a monolithic ceramic electronic component capable of producing a monolithic ceramic electronic component having a block-shaped pattern electrode having a large cross section and a large width with a good yield. It is to be.

【０００８】[0008]

【課題を解決するための手段】この発明は、ブロック状
に形成されたパターン電極を含む積層セラミック電子部
品の製造方法であって、セラミックグリーンシートを準
備する工程と、セラミックグリーンシートにおいてパタ
ーン電極を形成すべき部分に孔を形成する工程と、厚み
方向に孔を連続させながらセラミックグリーンシートを
複数枚積層して、ブロック状の空洞を形成する工程と、
空洞にブロック状のパターン電極となる導電体を充填す
る工程とを含む、積層セラミック電子部品の製造方法で
ある。SUMMARY OF THE INVENTION The present invention is a method for manufacturing a laminated ceramic electronic component including a pattern electrode formed in a block shape, which comprises a step of preparing a ceramic green sheet and a step of forming the pattern electrode in the ceramic green sheet. A step of forming a hole in a portion to be formed, a step of laminating a plurality of ceramic green sheets while continuing the hole in the thickness direction to form a block-shaped cavity,
And a step of filling a cavity with a conductor to be a block-shaped pattern electrode.

【０００９】また、この発明は、複数のブロック状の導
電体が厚み方向に接続されて形成されるパターン電極を
含む積層セラミック電子部品の製造方法であって、セラ
ミックグリーンシートを準備する工程と、セラミックグ
リーンシートにおいてパターン電極を形成すべき部分に
孔を形成する工程と、厚み方向に孔を連続させながらセ
ラミックグリーンシートを複数枚積層して、ブロック状
の空洞を形成する工程と、空洞に導電体を充填して、パ
ターン電極の一部となるブロック状の導電体を形成する
工程と、セラミックグリーンシート上に積層すべき別の
セラミックグリーンシートを準備する工程と、別のセラ
ミックグリーンシートにおいて、パターン電極を形成し
ようとする部分に孔を形成する工程と、厚み方向にブロ
ック状の導電体と接続させつつ孔を連続させながら、別
のセラミックグリーンシートをセラミックグリーンシー
ト上に複数枚積層して、ブロック状の別の空洞を形成す
る工程と、ブロック状の導電体と接続された別の空洞に
導電体を充填して、パターン電極の一部となる別のブロ
ック状の導電体を形成する工程とを含む、積層セラミッ
ク電子部品の製造方法である。Further, the present invention is a method for manufacturing a laminated ceramic electronic component including a pattern electrode formed by connecting a plurality of block-shaped conductors in the thickness direction, the method comprising the steps of preparing a ceramic green sheet, A step of forming a hole in a portion of the ceramic green sheet where a pattern electrode is to be formed, a step of stacking a plurality of ceramic green sheets while making the hole continuous in the thickness direction to form a block-shaped cavity, and a conductive step in the cavity In the step of filling the body, forming a block-shaped conductor that becomes a part of the pattern electrode, the step of preparing another ceramic green sheet to be laminated on the ceramic green sheet, and another ceramic green sheet, A step of forming a hole in a portion where a pattern electrode is to be formed, and a block-shaped conductor in the thickness direction A step of forming another block-shaped cavity by laminating a plurality of other ceramic green sheets on the ceramic green sheet while continuing to form holes, and another cavity connected to the block-shaped conductor Is filled with a conductor to form another block-shaped conductor that will be a part of the pattern electrode.

【００１０】[0010]

【作用】この発明では、孔の形成されたセラミックグリ
ーンシートを積層して、ブロック状の空洞が形成され
る。そして、その空洞にパターン電極となる導電体が充
填される。そのため、空洞の開口面積を大きくした場合
や、セラミックグリーンシートの厚みが薄い場合や、導
電体の粘度が低い場合にも、従来のような導電体の欠損
や空隙が生じない。In this invention, block-shaped cavities are formed by laminating ceramic green sheets having holes. Then, the cavity is filled with a conductor that will be a pattern electrode. Therefore, even if the opening area of the cavity is increased, the thickness of the ceramic green sheet is thin, or the viscosity of the conductor is low, the defect or void of the conductor unlike the conventional case does not occur.

【００１１】また、請求項２に記載の製造方法では、孔
の形成されたセラミックグリーンシートを積層してブロ
ック状の空洞が形成される。そして、その空洞にパター
ン電極となる導電体が充填される。さらに、その上に孔
の形成された別のセラミックグリーンシートを積層し
て、別の空洞が形成される。この別の空洞は、先の空洞
と積層体の厚み方向に接続される。そして、その別の空
洞に導電体が充填される。したがって、この製造方法に
よれば、積層したセラミックグリーンシート中に、厚み
方向に伸びるたとえば螺旋状などの３次元的なパターン
電極を形成することができる。Further, in the manufacturing method according to the second aspect, the block-shaped cavities are formed by laminating the ceramic green sheets having the holes. Then, the cavity is filled with a conductor that will be a pattern electrode. Further, another ceramic green sheet having holes formed thereon is laminated to form another cavity. The other cavity is connected to the previous cavity in the thickness direction of the laminated body. Then, the other cavity is filled with a conductor. Therefore, according to this manufacturing method, it is possible to form, for example, a three-dimensional pattern electrode having a spiral shape extending in the thickness direction in the laminated ceramic green sheets.

【００１２】[0012]

【発明の効果】この発明によれば、従来のような有機フ
ィルムが不要であり、有機フィルムを剥離する工程が必
要ないので、導電体に従来のような欠損ないし空隙が生
じない。そのため、断面積が大きく幅の太いパターン電
極を有する積層セラミック電子部品を歩留り良く製造す
ることができる。According to the present invention, the conventional organic film is not necessary and the step of peeling the organic film is not necessary, so that the conductor does not have defects or voids as in the conventional case. Therefore, a monolithic ceramic electronic component having a pattern electrode having a large cross-sectional area and a large width can be manufactured with high yield.

【００１３】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の発明の実施
の形態の詳細な説明から一層明らかとなろう。The above and other objects, features and advantages of the present invention will become more apparent from the following detailed description of embodiments of the present invention with reference to the drawings.

【００１４】[0014]

【発明の実施の形態】図１はこの発明の製造方法の一実
施例により製造された共振器の一例を示す斜視図であ
る。図２はその分解斜視図である。なお、図２に示した
分解斜視図は、説明を分かりやすくするための便宜上の
分解図であり、実際にはこの共振器１０は、後述する製
造方法により一体的に形成される。1 is a perspective view showing an example of a resonator manufactured by an embodiment of the manufacturing method of the present invention. FIG. 2 is an exploded perspective view thereof. Note that the exploded perspective view shown in FIG. 2 is an exploded view for convenience of explanation, and in reality, the resonator 10 is integrally formed by a manufacturing method described later.

【００１５】この共振器１０の構造を図２を参照しなが
ら説明する。この共振器１０は、矩形板状の第１の誘電
体層１２ａを含む。第１の誘電体層１２ａには、その一
端から他端にわたって、断面矩形のブロック状のパター
ン電極１６が形成される。第１の誘電体層１２ａの一方
主面には、パターン電極１６の一方面を覆うようにし
て、第２の誘電体層１２ｂが一体的に形成される。第２
の誘電体層１２ｂの一方主面には、第１のアース電極１
８ａが、パターン電極１６の一方面に対向するように形
成される。また、第１の誘電体層１２ａの他方主面に
は、パターン電極１６の他方面を覆うようにして、第３
の誘電体層１２ｃが一体的に形成される。第３の誘電体
層１２ｃの一方主面には、第２のアース電極１８ｂが、
パターン電極１６の他方面に対向するように形成され
る。さらに、第３の誘電体層１２ｃの一方主面には、第
２のアース電極１８ｂを覆うようにして、第４の誘電体
層１２ｄが一体的に形成される。これらの第１〜第４の
誘電体層１２ａ〜１２ｄは、後述する製造方法により、
それぞれ複数枚のセラミックグリーンシートから形成さ
れる。The structure of the resonator 10 will be described with reference to FIG. The resonator 10 includes a rectangular plate-shaped first dielectric layer 12a. A pattern electrode 16 having a rectangular cross section is formed on the first dielectric layer 12a from one end to the other end. A second dielectric layer 12b is integrally formed on one main surface of the first dielectric layer 12a so as to cover one surface of the pattern electrode 16. Second
The first ground electrode 1 is formed on one main surface of the dielectric layer 12b of
8a is formed so as to face one surface of the pattern electrode 16. In addition, the other main surface of the first dielectric layer 12a is covered with the other main surface of the pattern electrode 16.
The dielectric layer 12c is integrally formed. The second ground electrode 18b is provided on one main surface of the third dielectric layer 12c.
It is formed so as to face the other surface of the pattern electrode 16. Further, a fourth dielectric layer 12d is integrally formed on one main surface of the third dielectric layer 12c so as to cover the second ground electrode 18b. These first to fourth dielectric layers 12a to 12d are formed by the manufacturing method described below.
Each is formed from a plurality of ceramic green sheets.

【００１６】次に、図３を参照しながら、図１および図
２に示す共振器１０の製造方法を説明する。まず、図３
（Ａ）に示すように、第４の誘電体層１２ｄを形成する
ための薄いセラミックグリーンシート１３ｄが複数枚準
備される。これらのセラミックグリーンシート１３ｄ
は、断面略コ字形状の金型Ｋ内に積み重ねられる。最下
層に積み重ねられるセラミックグリーンシート１３ｄの
表面には、第２のアース電極１８ｂとなる導体ペースト
１９ｂがあらかじめ厚膜印刷されている。さらに、第３
の誘電体層１２ｃを形成するための薄いセラミックグリ
ーンシート１３ｃが複数枚準備される。これらのセラミ
ックグリーンシート１３ｃは、図３（Ｂ）に示すよう
に、セラミックグリーンシート１３ｄの上に積み重ねら
れる。Next, a method of manufacturing the resonator 10 shown in FIGS. 1 and 2 will be described with reference to FIG. First, FIG.
As shown in (A), a plurality of thin ceramic green sheets 13d for forming the fourth dielectric layer 12d are prepared. These ceramic green sheets 13d
Are stacked in a mold K having a substantially U-shaped cross section. A conductor paste 19b to be the second ground electrode 18b is thick-film printed in advance on the surface of the ceramic green sheet 13d stacked on the bottom layer. In addition, the third
A plurality of thin ceramic green sheets 13c for forming the dielectric layer 12c are prepared. These ceramic green sheets 13c are stacked on the ceramic green sheets 13d as shown in FIG. 3 (B).

【００１７】さらに、図３（Ｂ）に示すように、第１の
誘電体層１２ａを形成するための薄いセラミックグリー
ンシート１３ａが複数枚準備される。これらのセラミッ
クグリーンシート１３ａには、パターン電極１６を形成
するために、それぞれ平面矩形の孔１３ａ１が形成され
る。これらの孔１３ａ１は、たとえばセラミックグリー
ンシート１３ａの成形時に同時に打ち抜かれて形成され
る。そして、これらのセラミックグリーンシート１３ａ
は、図３（Ｂ）に示すように、セラミックグリーンシー
ト１３ｃの上に積み重ねられる。セラミックグリーンシ
ート１３ａには、それぞれ同じ位置に孔１３ａ１が形成
されている。そのため、セラミックグリーンシート１３
ａを積み重ねた際に、それらの孔１３ａ１が厚み方向に
連続して、ブロック状の空洞１４が形成される。Further, as shown in FIG. 3B, a plurality of thin ceramic green sheets 13a for forming the first dielectric layer 12a are prepared. In each of these ceramic green sheets 13a, a planar rectangular hole 13a1 is formed in order to form the pattern electrode 16. These holes 13a1 are formed by punching at the same time when the ceramic green sheet 13a is formed, for example. And these ceramic green sheets 13a
Are stacked on the ceramic green sheet 13c as shown in FIG. 3 (B). The ceramic green sheet 13a has holes 13a1 formed at the same position. Therefore, the ceramic green sheet 13
When a is stacked, the holes 13a1 are continuous in the thickness direction to form a block-shaped cavity 14.

【００１８】次に、積層されたセラミックグリーンシー
ト１３ａ，１３ｃおよび１３ｄなどは、図３（Ｂ）に一
点鎖線で示すように、シート１３ａの主面および空洞１
４内部に均等に圧力が加えられて仮プレスされる。仮プ
レスされたセラミックグリーンシート１３ａ，１３ｃお
よび１３ｄなどは、図３（Ｃ）に示すように仮圧着され
る。なお、この仮プレスは、たとえば特開平５−１１５
６８号に開示された方法により、空洞１４に不所望な変
形をもたらさずに行うことができる。Next, the laminated ceramic green sheets 13a, 13c, 13d, etc. are, as shown by the alternate long and short dash line in FIG.
4. The pressure is evenly applied to the inside of the 4 for temporary pressing. The temporarily pressed ceramic green sheets 13a, 13c, 13d, etc. are temporarily pressure-bonded as shown in FIG. This temporary press is disclosed in, for example, Japanese Unexamined Patent Publication No. 5-115.
The method disclosed in No. 68 can be done without causing unwanted deformation of the cavity 14.

【００１９】次に、図３（Ｄ）に示すように、空洞１４
に導体ペースト１７が充填される。この充填は、スクリ
ーン印刷またはディスペンサにより空洞１４内に導体ペ
ースト１７を注入し、その後、乾燥させることにより行
う。なお、乾燥させた際に、導体ペースト１７の体積が
減少した場合には、必要に応じて導体ペースト１７の注
入および乾燥を複数回行えばよい。Next, as shown in FIG.
Is filled with the conductor paste 17. This filling is performed by injecting the conductor paste 17 into the cavity 14 by screen printing or a dispenser and then drying. In addition, when the volume of the conductor paste 17 is reduced when dried, the conductor paste 17 may be injected and dried a plurality of times as necessary.

【００２０】次に、第２の誘電体層１２ｂを形成するた
めの薄いセラミックグリーンシート１３ｂが複数枚準備
される。そして、これらのセラミックグリーンシート１
３ｂは、図３（Ｅ）に示すように、セラミックグリーン
シート１３ａの上に積み重ねられる。最上層に積み重ね
られるセラミックグリーンシート１３ｂの表面には、第
１のアース電極１８ａとなる導体ペースト１９ａがあら
かじめ厚膜印刷されている。なお、図示はしないが、セ
ラミックグリーンシート１３ｂの上に、導体ペースト１
９ａを覆って他のセラミックグリーンシートを積層する
ようなことは、必要により行われる。また、これらのセ
ラミックグリーンシートの表面には、積層する前に必要
に応じて、アース電極などとなる電極パターンを印刷し
ておいてもよい。また、これらのセラミックグリーンシ
ートには、積層する前に必要に応じて，電極パターンを
接続するためのビアホールを形成しておいてもよい。Next, a plurality of thin ceramic green sheets 13b for forming the second dielectric layer 12b are prepared. And these ceramic green sheets 1
As shown in FIG. 3 (E), 3b is stacked on the ceramic green sheet 13a. On the surface of the ceramic green sheet 13b stacked on the uppermost layer, a conductor paste 19a to be the first ground electrode 18a is thick-film printed in advance. Although not shown, the conductor paste 1 is formed on the ceramic green sheet 13b.
It is necessary to stack other ceramic green sheets so as to cover 9a. Further, on the surface of these ceramic green sheets, an electrode pattern to serve as a ground electrode or the like may be printed on the surface of the ceramic green sheets as needed before being laminated. Further, via holes for connecting the electrode patterns may be formed in these ceramic green sheets as needed before they are laminated.

【００２１】次に、積層されたセラミックグリーンシー
ト１３ａ〜１３ｄなどは、図３（Ｅ）に一点鎖線で示す
ように、シート１３ｂの主面に均等に圧力が加えられて
本プレスされる。複数枚のセラミックグリーンシート１
３ａ〜１３ｄは、本プレスされることにより、図３
（Ｆ）に示すように互いの間の密着性が高められ、圧着
されて一つの積層体となる。Next, the laminated ceramic green sheets 13a to 13d and the like are subjected to main pressing by uniformly applying pressure to the main surface of the sheet 13b, as shown by the alternate long and short dash line in FIG. 3 (E). Multiple ceramic green sheets 1
3a to 13d are subjected to the main press, so that FIG.
As shown in (F), the adhesion between them is enhanced and they are pressure-bonded to form one laminated body.

【００２２】次に、セラミックグリーンシート１３ａ〜
１３ｄなどが一体的に圧着された積層体は、金型Ｋから
取り出される。そして、この積層体は、個々の製品ごと
に切断される。このとき、この積層体は、パターン電極
１６となる導体ペースト１７の両端部を露出させるため
に両端部が切断される。その後、この積層体を焼成する
ことにより、図１に示す共振器１０が形成される。な
お、焼成する前の積層体の端面に導体ペーストを付与す
ることにより、端子電極を形成するようなことは、必要
に応じて行われる。Next, the ceramic green sheets 13a-
The laminated body to which 13d and the like are integrally pressure-bonded is taken out from the mold K. Then, the laminate is cut into individual products. At this time, both ends of this laminated body are cut in order to expose both ends of the conductor paste 17 that will be the pattern electrodes 16. After that, the resonator 10 shown in FIG. 1 is formed by firing this laminated body. In addition, forming the terminal electrode by applying a conductor paste to the end surface of the laminated body before firing is performed as necessary.

【００２３】この共振器１０では、第１〜第３の誘電体
層１２ａ〜１２ｃと、パターン電極１６と、第１および
第２のアース電極１８ａおよび１８ｂとでストリップラ
インが形成される。In this resonator 10, the strip lines are formed by the first to third dielectric layers 12a to 12c, the pattern electrode 16 and the first and second ground electrodes 18a and 18b.

【００２４】この共振器１０では、パターン電極１６が
断面矩形のブロック状に形成されるので、パターン電極
１６の断面積を大きくできる。したがって、パターン電
極１６において電流の流れる経路が大きくなり、抵抗成
分や導体損が小さくなる。そのため、この共振器１０
は、Ｑ値も大きい。In this resonator 10, since the pattern electrode 16 is formed in a block shape having a rectangular cross section, the cross sectional area of the pattern electrode 16 can be increased. Therefore, the path through which the current flows in the pattern electrode 16 becomes large, and the resistance component and the conductor loss become small. Therefore, this resonator 10
Also has a large Q value.

【００２５】このように、この製造方法によれば、それ
ぞれ孔１３ａ１の形成された複数枚のセラミックグリー
ンシート１３ａを積層して、ブロック状の空洞１４が形
成される。そして、この空洞１４に導体ペースト１７を
充填してパターン電極１６が形成される。そのため、製
造工程に従来のような有機フィルムが不要である。そし
て、空洞１４の開口面積を大きくした場合や、セラミッ
クグリーンシート１３ａの厚みが薄い場合や、導体ペー
スト１７の粘度が低い場合にも、従来のような導体ペー
スト１７の欠損や空隙が生じない。したがって、この製
造方法によれば、断面積が大きく幅の太いパターン電極
１６を有する積層セラミック電子部品を歩留り良く製造
することができる。さらに、この製造方法によれば、正
確な形状の空洞１４を形成することができる。すなわ
ち、厚みの大きいセラミックグリーンシートに大きな空
洞を一度に形成しようとすると、所望の形状が得られに
くく、ブロック状のパターン電極の断面積の調整が難し
い。しかし、この製造方法によれば、複数枚のセラミッ
クグリーンシート１３ａを積層してブロック状の空洞１
４を形成するので、所望の形状の空洞１４を正確に形成
することができる。したがって、パターン電極の抵抗成
分や導体損を変えるために、ブロック状のパターン電極
の断面積を調整することも容易である。As described above, according to this manufacturing method, the block-shaped cavity 14 is formed by laminating the plurality of ceramic green sheets 13a each having the hole 13a1 formed therein. Then, the cavity 14 is filled with the conductor paste 17 to form the pattern electrode 16. Therefore, the conventional organic film is not required in the manufacturing process. Even when the opening area of the cavity 14 is increased, the thickness of the ceramic green sheet 13a is thin, or the viscosity of the conductor paste 17 is low, the defect or void of the conductor paste 17 unlike the conventional case does not occur. Therefore, according to this manufacturing method, a monolithic ceramic electronic component having the pattern electrode 16 having a large cross-sectional area and a large width can be manufactured with high yield. Furthermore, according to this manufacturing method, the cavity 14 having an accurate shape can be formed. That is, if it is attempted to form a large cavity in a thick ceramic green sheet at once, it is difficult to obtain a desired shape, and it is difficult to adjust the cross-sectional area of the block-shaped pattern electrode. However, according to this manufacturing method, the block-shaped cavity 1 is formed by stacking a plurality of ceramic green sheets 13a.
4 is formed, the cavity 14 having a desired shape can be accurately formed. Therefore, it is easy to adjust the cross-sectional area of the block-shaped pattern electrode in order to change the resistance component and the conductor loss of the pattern electrode.

【００２６】図４は、この発明の製造方法の他の実施例
に含まれるいくつかの工程を示す断面図解図である。こ
の製造方法は、上述した図３（Ａ）〜図３（Ｄ）までと
同様の製造工程を含む。FIG. 4 is a schematic sectional view showing some steps included in another embodiment of the manufacturing method of the present invention. This manufacturing method includes the same manufacturing steps as those in FIGS. 3A to 3D described above.

【００２７】そして、図４に示す実施例では、図３
（Ｄ）に示したと同様の工程の次に、図４（Ｅ′）に示
す工程が行われる。この工程では、第２の誘電体層１２
ｂを形成するための別のセラミックグリーンシートとし
て、薄いセラミックグリーンシート１３ｂが複数枚準備
される。これらのセラミックグリーンシート１３ｂに
は、それぞれ平面矩形の孔１３ｂ１が形成される。この
孔１３ｂ１の位置は、図４図示例では、先に形成した空
洞１４と幅方向の半分が重なり合うようにして形成され
る。そして、これらのセラミックグリーンシート１３ｂ
は、先に仮圧着されたセラミックグリーンシート１３ａ
の上に積み重ねられる。さらに、これらのセラミックグ
リーンシート１３ｂは、図４（Ｅ′）に一点鎖線で示す
ように、上述した図３（Ｂ）の工程と同様の方法で仮プ
レスされる。すると、図４（Ｆ′）に示すように、セラ
ミックグリーンシート１３ａ〜１３ｄが一体的に仮圧着
され、孔１３ｂ１が積層体の厚み方向に連続して、別の
空洞１４′が形成される。この空洞１４′は、先に形成
された導体ペースト１７と接続される。In the embodiment shown in FIG. 4, FIG.
After the step similar to that shown in FIG. 4D, the step shown in FIG. 4E 'is performed. In this step, the second dielectric layer 12
A plurality of thin ceramic green sheets 13b are prepared as another ceramic green sheet for forming b. Holes 13b1 each having a rectangular shape in a plane are formed in each of these ceramic green sheets 13b. In the illustrated example of FIG. 4, the position of the hole 13b1 is formed so that the cavity 14 formed previously overlaps half of the width direction. And these ceramic green sheets 13b
Is the ceramic green sheet 13a that was previously pressure-bonded.
Stacked on top of. Further, these ceramic green sheets 13b are provisionally pressed by a method similar to the above-mentioned step of FIG. 3B, as shown by the dashed line in FIG. Then, as shown in FIG. 4 (F '), the ceramic green sheets 13a to 13d are integrally temporarily pressure-bonded, the holes 13b1 are continuous in the thickness direction of the laminated body, and another cavity 14' is formed. This cavity 14 'is connected to the conductor paste 17 previously formed.

【００２８】次に、図４（Ｇ）に示すように、空洞１
４′に導体ペースト１７′が充填される。この充填は、
図３（Ｄ）に示したと同様の工程により行われる。導体
ペースト１７′は、その幅方向の半分が先に空洞１４に
充填された導体ペースト１７と接続される。さらに、そ
の後、上述した図３（Ｅ）および図３（Ｆ）に示したと
同様の工程により、セラミックグリーンシート１３ｂの
上に別のセラミックグリーンシートが積層され、プレス
されて積層体が形成される。その後、積層体は、個々の
製品ごとに切断され焼成される。Next, as shown in FIG. 4G, the cavity 1
4'is filled with the conductor paste 17 '. This filling is
The same process as shown in FIG. 3D is performed. Half of the conductor paste 17 'in the width direction is connected to the conductor paste 17 filled in the cavity 14 first. Further, thereafter, another ceramic green sheet is laminated on the ceramic green sheet 13b by the same steps as those shown in FIGS. 3 (E) and 3 (F) described above, and pressed to form a laminated body. . After that, the laminate is cut into individual products and baked.

【００２９】したがって、図４に示す製造方法によれ
ば、図３に示した製造方法と同様の効果を得られるとと
もに、複数のブロック状の導体ペースト１７および１
７′を積層体の厚み方向に接続して、積層体の厚み方向
に伸びるパターン電極１６を形成することができる。ま
た、図３および図４に示した工程を繰り返すことによ
り、積層したセラミックグリーンシート中に、たとえば
螺旋状のコイルパターンなどの３次元的なパターン電極
１６を形成することができる。Therefore, according to the manufacturing method shown in FIG. 4, the same effect as that of the manufacturing method shown in FIG. 3 can be obtained, and a plurality of block-shaped conductor pastes 17 and 1 are obtained.
7'can be connected in the thickness direction of the laminate to form the pattern electrode 16 extending in the thickness direction of the laminate. Further, by repeating the steps shown in FIGS. 3 and 4, the three-dimensional pattern electrode 16 such as a spiral coil pattern can be formed in the laminated ceramic green sheets.

【００３０】図５は、図３および図４に示す製造方法と
同様の方法により製造されるチップインダクタの一例を
示す斜視図である。また、図６はその断面図解図であ
り、図７はその分解斜視図である。さらに、図８は、そ
のパターン電極を示す図解図である。FIG. 5 is a perspective view showing an example of a chip inductor manufactured by the same method as the manufacturing method shown in FIGS. 3 and 4. Further, FIG. 6 is a cross-sectional schematic view thereof, and FIG. 7 is an exploded perspective view thereof. Further, FIG. 8 is an illustrative view showing the pattern electrode.

【００３１】このチップインダクタ２０は、矩形板状の
第１の誘電体層２２ａを含む。第１の誘電体層２２ａに
は、図３に示したと同様の工程により、導体ペーストか
ら断面矩形のブロック状の導電体２６ａが形成される。
導電体２６ａは、このチップインダクタ２０のパターン
電極２８の一部となる。導電体２６ａの長手方向の一端
は、第１の誘電体層２２ａの側面に引き出されて、後述
する入出力端子としての外部電極３０ａに接続される。The chip inductor 20 includes a rectangular plate-shaped first dielectric layer 22a. On the first dielectric layer 22a, the block-shaped conductor 26a having a rectangular cross section is formed from the conductor paste by the same process as shown in FIG.
The conductor 26a becomes a part of the pattern electrode 28 of the chip inductor 20. One end of the conductor 26a in the longitudinal direction is led out to the side surface of the first dielectric layer 22a and connected to an external electrode 30a as an input / output terminal described later.

【００３２】第１の誘電体層２２ａの一方主面には、矩
形板状の第２の誘電体層２２ｂが一体的に形成される。
第２の誘電体層２２ｂには、図４に示したと同様の工程
により、導体ペーストから断面矩形のブロック状の導電
体２６ｂが形成される。導電体２６ｂは、このチップイ
ンダクタ２０のパターン電極２８の一部となる。導電体
２６ｂの長手方向の一端下面は、導電体２６ａの長手方
向の他端上面に接続される。A rectangular plate-shaped second dielectric layer 22b is integrally formed on one main surface of the first dielectric layer 22a.
On the second dielectric layer 22b, a block-shaped conductor 26b having a rectangular cross section is formed from the conductor paste by the same process as shown in FIG. The conductor 26b becomes a part of the pattern electrode 28 of the chip inductor 20. The lower surface of one end of the conductor 26b in the longitudinal direction is connected to the upper surface of the other end of the conductor 26a in the longitudinal direction.

【００３３】第２の誘電体層２２ｂの一方主面には、矩
形板状の第３の誘電体層２２ｃが一体的に形成される。
第３の誘電体層２２ｃには、図４に示したと同様の工程
により、導体ペーストから断面矩形のブロック状の導電
体２６ｃが形成される。導電体２６ｃは、このチップイ
ンダクタ２０のパターン電極２８の一部となる。導電体
２６ｃの長手方向の一端下面は、導電体２６ｂの長手方
向の他端上面に接続される。A rectangular plate-shaped third dielectric layer 22c is integrally formed on one main surface of the second dielectric layer 22b.
On the third dielectric layer 22c, the block-shaped conductor 26c having a rectangular cross section is formed from the conductor paste by the same process as shown in FIG. The conductor 26c becomes a part of the pattern electrode 28 of the chip inductor 20. The lower surface of one end of the conductor 26c in the longitudinal direction is connected to the upper surface of the other end of the conductor 26b in the longitudinal direction.

【００３４】第３の誘電体層２２ｃの一方主面には、矩
形板状の第４の誘電体層２２ｄが一体的に形成される。
第４の誘電体層２２ｄには、図４に示したと同様の工程
により、導体ペーストから断面矩形のブロック状の導電
体２６ｄが形成される。導電体２６ｄは、このチップイ
ンダクタ２０のパターン電極２８の一部となる。導電体
２６ｄの長手方向の一端下面は、導電体２６ｃの長手方
向の他端上面に接続される。A rectangular plate-shaped fourth dielectric layer 22d is integrally formed on one main surface of the third dielectric layer 22c.
On the fourth dielectric layer 22d, a block-shaped conductor 26d having a rectangular cross section is formed from the conductor paste by the same process as shown in FIG. The conductor 26d becomes a part of the pattern electrode 28 of the chip inductor 20. The lower surface of one end of the conductor 26d in the longitudinal direction is connected to the upper surface of the other end of the conductor 26c in the longitudinal direction.

【００３５】第４の誘電体層２２ｄの一方主面には、矩
形板状の第５の誘電体層２２ｅが一体的に形成される。
第５の誘電体層２２ｅには、図４に示したと同様の工程
により、断面矩形のブロック状の導電体２６ｅが形成さ
れる。導電体２６ｅは、このチップインダクタ２０のパ
ターン電極２８の一部となる。導電体２６ｅの長手方向
の一端下面は、導電体２６ｄの長手方向の他端上面に接
続される。また、導電体２６ｅの長手方向の他端は、第
５の誘電体層２２ｅの側面に引き出されて、後述する外
部電極３０ｂに接続される。A rectangular plate-shaped fifth dielectric layer 22e is integrally formed on one main surface of the fourth dielectric layer 22d.
A block-shaped conductor 26e having a rectangular cross section is formed on the fifth dielectric layer 22e by the same process as that shown in FIG. The conductor 26e becomes a part of the pattern electrode 28 of the chip inductor 20. The lower surface of one end of the conductor 26e in the longitudinal direction is connected to the upper surface of the other end of the conductor 26d in the longitudinal direction. The other end of the conductor 26e in the longitudinal direction is led out to the side surface of the fifth dielectric layer 22e and connected to an external electrode 30b described later.

【００３６】第５の誘電体層２２ｅの一方主面には、矩
形板状の第６の誘電体層２２ｆが一体的に形成される。
また、第１の誘電体層２２ａの他方主面には、矩形板状
の第７の誘電体層２２ｇが一体的に形成される。A rectangular plate-shaped sixth dielectric layer 22f is integrally formed on one main surface of the fifth dielectric layer 22e.
Further, a rectangular plate-shaped seventh dielectric layer 22g is integrally formed on the other main surface of the first dielectric layer 22a.

【００３７】第１〜第７の誘電体層２２ａ〜２２ｇは、
それぞれ複数枚のセラミックグリーンシートから、図３
および図４に示したと同様の工程により形成される。第
１〜第７の誘電体層２２ａ〜２２ｇは、積層され一体的
に形成される。そして、第１〜第５の誘電体層２２ａ〜
２２ｅにそれぞれ形成された導電体２６ａ〜２６ｅが接
続されて、図８に示すような螺旋状のコイルパターンと
してパターン電極２８が形成される。The first to seventh dielectric layers 22a to 22g are
Figure 3 from each of the ceramic green sheets
And the same process as shown in FIG. The first to seventh dielectric layers 22a to 22g are laminated and integrally formed. Then, the first to fifth dielectric layers 22a to
The conductors 26a to 26e formed respectively on 22e are connected to form the pattern electrode 28 as a spiral coil pattern as shown in FIG.

【００３８】積層された第１〜第７の誘電体層２２ａ〜
２２ｇの両側面には、外部電極３０ａおよび３０ｂがそ
れぞれ形成される。外部電極３０ａおよび３０ｂは、そ
れぞれ入出力端子として用いられる。外部電極３０ａに
は、螺旋状のパターン電極２８の一端部が接続され、外
部電極３０ｂには、螺旋状のパターン電極２８の他端部
が接続される。したがって、このチップインダクタ２０
は、図９に示す等価回路を有する。The laminated first to seventh dielectric layers 22a ...
External electrodes 30a and 30b are formed on both side surfaces of 22g, respectively. The external electrodes 30a and 30b are used as input / output terminals, respectively. One end of the spiral pattern electrode 28 is connected to the external electrode 30a, and the other end of the spiral pattern electrode 28 is connected to the external electrode 30b. Therefore, this chip inductor 20
Has an equivalent circuit shown in FIG.

【００３９】図５〜図９に示すチップインダクタ２０で
は、パターン電極２８が、断面矩形のブロック状の部分
２６ａ〜２６ｅからなるので、パターン電極の断面積が
増え、抵抗成分や導体損が小さくなる。すなわち、この
チップインダクタ２０では、パターン電極を厚膜印刷に
より形成している従来の積層型チップインダクタと比べ
て、パターン電極２８の断面積が大きくなるので、パタ
ーン電極２８において電流の流れる経路が大きくなり、
パターン電極２８における抵抗成分や導体損が小さくな
る。そのため、このチップインダクタ２０は、Ｑが大き
い。In the chip inductor 20 shown in FIGS. 5 to 9, since the pattern electrode 28 is composed of block-shaped portions 26a to 26e having a rectangular cross section, the cross sectional area of the pattern electrode is increased and the resistance component and the conductor loss are reduced. . That is, in this chip inductor 20, the cross-sectional area of the pattern electrode 28 is larger than that of the conventional multilayer chip inductor in which the pattern electrode is formed by thick film printing, so that the current path in the pattern electrode 28 is large. Becomes
The resistance component and conductor loss in the pattern electrode 28 are reduced. Therefore, the chip inductor 20 has a large Q.

【００４０】なお、パターン電極２８は、図８に示すも
のに限らず、たとえば図１０に示すように、たとえば２
つの平面略Ｕ字形のブロック状の導電体３２ａおよび３
２ｂを含んでもよい。これらの導電体３２ａおよび３２
ｂは、図３および図４に示したと同様の工程により、誘
電体層中に形成される。この場合には、２つの導電体ブ
ロック３２ａおよび３２ｂは、誘電体層中に形成された
ビアホール３４で互いに接続される。The pattern electrode 28 is not limited to the one shown in FIG. 8, but, for example, as shown in FIG.
Block-shaped conductors 32a and 3 each having a substantially U-shaped plane
2b may be included. These conductors 32a and 32
b is formed in the dielectric layer by a process similar to that shown in FIGS. In this case, the two conductor blocks 32a and 32b are connected to each other by a via hole 34 formed in the dielectric layer.

【００４１】図１１は、図３および図４に示す製造方法
と同様の方法により製造される多層ヘリカル共振器の一
例を示す斜視図であり、図１２はその要部の断面図解図
であり、図１３はその要部の分解斜視図である。また、
図１４は、図１１に示す多層ヘリカル共振器の等価回路
図である。FIG. 11 is a perspective view showing an example of a multi-layer helical resonator manufactured by a method similar to the manufacturing method shown in FIGS. 3 and 4, and FIG. FIG. 13 is an exploded perspective view of the main part. Also,
FIG. 14 is an equivalent circuit diagram of the multilayer helical resonator shown in FIG.

【００４２】この多層ヘリカル共振器４０は、図５〜図
７に示したチップインダクタ２０と同様の構成の第１〜
第５の誘電体層４２ａ〜４２ｅを含む。すなわち、図１
３に示すように、第１〜第５の誘電体層４２ａ〜４２ｅ
は、それぞれ矩形板状に形成される。そして、これらの
第１〜第５の誘電体層４２ａ〜４２ｅには、図３および
図４に示したと同様の工程により、それぞれ断面矩形の
ブロック状の導電体４６ａ〜４６ｅが形成される。これ
らの導電体４６ａ〜４６ｅは、それぞれ、この多層ヘリ
カル共振器４０のパターン電極２８の一部となる。そし
て、これらの導電体４６ａ〜４６ｅは、図１２に示すよ
うに接続されて、図８に示したものと同様の螺旋状のパ
ターン電極４８が形成される。このパターン電極４８の
一端および他端は、後述する外部電極５０ａおよび５０
ｂにそれぞれ接続される。The multi-layer helical resonator 40 has the same structure as the chip inductor 20 shown in FIGS.
Includes fifth dielectric layers 42a-42e. That is, FIG.
As shown in FIG. 3, first to fifth dielectric layers 42a to 42e
Are each formed in a rectangular plate shape. Then, on the first to fifth dielectric layers 42a to 42e, block-shaped conductors 46a to 46e each having a rectangular cross section are formed by the same steps as shown in FIGS. 3 and 4. Each of these conductors 46a to 46e becomes a part of the pattern electrode 28 of this multilayer helical resonator 40. Then, these conductors 46a to 46e are connected as shown in FIG. 12, and a spiral pattern electrode 48 similar to that shown in FIG. 8 is formed. One end and the other end of the pattern electrode 48 have external electrodes 50a and 50, which will be described later.
b.

【００４３】第５の誘電体層４２ｅの一方主面には、矩
形板状の第６の誘電体層４２ｆが一体的に形成される。
第６の誘電体層４２ｆの上には、第１のアース電極５２
ａが厚膜状に形成され、さらに、第１のアース電極５２
ａの上を覆うようにして、ダミー層として別の誘電体層
が一体的に形成される。第１のアース電極５２ａは、第
６の誘電体層４２ｆの一方端および他方端にそれぞれ引
き出されて、後述する外部電極５０ｂに接続される。ま
た、第１の誘電体層４２ａの他方主面には、ダミー層と
して、さらに別の誘電体層が一体的に形成され、さらに
別の誘電体層の他方主面には、第１のアース電極５２ａ
と対向するようにして、第２のアース電極５２ｂが厚膜
状に形成される。また、さらに別の誘電体層の他方主面
には、第２のアース電極５２ｂの下を覆うようにして、
矩形板状の第７の誘電体層４２ｇが一体的に形成され
る。第２のアース電極５２ｂは、第７の誘電体層４２ｇ
の一方端および他方端にそれぞれ引き出されて、後述す
る外部電極５０ｂに接続される。A rectangular plate-shaped sixth dielectric layer 42f is integrally formed on one main surface of the fifth dielectric layer 42e.
A first ground electrode 52 is formed on the sixth dielectric layer 42f.
a is formed in a thick film shape, and further, the first ground electrode 52
Another dielectric layer is integrally formed as a dummy layer so as to cover a. The first ground electrode 52a is drawn out to one end and the other end of the sixth dielectric layer 42f, respectively, and connected to an external electrode 50b described later. Further, another dielectric layer is integrally formed as a dummy layer on the other main surface of the first dielectric layer 42a, and the first ground is formed on the other main surface of the other dielectric layer. Electrode 52a
The second ground electrode 52b is formed in a thick film shape so as to face the. Further, the other main surface of the further dielectric layer covers under the second ground electrode 52b,
A rectangular plate-shaped seventh dielectric layer 42g is integrally formed. The second ground electrode 52b is the seventh dielectric layer 42g.
One end and the other end are drawn out and connected to an external electrode 50b described later.

【００４４】第１〜第７の誘電体層４２ａ〜４２ｇおよ
びダミー層は、それぞれ複数枚のセラミックグリーンシ
ートから、図３および図４に示したと同様の工程により
形成される。第１〜第７の誘電体層４２ａ〜４２ｇおよ
びダミー層は、積層され一体的に形成される。そして、
積層された第１〜第７の誘電体層４２ａ〜４２ｇおよび
ダミー層の側面には、外部電極５０ａおよび５０ｂがそ
れぞれ形成される。外部電極５０ａは、図１１に示すよ
うに、第１〜第７の誘電体層４２ａ〜４２ｇおよびダミ
ー層の厚み方向に延びる線状に形成される。また、外部
電極５０ｂは、外部電極５０ａと所定の間隔をおいて、
積層された第１〜第７の誘電体層４２ａ〜４２ｇおよび
ダミー層の端面を覆うようにして形成される。外部電極
５０ａには、螺旋状のパターン電極４８の一端部が接続
され、外部電極５０ｂには、螺旋状のパターン電極４８
の他端部が接続される。また、外部電極５０ｂには、第
１のアース電極５２ａおよび第２のアース電極５２ｂが
それぞれ接続される。こうして形成された外部電極５０
ａは、入出力端子として用いられ、外部電極５０ｂは、
アース端子として用いられる。また、この外部電極５０
ｂは、磁気シールドとしても作用する。したがって、第
１〜第６の誘電体層４２ａ〜４２ｆと、パターン電極４
８と、第１および第２のアース電極５２ａおよび５２ｂ
とで共振器が形成される。The first to seventh dielectric layers 42a to 42g and the dummy layer are respectively formed from a plurality of ceramic green sheets by the same steps as shown in FIGS. The first to seventh dielectric layers 42a to 42g and the dummy layer are laminated and integrally formed. And
External electrodes 50a and 50b are formed on the side surfaces of the laminated first to seventh dielectric layers 42a to 42g and the dummy layer, respectively. The external electrode 50a is formed in a linear shape extending in the thickness direction of the first to seventh dielectric layers 42a to 42g and the dummy layer, as shown in FIG. The external electrode 50b is spaced apart from the external electrode 50a by a predetermined distance,
It is formed so as to cover the end surfaces of the laminated first to seventh dielectric layers 42a to 42g and the dummy layer. One end of the spiral pattern electrode 48 is connected to the external electrode 50a, and the spiral pattern electrode 48 is connected to the external electrode 50b.
The other end of is connected. Further, the first earth electrode 52a and the second earth electrode 52b are connected to the external electrode 50b, respectively. External electrode 50 thus formed
a is used as an input / output terminal, and the external electrode 50b is
Used as a ground terminal. In addition, this external electrode 50
b also acts as a magnetic shield. Therefore, the first to sixth dielectric layers 42a to 42f and the pattern electrode 4
8 and the first and second ground electrodes 52a and 52b
And form a resonator.

【００４５】この多層ヘリカル共振器４０は、図３およ
び図４に示したと同様の製造方法により製造される。な
お、第１のアース電極５２ａおよび第２のアース電極５
２ｂは、厚膜印刷により形成されるが、これに限らず、
たとえば、パターン電極４８のブロック状の部分を形成
するのと同様の工程により形成してもよい。すなわち、
第１の誘電体層４２ａおよび第７の誘電体層４２ｇに貫
通空洞もしくは有底の溝などを形成し、導体ペーストを
充填することにより、アース電極を形成してもよい。This multi-layer helical resonator 40 is manufactured by the same manufacturing method as shown in FIGS. The first ground electrode 52a and the second ground electrode 5
2b is formed by thick film printing, but not limited to this,
For example, it may be formed by the same process as that for forming the block-shaped portion of the pattern electrode 48. That is,
The ground electrode may be formed by forming a through cavity or a groove having a bottom in the first dielectric layer 42a and the seventh dielectric layer 42g and filling the conductor paste.

【００４６】図１１〜図１４に示す多層ヘリカル共振器
４０では、パターン電極４８が断面矩形のブロック状の
部分４６ａ〜４６ｅからなるので、パターン電極の断面
積が増え、抵抗成分や導体損が小さくなる。すなわち、
この多層ヘリカル共振器４０では、パターン電極を厚膜
印刷により形成している従来の多層ヘリカル共振器と比
べて、パターン電極４８の断面積が大きくなるので、パ
ターン電極４８において電流の流れる経路が大きくな
り、パターン電極４８における抵抗成分や導体損が小さ
くなる。そのため、この多層ヘリカル共振器４０は、Ｑ
が大きくなり、挿入損失が小さくなる。In the multi-layer helical resonator 40 shown in FIGS. 11 to 14, since the pattern electrode 48 is composed of block-shaped portions 46a to 46e having a rectangular cross section, the cross sectional area of the pattern electrode is increased and the resistance component and the conductor loss are reduced. Become. That is,
In the multi-layer helical resonator 40, the cross-sectional area of the pattern electrode 48 is larger than that of the conventional multi-layer helical resonator in which the pattern electrode is formed by thick film printing, so that the current path in the pattern electrode 48 is large. Therefore, the resistance component and the conductor loss in the pattern electrode 48 are reduced. Therefore, the multilayer helical resonator 40 has a Q
Becomes larger and the insertion loss becomes smaller.

【００４７】図１５は、図３および図４に示す製造方法
と同様の方法により製造されるフィルタの一例を示す斜
視図であり、図１６はその要部の分解斜視図である。ま
た、図１７は、図１５に示すフィルタの等価回路図であ
る。FIG. 15 is a perspective view showing an example of a filter manufactured by the same method as the manufacturing method shown in FIGS. 3 and 4, and FIG. 16 is an exploded perspective view of the main part thereof. 17 is an equivalent circuit diagram of the filter shown in FIG.

【００４８】このフィルタ６０は、矩形板状の第１の誘
電体層６２ａを含む。第１の誘電体層６２ａの上には、
たとえば短冊状の引出電極７４ａ〜７４ｄが互いに平行
に所定の間隔をおいて、たとえば厚膜印刷により形成さ
れる。これらの引出電極７４ａ〜７４ｄは、それぞれの
一端部が第１の誘電体層６２ａの一方端面に引き出され
る。The filter 60 includes a rectangular plate-shaped first dielectric layer 62a. On the first dielectric layer 62a,
For example, strip-shaped extraction electrodes 74a to 74d are formed in parallel with each other at a predetermined interval by, for example, thick film printing. One end of each of the extraction electrodes 74a to 74d is extracted to one end surface of the first dielectric layer 62a.

【００４９】第１の誘電体層６２ａの一方主面には、矩
形板状の第２の誘電体層６２ｂが一体的に形成される。
第２の誘電体層６２ｂには、図３および図４に示したと
同様の工程により、それぞれ断面矩形のブロック状の導
電体６６ａおよび６６ｂが形成される。そして、断面矩
形のブロック状の導電体６６ａの長手方向の一端部下面
は、第１の誘電体層６２ａの引出電極７４ａに接続さ
れ、導電体６６ｂの他端部下面は、第１の誘電体層６２
ａの引出電極７４ｂに接続される。また、断面矩形のブ
ロック状の導電体６６ｂの長手方向の一端部下面は、第
１の誘電体層６２ａの引出電極７４ｃに接続され、導電
体６６ｂの他端部下面は、第１の誘電体層６２ａの引出
電極７４ｄに接続される。A rectangular plate-shaped second dielectric layer 62b is integrally formed on one main surface of the first dielectric layer 62a.
On the second dielectric layer 62b, block-shaped conductors 66a and 66b each having a rectangular cross section are formed by the same steps as those shown in FIGS. The lower surface of one end in the longitudinal direction of the block-shaped conductor 66a having a rectangular cross section is connected to the extraction electrode 74a of the first dielectric layer 62a, and the lower surface of the other end of the conductor 66b is the first dielectric layer. Layer 62
It is connected to the extraction electrode 74b of a. The lower surface of one end of the block-shaped conductor 66b having a rectangular cross section in the longitudinal direction is connected to the extraction electrode 74c of the first dielectric layer 62a, and the lower surface of the other end of the conductor 66b is the first dielectric layer. It is connected to the extraction electrode 74d of the layer 62a.

【００５０】第２の誘電体層６２ｂの一方主面には、矩
形板状の第３の誘電体層６２ｃが一体的に形成される。
第３の誘電体層６２ｃには、図３および図４に示したと
同様の工程により、それぞれ断面矩形のブロック状の導
電体６６ｃおよび６６ｄが形成される。そして、導電体
６６ｃの長手方向の一端部下面は、導電体６６ａの一端
部上面に接続される。また、導電体６６ｄの長手方向の
一端部下面は、導電体６６ｂの他端部上面に接続され
る。A rectangular plate-shaped third dielectric layer 62c is integrally formed on one main surface of the second dielectric layer 62b.
Block-shaped conductors 66c and 66d each having a rectangular cross section are formed on the third dielectric layer 62c by the same steps as those shown in FIGS. 3 and 4. The lower surface of one end of the conductor 66c in the longitudinal direction is connected to the upper surface of one end of the conductor 66a. The lower surface of one end of the conductor 66d in the longitudinal direction is connected to the upper surface of the other end of the conductor 66b.

【００５１】第３の誘電体層６２ｃの一方主面には、矩
形板状の第４の誘電体層６２ｄが一体的に形成される。
第４の誘電体層６２ｄには、図３および図４に示したと
同様の工程により、それぞれ断面矩形のブロック状の導
電体６６ｅおよび６６ｆが形成される。そして、導電体
６６ｅの長手方向の一端部下面は、導電体６６ｃの他端
部上面に接続される。また、導電体６６ｆの長手方向の
一端部下面は、導電体６６ｄの他端部上面に接続され
る。A rectangular plate-shaped fourth dielectric layer 62d is integrally formed on one main surface of the third dielectric layer 62c.
Block-shaped conductors 66e and 66f each having a rectangular cross section are formed on the fourth dielectric layer 62d by the same steps as those shown in FIGS. 3 and 4. The lower surface of one end of the conductor 66e in the longitudinal direction is connected to the upper surface of the other end of the conductor 66c. The lower surface of one end of the conductor 66f in the longitudinal direction is connected to the upper surface of the other end of the conductor 66d.

【００５２】第４の誘電体層６２ｄの一方主面には、矩
形板状の第５の誘電体層６２ｅが一体的に形成される。
第５の誘電体層６２ｅには、図３および図４に示したと
同様の工程により、それぞれ断面矩形のブロック状の導
電体６６ｇおよび６６ｈが形成される。そして、導電体
６６ｇの長手方向の一端部下面は、導電体６６ｅの他端
部上面に接続される。また、導電体６６ｈの長手方向の
一端部下面は、導電体６６ｆの他端部上面に接続され
る。A rectangular plate-shaped fifth dielectric layer 62e is integrally formed on one main surface of the fourth dielectric layer 62d.
Block-shaped conductors 66g and 66h each having a rectangular cross section are formed on the fifth dielectric layer 62e by the same steps as those shown in FIGS. 3 and 4. The lower surface of one end of the conductor 66g in the longitudinal direction is connected to the upper surface of the other end of the conductor 66e. The lower surface of one end of the conductor 66h in the longitudinal direction is connected to the upper surface of the other end of the conductor 66f.

【００５３】第５の誘電体層６２ｅの一方主面には、矩
形板状の第６の誘電体層６２ｆが一体的に形成される。
第６の誘電体層６２ｆの一方主面には、第１のアース電
極７２ａがたとえば厚膜印刷により形成され、さらに、
第１のアース電極７２ａの上を覆うようにして、ダミー
層としての別の誘電体層が一体的に形成される。第１の
アース電極７２ａは、第６の誘電体層６２ｆの端面に引
き出されて、後述する外部電極７０ｃおよび７０ｄに接
続される。A rectangular plate-shaped sixth dielectric layer 62f is integrally formed on one main surface of the fifth dielectric layer 62e.
A first ground electrode 72a is formed on one main surface of the sixth dielectric layer 62f by, for example, thick film printing, and further,
Another dielectric layer as a dummy layer is integrally formed so as to cover the first ground electrode 72a. The first ground electrode 72a is drawn out to the end face of the sixth dielectric layer 62f and connected to external electrodes 70c and 70d described later.

【００５４】また、第１の誘電体層６２ａの他方主面に
は、第１のアース電極７２ａと対向するようにして、第
２のアース電極７２ｂがたとえば厚膜印刷により形成さ
れる。さらに、第１の誘電体層６２ａの他方主面には、
第２のアース電極７２ｂの下を覆うようにして、矩形板
状の第７の誘電体層６２ｇが形成される。第２のアース
電極７２ｂは、第７の誘電体層６２ｇの端面にそれぞれ
引き出されて、後述する外部電極７０ｃおよび７０ｄに
接続される。A second ground electrode 72b is formed on the other main surface of the first dielectric layer 62a so as to face the first ground electrode 72a by, for example, thick film printing. Further, on the other main surface of the first dielectric layer 62a,
A rectangular plate-shaped seventh dielectric layer 62g is formed so as to cover the bottom of the second ground electrode 72b. The second ground electrode 72b is drawn out to the end surface of the seventh dielectric layer 62g and is connected to external electrodes 70c and 70d described later.

【００５５】第１〜第７の誘電体層６２ａ〜６２ｇおよ
びダミー層は、それぞれ複数枚のセラミックグリーンシ
ートから、図３および図４に示したと同様の工程により
形成される。第１〜第７の誘電体層６２ａ〜６２ｇおよ
びダミー層は、積層され一体的に形成される。そして、
導電体６６ａ〜６６ｈが接続されて、それぞれ図８に示
したのと同様な螺旋状のパターン電極６８ａおよび６８
ｂが形成される。これらのパターン電極６８ａおよび６
８ｂは、間隔を隔てて平行に形成され、電磁気的に結合
される。The first to seventh dielectric layers 62a to 62g and the dummy layer are respectively formed from a plurality of ceramic green sheets by the same steps as shown in FIGS. The first to seventh dielectric layers 62a to 62g and the dummy layer are laminated and integrally formed. And
The conductors 66a to 66h are connected to form spiral pattern electrodes 68a and 68 similar to those shown in FIG. 8, respectively.
b is formed. These pattern electrodes 68a and 6
8b are formed in parallel with a space therebetween and are electromagnetically coupled.

【００５６】また、積層された第１〜第７の誘電体層６
２ａ〜６２ｇおよびダミー層の端面には、外部電極７０
ａ，７０ｂ，７０ｃおよび７０ｄがそれぞれ形成され
る。外部電極７０ａおよび７０ｂは、それぞれ入出力端
子として用いられる。外部電極７０ａには、引出電極７
４ａを介して、パターン電極６８ａが接続され、外部電
極７０ｂには、引出電極７４ｄを介して、パターン電極
６８ｂが接続される。また、外部電極７０ｃおよび７０
ｄは、それぞれアース端子として用いられる。外部電極
７０ｃには、引出電極７４ｂおよび７４ｃを介して、パ
ターン電極６８ａおよび６８ｂのそれぞれの一端部が接
続される。したがって、第１〜第６の誘電体層６２ａ〜
６２ｆ，パターン電極６８ａおよび６８ｂと、第１およ
び第２のアース電極７２ａおよび７２ｂとで、２つの共
振器が形成され、それらの間が電磁気的に接続される。Further, the laminated first to seventh dielectric layers 6
2a to 62g and the end surface of the dummy layer, the external electrode 70.
a, 70b, 70c and 70d are respectively formed. The external electrodes 70a and 70b are used as input / output terminals, respectively. The extraction electrode 7 is attached to the external electrode 70a.
The pattern electrode 68a is connected via 4a, and the pattern electrode 68b is connected to the external electrode 70b via the extraction electrode 74d. Also, the external electrodes 70c and 70
Each d is used as a ground terminal. One end of each of the pattern electrodes 68a and 68b is connected to the external electrode 70c via the extraction electrodes 74b and 74c. Therefore, the first to sixth dielectric layers 62a-
Two resonators are formed by 62f, the pattern electrodes 68a and 68b, and the first and second ground electrodes 72a and 72b, and they are electromagnetically connected to each other.

【００５７】このフィルタ６０は、図３および図４に示
したと同様の製造方法により製造される。なお、このフ
ィルタ６０では、引出電極７４ａ〜７４ｄ，第１および
第２のアース電極７２ａおよび７２ｂは、それぞれ厚膜
印刷により形成されるが、これに限らず、パターン電極
６８ａおよび６８ｂのブロック状の部分を形成するのと
同様の工程により形成してもよい。This filter 60 is manufactured by the same manufacturing method as shown in FIGS. In this filter 60, the extraction electrodes 74a to 74d and the first and second ground electrodes 72a and 72b are formed by thick film printing, but the present invention is not limited to this, and the pattern electrodes 68a and 68b are formed in a block shape. You may form by the same process as forming a part.

【００５８】図１５〜図１７に示すフィルタ６０では、
パターン電極６８ａおよび６８ｂが、断面矩形のブロッ
ク状の部分６６ａ〜６６ｈからなるので、パターン電極
の断面積が増え、抵抗成分や導体損が小さくなる。すな
わち、このフィルタ６０では、パターン電極を厚膜印刷
により形成している従来のフィルタと比べて、パターン
電極６８ａおよび６８ｂの断面積が大きくなるので、パ
ターン電極６８ａおよび６８ｂにおいて電流の流れる経
路が大きくなり、抵抗成分や導体損が小さくなる。その
ため、このフィルタ６０は、Ｑが大きい。In the filter 60 shown in FIGS. 15 to 17,
Since the pattern electrodes 68a and 68b are composed of block-shaped portions 66a to 66h having a rectangular cross section, the cross sectional area of the pattern electrode is increased, and the resistance component and the conductor loss are reduced. That is, in this filter 60, the cross-sectional area of the pattern electrodes 68a and 68b is larger than that of the conventional filter in which the pattern electrodes are formed by thick film printing, so that the path through which the current flows in the pattern electrodes 68a and 68b is large. Therefore, the resistance component and the conductor loss are reduced. Therefore, the filter 60 has a large Q.

【００５９】図１８は、図３および図４に示す製造方法
と同様の方法により製造される方向性結合器の一例を示
す斜視図であり、図１９はその要部の断面図解図であ
り、図２０はその要部の分解斜視図である。FIG. 18 is a perspective view showing an example of a directional coupler manufactured by the same method as the manufacturing method shown in FIGS. 3 and 4, and FIG. 19 is a cross-sectional schematic view of a main part thereof. FIG. 20 is an exploded perspective view of the main part.

【００６０】この方向性結合器８０は、矩形板状の第１
の誘電体層８２ａを含む。第１の誘電体層８２ａには、
図３および図４に示したと同様の工程により、平面略Ｕ
字形の断面矩形のブロック状のパターン電極８８ａが形
成される。パターン電極８８ａの一端は、後述する第２
の外部電極９０ｂに接続され、パターン電極８８ａの他
端は、後述する第３の外部電極９０ｃに接続される。This directional coupler 80 has a rectangular plate-like first
Of the dielectric layer 82a. In the first dielectric layer 82a,
By a process similar to that shown in FIG. 3 and FIG.
A block-shaped pattern electrode 88a having a rectangular cross section is formed. One end of the pattern electrode 88a has a second
Of the pattern electrode 88a, and the other end of the pattern electrode 88a is connected to a third external electrode 90c described later.

【００６１】また、第１の誘電体層８２ａの一方主面に
は、第３の誘電体層８２ｃを間に挟んで、第２の誘電体
層８２ｂが一体的に形成される。第２の誘電体層８２ｂ
には、図３および図４に示したと同様の工程により、平
面略Ｕ字形の断面矩形のブロック状のパターン電極８８
ｂが形成される。このパターン電極８８ｂの両端は、そ
れぞれ直角に折り曲げられて第２の誘電体層８２ｂの一
方端および他方端に引き出される。パターン電極８８ｂ
は、後述する第２および第３の外部電極９０ｄおよび９
０ｅに接続される。また、積層体の厚み方向にパターン
電極８８ａとパターン電極８８ｂｂとが重複する線路長
ｌは、λ／４に形成される。A second dielectric layer 82b is integrally formed on one main surface of the first dielectric layer 82a with a third dielectric layer 82c interposed therebetween. Second dielectric layer 82b
In the same manner as shown in FIGS. 3 and 4, the block-shaped pattern electrode 88 having a substantially U-shaped cross section and a rectangular cross section is formed.
b is formed. Both ends of the pattern electrode 88b are bent at right angles and are drawn out to one end and the other end of the second dielectric layer 82b. Pattern electrode 88b
Are second and third external electrodes 90d and 9 described later.
0e. In addition, the line length 1 in which the pattern electrode 88a and the pattern electrode 88bb overlap in the thickness direction of the laminated body is formed to be λ / 4.

【００６２】第２の誘電体層８２ｂの一方主面には、第
４の誘電体層８２ｄが一体的に形成される。第４の誘電
体層８２ｄの一方主面には、第１のアース電極９２ａが
一体的に形成され、さらに、第１のアース電極９２ａの
上を覆うようにしてダミー層として別の誘電体層が一体
的に形成される。また、第１の誘電体層８２ａの他方主
面には、第５の誘電体層８２ｅが形成される。第５の誘
電体層８２ｅの一方主面には、第１のアース電極９２ａ
と対向するようにして、第２のアース電極９２ｂが形成
される。第１および第２のアース電極９２ａおよび９２
ｂは、それぞれ後述する外部電極９０ａ，９０ｆ，９０
ｇおよび９０ｈに接続される。A fourth dielectric layer 82d is integrally formed on one main surface of the second dielectric layer 82b. A first ground electrode 92a is integrally formed on one main surface of the fourth dielectric layer 82d, and another dielectric layer is formed as a dummy layer so as to cover the first ground electrode 92a. Are integrally formed. A fifth dielectric layer 82e is formed on the other main surface of the first dielectric layer 82a. The first ground electrode 92a is provided on one main surface of the fifth dielectric layer 82e.
A second ground electrode 92b is formed so as to face with. First and second ground electrodes 92a and 92
b are external electrodes 90a, 90f, 90 described later, respectively.
g and 90h.

【００６３】第１〜第５の誘電体層８２ａ〜８２ｅおよ
びダミー層は、それぞれ複数枚のセラミックグリーンシ
ートから、図３および図４に示したと同様の工程により
形成される。第１〜第５の誘電体層８２ａ〜８２ｅおよ
びダミー層は、積層され一体的に形成される。そして、
積層された第１〜第５の誘電体層８２ａ〜８２ｅおよび
ダミー層の一方端面には、外部電極９０ａ，９０ｂおよ
び９０ｃが形成される。また、積層された第１〜第５の
誘電体層８２ａ〜８２ｅおよびダミー層の一方端面の直
交する方向に延びる両端面には、外部電極９０ｄ，９０
ｅ，９０ｆ，９０ｇおよび９０ｈが形成される。さら
に、外部電極９０ｆは、積層された第１〜第５の誘電体
層８２ａ〜８２ｅおよびダミー層の他方側面にも形成さ
れる。外部電極９０ｂ〜９０ｅは、それぞれ入出力端子
として用いられる。また、外部電極９０ａ，９０ｆ，９
０ｇおよび９０ｈは、ア−ス端子として用いられる。ま
た、これらの外部電極は磁気シールドとしても作用す
る。The first to fifth dielectric layers 82a to 82e and the dummy layer are respectively formed from a plurality of ceramic green sheets by the same steps as shown in FIGS. The first to fifth dielectric layers 82a to 82e and the dummy layer are laminated and integrally formed. And
External electrodes 90a, 90b and 90c are formed on one end surfaces of the laminated first to fifth dielectric layers 82a to 82e and the dummy layer. Further, the external electrodes 90d, 90 are provided on both end surfaces of the stacked first to fifth dielectric layers 82a to 82e and one end surface of the dummy layer extending in the direction orthogonal to each other.
e, 90f, 90g and 90h are formed. Further, the external electrode 90f is also formed on the other side surfaces of the laminated first to fifth dielectric layers 82a to 82e and the dummy layer. The external electrodes 90b to 90e are used as input / output terminals, respectively. In addition, the external electrodes 90a, 90f, 9
0g and 90h are used as ground terminals. Moreover, these external electrodes also function as a magnetic shield.

【００６４】この方向性結合器８０は、図３および図４
に示したと同様の製造方法により製造される。なお、こ
の方向性結合器８０では、第１のアース電極９２ａおよ
び第２のアース電極９２ｂは、それぞれ厚膜印刷により
形成されるが、これに限らず、パターン電極８８ａおよ
び８８ｂのブロック状の部分を形成するのと同様の工程
により形成してもよい。This directional coupler 80 is shown in FIGS.
It is manufactured by the same manufacturing method as shown in FIG. In the directional coupler 80, the first ground electrode 92a and the second ground electrode 92b are formed by thick film printing, but the invention is not limited to this. The pattern electrodes 88a and 88b are block-shaped portions. You may form by the process similar to forming.

【００６５】この方向性結合器８０では、パターン電極
８８ａ，８８ｂがそれぞれブロック状に形成されるの
で、従来の厚膜印刷によりパターン電極が形成された方
向性結合器と比べて、パターン電極の断面積が増え、パ
ターン電極の抵抗成分や導体損が小さくなる。すなわ
ち、この方向性結合器８０では、パターン電極８８ａ，
８８ｂにおいて電流の流れる経路が大きくなり、パター
ン電極８８ａ，８８ｂにおける抵抗成分や導体損が小さ
くなる。そのため、この方向性結合器８０は、Ｑが大き
くなり、挿入損失が小さくなる。In this directional coupler 80, since the pattern electrodes 88a and 88b are formed in blocks, the pattern electrodes are disconnected as compared with the conventional directional coupler in which the pattern electrodes are formed by thick film printing. The area is increased, and the resistance component and conductor loss of the pattern electrode are reduced. That is, in this directional coupler 80, the pattern electrodes 88a,
The path through which the current flows becomes larger at 88b, and the resistance component and conductor loss at the pattern electrodes 88a and 88b become smaller. Therefore, the directional coupler 80 has a large Q and a small insertion loss.

【００６６】図２１は、図３および図４に示す製造方法
と同様の方法により製造されるインピーダンス変換器の
一例を示す斜視図であり、図２２はその要部の断面図解
図であり、図２３はその要部の分解斜視図である。FIG. 21 is a perspective view showing an example of an impedance converter manufactured by the same method as the manufacturing method shown in FIGS. 3 and 4, and FIG. 22 is a cross-sectional schematic view of a main part thereof. 23 is an exploded perspective view of the main part.

【００６７】このインピーダンス変換器１００は、矩形
板状の第１の誘電体層１０２ａを含む。第１の誘電体層
１０２ａには、図３および図４に示したと同様の工程に
より、断面矩形のブロック状の導電体１０６ａが形成さ
れる。導電体１０６ａは、後述する第１の外部電極１１
０ａに接続される。The impedance converter 100 includes a rectangular plate-shaped first dielectric layer 102a. The block-shaped conductor 106a having a rectangular cross section is formed on the first dielectric layer 102a by the same steps as those shown in FIGS. The conductor 106a is the first external electrode 11 described later.
0a.

【００６８】また、第１の誘電体層１０２ａの一方主面
には、第２の誘電体層１０２ｂが一体的に形成される。
第２の誘電体層１０２ｂの一端側には、断面矩形のブロ
ック状の導電体１０６ｂが形成される。導電体１０６ｂ
の下面は、導電体１０６ａの上面と接続される。第２の
誘電体層１０２ｂの他端側には、導電体１０６ｂと一体
的に接続されて、断面矩形のブロック状の導電体１０６
ｃが形成される。導電体１０６ｂおよび１０６ｃは、図
３および図４に示したと同様の工程により形成される。
この場合、導電体１０６ｃの幅長は、導電体１０６ｂの
幅長に比べて短く形成される。導電体１０６ｂは、後述
する第１の外部電極１１０ａに接続される。また、導電
体１０６ｃは、後述する第２の外部電極１１０ｂに接続
される。A second dielectric layer 102b is integrally formed on one main surface of the first dielectric layer 102a.
A block-shaped conductor 106b having a rectangular cross section is formed on one end side of the second dielectric layer 102b. Conductor 106b
Is connected to the upper surface of the conductor 106a. The other end of the second dielectric layer 102b is integrally connected to the conductor 106b and has a block-shaped conductor 106 having a rectangular cross section.
c is formed. The conductors 106b and 106c are formed by the same process as shown in FIGS.
In this case, the width of the conductor 106c is formed shorter than that of the conductor 106b. The conductor 106b is connected to a first external electrode 110a described later. Further, the conductor 106c is connected to the second external electrode 110b described later.

【００６９】第２の誘電体層１０２ｂの一方主面には、
第３の誘電体層１０２ｃが一体的に形成される。第３の
誘電体層１０２ｃには、図３および図４に示したと同様
の工程により、断面矩形の導電体１０６ｄが形成され
る。導電体１０６ｄの下面は、導電体１０６ｂの上面と
接続される。導電体１０６ｄは、後述する第１の外部電
極１１０ａに接続される。On one main surface of the second dielectric layer 102b,
The third dielectric layer 102c is integrally formed. A conductor 106d having a rectangular cross section is formed on the third dielectric layer 102c by the same steps as those shown in FIGS. The lower surface of the conductor 106d is connected to the upper surface of the conductor 106b. The conductor 106d is connected to a first external electrode 110a described later.

【００７０】第３の誘電体１０２ｃの一方主面には、第
４の誘電体層１０２ｄが一体的に形成される。第４の誘
電体層１０２ｄには、たとえば厚膜状の第１のアース電
極１１２ａが形成される。また、第１の誘電体層１０２
ａの他方主面には、第５の誘電体層１０２ｅが一体的に
形成される。第５の誘電体層１０２ｅには、第１のアー
ス電極１１２ａと対向するようにして、たとえば厚膜状
の第２のアース電極１１２ｂが形成される。第１および
第２のアース電極１１２ａおよび１１２ｂは、それぞれ
後述する外部電極１１０ｃおよび１１０ｄに接続され
る。さらに、第４の誘電体層１０２ｄの一方主面および
第５の誘電体層１０２ｅの他方主面には、それぞれダミ
ー層として別の誘電体層が一体的に形成される。A fourth dielectric layer 102d is integrally formed on one main surface of the third dielectric 102c. On the fourth dielectric layer 102d, for example, a thick film-shaped first ground electrode 112a is formed. In addition, the first dielectric layer 102
A fifth dielectric layer 102e is integrally formed on the other main surface of a. On the fifth dielectric layer 102e, a second ground electrode 112b in the form of, for example, a thick film is formed so as to face the first ground electrode 112a. The first and second ground electrodes 112a and 112b are connected to external electrodes 110c and 110d, which will be described later, respectively. Further, another dielectric layer is integrally formed as a dummy layer on one main surface of the fourth dielectric layer 102d and the other main surface of the fifth dielectric layer 102e.

【００７１】第１〜第５の誘電体層１０２ａ〜１０２ｅ
およびダミー層は、それぞれ複数枚のセラミックグリー
ンシートから、図３および図４に示したと同様の工程に
より形成される。第１〜第５の誘電体層１０２ａ〜１０
２ｅおよびダミー層は、積層され一体的に形成される。
そして、積層された第１〜第５の誘電体層１０２ａ〜１
０２ｅおよびダミー層の端面には、外部電極１１０ａ，
１１０ｂ，１１０ｃおよび１１０ｄが形成される。外部
電極１１０ａおよび１１０ｂは、それぞれ入出力端子と
して用いられる。また、外部電極１１０ｃおよび１１０
ｄは、ア−ス端子として用いられる。さらに、これらの
外部電極は、積層体の端面をほぼ覆って設けられるの
で、磁気シールドとしても作用する。The first to fifth dielectric layers 102a to 102e
The dummy layer and the dummy layer are formed from a plurality of ceramic green sheets by the same process as shown in FIGS. First to fifth dielectric layers 102a to 10
2e and the dummy layer are laminated and integrally formed.
And the laminated | stacked 1st-5th dielectric material layer 102a-1
02e and the end face of the dummy layer, the external electrodes 110a,
110b, 110c and 110d are formed. The external electrodes 110a and 110b are used as input / output terminals, respectively. Also, the external electrodes 110c and 110
d is used as an earth terminal. Further, since these external electrodes are provided so as to substantially cover the end faces of the laminated body, they also function as magnetic shields.

【００７２】また、積層された第１〜第３の誘電体層１
０２ａ〜１０２ｃの内部の導電体１０６ａ，１０６ｂお
よび１０６ｄが一体的に接続され、断面矩形のブロック
状のパターン電極１０８ａが形成される。また、導電体
１０６ｃは、パターン電極１０８ａの一端部に一体的に
接続され、断面矩形のブロック状のパターン電極１０８
ｂとなる。Further, the laminated first to third dielectric layers 1
The conductors 106a, 106b and 106d inside 02a to 102c are integrally connected to each other to form a block-shaped pattern electrode 108a having a rectangular cross section. The conductor 106c is integrally connected to one end of the pattern electrode 108a and has a block-shaped pattern electrode 108 having a rectangular cross section.
b.

【００７３】このインピーダンス変換器１００は、図３
および図４に示したと同様の製造方法により製造され
る。この場合、図２２に示すように、パターン電極１０
８ａおよび１０８ｂの線路長ｌ₁およびｌ₂は、それぞ
れλ／４に形成される。また、このインピーダンス変換
器１００では、パターン電極１０８ａは、Ｚ_m1＝（Ｚ_in ²・Ｚ_e）^(1/3) を満たすように形成され、パターン電極１０８ｂは、Ｚ_m2＝（Ｚ_in・Ｚ_e ²）^(1/3) を満たすように形成される。なお、上述の各式におい
て、Ｚ_m1：パターン電極１０８ａのインピーダンスＺ_m2：パターン電極１０８ｂのインピーダンスＺ_in：入力側インピーダンスＺ_e：出力側インピーダンスである。This impedance converter 100 is shown in FIG.
And a manufacturing method similar to that shown in FIG. In this case, as shown in FIG.
The line lengths l ₁ and l ₂ of 8a and 108b are formed to λ / 4, respectively. Further, in this impedance converter 100, the pattern electrode 108a is formed so as to satisfy Z _m1 = (Z _in ² · Z _e ) ^(1/3) , and the pattern electrode 108b is Z _m2 = (Z _in · Z _e ² ) ^(1/3) is formed. In the above equations, Z _{m1 is} the impedance of the pattern electrode 108 a Z _{m2 is} the impedance of the pattern electrode 108 b Z _{in is the} input impedance Z _{e is the} output impedance.

【００７４】このインピーダンス変換器１００では、パ
ターン電極１０８ａおよび１０８ｂが、それぞれブロッ
ク状に形成されるので、従来のインピーダンス変換器と
比べて、パターン電極の断面積が増え、抵抗成分や導体
損が小さくなる。In this impedance converter 100, since the pattern electrodes 108a and 108b are formed in blocks, respectively, the cross-sectional area of the pattern electrode is increased and the resistance component and the conductor loss are smaller than those of the conventional impedance converter. Become.

【００７５】なお、このインピーダンス変換器１００で
は、第１のアース電極１１２ａおよび第２のアース電極
１１２ｂを、それぞれ厚膜印刷により形成したが、これ
に限らず、パターン電極１０８ａおよび１０８ｂのブロ
ック状の部分を形成するのと同様の工程により形成して
もよい。In the impedance converter 100, the first ground electrode 112a and the second ground electrode 112b are formed by thick film printing, but the present invention is not limited to this, and the pattern electrodes 108a and 108b may be formed in a block shape. You may form by the same process as forming a part.

[Brief description of drawings]

【図１】この発明の製造方法の一実施例により製造され
た共振器の一例を示す斜視図である。FIG. 1 is a perspective view showing an example of a resonator manufactured by an embodiment of the manufacturing method of the present invention.

【図２】図１に示す共振器の分解斜視図である。FIG. 2 is an exploded perspective view of the resonator shown in FIG.

【図３】この発明の製造方法の一実施例に含まれるいく
つかの工程を示す断面図解図である。FIG. 3 is a schematic sectional view showing some steps included in one embodiment of the manufacturing method of the present invention.

【図４】この発明の製造方法の他の実施例に含まれるい
くつかの工程を示す断面図解図である。FIG. 4 is a schematic sectional view showing some steps included in another embodiment of the manufacturing method of the present invention.

【図５】図３および図４に示す製造方法と同様の方法に
より製造されるチップインダクタの一例を示す斜視図で
ある。5 is a perspective view showing an example of a chip inductor manufactured by the same method as the manufacturing method shown in FIGS. 3 and 4. FIG.

【図６】図５に示すチップインダクタの断面図解図であ
る。6 is a cross-sectional schematic view of the chip inductor shown in FIG.

【図７】図５に示すチップインダクタの分解斜視図であ
る。FIG. 7 is an exploded perspective view of the chip inductor shown in FIG.

【図８】図５に示すチップインダクタのパターン電極を
示す図解図である。8 is an illustrative view showing pattern electrodes of the chip inductor shown in FIG.

【図９】図５に示すチップインダクタの等価回路図であ
る。9 is an equivalent circuit diagram of the chip inductor shown in FIG.

【図１０】図８に示すパターン電極の変形例を示す図解
図である。FIG. 10 is an illustrative view showing a modified example of the pattern electrode shown in FIG.

【図１１】図３および図４に示す製造方法と同様の方法
により製造される多層ヘリカル共振器の一例を示す斜視
図である。11 is a perspective view showing an example of a multilayer helical resonator manufactured by the same method as the manufacturing method shown in FIGS. 3 and 4. FIG.

【図１２】図１１に示す多層ヘリカル共振器の要部の断
面図解図である。12 is a cross-sectional schematic view of a main part of the multilayer helical resonator shown in FIG.

【図１３】図１１に示す多層ヘリカル共振器の要部の分
解斜視図である。FIG. 13 is an exploded perspective view of a main part of the multilayer helical resonator shown in FIG.

【図１４】図１１に示す多層ヘリカル共振器の等価回路
図である。FIG. 14 is an equivalent circuit diagram of the multilayer helical resonator shown in FIG.

【図１５】図３および図４に示す製造方法と同様の方法
により製造されるフィルタの一例を示す斜視図である。15 is a perspective view showing an example of a filter manufactured by the same method as the manufacturing method shown in FIGS. 3 and 4. FIG.

【図１６】図１５に示すフィルタの要部の分解斜視図で
ある。16 is an exploded perspective view of a main part of the filter shown in FIG.

【図１７】図１５に示すフィルタの等価回路図である。FIG. 17 is an equivalent circuit diagram of the filter shown in FIG.

【図１８】図３および図４に示す製造方法と同様の方法
により製造される方向性結合器の一例を示す斜視図であ
る。18 is a perspective view showing an example of a directional coupler manufactured by the same method as the manufacturing method shown in FIGS. 3 and 4. FIG.

【図１９】図１８に示す方向性結合器の要部の断面図解
図である。19 is a cross-sectional schematic view of a main part of the directional coupler shown in FIG.

【図２０】図１８に示す方向性結合器の要部の分解斜視
図である。20 is an exploded perspective view of essential parts of the directional coupler shown in FIG. 18. FIG.

【図２１】図３および図４に示す製造方法と同様の方法
により製造されるインピーダンス変換器の一例を示す斜
視図である。21 is a perspective view showing an example of an impedance converter manufactured by the same method as the manufacturing method shown in FIGS. 3 and 4. FIG.

【図２２】図２１に示すインピーダンス変換器の要部の
断面図解図である。22 is a schematic sectional view of a main part of the impedance converter shown in FIG. 21. FIG.

【図２３】図２１に示すインピーダンス変換器の要部の
分解斜視図である。FIG. 23 is an exploded perspective view of a main part of the impedance converter shown in FIG. 21.

【図２４】この発明の背景となる従来の積層セラミック
電子部品の製造方法に含まれるいくつかの工程を示す断
面図解図である。FIG. 24 is a schematic sectional view showing some steps included in the conventional method for manufacturing a multilayer ceramic electronic component, which is the background of the present invention.

【図２５】図２４に示す製造方法に含まれる一工程を示
す図解図である。25 is an illustrative view showing one step included in the manufacturing method shown in FIG. 24. FIG.

【図２６】従来の他の製造方法に含まれる一工程を示す
図解図である。FIG. 26 is an illustrative view showing one step included in another conventional manufacturing method.

[Explanation of symbols]

１０共振器１２ａ〜１２ｄ第１〜第４の誘電体層１６パターン電極１８ａ第１のアース電極１８ｂ第２のアース電極２０チップインダクタ２２ａ〜２２ｇ第１の誘電体層〜第７の誘電体層２６ａ〜２６ｅ導電体２８パターン電極３０ａ，３０ｂ外部電極３２ａ，３２ｂブロック部分３４ビアホール４０多層ヘリカル共振器４２ａ〜４２ｇ第１〜第７の誘電体層４６ａ〜４６ｅ導電体４８パターン電極５０ａ，５０ｂ外部電極５２ａ第１のアース電極５２ｂ第２のアース電極６０フィルタ６２ａ〜６２ｇ第１〜第７の誘電体層６６ａ〜６６ｈ導電体６８ａ，６８ｂパターン電極７０ａ〜７０ｄ外部電極７２ａ第１のアース電極７２ｂ第２のアース電極７４ａ〜７４ｄ引出電極８０方向性結合器８２ａ〜８２ｅ第１〜第５の誘電体層８８ａ，８８ｂパターン電極９０ａ〜９０ｈ外部電極９２ａ第１のアース電極９２ｂ第２のアース電極１００インピーダンス変換器１０２ａ〜１０２ｅ第１〜第５の誘電体層１０６ａ〜１０６ｄ導電体１０８ａ，１０８ｂパターン電極１１０ａ〜１１０ｄ外部電極１１２ａ第１のアース電極１１２ｂ第２のアース電極 10 Resonator 12a-12d 1st-4th dielectric layer 16 Pattern electrode 18a 1st earth electrode 18b 2nd earth electrode 20 Chip inductor 22a-22g 1st dielectric layer-7th dielectric layer 26a -26e conductor 28 pattern electrode 30a, 30b external electrode 32a, 32b block part 34 via hole 40 multilayer helical resonator 42a-42g 1st-7th dielectric layer 46a-46e conductor 48 pattern electrode 50a, 50b external electrode 52a. 1st earth electrode 52b 2nd earth electrode 60 filter 62a-62g 1st-7th dielectric material layer 66a-66h conductor 68a, 68b pattern electrode 70a-70d external electrode 72a 1st earth electrode 72b 2nd Earth electrode 74a-74d Extraction electrode 80 Directional coupler 82a- 2e 1st-5th dielectric layer 88a, 88b Pattern electrode 90a-90h External electrode 92a 1st earth electrode 92b 2nd earth electrode 100 Impedance converter 102a-102e 1st-5th dielectric layer 106a- 106d Conductor 108a, 108b Pattern electrode 110a-110d External electrode 112a 1st earth electrode 112b 2nd earth electrode

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所 // Ｈ０５Ｋ 3/46 Ｈ０５Ｋ 3/46 Ｈ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. ⁶ Identification number Office reference number FI technical display location // H05K 3/46 H05K 3/46 H

Claims

[Claims]

1. A method of manufacturing a multilayer ceramic electronic component including a pattern electrode formed in a block shape, the method comprising: preparing a ceramic green sheet; and forming a hole in a portion of the ceramic green sheet where the pattern electrode is to be formed. A step of forming, a step of forming a block-shaped cavity by laminating a plurality of the ceramic green sheets while continuing the holes in the thickness direction, and a step of filling the cavity with a conductor to be a block-shaped pattern electrode A method for manufacturing a monolithic ceramic electronic component, comprising:

2. A method of manufacturing a laminated ceramic electronic component including a pattern electrode formed by connecting a plurality of block-shaped conductors in a thickness direction, the method comprising: preparing a ceramic green sheet; A step of forming a hole in a portion where the pattern electrode is to be formed, a step of laminating a plurality of the ceramic green sheets while continuing the hole in the thickness direction to form a block-shaped cavity, and a conductor in the cavity. Filling, forming a block-shaped conductor to be a part of the pattern electrode, preparing another ceramic green sheet to be laminated on the ceramic green sheet, in the other ceramic green sheet, The step of forming a hole in the portion where the pattern electrode is to be formed, A plurality of the other ceramic green sheets are laminated on the ceramic green sheet while connecting the holes with each other while connecting with a rectangular conductor to form another block-shaped cavity, and the block-shaped A method for manufacturing a monolithic ceramic electronic component, which comprises the step of filling a conductor in the another cavity connected to the conductor to form another block-shaped conductor that becomes a part of the pattern electrode.