JPH09193010A - Semiconductor manufacturing device - Google Patents
Semiconductor manufacturing deviceInfo
- Publication number
- JPH09193010A JPH09193010A JP376896A JP376896A JPH09193010A JP H09193010 A JPH09193010 A JP H09193010A JP 376896 A JP376896 A JP 376896A JP 376896 A JP376896 A JP 376896A JP H09193010 A JPH09193010 A JP H09193010A
- Authority
- JP
- Japan
- Prior art keywords
- jig
- template
- polished
- semiconductor substrate
- height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/27—Work carriers
- B24B37/30—Work carriers for single side lapping of plane surfaces
- B24B37/32—Retaining rings
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体基板または
半導体基板上に形成されている薄膜等の被研磨材を研磨
する半導体製造装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus for polishing a semiconductor substrate or a material to be polished such as a thin film formed on the semiconductor substrate.
【０００２】[0002]
【従来の技術】半導体装置の高集積化に伴い、素子分離
領域は微細化され、配線層は多層化する傾向にある。こ
のため、例えば半導体基板に形成された溝に絶縁物を埋
め込むトレンチ素子分離技術、あるいは配線層間の絶縁
膜を平坦化する平坦化技術等が半導体装置の製造におい
て非常に重要になってきている。2. Description of the Related Art With the high integration of semiconductor devices, element isolation regions are becoming finer and wiring layers tend to be multi-layered. Therefore, for example, a trench element isolation technique of filling an insulator in a groove formed in a semiconductor substrate, a flattening technique of flattening an insulating film between wiring layers, and the like have become very important in the manufacture of semiconductor devices.
【０００３】ＣＭＰ（化学機械的研磨）法は、半導体基
板または半導体基板上の膜を化学的および機械的な作用
により研磨する方法であり、前述の埋め込み素子分離技
術または平坦化技術の有効な方法として実用化されつつ
ある。The CMP (Chemical Mechanical Polishing) method is a method of polishing a semiconductor substrate or a film on the semiconductor substrate by a chemical and mechanical action, and is an effective method of the above-mentioned buried element isolation technique or planarization technique. It is being put to practical use as.
【０００４】図３に、従来のＣＭＰ装置の研磨部の断面
構造を示す。従来のＣＭＰ装置の研磨部は、被研磨材と
して例えば半導体基板３の表面を研磨する研磨布４と、
半導体基板３の裏面を吸着する吸着盤１と、半導体基板
３の周囲を取り囲むように吸着盤１に固定された治具
（一般にテンプレートと呼ばれる）２とにより構成され
る。吸着盤１は半導体基板３の裏面を例えば真空吸引に
より吸着し、半導体基板３の表面が研磨布４に接触する
ように、加圧すると同時に回転して、半導体基板３表面
の研磨を行う。この時、テンプレート２は、回転により
半導体基板３が飛び散ることを防止する。FIG. 3 shows a sectional structure of a polishing portion of a conventional CMP apparatus. The polishing section of the conventional CMP apparatus includes a polishing cloth 4 for polishing the surface of the semiconductor substrate 3 as a material to be polished,
A suction plate 1 for sucking the back surface of the semiconductor substrate 3 and a jig (generally called a template) 2 fixed to the suction plate 1 so as to surround the semiconductor substrate 3 are formed. The suction plate 1 sucks the back surface of the semiconductor substrate 3 by, for example, vacuum suction, pressurizes and simultaneously rotates so that the surface of the semiconductor substrate 3 contacts the polishing cloth 4, and polishes the surface of the semiconductor substrate 3. At this time, the template 2 prevents the semiconductor substrate 3 from scattering due to rotation.
【０００５】ここで、従来のＣＭＰ装置のテンプレート
２は、半導体基板３の表面の研磨を妨害しないように、
半導体基板３の厚さより薄い厚さを有する。このため、
研磨布４に平行な半導体基板３の大部分の領域は均一に
研磨されるが、図３の円で囲まれた部分に示すように、
半導体基板３の端部では、半導体基板３とテンプレート
２との段差により、研磨布４が伸縮して丸くなる。この
ため、半導体基板３の端部が、他の領域より多く研磨さ
れて丸くなってしまうという問題がある。また、従来の
ＣＭＰ装置のテンプレート２は、一般に有機化合物を材
料として使用しているため、これによる汚染が問題とな
っている。Here, the template 2 of the conventional CMP apparatus is designed so as not to interfere with the polishing of the surface of the semiconductor substrate 3.
It has a thickness smaller than that of the semiconductor substrate 3. For this reason,
Although most of the region of the semiconductor substrate 3 parallel to the polishing cloth 4 is uniformly polished, as shown in the circled portion of FIG.
At the end of the semiconductor substrate 3, the polishing cloth 4 expands and contracts to be rounded due to the step between the semiconductor substrate 3 and the template 2. Therefore, there is a problem in that the end portion of the semiconductor substrate 3 is polished more than other regions and becomes round. Further, since the template 2 of the conventional CMP apparatus generally uses an organic compound as a material, contamination due to this is a problem.
【０００６】[0006]
【発明が解決しようとする課題】このように、従来の半
導体製造装置では、テンプレートと半導体基板との段差
により、半導体基板の端部まで均一に研磨することがで
きないという問題があった。また、テンプレートの材料
として使用されている有機化合物により半導体基板が汚
染される可能性があるという問題があった。As described above, the conventional semiconductor manufacturing apparatus has a problem that it is not possible to uniformly polish the end portion of the semiconductor substrate due to the step between the template and the semiconductor substrate. Further, there is a problem that the semiconductor substrate may be contaminated by the organic compound used as the material of the template.
【０００７】本発明の目的は、テンプレートと半導体基
板との段差を低減することにより、半導体基板を均一に
研磨することを可能とし、半導体基板が汚染される可能
性のない半導体製造装置を提供することである。An object of the present invention is to provide a semiconductor manufacturing apparatus capable of uniformly polishing a semiconductor substrate by reducing the step between the template and the semiconductor substrate and preventing the semiconductor substrate from being contaminated. That is.
【０００８】[0008]
【課題を解決するための手段】上記課題を解決し目的を
達成するために、本発明による半導体製造装置は、被研
磨材の表面を研磨する研磨布と、前記被研磨材の裏面を
吸着して前記被研磨材を保持する吸着盤と、前記被研磨
材を囲うように前記被研磨材の周囲に設置された治具と
を具備し、前記治具の前記研磨布に対向する表面と前記
被研磨材の表面とを同一平面とするように前記治具を制
御する手段を具備することを特徴とする。In order to solve the above-mentioned problems and to achieve the object, a semiconductor manufacturing apparatus according to the present invention comprises a polishing cloth for polishing the surface of a material to be polished, and a back surface of the material to be polished. And a jig installed around the material to be polished so as to surround the material to be polished, and a surface of the jig facing the polishing cloth and the jig. It is characterized by comprising means for controlling the jig so that the surface of the material to be polished is flush with the surface.
【０００９】また、上記半導体製造装置は、前記被研磨
材の表面に対する前記治具の表面の高さを調節する手段
を具備することが可能である。さらに、前記治具の表面
の高さを調節する前記手段を、前記治具の表面の高さを
変化させる手段と、前記治具の表面に印加される圧力を
測定する手段と、前記圧力の測定値に基づいて前記高さ
を変化させる手段を制御する手段とにより構成すること
ができる。Further, the semiconductor manufacturing apparatus may include means for adjusting the height of the surface of the jig with respect to the surface of the material to be polished. Further, the means for adjusting the height of the surface of the jig includes means for changing the height of the surface of the jig, means for measuring the pressure applied to the surface of the jig, and And a means for controlling the means for changing the height based on the measured value.
【００１０】また、前記半導体製造装置は、前記治具の
表面の高さを調節する前記手段を複数具備し、それぞれ
が独立に調節可能に構成することも可能である。さら
に、前記半導体製造装置は、前記治具の少なくとも前記
被研磨材と接触する部分が、Ｓｉ、ＳｉＣ、サファイア
からなるグループのいずれかひとつを原料とする焼結物
上にＳｉＯ2 膜が成膜されている物質により形成されて
いることを特徴とする。Further, the semiconductor manufacturing apparatus may be provided with a plurality of the means for adjusting the height of the surface of the jig, each of which can be adjusted independently. Further, in the semiconductor manufacturing apparatus, a SiO 2 film is formed on a sintered product of which at least a portion of the jig that comes into contact with the material to be polished is made of any one of the groups consisting of Si, SiC, and sapphire. It is characterized in that it is formed of a substance.
【００１１】このように、本発明による半導体製造装置
は、治具の表面と被研磨材の表面とを同一平面とするよ
うに前記治具を制御する手段を具備しているため、研磨
中に治具の表面と被研磨材の表面との間の段差に沿って
研磨布が丸まることを防止することにより、被研磨材の
端部が中央部に比べてより研磨されることを抑制し、被
研磨材を均一に研磨することが可能となる。As described above, the semiconductor manufacturing apparatus according to the present invention is provided with the means for controlling the jig so that the surface of the jig and the surface of the material to be polished are flush with each other. By preventing the polishing cloth from rolling along the step between the surface of the jig and the surface of the material to be polished, it is possible to prevent the edge of the material to be polished from being more polished than the central portion, It is possible to uniformly polish the material to be polished.
【００１２】また、被研磨材の表面に対する治具の表面
の高さを調節する手段を具備する上記半導体製造装置で
は、治具の表面の高さを調節することにより治具の表面
と被研磨材の表面とを同一平面とすることができるた
め、上記のように、被研磨材を均一に研磨することが可
能となる。Further, in the above semiconductor manufacturing apparatus having means for adjusting the height of the surface of the jig with respect to the surface of the material to be polished, the height of the surface of the jig is adjusted so that the surface of the jig and the surface to be polished are adjusted. Since the surface of the material can be made flush with the surface of the material, the material to be polished can be uniformly polished as described above.
【００１３】さらに、治具の表面の高さを調節する前記
手段が、前記治具の表面の高さを変化させる手段と、前
記治具の表面に印加される圧力を測定する手段と、前記
圧力の測定値に基づいて前記高さを変化させる手段を制
御する手段とにより構成される前記半導体製造装置で
は、被研磨材の表面に対して治具の表面が突出している
場合には治具の表面に印加される圧力が高くなり、被研
磨材の表面に対して治具の表面が後退している場合には
治具の表面に印加される圧力が低くなるため、治具の表
面に印加される圧力を測定して前述のような圧力の変化
を検知することにより、被研磨材の表面に対する治具の
表面の高さを判断することができる。また、このような
圧力の測定値に基づいて治具の表面の高さを変化させる
手段を制御することにより、治具の表面の高さを調節し
て治具の表面と被研磨材の表面とを同一平面とすること
ができる。このため、前述のように、被研磨材を均一に
研磨することが可能となる。The means for adjusting the height of the surface of the jig further comprises means for changing the height of the surface of the jig, means for measuring the pressure applied to the surface of the jig, In the semiconductor manufacturing apparatus configured by means for controlling means for changing the height based on the measured value of pressure, in the case where the surface of the jig is projected with respect to the surface of the material to be polished, the jig is The pressure applied to the surface of the jig becomes high and the pressure applied to the surface of the jig becomes low when the surface of the jig recedes with respect to the surface of the material to be polished. By measuring the applied pressure and detecting the change in pressure as described above, the height of the surface of the jig with respect to the surface of the material to be polished can be determined. In addition, by controlling the means for changing the height of the surface of the jig based on the measured value of such pressure, the height of the surface of the jig is adjusted and the surface of the jig and the surface of the material to be polished are adjusted. And can be coplanar. Therefore, as described above, the material to be polished can be uniformly polished.
【００１４】また、治具の表面の高さを調節する前記手
段を複数具備し、それぞれが独立に調節可能に構成され
る前記半導体製造装置では、被研磨材を囲うように被研
磨材の周囲に設置された治具の表面の高さを複数箇所に
おいてそれぞれ独立に調節することができるため、被研
磨材の表面に対して治具の表面の高さをより細かく制御
することができる。これにより、被研磨材をより均一性
よく研磨することが可能となる。Further, in the semiconductor manufacturing apparatus having a plurality of means for adjusting the height of the surface of the jig, each of which is independently adjustable, the periphery of the material to be polished is surrounded by the material to be polished so as to surround the material to be polished. Since it is possible to independently adjust the height of the surface of the jig installed at a plurality of points, it is possible to more finely control the height of the surface of the jig with respect to the surface of the material to be polished. This makes it possible to polish the material to be polished more uniformly.
【００１５】さらに、治具の少なくとも前記被研磨材と
接触する部分が、Ｓｉ、ＳｉＣ、サファイアからなるグ
ループのいずれかひとつを原料とする焼結物上にＳｉＯ
2 膜が成膜されている物質により形成されている前記半
導体製造装置では、治具に起因して被研磨材を汚染する
可能性を低減することができる。Further, at least a portion of the jig that comes into contact with the material to be polished is SiO 2 on a sintered product made of any one of the group consisting of Si, SiC and sapphire.
In the semiconductor manufacturing apparatus in which the two films are formed of the material in which the two films are formed, it is possible to reduce the possibility of contaminating the material to be polished due to the jig.
【００１６】[0016]
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。図１に、本発明によるＣ
ＭＰ装置の研磨部の構造を示す。（ａ）は吸着盤１の上
面図、（ｂ）は吸着盤１を半導体基板３の研磨面側から
見た図、（ｃ）は（ａ）のＡ−Ａ´断面図である。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows C according to the present invention.
The structure of the polishing part of an MP apparatus is shown. (A) is a top view of the suction disk 1, (b) is a view of the suction disk 1 seen from the polishing surface side of the semiconductor substrate 3, and (c) is a sectional view taken along the line AA 'of (a).
【００１７】本実施の形態によるＣＭＰ装置の研磨部
は、従来と同様に、被研磨材として半導体基板３の表面
を研磨する研磨布４と、半導体基板３の裏面を吸着する
吸着盤１と、半導体基板３の周囲を取り囲む治具として
テンプレート２とを具備するが、従来と異なり、テンプ
レート２は吸着盤１に固定されていない。さらに、本実
施の形態によるＣＭＰ装置は、テンプレート２の高さを
調整する機構５を具備する。The polishing section of the CMP apparatus according to the present embodiment has a polishing cloth 4 for polishing the surface of the semiconductor substrate 3 as a material to be polished, and a suction plate 1 for sucking the back surface of the semiconductor substrate 3, as in the conventional case. Although the template 2 is provided as a jig that surrounds the periphery of the semiconductor substrate 3, the template 2 is not fixed to the suction plate 1 unlike the conventional case. Furthermore, the CMP apparatus according to this embodiment includes a mechanism 5 for adjusting the height of the template 2.
【００１８】この高さ調整機構５は、例えば吸着盤１を
介してテンプレート２と反対側に設置されている。吸着
盤１は、例えば４か所に貫通する貫通口９を有し、この
貫通口９を貫通するように挿入された軸６により、テン
プレート２と高さ調整機構５とが接続されている。The height adjusting mechanism 5 is installed, for example, on the opposite side of the template 2 via the suction plate 1. The suction board 1 has through holes 9 penetrating therethrough at four places, for example, and the template 2 and the height adjusting mechanism 5 are connected by a shaft 6 inserted so as to penetrate the through holes 9.
【００１９】高さ調整機構５は、テンプレート２に固定
されている軸６に例えば空気圧等を加える機能と、例え
ばテンプレート２の表面に加わる圧力を測定する機能
と、この圧力の測定値に応じて軸６への加圧を制御する
機能とを具備する。The height adjusting mechanism 5 has a function of applying, for example, air pressure to the shaft 6 fixed to the template 2, a function of measuring the pressure applied to the surface of the template 2, and a function of measuring the pressure. It has a function of controlling pressurization to the shaft 6.
【００２０】また、本実施の形態によるテンプレート２
は、例えばＳｉＣ等を原料とした焼結物上に例えばＣＶ
Ｄ（化学気相成長）法によりＳｉＯ2 が蒸着された物質
を用いて、形成されている。Further, the template 2 according to the present embodiment
Is, for example, CV on a sintered product made of, for example, SiC.
It is formed using a substance in which SiO 2 is deposited by the D (chemical vapor deposition) method.
【００２１】次に、図１の（ｃ）および図２を用いて、
本実施の形態によるテンプレート２を用いて研磨を行う
方法について、説明する。まず、研磨布４と半導体基板
３の表面を接触させる前に、半導体基板３を例えば真空
吸引により吸着盤１に固定する。この時、図１の（ｃ）
に示すように、テンプレート２の表面は、半導体基板３
の表面より後退させておく。Next, referring to FIG. 1 (c) and FIG.
A method of polishing using template 2 according to the present embodiment will be described. First, before the polishing cloth 4 and the surface of the semiconductor substrate 3 are brought into contact with each other, the semiconductor substrate 3 is fixed to the suction plate 1 by, for example, vacuum suction. At this time, (c) of FIG.
As shown in FIG.
Retreat from the surface of.
【００２２】次に、研磨布４と半導体基板３の表面を接
触させた後に、軸６に例えば空気圧を加えて、テンプレ
ート２を下降させる。この時、同時に、テンプレート２
の表面に加わる圧力を測定する。図２に示すように、テ
ンプレート２の表面と研磨布４とが接触すると、テンプ
レート２の表面に加わる圧力が増加する。このため、制
御機構は、この測定値とあらかじめ設定された圧力値と
を比較し、測定値があらかじめ設定された圧力値になっ
た時点で、空気圧等を加えることを停止する。Next, after bringing the polishing cloth 4 and the surface of the semiconductor substrate 3 into contact with each other, air pressure is applied to the shaft 6 to lower the template 2. At the same time, Template 2
Measure the pressure exerted on the surface of the. As shown in FIG. 2, when the surface of the template 2 and the polishing cloth 4 come into contact with each other, the pressure applied to the surface of the template 2 increases. Therefore, the control mechanism compares the measured value with the preset pressure value, and stops applying the air pressure or the like when the measured value reaches the preset pressure value.
【００２３】この後、研磨を開始する。研磨中は、常
に、テンプレート２の表面に加わる圧力を測定し、この
測定値があらかじめ設定された圧力値となるように、軸
６への加圧を制御する。このあらかじめ設定される圧力
とは、例えば、半導体基板３の表面とテンプレート２の
表面とが、研磨布４に対して同一平面上に並ぶ時の圧力
として設定することができる。After that, polishing is started. During polishing, the pressure applied to the surface of the template 2 is constantly measured, and the pressure applied to the shaft 6 is controlled so that the measured value becomes a preset pressure value. The preset pressure can be set, for example, as the pressure when the surface of the semiconductor substrate 3 and the surface of the template 2 are aligned on the same plane with respect to the polishing cloth 4.
【００２４】このように、本実施の形態によるＣＭＰ装
置では、テンプレート２の高さを調整する機能を有し、
半導体基板３の表面とテンプレート２の表面とが、研磨
布４に対して常に同一平面上に並ぶように、テンプレー
ト２の高さを調整するため、図２の円内に示すように、
半導体基板３の端部において、研磨布４が半導体基板３
とテンプレート２の段差に沿って丸まることを防止する
ことができる。このため、半導体基板３の表面を、端部
まで均一に研磨することが可能となる。As described above, the CMP apparatus according to this embodiment has a function of adjusting the height of the template 2.
In order to adjust the height of the template 2 so that the surface of the semiconductor substrate 3 and the surface of the template 2 are always aligned on the same plane with respect to the polishing cloth 4, as shown in the circle in FIG.
At the edge of the semiconductor substrate 3, the polishing cloth 4 is
Therefore, it is possible to prevent the template 2 from rolling along the step. Therefore, the surface of the semiconductor substrate 3 can be evenly polished up to the end.
【００２５】また、半導体基板３が研磨されるに従って
テンプレート２も同時に研磨されるが、一般にこれらの
研磨速度は必ずしも等しくない。このため、従来のよう
にテンプレート２が吸着盤１に固定されている場合に
は、最初にテンプレート２の表面の高さと半導体基板３
の表面の高さとを等しくしておいても、研磨中にこれら
の高さに差が生じる可能性がある。しかし、本実施の形
態によるＣＭＰ装置では、テンプレート２の表面の高さ
を常に調整できるため、テンプレート２の表面と半導体
基板３の表面とを、常に同一平面とすることが可能であ
る。The template 2 is also polished at the same time as the semiconductor substrate 3 is polished, but generally the polishing rates are not always equal. Therefore, when the template 2 is fixed to the suction plate 1 as in the conventional case, first, the height of the surface of the template 2 and the semiconductor substrate 3 are increased.
Even if the surface heights of the two are made equal, there is a possibility that these heights may differ during polishing. However, in the CMP apparatus according to the present embodiment, the height of the surface of the template 2 can always be adjusted, so that the surface of the template 2 and the surface of the semiconductor substrate 3 can always be flush with each other.
【００２６】さらに、研磨に伴い、半導体基板３の表面
の高さが変化するため、テンプレート２の高さは、常に
半導体基板３に対して相対的に調整される必要がある。
本実施の形態では、テンプレート２の表面に加わる圧力
を測定して、高さ調整を行うが、テンプレート２の表面
に加わる圧力は半導体基板３の表面とテンプレート２の
表面との位置関係により変化する。例えば、テンプレー
ト２の表面が半導体基板３の表面に比べて突出している
場合には、測定される圧力は大きくなる。反対に、テン
プレート２の表面が半導体基板３の表面に比べて後退し
ている場合には、測定される圧力は小さくなる。このた
め、テンプレート２の表面に加わる圧力を測定すること
により、半導体基板３の表面の高さとテンプレート２の
表面の高さとの相対的な位置関係を常に検知することが
可能となる。このようにして、常に変化する半導体基板
３の表面に対してテンプレート２の表面を常に同一平面
上に保持することができる。。Furthermore, since the height of the surface of the semiconductor substrate 3 changes with polishing, the height of the template 2 must always be adjusted relative to the semiconductor substrate 3.
In this embodiment, the pressure applied to the surface of the template 2 is measured to adjust the height, but the pressure applied to the surface of the template 2 changes depending on the positional relationship between the surface of the semiconductor substrate 3 and the surface of the template 2. . For example, when the surface of the template 2 is projected as compared with the surface of the semiconductor substrate 3, the measured pressure is large. On the contrary, when the surface of the template 2 is recessed as compared with the surface of the semiconductor substrate 3, the measured pressure is small. Therefore, by measuring the pressure applied to the surface of the template 2, it is possible to always detect the relative positional relationship between the height of the surface of the semiconductor substrate 3 and the height of the surface of the template 2. In this way, the surface of the template 2 can always be held on the same plane with respect to the constantly changing surface of the semiconductor substrate 3. .
【００２７】なお、上記実施の形態では、空気圧によ
り、テンプレート２の表面の高さを調節したが、これに
限らず、例えば機械的に高さを制御する方法、または電
気的に圧力を制御する方法等、他の方法を用いることも
可能である。In the above embodiment, the height of the surface of the template 2 is adjusted by air pressure. However, the invention is not limited to this. For example, a method of mechanically controlling the height or electrically controlling the pressure is used. It is also possible to use other methods such as the method.
【００２８】また、本実施の形態では、テンプレート２
の下降を開始した時点で、圧力の測定と加圧の制御とを
開始しているが、例えば、テンプレート２を研磨布４に
接触させるまでは、目視等により高さの調整を行い、テ
ンプレート２を研磨布４に接触させた後に、圧力の測定
と加圧の制御とを開始することも可能である。In the present embodiment, the template 2
The measurement of the pressure and the control of the pressurization are started at the time when the descent of the template 2 is started. For example, until the template 2 is brought into contact with the polishing cloth 4, the height is adjusted by visual observation, etc. It is also possible to start the measurement of pressure and the control of pressurization after contacting the polishing cloth 4 with the polishing cloth 4.
【００２９】また、上記実施の形態において、高さ調整
機構５は、複数箇所に独立して設置されることが望まし
い。このようにして、テンプレート２の表面の高さを複
数箇所においてそれぞれ独立に調整することにより、テ
ンプレート２の表面が、半導体基板３の周辺端部すべて
の表面に対して、均一に同一平面とすることが可能とな
る。Further, in the above embodiment, it is desirable that the height adjusting mechanism 5 be independently installed at a plurality of locations. In this way, the height of the surface of the template 2 is independently adjusted at a plurality of points, so that the surface of the template 2 is uniformly flush with all the peripheral edge surfaces of the semiconductor substrate 3. It becomes possible.
【００３０】ただし、軸６を挿入するための貫通口９を
複数箇所に設置し、１つの高さ調整機構５を共有するこ
とも可能である。この場合、軸６を挿入するための貫通
口９は、吸着盤１に３か所以上設置することが望まし
い。However, it is also possible to install through holes 9 for inserting the shaft 6 at a plurality of positions and share one height adjusting mechanism 5. In this case, it is desirable that three or more through holes 9 for inserting the shaft 6 are provided in the suction plate 1.
【００３１】さらに、本実施の形態によるテンプレート
２は、例えばＳｉＣ等の焼結物上に例えばＣＶＤ（化学
気相成長）法によりＳｉＯ2 が蒸着された物質を用い
て、形成されているため、半導体基板３が汚染されるこ
とを防止することができる。Further, since the template 2 according to the present embodiment is formed by using a substance in which SiO 2 is vapor-deposited by, for example, a CVD (chemical vapor deposition) method on a sintered material such as SiC, It is possible to prevent the semiconductor substrate 3 from being contaminated.
【００３２】なお、テンプレート２は、全体を上記のよ
うにＣＶＤ蒸着された焼結物を用いて形成することが望
ましいが、例えば半導体基板３と接触する表面のみを、
上記の材料により形成することも可能である。It is desirable that the template 2 is entirely formed by using the sintered material vapor-deposited by CVD as described above. However, for example, only the surface in contact with the semiconductor substrate 3 is
It is also possible to form the above materials.
【００３３】また、ＳｉＣに限らず、例えばＳｉまたは
サファイアを原料とした焼結物等の、半導体基板３を汚
染する可能性のない材料であれば、他の材料を用いるこ
とも可能である。Further, not limited to SiC, other materials such as a sintered product of Si or sapphire as a raw material can be used as long as they do not contaminate the semiconductor substrate 3.
【００３４】[0034]
【発明の効果】以上のように、本発明による半導体製造
装置では、テンプレートと半導体基板との段差を低減す
ることにより、半導体基板を均一に研磨することが可能
となり、半導体基板が汚染される可能性をなくすことが
できる。As described above, in the semiconductor manufacturing apparatus according to the present invention, the semiconductor substrate can be uniformly polished by reducing the step between the template and the semiconductor substrate, and the semiconductor substrate can be contaminated. You can eliminate the sex.
【図１】本発明による半導体製造装置の構造を示す上面
図、底面図および断面図。FIG. 1 is a top view, a bottom view and a sectional view showing the structure of a semiconductor manufacturing apparatus according to the present invention.
【図２】本発明による半導体製造装置の断面図。FIG. 2 is a sectional view of a semiconductor manufacturing apparatus according to the present invention.
【図３】従来の半導体製造装置。FIG. 3 is a conventional semiconductor manufacturing apparatus.
１…吸着盤、 ２…テンプレート、 ３…半導体基板、 ４…研磨布、 ５…高さ調整機構、 ６…軸、 ８…圧力測定装置、 ９…貫通口 DESCRIPTION OF SYMBOLS 1 ... Suction board, 2 ... Template, 3 ... Semiconductor substrate, 4 ... Polishing cloth, 5 ... Height adjustment mechanism, 6 ... Shaft, 8 ... Pressure measuring device, 9 ... Through hole
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西村 隆宣 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Takanori Nishimura Inventor Takanobu Nishimura 8 Shinsita-cho, Isogo-ku, Yokohama-shi, Kanagawa Stock company Toshiba Yokohama office
Claims (5)
記被研磨材の裏面を吸着して前記被研磨材を保持する吸
着盤と、前記被研磨材を囲うように前記被研磨材の周囲
に設置された治具とを具備する半導体製造装置におい
て、前記治具の前記研磨布に対向する表面と前記被研磨
材の表面とを同一平面とするように前記治具を制御する
手段を具備することを特徴とする半導体製造装置。1. A polishing cloth for polishing the surface of a material to be polished, a suction plate for adsorbing the back surface of the material to be polished and holding the material to be polished, and the material to be polished so as to surround the material to be polished. In a semiconductor manufacturing apparatus comprising a jig installed around the jig, means for controlling the jig so that the surface of the jig facing the polishing cloth and the surface of the material to be polished are flush with each other. A semiconductor manufacturing apparatus comprising:
表面の高さを調節する手段を具備する請求項１記載の半
導体製造装置。2. The semiconductor manufacturing apparatus according to claim 1, further comprising means for adjusting the height of the surface of the jig with respect to the surface of the material to be polished.
段は、前記治具の表面の高さを変化させる手段と、前記
治具の表面に印加される圧力を測定する手段と、前記圧
力の測定値に基づいて前記高さを変化させる手段を制御
する手段とにより構成される請求項２記載の半導体製造
装置。3. The means for adjusting the height of the surface of the jig comprises means for changing the height of the surface of the jig, and means for measuring the pressure applied to the surface of the jig. The semiconductor manufacturing apparatus according to claim 2, further comprising: a unit that controls a unit that changes the height based on the measured value of the pressure.
段を複数具備し、それぞれが独立に調節可能に構成され
る請求項２または３記載の半導体製造装置。4. The semiconductor manufacturing apparatus according to claim 2, further comprising a plurality of means for adjusting the height of the surface of the jig, each of which is configured to be independently adjustable.
触する部分が、Ｓｉ、ＳｉＣ、サファイアからなるグル
ープのいずれかひとつを原料とする焼結物上にＳｉＯ2
膜が成膜されている物質により形成されている請求項１
乃至４記載の半導体製造装置。5. At least a portion of the jig, which is in contact with the material to be polished, is made of SiO 2 on a sintered material made of any one of the group consisting of Si, SiC, and sapphire.
The film is formed of the material on which the film is formed.
5. The semiconductor manufacturing apparatus as described in 4 above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP376896A JPH09193010A (en) | 1996-01-12 | 1996-01-12 | Semiconductor manufacturing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP376896A JPH09193010A (en) | 1996-01-12 | 1996-01-12 | Semiconductor manufacturing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09193010A true JPH09193010A (en) | 1997-07-29 |
Family
ID=11566358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP376896A Pending JPH09193010A (en) | 1996-01-12 | 1996-01-12 | Semiconductor manufacturing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09193010A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000045993A1 (en) * | 1999-02-02 | 2000-08-10 | Ebara Corporation | Wafer holder and polishing device |
| US6168684B1 (en) | 1997-12-04 | 2001-01-02 | Nec Corporation | Wafer polishing apparatus and polishing method |
| JP2009206475A (en) * | 2008-01-30 | 2009-09-10 | Tokyo Seimitsu Co Ltd | Wafer processing method of processing wafer having bumps formed thereon and apparatus for processing wafer |
| JP2014155981A (en) * | 2013-02-15 | 2014-08-28 | Takada Corp | Polishing jig, and sample mounting jig for setting sample on polishing jig |
| CN105290957A (en) * | 2015-10-12 | 2016-02-03 | 京东方光科技有限公司 | Fixture, grinding method and grinding apparatus |
| US20220111484A1 (en) * | 2020-10-14 | 2022-04-14 | Applied Materials, Inc. | Polishing head retaining ring tilting moment control |
| CN118284025A (en) * | 2024-06-04 | 2024-07-02 | 江苏贺鸿电子有限公司 | Component feeding device and process for assembling PCB |
| US12214469B2 (en) | 2021-10-14 | 2025-02-04 | Applied Materials, Inc. | Polishing head retaining ring tilting moment control |
-
1996
- 1996-01-12 JP JP376896A patent/JPH09193010A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6168684B1 (en) | 1997-12-04 | 2001-01-02 | Nec Corporation | Wafer polishing apparatus and polishing method |
| WO2000045993A1 (en) * | 1999-02-02 | 2000-08-10 | Ebara Corporation | Wafer holder and polishing device |
| US6435956B1 (en) | 1999-02-02 | 2002-08-20 | Ebara Corporation | Wafer holder and polishing device |
| JP2009206475A (en) * | 2008-01-30 | 2009-09-10 | Tokyo Seimitsu Co Ltd | Wafer processing method of processing wafer having bumps formed thereon and apparatus for processing wafer |
| JP2014155981A (en) * | 2013-02-15 | 2014-08-28 | Takada Corp | Polishing jig, and sample mounting jig for setting sample on polishing jig |
| CN105290957A (en) * | 2015-10-12 | 2016-02-03 | 京东方光科技有限公司 | Fixture, grinding method and grinding apparatus |
| US20220111484A1 (en) * | 2020-10-14 | 2022-04-14 | Applied Materials, Inc. | Polishing head retaining ring tilting moment control |
| WO2022081409A1 (en) * | 2020-10-14 | 2022-04-21 | Applied Materials, Inc. | Polishing head retaining ring tilting moment control |
| US11623321B2 (en) | 2020-10-14 | 2023-04-11 | Applied Materials, Inc. | Polishing head retaining ring tilting moment control |
| US12214469B2 (en) | 2021-10-14 | 2025-02-04 | Applied Materials, Inc. | Polishing head retaining ring tilting moment control |
| CN118284025A (en) * | 2024-06-04 | 2024-07-02 | 江苏贺鸿电子有限公司 | Component feeding device and process for assembling PCB |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7132035B2 (en) | Methods, apparatuses, and substrate assembly structures for fabricating microelectronic components using mechanical and chemical-mechanical planarization processes | |
| JP3334139B2 (en) | Polishing equipment | |
| US6068548A (en) | Mechanically stabilized retaining ring for chemical mechanical polishing | |
| US7121927B2 (en) | Retaining ring structure for edge control during chemical-mechanical polishing | |
| US5597442A (en) | Chemical/mechanical planarization (CMP) endpoint method using measurement of polishing pad temperature | |
| US5882243A (en) | Method for polishing a semiconductor wafer using dynamic control | |
| US5830041A (en) | Method and apparatus for determining endpoint during a polishing process | |
| JP2833305B2 (en) | Semiconductor substrate manufacturing method | |
| JPH04357851A (en) | Observation technique and device at site for chemical/mechanical flattening end-point detection | |
| KR100727485B1 (en) | Polishing pads and methods for manufacturing the same, and chemical mechanical polishing apparatus and method | |
| JPH1022184A (en) | Substrate bonding device | |
| JPH10180618A (en) | Grinding pad adjusting method for cmp device | |
| US6942549B2 (en) | Two-sided chemical mechanical polishing pad for semiconductor processing | |
| JPH09267257A (en) | Wafer grinding device | |
| JPH09193010A (en) | Semiconductor manufacturing device | |
| JPH0677185A (en) | Pad for polishing of semiconductor wafer and polishing method | |
| JPH05277908A (en) | Method for chemical and mechanical planarizing semiconductor wafer to form planar surface free of micro-scratch | |
| KR20010029456A (en) | Flattening process for bonded semiconductor substrates | |
| JPH08216016A (en) | Method of polishing semiconductor wafer and polishing device | |
| JPH09293699A (en) | Manufacture of semiconductor device | |
| US6593238B1 (en) | Method for determining an endpoint and semiconductor wafer | |
| US6514863B1 (en) | Method and apparatus for slurry distribution profile control in chemical-mechanical planarization | |
| JPH07171757A (en) | Wafer grinding device | |
| KR100414741B1 (en) | Manufacturing method of semiconductor device | |
| JPH04305924A (en) | Production device for semiconductor substrate |