JPH09191413A - Horizontal deflection circuit - Google Patents

Horizontal deflection circuit

Info

Publication number
JPH09191413A
JPH09191413A JP138396A JP138396A JPH09191413A JP H09191413 A JPH09191413 A JP H09191413A JP 138396 A JP138396 A JP 138396A JP 138396 A JP138396 A JP 138396A JP H09191413 A JPH09191413 A JP H09191413A
Authority
JP
Japan
Prior art keywords
capacitor
deflection
period
horizontal
output transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP138396A
Other languages
Japanese (ja)
Inventor
Noriaki Yoshizawa
宣秋 吉沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP138396A priority Critical patent/JPH09191413A/en
Publication of JPH09191413A publication Critical patent/JPH09191413A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Abstract

PROBLEM TO BE SOLVED: To eliminate the contraction of a right end on a screen, which is accompanied by the increase of deflection current. SOLUTION: A screen right end distortion correction means 100 constituted by a choke coil 10, a capacitor 11 and FET 12, which are in parallel to an S-shaped correction capacitor 6, is inserted. FET 12 is conducted only in a period from the start of the storage time of a horizontal output transistor 1 to time when a feedback period terminates. During that time, resonance current by means of the choke coil 10 and the capacitor 11 is made to flow.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、テレビジョン受信
機や端末ディスプレイモニタ等の水平偏向回路に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a horizontal deflection circuit such as a television receiver or a terminal display monitor.

【0002】[0002]

【従来の技術】図3は従来の水平偏向回路の構成を示す
回路図である。この図において、水平出力トランジスタ
1のスイッチング動作により、ダンパーダイオード2と
コンデンサ3とから鋸歯状の偏向電流が発生し、偏向コ
イル4に供給される。偏向コイル4には、直列にリニア
リティコイル5とS字補正コンデンサ6とが介挿されて
いて、偏向電流の直線性の改善がなされている。ところ
で、最近になって受像機の大型化や偏向周波数の高周波
化に伴って偏向電流の増加が目だってきているが、この
偏向電流の増加により図4に示すように、帰線期間直前
の約1μs程度の期間が水平出力トランジスタ1の特性
等によって偏向電流の直線性が悪化し、画面右端が局所
的に縮む現象が著しくなってきている。この現象はリニ
アリティコイル5とS字補正コンデンサ6とでは改善す
ることができない。
2. Description of the Related Art FIG. 3 is a circuit diagram showing a configuration of a conventional horizontal deflection circuit. In this figure, a switching current of the horizontal output transistor 1 causes a sawtooth-shaped deflection current to be generated from the damper diode 2 and the capacitor 3, and is supplied to the deflection coil 4. A linearity coil 5 and an S-shaped correction capacitor 6 are inserted in series in the deflection coil 4 to improve the linearity of the deflection current. By the way, recently, the deflection current has been increasing with the increase in size of the image receiver and the increasing deflection frequency. However, as shown in FIG. During the period of about 1 μs, the linearity of the deflection current is deteriorated due to the characteristics of the horizontal output transistor 1 and the like, and the phenomenon that the right end of the screen is locally contracted is becoming remarkable. This phenomenon cannot be improved by the linearity coil 5 and the S-shaped correction capacitor 6.

【0003】そこで、図3に示すように、S字補正コン
デンサ6の両端にチョークコイル8とコンデンサ9を直
列に介挿してさらに直線性の改善を行うようにしてい
る。このチョークコイル8とコンデンサ9とによる補正
をM字補正と呼ばれている。M字補正は、図5に示すよ
うに偏向電流の約2倍の共振電流を偏向コイル4に流す
ことで、受像機の大型化に伴う受像管の広角化、フラッ
ト化によって現われるM字型の直線性偏差を改善する。
Therefore, as shown in FIG. 3, a choke coil 8 and a capacitor 9 are inserted in series at both ends of the S-shaped correction capacitor 6 to further improve the linearity. The correction by the choke coil 8 and the capacitor 9 is called M-shaped correction. In the M-shaped correction, as shown in FIG. 5, a resonance current that is about twice as large as the deflection current is passed through the deflection coil 4 to make the picture tube wider and flatter as the receiver becomes larger. Improves linearity deviation.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、このよ
うな従来のM字補正にあっては、次のような問題点があ
った。 (イ)画面右端の局部的な縮みの改善は僅かであり、こ
の縮みのみに注目して定数を決めて設計した場合、良好
なM字補正が得られない。 (ロ)マルチスキャン対応の水平偏向回路では偏向周波
数が変るので、適当な補正を得ようとするならば偏向周
波数に応じてチョークコイル8またはコンデンサ9の値
を変更しなければならない。
However, such a conventional M-shaped correction has the following problems. (A) There is only a slight improvement in the local shrinkage at the right end of the screen, and if the design is performed by focusing on this shrinkage and determining a constant, good M-shaped correction cannot be obtained. (B) Since the deflection frequency changes in a horizontal deflection circuit compatible with multi-scan, the value of the choke coil 8 or the capacitor 9 must be changed according to the deflection frequency in order to obtain an appropriate correction.

【0005】そこで本発明は、偏向電流の増加に伴う画
面右端の縮みを改善することができる水平偏向回路を提
供することを目的としている。
Therefore, an object of the present invention is to provide a horizontal deflection circuit capable of improving the contraction of the right end of the screen due to an increase in deflection current.

【0006】[0006]

【課題を解決するための手段】請求項1の発明は、水平
出力トランジスタと;この水平出力トランジスタのスイ
ッチング動作により鋸歯状の偏向電流を発生させるダン
パーダイオード及びコンデンサと;偏向コイルと直列に
介挿されるS字補正コンデンサと;このS字補正コンデ
ンサと並列に介挿されるスイッチング素子、チョークコ
イル及びコンデンサからなる画面右端部歪み補正手段
と;この画面右端部歪み補正手段のスイッチング素子を
偏向電流の帰線期間直前部分に対応する期間だけ導通さ
せる制御を行う制御手段と;を具備するものである。こ
の構成によれば、スイッチング素子が、偏向電流の帰線
期間直前部分に対応する期間だけ導通し、その期間にス
イッチング素子と直列に接続されたチョークコイルとコ
ンデンサによる共振電流が流れる。したがって、偏向電
流の帰線期間直前部分の直線性が改善されるので、偏向
電流を増加させても画面右端の縮みが殆ど生じない。
According to a first aspect of the present invention, a horizontal output transistor; a damper diode and a capacitor for generating a sawtooth-shaped deflection current by the switching operation of the horizontal output transistor; An S-shaped correction capacitor; a screen right end distortion correction means including a switching element, a choke coil, and a capacitor inserted in parallel with the S-shaped correction capacitor; And a control means for controlling conduction for a period corresponding to the portion immediately before the line period. According to this configuration, the switching element conducts only during the period immediately before the blanking period of the deflection current, and the resonance current due to the choke coil and the capacitor connected in series with the switching element flows during that period. Therefore, since the linearity of the deflection current immediately before the blanking period is improved, the right edge of the screen hardly shrinks even when the deflection current is increased.

【0007】また、請求項2の発明は、スイッチング素
子を水平出力トランジスタのストレージタイムの開始時
から帰線期間が終了するまでの期間だけ導通させるもの
である。したがって、この期間における偏向電流の直線
性が改善されるので、上記同様に偏向電流を増加させて
も画面右端の縮みが殆ど生じない。また、請求項3の発
明は、スイッチング素子としてFETを用いたものであ
る。
According to the second aspect of the present invention, the switching element is made conductive only during the period from the start of the storage time of the horizontal output transistor to the end of the blanking period. Therefore, since the linearity of the deflection current in this period is improved, even if the deflection current is increased similarly to the above, the shrinkage of the right end of the screen hardly occurs. The invention of claim 3 uses an FET as a switching element.

【0008】[0008]

【発明の実施の形態】以下、図面を参照して本発明の水
平偏向回路の実施例について説明する。図1は本発明に
係る水平偏向回路の一実施例を示す回路図である。な
お、この図において前述した図3と共通する部分には同
一の符号を付してその説明を省略する。この図におい
て、偏向コイル4と直列に接続されたS字補正コンデン
サ6に対してチョークコイル10、コンデンサ11およ
びFET(電界効果トランジスタ)12の直列回路が並
列に介挿されている。この場合、FET12のソースS
がコンデンサ11に接続され、ドレインDが接地されて
いる。また、ゲートGが制御回路13に接続されてお
り、その制御回路13にてオン/オフ制御される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the horizontal deflection circuit of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing an embodiment of a horizontal deflection circuit according to the present invention. In this figure, the same parts as those in FIG. 3 described above are designated by the same reference numerals and the description thereof will be omitted. In this figure, a series circuit of a choke coil 10, a capacitor 11 and a FET (field effect transistor) 12 is inserted in parallel with an S-shaped correction capacitor 6 connected in series with the deflection coil 4. In this case, the source S of the FET 12
Is connected to the capacitor 11 and the drain D is grounded. The gate G is connected to the control circuit 13, and the control circuit 13 controls ON / OFF.

【0009】制御回路13は、偏向電流Iyの1周期毎
に水平出力トランジスタ1を、そのストレージタイムの
開始時から帰線期間が終了するまでの期間だけオンさせ
る制御を行う。チョークコイル10およびコンデンサ1
1としては、これらによる共振周波数の周期がEFT1
2のオン期間程度となるような値のものが選択されてい
る。チョークコイル10、コンデンサ11およびFET
12は画面右端部歪み補正手段100を構成し、制御回
路13は制御手段に対応する。ここで、図2は各部の動
作波形図であり、この図に示すようにFET12のオン
期間にチョークコイル10とコンデンサ11とによる共
振電流id が流れ、この共振電流id により、偏向電流
Iyの帰線期間直前の約1μs程度の期間の直線性が改
善される。この共振電流id は偏向電流Iyの1周期毎
に流れる。
The control circuit 13 controls to turn on the horizontal output transistor 1 for each period of the deflection current Iy only for the period from the start of the storage time to the end of the blanking period. Choke coil 10 and capacitor 1
1 indicates that the period of the resonance frequency due to these is EFT1.
A value of about 2 is selected. Choke coil 10, capacitor 11 and FET
Reference numeral 12 constitutes the screen right end distortion correction means 100, and the control circuit 13 corresponds to the control means. Here, FIG. 2 is an operation waveform diagram of each part, the resonant current i d flows by the choke coil 10 and a capacitor 11 to the ON period of FET12 as shown in this figure, the resonant current i d, deflection current Iy The linearity is improved for a period of about 1 μs immediately before the blanking period. The resonance current i d flows in each cycle of the deflection current Iy.

【0010】このように、FET12を、そのストレー
ジタイムの開始時から帰線期間が終了するまでの期間だ
けオンするように設定しておくことにより、偏向周波数
が変化しても水平出力トランジスタ1のストレージタイ
ムが大きく変化しない限り、チョークコイル10および
コンデンサ11の値を変えて共振周波数を偏向周波数に
対応させる必要がない。なお、図2に破線で示すように
FET12のオン期間を設定することにより、M字補正
も同時に得ることができる。
As described above, the FET 12 is set to be turned on only during the period from the start of the storage time to the end of the retrace line period, so that the horizontal output transistor 1 of the horizontal output transistor 1 can be operated even when the deflection frequency changes. As long as the storage time does not change significantly, it is not necessary to change the values of the choke coil 10 and the capacitor 11 so that the resonance frequency corresponds to the deflection frequency. By setting the ON period of the FET 12 as shown by the broken line in FIG. 2, M-shaped correction can be obtained at the same time.

【0011】このようにこの実施例では、S字補正コン
デンサ6に対して並列にチョークコイル10、コンデン
サ11およびFET12からなる画面右端部歪み補正手
段100を介挿し、そのFET12を水平出力トランジ
スタ1のストレージタイムの開始時から帰線期間が終了
するまでの期間だけ導通させ、その間にチョークコイル
10とコンデンサ11とによる共振電流を流すようにし
た。これにより、偏向電流Iyの帰線期間直前の約1μ
s程度の期間の直線性が改善されるので、偏向電流Iy
を増加させても画面右端の縮みが殆ど生じなくなる。な
お、上記実施例では、スイッチング素子としてFET1
2を用いたが、トランジスタ等を用いてもよい。
As described above, in this embodiment, the distortion correction means 100 at the right end of the screen, which is composed of the choke coil 10, the capacitor 11 and the FET 12, is inserted in parallel with the S-shaped correction capacitor 6, and the FET 12 is connected to the horizontal output transistor 1. It is made to conduct only during the period from the start of the storage time to the end of the blanking period, during which a resonance current due to the choke coil 10 and the capacitor 11 is made to flow. As a result, about 1 μ immediately before the blanking period of the deflection current Iy
Since the linearity in the period of about s is improved, the deflection current Iy
Even if is increased, the shrinkage of the right end of the screen hardly occurs. In the above embodiment, the FET 1 is used as the switching element.
Although 2 is used, a transistor or the like may be used.

【0012】[0012]

【発明の効果】請求項1、2および3の発明によれば、
S字補正コンデンサに対して並列にチョークコイル、コ
ンデンサおよびスイッチング素子からなる画面右端部歪
み補正手段を介挿し、そのスイッチング素子を水平出力
トランジスタのストレージタイムの開始時から帰線期間
が終了するまでの期間だけ導通させてその間にチョーク
コイルとコンデンサとによる共振電流を流すようにした
ので、偏向電流の帰線期間直前の約1μs程度の期間の
直線性を改善することができ、これによって偏向電流の
増加に伴う画面右端の縮みを改善することができる。ま
た、偏向周波数が変化しても水平出力トランジスタのス
トレージタイムが大きく変化しない限り、チョークコイ
ルおよびコンデンサの値を変えて共振周波数を偏向周波
数に対応させる必要がないので、マルチスキャンの水平
偏向回路に用いても最適な補正が可能となる。
According to the inventions of claims 1, 2 and 3,
A distortion correction means at the right end of the screen including a choke coil, a capacitor, and a switching element is inserted in parallel with the S-shaped correction capacitor, and the switching element is connected from the start of the storage time of the horizontal output transistor to the end of the blanking period. Since the resonance current due to the choke coil and the capacitor is made to flow during that period and the resonance current is caused to flow during that period, the linearity of the deflection current for a period of about 1 μs immediately before the blanking period can be improved. It is possible to improve the shrinkage at the right end of the screen due to the increase. Also, as long as the storage time of the horizontal output transistor does not change significantly even if the deflection frequency changes, it is not necessary to change the values of the choke coil and the capacitor to make the resonance frequency correspond to the deflection frequency. Even if it is used, optimum correction is possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る水平偏向回路の一実施例を示す回
路図である。
FIG. 1 is a circuit diagram showing an embodiment of a horizontal deflection circuit according to the present invention.

【図2】同実施例の水平偏向回路の動作波形図である。FIG. 2 is an operation waveform diagram of the horizontal deflection circuit of the embodiment.

【図3】従来の水平偏向回路を示す回路図である。FIG. 3 is a circuit diagram showing a conventional horizontal deflection circuit.

【図4】従来の水平偏向回路における偏向電流を示す波
形図である。
FIG. 4 is a waveform diagram showing a deflection current in a conventional horizontal deflection circuit.

【図5】従来の水平偏向回路におけるM字補正を説明す
るための波形図である。
FIG. 5 is a waveform diagram for explaining M-shaped correction in a conventional horizontal deflection circuit.

【符号の説明】[Explanation of symbols]

1 水平出力トランジスタ 2 ダンパーダイオード 3、11 コンデンサ 4 偏向コイル 5 リニアリティコイル 6 S字補正コンデンサ 10 チョークコイル 12 FET 13 制御回路 100 画面右端部歪み補正手段 DESCRIPTION OF SYMBOLS 1 Horizontal output transistor 2 Damper diode 3 and 11 Capacitor 4 Deflection coil 5 Linearity coil 6 S-shaped correction capacitor 10 Choke coil 12 FET 13 Control circuit 100 Distortion correction means at the right end of the screen

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 水平出力トランジスタと;この水平出力
トランジスタのスイッチング動作により鋸歯状の偏向電
流を発生させるダンパーダイオード及びコンデンサと;
偏向コイルと直列に介挿されるS字補正コンデンサと;
このS字補正コンデンサと並列に介挿されるスイッチン
グ素子、チョークコイル及びコンデンサからなる画面右
端部歪み補正手段と;この画面右端部歪み補正手段のス
イッチング素子を偏向電流の帰線期間直前部分に対応す
る期間だけ導通させる制御を行う制御手段と;を具備し
たことを特徴とする水平偏向回路。
1. A horizontal output transistor; a damper diode and a capacitor for generating a sawtooth deflection current by a switching operation of the horizontal output transistor;
An S-shaped correction capacitor inserted in series with the deflection coil;
A screen right end distortion correction means including a switching element, a choke coil, and a capacitor inserted in parallel with the S-shaped correction capacitor; and a switching element of the screen right end distortion correction means corresponding to a portion immediately before the blanking period of the deflection current. A horizontal deflection circuit, comprising: a control means for controlling conduction for only a period.
【請求項2】 前記制御手段は、前記スイッチング素子
を前記水平出力トランジスタのストレージタイムの開始
時から帰線期間が終了するまでの期間だけ導通させるこ
とを特徴とする請求項1記載の水平偏向回路。
2. The horizontal deflection circuit according to claim 1, wherein the control means conducts the switching element for a period from the start of the storage time of the horizontal output transistor to the end of the blanking period. .
【請求項3】 前記スイッチング素子は、FETである
ことを特徴とする請求項1乃至2のいずれかに記載の水
平偏向回路。
3. The horizontal deflection circuit according to claim 1, wherein the switching element is a FET.
JP138396A 1996-01-09 1996-01-09 Horizontal deflection circuit Withdrawn JPH09191413A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP138396A JPH09191413A (en) 1996-01-09 1996-01-09 Horizontal deflection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP138396A JPH09191413A (en) 1996-01-09 1996-01-09 Horizontal deflection circuit

Publications (1)

Publication Number Publication Date
JPH09191413A true JPH09191413A (en) 1997-07-22

Family

ID=11499970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP138396A Withdrawn JPH09191413A (en) 1996-01-09 1996-01-09 Horizontal deflection circuit

Country Status (1)

Country Link
JP (1) JPH09191413A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999055077A1 (en) * 1998-04-21 1999-10-28 Sony Corporation Horizontal deflection circuit
WO1999057888A1 (en) * 1998-05-07 1999-11-11 Sony Corporation Horizontal deflection circuit
KR100490341B1 (en) * 1998-03-18 2005-08-01 삼성전자주식회사 S correction circuit using transistor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100490341B1 (en) * 1998-03-18 2005-08-01 삼성전자주식회사 S correction circuit using transistor
WO1999055077A1 (en) * 1998-04-21 1999-10-28 Sony Corporation Horizontal deflection circuit
US6222328B1 (en) 1998-04-21 2001-04-24 Sony Corporation Horizontal deflection circuit
WO1999057888A1 (en) * 1998-05-07 1999-11-11 Sony Corporation Horizontal deflection circuit
US6326743B1 (en) 1998-05-07 2001-12-04 Sony Corporation Horizontal linearity correcting circuit

Similar Documents

Publication Publication Date Title
US5399945A (en) Raster distortion correction circuit
JP2938451B2 (en) Deflection device
JPH09191413A (en) Horizontal deflection circuit
KR100276494B1 (en) Deflection circuit
EP1135927B1 (en) Dynamic s-correction
US5485062A (en) Horizontal deflection circuit for a television set
JP3832090B2 (en) Horizontal deflection circuit
JP3316282B2 (en) Television receiver
KR0132074Y1 (en) Horizontal size controlling circuit of monitor
TW462187B (en) Dynamic damping clamper arrangement associated with S-shaping capacitor
JP2847751B2 (en) Flyback pulse width switching circuit in diode modulation correction circuit
US6384866B1 (en) Horizontal display positioning circuit for CRT-type display device
JP2510284B2 (en) Horizontal deflection circuit
JP2001157078A (en) Horizontal deflection circuit
JPS63108872A (en) Horizontal deflecting circuit
JPH08265607A (en) Multi-scanning type display device
JPH02285863A (en) Horizontal deflection circuit
JP2000312299A (en) Horizontal linearity correction circuit
JPH10108034A (en) Horizontal deflection circuit
JPH10224658A (en) Horizontal deflection output power control circuit
JPH10336476A (en) Horizontal deflection high voltage generating circuit
JPH08307726A (en) Display device
JPH08265597A (en) Television receiver
JP2005523629A (en) Deflection supply voltage feedback control related to frequency change
JPH0715615A (en) Display device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030401