JPH09191102A - Protective circuit for semiconductor device - Google Patents

Protective circuit for semiconductor device

Info

Publication number
JPH09191102A
JPH09191102A JP164796A JP164796A JPH09191102A JP H09191102 A JPH09191102 A JP H09191102A JP 164796 A JP164796 A JP 164796A JP 164796 A JP164796 A JP 164796A JP H09191102 A JPH09191102 A JP H09191102A
Authority
JP
Japan
Prior art keywords
terminals
semiconductor device
voltage
circuit
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP164796A
Other languages
Japanese (ja)
Inventor
Mamoru Yasaka
守 家坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP164796A priority Critical patent/JPH09191102A/en
Publication of JPH09191102A publication Critical patent/JPH09191102A/en
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the size of a packaged semiconductor device by eliminating the need of separately installing terminals for a protective circuit in addition to the terminals required for operating the semiconductor device. SOLUTION: A protective circuit for semiconductor device is provided with a protective transistor circuit 22 constituted by arranging a plurality of transistors Tr1, Tr2,... in parallel and a base voltage generating circuit 23 constituted by connecting a plurality of diodes D1-D4 in parallel between the transistor circuit 22 and terminals 11A-11D. The emitters of the transistors Tr1, Tr2,... are connected to the corresponding terminals 11A-11D, 12A, 12B,... and a substrate voltage Vsub is commonly supplied to the collectors of the transistors Tr1, Tr2,.... The cathodes K1-K4 of the diodes D1-D4 are connected to the corresponding terminals 11A-11D and the anodes of the transistors Tr1, Tr2,... are commonly connected to the base terminals of the transistors Tr1, Tr2,... through a common contact A.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体デバイスの
保護回路に関し、特にCCDイメージセンサの入出力端
子の低減化を図る上で好適なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device protection circuit, and is particularly suitable for reducing the input / output terminals of a CCD image sensor.

【0002】[0002]

【従来の技術】一般に、半導体デバイスの静電破壊を防
止するため、入出力端子の導出部分に保護回路を設ける
ようにしている。この保護回路としては、同一チップ上
に形成した保護トランジスタ回路が一般的に用いられて
いる。
2. Description of the Related Art Generally, in order to prevent electrostatic breakdown of a semiconductor device, a protection circuit is provided at a lead-out portion of an input / output terminal. As this protection circuit, a protection transistor circuit formed on the same chip is generally used.

【0003】具体的に、上記保護回路の構成、特にCC
Dイメージセンサに適用した従来の保護回路の構成を図
5を参照しながら説明する。
Specifically, the configuration of the above protection circuit, especially CC
The configuration of the conventional protection circuit applied to the D image sensor will be described with reference to FIG.

【0004】CCDイメージセンサが形成された半導体
基板の周辺部には、該CCDイメージセンサを駆動する
ための複数の駆動電圧が印加される複数の端子が設けら
れており、これら端子とイメージセンサとの間に上記保
護回路が接続される。
A plurality of terminals, to which a plurality of driving voltages for driving the CCD image sensor are applied, are provided in the peripheral portion of the semiconductor substrate on which the CCD image sensor is formed. The protection circuit is connected between the two.

【0005】ここで、上記複数の端子のうち、図5に示
す端子101A〜101Dは、イメージセンサのイメー
ジ部に蓄積された信号電荷を垂直方向に転送する垂直転
送レジスタを駆動するために用いられる第1〜第4の垂
直転送パルスφV1〜φV4が外部から供給され、端子
102A及び102Bは上記垂直転送レジスタから転送
された信号電荷を出力部側に順次転送する水平転送レジ
スタを駆動するために用いられる第1及び第2の水平転
送パルスφH1及びφH2が外部から供給されるように
なっている。なお、CCDイメージセンサの入出力端子
としては上記のほか各種のものがあるが、ここでは主要
なもののみを示しほかは省略する。
Of the plurality of terminals, the terminals 101A to 101D shown in FIG. 5 are used to drive a vertical transfer register for vertically transferring the signal charges accumulated in the image portion of the image sensor. The first to fourth vertical transfer pulses φV1 to φV4 are supplied from the outside, and the terminals 102A and 102B are used to drive the horizontal transfer register that sequentially transfers the signal charges transferred from the vertical transfer register to the output side. The generated first and second horizontal transfer pulses φH1 and φH2 are supplied from the outside. There are various input / output terminals of the CCD image sensor other than the above, but only the main ones are shown here and the others are omitted.

【0006】そして、従来の保護回路は、複数のnpn
トランジスタTr1,Tr2,Tr3・・・・をそれぞ
れ並列に接続することにより構成されるもので、各トラ
ンジスタTr1,Tr2,Tr3・・・・のエミッタは
それぞれ対応する端子101A〜101D,102A,
102B・・・・に接続され、各コレクタにはそれぞれ
共通に電圧Vc(=基板電圧Vsub)が供給されるよ
うに配線接続され、各ベースにはそれぞれ共通に保護用
電圧VB が供給されるように配線接続されて構成されて
いる。
In addition, the conventional protection circuit has a plurality of npns.
Are configured by connecting transistors Tr1, Tr2, Tr3, ... In parallel, and the emitters of the transistors Tr1, Tr2, Tr3, ... Are respectively associated with the corresponding terminals 101A-101D, 102A ,.
102B ... And are connected by wiring so that a voltage Vc (= substrate voltage Vsub) is commonly supplied to each collector, and a protection voltage V B is commonly supplied to each base. The wiring is connected as described above.

【0007】この場合、基板電圧Vsubはイメージセ
ンサの基体である半導体基板より取り出すようにし、保
護用電圧VB は別途端子103を設けて、この端子10
3を通じて供給するようにしている。
In this case, the substrate voltage Vsub is taken out from the semiconductor substrate which is the base of the image sensor, and the protective voltage V B is provided with a separate terminal 103.
I am going to supply through 3.

【0008】この保護回路によれば、例えば水平転送パ
ルスφH1が供給される端子102Aに負のサージ電圧
が誤って印加された場合、オン状態となっているトラン
ジスタTr5を通じて基板電圧Vsubが端子102A
とイメージセンサ間の配線に現れるため、イメージセン
サから当該端子102Aに大電流が流れることが防止さ
れ、上記負のサージ電圧の印加によるイメージセンサの
静電破壊が回避される。
According to this protection circuit, for example, when a negative surge voltage is erroneously applied to the terminal 102A to which the horizontal transfer pulse φH1 is supplied, the substrate voltage Vsub is applied to the terminal 102A through the transistor Tr5 which is in the ON state.
Since it appears in the wiring between the image sensors, a large current is prevented from flowing from the image sensor to the terminal 102A, and electrostatic breakdown of the image sensor due to the application of the negative surge voltage is avoided.

【0009】逆に、上記水平転送パルスφH1が供給さ
れる端子102Aに正のサージ電圧が誤って印加された
場合、特にトランジスタTr5のベース・エミッタ間の
逆バイアス耐圧を越える正のサージ電圧が印加された場
合は、当該トランジスタTr5のエミッタ・ベース間が
導通し、これによって当該トランジスタTr5が疑似的
にオン状態となることから、端子102Aを通じて流れ
込む大電流はイメージセンサ側へは流れず、当該トラン
ジスタTr5を通じて基板側へ流れることになる。これ
により、当該端子102Aからイメージセンサに大電流
が流れることが防止され、上記正のサージ電圧の印加に
よるイメージセンサの静電破壊が回避される。
On the contrary, when a positive surge voltage is erroneously applied to the terminal 102A to which the horizontal transfer pulse φH1 is supplied, in particular, a positive surge voltage exceeding the reverse bias withstand voltage between the base and emitter of the transistor Tr5 is applied. In this case, the emitter-base of the transistor Tr5 becomes conductive, and the transistor Tr5 is turned on in a pseudo manner, so that the large current flowing through the terminal 102A does not flow to the image sensor side and the transistor Tr5 does not flow. It will flow to the substrate side through Tr5. As a result, a large current is prevented from flowing from the terminal 102A to the image sensor, and electrostatic breakdown of the image sensor due to the application of the positive surge voltage is avoided.

【0010】このように、上記保護回路を用いることに
より、サージ電圧が誤って各端子101A〜101D,
102A,102B・・・・に印加されても、各端子1
01A〜101D,102A,102B・・・・と接続
されるイメージセンサが破壊されることを防止すること
ができる。
As described above, by using the above protection circuit, the surge voltage is erroneously detected by the terminals 101A to 101D,
Each terminal 1 even if applied to 102A, 102B ...
It is possible to prevent the image sensor connected to 01A to 101D, 102A, 102B, ...

【0011】[0011]

【発明が解決しようとする課題】ところで、上記従来の
技術においては、上記保護回路を構成する複数の保護ト
ランジスタTr1,Tr2,Tr3・・・・の各ベース
端子に保護用電圧VB を印加する必要があるが、この保
護用電圧VB は、CCDイメージセンサの動作には本来
不必要なものである。
By the way, in the above-mentioned conventional technique, the protection voltage V B is applied to each base terminal of the plurality of protection transistors Tr1, Tr2, Tr3, ... Although necessary, this protection voltage V B is essentially unnecessary for the operation of the CCD image sensor.

【0012】つまり、従来の技術では、保護回路を設け
るために、外部に導出する端子として、イメージセンサ
の動作に関わる駆動電圧が印加される端子101A〜1
01D,102A,102B・・・・のほかに上記保護
用電圧VB が印加される端子103を別個設ける必要が
あり、結果的に端子数を1個増加する必要があった。
That is, in the prior art, in order to provide the protection circuit, the terminals 101A to 101A to which the drive voltage related to the operation of the image sensor is applied as the terminals led to the outside.
In addition to 01D, 102A, 102B, ..., It is necessary to separately provide the terminal 103 to which the protection voltage V B is applied, and as a result it is necessary to increase the number of terminals by one.

【0013】このことは、特に小型軽量化が必須要件で
ある内視鏡用イメージセンサを作製する上で大きなデメ
リットとなる。
This is a great demerit particularly when manufacturing an image sensor for an endoscope, which is indispensable to be small and lightweight.

【0014】本発明は、上記の課題に鑑みてなされたも
ので、その目的とするところは、半導体デバイスの動作
に必要な端子のほかに別途保護回路用の端子を設ける必
要がなく、パッケージングされた半導体デバイスの小型
化を図る上で有効な半導体デバイスの保護回路を提供す
ることにある。
The present invention has been made in view of the above problems, and it is an object of the present invention to provide a packaging circuit without the need for providing a terminal for a protection circuit in addition to the terminals required for the operation of a semiconductor device. To provide a protection circuit for a semiconductor device, which is effective in reducing the size of the semiconductor device.

【0015】また、本発明の他の目的は、半導体デバイ
スを例えば内視鏡用イメージセンサに適用した場合にお
いて、該イメージセンサに接続されるカメラ配線の太さ
の縮小化を実現することができる半導体デバイスの保護
回路を提供することにある。
Another object of the present invention is to reduce the thickness of the camera wiring connected to an image sensor for an endoscope when the semiconductor device is applied to the image sensor for an endoscope, for example. It is to provide a protection circuit for a semiconductor device.

【0016】[0016]

【課題を解決するための手段】本発明に係る保護回路
は、半導体デバイスの静電耐圧を向上させるための保護
トランジスタ回路を有する半導体デバイスに関するもの
で、複数個のダイオードを用いて、複数個の端子に印加
される複数の印加電圧群から上記保護トランジスタ回路
のベース電圧を得るように構成する。
A protection circuit according to the present invention relates to a semiconductor device having a protection transistor circuit for improving the electrostatic withstand voltage of the semiconductor device. The base voltage of the protection transistor circuit is obtained from a plurality of applied voltage groups applied to the terminals.

【0017】これにより、保護回路を構成する保護トラ
ンジスタ回路の各ベース部に印加されるベース電圧は、
複数個の端子に印加される複数の印加電圧群から得られ
ることになる。
As a result, the base voltage applied to each base portion of the protection transistor circuit constituting the protection circuit is
It is obtained from a plurality of applied voltage groups applied to a plurality of terminals.

【0018】このことは、保護回路専用の端子を別途設
けることなく、例えば半導体デバイスを動作させるのに
必要な電圧が印加される複数個の端子および信号が出力
される端子のみを外部に導出すればよいことになる。
This means that, for example, only a plurality of terminals to which a voltage necessary for operating a semiconductor device and terminals to which a signal is output are led to the outside without separately providing a terminal dedicated to a protection circuit. It will be good.

【0019】従って、本発明に係る保護回路において
は、端子を含むパッケージングされた半導体デバイスの
小型化を図る上で有効となる。
Therefore, the protection circuit according to the present invention is effective in reducing the size of a packaged semiconductor device including terminals.

【0020】そして、上記構成において、半導体デバイ
スを例えば内視鏡用イメージセンサに適用した場合、イ
メージセンサの外部端子数の数が低減されることから、
内視鏡のコード(カメラ配線)の太さを縮小化する上で
も有利となる。
In the above structure, when the semiconductor device is applied to, for example, an image sensor for an endoscope, the number of external terminals of the image sensor is reduced,
It is also advantageous in reducing the thickness of the code (camera wiring) of the endoscope.

【0021】[0021]

【発明の実施の形態】以下、本発明に係る半導体デバイ
スの保護回路をCCDイメージセンサの保護回路に適用
した実施の形態例(以下、単に実施の形態に係る保護回
路と記す)を図1〜図4を参照しながら説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the protection circuit for a semiconductor device according to the present invention applied to a protection circuit for a CCD image sensor (hereinafter, simply referred to as a protection circuit according to the embodiment) are shown in FIGS. This will be described with reference to FIG.

【0022】この実施の形態に係る保護回路を説明する
前に、この保護回路が適用されるイメージセンサの一例
を図1に基づいて説明する。
Before describing the protection circuit according to this embodiment, an example of an image sensor to which the protection circuit is applied will be described with reference to FIG.

【0023】このイメージセンサは、例えばインターラ
イン転送(IT)方式のイメージセンサであり、図示す
るように、入射光量に応じた量の電荷に光電変換する受
光部1が多数マトリクス状に配され、更にこれら多数の
受光部1のうち、列方向に配列された受光部1に対して
共通とされた垂直転送レジスタ2が多数本、行方向に配
列されたイメージ部(撮像部)3を有する。
This image sensor is, for example, an interline transfer (IT) type image sensor, and as shown in the drawing, a large number of light receiving portions 1 for photoelectrically converting into an amount of electric charge according to the amount of incident light are arranged in a matrix. Further, among the plurality of light receiving units 1, a plurality of vertical transfer registers 2 common to the light receiving units 1 arranged in the column direction and an image unit (imaging unit) 3 arranged in the row direction are provided.

【0024】また、上記イメージ部3に隣接し、かつ多
数本の垂直転送レジスタ2に対して共通とされた水平転
送レジスタ4が1本並設されている。
Further, one horizontal transfer register 4 adjacent to the image section 3 and common to a large number of vertical transfer registers 2 is provided in parallel.

【0025】そして、イメージ部3と水平転送レジスタ
4間には、イメージ部3における垂直転送レジスタ2の
最終段に転送された信号電荷を水平転送レジスタ4に転
送するための2つの垂直−水平転送レジスタVH1及び
VH2が多数の垂直転送レジスタ2に対して共通に、か
つそれぞれ並列に形成されている。これら2本の垂直−
水平転送レジスタVH1及びVH2には、それぞれ垂直
−水平転送パルスφVH1及びφVH2が供給されるよ
うになっており、これら転送パルスφVH1及びφVH
2の供給によって、垂直転送レジスタ2からの信号電荷
が水平転送レジスタ4に転送されることになる。
Between the image part 3 and the horizontal transfer register 4, two vertical-horizontal transfers for transferring the signal charges transferred to the final stage of the vertical transfer register 2 in the image part 3 to the horizontal transfer register 4. The registers VH1 and VH2 are formed in common for the many vertical transfer registers 2 and in parallel with each other. These two vertical-
Vertical-horizontal transfer pulses φVH1 and φVH2 are supplied to the horizontal transfer registers VH1 and VH2, respectively, and these transfer pulses φVH1 and φVH are supplied.
By supplying 2, the signal charges from the vertical transfer register 2 are transferred to the horizontal transfer register 4.

【0026】また、上記水平転送レジスタ4の最終段に
は、出力部5が接続されている。この出力部5は、水平
転送レジスタ4の最終段から転送されてきた信号電荷を
電気信号(例えば電圧信号)に変換する例えばフローテ
ィング・ディフュージョンあるいはフローティング・ゲ
ート等で構成される電荷−電気信号変換部6と、この電
荷−電気信号変換部6にて電気信号の変換が行われた後
の信号電荷を、リセットパルスφRGの入力に従ってド
レイン領域Dに掃き捨てるリセットゲート7と、電荷−
電気信号変換部6からの電気信号を増幅するアンプ8を
有して構成されている。なお、ドレイン領域Dには電源
電圧Vddが印加されている。
An output unit 5 is connected to the final stage of the horizontal transfer register 4. The output unit 5 converts the signal charges transferred from the final stage of the horizontal transfer register 4 into an electric signal (for example, a voltage signal), for example, a charge-electric signal conversion unit including a floating diffusion or a floating gate. 6, a reset gate 7 that sweeps away the signal charge after the electric signal is converted in the charge-electrical signal converter 6 to the drain region D according to the input of the reset pulse φRG, and the charge-
It has an amplifier 8 for amplifying the electric signal from the electric signal converter 6. The power supply voltage Vdd is applied to the drain region D.

【0027】そして、イメージ部3における垂直転送パ
ルスφV1〜φV4の供給によって、イメージ部3にお
ける各垂直転送電極下のポテンシャル分布が順次変化
し、これによって、信号電荷がそれぞれイメージ部3に
おける垂直転送レジスタ2に沿って縦方向(水平転送レ
ジスタ4側)に転送されることになる。
By supplying the vertical transfer pulses .phi.V1 to .phi.V4 to the image part 3, the potential distribution under each vertical transfer electrode in the image part 3 is sequentially changed, whereby the signal charges are respectively transferred to the vertical transfer registers in the image part 3. 2 is transferred in the vertical direction (on the side of the horizontal transfer register 4).

【0028】また、イメージ部3においては、受光部1
に蓄積されている信号電荷を垂直帰線期間において、ま
ず、垂直転送レジスタ2に読出し、その後の水平帰線期
間において1行単位に水平転送レジスタ4側に転送す
る。これによって、垂直転送レジスタ2の最終段にあっ
た信号電荷は、2つの垂直−水平転送レジスタVH1及
びVH2を経て水平転送レジスタ4に転送される。
In the image section 3, the light receiving section 1
In the vertical blanking period, the signal charges stored in the first column are first read out to the vertical transfer register 2 and then transferred to the horizontal transfer register 4 side by row in the horizontal blanking period. As a result, the signal charges in the final stage of the vertical transfer register 2 are transferred to the horizontal transfer register 4 via the two vertical-horizontal transfer registers VH1 and VH2.

【0029】次の水平走査期間において、水平転送レジ
スタ4上に形成された例えば2層の多結晶シリコン層に
よる水平転送電極への互いに位相の異なる2相の水平転
送パルスφH1及びφH2の印加によって、信号電荷が
順次出力部5側の電荷−電気信号変換部6に転送され、
この電荷−電気信号変換部6において電気信号に変換さ
れて、アンプ8を介して対応する出力端子9より撮像信
号Sとして取り出されることになる。
In the next horizontal scanning period, by applying horizontal transfer pulses φH1 and φH2 of two phases different from each other to the horizontal transfer electrodes formed by, for example, two layers of polycrystalline silicon layers formed on the horizontal transfer register 4, The signal charges are sequentially transferred to the charge-electrical signal conversion unit 6 on the output unit 5 side,
The electric signal is converted into an electric signal in the electric-electrical signal converting unit 6, and is taken out from the corresponding output terminal 9 via the amplifier 8 as the image pickup signal S.

【0030】そして、本実施の形態に係る保護回路は、
イメージセンサが形成された半導体基板の周辺部に設け
られるものであり、具体的には、図2に示すように、イ
メージセンサを駆動するための複数の駆動電圧が印加さ
れる複数の端子11A〜11D,12A,12B・・・
とイメージセンサ本体との間に本実施の形態に係る保護
回路21が接続される。
Then, the protection circuit according to the present embodiment is
It is provided in the periphery of the semiconductor substrate on which the image sensor is formed. Specifically, as shown in FIG. 2, a plurality of terminals 11A to 11A to which a plurality of drive voltages for driving the image sensor are applied. 11D, 12A, 12B ...
The protection circuit 21 according to the present embodiment is connected between the image sensor main body and the image sensor main body.

【0031】ここで、上記複数の端子11A〜11D,
12A,12B・・・のうち、端子11A〜11Dは、
イメージセンサのイメージ部3に蓄積された信号電荷を
垂直方向に転送する垂直転送レジスタ2を駆動するため
に用いられる第1〜第4の垂直転送パルスφV1〜φV
4が外部から供給され、端子12A及び12Bは上記垂
直転送レジスタ2から転送された信号電荷を出力部5側
に順次転送する水平転送レジスタ4を駆動するために用
いられる第1及び第2の水平転送パルスφH1及びφH
2が外部から供給されるようになっている。なお、CC
Dイメージセンサの入出力端子としては上記のほか各種
のものがあるが、ここでは主要なもののみを示しほかは
省略する。
Here, the plurality of terminals 11A to 11D,
Of the terminals 12A, 12B ..., the terminals 11A to 11D are
First to fourth vertical transfer pulses φV1 to φV used to drive the vertical transfer register 2 that vertically transfers the signal charges accumulated in the image portion 3 of the image sensor.
4 is supplied from the outside, and terminals 12A and 12B are used for driving the horizontal transfer register 4 which sequentially transfers the signal charges transferred from the vertical transfer register 2 to the output section 5 side. Transfer pulse φH1 and φH
2 is supplied from the outside. Note that CC
There are various input / output terminals of the D image sensor other than the above, but only the main ones are shown here and the others are omitted.

【0032】そして、この実施の形態に係る保護回路2
1は、複数のnpnトランジスタTr1,Tr2,Tr
3・・・・がそれぞれ並列に接続されて構成された保護
トランジスタ回路22と、該保護トランジスタ回路22
と端子11A〜11D間に複数のダイオードD1〜D4
がそれぞれ並列に接続されて構成されたベース電圧生成
回路23とを有して構成されている。
Then, the protection circuit 2 according to this embodiment
1 is a plurality of npn transistors Tr1, Tr2, Tr
.. are connected in parallel, and the protection transistor circuit 22 and the protection transistor circuit 22.
And a plurality of diodes D1 to D4 between the terminals 11A to 11D
And a base voltage generation circuit 23 configured by being connected in parallel with each other.

【0033】上記保護トランジスタ回路22を構成する
複数のトランジスタTr1,Tr2,Tr3・・・・
は、各エミッタがそれぞれ対応する端子11A〜11
D,12A,12B・・・・に接続され、各コレクタに
はそれぞれ共通に電圧Vc(=基板電圧Vsub)が供
給されるように配線接続されて構成されている。この場
合、基板電圧Vsubはイメージセンサの基体である半
導体基板より取り出すようにしている。
A plurality of transistors Tr1, Tr2, Tr3, ... Constituting the protection transistor circuit 22.
Are terminals 11A to 11 to which the respective emitters correspond.
Are connected to D, 12A, 12B, ... And are connected by wiring so that a voltage Vc (= substrate voltage Vsub) is commonly supplied to each collector. In this case, the substrate voltage Vsub is taken out from the semiconductor substrate which is the base of the image sensor.

【0034】ベース電圧生成回路23を構成する複数の
ダイオードD1〜D4は、各カソードK1〜K4がそれ
ぞれ対応する端子11A〜11Dに接続され、各アノー
ドは共通Aとされて、その共通接点Aを通じて上記保護
トランジスタ回路22における各トランジスタTr1,
Tr2,Tr3・・・・のベース端子に共通に接続され
ている。
In the plurality of diodes D1 to D4 constituting the base voltage generating circuit 23, the respective cathodes K1 to K4 are connected to the corresponding terminals 11A to 11D, and the respective anodes are set to the common A and through the common contact A thereof. Each transistor Tr1 in the protection transistor circuit 22
Commonly connected to the base terminals of Tr2, Tr3, ....

【0035】端子11A〜11Dに供給される第1〜第
4の垂直転送パルスφV1〜φV4は、例えば図3に示
すように、互いに位相の異なる4相の垂直転送パルスで
あり、その低レベル電圧は例えば−9[V]、高レベル
電圧は0[V]とされている。
The first to fourth vertical transfer pulses .phi.V1 to .phi.V4 supplied to the terminals 11A to 11D are four-phase vertical transfer pulses having different phases, as shown in FIG. Is -9 [V], and the high level voltage is 0 [V].

【0036】このような構成により、各垂直転送パルス
φV1〜φV4の低レベル電圧−9[V]から各トラン
ジスタTr1,Tr2,Tr3・・・・のベース電圧と
して−9+△VF [V]の電圧を得ることができる。そ
の理由は、各垂直転送パルスφV1〜φV4の電圧レベ
ルは、通常転送の場合、図3にも示すように、どの時点
においてもどれか1つは必ず−9[V]の低レベル電位
であるため、アノード側の共通接点Aにおける電位は、
常に−9+△VF [V]となるからである。ここで、△
F はダイオードD1〜D4の順バイアス電圧で、0.
7[V]程度である。
[0036] With such a configuration, the -9 + △ V F [V] from the low-level voltage -9 [V] as the base voltage of the transistors Tr1, Tr2, Tr3 · · · · of the vertical transfer pulse φV1~φV4 The voltage can be obtained. The reason is that the voltage level of each vertical transfer pulse φV1 to φV4 is always a low level potential of −9 [V] at any time, as shown in FIG. 3, in the case of normal transfer. , The potential at the common contact A on the anode side is
Always is because the -9 + △ V F [V] . Where △
V F is a forward bias voltage of the diodes D1 to D4, which is 0.
It is about 7 [V].

【0037】本実施の形態に係る保護回路は、上記構成
により、例えば水平転送パルスφH1が供給される端子
12Aに−9[V]以下の負のサージ電圧が誤って印加
された場合、当該端子12Aに対応するトランジスタT
r5がオン状態となることにより、該トランジスタTr
5を通じて基板電圧Vsubが端子12Aとイメージセ
ンサ間の配線に現れるため、イメージセンサから当該端
子12Aに大電流が流れることが防止され、上記負のサ
ージ電圧の印加によるイメージセンサの静電破壊が回避
される。
The protection circuit according to the present embodiment has the above-mentioned configuration, for example, when a negative surge voltage of −9 [V] or less is erroneously applied to the terminal 12A to which the horizontal transfer pulse φH1 is supplied, the terminal 12A is supplied. Transistor T corresponding to 12A
By turning on r5, the transistor Tr
5, the substrate voltage Vsub appears in the wiring between the terminal 12A and the image sensor, so that a large current is prevented from flowing from the image sensor to the terminal 12A, and electrostatic breakdown of the image sensor due to the application of the negative surge voltage is avoided. To be done.

【0038】逆に、上記水平転送パルスφH1が供給さ
れる端子12Aに正のサージ電圧が誤って印加された場
合、特にトランジスタTr5のベース・エミッタ間の逆
バイアス耐圧を越える正のサージ電圧が印加された場合
は、当該トランジスタTr5のエミッタ・ベース間が導
通し、これによって当該トランジスタTr5が疑似的に
オン状態となることから、端子12Aを通じて流れ込む
大電流はイメージセンサ側へは流れず、当該トランジス
タTr5を通じて基板側へ流れることになる。これによ
り、当該端子12Aからイメージセンサに大電流が流れ
ることが防止され、上記正のサージ電圧の印加によるイ
メージセンサの静電破壊が回避される。
Conversely, when a positive surge voltage is erroneously applied to the terminal 12A to which the horizontal transfer pulse φH1 is supplied, a positive surge voltage exceeding the reverse bias withstand voltage between the base and emitter of the transistor Tr5 is applied. In this case, since the emitter-base of the transistor Tr5 becomes conductive and the transistor Tr5 is turned on in a pseudo manner, a large current flowing through the terminal 12A does not flow to the image sensor side, and the transistor Tr5 does not flow. It will flow to the substrate side through Tr5. As a result, a large current is prevented from flowing from the terminal 12A to the image sensor, and electrostatic breakdown of the image sensor due to the application of the positive surge voltage is avoided.

【0039】このように、本実施の形態に係る保護回路
21においては、ダイオードD1〜D4にて構成される
ベース電圧生成回路23において、端子11A〜11D
に印加される第1〜第4の垂直転送パルスφV1〜φV
4の電圧から保護トランジスタ回路22の各トランジス
タTr1,Tr2,Tr3・・・・のベース端子に供給
すべきベース電圧を生成するようにしているため、保護
回路専用の端子を外部に導出する必要がなくなり、その
結果、外部端子の数を増やすことなく、CCDイメージ
センサの静電耐圧を向上させることができる。
As described above, in the protection circuit 21 according to this embodiment, the terminals 11A to 11D are included in the base voltage generation circuit 23 including the diodes D1 to D4.
First to fourth vertical transfer pulses φV1 to φV applied to
Since the base voltage to be supplied to the base terminals of the respective transistors Tr1, Tr2, Tr3, ... Of the protection transistor circuit 22 is generated from the voltage of No. 4, it is necessary to lead the terminal dedicated to the protection circuit to the outside. As a result, the electrostatic breakdown voltage of the CCD image sensor can be improved without increasing the number of external terminals.

【0040】従って、この実施の形態に係る保護回路2
1が設けられたイメージセンサを例えば内視鏡用イメー
ジセンサに適用した場合、イメージセンサの外部端子数
の数が低減されることから、内視鏡のコード(カメラ配
線)の太さを縮小化する上でも有利となる。
Therefore, the protection circuit 2 according to this embodiment
When the image sensor provided with 1 is applied to, for example, an image sensor for an endoscope, the number of external terminals of the image sensor is reduced, so that the thickness of the endoscope code (camera wiring) is reduced. It is also advantageous in doing so.

【0041】次に、上記実施の形態に係る保護回路の変
形例を図4を参照しながら説明する。
Next, a modification of the protection circuit according to the above embodiment will be described with reference to FIG.

【0042】この変形例に係る保護回路21は、図示す
るように、上記図2で示す実施の形態に係る保護回路2
1とほぼ同じ構成を有するが、保護トランジスタ回路2
2を構成する複数のトランジスタTr1,Tr2,Tr
3・・・・の各エミッタと、対応する端子11A〜11
D,12A,12B・・・・との間にそれぞれダイオー
ドDD1,DD2,DD3・・・・を挿入接続している
点で異なる。この場合、上記各ダイオードDD1,DD
2,DD3・・・・の接続上の向きはトランジスタTr
1,Tr2,Tr3・・・・のエミッタ側がアノード、
端子側がカソードとされている。
The protection circuit 21 according to this modification is, as shown in the figure, the protection circuit 2 according to the embodiment shown in FIG.
1 has almost the same configuration as that of the protection transistor circuit 2
2, a plurality of transistors Tr1, Tr2, Tr
3 ... Each emitter and corresponding terminals 11A to 11
Are different in that diodes DD1, DD2, DD3, ... Are inserted and connected between D, 12A, 12B ,. In this case, the diodes DD1 and DD
The direction of connection of 2, DD3 ...
The emitter side of 1, Tr2, Tr3, ... Is the anode,
The terminal side is the cathode.

【0043】これらダイオードDD1,DD2,DD3
・・・・を挿入接続することにより、以下のような場合
に有効となる。即ち、通常の動作状態においては、ベー
ス電圧生成回路23を構成するダイオードD1〜D4の
アノード側共通端子Aの電圧と、新たに挿入接続された
ダイオードDD1,DD2,DD3・・・・のアノード
側の電位VE がほぼ同じになるため、端子11A〜11
Dに印加される第1〜第4の垂直転送パルスφV1〜φ
V4のいずれかの電圧レベルが、例えば温度変化等によ
って規定の−9[V]よりも少し負側に落ち込んでアン
ダーシュートが生じた場合でも、対応するトランジスタ
Tr1〜Tr4はオフ状態を維持するため、アンダーシ
ュートが生じた端子と基板とが導通するということがな
くなり、イメージセンサの動作を安定に行なわせること
ができる。
These diodes DD1, DD2, DD3
By inserting and connecting ..., it becomes effective in the following cases. That is, in the normal operation state, the voltage of the anode-side common terminal A of the diodes D1 to D4 forming the base voltage generation circuit 23 and the anode side of the newly inserted diodes DD1, DD2, DD3, ... Since the electric potentials V E of the
First to fourth vertical transfer pulses φV1 to φ applied to D
Even if any of the voltage levels of V4 drops to a negative side slightly below the specified -9 [V] due to a temperature change or the like to cause an undershoot, the corresponding transistors Tr1 to Tr4 maintain the off state. As a result, the terminal where the undershoot has occurred and the substrate are not electrically connected, and the operation of the image sensor can be stably performed.

【0044】上記例は、各トランジスタのエミッタに接
続されるダイオードをそれぞれ1個としたが、2個以上
にしてもよく、この場合、アンダーシュートに対するマ
ージンが増えることになる。
In the above example, one diode is connected to the emitter of each transistor, but two or more diodes may be connected. In this case, the margin for undershoot increases.

【0045】なお、上記実施の形態及び変形例において
は、CCDイメージセンサに適用した場合を示したが、
保護回路を有する各種半導体デバイスでも同様に適用さ
れるものである。
In the above-mentioned embodiments and modifications, the case where the invention is applied to the CCD image sensor is shown.
The same applies to various semiconductor devices having a protection circuit.

【0046】[0046]

【発明の効果】上述のように、本発明に係る半導体デバ
イスの保護回路によれば、複数個のダイオードを用い
て、複数個の端子に印加される複数の印加電圧群から上
記保護トランジスタ回路のベース電圧を得るようにした
ので、半導体デバイスの動作に必要な端子のほかに別途
保護回路用の端子を設ける必要がなく、パッケージング
された半導体デバイスの小型化を図る上で有効となる。
As described above, according to the protection circuit for a semiconductor device of the present invention, a plurality of diodes are used, and the protection transistor circuit is protected from a plurality of applied voltage groups applied to a plurality of terminals. Since the base voltage is obtained, it is not necessary to separately provide a terminal for the protection circuit in addition to the terminal required for the operation of the semiconductor device, which is effective in reducing the size of the packaged semiconductor device.

【0047】特に、上記半導体デバイスを例えばCCD
イメージセンサに適用した場合に、該イメージセンサに
接続されるカメラ配線の太さの縮小化を実現することが
できる。
In particular, the semiconductor device may be, for example, a CCD.
When applied to an image sensor, the thickness of the camera wiring connected to the image sensor can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本実施の形態に係る保護回路が設けられるCC
Dイメージセンサを示す構成図である。
FIG. 1 is a CC in which a protection circuit according to the present embodiment is provided.
It is a block diagram which shows a D image sensor.

【図2】本実施の形態に係る保護回路の構成を示す回路
図である。
FIG. 2 is a circuit diagram showing a configuration of a protection circuit according to the present embodiment.

【図3】イメージセンサの外部端子に印加される4相の
垂直転送パルスを示す波形図である。
FIG. 3 is a waveform diagram showing four-phase vertical transfer pulses applied to an external terminal of the image sensor.

【図4】変形例に係る保護回路の構成を示す回路図であ
る。
FIG. 4 is a circuit diagram showing a configuration of a protection circuit according to a modification.

【図5】従来例に係る保護回路の構成を示す回路図であ
る。
FIG. 5 is a circuit diagram showing a configuration of a protection circuit according to a conventional example.

【符号の説明】[Explanation of symbols]

11A〜11D 垂直転送パルス入力用端子 12A,12B 水平転送パルス入力用端子 21 保護回路 22 保護トランジスタ回路 23 ベース電圧生成回路 Tr1,Tr2,Tr3・・・・ トランジスタ D1〜D4 ダイオード DD1,DD2,DD3・・・・ ダイオード 11A to 11D Vertical transfer pulse input terminals 12A and 12B Horizontal transfer pulse input terminals 21 Protection circuit 22 Protection transistor circuit 23 Base voltage generation circuit Tr1, Tr2, Tr3 ... Transistors D1 to D4 Diodes DD1, DD2, DD3. ··· diode

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 半導体デバイスの静電耐圧を向上させる
ための保護トランジスタ回路を有する半導体デバイスに
関し、 複数個のダイオードを用いて、複数個の端子に印加され
る複数の印加電圧群から上記保護トランジスタ回路のベ
ース電圧を得る構成を持つことを特徴とする半導体デバ
イスの保護回路。
1. A semiconductor device having a protection transistor circuit for improving electrostatic breakdown voltage of a semiconductor device, comprising: a plurality of diodes; and a plurality of applied voltage groups applied to a plurality of terminals, wherein the protection transistor is provided. A protection circuit for a semiconductor device, which is configured to obtain a base voltage of the circuit.
【請求項2】 上記複数個のダイオードの各カソード部
は、それぞれ上記複数個の端子と接続され、アノード部
は共通に上記保護トランジスタ回路のベース部に接続さ
れていることを特徴とする請求項1記載の半導体デバイ
スの保護回路。
2. The cathode portions of the plurality of diodes are respectively connected to the plurality of terminals, and the anode portion is commonly connected to the base portion of the protection transistor circuit. 2. A semiconductor device protection circuit according to 1.
【請求項3】 上記半導体デバイスは、CCDイメージ
センサであることを特徴とする請求項1又は2記載の半
導体デバイスの保護回路。
3. The semiconductor device protection circuit according to claim 1, wherein the semiconductor device is a CCD image sensor.
【請求項4】 上記複数個の端子に印加される印加電圧
群は、垂直転送レジスタを構成する複数の転送電極に印
加される駆動電圧であることを特徴とする請求項3記載
の半導体デバイスの保護回路。
4. The semiconductor device according to claim 3, wherein the applied voltage group applied to the plurality of terminals is a drive voltage applied to a plurality of transfer electrodes forming a vertical transfer register. Protection circuit.
【請求項5】 上記保護トランジスタ回路の各エミッタ
部にも1個あるいは複数個のダイオードが接続され、こ
れら複数個のダイオードを介して上記複数個の端子と接
続されていることを特徴とする請求項1〜4いずれか1
記載の半導体デバイスの保護回路。
5. One or a plurality of diodes are also connected to each emitter of the protection transistor circuit, and are connected to the plurality of terminals through the plurality of diodes. Item 1 to 4
A protection circuit for a semiconductor device according to claim 1.
JP164796A 1996-01-09 1996-01-09 Protective circuit for semiconductor device Pending JPH09191102A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP164796A JPH09191102A (en) 1996-01-09 1996-01-09 Protective circuit for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP164796A JPH09191102A (en) 1996-01-09 1996-01-09 Protective circuit for semiconductor device

Publications (1)

Publication Number Publication Date
JPH09191102A true JPH09191102A (en) 1997-07-22

Family

ID=11507318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP164796A Pending JPH09191102A (en) 1996-01-09 1996-01-09 Protective circuit for semiconductor device

Country Status (1)

Country Link
JP (1) JPH09191102A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322826A (en) * 2004-05-11 2005-11-17 Matsushita Electric Ind Co Ltd Solid-state imaging device and its manufacturing method
WO2007013145A1 (en) * 2005-07-27 2007-02-01 Renesas Technology Corp. Semiconductor integrated circuit
JP2009254067A (en) * 2008-04-03 2009-10-29 Denso Corp Overvoltage protecting circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322826A (en) * 2004-05-11 2005-11-17 Matsushita Electric Ind Co Ltd Solid-state imaging device and its manufacturing method
JP4495512B2 (en) * 2004-05-11 2010-07-07 パナソニック株式会社 Solid-state imaging device
US7760251B2 (en) 2004-05-11 2010-07-20 Panasonic Corporation Solid-state imaging device and manufacturing method thereof
WO2007013145A1 (en) * 2005-07-27 2007-02-01 Renesas Technology Corp. Semiconductor integrated circuit
JP2009254067A (en) * 2008-04-03 2009-10-29 Denso Corp Overvoltage protecting circuit

Similar Documents

Publication Publication Date Title
US7456880B2 (en) Photoelectric conversion element having a plurality of semiconductor regions and including conductive layers provided on each isolation element region
US10498995B2 (en) Solid state imaging apparatus including photodetecting section
US6603513B1 (en) Using a single control line to provide select and reset signals to image sensors in two rows of a digital imaging device
US7250970B2 (en) Image pickup apparatus
EP3010228B1 (en) Solid-state imaging device
EP1850387B1 (en) Solid-state image pickup device
US9177979B2 (en) Solid-state image pickup device having reference voltage supply line on a first substrate and power supply lines to supply voltages to the reference voltage supply line on a second substrate
JP2002217397A (en) Solid-state imaging device and method for driving the same
US20070109437A1 (en) Solid state image sensing device
US20040245433A1 (en) Solid-state imaging device and method for driving the same
CN1331231C (en) Semiconductor device
US7710478B2 (en) Solid-state imaging device and method for driving the same
JP4006207B2 (en) Charge detection device, MOS solid-state imaging device including the same, and CCD solid-state imaging device
EP0576022B1 (en) Photoelectric conversion device and method of driving the same
JP2001085629A (en) Semiconductor device
JPH09191102A (en) Protective circuit for semiconductor device
KR100314517B1 (en) Solid-state image sensor
US7872674B2 (en) Solid-state imaging device and method of operating solid-state imaging device
US4752829A (en) Multipacket charge transfer image sensor and method
US7291861B2 (en) Solid-state imaging device, method for driving the same, method for manufacturing the same, camera, and method for driving the same
JP3277438B2 (en) Semiconductor device
JP4055683B2 (en) Solid-state image sensor
JPH11275470A (en) Semiconductor device
JPH1022489A (en) Solid-state image pickup device
KR100640964B1 (en) Unit pixel circuit in CMOS image sensor