JPH0918719A - Decoder and facsimile equipment with same - Google Patents

Decoder and facsimile equipment with same

Info

Publication number
JPH0918719A
JPH0918719A JP16771395A JP16771395A JPH0918719A JP H0918719 A JPH0918719 A JP H0918719A JP 16771395 A JP16771395 A JP 16771395A JP 16771395 A JP16771395 A JP 16771395A JP H0918719 A JPH0918719 A JP H0918719A
Authority
JP
Japan
Prior art keywords
data
white
image
decoded
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16771395A
Other languages
Japanese (ja)
Inventor
Yasumichi Murakami
恭通 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Machinery Ltd
Original Assignee
Murata Machinery Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Machinery Ltd filed Critical Murata Machinery Ltd
Priority to JP16771395A priority Critical patent/JPH0918719A/en
Publication of JPH0918719A publication Critical patent/JPH0918719A/en
Pending legal-status Critical Current

Links

Landscapes

  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

PROBLEM TO BE SOLVED: To easily conduct processing of decoding coded data and storing decoded data to a storage section as image data in a short period of time. SOLUTION: Coded image data are subjected to black/white level run length decoding and the result is stored in an image buffer 7 as image data. In this case, all data in a prescribed area of the image buffer 7 to which decoded data are to be written are rewritten into white level data in advance by a DMA controller 9 prior to decoding. When the coded data are decoded and the decoded data are black run length data, the data are sequentially written in a prescribed area of the image buffer 7 corresponding to the address. When the decoded data are white run length data on the other hand, the address of the prescribed area of the image buffer 7 is advanced by the address corresponding to the run length.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】 本発明は、符号化された画
データを白黒のランレングスに復号してイメージデータ
として記憶部に記憶させる復号装置及びそれを備えたフ
ァクシミリ装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a decoding device that decodes encoded image data into black and white run lengths and stores it as image data in a storage unit, and a facsimile apparatus including the decoding device.

【0002】[0002]

【従来の技術】 ファクシミリ装置においては、画デー
タがモディファイドハフマン方式(MH方式)、モディ
ファイドリード方式(MR方式)、或いはモディファイ
ドMR方式(MMR方式)等の符号化方式で符号化され
た状態で送信されてくる。このため、受信された符号化
データを復号してから印字する必要がある。この場合、
符号化データを白黒のランレングスに復号してからイメ
ージデータとしてイメージバッファに少なくとも1ライ
ン分記憶させた後、そのイメージデータを1ライン分毎
記録部に転送して印字することが行われている。
2. Description of the Related Art In a facsimile machine, image data is transmitted in a state in which it is encoded by an encoding method such as a modified Huffman method (MH method), a modified read method (MR method), or a modified MR method (MMR method) Is coming. Therefore, it is necessary to decode the received encoded data before printing. in this case,
After decoding the encoded data into black and white run lengths and storing at least one line in the image buffer as image data, the image data is transferred to the recording unit for each line and printed. .

【0003】[0003]

【発明が解決しようとする課題】 ところが、符号化デ
ータを白黒のランレングスに復号する処理もさることな
がら、その復号データをイメージデータに展開してイメ
ージバッファに記憶させる処理も大変面倒で時間のかか
るものである。即ち、白黒のランレングスに復号された
データをイメージデータに展開してイメージバッファに
記憶させるためには、復号データをイメージバッファに
アドレスを指定しながらビットイメージとして1ビット
ずつ順次書き込むという面倒な処理を行う必要があり、
その書き込み処理に多くの時間を費やしていた。しか
も、この復号データをビットイメージとして1ビットず
つ順次書き込む処理は復号処理全体において大きなウェ
イトを占めている。
However, in addition to the process of decoding encoded data into black and white run lengths, the process of expanding the decoded data into image data and storing it in the image buffer is also very cumbersome and time-consuming. It is such a thing. That is, in order to expand the data decoded into the black and white run length into the image data and store it in the image buffer, the troublesome process of sequentially writing the decoded data bit by bit as a bit image while designating an address in the image buffer. Should be done
A lot of time was spent on the writing process. Moreover, the process of sequentially writing the decoded data as a bit image bit by bit occupies a large weight in the entire decoding process.

【0004】本発明はこのような従来の技術に存在する
問題点に着目してなされたものである。その目的とする
ところは、符号化データを復号してイメージデータとし
て記憶部に記憶させる処理を容易かつ短時間に行うこと
ができる復号装置及びそれを備えたファクシミリ装置を
提供することにある。
[0004] The present invention has been made by focusing on such problems existing in the prior art. It is therefore an object of the present invention to provide a decoding device and a facsimile device including the decoding device, which can easily and quickly perform a process of decoding encoded data and storing it as image data in a storage unit.

【0005】[0005]

【課題を解決するための手段】 上記の目的を達成する
ために、請求項1に記載の復号装置の発明では、復号に
先立って記憶部の所定領域内を白データに書換える書換
手段と、復号データが白ランの場合にはそのラン長に相
当する分上記所定領域のアドレスを進め、復号データが
黒ランの場合には上記所定アドレスに対応して黒を書き
込む制御手段とを備えたものである。
In order to achieve the above object, in the invention of the decoding device according to claim 1, rewriting means for rewriting the predetermined area of the storage unit to white data before decoding, When the decoded data is a white run, the address of the predetermined area is advanced by an amount corresponding to the run length, and when the decoded data is a black run, a control means for writing black corresponding to the predetermined address is provided. Is.

【0006】請求項2に記載の発明では、請求項1に記
載の復号装置において、前記書換手段は、記憶部に対し
てアドレスを指定しながら白データを順次DMA転送す
るDMAコントローラである。
According to a second aspect of the present invention, in the decoding device according to the first aspect, the rewriting means is a DMA controller for sequentially DMA-transferring white data while designating an address to the storage section.

【0007】請求項3に記載の発明では、請求項1また
は2に記載の復号装置を備えたファクシミリ装置におい
て、前記記憶部は、記録紙上に印字を行うための記録手
段に対して転送するイメージデータを、少なくとも1ラ
イン分記憶するイメージバッファである。
According to a third aspect of the present invention, in the facsimile apparatus provided with the decoding device according to the first or second aspect, the storage unit transfers an image to a recording unit for printing on a recording sheet. An image buffer that stores at least one line of data.

【0008】従って、請求項1に記載の復号装置におい
ては、符号化データの復号に先立って記憶部の所定領域
内の全データが白データに書換えられ、その後、符号化
データが白黒のランレングスに復号される。この時、復
号データが黒ランの場合には、そのデータが記憶部の所
定領域にアドレスに対応してビットイメージとして順次
書き込まれる。これに対して、復号データが白ランの場
合には、そのラン長、換言すれば白画素の連続数に相当
する分だけ記憶部の所定領域のアドレスが進められるの
みで、復号データの書き込み処理は行われない。つま
り、復号データを書き込むべき記憶部の所定領域内の全
データが、復号に先立って予め白データに書換えられる
ので、白ランの復号データに関しては、書き込み処理を
行うことなく、単にアドレスを進めるだけで記憶部に書
き込んだのと等しい結果が得られる。通常の画データは
白データの方が黒データよりも圧倒的に多い。しかも、
記憶部の所定領域内の全データを白データに書き換える
処理は、復号データをビットイメージとして1ビットず
つ順次書き込む処理より短時間でできる。従って、画デ
ータ中において大部分を占める白データの書き込み処理
を行わないことは、復号処理全体に要する時間を短縮す
る上で有効となる。
Therefore, in the decoding device according to the first aspect, all the data in the predetermined area of the storage unit is rewritten to white data before decoding the encoded data, and then the encoded data is black and white run length. Will be decrypted. At this time, when the decoded data is a black run, the data is sequentially written as a bit image corresponding to an address in a predetermined area of the storage unit. On the other hand, when the decoded data is a white run, the address of the predetermined area of the storage unit is advanced by an amount corresponding to the run length, in other words, the number of consecutive white pixels, and the writing process of the decoded data is performed. Is not done. That is, all the data in the predetermined area of the storage unit to which the decrypted data should be written are rewritten to white data in advance prior to the decryption. Therefore, with respect to the decrypted data of the white run, the write process is not performed and the address is simply advanced. The same result as that written in the memory can be obtained. White data is overwhelmingly larger than black data in normal image data. Moreover,
The process of rewriting all the data in the predetermined area of the storage unit to the white data can be performed in a shorter time than the process of sequentially writing the decoded data as a bit image bit by bit. Therefore, not performing the writing process of the white data, which occupies most of the image data, is effective in reducing the time required for the entire decoding process.

【0009】請求項2に記載の復号装置においては、記
憶部内のデータを白データに書換える処理はDMAコン
トローラによって高速に行われ、復号処理全体に要する
時間が更に短縮される。
In the decoding device according to the second aspect, the process of rewriting the data in the storage unit into the white data is performed at high speed by the DMA controller, and the time required for the entire decoding process is further shortened.

【0010】請求項3に記載のファクシミリ装置におい
ては、受信された符号化データが短時間で復号されてイ
メージデータとしてイメージバッファに記憶されるの
で、受信画データをスムーズかつ迅速に印字出力でき
る。
In the facsimile apparatus according to the third aspect, the received coded data is decoded in a short time and stored in the image buffer as image data, so that the received image data can be printed out smoothly and quickly.

【0011】[0011]

【発明の実施の形態】 以下、本発明を具体化した一実
施の形態を図面に基づいて説明する。図1にこの実施の
形態のファクシミリ装置の回路構成を示す。CPU(中
央処理装置)1には、装置全体の動作を制御するための
プログラム等を記憶したROM(リードオンリメモリ)
2、及び各種情報を一時的に記憶するRAM(ランダム
アクセスメモリ)3が接続されている。本実施の形態で
は、CPU1、ROM2及びRAM3により制御手段が
構成されている。CPU1は、符号化されている画デー
タが受信された時、ROM2に記憶されたプログラムに
基づき、その受信画データを白黒のランレングスに復号
する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows the circuit configuration of the facsimile apparatus according to this embodiment. A CPU (Central Processing Unit) 1 is a ROM (Read Only Memory) that stores programs for controlling the operation of the entire device.
2, and a RAM (random access memory) 3 for temporarily storing various information is connected. In this embodiment, the CPU 1, the ROM 2 and the RAM 3 constitute the control means. When the encoded image data is received, the CPU 1 decodes the received image data into black and white run length based on the program stored in the ROM 2.

【0012】NCU(ネットワークコントロールユニッ
ト)4は、電話回線との接続を制御するとともに相手先
のファックス番号に対応したダイヤルパルスの送出及び
着信を検出する機能等を備えている。モデム5は、送受
信データの変調及び復調を行う。読取部6は、図示しな
い原稿台にセットされた原稿上の画像を光学的に読み取
る。
The NCU (network control unit) 4 has a function of controlling the connection with the telephone line and detecting the sending and receiving of dial pulses corresponding to the fax number of the other party. The modem 5 performs modulation and demodulation of transmitted / received data. The reading unit 6 optically reads an image on a document set on a document table (not shown).

【0013】記憶部としてのイメージバッファ7は、C
PU1によってランレングスに復号された画データをイ
メージデータとして記憶する。図4に示すように、イメ
ージバッファ7は、それぞれ1ライン分の画データ(ラ
インデータ)をアドレスに対応して1ビットずつ記憶す
る2本のラインメモリ7a,7bを有している。記録手
段としての記録部8はイメージバッファ7に記憶された
イメージデータに基づいて、記録紙上に1ライン分ずつ
印字を行う。
The image buffer 7 as a storage unit is C
The image data decoded into the run length by the PU 1 is stored as image data. As shown in FIG. 4, the image buffer 7 has two line memories 7a and 7b for respectively storing image data (line data) for one line bit by bit corresponding to an address. The recording unit 8 as a recording unit prints one line on a recording paper based on the image data stored in the image buffer 7.

【0014】書換手段としてのDMA(ダイレクトメモ
リアクセス)コントローラ9は、CPU1からの起動指
令に基づき前記イメージバッファ7に対して白画素デー
タをDMA転送する。このイメージバッファ7に転送さ
れる白画素データは例えばROM2に予め記憶されてい
る。アドレスカウンタ10は、前記イメージバッファ7
のアドレスを管理している。すなわち、アドレスカウン
タ10は、CPU1或いはDMAコントローラ9からの
指令に基づき、イメージバッファ7における各ラインメ
モリ7a,7bのアドレスを指定する。
A DMA (direct memory access) controller 9 as a rewriting means DMA-transfers white pixel data to the image buffer 7 based on a start command from the CPU 1. The white pixel data transferred to the image buffer 7 is previously stored in the ROM 2, for example. The address counter 10 uses the image buffer 7
Manages the address of. That is, the address counter 10 designates the address of each line memory 7a, 7b in the image buffer 7 based on a command from the CPU 1 or the DMA controller 9.

【0015】次に、前記のように構成されたファクシミ
リ装置の受信時における動作を図2及び図3に示すフロ
ーチャート並びに図4に従って説明する。なお、図2は
CPU1によって実行される処理を示し、図3はDMA
コントローラ9によって実行される処理を示す。
Next, the operation at the time of reception of the facsimile apparatus configured as described above will be described with reference to the flow charts shown in FIGS. 2 and 3 and FIG. 2 shows the processing executed by the CPU 1, and FIG. 3 shows the DMA.
The process performed by the controller 9 is shown.

【0016】図2に示すように、発信側からMH方式、
MR方式あるいはMMR方式にて符号化されている画デ
ータが送信されてきて、その画データが受信されると、
CPU1はDMAコントローラ9に起動指令を出す(ス
テップS1〜S2)。一方、図3に示すようにDMAコ
ントローラ9は、CPU1からの起動指令を受けるとイ
メージバッファ7の何れか一方のラインメモリ7a,7
bに対して、アドレスカウンタ10によりアドレスを指
定しながら白画素データを順次DMA転送し(ステップ
S21〜S22)、処理を一旦終了する。この結果、イ
メージバッファ7の一方のラインメモリ7a,7b内の
全データが白画素データに書換えられる。
As shown in FIG. 2, the MH system,
When image data encoded by the MR system or the MMR system is transmitted and the image data is received,
The CPU 1 issues a start command to the DMA controller 9 (steps S1 and S2). On the other hand, as shown in FIG. 3, when the DMA controller 9 receives the activation command from the CPU 1, the line memory 7 a, 7 of either one of the image buffers 7 is received.
For b, the white pixel data is sequentially DMA-transferred while the address is specified by the address counter 10 (steps S21 to S22), and the process is temporarily terminated. As a result, all the data in the one line memories 7a and 7b of the image buffer 7 are rewritten into white pixel data.

【0017】図2に戻り、CPU1はDMAコントロー
ラ9による白画素データへの書換え処理が終了したこと
を確認すると(ステップS3)、受信された符号化デー
タ中からRTC信号(制御復帰信号)及びEOL信号
(ライン終端信号)が検出されたか否かを判別する(ス
テップS4〜S5)。なお、EOL信号は受信画データ
の各ラインデータの末尾に付加されているものである。
RTC信号はEOL信号が6つ連続してなるものであ
り、原稿1ページ分の受信画データの最終ラインの末尾
に付加されている。CPU1は、RTC信号及びEOL
信号の何れも検出しない場合には、受信された符号化デ
ータを白黒のランレングスに復号する(ステップS
6)。
Returning to FIG. 2, when the CPU 1 confirms that the rewriting process of the white pixel data by the DMA controller 9 is completed (step S3), the RTC signal (control return signal) and the EOL signal are included in the received encoded data. It is determined whether or not a signal (line end signal) is detected (steps S4 to S5). The EOL signal is added to the end of each line data of the received image data.
The RTC signal is made up of 6 consecutive EOL signals, and is added to the end of the last line of the received image data for one page of the document. CPU1 uses RTC signal and EOL
If none of the signals is detected, the received encoded data is decoded into black and white run length (step S
6).

【0018】次に、CPU1は復号されたデータが白ラ
ンレングスであるか否かの判定を行い(ステップS
7)、白ランレングスである場合には、そのラン長、換
言すれば白画素データの連続数に相当する分だけ、前記
書換え処理のなされたイメージバッファ7の一方のライ
ンメモリ7a,7bのアドレスを進める(ステップS
8)。また復号されたデータが黒ランレングスである場
合には、CPU1はその黒ランレングスのデータを前記
一方のラインメモリ7a,7bにアドレスに対応してビ
ットイメージとして1ビットずつ順次書き込む(ステッ
プS9)。つまり、CPU1は一方のラインメモリ7
a,7bに対して、アドレスカウンタ10によりアドレ
スを指定しながら、ラン長に相当する分だけ黒画素デー
タを順次転送する。
Next, the CPU 1 determines whether the decoded data is white run length (step S).
7) In the case of the white run length, the run length, in other words, the address of one of the line memories 7a and 7b of the image buffer 7 on which the rewriting processing has been performed, corresponding to the number of consecutive white pixel data. (Step S
8). If the decoded data is the black run length, the CPU 1 sequentially writes the black run length data in the one line memories 7a and 7b as a bit image corresponding to the address bit by bit (step S9). . That is, the CPU 1 uses one line memory 7
For the a and 7b, the black pixel data is sequentially transferred by the amount corresponding to the run length while the address is specified by the address counter 10.

【0019】上記ステップS8およびS9における処理
を、図4に従って詳細に説明する。図4はイメージバッ
ファ7を概略的に示すものであり、ここでは一方のライ
ンメモリ7aに復号データが記憶されるものとする。例
えば、“3”の復号データが黒ランレングスであり、そ
の書き始めのアドレスが「2」である場合には、3つの
黒画素データがアドレス「2〜4」に対応してラインメ
モリ7aに書き込まれる。次に復号データが“4”の白
ランレングスである場合には、単にアドレスが「5」か
ら「8」まで4つ分進められるだけであり、白画素デー
タの書き込み処理は行われない。そして、次の黒ランレ
ングスの書き始めのアドレスは「9」になる。以後、同
様にして白ランレングスについては、そのラン長分だけ
ラインメモリ7aのアドレスが進められ、黒ランレング
スについては、そのデータが1ビットずつラインメモリ
7aのアドレスに対応して書き込まれる。
The processing in steps S8 and S9 will be described in detail with reference to FIG. FIG. 4 schematically shows the image buffer 7, and here it is assumed that the decoded data is stored in one of the line memories 7a. For example, if the decoded data of "3" is black run length and the write start address is "2", three black pixel data are stored in the line memory 7a corresponding to the addresses "2-4". Written. Next, when the decoded data is the white run length of "4", the address is simply advanced by four from "5" to "8", and the writing processing of the white pixel data is not performed. Then, the address where the next black run length starts to be written is "9". Thereafter, similarly, for the white run length, the address of the line memory 7a is advanced by the run length, and for the black run length, the data is written bit by bit in correspondence with the address of the line memory 7a.

【0020】そしてCPU1はステップS4〜S9の処
理を繰り返して行ない、ステップS5においてEOL信
号を検出すると、1ライン分のデータの受信及び復号処
理が終了したと判断する。その後、CPU1は一方のラ
インメモリ7a,7bに格納された1ライン分のイメー
ジデータを記録部8に転送し1ライン分の印字を行なわ
せる(ステップS10)。その後、CPU1は次のライ
ンデータの受信及び復号処理に移行するべく、前記ステ
ップS2に戻って、ステップS2〜S10の処理を繰り
返す。
Then, the CPU 1 repeats the processing of steps S4 to S9, and when it detects the EOL signal in step S5, it judges that the reception and decoding processing of the data for one line is completed. After that, the CPU 1 transfers the image data for one line stored in one of the line memories 7a and 7b to the recording unit 8 and prints for one line (step S10). Thereafter, the CPU 1 returns to step S2 and repeats the processing of steps S2 to S10 so as to shift to the reception and decoding processing of the next line data.

【0021】このとき、イメージバッファ7の各ライン
メモリ7a,7bに対する書換え及び記憶処理は交互に
行われる。従って、2つのラインメモリ7a,7bのう
ち、一方に記憶されたラインデータに基づき印字が行わ
れている時に、その印字終了を待つことなく、他方に対
する書換え及び記憶処理に直ちに移行できる。その結
果、受信データの復号及び印字処理をスムーズかつ迅速
に行うことができる。
At this time, the rewriting and storing processes for the line memories 7a and 7b of the image buffer 7 are alternately performed. Therefore, when printing is being performed based on the line data stored in one of the two line memories 7a and 7b, it is possible to immediately shift to the rewriting and storage processing for the other without waiting for the end of the printing. As a result, the received data can be decoded and printed smoothly and quickly.

【0022】一方、CPU1は、前記ステップS4にお
いてRTC信号を検出すると、原稿1ページ分の受信及
び復号処理が終了したと判断する。そして、CPU1
は、1ページ分のデータの最終ラインの印字を行わせる
(ステップS11)。次に、CPU1は次ページの受信
画データが有るか否かの判別を行ない(ステップS1
2)、次ページのデータが有る場合にはステップS2に
戻り、ステップS2〜S12の処理を繰り返し行ない、
次ページのデータがない場合には全処理を終了する。
On the other hand, when the CPU 1 detects the RTC signal in step S4, it determines that the reception and decoding processing for one page of the original document has been completed. And CPU1
Causes the final line of data for one page to be printed (step S11). Next, the CPU 1 determines whether there is received image data for the next page (step S1).
2) If there is data for the next page, the process returns to step S2 to repeat the processes of steps S2 to S12,
If there is no data for the next page, the entire process ends.

【0023】以上のように構成されたこの実施の形態の
ファクシミリ装置は、以下のような利点を有する。受信
された符号化データを復号してイメージバッファ7に記
憶させる場合、復号データを書き込むべきイメージバッ
ファ7の所定領域内の全データが、復号に先立って予め
白データに書換えられる。このため、符号化データを白
黒のランレングスに復号したとき、復号データが黒ラン
レングスの場合には、そのデータをイメージバッファ7
の所定領域にアドレスに対応して順次書き込む必要があ
る。しかし、白ランレングスの場合には、特に書き込み
処理を行うことなく、単にイメージバッファ7の所定領
域のアドレスを進めるだけで、白ランのデータをイメー
ジバッファ7に書き込んだのと等しい結果が得られる。
The facsimile apparatus of this embodiment having the above-described structure has the following advantages. When the received encoded data is decoded and stored in the image buffer 7, all the data in the predetermined area of the image buffer 7 in which the decoded data should be written are rewritten in advance to white data before decoding. Therefore, when the encoded data is decoded into a black and white run length and the decoded data is a black run length, the data is converted into the image buffer 7.
It is necessary to sequentially write the data in the predetermined area in accordance with the address. However, in the case of the white run length, by simply advancing the address of the predetermined area of the image buffer 7 without performing the writing process, the same result as that of writing the white run data in the image buffer 7 can be obtained. .

【0024】文字等の記載された通常の原稿を読み取っ
て得られた画データは、白データの方が黒データよりも
圧倒的に多い。しかも、イメージバッファ7の所定領域
内の全データを白データに書き換える処理は、復号デー
タをビットイメージとして1ビットずつ順次書き込む処
理より短時間でできる。従って、復号データをイメージ
バッファ7に記憶させる際に、画データ中において大部
分を占める白データの書き込み処理を行わないようにし
た本実施の形態では、復号処理全体に要する時間を大幅
に短縮することができる。その結果、受信画データを迅
速に復号してイメージバッファ7に記憶させて、その後
の印字処理をスムーズかつ迅速に行うことができる。
In the image data obtained by reading a normal original document in which characters and the like are written, white data is overwhelmingly larger than black data. Moreover, the process of rewriting all the data in the predetermined area of the image buffer 7 into the white data can be performed in a shorter time than the process of sequentially writing the decoded data as a bit image bit by bit. Therefore, when the decoded data is stored in the image buffer 7, the writing process of the white data, which occupies most of the image data, is not performed. In the present embodiment, the time required for the entire decoding process is significantly reduced. be able to. As a result, the received image data can be quickly decoded and stored in the image buffer 7, and the subsequent printing process can be performed smoothly and quickly.

【0025】しかも、白データの書き込み処理を行わな
い分だけCPU1の作業量が減るため、復号処理に際し
てCPU1の負担を軽減することができる。そのため、
CPU1として高速処理が可能な高価なものを使用しな
くとも、復号処理を十分に短時間で行うことが可能とな
り、装置の製造コストの低減を図ることもできる。又、
逆に、作業量が減った分だけCPU1に他の処理を並行
して行わせることも可能となる。
Moreover, since the work amount of the CPU 1 is reduced because the white data writing process is not performed, the load on the CPU 1 during the decoding process can be reduced. for that reason,
The decoding process can be performed in a sufficiently short time without using an expensive CPU 1 that can perform high-speed processing, and the manufacturing cost of the device can be reduced. or,
On the contrary, it is possible to cause the CPU 1 to perform other processing in parallel as much as the work amount is reduced.

【0026】また、イメージバッファ7内のデータを白
データに書き換える処理は、CPU1によらずDMAコ
ントローラ9によって高速に行われる。従って、復号処
理全体に要する時間を更に短縮することができるととも
に、CPU1の負担を減らすことができる。
Further, the process of rewriting the data in the image buffer 7 into the white data is performed at high speed by the DMA controller 9 not by the CPU 1. Therefore, the time required for the entire decoding process can be further shortened and the load on the CPU 1 can be reduced.

【0027】なお、この発明は次のように変更して具体
化することも可能である。 (1) イメージバッファ7として、ラインメモリを1
本のみ備えたものや3本以上備えたものとすること。
The present invention can be modified and embodied as follows. (1) 1 line memory is used as the image buffer 7.
Must have only books or three or more books.

【0028】(2) イメージバッファ7の2つのライ
ンメモリ7a,7bにおいて、一方に対する復号データ
の記憶処理を行っているときに、他方に対する白データ
への書換え処理を並行して行うように構成すること。こ
のようにすれば、白データへの書換え処理の終了を待つ
ことなく復号データの記憶処理を開始することができ、
復号処理全体に要する時間を更に短縮できる。
(2) In the two line memories 7a and 7b of the image buffer 7, while the decoded data storage processing for one is being performed, the rewriting processing for white data for the other is performed in parallel. thing. By doing this, the storage process of the decoded data can be started without waiting for the end of the rewriting process to the white data,
The time required for the entire decoding process can be further shortened.

【0029】(3) 受信画データを一旦画像メモリに
符号化状態で記憶し、受信終了後に、画像メモリ内の符
号化データを読み出しながら復号してイメージバッファ
7に記憶させるようにすること。
(3) The received image data is temporarily stored in the image memory in an encoded state, and after the reception is completed, the encoded data in the image memory is read while being decoded and stored in the image buffer 7.

【0030】(4) 上記(3)において、画データの
受信時、その受信画データの各ラインデータにおける白
黒の変化点の数を検出して、変化点の数が所定数以上の
場合には、受信画データが中間調処理されたものである
と判断する。そして、中間調処理されたものであると判
断した場合には、画像メモリ内の符号化データをランレ
ングスに復号したとき、白黒の何れのランレングスのデ
ータもイメージバッファ7に順次書き込むようにするこ
と。又、受信画データの各ラインデータにおいて、黒画
素の数が所定数以上の場合にも、同様な処理を行うよう
にすること。つまり、画データ中において白データに対
する黒データの割合が高い場合には、黒データの書き込
み処理に要する時間が長くなってしまい、逆に処理時間
が長くなるおそれが生じる。従って、受信画データに応
じて処理の方法を切り換えるようにすれば、そのような
弊害は解消できる。
(4) In the above (3), when the image data is received, the number of black and white change points in each line data of the received image data is detected, and when the number of change points is equal to or more than a predetermined number, , It is determined that the received image data has been subjected to halftone processing. When it is determined that the halftone processing has been performed, when the encoded data in the image memory is decoded into run lengths, data of any black and white run lengths are sequentially written into the image buffer 7. thing. Also, in each line data of the received image data, the same processing should be performed even when the number of black pixels is a predetermined number or more. That is, when the ratio of black data to white data in the image data is high, the time required to write the black data becomes long, and conversely, the processing time may become long. Therefore, if the processing method is switched according to the received image data, such an adverse effect can be eliminated.

【0031】(5) 本発明を、例えばCD−ROM等
の記憶媒体に記憶された符号化データを復号してプリン
タに転送する場合等に適用すること。 (6) DMAコントローラ9に代えて、イメージバッ
ファ7の所定領域内の全データを白データに書き換える
ための専用のハードウェアによる回路を設けること。
(5) The present invention may be applied to the case where encoded data stored in a storage medium such as a CD-ROM is decoded and transferred to a printer. (6) Instead of the DMA controller 9, a dedicated hardware circuit for rewriting all data in a predetermined area of the image buffer 7 into white data is provided.

【0032】上記実施の形態から把握できる技術的思想
について以下に記載する。 (1) 請求項3において、イメージバッファはそれぞ
れラインデータを記憶する2本のラインメモリを有し、
一方のラインメモリに対する復号データの記憶処理と、
他方のラインメモリに対する白データへの書換え処理と
を並行して行うようにしたファクシミリ装置。
The technical idea that can be understood from the above-described embodiment will be described below. (1) In claim 3, the image buffer has two line memories for respectively storing line data,
Storing processing of decoded data in one line memory,
A facsimile machine in which the other line memory is rewritten to white data in parallel.

【0033】このようにすれば、復号処理全体に要する
時間を更に短縮できる。
By doing so, the time required for the entire decoding process can be further shortened.

【0034】[0034]

【発明の効果】 この発明は、以上のように構成されて
いるため、次のような効果を奏する。請求項1に記載の
発明によれば、符号化データを復号してイメージデータ
として記憶部に記憶させる処理を容易かつ短時間に行う
ことができる。
EFFECTS OF THE INVENTION Since the present invention is configured as described above, it has the following effects. According to the first aspect of the invention, the process of decoding the encoded data and storing it as image data in the storage unit can be performed easily and in a short time.

【0035】請求項2に記載の発明によれば、記憶部内
のデータを白データに書換える処理をDMAコントロー
ラによって高速に行うことができ、復号処理全体に要す
る時間を更に短縮できる。
According to the second aspect of the invention, the process of rewriting the data in the storage unit into the white data can be performed at high speed by the DMA controller, and the time required for the entire decoding process can be further shortened.

【0036】請求項3に記載の発明によれば、受信され
た符号化データが短時間で復号されてイメージデータと
してイメージバッファに記憶されるので、受信画データ
をスムーズかつ迅速に印字出力できる。
According to the third aspect of the present invention, since the received encoded data is decoded in a short time and stored in the image buffer as image data, the received image data can be printed out smoothly and quickly.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 発明の一実施の形態を示すファクシミリ装置
のブロック回路図。
FIG. 1 is a block circuit diagram of a facsimile apparatus showing an embodiment of the invention.

【図2】 CPUによって実行される受信処理を示すフ
ローチャート。
FIG. 2 is a flowchart showing a reception process executed by a CPU.

【図3】 DMAコントローラの処理を示すフローチャ
ート。
FIG. 3 is a flowchart showing processing of a DMA controller.

【図4】 イメージバッファを概略的に示す説明図。FIG. 4 is an explanatory diagram schematically showing an image buffer.

【符号の説明】[Explanation of symbols]

1…制御手段を構成するCPU、2…制御手段を構成す
るROM、3…制御手段を構成するRAM、7…記憶部
としてのイメージバッファ、7a,7b…ラインメモ
リ、9…書換手段としてのDMAコントローラ、10…
アドレスカウンタ。
DESCRIPTION OF SYMBOLS 1 ... CPU which comprises a control means, 2 ... ROM which comprises a control means, 3 ... RAM which comprises a control means, 7 ... Image buffer as a memory | storage part, 7a, 7b ... Line memory, 9 ... DMA as a rewriting means Controller, 10 ...
Address counter.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 符号化画データを白黒のランレングスに
復号してイメージデータとして記憶部に記憶させる復号
装置において、復号に先立って記憶部の所定領域内を白
データに書換える書換手段と、復号データが白ランの場
合にはそのラン長に相当する分上記所定領域のアドレス
を進め、復号データが黒ランの場合には上記所定アドレ
スに対応して黒を書き込む制御手段とを備えた復号装
置。
1. A decoding device for decoding encoded image data into black and white run lengths and storing the image data in a storage unit as image data, and a rewriting unit for rewriting white data in a predetermined area of the storage unit prior to decoding, When the decoded data is a white run, the address of the predetermined area is advanced by an amount corresponding to the run length, and when the decoded data is a black run, the decoding is provided with a control means for writing black corresponding to the predetermined address. apparatus.
【請求項2】 前記書換手段は、記憶部に対してアドレ
スを指定しながら白データを順次DMA転送するDMA
コントローラである請求項1に記載の復号装置。
2. The rewriting unit sequentially DMA-transfers white data while designating an address to a storage unit.
The decoding device according to claim 1, which is a controller.
【請求項3】 前記記憶部は、記録紙上に印字を行うた
めの記録手段に対して転送するイメージデータを、少な
くとも1ライン分記憶するイメージバッファである請求
項1または2に記載の復号装置を備えたファクシミリ装
置。
3. The decoding device according to claim 1, wherein the storage unit is an image buffer that stores at least one line of image data to be transferred to a recording unit for printing on recording paper. Facsimile equipment equipped.
JP16771395A 1995-07-03 1995-07-03 Decoder and facsimile equipment with same Pending JPH0918719A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16771395A JPH0918719A (en) 1995-07-03 1995-07-03 Decoder and facsimile equipment with same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16771395A JPH0918719A (en) 1995-07-03 1995-07-03 Decoder and facsimile equipment with same

Publications (1)

Publication Number Publication Date
JPH0918719A true JPH0918719A (en) 1997-01-17

Family

ID=15854829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16771395A Pending JPH0918719A (en) 1995-07-03 1995-07-03 Decoder and facsimile equipment with same

Country Status (1)

Country Link
JP (1) JPH0918719A (en)

Similar Documents

Publication Publication Date Title
JPS6118264A (en) Picture processor
JPH0918719A (en) Decoder and facsimile equipment with same
JPH06111012A (en) Image processor
KR0121153B1 (en) Data receiving method and device of a facsimile
JPS61158266A (en) Picture communication device
JP3289933B2 (en) Image transmission device
JPH0515342B2 (en)
JP2869104B2 (en) Facsimile machine with storage function
JP2837581B2 (en) Image scanner reader
JP3120616B2 (en) Image recording device
JP2502800B2 (en) Image communication device
JP2983353B2 (en) High-speed image signal processing system
JP2993143B2 (en) Pattern synthesis coding method
JP2899284B2 (en) Image data encoding device
JP2584781B2 (en) Facsimile machine
JP2735133B2 (en) Facsimile machine
JP3018864B2 (en) Facsimile machine
JP2819912B2 (en) Image data storage method determination method
JPH08317190A (en) Facsimile equipment
JP2003087474A (en) Image communication equipment
KR940017827A (en) Recording speed control device and its operation method
JPH04373252A (en) Picture processor
JPH0438067A (en) Facsimile equipment
JP2002185736A (en) Original image reader
JPS6333972A (en) Picture data control system