JPH09186573A - Semiconductor relay circuit - Google Patents

Semiconductor relay circuit

Info

Publication number
JPH09186573A
JPH09186573A JP7342857A JP34285795A JPH09186573A JP H09186573 A JPH09186573 A JP H09186573A JP 7342857 A JP7342857 A JP 7342857A JP 34285795 A JP34285795 A JP 34285795A JP H09186573 A JPH09186573 A JP H09186573A
Authority
JP
Japan
Prior art keywords
mosfets
relay circuit
light emitting
optical signal
photodiode array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7342857A
Other languages
Japanese (ja)
Inventor
Shuichiro Yamaguchi
周一郎 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP7342857A priority Critical patent/JPH09186573A/en
Publication of JPH09186573A publication Critical patent/JPH09186573A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a relay circuit in which continuous flowing of an overcurrent to a load is prevented. SOLUTION: In the case of limiting a load current, since MOSFETs 3a, 3b reach a high impedance state, a voltage generated between output terminals O1, O2 is increased. A current is supplied to Zener diodes 8a, 8b by the voltage generated between the output terminals O1 and O2, either of over-current display LEDs 10a, 10b is lighted to indicate the overcurrent flowing. In this case, since photo transistors(TRs) 9a, 9b receive an optical signal from a light emitting element 1, the current flowing is made available. On the other hand, when no input signal is given to the light emitting element 1 and the photo TRs 9a, 9b receive no optical signal from the light emitting element 1, no current flowing is made and it is a shut-off state for the relay circuit.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、光結合方式を用い
て入出力間を絶縁した半導体リレー回路に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor relay circuit in which an input and an output are insulated by using an optical coupling method.

【0002】[0002]

【従来の技術】図2は、従来例に係る半導体リレー回路
の全体構成を示す回路図である。この半導体リレー回路
にあっては、入力端子I1,I2間に接続されたLED
等の発光素子1が発生する光信号を、フォトダイオード
アレイ2が受光して光起電力を発生し、フォトダイオー
ドアレイ2の両端に発生した光起電力を出力用のMOS
FET3a,3bのゲート(G)・ソース(S)間に印
加するものである。MOSFET3a,3bの一例とし
ては、Nチャンネルのエンハンスメント型のMOSFE
Tがあり、MOSFET3a,3bのソース(S)同士
は抵抗7a,7bを介して接続されており、MOSFE
T3a,3bのドレイン(D)は出力端子O1,O2に
それぞれ接続されている。このように、2個のMOSF
ET3a,3bを出力端子O1,O2間に逆直列に接続
することにより、AC/DC兼用の半導体リレー回路を
実現できる。
2. Description of the Related Art FIG. 2 is a circuit diagram showing an overall configuration of a semiconductor relay circuit according to a conventional example. In this semiconductor relay circuit, the LED connected between the input terminals I1 and I2
And the like, the photodiode array 2 receives an optical signal generated by the light emitting element 1 to generate a photoelectromotive force, and the photoelectromotive force generated at both ends of the photodiode array 2 is used as an output MOS.
It is applied between the gate (G) and the source (S) of the FETs 3a and 3b. An example of the MOSFETs 3a and 3b is an N-channel enhancement type MOSFE.
T, and the sources (S) of the MOSFETs 3a and 3b are connected to each other via resistors 7a and 7b.
The drains (D) of T3a and 3b are connected to the output terminals O1 and O2, respectively. In this way, two MOSF
By connecting the ETs 3a and 3b in inverse series between the output terminals O1 and O2, it is possible to realize a semiconductor relay circuit that also serves as AC / DC.

【0003】フォトダイオードアレイ2の両端に発生し
た光起電力は、インピーダンス素子としての抵抗5及び
抵抗7aを介してMOSFET3aのゲート(G)・ソ
ース(S)間に印加され、抵抗5及び抵抗7bを介して
MOSFET3bのゲート(G)・ソース(S)間に印
加される。MOSFET3a,3bのゲート(G)に
は、デプレッション型のMOSFET(あるいはJFE
TまたはSIT)より成る制御トランジスタ4のドレイ
ン(D)が接続され、MOSFET3aのソース(S)
には、抵抗7aを介して制御トランジスタ4のソース
(S)が接続され、MOSFET3bのソース(S)に
は、抵抗7bを介して制御トランジスタ4のソース
(S)が接続されている。また、制御トランジスタ4の
ゲート(G)及びソース(S)は、図2に示すようにバ
イアス用の抵抗5の両端に接続されている。
Photovoltaic power generated at both ends of the photodiode array 2 is applied between the gate (G) and the source (S) of the MOSFET 3a via the resistor 5 and the resistor 7a as an impedance element, and the resistor 5 and the resistor 7b. Is applied between the gate (G) and the source (S) of the MOSFET 3b via. The gates (G) of the MOSFETs 3a and 3b have depletion type MOSFETs (or JFEs).
The drain (D) of the control transistor 4 composed of T or SIT) is connected to the source (S) of the MOSFET 3a.
Is connected to the source (S) of the control transistor 4 via the resistor 7a, and the source (S) of the MOSFET 3b is connected to the source (S) of the control transistor 4 via the resistor 7b. The gate (G) and the source (S) of the control transistor 4 are connected to both ends of the bias resistor 5 as shown in FIG.

【0004】発光素子1に入力信号が印加されて、フォ
トダイオードアレイ2の両端に光起電力が発生すると、
制御トランジスタ4のドレイン(D)・ソース(S)間
と抵抗5を介して光電流が流れ、抵抗5の両端に電圧が
発生する。この電圧により、制御用トランジスタ4が高
インピーダンス状態にバイアスされるので、MOSFE
T3a,3bのゲート(G)・ソース(S)間に光起電
力が印加されて、MOSFET3a,3bがオン状態と
なる。
When an input signal is applied to the light emitting element 1 and a photoelectromotive force is generated at both ends of the photodiode array 2,
A photocurrent flows between the drain (D) and the source (S) of the control transistor 4 and through the resistor 5, and a voltage is generated across the resistor 5. This voltage biases the control transistor 4 into a high impedance state, so that the MOSFE
Photovoltaic force is applied between the gate (G) and the source (S) of T3a and 3b, and the MOSFETs 3a and 3b are turned on.

【0005】なお、フォトダイオードアレイ2の直列個
数は、MOSFET3a,3bのスレッショルド電圧を
越える電圧を発生するに足る個数に選定されている。
The number of photodiode arrays 2 connected in series is selected to be sufficient to generate a voltage exceeding the threshold voltage of MOSFETs 3a and 3b.

【0006】発光素子1への入力信号が遮断されると、
フォトダイオードアレイ2の両端の光起電力が消失して
抵抗5の両端の電圧が消失するので、デプレッション型
の制御用トランジスタ4は低インピーダンス状態に戻
り、MOSFET3a,3bのゲート(G)・ソース
(S)間の蓄積電荷を放電させることにより、MOSF
ET3a,3bはオフ状態となる。
When the input signal to the light emitting element 1 is cut off,
Since the photoelectromotive force at both ends of the photodiode array 2 disappears and the voltage at both ends of the resistor 5 disappears, the depletion type control transistor 4 returns to the low impedance state, and the gate (G) -source (of the MOSFETs 3a and 3b (source)). By discharging the accumulated charge between S),
The ETs 3a and 3b are turned off.

【0007】なお、バイアス用の抵抗5と並列に定電圧
素子を接続し、抵抗5の両端に生じる電位差が所定電圧
以上に上昇しないようにしている。ここでは、定電圧素
子として、ゲート(G)とドレイン(D)を共通接続し
たエンハンスメント型のMOSFET6を用いており、
抵抗5の両端に生じる電位差はMOSFET6のスレッ
ショルド電圧以上に上昇しないようになっている。
A constant voltage element is connected in parallel with the bias resistor 5 so that the potential difference across the resistor 5 does not rise above a predetermined voltage. Here, an enhancement type MOSFET 6 in which a gate (G) and a drain (D) are commonly connected is used as a constant voltage element,
The potential difference across the resistor 5 does not rise above the threshold voltage of the MOSFET 6.

【0008】また、MOSFET3a,3bがオン状態
のとき、出力端子O1,O2間に流れる負荷電流によっ
て抵抗7a,7bの両端に電圧が発生し、その電圧があ
る値を超えると、NPNトランジスタ11a,11bの
ベース(B)に電流が流れ、NPNトランジスタ11
a,11bが動作してMOSFET3a,3bのゲート
(G)・ソース(S)間の蓄積電荷を放電させ、MOS
FET3a,3bを高インピーダンス状態として、出力
端子O1,O2間に流れる負荷電流を制限するようにな
っている。
When the MOSFETs 3a and 3b are in the ON state, a load current flowing between the output terminals O1 and O2 generates a voltage across the resistors 7a and 7b. When the voltage exceeds a certain value, the NPN transistor 11a, A current flows through the base (B) of 11b, and the NPN transistor 11
a, 11b operate to discharge the accumulated charge between the gate (G) and the source (S) of the MOSFETs 3a, 3b, and
The FETs 3a and 3b are set to a high impedance state to limit the load current flowing between the output terminals O1 and O2.

【0009】[0009]

【発明が解決しようとする課題】ところが、上述のよう
な構成の半導体リレー回路においては、負荷電流の上限
値は抵抗7a,7bの値によって決まってしまい、サー
ジ等の瞬時過電流に対しては有効であるが、結線ミス等
による負荷電流の過電流に関しては上限の電流が流れ続
け、負荷側の回路を破壊するという問題があった。
However, in the semiconductor relay circuit having the above-described structure, the upper limit value of the load current is determined by the values of the resistors 7a and 7b, and the instantaneous overcurrent such as surge is prevented. Although effective, there is a problem that the upper limit current continues to flow with respect to the overcurrent of the load current due to a wiring mistake or the like, and the circuit on the load side is destroyed.

【0010】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、負荷側に過電流が流
れ続けるのを防止する半導体リレー回路を提供すること
にある。
The present invention has been made in view of the above points, and an object thereof is to provide a semiconductor relay circuit which prevents an overcurrent from continuing to flow to the load side.

【0011】[0011]

【課題を解決するための手段】請求項1記載の発明は、
入力信号に応答して光信号を発生する発光素子と、前記
光信号を受光して光起電力を発生するフォトダイオード
アレイと、該フォトダイオードアレイと直列的に接続さ
れたインピーダンス素子と、前記光起電力を前記インピ
ーダンス素子を介してゲート・ソース間に印加されて第
1のインピーダンス状態から第2のインピーダンス状態
に変化する2つの出力用のMOSFETと、2つの該M
OSFETのゲート・ソース間にそれぞれ通電電極が接
続され、前記インピーダンス素子と前記フォトダイオー
ドアレイとの接続点に制御電極が接続されて、前記フォ
トダイオードアレイによる光起電力の発生時に前記イン
ピーダンス素子の両端に生じる電圧にて高インピーダン
ス状態にバイアスされるデプレッション型の制御トラン
ジスタと、2つの前記MOSFETのソース間に直列的
に挿入された負荷電流検出用の抵抗と、該抵抗の両端に
生じる電圧が所定値以上になるとオン状態になるトラン
ジスタとを有して成り、該トランジスタがオン状態にな
ることにより2つのの前記MOSFETのゲート・ソー
ス間の蓄積電荷を放電させて負荷電流を制限するように
した半導体リレー回路において、前記MOSFETに並
列に、ツェナーダイオードと前記発光素子からの光信号
を受光するフォトトランジスタと過電流表示用のLED
とを直列的に設けたことを特徴とするものである。
According to the first aspect of the present invention,
A light-emitting element that generates an optical signal in response to an input signal; a photodiode array that receives the optical signal and generates a photoelectromotive force; an impedance element that is connected in series with the photodiode array; Electromotive force is applied between the gate and the source through the impedance element to change two output impedances from the first impedance state to the second impedance state, and two output MOSFETs.
A current-carrying electrode is connected between the gate and the source of the OSFET, and a control electrode is connected to a connection point between the impedance element and the photodiode array so that both ends of the impedance element are generated when a photovoltaic force is generated by the photodiode array. A depletion type control transistor biased to a high impedance state by a voltage generated in the MOSFET, a resistor for detecting a load current inserted in series between the sources of the two MOSFETs, and a voltage generated across both ends of the resistor are predetermined. And a transistor which is turned on when the value is equal to or more than a value, and when the transistor is turned on, the charge accumulated between the gate and the source of the two MOSFETs is discharged to limit the load current. In a semiconductor relay circuit, a Zener is connected in parallel with the MOSFET. Phototransistor and LED overcurrent indication for receiving diode and the optical signal from the light emitting element
And are provided in series.

【0012】[0012]

【発明の実施の形態】以下、本発明の一実施形態につい
て図面に基づき説明する。図1は、本発明の一実施形態
に係る半導体リレー回路の全体構成を示す回路図であ
る。本実施形態に係る半導体リレー回路は、図2に示す
半導体リレー回路において、出力端子O1,O2間のM
OSFET3a,3bに並列に、ツェナーダイオード8
a,8bと、発光素子1からの光信号を受光するフォト
トランジスタ9a,9bと、逆並列に接続した過電流表
示用のLED10a,10bを直列的に設けた構成であ
る。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing the overall configuration of a semiconductor relay circuit according to an embodiment of the present invention. The semiconductor relay circuit according to the present embodiment is the same as the semiconductor relay circuit shown in FIG.
Zener diode 8 is connected in parallel to OSFETs 3a and 3b.
a, 8b, phototransistors 9a, 9b for receiving an optical signal from the light emitting element 1, and LEDs 10a, 10b for anti-current display connected in antiparallel are provided in series.

【0013】以下、本実施形態の動作について説明す
る。先ず、負荷電流が小さいときには、従来例に示した
ように、NPNトランジスタ11a,11bは遮断状態
であるので、出力端子O1,O2間は導通し、負荷電流
が大きいときには、負荷電流検出用の抵抗7a,7bの
両端に生じる電圧が増大し、NPNトランジスタ11
a,11bのベース(B)に電流が流れ、NPNトラン
ジスタ11a,11bが動作して出力用のMOSFET
3a,3bのゲート(G)の蓄積電荷を放電させ、MO
SFET3a,3bを高インピーダンス状態として、出
力端子O1,O2間に流れる負荷電流を制限するように
なっている。
The operation of this embodiment will be described below. First, when the load current is small, the NPN transistors 11a and 11b are in the cut-off state as shown in the conventional example. Therefore, the output terminals O1 and O2 are electrically connected, and when the load current is large, the load current detection resistor is used. The voltage generated at both ends of 7a and 7b increases, and the NPN transistor 11
A current flows through the bases (B) of a and 11b, and the NPN transistors 11a and 11b operate to output MOSFETs.
The accumulated charges in the gates (G) of 3a and 3b are discharged, and MO
The SFETs 3a and 3b are set in a high impedance state to limit the load current flowing between the output terminals O1 and O2.

【0014】そして、負荷電流を制限している場合は、
MOSFET3a,3bは高インピーダンス状態となる
ので、出力端子O1,O2間に発生する電圧は上昇す
る。この出力端子O1,O2間に発生する電圧により、
ツェナーダイオード8a,8bに電流が流れ、過電流表
示用のLED10a,10bのいずれか一方を光らせ
て、過電流が流れていることを表示する。
When the load current is limited,
Since the MOSFETs 3a and 3b are in a high impedance state, the voltage generated between the output terminals O1 and O2 rises. By the voltage generated between the output terminals O1 and O2,
A current flows through the Zener diodes 8a and 8b, and one of the LEDs 10a and 10b for indicating the overcurrent is illuminated to indicate that the overcurrent is flowing.

【0015】このとき、フォトトランジスタ9a,9b
は発光素子1から光信号を受光しているため電流を流す
ことは可能となっている。それに対して、発光素子1へ
の入力信号がなく、フォトトランジスタ9a,9bが発
光素子1から光信号を受光していないときは電流を流す
ことはできず、リレー回路としては遮断状態となる。
At this time, the phototransistors 9a and 9b
Since an optical signal is received from the light emitting element 1, it is possible to pass a current. On the other hand, when there is no input signal to the light emitting element 1 and the phototransistors 9a and 9b do not receive the optical signal from the light emitting element 1, the current cannot flow and the relay circuit is in the cutoff state.

【0016】従って、本実施形態においては、過電流が
流れたときにLEDにより使用者が容易に知ることがで
き、これにより負荷電流を切ることによって負荷側の回
路の破壊を防止することができる。
Therefore, in the present embodiment, the user can easily know when an overcurrent flows by the LED, and by doing this, the load side circuit can be prevented from being broken by cutting off the load current. .

【0017】なお、本実施形態においては、瞬時の過電
流が流れたときに負荷側の回路が破壊されるのを防止す
るためにNPNトランジスタ11a,11bを設けた
が、これに限定される必要はなく、PNPトランジスタ
を用いても良い。
In the present embodiment, the NPN transistors 11a and 11b are provided in order to prevent the load side circuit from being destroyed when an instantaneous overcurrent flows, but the present invention is not limited to this. Alternatively, a PNP transistor may be used.

【0018】[0018]

【発明の効果】請求項1記載の発明は、入力信号に応答
して光信号を発生する発光素子と、光信号を受光して光
起電力を発生するフォトダイオードアレイと、フォトダ
イオードアレイと直列的に接続されたインピーダンス素
子と、光起電力をインピーダンス素子を介してゲート・
ソース間に印加されて第1のインピーダンス状態から第
2のインピーダンス状態に変化する2つの出力用のMO
SFETと、2つのMOSFETのゲート・ソース間に
それぞれ通電電極が接続され、インピーダンス素子とフ
ォトダイオードアレイとの接続点に制御電極が接続され
て、フォトダイオードアレイによる光起電力の発生時に
インピーダンス素子の両端に生じる電圧にて高インピー
ダンス状態にバイアスされるデプレッション型の制御ト
ランジスタと、2つのMOSFETのソース間に直列的
に挿入された負荷電流検出用の抵抗と、抵抗の両端に生
じる電圧が所定値以上になるとオン状態になるトランジ
スタとを有して成り、トランジスタがオン状態になるこ
とにより2つののMOSFETのゲート・ソース間の蓄
積電荷を放電させて負荷電流を制限するようにした半導
体リレー回路において、MOSFETに並列に、ツェナ
ーダイオードと発光素子からの光信号を受光するフォト
トランジスタと過電流表示用のLEDとを直列的に設け
たので、過電流が流れたときにLEDにより使用者に知
らせ、これにより負荷電流を切ることができ、負荷側に
過電流が流れ続けるのを防止する半導体リレー回路を提
供することができた。
According to the first aspect of the present invention, a light emitting element that generates an optical signal in response to an input signal, a photodiode array that receives the optical signal and generates a photoelectromotive force, and a series of the photodiode array are provided. Gate connected to the impedance element and the photovoltaic element through the impedance element.
Two output MOs that are applied between the sources and change from the first impedance state to the second impedance state
Current-carrying electrodes are respectively connected between the SFET and the gates and sources of the two MOSFETs, and control electrodes are connected to a connection point between the impedance element and the photodiode array, so that when the photovoltaic array generates a photoelectromotive force, A depletion type control transistor that is biased to a high impedance state by the voltage generated at both ends, a load current detection resistor inserted in series between the sources of two MOSFETs, and a voltage generated at both ends of the resistor has a predetermined value. A semiconductor relay circuit configured to have a transistor that is turned on when the above condition occurs, and discharge a stored charge between the gate and source of two MOSFETs to limit a load current when the transistor is turned on. In parallel with the MOSFET, the Zener diode and Since the phototransistor for receiving the optical signal from the element and the LED for displaying the overcurrent are provided in series, the user is notified by the LED when the overcurrent flows, whereby the load current can be cut off. It has been possible to provide a semiconductor relay circuit that prevents an overcurrent from continuing to flow to the load side.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態に係る半導体リレー回路の
全体構成を示す回路図である。
FIG. 1 is a circuit diagram showing an overall configuration of a semiconductor relay circuit according to an embodiment of the present invention.

【図2】従来例に係る半導体リレー回路の全体構成を示
す回路図である。
FIG. 2 is a circuit diagram showing an overall configuration of a semiconductor relay circuit according to a conventional example.

【符号の説明】 1 発光素子 2 フォトダイオードアレイ 3a,3b,6 MOSFET 4 制御トランジスタ 5,7a,7b 抵抗 8a,8b ツェナーダイオード 9a,9b フォトトランジスタ 10a,10b LED 11a,11b NPNトランジスタ I1,I2 入力端子 O1,O2 出力端子[Description of Reference Signs] 1 light emitting element 2 photodiode array 3a, 3b, 6 MOSFET 4 control transistor 5, 7a, 7b resistor 8a, 8b Zener diode 9a, 9b phototransistor 10a, 10b LED 11a, 11b NPN transistor I1, I2 input Terminals O1, O2 output terminals

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 入力信号に応答して光信号を発生する発
光素子と、前記光信号を受光して光起電力を発生するフ
ォトダイオードアレイと、該フォトダイオードアレイと
直列的に接続されたインピーダンス素子と、前記光起電
力を前記インピーダンス素子を介してゲート・ソース間
に印加されて第1のインピーダンス状態から第2のイン
ピーダンス状態に変化する2つの出力用のMOSFET
と、2つの該MOSFETのゲート・ソース間にそれぞ
れ通電電極が接続され、前記インピーダンス素子と前記
フォトダイオードアレイとの接続点に制御電極が接続さ
れて、前記フォトダイオードアレイによる光起電力の発
生時に前記インピーダンス素子の両端に生じる電圧にて
高インピーダンス状態にバイアスされるデプレッション
型の制御トランジスタと、2つの前記MOSFETのソ
ース間に直列的に挿入された負荷電流検出用の抵抗と、
該抵抗の両端に生じる電圧が所定値以上になるとオン状
態になるトランジスタとを有して成り、該トランジスタ
がオン状態になることにより2つのの前記MOSFET
のゲート・ソース間の蓄積電荷を放電させて負荷電流を
制限するようにした半導体リレー回路において、前記M
OSFETに並列に、ツェナーダイオードと前記発光素
子からの光信号を受光するフォトトランジスタと過電流
表示用のLEDとを直列的に設けたことを特徴とする半
導体リレー回路。
1. A light emitting element that generates an optical signal in response to an input signal, a photodiode array that receives the optical signal and generates a photoelectromotive force, and an impedance that is connected in series with the photodiode array. Element and two MOSFETs for output that apply the photovoltaic force between the gate and the source through the impedance element to change from the first impedance state to the second impedance state
A current-carrying electrode is connected between the gate and the source of each of the two MOSFETs, and a control electrode is connected to a connection point between the impedance element and the photodiode array, and when a photoelectromotive force is generated by the photodiode array, A depletion type control transistor biased to a high impedance state by a voltage generated across the impedance element, and a load current detection resistor inserted in series between the sources of the two MOSFETs,
A MOSFET that is turned on when a voltage generated across the resistor exceeds a predetermined value, and the two MOSFETs are turned on when the transistor is turned on.
In the semiconductor relay circuit configured to discharge the accumulated charge between the gate and the source of the device to limit the load current,
A semiconductor relay circuit comprising a Zener diode, a phototransistor for receiving an optical signal from the light emitting element, and an LED for overcurrent display, which are provided in series in parallel with the OSFET.
JP7342857A 1995-12-28 1995-12-28 Semiconductor relay circuit Withdrawn JPH09186573A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7342857A JPH09186573A (en) 1995-12-28 1995-12-28 Semiconductor relay circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7342857A JPH09186573A (en) 1995-12-28 1995-12-28 Semiconductor relay circuit

Publications (1)

Publication Number Publication Date
JPH09186573A true JPH09186573A (en) 1997-07-15

Family

ID=18357035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7342857A Withdrawn JPH09186573A (en) 1995-12-28 1995-12-28 Semiconductor relay circuit

Country Status (1)

Country Link
JP (1) JPH09186573A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100614693B1 (en) * 2004-07-21 2006-08-22 진옥상 Output Stage Protection Circuit
US8274450B2 (en) 2003-05-30 2012-09-25 International Rectifier Corporation Current sensing bi-directional switch and plasma display driver circuit
CN111313363A (en) * 2020-03-11 2020-06-19 贵州航天电器股份有限公司 Overcurrent protection relay

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8274450B2 (en) 2003-05-30 2012-09-25 International Rectifier Corporation Current sensing bi-directional switch and plasma display driver circuit
KR100614693B1 (en) * 2004-07-21 2006-08-22 진옥상 Output Stage Protection Circuit
CN111313363A (en) * 2020-03-11 2020-06-19 贵州航天电器股份有限公司 Overcurrent protection relay

Similar Documents

Publication Publication Date Title
US4429339A (en) AC Transistor switch with overcurrent protection
US6339236B1 (en) Light responsive semiconductor switch with shorted load protection
US4931778A (en) Circuitry for indicating the presence of an overload or short circuit in solid state relay circuits
JPS6126321A (en) Electronic control circuit having input/output terminals
US6545515B2 (en) Semiconductor switch having a voltage detection function
US5136280A (en) Switch status indicator and self tester
US4924344A (en) Circuitry for protection against electromotively-induced voltage transients in solid state relay circuits
JP4256476B2 (en) Power device with short circuit detector
JPH09186573A (en) Semiconductor relay circuit
KR940022929A (en) Optical coupler device
JPH0879041A (en) Optical semiconductor relay, controller using the same, power supply device and terminal equipment changeover device
US6680641B1 (en) Bidirectional bipolar transistor switch arrangement
JPH0946191A (en) Integrated comparator circuit
JP3498694B2 (en) Photoresponsive semiconductor switch
US4916572A (en) Circuitry for protecting against load voltage transients in solid state relay circuits
JP2521663B2 (en) Semiconductor relay circuit
JP3637749B2 (en) Semiconductor relay
JP3837372B2 (en) Semiconductor relay
JPH08308116A (en) Circuit device with reverse-current blocking circuit
JP3564235B2 (en) Semiconductor relay circuit
JPH10233669A (en) Semiconductor relay
JPH09181585A (en) Semiconductor relay circuit
KR970031137A (en) Overcurrent Protection Circuit of Power Semiconductor Transistor
JP2000252514A (en) Semiconductor relay
EP1410506B1 (en) A bidirectional bipolar transistor switch arrangement

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030304