JPH09186105A - Semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing methodInfo
- Publication number
- JPH09186105A JPH09186105A JP8283645A JP28364596A JPH09186105A JP H09186105 A JPH09186105 A JP H09186105A JP 8283645 A JP8283645 A JP 8283645A JP 28364596 A JP28364596 A JP 28364596A JP H09186105 A JPH09186105 A JP H09186105A
- Authority
- JP
- Japan
- Prior art keywords
- refractory metal
- film
- metal film
- heat treatment
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に半導体基板の拡散層やポリシリコン電極
等の表面に自己整合的に高融点金属のシリサイド層を形
成する方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of forming a refractory metal silicide layer in a self-aligned manner on the surface of a diffusion layer of a semiconductor substrate or a polysilicon electrode.
【0002】[0002]
【従来の技術】半導体素子の微細化や高密度化に伴い、
現在では0.15〜0.25μmの寸法基準で設計され
たメモリデバイスやロジックデバイス等の超高集積化の
半導体装置が提供されている。このような半導体装置の
高集積化に伴い、ゲート電極長や拡散層幅の縮小や、こ
れらの膜厚の低減が要求されるようになる。ところが、
これらゲート電極長や拡散層幅の縮小や膜厚の低減は、
必然的にこれらの電気抵抗の増加をまねき、回路の遅延
に大きな影響をおよぼすことになる。そこで、微細化さ
れた素子においては、ポリシリコンで形成されたゲート
電極や、単結晶シリコン基板の拡散層の表面領域にシリ
サイド層を形成して低抵抗化を図っている。このシリサ
イド層は、特に高融点金属を用いたシリサイド層を自己
整合により形成するサリサイド化技術により形成され
る。2. Description of the Related Art With the miniaturization and high density of semiconductor elements,
Currently, ultra-highly integrated semiconductor devices such as memory devices and logic devices designed on the basis of a size of 0.15 to 0.25 μm are provided. As such a semiconductor device is highly integrated, it is required to reduce the gate electrode length, the diffusion layer width, and the film thickness thereof. However,
These gate electrode length, diffusion layer width reduction and film thickness reduction are
Inevitably, it causes an increase in these electric resistances, which greatly affects the delay of the circuit. Therefore, in the miniaturized element, a silicide layer is formed in the surface region of the gate electrode formed of polysilicon or the diffusion layer of the single crystal silicon substrate to reduce the resistance. This silicide layer is formed by a salicide technique in which a silicide layer using a refractory metal is formed by self-alignment.
【0003】図17及び図18はこのようなシリサイド
層の製造方法の一例を工程順に示す断面図である。先
ず、図17(a)のように、シリコン基板101の所定
の領域にLOCOS法により素子分離絶縁膜102が形
成される。また、シリコン基板101の素子領域にはチ
ャネルストッパ用の不純物がイオン注入され、その上で
熱酸化法によりゲート絶縁膜103が形成される。次い
で、CVD法により全面に膜厚150nm程度のポリシ
リコン膜が形成され、リン等の不純物がドープされて低
抵抗化される。その後、フォトリソグラフィ技術により
パターン形成し、ゲート電極104が形成される。しか
る上で、CVD法により全面にシリコン酸化膜が堆積さ
れ、かつ異方性エッチングによりこのシリコン酸化膜を
エッチングすることで、ゲート電極104の側面にスペ
ーサ105が形成される。そして、シリコン基板101
に対して砒素やボロン等の不純物がイオン注入され、8
00ないし1000℃の熱処理によりソース・ドレイン
領域としての拡散層106が形成される。17 and 18 are sectional views showing an example of a method of manufacturing such a silicide layer in the order of steps. First, as shown in FIG. 17A, the element isolation insulating film 102 is formed in a predetermined region of the silicon substrate 101 by the LOCOS method. Impurities for channel stopper are ion-implanted into the element region of the silicon substrate 101, and the gate insulating film 103 is formed thereon by thermal oxidation. Then, a polysilicon film having a thickness of about 150 nm is formed on the entire surface by the CVD method, and impurities such as phosphorus are doped to reduce the resistance. After that, pattern formation is performed by the photolithography technique to form the gate electrode 104. Then, a silicon oxide film is deposited on the entire surface by the CVD method, and the silicon oxide film is etched by anisotropic etching to form the spacer 105 on the side surface of the gate electrode 104. Then, the silicon substrate 101
Impurities such as arsenic and boron are ion-implanted to
Diffusion layers 106 as source / drain regions are formed by heat treatment at 00 to 1000 ° C.
【0004】次いで、図17(b)のように、スパッタ
法により全面に50nm程度の膜厚のチタン膜107が
形成される。そして、常圧の窒素雰囲気中でランプアニ
ール装置等を用いて600から650℃の温度で30秒
から60秒間の熱処理が行われる。これにより、チタン
膜107は窒素が拡散されて窒化チタン膜108とな
り、かつゲート電極104や拡散層106等のシリコン
に接触されている領域でシリサイド化反応が行われ、図
17(c)のように、その界面にチタンシリサイド層1
09が形成される。このチタンシリサイド層109は、
60μΩ・cm程度の電気抵抗率の高い結晶構造のC4
9構造チタンシリサイド層である。Next, as shown in FIG. 17B, a titanium film 107 having a thickness of about 50 nm is formed on the entire surface by a sputtering method. Then, heat treatment is carried out at a temperature of 600 to 650 ° C. for 30 seconds to 60 seconds using a lamp annealing device or the like in a nitrogen atmosphere at atmospheric pressure. As a result, nitrogen is diffused in the titanium film 107 to become a titanium nitride film 108, and a silicidation reaction is performed in a region in contact with silicon such as the gate electrode 104 and the diffusion layer 106, as shown in FIG. 17C. And the titanium silicide layer 1 on the interface
09 is formed. This titanium silicide layer 109 is
C4 with a crystal structure with a high electrical resistivity of about 60 μΩ · cm
It is a 9-structure titanium silicide layer.
【0005】しかる後、図18(a)のように、アンモ
ニア水溶液と過酸化水素水の混合した化学薬液でシリサ
イド化されていない窒化チタン膜108をエッチング除
去する。これにより、前記チタンシリサイド層109の
みがシリコンの表面に残される。さらに、常圧の窒素雰
囲気中で850℃程度の第2の熱処理を60秒程度行う
と、図18(b)のように、前記したC49構造のチタ
ンシリサイド層109は、20μΩ・cm程度の電気抵
抗率の低い結晶構造のC54構造のチタンシリサイド層
111に変えられる。After that, as shown in FIG. 18A, the titanium nitride film 108 which is not silicidized is removed by etching with a chemical liquid mixture of an aqueous ammonia solution and a hydrogen peroxide solution. As a result, only the titanium silicide layer 109 is left on the surface of silicon. Further, when the second heat treatment at about 850 ° C. is performed for about 60 seconds in a nitrogen atmosphere at atmospheric pressure, the titanium silicide layer 109 having the C49 structure described above has an electrical conductivity of about 20 μΩ · cm as shown in FIG. 18B. It can be changed to a titanium silicide layer 111 having a C54 structure having a low resistivity crystalline structure.
【0006】ここで、前記チタンシリサイド層109の
形成を窒素雰囲気で行うのは次の理由による。チタンと
シリコンのシリサイド反応においては、拡散種はシリコ
ンである。ここで、シリコンは拡散によって素子分離絶
縁膜102等の酸化膜上にも拡散され、この酸化膜上に
まで拡散されたシリコンがチタンと反応すると、酸化膜
の上にもチタンシリサイド層が形成されてしまい、酸化
膜による絶縁が不良となり、いわゆるオーバーグロース
が発生される。これを防止するためには、窒素雰囲気で
の熱処理を行うことにより、チタンと窒素が反応して窒
化チタンを形成させる。この窒化チタンの反応温度はシ
リサイド反応温度よりも低いため、酸化膜上のチタンは
窒化チタンの成膜に消費され、シリコンと反応しなくな
り、前記したチタンシリサイド層が形成されない。これ
により、シリコン領域にのみ自己整合的にチタンシリサ
イド層を形成することが可能となる。The reason why the titanium silicide layer 109 is formed in a nitrogen atmosphere is as follows. In the silicide reaction of titanium and silicon, the diffusion species is silicon. Here, silicon is diffused also on the oxide film such as the element isolation insulating film 102, and when the silicon diffused on the oxide film reacts with titanium, a titanium silicide layer is formed also on the oxide film. As a result, insulation due to the oxide film becomes defective and so-called overgrowth occurs. In order to prevent this, heat treatment is performed in a nitrogen atmosphere so that titanium reacts with nitrogen to form titanium nitride. Since the reaction temperature of this titanium nitride is lower than the silicide reaction temperature, the titanium on the oxide film is consumed in the film formation of titanium nitride, does not react with silicon, and the above titanium silicide layer is not formed. This allows the titanium silicide layer to be formed in a self-aligned manner only in the silicon region.
【0007】このようなオーバーグロースを防止したチ
タンシリサイド層の形成を助長する製造方法としては、
例えば、特開平3−73533号公報に記載の技術を利
用することも可能である。この製造方法は、図17
(a)で説明した工程と同様に、図19(a)のよう
に、シリコン基板101に素子分離絶縁膜102、ゲー
ト酸化膜103、ゲート電極104、ストッパ105を
形成した後、図19(b)のように、全面に20nm程
度のチタン膜107と、窒化チタン膜108とを積層状
態で形成する。しかる上で、窒素雰囲気の熱処理を行
い、図19(c)のように、シリコンとチタン膜107
との界面にチタンシリサイド層109を形成する。その
後は、図20(a)及び(b)に示すように、窒化チタ
ン膜108と窒素が含有されたチタン膜107を除去
し、第2の熱処理を行ってC49構造をC54構造のチ
タンシリサイド層111に変えることで、チタンシリサ
イド層が形成される。As a manufacturing method for promoting the formation of the titanium silicide layer which prevents such overgrowth,
For example, it is possible to use the technique described in Japanese Patent Laid-Open No. 3-73533. This manufacturing method is shown in FIG.
Similar to the process described in FIG. 19A, after the element isolation insulating film 102, the gate oxide film 103, the gate electrode 104, and the stopper 105 are formed on the silicon substrate 101, as shown in FIG. ), A titanium film 107 having a thickness of about 20 nm and a titanium nitride film 108 are formed in a stacked state on the entire surface. Then, heat treatment is performed in a nitrogen atmosphere, and the silicon and titanium films 107 are formed as shown in FIG.
A titanium silicide layer 109 is formed at the interface with. After that, as shown in FIGS. 20A and 20B, the titanium nitride film 108 and the titanium film 107 containing nitrogen are removed, and a second heat treatment is performed to change the C49 structure to the C54 structure titanium silicide layer. By changing to 111, a titanium silicide layer is formed.
【0008】この公報に記載された製造方法では、チタ
ン膜107の上に窒化チタン膜108が存在しており、
その上で窒素雰囲気での熱処理を行っているため、チタ
ン膜107の表面にチタン酸化物が形成されることはな
く、層抵抗が低抵抗化できるという利点があり、さらに
チタン膜107に対して窒化チタン膜108から窒素を
供給し易くなり、前記したオーバーグロースを有効に防
止することが可能となる。In the manufacturing method described in this publication, the titanium nitride film 108 is present on the titanium film 107,
Since heat treatment is performed in a nitrogen atmosphere on top of that, there is an advantage that titanium oxide is not formed on the surface of the titanium film 107, and the layer resistance can be reduced. It becomes easier to supply nitrogen from the titanium nitride film 108, and it becomes possible to effectively prevent the above-mentioned overgrowth.
【0009】[0009]
【発明が解決しようとする課題】このような従来の製造
方法では、自己整合的にチタンシリサイド層を形成する
には有効であるが、半導体装置の微細化に伴いチタンシ
リサイド層の薄膜化を図った場合に、チタンシリサイド
層が好適に製造できないことがあるという問題が生じ
る。すなわち、半導体装置の微細化に伴い、チタンシリ
サイド層を形成するためのチタン膜も薄膜化が要求され
る。ここで、チタン膜を薄膜化すると、チタンにおける
窒化反応とシリサイド反応とが競合し易くなる。特に、
シリコンに砒素不純物が存在される場合には、シリサイ
ド反応速度が低下され、相対的に窒化反応が増加され、
その結果としてシリサイド層の厚さが極端に減少され
る。また、場合によってはチタンが全て窒化反応に消費
され、シリサイド層が形成されない場合も生じてしま
う。The conventional manufacturing method as described above is effective in forming the titanium silicide layer in a self-aligned manner, but the titanium silicide layer is made thinner as the semiconductor device becomes finer. In that case, there is a problem that the titanium silicide layer may not be manufactured appropriately. That is, with the miniaturization of semiconductor devices, it is required to reduce the thickness of the titanium film for forming the titanium silicide layer. Here, if the titanium film is thinned, the nitriding reaction and the silicide reaction in titanium are likely to compete with each other. Especially,
When arsenic impurities are present in silicon, the silicide reaction rate is reduced and the nitriding reaction is relatively increased.
As a result, the thickness of the silicide layer is extremely reduced. In some cases, titanium is entirely consumed in the nitriding reaction, and the silicide layer may not be formed.
【0010】また、チタンシリサイド層の形成を窒素雰
囲気で行うときには、シリサイドプロセスに必要とされ
る相転移への影響を考慮する必要もある。すなわち、図
21にC49構造からC54構造への構造相転移温度の
チタン膜厚依存性を示す。同図から判るように、30n
m以下の膜厚では、窒化反応によりチタン中の窒素濃度
が増加して相転移温度が上昇される。このため、チタン
シリサイド層を形成した後に、低抵抗化を図るための第
2の熱処理温度が高温度化され、この高温度処理によっ
て既に形成されているソース・ドレイン領域等の拡散層
に影響を与え、素子特性を劣化させる原因となる。ま
た、シリサイド層の凝集反応との温度マージンを低下さ
せることにもなる。When the titanium silicide layer is formed in a nitrogen atmosphere, it is necessary to consider the effect on the phase transition required for the silicide process. That is, FIG. 21 shows the titanium film thickness dependence of the structural phase transition temperature from the C49 structure to the C54 structure. As you can see from the figure, 30n
With a film thickness of m or less, the nitrogen concentration in titanium increases due to the nitriding reaction, and the phase transition temperature rises. Therefore, after the titanium silicide layer is formed, the second heat treatment temperature for lowering the resistance is raised, and the diffusion layers such as the source / drain regions already formed by this high temperature treatment are affected. And cause deterioration of device characteristics. It also reduces the temperature margin with the agglomeration reaction of the silicide layer.
【0011】本発明の目的は、オーバーグロースを防止
する一方で、微細な素子に対する高融点金属シリサイド
層の形成を可能とし、かつ高温熱処理による素子の特性
劣化を防止することを可能とした半導体装置の製造方法
を提供することにある。It is an object of the present invention to prevent overgrowth while enabling the formation of a refractory metal silicide layer on a fine element and preventing deterioration of element characteristics due to high temperature heat treatment. It is to provide a manufacturing method of.
【0012】[0012]
【課題を解決するための手段】本発明の半導体装置の製
造方法は、シリコン表面に第1の高融点金属膜を被着
し、その上に同一材料でかつ窒素を含む第2の高融点金
属膜を形成し、その上で熱処理してシリコンと第1の高
融点金属膜との界面に高融点金属シリサイド層を形成す
る工程を含んでおり、かつこの熱処理を窒素原子を含ま
ない雰囲気で行うことを特徴とする。また、本発明で
は、第2の高融点金属膜の形成として、第1の高融点金
属膜に対して窒素をイオン注入により導入する工程が採
用できる。ここで、本発明においては、次のような形態
が採用できる。すなわち、第1の高融点金属膜の形成
と、窒素を含む第2高融点金属膜の形成、さらには熱処
理を同一装置の不活性ガス雰囲気或いは真空雰囲気で行
う。また、第1の高融点金属膜を被着した後に、この第
1の高融点金属膜の上にその高融点金属の酸化膜を形成
し、その上に窒素を含む第2の高融点金属膜を形成し、
かつ熱処理を行う。あるいは、第1の高融点金属膜を被
着した後、または窒素を含む第2の高融点金属膜を形成
した後に、水素を含む雰囲気で熱処理して第1の高融点
金属膜を水素含有高融点金属膜に変質させ、その上で熱
処理を行う。According to a method of manufacturing a semiconductor device of the present invention, a first refractory metal film is deposited on a silicon surface, and a second refractory metal containing the same material and containing nitrogen is deposited on the first refractory metal film. The method includes a step of forming a film and heat-treating the film to form a refractory metal silicide layer at the interface between silicon and the first refractory metal film, and this heat treatment is performed in an atmosphere containing no nitrogen atom. It is characterized by Further, in the present invention, a step of introducing nitrogen into the first refractory metal film by ion implantation can be adopted as the formation of the second refractory metal film. Here, in the present invention, the following forms can be adopted. That is, the formation of the first refractory metal film, the formation of the second refractory metal film containing nitrogen, and the heat treatment are performed in the same apparatus in an inert gas atmosphere or a vacuum atmosphere. After depositing the first refractory metal film, an oxide film of the refractory metal is formed on the first refractory metal film, and a second refractory metal film containing nitrogen is formed thereon. To form
And heat treatment is performed. Alternatively, after the first refractory metal film is deposited, or after the second refractory metal film containing nitrogen is formed, heat treatment is performed in an atmosphere containing hydrogen so that the first refractory metal film contains hydrogen. It is transformed into a melting point metal film, and heat treatment is performed thereon.
【0013】[0013]
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。図1及び図2は本発明の第1の
実施形態を工程順に示す断面図である。先ず、図1
(a)のように、P導電型あるいはPウェルが形成され
たシリコン基板101の所定の領域にLOCOS法によ
り素子分離絶縁膜102が形成される。また、シリコン
基板101の素子領域にはチャネルストッパ用の不純物
がイオン注入され、その上で熱酸化法により膜厚8nm
程度のゲート絶縁膜103が形成される。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the drawings. 1 and 2 are sectional views showing a first embodiment of the present invention in the order of steps. First, FIG.
As shown in (a), the element isolation insulating film 102 is formed by a LOCOS method in a predetermined region of the silicon substrate 101 in which the P conductivity type or the P well is formed. Impurities for channel stoppers are ion-implanted into the element region of the silicon substrate 101, and a film thickness of 8 nm is formed thereon by thermal oxidation.
The gate insulating film 103 is formed to some extent.
【0014】次いで、CVD法により全面に膜厚100
nm程度のポリシリコン膜が形成され、リン等の不純物
がドープされて低抵抗化される。その後、フォトリソグ
ラフィ技術によりパターン形成し、ゲート電極104が
形成される。しかる上で、CVD法により全面に膜厚1
00nm程度のシリコン酸化膜が堆積され、かつ異方性
エッチングによりこのシリコン酸化膜をエッチングする
ことで、ゲート電極104の側面にスペーサ105が形
成される。そして、シリコン基板101に対して砒素や
ボロン等の不純物がイオン注入され、900温度程度の
熱処理によりソース・ドレイン領域としての拡散層10
6が形成される。ここで、砒素イオンのドーズ量は1×
1015イオン/cm2 程度に設定される。Next, a film thickness of 100 is formed on the entire surface by the CVD method.
A polysilicon film of about nm is formed, and impurities such as phosphorus are doped to reduce the resistance. After that, pattern formation is performed by the photolithography technique to form the gate electrode 104. Then, the film thickness is 1 on the entire surface by the CVD method.
A spacer 105 is formed on the side surface of the gate electrode 104 by depositing a silicon oxide film of about 00 nm and etching the silicon oxide film by anisotropic etching. Then, impurities such as arsenic and boron are ion-implanted into the silicon substrate 101, and the diffusion layer 10 as a source / drain region is subjected to heat treatment at about 900 temperature.
6 are formed. Here, the dose of arsenic ions is 1 ×
It is set to about 10 15 ions / cm 2 .
【0015】次いで、図1(b)のように、スパッタ法
により全面に20nm程度の膜厚のチタン膜107が形
成され、さらにその上に窒化チタン膜108が50nm
程度の膜厚に形成される。そして、アルゴン雰囲気中で
ランプアニール装置等を用いて700℃で30秒の熱処
理が行われる。これにより、チタン膜107はゲート電
極104や拡散層106等のシリコンに接触されている
領域でシリサイド化反応が行われ、図1(c)のよう
に、その界面にC49構造のチタンシリサイド層109
が形成される。Next, as shown in FIG. 1B, a titanium film 107 having a film thickness of about 20 nm is formed on the entire surface by a sputtering method, and a titanium nitride film 108 having a thickness of 50 nm is further formed thereon.
It is formed to have a film thickness of about. Then, heat treatment is performed in an argon atmosphere at 700 ° C. for 30 seconds using a lamp annealing device or the like. As a result, the titanium film 107 undergoes a silicidation reaction in a region in contact with silicon such as the gate electrode 104 and the diffusion layer 106, and the titanium silicide layer 109 having a C49 structure is formed at the interface as shown in FIG.
Is formed.
【0016】このとき、素子分離絶縁膜を構成する酸化
膜102上においては、チタン膜107の上に窒化チタ
ン膜108が存在しているため、熱処理時に窒化チタン
膜108からの窒素がチタン膜107に拡散されてチタ
ン膜107の上面側に窒素含有チタン110が形成さ
れ、チタン膜107におけるチタンの窒化反応が進めら
れ、拡散されてきたシリコンとチタンとが酸化膜102
上で反応することによるオーバーグロースが抑制され
る。At this time, since the titanium nitride film 108 is present on the titanium film 107 on the oxide film 102 constituting the element isolation insulating film, nitrogen from the titanium nitride film 108 is removed from the titanium film 107 during the heat treatment. Nitrogen-containing titanium 110 is formed on the upper surface side of the titanium film 107 by diffusion to the titanium film 107, the titanium nitriding reaction in the titanium film 107 is promoted, and the diffused silicon and titanium are oxidized.
Overgrowth due to the above reaction is suppressed.
【0017】また、図3に酸化膜上でのアルゴン熱処理
と、窒素雰囲気での熱処理後における窒化チタン膜10
8とチタン膜107の窒素原子の深さ分布を示す。アル
ゴン雰囲気での熱処理では、窒素が雰囲気から供給され
ないためチタン膜107へ窒素が拡散する一方で、窒化
チタン膜108中の窒素濃度は低減される。さらに、ア
ルゴン雰囲気の熱処理はチタン膜107中への窒素の拡
散深さも窒素雰囲気の熱処理に比較して浅くなる。この
ようにチタン膜107中における窒素の拡散が抑制され
ることで、チタン膜107がシリコンに接触されている
下面側の領域におけるチタンの窒化反応が抑制される。
したがって、素子の微細化に伴ってチタン膜107の膜
厚が低下された場合でも、シリコンとの接触領域では必
要な量のチタンによるシリサイド反応が確保され、好適
な薄さのシリサイド層が形成される。Further, FIG. 3 shows the titanium nitride film 10 after the argon heat treatment on the oxide film and the heat treatment in the nitrogen atmosphere.
8 and the depth distribution of nitrogen atoms in the titanium film 107 are shown. In the heat treatment in the argon atmosphere, nitrogen is not supplied from the atmosphere, so that nitrogen is diffused into the titanium film 107, while the nitrogen concentration in the titanium nitride film 108 is reduced. Further, in the heat treatment in the argon atmosphere, the diffusion depth of nitrogen into the titanium film 107 is shallower than that in the heat treatment in the nitrogen atmosphere. By suppressing the diffusion of nitrogen in the titanium film 107 in this way, the nitriding reaction of titanium in the region on the lower surface side where the titanium film 107 is in contact with silicon is suppressed.
Therefore, even when the film thickness of the titanium film 107 is reduced due to the miniaturization of the element, the silicide reaction due to the required amount of titanium is secured in the contact region with silicon, and a silicide layer having a suitable thickness is formed. It
【0018】しかる後、図2(a)のように、アンモニ
ア水溶液と過酸化水素水の混合した化学薬液で窒化チタ
ン膜108及び窒素含有チタン膜110をエッチング除
去する。これにより、前記チタンシリサイド層109の
みがゲート電極104や拡散層106等のシリコンの表
面に残される。その後、アルゴン雰囲気中で800℃程
度の第2の熱処理を10秒間行うと、図2(b)のよう
に、前記したC49構造のチタンシリサイド層109は
C54構造のチタンシリサイド層111に変えられる。Thereafter, as shown in FIG. 2A, the titanium nitride film 108 and the nitrogen-containing titanium film 110 are removed by etching with a chemical solution in which an aqueous ammonia solution and a hydrogen peroxide solution are mixed. As a result, only the titanium silicide layer 109 is left on the surface of silicon such as the gate electrode 104 and the diffusion layer 106. After that, when a second heat treatment at about 800 ° C. is performed for 10 seconds in an argon atmosphere, the titanium silicide layer 109 having the C49 structure is changed to the titanium silicide layer 111 having the C54 structure as shown in FIG. 2B.
【0019】このとき、アルゴン熱処理を行うことによ
り、相転移温度のチタン膜厚の依存性は図4の通りであ
り、特にチタン膜厚が薄くされたときの相転移温度の上
昇がなく、図21の窒素雰囲気の場合の特性に比較して
相転移温度を低くすることができる。したがって、C4
9構造のシリサイド層をC54構造のシリサイド層に変
える際の処理温度を前記のように窒素雰囲気の場合より
も低減でき、MOSトランジスタ等の素子に対する高温
処理による特性劣化を防止することができる。At this time, the dependency of the phase transition temperature on the titanium film thickness is shown in FIG. 4 by performing the argon heat treatment, and there is no increase in the phase transition temperature especially when the titanium film thickness is reduced. The phase transition temperature can be lowered as compared with the characteristics in the case of the nitrogen atmosphere of No. 21. Therefore, C4
The processing temperature for changing the 9-structured silicide layer to the C54-structured silicide layer can be lowered as compared with the case of the nitrogen atmosphere as described above, and the characteristic deterioration of the element such as the MOS transistor due to the high temperature processing can be prevented.
【0020】図5及び図6は本発明の第2の実施形態を
製造工程順に示す断面図である。先ず、図5(a)のよ
うに、P導電型あるいはPウェルが形成されたシリコン
基板101の所定の領域にLOCOS法により素子分離
絶縁膜102が形成される。また、シリコン基板101
の素子領域にはチャネルストッパ用の不純物がイオン注
入され、その上で熱酸化法により膜厚8nm程度のゲー
ト絶縁膜103が形成される。5 and 6 are sectional views showing a second embodiment of the present invention in the order of manufacturing steps. First, as shown in FIG. 5A, an element isolation insulating film 102 is formed by a LOCOS method in a predetermined region of a silicon substrate 101 in which a P conductivity type or a P well is formed. In addition, the silicon substrate 101
An impurity for a channel stopper is ion-implanted into the element region, and a gate insulating film 103 having a film thickness of about 8 nm is formed thereon by a thermal oxidation method.
【0021】次いで、CVD法により全面に膜厚100
nm程度のポリシリコン膜が形成され、リン等の不純物
がドープされて低抵抗化される。その後、フォトリソグ
ラフィ技術によりパターン形成し、ゲート電極104が
形成される。しかる上で、CVD法により膜厚100n
m程度の全面にシリコン酸化膜が堆積され、かつ異方性
エッチングによりこのシリコン酸化膜をエッチングする
ことで、ゲート電極104の側面にスペーサ105が形
成される。そして、シリコン基板101に対して砒素や
ボロン等の不純物がイオン注入され、900温度程度の
熱処理によりソース・ドレイン領域としての拡散層10
6が形成される。ここで、砒素イオンのドーズ量は1×
1015イオン/cm2 程度に設定される。Next, a film thickness of 100 is formed on the entire surface by the CVD method.
A polysilicon film of about nm is formed, and impurities such as phosphorus are doped to reduce the resistance. After that, pattern formation is performed by the photolithography technique to form the gate electrode 104. Then, the film thickness is 100n by the CVD method.
A silicon oxide film is deposited on the entire surface of about m, and the silicon oxide film is etched by anisotropic etching to form a spacer 105 on the side surface of the gate electrode 104. Then, impurities such as arsenic and boron are ion-implanted into the silicon substrate 101, and the diffusion layer 10 as a source / drain region is subjected to heat treatment at about 900 temperature.
6 are formed. Here, the dose of arsenic ions is 1 ×
It is set to about 10 15 ions / cm 2 .
【0022】次いで、図5(b)のように、スパッタ法
により全面に20nm程度の膜厚のチタン膜107が形
成される。そして、図5(c)のように、このチタン膜
107に対して窒素原子を注入する。窒素の注入は、1
×1015イオン/cm2 で50KeV程度のエネルギで
行われる。その後に、アルゴン雰囲気でランプアニール
装置等を用いて700℃で30秒の熱処理が行われる。
これにより、注入された窒素はチタン膜107中で拡散
されて窒素含有チタン膜110となり、図6(a)のよ
うに、このチタン膜110の下面においてゲート電極1
04や拡散層106等のシリコンに接触されている領域
でシリサイド化反応が行われ、その界面にC49構造の
チタンシリサイド層109が形成される。Next, as shown in FIG. 5B, a titanium film 107 having a thickness of about 20 nm is formed on the entire surface by the sputtering method. Then, as shown in FIG. 5C, nitrogen atoms are implanted into the titanium film 107. Nitrogen injection is 1
It is performed at an energy of about 50 KeV at × 10 15 ions / cm 2 . After that, heat treatment is performed at 700 ° C. for 30 seconds using a lamp annealing device or the like in an argon atmosphere.
As a result, the injected nitrogen is diffused in the titanium film 107 to become the nitrogen-containing titanium film 110, and the gate electrode 1 is formed on the lower surface of the titanium film 110 as shown in FIG. 6A.
04, the diffusion layer 106, and other regions in contact with silicon undergo a silicidation reaction, and a titanium silicide layer 109 having a C49 structure is formed at the interface.
【0023】このとき、素子分離絶縁膜102等の酸化
膜上においては、チタン膜107が窒素含有チタン膜1
10として形成されているため、窒素含有チタン膜11
0におけるチタンの窒化反応が進められ、拡散されてき
たシリコンとチタンとが酸化膜102上で反応すること
によるオーバーグローが抑制される。また、素子の微細
化に伴ってチタン膜107の膜厚を低減させた場合で
も、アルゴン雰囲気での熱処理では窒素含有チタン膜1
10中における窒素の拡散が抑制されることで、窒素含
有チタン膜110がシリコンに接触されている下面側の
領域におけるチタンの窒化反応が抑制されるため、シリ
コンとの接触領域では好適な薄さのシリサイド層109
が形成される。At this time, the titanium film 107 is the nitrogen-containing titanium film 1 on the oxide film such as the element isolation insulating film 102.
Since it is formed as 10, the nitrogen-containing titanium film 11
The nitriding reaction of titanium at 0 is promoted, and overglow caused by the reaction of the diffused silicon and titanium on the oxide film 102 is suppressed. In addition, even if the film thickness of the titanium film 107 is reduced with the miniaturization of the element, the nitrogen-containing titanium film 1 is subjected to the heat treatment in the argon atmosphere.
Since the diffusion of nitrogen in 10 is suppressed, the nitriding reaction of titanium in the region on the lower surface side where the nitrogen-containing titanium film 110 is in contact with silicon is suppressed, so that the contact region with silicon has a suitable thinness. Silicide layer 109
Is formed.
【0024】しかる後、図6(b)のように、アンモニ
ア水溶液と過酸化水素水の混合した化学薬液で窒素含有
チタン110をエッチング除去する。これにより、前記
チタンシリサイド層109のみがシリコンの表面に残さ
れる。さらに、アルゴン雰囲気中で800℃程度の第2
の熱処理を10秒間行うと、前記したC49構造のチタ
ンシリサイド層109はC54構造のチタンシリサイド
層111に変えられる。Thereafter, as shown in FIG. 6B, the nitrogen-containing titanium 110 is removed by etching with a chemical solution containing a mixture of an aqueous ammonia solution and a hydrogen peroxide solution. As a result, only the titanium silicide layer 109 is left on the surface of silicon. Furthermore, the second temperature of about 800 ° C in an argon atmosphere
When the heat treatment is performed for 10 seconds, the titanium silicide layer 109 having the C49 structure is changed to the titanium silicide layer 111 having the C54 structure.
【0025】このときにも、アルゴン熱処理を行うこと
により、相転移温度を低くすることができる。したがっ
て、C49構造のシリサイド層をC54構造のシリサイ
ド層に変える際の処理温度を前記のように窒素雰囲気の
場合よりも低減でき、MOSトランジスタ等の素子に対
する高温処理による特性劣化を防止することができる。Also at this time, the phase transition temperature can be lowered by performing the argon heat treatment. Therefore, the processing temperature when changing the silicide layer having the C49 structure to the silicide layer having the C54 structure can be reduced as compared with the case of the nitrogen atmosphere as described above, and the characteristic deterioration of the element such as the MOS transistor due to the high temperature processing can be prevented. .
【0026】ここで、前記各実施形態では、アルゴン雰
囲気においてシリサイド反応を行っているが、不活性ガ
スの雰囲気、例えばネオンやヘリウム等のガス雰囲気、
或いは真空雰囲気においても本発明を同様に適用するこ
とが可能である。また、この場合、高融点金属膜と、そ
の上の窒素を含む高融点金属膜の形成は同一装置の真空
中あるいは同一ガス雰囲気中で連続して行なわれること
が好ましい。さらに、その後の熱処理工程も同一装置の
真空中あるいは同一ガス雰囲気中で連続して行われるこ
とが好ましい。例えば、前記第1の実施形態に適用した
場合を説明すると、図1(b)の工程において、シリコ
ン基板101はスパッタ装置の真空雰囲気内に設置さ
れ、スパッタ法により前記チタン膜107が形成され
る。さらに、シリコン基板101はこのスパッタ装置内
に保持されたまま、前記チタン膜107上に窒化チタン
膜108が形成される。引き続き、シリコン基板101
は同じスパッタ装置内に保持されたままランプ加熱によ
り加熱処理される。Here, in each of the above-described embodiments, the silicidation reaction is performed in an argon atmosphere, but an atmosphere of an inert gas, for example, a gas atmosphere of neon, helium, or the like,
Alternatively, the present invention can be similarly applied in a vacuum atmosphere. Further, in this case, it is preferable that the refractory metal film and the refractory metal film containing nitrogen on the refractory metal film are continuously formed in the same apparatus under vacuum or in the same gas atmosphere. Furthermore, it is preferable that subsequent heat treatment steps are also continuously performed in the same apparatus in a vacuum or in the same gas atmosphere. For example, when applied to the first embodiment described above, in the step of FIG. 1B, the silicon substrate 101 is placed in a vacuum atmosphere of a sputtering apparatus, and the titanium film 107 is formed by a sputtering method. . Further, a titanium nitride film 108 is formed on the titanium film 107 while the silicon substrate 101 is held in this sputtering apparatus. Continuing, silicon substrate 101
Is heated by lamp heating while being held in the same sputtering apparatus.
【0027】この手法では、チタン膜107や窒化チタ
ン膜108は成膜後に大気に曝されることがなく、チタ
ン膜107と窒化チタン膜108の界面、もしくは窒化
チタン膜108の表面が大気中の酸素によって酸化され
ることがない。特に、窒化チタン膜108の成膜後にラ
ンプ加熱を行う工程まで同一スパッタ装置内にシリコン
基板101を保持した場合には、この加熱工程の直前ま
で大気中の酸素による前記した酸化が防止される。これ
により、この加熱工程において酸素がチタン膜107中
に拡散してチタンとシリコンの反応を抑制するようなこ
とが防止でき、素子の微細化に伴ってチタン膜107の
膜厚が低下された場合でも、好適な薄さのシリサイド層
109,111が形成できる。In this method, the titanium film 107 and the titanium nitride film 108 are not exposed to the atmosphere after being formed, and the interface between the titanium film 107 and the titanium nitride film 108 or the surface of the titanium nitride film 108 is exposed to the atmosphere. It is not oxidized by oxygen. In particular, when the silicon substrate 101 is held in the same sputtering apparatus until the step of performing lamp heating after forming the titanium nitride film 108, the above-mentioned oxidation by oxygen in the atmosphere is prevented until immediately before this heating step. As a result, it is possible to prevent oxygen from diffusing into the titanium film 107 and suppressing the reaction between titanium and silicon in this heating step, and when the film thickness of the titanium film 107 is reduced as the element is miniaturized. However, the silicide layers 109 and 111 having a suitable thickness can be formed.
【0028】一方、窒素を含む高融点金属から下層の高
融点金属への過剰な窒素原子の固相拡散を抑制して30
nm以下の薄いチタン膜を用いても低抵抗率のシリサイ
ド層を形成することも可能である。図7及び図8はこの
手法を用いた本発明の第3の実施形態を工程順に示す断
面図である。ここでは、チタン膜を形成するまでは、第
1の実施形態と同様な工程が施される。すなわち、図7
(a)に示すように、P導電型あるいはPウェルが形成
されたシリコン基板101の所定の領域にLOCOS法
により膜厚が300nmの素子分離絶縁膜102が形成
される。また、シリコン基板101の素子領域にはチャ
ネルストッパ用の不純物がイオン注入され、その上で熱
酸化法により膜厚8nm程度のゲート絶縁膜103が形
成される。On the other hand, the solid phase diffusion of excess nitrogen atoms from the refractory metal containing nitrogen to the refractory metal in the lower layer is suppressed to 30
It is also possible to form a silicide layer having a low resistivity by using a thin titanium film having a thickness of nm or less. 7 and 8 are sectional views showing the third embodiment of the present invention using this method in the order of steps. Here, the same steps as those in the first embodiment are performed until the titanium film is formed. That is, FIG.
As shown in (a), an element isolation insulating film 102 having a film thickness of 300 nm is formed by a LOCOS method in a predetermined region of a silicon substrate 101 in which a P conductivity type or a P well is formed. Impurities for channel stopper are ion-implanted into the element region of the silicon substrate 101, and a gate insulating film 103 having a film thickness of about 8 nm is formed thereon by thermal oxidation.
【0029】次いで、CVD法により全面に膜厚100
nm程度のポリシリコン膜が形成され、リン等の不純物
がドープされて低抵抗化される。その後、フォトリソグ
ラフィ技術によりパターン形成し、ゲート電極104が
形成される。しかる上で、CVD法により全面に膜厚1
00nm程度のシリコン酸化膜が堆積され、かつ異方性
エッチングによりこのシリコン酸化膜をエッチングする
ことで、ゲート電極104の側面にスペーサ105が形
成される。そして、シリコン基板101に対して砒素や
ボロン等の不純物がイオン注入され、900温度程度の
熱処理によりソース・ドレイン領域としての拡散層10
6が形成される。ここで、砒素イオンのドーズ量は1×
1015イオン/cm2 程度に設定される。Then, a film thickness of 100 is formed on the entire surface by the CVD method.
A polysilicon film of about nm is formed, and impurities such as phosphorus are doped to reduce the resistance. After that, pattern formation is performed by the photolithography technique to form the gate electrode 104. Then, the film thickness is 1 on the entire surface by the CVD method.
A spacer 105 is formed on the side surface of the gate electrode 104 by depositing a silicon oxide film of about 00 nm and etching the silicon oxide film by anisotropic etching. Then, impurities such as arsenic and boron are ion-implanted into the silicon substrate 101, and the diffusion layer 10 as a source / drain region is subjected to heat treatment at about 900 temperature.
6 are formed. Here, the dose of arsenic ions is 1 ×
It is set to about 10 15 ions / cm 2 .
【0030】次いで、図7(b)のように、スパッタ法
により全面に30nm以下の膜厚のチタン膜107が形
成される。そして、この直後にシリコン基板を大気に暴
露する。これにより、図7(c)のように、前記チタン
膜107の表面が大気中の酸素と反応され、薄い酸化チ
タン膜112が形成される。その上で、図8(a)のよ
うに、この酸化チタン膜112の上に20nm以下の膜
厚の窒化チタン膜108を成膜する。その後、アルゴン
雰囲気中でのランプアニールにより、700℃で30秒
の熱処理が行われ、チタン膜107がゲート電極104
や拡散層106等のシリコンに接触されている領域でシ
リサイド化反応が行われ、図8(b)のように、その界
面にC49構造のチタンシリサイド層109が形成され
る。Next, as shown in FIG. 7B, a titanium film 107 having a thickness of 30 nm or less is formed on the entire surface by the sputtering method. Immediately after this, the silicon substrate is exposed to the atmosphere. As a result, as shown in FIG. 7C, the surface of the titanium film 107 is reacted with oxygen in the atmosphere to form a thin titanium oxide film 112. Then, as shown in FIG. 8A, a titanium nitride film 108 having a thickness of 20 nm or less is formed on the titanium oxide film 112. After that, heat treatment is performed at 700 ° C. for 30 seconds by lamp annealing in an argon atmosphere, so that the titanium film 107 becomes the gate electrode 104.
A silicidation reaction is performed in a region in contact with silicon, such as the diffusion layer 106 or the like, and a titanium silicide layer 109 having a C49 structure is formed at the interface as shown in FIG. 8B.
【0031】このとき、酸化膜102上においては、上
層の窒化チタン膜108からの窒素が酸化チタン膜11
2を通してチタン膜107に拡散され、チタン膜107
の上面側に窒素含有チタン110が形成され、拡散され
てきたシリコンとチタンとが酸化膜102上で反応する
ことによるオーバーグロースが抑制される。その一方
で、酸化チタン膜112によって、窒化チタン膜108
からチタン膜107への窒素の過剰な固相拡散が抑制さ
れるため、シリコン基板101とチタン膜107との界
面でのシリサイド化反応が窒化反応によって過度に抑制
されることがなく、30nm程度の薄いチタン膜107
においても所望とする厚さ、品質のチタンシリサイド層
109が形成される。その後の工程は第1の実施形態と
同じであり、図2(a)に示したように、アンモニア水
溶液と過酸化水素水の混合した化学薬液で窒化チタン膜
108及び窒素含有チタン膜110をエッチング除去し
てチタンシリサイド層109のみがゲート電極104や
拡散層106等のシリコンの表面に残される。さらに、
アルゴン雰囲気中で800℃程度の第2の熱処理を10
秒間行うと、図2(b)のように、前記したC49構造
のチタンシリサイド層109はC54構造のチタンシリ
サイド層111に変えられる。At this time, on the oxide film 102, the nitrogen from the upper titanium nitride film 108 is converted into titanium oxide film 11.
2 is diffused into the titanium film 107 through the titanium film 107.
The nitrogen-containing titanium 110 is formed on the upper surface side of the above, and overgrowth due to the reaction of the diffused silicon and titanium on the oxide film 102 is suppressed. On the other hand, the titanium nitride film 108 is formed by the titanium oxide film 112.
Since the excessive solid phase diffusion of nitrogen from the titanium film to the titanium film 107 is suppressed, the silicidation reaction at the interface between the silicon substrate 101 and the titanium film 107 is not excessively suppressed by the nitriding reaction, and is about 30 nm. Thin titanium film 107
Also in this case, the titanium silicide layer 109 having a desired thickness and quality is formed. The subsequent steps are the same as those in the first embodiment, and as shown in FIG. 2A, the titanium nitride film 108 and the nitrogen-containing titanium film 110 are etched with a chemical solution in which an aqueous ammonia solution and a hydrogen peroxide solution are mixed. After removal, only the titanium silicide layer 109 is left on the surface of silicon such as the gate electrode 104 and the diffusion layer 106. further,
The second heat treatment at about 800 ° C. in an argon atmosphere is performed 10 times.
2 seconds, the titanium silicide layer 109 having the C49 structure is converted into the titanium silicide layer 111 having the C54 structure as shown in FIG. 2B.
【0032】ここで、図8(a)の工程、すなわち、チ
タン膜107を形成し、大気に暴露して酸化チタン膜1
12を形成した後、窒化チタン膜108を形成した時点
での断面TEM写真を図9として示す。この写真から判
るように、ここでは酸化チタン膜112は約3nmの厚
さに形成されている。そして、この3層構造のSIMS
によるプロファイルデータを図10及び図11に示す。
図10はアルゴン雰囲気での熱処理前のプロファイルを
示し、図11はアルゴン雰囲気で700℃で30秒間の
熱処理後のプロファイルを示している。図10に示され
るように、チタン膜107と窒化チタン膜108の間に
存在する酸素ピークの膜厚から、酸化チタン膜112が
10nm程度の膜厚で存在していることが判る。また、
図11に示す熱処理後では、酸化チタン膜112が窒素
原子の拡散によりチタン膜107の底部に押されている
ことが判る。このように、窒素の拡散は熱処理によって
チタン膜107の底部に向かって起こるが、酸化チタン
膜112が壁となり窒素の拡散が抑制されるとともに、
酸素自身もチタン膜107の底部に向けて拡散される。
すなわち、チタン膜107の成膜後に形成された酸化チ
タン膜112により、窒素の拡散が抑制されて相対的に
シリサイド反応が優勢となる。Here, the step of FIG. 8A, that is, the titanium film 107 is formed and exposed to the air, and the titanium oxide film 1 is formed.
A TEM photograph of a cross section at the time when the titanium nitride film 108 is formed after forming 12 is shown in FIG. As can be seen from this photograph, the titanium oxide film 112 is formed here with a thickness of about 3 nm. And this three-layer structure SIMS
10 and 11 show profile data according to the above.
FIG. 10 shows a profile before heat treatment in an argon atmosphere, and FIG. 11 shows a profile after heat treatment at 700 ° C. for 30 seconds in an argon atmosphere. As shown in FIG. 10, it can be understood from the film thickness of the oxygen peak existing between the titanium film 107 and the titanium nitride film 108 that the titanium oxide film 112 exists with a film thickness of about 10 nm. Also,
It can be seen that after the heat treatment shown in FIG. 11, the titanium oxide film 112 is pushed to the bottom of the titanium film 107 due to the diffusion of nitrogen atoms. Thus, the diffusion of nitrogen occurs toward the bottom of the titanium film 107 due to the heat treatment, but the titanium oxide film 112 serves as a wall to suppress the diffusion of nitrogen, and
Oxygen itself is also diffused toward the bottom of the titanium film 107.
That is, the titanium oxide film 112 formed after the titanium film 107 is formed suppresses the diffusion of nitrogen, and the silicidation reaction becomes relatively dominant.
【0033】したがって、これを利用すれば、シリサイ
ド反応をチタン膜107等により形成される細い線幅の
部分においても形成することが可能となる。図12にシ
リサイド層の抵抗値のシリサイド線幅依存性を示す。こ
の図Cから判るように、0.5μm以下の線幅のシリサ
イド層抵抗が30Ωあった層抵抗が10Ω程度に低減さ
れており、この線幅においても有効なシリサイド層が形
成されていることが裏付けられる。なお、本発明者の実
験によれば、酸化チタン膜におけるチタンと酸素の組成
比は、1:1〜1:2の範囲が好ましいことが判明し
た。Therefore, by utilizing this, it becomes possible to form the silicide reaction even in the narrow line width portion formed by the titanium film 107 and the like. FIG. 12 shows the silicide line width dependence of the resistance value of the silicide layer. As can be seen from FIG. 6C, the layer resistance of the silicide layer having a line width of 0.5 μm or less was 30Ω, but the layer resistance was reduced to about 10Ω, and an effective silicide layer was formed even in this line width. Backed up. According to the experiments conducted by the present inventor, it was found that the composition ratio of titanium and oxygen in the titanium oxide film is preferably in the range of 1: 1 to 1: 2.
【0034】また、シリサイド化反応を促進して30n
m以下の薄いチタン膜においても低抵抗率のシリサイド
層を形成する手法として、チタン膜の成膜後に水素雰囲
気で熱処理を行うようにしてもよい。図13及び図14
はこの手法を用いた本発明の第4の実施形態を工程順に
示す断面図である。ここでは、チタン膜を形成するまで
は、第1の実施形態と同様な工程が施される。すなわ
ち、図13(a)に示すように、P導電型あるいはPウ
ェルが形成されたシリコン基板101の所定の領域にL
OCOS法により膜厚が300nmの素子分離絶縁膜1
02が形成される。また、シリコン基板101の素子領
域にはチャネルストッパ用の不純物がイオン注入され、
その上で熱酸化法により膜厚8nm程度のゲート絶縁膜
103が形成される。Further, by promoting the silicidation reaction, 30n
As a method of forming a silicide layer having a low resistivity even in a thin titanium film having a thickness of m or less, heat treatment may be performed in a hydrogen atmosphere after the titanium film is formed. 13 and 14
[FIG. 7] is a sectional view showing a fourth embodiment of the present invention using this method in order of steps. Here, the same steps as those in the first embodiment are performed until the titanium film is formed. That is, as shown in FIG. 13A, L is formed in a predetermined region of the silicon substrate 101 in which P conductivity type or P well is formed.
Element isolation insulating film 1 having a thickness of 300 nm formed by the OCOS method
02 is formed. Impurities for channel stopper are ion-implanted into the element region of the silicon substrate 101,
Then, a gate insulating film 103 having a film thickness of about 8 nm is formed by a thermal oxidation method.
【0035】次いで、CVD法により全面に膜厚100
nm程度のポリシリコン膜が形成され、リン等の不純物
がドープされて低抵抗化される。その後、フォトリソグ
ラフィ技術によりパターン形成し、ゲート電極104が
形成される。しかる上で、CVD法により全面に膜厚1
00nm程度のシリコン酸化膜が堆積され、かつ異方性
エッチングによりこのシリコン酸化膜をエッチングする
ことで、ゲート電極104の側面にスペーサ105が形
成される。そして、シリコン基板101に対して砒素や
ボロン等の不純物がイオン注入され、900温度程度の
熱処理によりソース・ドレイン領域としての拡散層10
6が形成される。ここで、砒素イオンのドーズ量は1×
1015イオン/cm2 程度に設定される。Then, a film thickness of 100 is formed on the entire surface by the CVD method.
A polysilicon film of about nm is formed, and impurities such as phosphorus are doped to reduce the resistance. After that, pattern formation is performed by the photolithography technique to form the gate electrode 104. Then, the film thickness is 1 on the entire surface by the CVD method.
A spacer 105 is formed on the side surface of the gate electrode 104 by depositing a silicon oxide film of about 00 nm and etching the silicon oxide film by anisotropic etching. Then, impurities such as arsenic and boron are ion-implanted into the silicon substrate 101, and the diffusion layer 10 as a source / drain region is subjected to heat treatment at about 900 temperature.
6 are formed. Here, the dose of arsenic ions is 1 ×
It is set to about 10 15 ions / cm 2 .
【0036】次いで、図13(b)のように、スパッタ
法により全面に30nm以下の膜厚のチタン膜107が
形成される。そして、この後に水素雰囲気において、5
40℃で10秒間の熱処理を行う。この水素雰囲気にお
ける熱処理により、図13(c)のように、水素原子が
チタン膜107の結晶格子中への入り込んでチタン膜1
07が水素含有チタン膜113へと構造変化を起こし、
チタン膜107の形成時にチタン膜107とゲート電極
104および拡散層106との間に形成されているアモ
ルファスTi−Si相互拡散領域114の形成が促進さ
れる。Next, as shown in FIG. 13B, a titanium film 107 having a thickness of 30 nm or less is formed on the entire surface by the sputtering method. Then, after this, in a hydrogen atmosphere,
Heat treatment is performed at 40 ° C. for 10 seconds. By this heat treatment in a hydrogen atmosphere, hydrogen atoms penetrate into the crystal lattice of the titanium film 107 and the titanium film 1 is formed, as shown in FIG.
07 causes a structural change to the hydrogen-containing titanium film 113,
When the titanium film 107 is formed, the formation of the amorphous Ti—Si interdiffusion region 114 formed between the titanium film 107 and the gate electrode 104 and the diffusion layer 106 is promoted.
【0037】その上で、図14(a)のように、チタン
膜107の上に20nm以下の膜厚の窒化チタン膜10
8を成膜する。その後、アルゴン雰囲気中でのランプア
ニールにより、700℃で30秒の熱処理が行われ、チ
タン膜107がゲート電極104や拡散層106等のシ
リコンに接触されている領域でシリサイド化反応が行わ
れ、図14(b)のように、その界面にC49構造のチ
タンシリサイド層109が形成される。このとき、シリ
サイド層109の形成領域には、前記したアモルファス
Ti−Si相互拡散領域114が存在しているため、シ
リサイド反応が促進され、膜厚30nm以下の薄いチタ
ン膜においても良質なシリサイド層の形成が可能とな
る。また、酸化膜102上では窒素含有チタン膜110
が形成されることにより、シリサイドのオーバーグロー
スが抑制されることは前記各実施形態と同様である。Then, as shown in FIG. 14A, the titanium nitride film 10 having a thickness of 20 nm or less is formed on the titanium film 107.
8 is deposited. Then, heat treatment is performed at 700 ° C. for 30 seconds by lamp annealing in an argon atmosphere, and a silicidation reaction is performed in a region where the titanium film 107 is in contact with silicon such as the gate electrode 104 and the diffusion layer 106. As shown in FIG. 14B, a titanium silicide layer 109 having a C49 structure is formed on the interface. At this time, since the above-described amorphous Ti—Si interdiffusion region 114 exists in the formation region of the silicide layer 109, the silicide reaction is promoted, and a high-quality silicide layer is formed even in a thin titanium film having a thickness of 30 nm or less. Can be formed. Further, on the oxide film 102, the nitrogen-containing titanium film 110 is formed.
As described above, the overgrowth of the silicide is suppressed by the formation of the.
【0038】その後、第1の実施形態と同様に、図2
(a)に示したように、アンモニア水溶液と過酸化水素
水の混合した化学薬液で窒化チタン膜108及び窒素含
有チタン膜110をエッチング除去してチタンシリサイ
ド層109のみがゲート電極104や拡散層106等の
シリコンの表面に残される。さらに、アルゴン雰囲気中
で800℃程度の第2の熱処理を10秒間行うと、図2
(b)のように、前記したC49構造のチタンシリサイ
ド層109はC54構造のチタンシリサイド層111に
変えられる。After that, as in the first embodiment, as shown in FIG.
As shown in (a), the titanium nitride film 108 and the nitrogen-containing titanium film 110 are removed by etching with a chemical solution in which an aqueous ammonia solution and a hydrogen peroxide solution are mixed, so that only the titanium silicide layer 109 has the gate electrode 104 and the diffusion layer 106. Etc. are left on the surface of silicon. Further, when the second heat treatment at about 800 ° C. is performed for 10 seconds in an argon atmosphere,
As shown in (b), the titanium silicide layer 109 having the C49 structure is changed to the titanium silicide layer 111 having the C54 structure.
【0039】なお、この第4の実施形態において、水素
雰囲気での熱処理は、チタン膜107の上に窒化チタン
膜108を形成した後に行ってもよい。すなわち、図1
5(a),図15(b)のように、第3の実施形態と同
様な工程でチタン膜107を形成した後、続いてその上
に図15(c)のように窒化チタン膜108を形成す
る。しかる上で、図16(a)のように、水素雰囲気で
の熱処理を行うことで、水素原子がチタンの結晶格子中
へと入り込んでチタン膜107が水素含有チタン膜11
3へと構造変化を起こし、アモルファスTi−Si相互
拡散領域114の形成が促進される。したがって、図1
6(b)のようにシリサイド化反応を行ってシリサイド
層109を形成した場合には、シリサイド反応が窒化反
応によっても過剰に抑制されることがなく、良質なシリ
サイド層の形成が可能となる。In the fourth embodiment, the heat treatment in the hydrogen atmosphere may be performed after the titanium nitride film 108 is formed on the titanium film 107. That is, FIG.
5 (a) and 15 (b), after the titanium film 107 is formed in the same process as in the third embodiment, the titanium nitride film 108 is subsequently formed thereon as shown in FIG. 15 (c). Form. Then, as shown in FIG. 16A, by performing heat treatment in a hydrogen atmosphere, hydrogen atoms enter the crystal lattice of titanium, and the titanium film 107 becomes the hydrogen-containing titanium film 11.
3 causes a structural change to promote the formation of the amorphous Ti—Si interdiffusion region 114. Therefore, FIG.
When the silicidation reaction is performed to form the silicide layer 109 as in 6 (b), the silicidation reaction is not excessively suppressed even by the nitriding reaction, and a high-quality silicide layer can be formed.
【0040】なお、本発明における高融点金属は、前記
したチタン以外にもタングステン、モリブデン等の他の
金属を利用することも可能である。As the refractory metal in the present invention, it is possible to use other metals such as tungsten and molybdenum in addition to the above-mentioned titanium.
【0041】[0041]
【発明の効果】以上説明したように本発明は、シリコン
上に形成したチタン膜等の第1の高融点金属膜は、その
上に窒素を含む第2の高融点金属膜が形成され、あるい
は第1の高融点金属膜自体に窒素がイオン注入されてお
り、しかる上で窒素を含まない雰囲気において熱処理し
てシリサイド化反応を行ってシリサイド層を形成してい
るため、シリコン基板に形成されている酸化膜上におい
ては、第2の高融点金属膜からの窒素やイオン注入され
た窒素が第1の高融点金属膜に拡散されて高融点金属膜
の窒化反応が進められ、拡散されてきたシリコンと高融
点金属とが反応することによるオーバーグロースが抑制
される。また、素子の微細化に伴って第1の高融点金属
膜の膜厚を低減させた場合でも、高融点金属がシリコン
に接触されている下面側の領域における高融点金属の窒
化反応が抑制され、好適な薄さのシリサイド層が形成さ
れる。さらに、窒素を含まない雰囲気において熱処理を
行うことにより、相転移温度を低くすることができ、素
子に対する高温処理による特性劣化を防止することがで
きる。As described above, according to the present invention, the first refractory metal film such as a titanium film formed on silicon has the second refractory metal film containing nitrogen formed thereon, or Nitrogen is ion-implanted into the first refractory metal film itself, and then a heat treatment is performed in an atmosphere containing no nitrogen to perform a silicidation reaction to form a silicide layer. On the existing oxide film, the nitrogen from the second refractory metal film or the ion-implanted nitrogen is diffused into the first refractory metal film to promote the nitriding reaction of the refractory metal film and diffused. Overgrowth due to the reaction between silicon and the refractory metal is suppressed. Further, even when the film thickness of the first refractory metal film is reduced with the miniaturization of the element, the nitriding reaction of the refractory metal in the region on the lower surface side where the refractory metal is in contact with silicon is suppressed. , A suitably thin silicide layer is formed. Further, by performing the heat treatment in a nitrogen-free atmosphere, the phase transition temperature can be lowered, and the characteristic deterioration due to the high temperature treatment of the element can be prevented.
【0042】また、本発明では、高融点金属の形成とそ
の熱処理を同一装置の雰囲気で連続して行うことによ
り、あるいは第1の高融点金属膜の表面に酸化膜を形成
し、さらには第1の高融点金属膜を水素雰囲気で熱処理
して水素含有高融点金属膜に変質させる、等の処理を採
用することにより、前記したシリサイド層の形成をより
好適に行うことが可能となる。Further, in the present invention, the formation of the refractory metal and the heat treatment thereof are continuously performed in the atmosphere of the same apparatus, or an oxide film is formed on the surface of the first refractory metal film, and further, the first refractory metal film is formed. By adopting a treatment such as heat-treating the refractory metal film No. 1 in a hydrogen atmosphere to transform it into a hydrogen-containing refractory metal film, the above-mentioned silicide layer can be formed more suitably.
【図1】本発明の第1の実施形態の製造方法を工程順に
示す断面図のその1である。FIG. 1 is a first cross-sectional view showing the manufacturing method of the first embodiment of the present invention in the order of steps.
【図2】本発明の第1の実施形態の製造方法を工程順に
示す断面図のその2である。FIG. 2 is a second sectional view showing the manufacturing method according to the first embodiment of the present invention in the order of steps;
【図3】アルゴン雰囲気と窒素雰囲気での熱処理後の窒
素原子の拡散深さを比較して示す図である。FIG. 3 is a diagram showing a comparison of diffusion depths of nitrogen atoms after heat treatment in an argon atmosphere and a nitrogen atmosphere.
【図4】アルゴン雰囲気での熱処理における相転移温度
のチタン膜厚依存性を示す図である。FIG. 4 is a diagram showing a titanium film thickness dependency of a phase transition temperature in a heat treatment in an argon atmosphere.
【図5】本発明の第2の実施形態の製造方法を工程順に
示す断面図のその1である。FIG. 5 is a first sectional view showing the manufacturing method according to the second embodiment of the present invention in the order of steps;
【図6】本発明の第2の実施形態の製造方法を工程順に
示す断面図のその2である。FIG. 6 is a second sectional view showing the manufacturing method according to the second embodiment of the present invention in the order of steps;
【図7】本発明の第3の実施形態の製造方法を工程順に
示す断面図のその1である。FIG. 7 is a first cross-sectional view showing the manufacturing method of the third embodiment in the order of steps.
【図8】本発明の第3の実施形態の製造方法を工程順に
示す断面図のその2である。FIG. 8 is a second sectional view showing, in the order of steps, the manufacturing method according to the third embodiment of the present invention.
【図9】第3の実施形態の製造工程途中におけるTEM
写真による断面図である。FIG. 9 is a TEM in the middle of a manufacturing process of the third embodiment.
It is sectional drawing by a photograph.
【図10】第3の実施形態の熱処理前における3層構造
のSIMSによるプロファイルである。FIG. 10 is a SIMS profile of a three-layer structure before the heat treatment of the third embodiment.
【図11】第3の実施形態の熱処理後における3層構造
のSIMSによるプロファイルである。FIG. 11 is a SIMS profile of a three-layer structure after the heat treatment of the third embodiment.
【図12】シリサイド層の抵抗値のシリサイド線幅依存
性を示す図である。FIG. 12 is a diagram showing the dependency of the resistance value of the silicide layer on the silicide line width.
【図13】本発明の第4の実施形態の製造方法を工程順
に示す断面図のその1である。FIG. 13 is a first sectional view showing the manufacturing method according to the fourth embodiment of the present invention in the order of steps.
【図14】本発明の第4の実施形態の製造方法を工程順
に示す断面図のその2である。FIG. 14 is a second sectional view showing the manufacturing method according to the fourth embodiment of the present invention in the order of steps.
【図15】本発明の第4の実施形態の変形例の製造方法
を工程順に示す断面図のその1である。FIG. 15 is a first cross-sectional view showing the manufacturing method of the modified example of the fourth embodiment of the present invention in the order of steps.
【図16】本発明の第4の実施形態の変形例の製造方法
を工程順に示す断面図のその2である。FIG. 16 is a second sectional view showing, in the order of steps, the manufacturing method according to the modification of the fourth embodiment of the present invention.
【図17】従来の製造方法の一例を工程順に示す断面図
のその1である。FIG. 17 is a first sectional view showing an example of the conventional manufacturing method in the order of steps.
【図18】従来の製造方法の一例を工程順に示す断面図
のその2である。FIG. 18 is a second sectional view showing the example of the conventional manufacturing method in the order of steps.
【図19】従来の製造方法の他の例を工程順に示す断面
図のその1である。FIG. 19 is a first sectional view showing another example of the conventional manufacturing method in the order of steps.
【図20】従来の製造方法の他の例を工程順に示す断面
図のその2である。FIG. 20 is a second sectional view showing another example of the conventional manufacturing method in the order of steps.
【図21】窒素雰囲気での熱処理における相転移温度の
チタン膜厚依存性を示す図である。FIG. 21 is a diagram showing the titanium film thickness dependence of the phase transition temperature during heat treatment in a nitrogen atmosphere.
101 シリコン基板 102 素子分離絶縁膜 103 ゲート酸化膜 104 ゲート電極 105 ストッパ 106 拡散層 107 チタン膜 108 窒化チタン膜 109 C49構造シリサイド層 110 窒素含有チタン膜 111 C54構造シリサイド層 112 酸化チタン膜 113 水素含有チタン膜 114 アモルファスTi−Si相互拡散領域 101 silicon substrate 102 element isolation insulating film 103 gate oxide film 104 gate electrode 105 stopper 106 diffusion layer 107 titanium film 108 titanium nitride film 109 C49 structure silicide layer 110 nitrogen-containing titanium film 111 C54 structure silicide layer 112 titanium oxide film 113 hydrogen-containing titanium Film 114 Amorphous Ti-Si interdiffusion region
Claims (13)
成する工程と、前記第1の高融点金属膜上にこれと同一
材料でかつ窒素を含む第2の高融点金属膜を形成する工
程と、熱処理してシリコンと前記第1の高融点金属膜と
の界面に高融点金属シリサイド層を形成する工程を含
み、前記熱処理を窒素原子を含まない雰囲気で行うこと
を特徴とする半導体装置の製造方法。1. A step of forming a first refractory metal film on the surface of silicon, and a second refractory metal film containing the same material and containing nitrogen is formed on the first refractory metal film. And a heat treatment to form a refractory metal silicide layer at the interface between the silicon and the first refractory metal film, wherein the heat treatment is performed in an atmosphere containing no nitrogen atoms. Manufacturing method.
ート酸化膜を形成し、ゲート酸化膜上にゲート電極を形
成する工程と、前記ゲート電極の側面に絶縁膜からなる
ストッパを形成する工程と、前記シリコン基板に不純物
を導入してソース・ドレインの拡散層を形成する工程
と、全面に第1の高融点金属膜を形成する工程と、その
上に窒素を含む第2の高融点金属膜を形成する工程と、
不活性ガス雰囲気で熱処理を行って前記第1の高融点金
属膜とゲート電極及び拡散層との接触界面に高融点金属
シリサイド層を形成する工程と、前記第1および第2の
高融点金属膜を除去する工程と、熱処理して前記高融点
金属シリサイド層を相転移させる工程とを含むことを特
徴とする半導体装置の製造方法。2. A step of forming an oxide film for element isolation and a gate oxide film on a silicon substrate, forming a gate electrode on the gate oxide film, and a step of forming a stopper made of an insulating film on a side surface of the gate electrode. A step of introducing impurities into the silicon substrate to form source / drain diffusion layers, a step of forming a first refractory metal film on the entire surface, and a second refractory metal containing nitrogen thereon. A step of forming a film,
Performing a heat treatment in an inert gas atmosphere to form a refractory metal silicide layer at the contact interface between the first refractory metal film and the gate electrode and diffusion layer; and the first and second refractory metal films. And a step of performing a heat treatment to cause a phase transition of the refractory metal silicide layer, a method of manufacturing a semiconductor device.
成する工程と、前記高融点金属膜に対して窒素をイオン
注入により導入する工程と、熱処理してシリコンと第1
の高融点金属膜との界面に高融点金属シリサイド層を形
成する工程を含み、前記熱処理を窒素原子を含まない雰
囲気で行うことを特徴とする半導体装置の製造方法。3. A step of forming a first refractory metal film on the surface of silicon, a step of introducing nitrogen into the refractory metal film by ion implantation, and a heat treatment to form silicon and the first refractory metal.
2. A method of manufacturing a semiconductor device, comprising the step of forming a refractory metal silicide layer at the interface with the refractory metal film, wherein the heat treatment is performed in an atmosphere containing no nitrogen atoms.
ート酸化膜を形成し、ゲート酸化膜上にゲート電極を形
成する工程と、前記ゲート電極の側面に絶縁膜からなる
ストッパを形成する工程と、前記シリコン基板に不純物
を導入してソース・ドレインの拡散層を形成する工程
と、全面に高融点金属膜を形成する工程と、この高融点
金属膜に窒素原子をイオン注入する工程と、不活性ガス
雰囲気で熱処理を行って前記高融点金属膜とゲート電極
及び拡散層との接触界面に高融点金属シリサイド層を形
成する工程と、前記高融点金属膜を除去する工程と、熱
処理して前記高融点金属シリサイド層を相転移させる工
程とを含むことを特徴とする半導体装置の製造方法。4. A step of forming an oxide film for element isolation and a gate oxide film on a silicon substrate, forming a gate electrode on the gate oxide film, and a step of forming a stopper made of an insulating film on a side surface of the gate electrode. A step of introducing impurities into the silicon substrate to form a source / drain diffusion layer, a step of forming a refractory metal film on the entire surface, and a step of implanting nitrogen atoms into the refractory metal film. Performing a heat treatment in an inert gas atmosphere to form a refractory metal silicide layer at the contact interface between the refractory metal film, the gate electrode and the diffusion layer; a step of removing the refractory metal film; and a heat treatment. A step of causing a phase transition of the refractory metal silicide layer.
等の不活性ガスの雰囲気或いは真空雰囲気である請求項
1ないし4のいずれかの半導体装置の製造方法。5. The method of manufacturing a semiconductor device according to claim 1, wherein the atmosphere containing no nitrogen atom is an atmosphere of an inert gas such as argon or a vacuum atmosphere.
む第2高融点金属膜の形成とを同一装置の不活性ガス雰
囲気或いは真空雰囲気で行う請求項1または2の半導体
装置の製造方法。6. The semiconductor device according to claim 1, wherein the formation of the first refractory metal film and the formation of the second refractory metal film containing nitrogen are performed in an inert gas atmosphere or a vacuum atmosphere of the same apparatus. Production method.
む第2の高融点金属膜の形成と、熱処理とを同一装置の
不活性ガス雰囲気或いは真空雰囲気で行う請求項1また
は2の半導体装置の製造方法。7. The method according to claim 1 or 2, wherein the formation of the first refractory metal film, the formation of the second refractory metal film containing nitrogen, and the heat treatment are performed in an inert gas atmosphere or a vacuum atmosphere in the same apparatus. Of manufacturing a semiconductor device of.
成する工程と、前記第1の高融点金属膜の上にその高融
点金属の酸化膜を形成する工程と、この酸化膜上に前記
第1の高融点金属膜と同一材料でかつ窒素を含む第2の
高融点金属膜を形成する工程と、熱処理してシリコンと
第1の高融点金属膜との界面に高融点金属シリサイド層
を形成する工程を含み、前記熱処理を窒素原子を含まな
い雰囲気で行うことを特徴とする半導体装置の製造方
法。8. A step of forming a first refractory metal film on a silicon surface, a step of forming an oxide film of the refractory metal on the first refractory metal film, and a step of forming an oxide film of the refractory metal on the oxide film. A step of forming a second refractory metal film containing the same material as the first refractory metal film and containing nitrogen; and a heat treatment to form a refractory metal silicide layer at the interface between the silicon and the first refractory metal film. A method of manufacturing a semiconductor device, comprising the step of: forming the semiconductor device, wherein the heat treatment is performed in an atmosphere containing no nitrogen atoms.
高融点金属膜を大気または酸素を含む雰囲気においてそ
の表面を酸化させて酸化膜を形成する請求項8の半導体
装置の製造方法。9. The manufacturing of a semiconductor device according to claim 8, wherein after the formation of the first refractory metal film, the surface of the first refractory metal film is oxidized in the atmosphere or an atmosphere containing oxygen to form an oxide film. Method.
形成する工程と、水素を含む雰囲気で熱処理して前記第
1の高融点金属膜を水素含有高融点金属膜に変質させる
工程と、この水素含有金属膜の上に前記第1の高融点金
属膜と同一材料でかつ窒素を含む第2の高融点金属膜を
形成する工程と、熱処理してシリコンと第1の高融点金
属膜との界面に高融点金属シリサイド層を形成する工程
を含み、前記熱処理を窒素原子を含まない雰囲気で行う
ことを特徴とする半導体装置の製造方法。10. A step of forming a first refractory metal film on a silicon surface, and a step of performing heat treatment in an atmosphere containing hydrogen to transform the first refractory metal film into a hydrogen-containing refractory metal film. Forming a second refractory metal film containing the same material as the first refractory metal film and containing nitrogen on the hydrogen-containing metal film; heat-treating the silicon and the first refractory metal film; A method of manufacturing a semiconductor device, comprising the step of forming a refractory metal silicide layer at the interface of, and performing the heat treatment in an atmosphere containing no nitrogen atoms.
は、第1の高融点金属膜と第2の高融点金属膜を積層状
態に形成した後に行う請求項10の半導体装置の製造方
法。11. The method of manufacturing a semiconductor device according to claim 10, wherein the step of performing the heat treatment in an atmosphere containing hydrogen is performed after forming the first refractory metal film and the second refractory metal film in a stacked state.
ある請求項1ないし11のいずれかの半導体装置の製造
方法。12. The method of manufacturing a semiconductor device according to claim 1, wherein the first and second refractory metals are titanium.
以下とする請求項1ないし12のいずれかの半導体装置
の製造方法。13. The film thickness of the first refractory metal film is 30 nm.
13. The method for manufacturing a semiconductor device according to claim 1, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28364596A JP2900897B2 (en) | 1995-10-28 | 1996-10-25 | Method for manufacturing semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30392895 | 1995-10-28 | ||
JP7-303928 | 1995-10-28 | ||
JP28364596A JP2900897B2 (en) | 1995-10-28 | 1996-10-25 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09186105A true JPH09186105A (en) | 1997-07-15 |
JP2900897B2 JP2900897B2 (en) | 1999-06-02 |
Family
ID=26555125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28364596A Expired - Lifetime JP2900897B2 (en) | 1995-10-28 | 1996-10-25 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2900897B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6127267A (en) * | 1997-10-09 | 2000-10-03 | Nec Corporation | Fabrication method of semiconductor device equipped with silicide layer |
US6241859B1 (en) | 1997-08-22 | 2001-06-05 | Nec Corporation | Method of forming a self-aligned refractory metal silicide layer |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02181919A (en) * | 1989-01-09 | 1990-07-16 | Seiko Epson Corp | Manufacture of semiconductor device |
JPH04334020A (en) * | 1991-05-10 | 1992-11-20 | Fujitsu Ltd | Manufacture of semiconductor device |
JPH06112158A (en) * | 1992-09-25 | 1994-04-22 | Toshiba Corp | Manufacture of semiconductor device |
JPH0794449A (en) * | 1993-07-30 | 1995-04-07 | Toshiba Corp | Manufacture of semiconductor device |
JPH07273066A (en) * | 1994-03-29 | 1995-10-20 | Toshiba Corp | Manufacture of semiconductor device |
JPH08250716A (en) * | 1995-03-07 | 1996-09-27 | Toshiba Corp | Method and device for manufacturing semiconductor device |
-
1996
- 1996-10-25 JP JP28364596A patent/JP2900897B2/en not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02181919A (en) * | 1989-01-09 | 1990-07-16 | Seiko Epson Corp | Manufacture of semiconductor device |
JPH04334020A (en) * | 1991-05-10 | 1992-11-20 | Fujitsu Ltd | Manufacture of semiconductor device |
JPH06112158A (en) * | 1992-09-25 | 1994-04-22 | Toshiba Corp | Manufacture of semiconductor device |
JPH0794449A (en) * | 1993-07-30 | 1995-04-07 | Toshiba Corp | Manufacture of semiconductor device |
JPH07273066A (en) * | 1994-03-29 | 1995-10-20 | Toshiba Corp | Manufacture of semiconductor device |
JPH08250716A (en) * | 1995-03-07 | 1996-09-27 | Toshiba Corp | Method and device for manufacturing semiconductor device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6241859B1 (en) | 1997-08-22 | 2001-06-05 | Nec Corporation | Method of forming a self-aligned refractory metal silicide layer |
US6127267A (en) * | 1997-10-09 | 2000-10-03 | Nec Corporation | Fabrication method of semiconductor device equipped with silicide layer |
Also Published As
Publication number | Publication date |
---|---|
JP2900897B2 (en) | 1999-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100440840B1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
US5937325A (en) | Formation of low resistivity titanium silicide gates in semiconductor integrated circuits | |
US6127267A (en) | Fabrication method of semiconductor device equipped with silicide layer | |
JPH0878361A (en) | Manufacture of semiconductor device | |
US6069045A (en) | Method of forming C49-structure tungsten-containing titanium salicide structure | |
KR20070080836A (en) | Metallic silicide forming method and method of manufacturing semiconductor device | |
JP2751859B2 (en) | Method for manufacturing semiconductor device | |
JPH0794731A (en) | Semiconductor device and its manufacturing method | |
US5869397A (en) | Method of manufacturing semiconductor device | |
JP3033526B2 (en) | Method for manufacturing semiconductor device | |
US6150248A (en) | Method for fabricating semiconductor device | |
JP2900897B2 (en) | Method for manufacturing semiconductor device | |
JPH11195619A (en) | Manufacture of semiconductor device | |
JP2850883B2 (en) | Method for manufacturing semiconductor device | |
JPH06196687A (en) | Manufacture of semiconductor device | |
JP3940660B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2738402B2 (en) | Method for manufacturing semiconductor device | |
JPH07201777A (en) | Manufacture of semiconductor device | |
JP2882352B2 (en) | Method for manufacturing semiconductor device | |
JPH0536632A (en) | Manufacture of semiconductor device | |
KR100256528B1 (en) | Method for manufacturing semiconductor device | |
JPH0878358A (en) | Manufacture of semiconductor device | |
JP3639745B2 (en) | Manufacturing method of semiconductor device | |
JPH113872A (en) | Manufacture of semiconductor device | |
JPH08130196A (en) | Manufacture of silicide layer |