JPH0918296A - Oscillation circuit - Google Patents

Oscillation circuit

Info

Publication number
JPH0918296A
JPH0918296A JP16614995A JP16614995A JPH0918296A JP H0918296 A JPH0918296 A JP H0918296A JP 16614995 A JP16614995 A JP 16614995A JP 16614995 A JP16614995 A JP 16614995A JP H0918296 A JPH0918296 A JP H0918296A
Authority
JP
Japan
Prior art keywords
load
transistor
capacitor
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16614995A
Other languages
Japanese (ja)
Other versions
JP3679459B2 (en
Inventor
Hirokazu Chigira
宏和 千吉良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP16614995A priority Critical patent/JP3679459B2/en
Publication of JPH0918296A publication Critical patent/JPH0918296A/en
Application granted granted Critical
Publication of JP3679459B2 publication Critical patent/JP3679459B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

PURPOSE: To provide the oscillation frequency which can obtain a fixed oscillation frequency against the change of the ambient temperature. CONSTITUTION: This oscillation circuit is provided with a first transistor TR 3, a second TR 5, a third TR 6, a fourth TR 7, and a bias circuit 9 which gives a bias so as to make first and fourth TRs and second and third TRs alternately conductive in accordance with the output signal from a first load 1 and/or that from a second load 4. A limiter is provided which is provided with PN junction elements 23 and 26 and plural resistances 21 and 22 and divides the voltage generated from PN junction elements by plural resistances 21 and 22 and uses the divided voltage to limit the output signal level generated in the first load and/or the second load.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、マルチバイブレータを
使用した発振回路に関するもので、特に周囲温度の変化
に対しても、一定の発振周波数を得ることのできる発振
回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an oscillating circuit using a multivibrator, and more particularly to an oscillating circuit capable of obtaining a constant oscillating frequency even when ambient temperature changes.

【0002】[0002]

【従来の技術】マルチバイブレータを使用した発振回路
が知られている。マルチバイブレータを使用した発振回
路では、発振子としてコンデンサだけを使用して構成で
きるので、発振回路をIC化するのに最適である。前記
コンデンサの容量値程度であれば、ICに内蔵可能であ
る。
2. Description of the Related Art An oscillation circuit using a multivibrator is known. Since an oscillator circuit using a multivibrator can be configured by using only a capacitor as an oscillator, it is optimal for making the oscillator circuit into an IC. As long as the capacitance value of the capacitor is about the same, it can be built in the IC.

【0003】図2はそのようなマルチバイブレータを使
用した発振回路を示す回路図で、コレクタが第1負荷
(1)に接続されエミッタがコンデンサ(2)の一端に
接続された第1トランジスタ(3)と、コレクタが第2
負荷(4)に接続されエミッタが前記コンデンサ(2)
の他端に接続された第2トランジスタ(5)と、コレク
タが前記コンデンサ(2)の一端に接続され電流源を構
成する第3トランジスタ(6)と、コレクタが前記コン
デンサ(2)の他端に接続され電流源を構成する第4ト
ランジスタ(7)と、前記第3又は第4トランジスタ
(6)(7)に定電流を供給する第5トランジスタ
(8)と、前記第1負荷(1)及び又は前記第2負荷
(4)の出力信号に応じて、前記第1及び第4トランジ
スタ(3)(7)と、前記第2及び第3トランジスタ
(5)(6)とを交互に導通させるようにバイアスを与
えるバイアス回路(9)と、出力端子(10)(11)
とを備えている。
FIG. 2 is a circuit diagram showing an oscillator circuit using such a multivibrator. The first transistor (3) has a collector connected to a first load (1) and an emitter connected to one end of a capacitor (2). ) And the collector is second
The emitter is connected to the load (4) and the emitter is the capacitor (2).
A second transistor (5) connected to the other end of the capacitor, a third transistor (6) having a collector connected to one end of the capacitor (2) and forming a current source, and a collector having the other end of the capacitor (2). A fourth transistor (7) that is connected to the above to form a current source, a fifth transistor (8) that supplies a constant current to the third or fourth transistor (6) (7), and the first load (1) And / or the first and fourth transistors (3) and (7) and the second and third transistors (5) and (6) are alternately turned on in response to the output signal of the second load (4). Bias circuit (9) for applying bias and output terminals (10) (11)
And

【0004】次に、発振原理について簡単に説明する。
今、図2の点Aが「H」レベルで、点Bが「L」レベル
であったとする。すると、トランジスタ(12)のエミ
ッタ側の電位が上昇して全体的に「H」レベルとなる。
又、トランジスタ(13)のエミッタ側の電位が低下し
て全体的に「L」レベルとなる。
Next, the principle of oscillation will be briefly described.
It is assumed that the point A in FIG. 2 is at the “H” level and the point B is at the “L” level. Then, the potential on the emitter side of the transistor (12) rises and becomes "H" level as a whole.
Further, the potential on the emitter side of the transistor (13) is lowered and becomes "L" level as a whole.

【0005】その為、前記第1及び第4トランジスタ
(3)(7)のベースには「L」レベルの電圧が印加さ
れ、前記第2及び第3トランジスタ(5)(6)のベー
スには「H」レベルの電圧が印加される。前記第2及び
第3トランジスタ(5)(6)のベースに「H」レベル
の電圧が印加されると、定電流を供給する第5トランジ
スタ(8)に流れる電流Iが両トランジスタを介して流
れることとなる。
Therefore, an "L" level voltage is applied to the bases of the first and fourth transistors (3) (7), and the bases of the second and third transistors (5) (6) are applied. An "H" level voltage is applied. When an "H" level voltage is applied to the bases of the second and third transistors (5) and (6), the current I flowing through the fifth transistor (8) that supplies a constant current flows through both transistors. It will be.

【0006】すると、コンデンサ(2)には図示の方向
の充電が行われ、第2トランジスタ(5)のエミッタ電
圧が上昇する。第2トランジスタ(5)のエミッタ電圧
が上昇すると第2トランジスタ(5)は、オフする。す
ると、点Bの電圧が「H」レベルとなり、トランジスタ
(13)のエミッタ側の電位が上昇して全体的に「H」
レベルとなる。
Then, the capacitor (2) is charged in the direction shown, and the emitter voltage of the second transistor (5) rises. When the emitter voltage of the second transistor (5) rises, the second transistor (5) turns off. Then, the voltage at the point B becomes the “H” level, the potential on the emitter side of the transistor (13) rises, and the voltage becomes “H” as a whole.
Level.

【0007】すると、第1及び第4トランジスタ(3)
(7)のベースには「H」レベルの電圧が印加され、第
1及び第4トランジスタ(3)(7)がオンする。第1
及び第4トランジスタ(3)(7)がオンすると、点A
の電圧が「L」レベルとなり、トランジスタ(12)の
エミッタ側の電位が低下して全体的に「L」レベルとな
る。
Then, the first and fourth transistors (3)
An "H" level voltage is applied to the base of (7), and the first and fourth transistors (3) and (7) are turned on. First
When the fourth transistors (3) and (7) are turned on, the point A
Voltage becomes "L" level, the potential on the emitter side of the transistor (12) decreases, and becomes "L" level as a whole.

【0008】その為、コンデンサ(2)には図示の方向
と逆の方向の充電が行われ、同様の動作を繰り返すこと
になる。つまり、前記第1及び第4トランジスタ(3)
(7)と、前記第2及び第3トランジスタ(5)(6)
とを交互に導通させるようにバイアス回路(9)が動作
し、その結果、出力端子(10)(11)に発振出力信
号が得られる。
Therefore, the capacitor (2) is charged in the opposite direction to the illustrated direction, and the same operation is repeated. That is, the first and fourth transistors (3)
(7) and the second and third transistors (5) and (6)
The bias circuit (9) operates so as to alternately conduct and, and as a result, an oscillation output signal is obtained at the output terminals (10) and (11).

【0009】出力端子(10)(11)に得られる発振
出力信号の発振周波数Fは、
The oscillation frequency F of the oscillation output signal obtained at the output terminals (10) and (11) is

【0010】[0010]

【数2】 [Equation 2]

【0011】となる。但し、Iは前記第5トランジスタ
(8)の定電流値、Cは前記コンデンサ(2)の容量
値、Vは前記第1負荷(1)、前記第2負荷(4)に発
生する信号の振幅である。従って、図2の回路によれ
ば、マルチバイブレータを使用した発振回路を構成する
ことができる。
## EQU1 ## Where I is the constant current value of the fifth transistor (8), C is the capacitance value of the capacitor (2), and V is the amplitude of the signal generated in the first load (1) and the second load (4). Is. Therefore, according to the circuit of FIG. 2, it is possible to configure an oscillation circuit using a multivibrator.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、図2の
発振回路をICした場合に周囲の温度が上昇すると、発
振周波数Fが変動してしまう、という問題があった。図
2の回路において、温度により値が変動する素子として
はトランジスタやダイオードのPN接合電圧であるVBE
と抵抗がある。それぞれの変動の割合は、1度毎に次の
ようになり、相対的に抵抗値の変化の方が影響が大き
い。
However, when the oscillation circuit of FIG. 2 is integrated into an IC, the oscillation frequency F fluctuates when the ambient temperature rises. In the circuit of FIG. 2, the element whose value fluctuates with temperature is VBE which is the PN junction voltage of a transistor or a diode.
There is resistance. The rate of each variation is as follows for each degree, and the change in the resistance value has a relatively greater effect.

【0013】VBE=−2.0mV/℃ R=+0.15%/℃ 図2の基準電源(14)の電圧をVB、PN接合電圧を
VBE、抵抗(15)の抵抗値をR3とすると、第5トラ
ンジスタ(8)の定電流値Iは、
VBE = −2.0 mV / ° C. R = + 0.15% / ° C. When the voltage of the reference power source (14) in FIG. 2 is VB, the PN junction voltage is VBE, and the resistance value of the resistor (15) is R3, The constant current value I of the fifth transistor (8) is

【0014】[0014]

【数3】 (Equation 3)

【0015】となる。式(3)において、電圧VBEの変
化の方が抵抗R3の変化より大きいので、温度が上昇す
ると、式(3)の値は大きくなる。そのため、前記第5
トランジスタ(8)の定電流値Iは、増大する。一方、
式(2)の第2負荷(4)に発生する信号の振幅VPP
は、第2負荷(4)に流れる電流により定まり、次のよ
うになる。
## EQU1 ## In the equation (3), the change in the voltage VBE is larger than the change in the resistance R3, so that the value of the equation (3) increases as the temperature rises. Therefore, the fifth
The constant current value I of the transistor (8) increases. on the other hand,
Amplitude VPP of the signal generated in the second load (4) of equation (2)
Is determined by the current flowing through the second load (4) and is as follows.

【0016】[0016]

【数4】 (Equation 4)

【0017】但し、R5は、第2負荷(4)の抵抗値で
ある。式(4)において、温度が上昇すると電圧VBEが
小さくなるので振幅VPPは大きくなる。例として、VBE
=0.7V、R3=R5=500オームを、式(4)に
代入すると、100度の温度変化があった場合、その変
化は次のようになる。
However, R5 is the resistance value of the second load (4). In the equation (4), the voltage VBE decreases as the temperature rises, so the amplitude VPP increases. As an example, VBE
Substituting = 0.7V and R3 = R5 = 500 ohms into equation (4), if there is a temperature change of 100 degrees, the change is as follows.

【0018】 常温 +100度 比 電流I 600マイクロA 869マイクロA +45% 振幅VPP 0.6V 1V +66% その結果、電流Iよりも振幅VPPの増加率の方が大きい
ので、発振周波数Fは、温度があがると小さくなってし
まう。
Normal temperature +100 degrees Specific current I 600 micro A 869 micro A + 45% Amplitude VPP 0.6V 1V + 66% As a result, the rate of increase of the amplitude VPP is larger than that of the current I. It gets smaller when it rises.

【0019】[0019]

【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、コレクタが第1負荷に接続されエミ
ッタがコンデンサの一端に接続された第1トランジスタ
と、コレクタが第2負荷に接続されエミッタが前記コン
デンサの他端に接続された第2トランジスタと、コレク
タが前記コンデンサの一端に接続され電流源を構成する
第3トランジスタと、コレクタが前記コンデンサの他端
に接続され電流源を構成する第4トランジスタと、前記
第1負荷及び又は前記第2負荷からの出力信号に応じ
て、前記第1及び第4トランジスタと、前記第2及び第
3トランジスタとを交互に導通させるようにバイアスを
与えるバイアス回路とを備える発振回路において、PN
接合素子と複数の抵抗とを備え、前記PN接合素子から
生ずる電圧を前記複数の抵抗により分圧し、分圧した電
圧を用いて前記第1及び又は第2負荷に発生する出力信
号レベルを制限するリミッタを設けたことを特徴とす
る。
SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and includes a first transistor having a collector connected to a first load and an emitter connected to one end of a capacitor, and a collector having a second load. Connected to the other end of the capacitor, a second transistor connected to the other end of the capacitor, a collector connected to one end of the capacitor to form a current source, and a collector connected to the other end of the capacitor for the current source. So that the first and fourth transistors and the second and third transistors are alternately turned on in accordance with an output signal from the fourth transistor and the first load and / or the second load. In an oscillation circuit including a bias circuit for applying a bias, PN
A junction element and a plurality of resistors are provided, a voltage generated from the PN junction element is divided by the plurality of resistors, and the divided voltage is used to limit an output signal level generated in the first and / or the second load. The feature is that a limiter is provided.

【0020】[0020]

【作用】本発明によれば、マルチバイブレータ型の発振
回路において、第1及び第2負荷に発生する出力信号レ
ベルを制限するリミッタを設け、発振出力信号の振幅が
温度変化に応じて変化するようにしている。そのため、
前記発振回路の発振周波数を定める電流値Iが温度によ
り変動しても、前記発振出力信号の振幅Vがその変化を
押さえるように働くので、全体として、前記発振回路の
発振周波数は、一定となる。
According to the present invention, in the multivibrator type oscillation circuit, a limiter for limiting the output signal level generated in the first and second loads is provided so that the amplitude of the oscillation output signal changes according to the temperature change. I have to. for that reason,
Even if the current value I that determines the oscillation frequency of the oscillation circuit fluctuates due to temperature, the amplitude V of the oscillation output signal works to suppress the change, so that the oscillation frequency of the oscillation circuit becomes constant as a whole. .

【0021】[0021]

【実施例】図1は、本発明の発振回路を示すもので、
(20)は、抵抗(21)(22)、トランジスタ(2
3)乃至(25)及びダイオード(26)からなり、点
A及び点Bの電圧のレベルを制限するリミッタである。
尚、図1において、図2と同一の回路素子については同
一の符号を付し説明を省略する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows an oscillator circuit of the present invention.
(20) is a resistor (21) (22), a transistor (2)
3) to (25) and a diode (26), which is a limiter for limiting the voltage level at points A and B.
In FIG. 1, the same circuit elements as those in FIG. 2 are designated by the same reference numerals and the description thereof will be omitted.

【0022】トランジスタ(23)のエミッタに流れる
電流I1は、抵抗(21)の値をR1とし、トランジス
タやダイオードのPN接合電圧をVBEとすると、
With respect to the current I1 flowing through the emitter of the transistor (23), when the value of the resistor (21) is R1 and the PN junction voltage of the transistor or diode is VBE,

【0023】[0023]

【数5】 (Equation 5)

【0024】となる。そして、抵抗(22)の値をR
2、電源電圧をVCCとすると、トランジスタ(24)
(25)のエミッタに生ずるリミッタ電圧VLは、
## EQU1 ## Then, set the value of the resistor (22) to R
2. When the power supply voltage is Vcc, the transistor (24)
The limiter voltage VL generated at the emitter of (25) is

【0025】[0025]

【数6】 (Equation 6)

【0026】となり、該電圧以下に点A及び点Bの電圧
が下がることはない。点A及び点Bの電圧が式(6)の
ように表せると、第1負荷(1)及び第2負荷(4)に
発生する発振信号の振幅VPPLは、
The voltage at points A and B does not drop below this voltage. When the voltage at the point A and the voltage at the point B can be expressed by the equation (6), the amplitude VPPL of the oscillation signal generated in the first load (1) and the second load (4) is

【0027】[0027]

【数7】 (Equation 7)

【0028】となる。式(7)においては、抵抗R1を
6Kオーム、抵抗R2を700オームに設定している。
すると、電圧VBEには正の係数がかかるようになる。
又、式(7)の抵抗R1及びR2の温度変化に起因する
変動は相殺されるので、式(7)の変動要因は、電圧V
BEだけである。これらの条件から、温度が上昇すると振
幅VPPLは小さくなる。振幅VPPLが小さくなると、式
(2)の出力端子(10)(11)に得られる発振出力
信号の発振周波数Fは、大きくなる。
## EQU1 ## In the equation (7), the resistance R1 is set to 6K ohms and the resistance R2 is set to 700 ohms.
Then, a positive coefficient is applied to the voltage VBE.
Further, since the fluctuations of the resistors R1 and R2 in the equation (7) due to the temperature change are canceled out, the fluctuation factor of the equation (7) is the voltage V
BE only. Under these conditions, the amplitude VPPL becomes smaller as the temperature rises. As the amplitude VPPL decreases, the oscillation frequency F of the oscillation output signal obtained at the output terminals (10) and (11) of the equation (2) increases.

【0029】従って、発振周波数Fは一定となる。この
際の、前記電圧VBEの変化の大きさは、抵抗R1及びR
2の比により任意に変えられる。具体的には、式(7)
の値を式(2)に代入し、温度について微分を行い、そ
の一定となるような抵抗R1及びR2の比を設定すれば
よい。尚、式(7)において、抵抗R2を抵抗R1に比
べて大きく設定すれば電圧VBEには負の係数がかかるよ
うになる。このようにすれば、温度が上昇すると振幅V
PPLを大きくすることも可能となる。
Therefore, the oscillation frequency F becomes constant. At this time, the magnitude of the change of the voltage VBE depends on the resistances R1 and R1.
It can be arbitrarily changed by the ratio of 2. Specifically, equation (7)
The value of is substituted into the equation (2), the temperature is differentiated, and the ratio of the resistors R1 and R2 is set so as to be constant. In the equation (7), if the resistance R2 is set to be larger than that of the resistance R1, the voltage VBE has a negative coefficient. By doing so, when the temperature rises, the amplitude V
It is also possible to increase the PPL.

【0030】[0030]

【発明の効果】以上述べた如く、本発明によれば、マル
チバイブレータ型の発振回路において、第1及び第2負
荷に発生する出力信号レベルを制限するリミッタを設
け、発振出力信号の振幅が温度変化に応じて変化するよ
うにしているので、発振回路の発振周波数を定める電流
値Iが温度により変動しても、発振出力信号の振幅Vが
その変化を押さえるように働くので、全体として、発振
回路の発振周波数は、一定となる。
As described above, according to the present invention, in the multivibrator type oscillation circuit, the limiter for limiting the output signal level generated in the first and second loads is provided, and the amplitude of the oscillation output signal is controlled by the temperature. Since the change is made according to the change, even if the current value I that determines the oscillation frequency of the oscillation circuit fluctuates due to temperature, the amplitude V of the oscillation output signal works to suppress the change. The oscillation frequency of the circuit is constant.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の発振回路を示す回路図である。FIG. 1 is a circuit diagram showing an oscillator circuit of the present invention.

【図2】従来の発振回路を示す回路図である。FIG. 2 is a circuit diagram showing a conventional oscillator circuit.

【符号の説明】[Explanation of symbols]

(3) 第1トランジスタ (5) 第2トランジスタ (6) 第3トランジスタ (7) 第4トランジスタ (9) バイアス回路 (3) First transistor (5) Second transistor (6) Third transistor (7) Fourth transistor (9) Bias circuit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 コレクタが第1負荷に接続されエミッタ
がコンデンサの一端に接続された第1トランジスタと、 コレクタが第2負荷に接続されエミッタが前記コンデン
サの他端に接続された第2トランジスタと、 コレクタが前記コンデンサの一端に接続され電流源を構
成する第3トランジスタと、 コレクタが前記コンデンサの他端に接続され電流源を構
成する第4トランジスタと、 前記第1負荷及び又は前記第2負荷からの出力信号に応
じて、前記第1及び第4トランジスタと、前記第2及び
第3トランジスタとを交互に導通させるようにバイアス
を与えるバイアス回路と、を備える発振回路において、 PN接合素子と複数の抵抗とを備え、前記PN接合素子
から生ずる電圧を前記複数の抵抗により分圧し、分圧し
た電圧を用いて前記第1及び又は第2負荷に発生する出
力信号レベルを制限するリミッタを設けたことを特徴と
する発振回路。
1. A first transistor having a collector connected to a first load and an emitter connected to one end of a capacitor, and a second transistor having a collector connected to a second load and an emitter connected to the other end of the capacitor. A third transistor having a collector connected to one end of the capacitor to form a current source, a fourth transistor having a collector connected to the other end of the capacitor to form a current source, the first load and / or the second load An oscillating circuit including a bias circuit for applying a bias so as to alternately conduct the first and fourth transistors and the second and third transistors according to an output signal from the PN junction element and a plurality of PN junction elements. And dividing the voltage generated from the PN junction element by the plurality of resistors and using the divided voltage. Oscillating circuit, characterized in that a beauty or limiter for limiting the output signal level generated in the second load.
【請求項2】 前記リミッタの基準電圧が周囲の温度上
昇に応じて上昇するように設定したことを特徴とする請
求項1記載の発振回路。
2. The oscillator circuit according to claim 1, wherein the reference voltage of the limiter is set so as to increase according to an increase in ambient temperature.
【請求項3】 コレクタが第1負荷に接続されエミッタ
がコンデンサの一端に接続された第1トランジスタと、 コレクタが第2負荷に接続されエミッタが前記コンデン
サの他端に接続された第2トランジスタと、 コレクタが前記コンデンサの一端に接続され電流源を構
成する第3トランジスタと、 コレクタが前記コンデンサの他端に接続され電流源を構
成する第4トランジスタと、 前記第3又は第4トランジスタに定電流を供給する第5
トランジスタと、 前記第1負荷及び又は前記第2負荷の出力信号に応じ
て、前記第1及び第4トランジスタと、前記第2及び第
3トランジスタとを交互に導通させるようにバイアスを
与えるバイアス回路と、を備え、発振周波数Fが 【数1】 但し、Iは前記第5トランジスタの定電流値、Cは前記
コンデンサの容量値、Vは前記第1負荷及び又は前記第
2負荷に発生する信号の振幅である。で定まる発振回路
において、 前記第1及び第2負荷に発生する出力信号レベルを制限
するリミッタを設け、周囲の温度上昇に応じて前記定電
流値Iが変動した時に前記振幅Vを変化させて前記発振
周波数Fが一定となるようにしたことを特徴とする発振
回路。
3. A first transistor having a collector connected to a first load and an emitter connected to one end of a capacitor, and a second transistor having a collector connected to a second load and an emitter connected to the other end of the capacitor. A third transistor whose collector is connected to one end of the capacitor to form a current source, a fourth transistor whose collector is connected to the other end of the capacitor to form a current source, and a constant current to the third or fourth transistor 5th to supply
A transistor, and a bias circuit for applying a bias so as to alternately conduct the first and fourth transistors and the second and third transistors in response to the output signals of the first load and / or the second load. , And the oscillation frequency F is Here, I is a constant current value of the fifth transistor, C is a capacitance value of the capacitor, and V is an amplitude of a signal generated in the first load and / or the second load. In the oscillation circuit defined by, a limiter for limiting the output signal level generated in the first and second loads is provided, and the amplitude V is changed by changing the amplitude V when the constant current value I fluctuates according to an increase in ambient temperature. An oscillation circuit characterized in that the oscillation frequency F is constant.
JP16614995A 1995-06-30 1995-06-30 Oscillator circuit Expired - Fee Related JP3679459B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16614995A JP3679459B2 (en) 1995-06-30 1995-06-30 Oscillator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16614995A JP3679459B2 (en) 1995-06-30 1995-06-30 Oscillator circuit

Publications (2)

Publication Number Publication Date
JPH0918296A true JPH0918296A (en) 1997-01-17
JP3679459B2 JP3679459B2 (en) 2005-08-03

Family

ID=15825974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16614995A Expired - Fee Related JP3679459B2 (en) 1995-06-30 1995-06-30 Oscillator circuit

Country Status (1)

Country Link
JP (1) JP3679459B2 (en)

Also Published As

Publication number Publication date
JP3679459B2 (en) 2005-08-03

Similar Documents

Publication Publication Date Title
US6570443B2 (en) Amplitude control of an alternating signal generated by an electronic device such as an oscillator circuit
JPS5812764B2 (en) Multi-vibrator body warmer
JPH0918296A (en) Oscillation circuit
JP3272205B2 (en) Oscillator circuit
JPS5842886B2 (en) constant voltage device
JPH11340797A (en) Voltage-controlled oscillator
JPS58132816A (en) Electric circuit
JP3671519B2 (en) Current supply circuit
JPH0413692Y2 (en)
JP2591906Y2 (en) Reference voltage circuit
JP2903213B2 (en) Level conversion circuit
JP3066803B2 (en) Bias power supply circuit
JPH0250513A (en) Triangular wave generating circuit
JPS591004B2 (en) Comparator using programmable unijunction transistor
JP2772957B2 (en) Level switching circuit
JPS60180333A (en) Voltage controlled oscillator
JPH0832157B2 (en) DC-DC converter
JPH0342010B2 (en)
JPH0612499B2 (en) Constant current circuit with voltage limit
JPH022545B2 (en)
JPS6218111A (en) Voltage controlled multivibrator
JPH0766303B2 (en) Micro current generation circuit and oscillator circuit using this circuit
JPS6228884B2 (en)
JPH0567082B2 (en)
JPH05299946A (en) Comparator circuit

Legal Events

Date Code Title Description
A521 Written amendment

Effective date: 20050124

Free format text: JAPANESE INTERMEDIATE CODE: A523

A61 First payment of annual fees (during grant procedure)

Effective date: 20050513

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080520

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090520

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20090520

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100520

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110520

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20120520

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130520

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees