JPH09182458A - Controller for current-type converter - Google Patents
Controller for current-type converterInfo
- Publication number
- JPH09182458A JPH09182458A JP7334926A JP33492695A JPH09182458A JP H09182458 A JPH09182458 A JP H09182458A JP 7334926 A JP7334926 A JP 7334926A JP 33492695 A JP33492695 A JP 33492695A JP H09182458 A JPH09182458 A JP H09182458A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- current
- signal
- converter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
- Inverter Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、誘導電動機用のV
VVF(可変電圧可変周波数)装置や各種電源装置など
に使用されるインバータやコンバータ装置の制御装置に
関し、特に本発明は、PWM変調を行って電流を制御す
る電流形変換器の制御装置に関するものである。TECHNICAL FIELD The present invention relates to a V for an induction motor.
The present invention relates to a control device for an inverter or converter device used in a VVF (variable voltage variable frequency) device or various power supply devices, and particularly to a control device for a current source converter that controls current by performing PWM modulation. is there.
【0002】[0002]
【従来の技術】PWM変調を行って制御する三相電流形
変換器の一例が、例えば、社団法人電気学会編、社団法
人電気学会発行「半導体電力変換回路」(1987年3 月31
日初版発行)の212〜214頁に記載されている。同
書にはコンバータが示されているが、インバータにおい
ても、電源と負荷が入れ替わり電力の伝達方向が変わる
のみで、同種の制御装置を用いることができる。あるい
は、コンバータはインバータの回生動作を行っている状
態と見ることもでき、インバータとコンバータは基本的
に同種の制御装置で制御することができる。。上記制御
装置の詳細は、例えば電気学会論文誌D107巻11号
(昭和62年)にも見ることができる。2. Description of the Related Art One example of a three-phase current source converter that controls by performing PWM modulation is, for example, edited by The Institute of Electrical Engineers of Japan, published by The Institute of Electrical Engineers of Japan, "Semiconductor Power Converter Circuit" (March 31, 1987).
212-214 of the first edition published). Although a converter is shown in the same document, the same type of control device can be used also in the inverter, only by switching the power supply and the load and changing the power transmission direction. Alternatively, the converter can be regarded as a state in which the inverter is performing a regenerative operation, and the inverter and the converter can be controlled by basically the same kind of control device. . Details of the control device can also be found in, for example, the Institute of Electrical Engineers of Japan, Volume D107, No. 11 (1987).
【0003】また、上記「半導体電力変換回路」の21
3頁の図9.2.24に見られる制御装置においては、
電源に同期したPLL回路出力パルスにより、ROMに
予め記憶させておいた正弦波パターンパルスPと三角波
信号を読み出し、三角波信号は直流電圧制御用のための
関数発生器Iと比較されて短絡パルスを発生し、正弦波
パターンパルスと短絡パルスが合成回路において合成さ
れスイッチング素子を駆動するゲート信号を発生してい
る。なお、上記図9.2.24において、移相回路を除
く位相制御回路はスイッチング素子の最小オン幅、オフ
幅の制約から必要になるものであり、本発明とは直接関
係しない。In addition, 21 of the above "semiconductor power conversion circuit"
In the control device seen in Figure 9.2.24 on page 3,
The sine wave pattern pulse P and the triangular wave signal stored in advance in the ROM are read by the output pulse of the PLL circuit synchronized with the power supply, and the triangular wave signal is compared with the function generator I for controlling the DC voltage to generate a short circuit pulse. The generated sine wave pattern pulse and the short circuit pulse are combined in a combining circuit to generate a gate signal for driving the switching element. It should be noted that, in FIG. 9.2.24, the phase control circuit except the phase shift circuit is necessary because of the restriction of the minimum ON width and OFF width of the switching element and is not directly related to the present invention.
【0004】[0004]
【発明が解決しようとする課題】上記した2点の文献に
記載される事項から明らかなように、従来のPWM変調
を行う電流形変換器の制御装置は、正弦波パターンパル
スと短絡パルスをぞれぞれ別個の考え方により作成して
おき、これらを合成回路により合成しており、また、合
成するにあたっては移相回路で作成している交流電源電
圧や交流出力電圧の一周期360度の内のどの60度期
間にいるのかの情報を合成回路が必要とし、非常に複雑
な制御装置とならざるを得なかった。As is apparent from the matters described in the above-mentioned two documents, the control device of the conventional current source converter which performs the PWM modulation does not include the sine wave pattern pulse and the short circuit pulse. Each of them is created in a separate way, and these are combined by a combining circuit. Also, when combining, within one cycle of 360 degrees of the AC power supply voltage or the AC output voltage created by the phase shift circuit. The synthesizing circuit needs the information of which 60 degree period of time, and it becomes a very complicated control device.
【0005】一方、従来のPWM変調を行う三相電圧形
変換器においては、前記した電気学会発行「半導体電力
変換回路」114頁の図6.3.5に見られるように、
基本的には三角波キャリア信号es と電圧指令値eO u
,eo v ,eo w との大小関係のみにより変換器を構
成する各スイッチング素子の駆動信号vu ,vv ,vw
を得ることができ、電流形変換器に比べ非常に簡単な制
御装置とすることができる。On the other hand, in the conventional three-phase voltage type converter for performing PWM modulation, as shown in FIG. 6.3.5 on page 114 of "Semiconductor Power Conversion Circuit" published by the Institute of Electrical Engineers,
Basically, the triangular wave carrier signal es and the voltage command value e O u
, E o v, e o drive signal of the switching element only magnitude relation between w by configuring the transducer vu, vv, vw
Therefore, it is possible to obtain a very simple control device as compared with the current source converter.
【0006】上記電圧形変換器に対して、電流形変換器
においては、三角波キャリア信号と各相の電流指令値と
の大小関係のみによりPWMパターンを作成し、スイッ
チング素子の駆動信号を得たのでは、各相の電流は他相
のスイッチングの影響を強く受けるため、PWMパター
ン通りとはならず、電流指令値と実電流は一致しない。
また、電流形では直流電流源や直流電流負荷の電流連続
性を保証するための短絡回路を追加する必要がある。本
発明は上記した従来技術の問題点を考慮してなされたも
のであり、本発明は、電圧形変換器と類似の手段によ
り、ほぼ同等規模で簡単にPWM制御を行うことができ
る三相電流形変換器の制御装置を得ることを目的とす
る。In contrast to the voltage type converter described above, in the current type converter, the PWM pattern is created only by the magnitude relationship between the triangular wave carrier signal and the current command value of each phase to obtain the drive signal of the switching element. Then, since the current of each phase is strongly influenced by the switching of the other phase, it does not follow the PWM pattern, and the current command value and the actual current do not match.
Further, in the current type, it is necessary to add a short circuit to guarantee the current continuity of the DC current source and the DC current load. The present invention has been made in consideration of the above-mentioned problems of the prior art, and the present invention is a three-phase current capable of performing PWM control easily at approximately the same scale by means similar to the voltage source converter. The purpose is to obtain a control device for a shape converter.
【0007】[0007]
【課題を解決するための手段】図1は本発明の制御装置
の全体構成を示す図である。同図において、1は負荷の
線電流指令値iu * 、iv * 、iw * を発生する電流指
令発生器であり、電流指令発生器1は例えば図示しない
負荷となる電動機速度制御回路の出力などにより駆動さ
れ、電動機速度が所定値になるような電流指令値を発生
する。なお、速度制御回路以外にも位置制御回路、トル
ク制御回路、電流制御回路など用途に応じて各種のもの
を使用することができる。FIG. 1 is a diagram showing the overall configuration of a control device according to the present invention. In the figure, 1 is a current command generator that generates line current command values iu * , iv * , iw * of the load. The current command generator 1 uses, for example, an output of a motor speed control circuit (not shown) as a load. It is driven and generates a current command value such that the motor speed reaches a predetermined value. In addition to the speed control circuit, various types such as a position control circuit, a torque control circuit, and a current control circuit can be used according to the application.
【0008】2は電流指令発生器1が出力する線電流指
令値より相電流指令値iuw *,ivu *,iwv *を発生さ
せる減算器、3は三角波キャリア信号発生器、4は相電
流指令値と三角波キャリア信号を比較してその大小関係
に応じ各相のオン、オフ信号Suw、Svu、Swvを発生す
る比較器である。また、5は各相のオン、オフ信号より
信号Su1+ ,Su1- ,Sv1+ ,Sv1- ,Sw1+ ,Sw1-
を発生する論理回路、6は前記した短絡パルスSu0,S
v0,Sw0を発生する短絡パルス発生回路、7は上記論理
回路5と短絡パルス発生回路6の出力を合成し、各相ア
ームを構成するスイッチング素子の駆動信号Su + ,S
u - ,Sv + ,Sv - ,Sw + ,Sw - を得る合成回路
である。Reference numeral 2 is a line current finger output from the current command generator 1.
Phase current command value iuw*, Ivu *, Iwv*Occurs
A subtractor, 3 is a triangular wave carrier signal generator, 4 is a phase signal
Flow command value and triangular wave carrier signal are compared and their magnitude relation
Generates ON / OFF signals Suw, Svu, Swv for each phase according to
It is a comparator. Also, 5 is from the on / off signal of each phase
Signal Su1+, Su1-, Sv1+, Sv1-, Sw1+, Sw1-
A logic circuit 6 for generating a short circuit pulse Su0, S
Short circuit pulse generation circuit for generating v0 and Sw0, 7 is the above logic
The outputs of circuit 5 and short-circuit pulse generation circuit 6 are combined and
Drive signal Su of the switching element that constitutes the system+, S
u -, Sv+, Sv-, Sw+, Sw-Synthesis circuit to obtain
It is.
【0009】上記した1〜7の各要素はそれぞれ簡単な
動作を行うのみであり、IC化された汎用チップで、極
めて少数の部品にて構成することができる。電流形変換
器の制御装置は前記したように、通常、電圧形変換器の
制御装置より複雑な構成となるが、本発明においては、
上記のような簡単な構成で電流形変換装置の制御装置を
構成することができる。以下、その理由を説明する。Each of the above-mentioned elements 1 to 7 only performs a simple operation, and is a general-purpose IC chip, which can be constituted by an extremely small number of parts. As described above, the control device for the current source converter usually has a more complicated structure than the control device for the voltage source converter.
The control device of the current source conversion device can be configured with the simple configuration as described above. Hereinafter, the reason will be described.
【0010】図2は電圧形変換器の主回路構成と本発明
に係わる電流形変換装置の主回路構成を示す図である。
図2(a)は本発明の参考となる電圧形変換器の主回路
構成を示し、図2(b)は本発明に係わる電流形変換装
置の主回路構成を示している。同図において、21は直
流電圧源、41は直流電流源、22〜27、42〜47
はスイッチング素子、28〜33は無効電力処理用の逆
並列ダイオード、48〜53はスイッチング素子の逆耐
圧を得るための直列ダイオード、34〜36、54〜5
6は負荷である。図2において、同図(a)に示す電圧
形変換器と、(b)に示す電流形変換器は、電圧・電流
に関して相対回路となっており、次の表1に示すように
諸量がそれぞれ対応している。FIG. 2 is a diagram showing the main circuit configuration of the voltage source converter and the main circuit configuration of the current source converter according to the present invention.
FIG. 2A shows the main circuit configuration of a voltage source converter which is a reference of the present invention, and FIG. 2B shows the main circuit configuration of a current source converter according to the present invention. In the figure, 21 is a DC voltage source, 41 is a DC current source, 22-27, 42-47.
Are switching elements, 28-33 are anti-parallel diodes for reactive power processing, 48-53 are series diodes for obtaining reverse breakdown voltage of the switching elements, 34-36, 54-5.
6 is a load. In FIG. 2, the voltage source converter shown in FIG. 2 (a) and the current source converter shown in FIG. 2 (b) are relative circuits with respect to voltage and current. Each corresponds.
【0011】[0011]
【表1】 [Table 1]
【0012】図3は電圧形および電流形変換器の各部波
形を示す図、図4は短絡パルスの発生原理を示す図であ
る。図3において、左側に記した記号が電圧形変換器の
ものであり、右側に記した記号が電流形変換器のもので
ある。また、図4は図3において、の部分を拡大して
示した図である。なお、図4には後述する短絡パルス
(同図の網かけ部分)が示されており、また、電流値は
この間略一定値として示されている。FIG. 3 is a diagram showing waveforms of respective parts of the voltage type and current type converters, and FIG. 4 is a diagram showing a principle of generating a short circuit pulse. In FIG. 3, the symbols on the left side are for the voltage type converter, and the symbols on the right side are for the current type converter. Further, FIG. 4 is an enlarged view of a portion of FIG. It should be noted that FIG. 4 shows a short-circuit pulse (shaded portion in the figure) described later, and the current value is shown as a substantially constant value during this period.
【0013】次に、上記表を基にして、まず従来の電圧
形変換器の動作を図3の波形図により説明する。電圧形
変換器の指令線間電圧実効値をV* 、電圧位相をθ、相
電圧指令値をvu * ,vv * ,vw * 、線間電圧指令値
をvuv* ,vvw* ,vwu* とすると、これらは次の
(1)(2)(3)式で表される(下式において、√(2
/3) は2/3 の平方根を示す。以下同じ)。 vu * =1/3 ( vuv* −vwu* )=√(2/3) ・V* sin (θ−π/6) (1) vv * =1/3 ( vvw* −vuv* )=√(2/3) ・V* sin (θ−5π/6)(2) vw * =1/3 ( vwu* −vvw* )=√(2/3) ・V* sin (θ−3π/2)(3)Next, based on the above table, the operation of the conventional voltage source converter will be described with reference to the waveform diagram of FIG. If the command line voltage effective value of the voltage source converter is V * , the voltage phase is θ, the phase voltage command values are vu * , vv * , vw * , and the line voltage command values are vuv * , vvw * , vwu *. , These are expressed by the following equations (1), (2) and (3) (in the following equation, √ (2
/ 3) indicates the square root of 2/3. same as below). vu * = 1/3 (vuv * −vwu * ) = √ (2/3) V * sin (θ−π / 6) (1) vv * = 1/3 (vvw * −vuv * ) = √ ( 2/3) ・ V * sin (θ-5π / 6) (2) vw * = 1/3 (vwu * −vvw * ) = √ (2/3) ・ V * sin (θ-3π / 2) ( 3)
【0014】電圧形変換器においては、図3(a)に示
すように、上記(1)〜(3)式に示される相電圧指令
値vu * ,vv * ,vw * と、振幅±VDC/2の三角波
キャリア信号を比較して、その大小関係により図3
(b)(c)に示すパルス信号Su ,Sv ,Sw (同図
ではSw は図示されていない)を発生させる。例えば、
同図においてU相の相電圧指令値vu * が三角波キャリ
ア信号より大きいときパルス信号Su を発生させ、V相
の相電圧指令値vv * が三角波キャリア信号より大きい
とき、パルス信号Sv を発生させる。これらのパルス信
号により、図2(a)に示すスイッチング素子22,2
4,26を駆動し、また、上記パルス信号Su ,Sv ,
Sw の否定信号によりスイッチング素子23,25,2
7を駆動することにより、負荷の相電圧として、正弦波
の相電圧指令値vu * ,vv * ,vw * と類似のPWM
変調された近似正弦波(図示せず)を得ることができ
る。In the voltage type converter, as shown in FIG. 3 (a), the phase voltage command values vu * , vv * , vw * and the amplitude ± VDC / shown in the above equations (1) to (3). The two triangular wave carrier signals are compared, and the magnitude relationship is shown in FIG.
(B) Pulse signals Su, Sv, Sw shown in (c) (Sw is not shown in the figure) are generated. For example,
In the figure, the pulse signal Su is generated when the phase voltage command value vu * of the U phase is larger than the triangular wave carrier signal, and the pulse signal Sv is generated when the phase voltage command value vv * of the V phase is larger than the triangular wave carrier signal. By these pulse signals, the switching elements 22 and 2 shown in FIG.
4, 26, and the pulse signals Su, Sv,
Switching elements 23, 25, 2 by the negative signal of Sw
By driving 7 as the load phase voltage, a PWM similar to the sine wave phase voltage command values vu * , vv * , vw *
A modulated approximate sine wave (not shown) can be obtained.
【0015】ここで、上記相電圧指令値vu * ,vv
* ,vw * と線間電圧指令値vuv* ,vvw* ,vwu*
には次の関係がある。 vuv* =vu * −vv * =√(2) ・V* sin θ (4) vvw* =vv * −vw * =√(2) ・V* sin (θ−2π/3) (5) vwu* =vw * −vu * =√(2) ・V* sin (θ−4π/3) (6) 負荷の線間電圧vuvとしては、図3(j)に示すような
PWM波形となるが、これは上記(4)式からも分かる
ように指令値vuv* に類似した近似正弦波となる。線間
電圧vvw,vwuについても同様である。このようにし
て、電圧形変換器では指令値に近似した正弦波状の線間
電圧が得られる。Here, the phase voltage command values vu * , vv
* , Vw * and line voltage command values vuv * , vvw * , vwu *
Have the following relationships: vuv * = vu * -vv * = √ (2) · V * sin θ (4) vvw * = vv * -vw * = √ (2) · V * sin (θ-2π / 3) (5) vwu * = Vw * -vu * = √ (2) V * sin (θ-4π / 3) (6) The load line voltage vuv has a PWM waveform as shown in FIG. 3 (j). Is an approximate sine wave similar to the command value vuv * , as can be seen from the equation (4). The same applies to the line voltages vvw and vwu. In this way, the voltage-type converter obtains a sinusoidal line voltage that approximates the command value.
【0016】次に、以上の電圧形変換器と表1の双対性
を基にして、電流形変換器の動作について説明する。図
1に示した電流指令発生器1では、上記(4)〜(6)
式に相当する線電流指令値iu * ,iv * ,iw * を発
生する。これは指令線電流実効値をI* 、電流位相をθ
とすると、次の式で表される。 iu * =iuw* −ivu* =√(2) ・I* sin θ (7) iv * =ivu* −iwv* =√(2) ・I* sin (θ−2π/3) (8) iw * =iwv* −iuw* =√(2) ・I* sin (θ−4π/3) (9) これにより、前記した(1)〜(3)式に相当する相電
流指令値iuw* ,ivu * ,iwv* は次の式で表すことが
できる。 iuw* =1/3 ( iu * −iw * )=√(2/3) ・I* sin (θ−π/6) (10) ivu* =1/3 ( iv * −iu * )=√(2/3) ・I* sin (θ−5π/6)(11) iwv* =1/3 ( iw * −iv * )=√(2/3) ・I* sin (θ−3π/2)(12)Next, the above voltage source converter and the duality of Table 1
Based on, the operation of the current source converter will be described. Figure
In the current command generator 1 shown in 1, the above (4) to (6)
Line current command value iu corresponding to the formula*, Iv*, Iw*Depart
Live. This is the effective value of the command line current I*, Current phase θ
Then, it is expressed by the following equation. iu*= Iuw*-Ivu*= √ (2) ・ I*sin θ (7) iv*= Ivu*-Iwv*= √ (2) ・ I*sin (θ-2π / 3) (8) iw*= Iwv*-Iuw*= √ (2) ・ I*sin (θ-4π / 3) (9) As a result, the phase current corresponding to the expressions (1) to (3) described above is obtained.
Flow command value iuw*, Ivu *, Iwv*Can be expressed as
it can. iuw*= 1/3 (iu*-Iw*) = √ (2/3) ・ I*sin (θ-π / 6) (10) ivu*= 1/3 (iv*-Iu*) = √ (2/3) ・ I*sin (θ-5π / 6) (11) iwv*= 1/3 (iw*-Iv*) = √ (2/3) ・ I*sin (θ-3π / 2) (12)
【0017】図1に示した減算器2は、指令値iuw* ,
ivu* ,iwv* を線電流iu * ,iv * ,iw * と指令
線電流実効値I* から上記(10)〜(12)式により
求め、求めた指令値iuw* ,ivu* ,iwv* は比較器4
において、図1に示す三角波キャリア信号発生器3が出
力する三角波キャリア信号と比較されパルス信号Suw,
Svu,Swvを発生する。The subtractor 2 shown in FIG. 1 has a command value iuw * ,
ivu * , ivv * are obtained from the line currents iu * , iv * , iw * and the command line current effective value I * by the above equations (10) to (12), and the obtained command values iuw * , ivu * , iwv * are Comparator 4
, The pulse signal Suw, which is compared with the triangular wave carrier signal output from the triangular wave carrier signal generator 3 shown in FIG.
Svu and Swv are generated.
【0018】図3(b)(c)は上記パルス信号Suw,
Svu(Swvは図示せず)を示す図であり、これらのパル
ス信号は図1の論理回路5で、図3(d)(e)(f)
(g)に示すスイッチング素子の駆動信号Su1+ ,Su1
- ,Sv1+ ,Sv1- ,Sw1+(図示せず),Sw1- (図
示せず)に変換され、図2のスイッチング素子42〜4
7を駆動する。論理回路5において、上記駆動信号Su1
+ ,Su1- ,Sv1+ ,Sv1- ,Sw1+ ,Sw1- を生成す
る論理式は次の通りである。なお、下式において、NOT
(Sxy) はSxyの否定を示す。 Su1+ =Suw・NOT(Svu) (13) Su1- =NOT(Suw)・Svu (14) Sv1+ =Svu・NOT(Swv) (15) Sv1- =NOT(Svu)・Swv (16) Sw1+ =Swv・NOT(Suw) (17) Sw1- =NOT(Swv)・Suw (18)3 (b) and 3 (c) show the pulse signal Suw,
It is a figure which shows Svu (Swv is not shown), These pulse signals are the logic circuits 5 of FIG.
Drive signals Su1 + , Su1 of the switching element shown in (g)
-, Sv1 +, Sv1 -, Sw1 + ( not shown), Sw1 - is converted to (not shown), in FIG. 2 switching element 42-4
7 is driven. In the logic circuit 5, the drive signal Su1
The logical expressions for generating + , Su1 − , Sv1 + , Sv1 − , Sw1 + , Sw1 − are as follows. In the formula below, NOT
(Sxy) indicates the negation of Sxy. Su1 + = Suw · NOT (Svu ) (13) Su1 - = NOT (Suw) · Svu (14) Sv1 + = Svu · NOT (Swv) (15) Sv1 - = NOT (Svu) · Swv (16) Sw1 + = Swv · NOT (Suw) ( 17) Sw1 - = NOT (Swv) · Suw (18)
【0019】以上のようにして、PWM変調を行う電流
形変換器の制御回路を、図1に示した構成で比較的に簡
単に実現することができる。ここで、電流形変換器にお
いては、図2(b)に示した直流電源41は電流源であ
るから、図2(b)に示す正側の全てのスイッチング素
子42,44,46あるいは負側の全てのスイッチング
素子43,45,47を同時にオフ状態とすると、直流
電源を急激に遮断することとによる過電圧の発生を招
く。このため、このような動作を行うことはできない。As described above, the control circuit of the current source converter for performing the PWM modulation can be realized relatively easily with the configuration shown in FIG. Here, in the current source converter, since the DC power supply 41 shown in FIG. 2B is a current source, all of the positive side switching elements 42, 44 and 46 shown in FIG. If all the switching elements 43, 45, and 47 are turned off at the same time, an overvoltage is caused by abruptly cutting off the DC power supply. Therefore, such an operation cannot be performed.
【0020】図3のの部分を拡大した図4を参照する
と、時刻t3〜t4のように三角波キャリア信号が全て
の相電流指令値iuw* ,ivu* ,iwv* よりも大きくな
る期間では、パルス信号Suw,Svu,Swvの全てがオフ
となる。パルス信号Suw,Svu,Swvの全てがオフとな
ると、(13)〜(18)式から明らかなように、Su1
+ ,Su1- ,Sv1+ ,Sv1- ,Sw1+ ,Sw1- の全ても
Lとなり、全スイッチング素子がオフして過電圧の発生
を招くこととなる。そこで、上記のように全スイッチン
グ素子がオフとなる期間では、いずれかの相の正負両側
のスイッチング素子を同時にオン状態とする短絡パルス
を設け、該短絡パルスにより直流電流源41の電流通路
を確保する必要がある。三角波キャリア信号が全ての相
電流指令値より小さくなる期間でも、Suw,Svu,Swv
の否定信号がオフになるので上記と同様である。また、
変換器がコンバータ動作をして電流負荷を駆動している
場合にも同様に短絡パルスが必要である。Referring to FIG. 4 which is an enlarged view of the portion of FIG. 3, in the period in which the triangular wave carrier signal becomes larger than all the phase current command values iuw * , ivu * , iwv * from time t3 to t4, the pulse is generated . All of the signals Suw, Svu, Swv are turned off. When all the pulse signals Suw, Svu, Swv are turned off, as is clear from the equations (13) to (18), Su1
All of + , Su1 − , Sv1 + , Sv1 − , Sw1 + , and Sw1 − also become L, and all switching elements are turned off, which causes overvoltage. Therefore, as described above, during the period in which all the switching elements are off, a short-circuit pulse that simultaneously turns on the positive and negative switching elements of either phase is provided, and the short-circuit pulse secures the current path of the direct current source 41. There is a need to. Even if the triangular wave carrier signal is smaller than all phase current command values, Suw, Svu, Swv
Since the negative signal of is turned off, it is similar to the above. Also,
A short circuit pulse is also required when the converter is operating as a converter to drive a current load.
【0021】そこで、図1に示すように、短絡パルス発
生回路6を設け、短絡パルスSu0,Sv0,Sw0を発生さ
せ、上記信号Su1+ ,Su1- ,Sv1+ ,Sv1- ,Sw
1+ ,Sw1- と合成回路7により合成し、スイッチング
素子駆動信号Su + ,Su - ,Sv + ,Sv - ,Sw
+ ,Sw - を得る。ここで、過電圧の防止の面からは
どの相を短絡してもよいが、スイッチング素子のスイッ
チング損失低減の面からみて、素子のスイッチング回数
が増加しない相を選択することが望ましい。[0021] Therefore, as shown in FIG. 1, a short pulse generation circuit 6 is provided to generate a short pulse SU0, Sv0, Sw0, the signal Su1 +, Su1 -, Sv1 + , Sv1 -, Sw
1 + , Sw1 − and the synthesizing circuit 7 synthesize the switching element drive signals Su + , Su − , Sv + , Sv − , Sw.
+, Sw - obtained. Although any phase may be short-circuited from the viewpoint of preventing overvoltage, it is desirable to select a phase in which the number of switching times of the element does not increase from the viewpoint of reducing switching loss of the switching element.
【0022】これを図4により説明する。なお、図4の
信号Su + ,Su - ,Sv + ,Sv - ,Sw + ,Sw -
等は図3で示した駆動信号Su1+ ,Su1- ,Sv1+ ,S
v1-に短絡パルスを付加した信号であり(同図中の網か
け部分が短絡パルスを示している)、Sは三角波キャリ
ア信号が上昇中であるか下降中であるかを示す信号であ
る。図4の時刻t3 においては、パルス信号Suwが動作
してSu + とSw - がHからLにスイッチングを行うの
で、短絡相としては、U相かW相を選択する。これによ
り、Su + またはSw - がスイッチングせずにH状態を
保ち、Su - またはSw + がLからHにスイッチングす
ることで、スイッチング回数を増加させることなくスイ
ッチング動作をさせることができる。This will be described with reference to FIG. In addition, in FIG.
Signal Su+, Su-, Sv+, Sv -, Sw+, Sw-
Are drive signals Su1 shown in FIG.+, Su1-, Sv1+, S
v1-Is a signal with a short-circuit pulse added to the
Indicate the short circuit pulse), S is a triangular wave carrier
A signal that indicates whether the signal is rising or falling
You. At time t3 in FIG. 4, the pulse signal Suw operates.
Then Su+And Sw-Switches from H to L
Then, the U phase or the W phase is selected as the short-circuited phase. This
Su+Or Sw-Does not switch to the H state
Keep it, Su-Or Sw+Switches from L to H
The switch without increasing the number of switching operations.
It is possible to perform a touching operation.
【0023】これに対し、V相を選択すると、Sv + ,
Sv - の双方をLからHにスイッチングさせなければな
らないので、スイッチング回数が増加する。U相とW相
のどちらを選ぶかはスイッチングの時間間隔が短くなら
ないようにするという観点からU相とするのが望まし
い。すなわち、図4に示すように、Su + は時刻t3 に
近いt2 でスイッチングを行っているが、Sw - は時刻
t3 から遠いt1 でスイッチングを行っており、Su +
をH状態に保った方が、スイッチング時間間隔を長くす
ることができる。このため、時刻t3 ではSu + をスイ
ッチングさせない方が望ましい。On the other hand, when the V phase is selected, Sv + ,
Since both Sv − must be switched from L to H, the number of times of switching increases. Which of the U phase and the W phase is selected is preferably the U phase from the viewpoint that the switching time interval is not shortened. That is, as shown in FIG. 4, Su + performs switching at t2 close to time t3, but Sw − performs switching at t1 far from time t3, and Su +
Is maintained in the H state, the switching time interval can be lengthened. Therefore, it is desirable not to switch Su + at time t3.
【0024】このように、時刻t3 〜t4 においては、
図4の編みかけで示すようにU相で短絡パルスを作成す
る。他の時刻についても、同様な考え方により短絡パル
スを作成することができる。図3(h)(i)に示すS
u0,Sv0は上記のようにして生成された短絡パルスを示
したものであり、同図ではW相短絡パルスSw0は省略し
ている。以上のように、図3(d)〜(g)に示したP
WMパルスと(h)(i)に示した短絡パルスにより、
過電圧を発生することなく同図(j)に示した線電流指
令値iu * に類似した近似正弦波状線電流iu を得るこ
とができる。なお、上記説明では電流形変換器として主
としてインバータについて説明したが、コンバータにつ
いても同様に考えることができる。Thus, from time t3 to t4,
A short circuit pulse is created in the U phase as shown by the braid in FIG. Short-circuit pulses can be created at other times according to the same idea. S shown in FIGS. 3 (h) and (i)
u0 and Sv0 represent the short-circuit pulse generated as described above, and the W-phase short-circuit pulse Sw0 is omitted in the figure. As described above, P shown in FIGS.
By the WM pulse and the short circuit pulse shown in (h) and (i),
An approximate sinusoidal line current iu similar to the line current command value iu * shown in FIG. 9 (j) can be obtained without generating an overvoltage. In the above description, the inverter was mainly described as the current source converter, but the converter can be similarly considered.
【0025】本発明は上記原理に基づき、電流形変換器
の制御装置を構成したものであり、本発明においては、
前記した課題を次のように解決する。 (1)負荷相電流値あるいは相電流に換算した電流指令
値と三角波キャリア信号との比較によりPWMパルス信
号を発生させ、上記PWMパルス信号の内の相異なる二
相PWMパルス信号の一方の否定信号と他方のPWMパ
ルス信号との論理積により、インバータまたはコンバー
タを構成する各スイッチング素子の駆動信号を得る。 (2)上記(1)において、三相の負荷や電源相電流指
令値あるいは相電流に換算した電流指令値のいずれもが
三角波キャリア信号より大きいか小さい期間に、変換器
の所定の相の正負両極側スイッチング素子双方を駆動す
る。 (3)上記(2)において、正負両極側のスイッチング
素子を駆動する相は、スイッチング回数の増加が少ない
相を選択する。The present invention comprises a control device for a current source converter based on the above principle. In the present invention,
The above-mentioned problems are solved as follows. (1) A PWM pulse signal is generated by comparing a load phase current value or a current command value converted into a phase current with a triangular wave carrier signal, and one negative signal of two different PWM pulse signals of the PWM pulse signals is generated. And the other PWM pulse signal, the drive signal of each switching element forming the inverter or the converter is obtained. (2) In the above (1), the positive / negative of a predetermined phase of the converter is in a period in which any of the three-phase load, the power supply phase current command value, or the current command value converted into a phase current is larger or smaller than the triangular wave carrier signal. It drives both switching elements on both sides. (3) In (2) above, the phase that drives the switching elements on both the positive and negative polarities is selected so that the number of times of switching is small.
【0026】本発明の請求項1および請求項2の発明に
おいては、上記(1)のように構成したので、電圧形変
換器とほぼ同等規模の簡単な構成で、三相電流形変換器
のPWM制御を行うことができる。本発明の請求項3の
発明においては、上記(2)の構成としたので、電流形
変換器の過電圧を防止する短絡パルスを簡単な構成で得
ることができる。本発明の請求項4の発明においては、
上記(3)の構成としたので、スイッチング回数を減少
させ、スイッチング損失を低減化することができる。According to the first and second aspects of the present invention, since the configuration is as described in (1) above, the three-phase current source converter can be constructed with a simple configuration substantially equivalent to the voltage source converter. PWM control can be performed. According to the invention of claim 3 of the present invention, since it has the configuration of (2) above, it is possible to obtain a short-circuit pulse for preventing an overvoltage of the current source converter with a simple configuration. In the invention of claim 4 of the present invention,
With the configuration of (3) above, the number of times of switching can be reduced and the switching loss can be reduced.
【0027】[0027]
【発明の実施の形態】図5は本発明の実施例を示す図で
あり、同図には前記図1に示した論理回路5、短絡パル
ス発生回路6、合成回路7が示されている。なお、図1
に示す電流指令発生器1、減算器2、三角波キャリア信
号発生器3、比較器4は従来のPWM変調三相変換器に
おいて使用されている周知な手段を使用することがで
き、前記したように、IC化された汎用チップ等で容易
に構成することができる。図5において、61〜64は
否定ゲート、60〜70,71,72,79〜84は論
理積ゲート、73,74は否定論理和ゲート、75〜7
8はDフリップフロップ回路、85〜93は論理和ゲー
ト、Suw,Svu,Swvは図1に示した比較器4の出力で
あり、また、Sは前記図4に示した三角波キャリア信号
が上昇中であるか下降中であるかを示す信号である。FIG. 5 is a diagram showing an embodiment of the present invention, in which the logic circuit 5, the short circuit pulse generating circuit 6 and the synthesizing circuit 7 shown in FIG. 1 are shown. FIG.
As the current command generator 1, the subtractor 2, the triangular wave carrier signal generator 3, and the comparator 4 shown in FIG. 1, well-known means used in the conventional PWM modulation three-phase converter can be used. It can be easily configured by a general-purpose chip that is integrated into an IC. In FIG. 5, 61 to 64 are NOT gates, 60 to 70, 71, 72, 79 to 84 are AND gates, 73 and 74 are NOT gates, and 75 to 7
8 is a D flip-flop circuit, 85-93 are OR gates, Suw, Svu, Swv are the outputs of the comparator 4 shown in FIG. 1, and S is the rising triangular wave carrier signal shown in FIG. Is a signal indicating whether or not.
【0028】同図において、否定ゲート61〜63およ
び論理積ゲート65〜70で前記した(13)〜(1
8)式を演算する論理回路5を構成し、PWMパルスS
u1+ ,Su1- ,Sv1+ ,Sv1- ,Sw1+ ,Sw1- を発生
する。また、否定ゲート64、論理積ゲート71,7
2,79〜84、否定論理積ゲート73,74、Dフリ
ップフロップ回路75〜78、および、論理和ゲート8
5〜87で短絡パルス発生回路を構成し、短絡パルスS
u0,Sv0,Sw0を発生する。また、論理和ゲート88〜
93で合成回路7を構成し、PWMパルスSu1+ ,Su1
- ,Sv1+ ,Sv1- ,Sw1+ ,Sw1- と短絡パルスSu
0,Sv0,Sw0を合成し、スイッチング素子の駆動信号
Su + ,Su - ,Sv + ,Sv - ,Sw + ,Sw - を発
生する。In the figure, the NOT gates 61 to 63 and the AND gates 65 to 70 are used for the above (13) to (1).
The logic circuit 5 for calculating the equation 8) is configured and the PWM pulse S
u1 + , Su1 − , Sv1 + , Sv1 − , Sw1 + , Sw1 − are generated. Further, the NOT gate 64 and the AND gates 71 and 7
2, 79 to 84, NOT gates 73 and 74, D flip-flop circuits 75 to 78, and OR gate 8
The short-circuit pulse generation circuit is composed of 5 to 87, and the short-circuit pulse S
u0, Sv0, Sw0 are generated. Also, the OR gate 88-
The synthesizing circuit 7 is composed of 93, and PWM pulses Su1 + , Su1
-, Sv1 +, Sv1 -, Sw1 +, Sw1 - a short-circuit pulse Su
0, Sv0, Sw0 are combined to generate drive signals Su + , Su − , Sv + , Sv − , Sw + , Sw − for the switching elements.
【0029】次に図5の実施例の論理回路の動作を前記
図4を参照しながら説明する。PWMパルス信号Suw,
Svu,Swvが入力されると、否定ゲート61〜64はそ
の否定信号NOT(Svu),NOT(Suw),NOT(Svu)を出力
する。論理積ゲート65〜70は、上記NOT(Svu),NO
T(Suw),NOT(Svu)とSuw,Svu,Swvにより、前記
(13)〜(18)式に示す論理積演算を行い、Su
+ ,Su - ,Sv + ,Sv - ,Sw + ,Sw - を発生す
る。一方、三角波キャリア信号が上昇中のとき信号Sは
Hレベルであり、この状態のとき、時刻t1 で信号Swv
が動作しHからLレベルになる。信号SwvがHからLレ
ベルとなると、図5の論理積ゲート72の出力は、信号
Suw,SvuのH,Lに係わらず、HからLとなる。この
とき、否定ゲート64の出力は信号SがHであるので、
否定論理和ゲート74の出力はLからHとなり、Dフリ
ップフロップ回路78,77にラッチ用クロックパルス
が与えられる。Next, the operation of the logic circuit of the embodiment shown in FIG.
This will be described with reference to FIG. PWM pulse signal Suw,
When Svu and Swv are input, the negation gates 61 to 64 are turned on.
Negative signal NOT (Svu), NOT (Suw), NOT (Svu)
I do. The AND gates 65 to 70 have the above NOT (Svu), NO.
By T (Suw), NOT (Svu) and Suw, Svu, Swv,
The logical product operation shown in equations (13) to (18) is performed, and Su
+, Su-, Sv +, Sv-, Sw+, Sw-Generate
You. On the other hand, when the triangular wave carrier signal is rising, the signal S is
It is H level, and in this state, the signal Swv is generated at time t1.
Operates and changes from H level to L level. Signal Swv changes from H to L
When it becomes a bell, the output of the AND gate 72 of FIG.
It changes from H to L regardless of H and L of Suw and Svu. this
At this time, the output of the negation gate 64 is H because the signal S is H.
The output of the NOR gate 74 changes from L to H, and D
Latch clock pulse to the flip-flop circuits 78 and 77
Is given.
【0030】このとき、Dフリップフロップ回路77の
D入力、すなわち否定ゲート63の出力はSwvがLとな
っているためHであり、Dフリップフロップ回路77の
Q出力もLからHとなる。この状態で時刻t3 になる
と、Suw,Svu,Swvの全てがLとなり、否定ゲート6
1〜63の全出力がHとなるため、論理積ゲート71の
出力もHとなり、論理積ゲート82の出力はHとなる。
この信号は論理和ゲート85を介して短絡パルスSu0と
して出力される。この短絡パルスSu0は論理和ゲート8
8,89で前記した信号Su1+ ,Su1- と論理和が取ら
れ、駆動信号Su + ,Su - として出力される。At this time, the D input of the D flip-flop circuit 77, that is, the output of the NOT gate 63 is H because Swv is L, and the Q output of the D flip-flop circuit 77 is also H from L. At time t3 in this state, all of Suw, Svu, and Swv become L, and the negative gate 6
Since all the outputs of 1 to 63 are H, the output of the AND gate 71 is also H and the output of the AND gate 82 is H.
This signal is output as a short circuit pulse Su0 via the OR gate 85. This short circuit pulse Su0 is the OR gate 8
At 8 and 89, the logical sum of the signals Su1 + and Su1 − is obtained and output as drive signals Su + and Su − .
【0031】他の短絡パルスSv0,Sw0についても同様
であり、例えば、短絡パルスSv0については、信号Sが
Lレベルの時刻t4 で信号Suwが動作しLからHレベル
になると、論理積ゲート71の出力はHからLとなり、
否定論理和ゲート73の出力はLからHとなるので、D
フリップフロップ回路75,76にラッチ用クロックパ
ルスが与えられる。このとき、Dフリップフロップ回路
76のD入力はHなので、Dフリップフロップ回路76
のQ出力はHにセットされ、この状態でSuw,Svu,S
wvの全てがHとなると、論理積ゲート72の出力がHと
なり、論理積ゲート80の出力はHとなる。この信号は
論理和ゲート86を介して短絡パルスSv0として出力さ
れる。The same applies to the other short-circuit pulses Sv0 and Sw0. For example, for the short-circuit pulse Sv0, when the signal Suw operates at time t4 when the signal S is at the L level and changes from the L level to the H level, The output changes from H to L,
Since the output of the NOR gate 73 changes from L to H, D
A latching clock pulse is applied to the flip-flop circuits 75 and 76. At this time, since the D input of the D flip-flop circuit 76 is H, the D flip-flop circuit 76
Q output of is set to H, and in this state, Suw, Svu, S
When all of wv become H, the output of the AND gate 72 becomes H and the output of the AND gate 80 becomes H. This signal is output as a short circuit pulse Sv0 via the OR gate 86.
【0032】なお、上記実施例では、論理回路5を論理
和ゲート、論理積ゲート等の論理素子で構成した場合を
示したが、上記論理動作はマイクロプロセッサ等を使用
してソフトウェアにより実現することもできる。また、
短絡パルスを発生する手段は、上記実施例に限定される
ものでなく、要は、全てのスイッチング素子が同時にオ
フ状態とならないようにする手段を設ければよい。In the above embodiment, the case where the logic circuit 5 is composed of logic elements such as a logical sum gate and a logical product gate is shown, but the above logical operation can be realized by software using a microprocessor or the like. You can also Also,
The means for generating the short-circuit pulse is not limited to the above-mentioned embodiment, and the point is to provide means for preventing all the switching elements from being turned off at the same time.
【0033】[0033]
【発明の効果】以上説明したように、本発明において
は、負荷相電流値あるいは相電流に換算した電流指令値
と三角波キャリア信号との比較によりPWMパルス信号
を発生させ、上記PWMパルス信号の内の相異なる二相
PWMパルス信号の一方の否定信号と他方のPWMパル
ス信号との論理積を求めて変換器を構成する各スイッチ
ング素子の駆動信号を得るようにしたので、電圧形変換
器とほぼ同様な比較的簡単な制御装置でPWM変調によ
り制御する電流形変換器を実現することができる。ま
た、三相の負荷や電源相電流指令値あるいは相電流に換
算した電流指令値のいずれもが三角波キャリア信号より
大きいか小さい期間に、変換器の所定の相の正負両極側
スイッチング素子双方を駆動することにより、電流形変
換器の過電圧を防止する短絡パルスを簡単な構成で得る
ことができる。さらに、上記正負両極側のスイッチング
素子を駆動する相として、スイッチング回数の増加が少
ない相を選択することにより、スイッチング回数を減少
させ、スイッチング損失を低減化することができる。As described above, in the present invention, the PWM pulse signal is generated by comparing the load phase current value or the current command value converted into the phase current with the triangular wave carrier signal, and the PWM pulse signal is generated. Since the logical product of one negative signal of the two-phase PWM pulse signals different from each other and the other PWM pulse signal is obtained to obtain the drive signal of each switching element forming the converter, it is almost the same as the voltage type converter. A current source converter controlled by PWM modulation can be realized by a similar relatively simple control device. Also, drive both the positive and negative polarity side switching elements of the specified phase of the converter during the period when the three-phase load, the power supply phase current command value, or the current command value converted into a phase current is larger or smaller than the triangular wave carrier signal. By doing so, it is possible to obtain a short-circuit pulse that prevents an overvoltage of the current source converter with a simple configuration. Furthermore, by selecting a phase in which the number of times of switching increases little as the phase for driving the switching elements on both the positive and negative sides, the number of times of switching can be reduced and the switching loss can be reduced.
【図1】本発明の制御装置の全体構成を示す図である。FIG. 1 is a diagram showing an overall configuration of a control device of the present invention.
【図2】電圧形および電流形変換器の主回路構成を示す
図である。FIG. 2 is a diagram showing a main circuit configuration of a voltage type and current type converter.
【図3】電圧形および電流形変換器の各部波形を示す図
である。FIG. 3 is a diagram showing waveforms of various parts of a voltage type and current type converter.
【図4】短絡パルスの発生原理を説明する図である。FIG. 4 is a diagram illustrating a principle of generating a short circuit pulse.
【図5】本発明の一実施例である制御装置内の論理回路
の構成を示す図である。FIG. 5 is a diagram showing a configuration of a logic circuit in a control device that is an embodiment of the present invention.
1 電流指令発生器 2 減算器 3 三角波キャリア発生器 4 比較器 5 論理回路 6 短絡パルス発生回路 7 合成回路 21 直流電圧源 22〜27,42〜47 スイッチング素子 28〜33,48〜53 ダイオード 34〜36,54〜56 負荷 41 直流電流源 61〜64 否定ゲート 65〜72,79〜84 論理積ゲート 73,74 否定論理和ゲート 85〜93 論理和ゲート 75〜78 Dフリップフロップ回路 1 Current command generator 2 Subtractor 3 Triangular wave carrier generator 4 Comparator 5 Logic circuit 6 Short-circuit pulse generation circuit 7 Synthesis circuit 21 DC voltage source 22-27, 42-47 Switching element 28-33, 48-53 Diode 34- 36,54-56 Load 41 Direct current source 61-64 Negative gate 65-72,79-84 Logical product gate 73,74 Negative OR gate 85-93 Logical OR gate 75-78 D flip-flop circuit
Claims (4)
に交流電力を供給するPWM変調三相電流形変換器にお
いて、 負荷相電流指令値あるいは相電流に換算した電流指令値
と三角波キャリア信号との比較によりPWMパルス信号
を発生させ、 上記PWMパルス信号の内の相異なる二相PWMパルス
信号の一方の否定信号と他方のPWMパルス信号との論
理積を求め、 上記論理積演算結果により上記インバータを構成する各
スイッチング素子の駆動信号を得ることを特徴とする電
流形変換器の制御装置。1. A PWM modulation three-phase current source converter for supplying AC power to a load from a DC current source via an inverter, wherein a load phase current command value or a current command value converted into a phase current and a triangular wave carrier signal A PWM pulse signal is generated by comparison, a logical product of one negative signal of the two different phase PWM pulse signals of the PWM pulse signals and the other PWM pulse signal is obtained, and the inverter is calculated by the logical product calculation result. A control device for a current source converter, characterized in that a drive signal for each of the constituent switching elements is obtained.
に直流電力を供給するPWM変調三相電流形変換器にお
いて、 電源相電流指令値あるいは相電流に換算した電流指令値
と三角波キャリア信号との比較によりPWMパルス信号
を発生させ、 上記PWMパルス信号の内の相異なる所定の二相PWM
パルス信号の一方の否定信号と他方のPWMパルス信号
との論理積を求め、 上記論理積演算結果により上記コンバータを構成する各
スイッチング素子の駆動信号を得ることを特徴とする電
流形変換器の制御装置。2. A PWM modulation three-phase current source converter for supplying DC power to a load from an AC voltage source through a converter, wherein a power supply phase current command value or a current command value converted into a phase current and a triangular wave carrier signal A PWM pulse signal is generated by comparison, and a predetermined two-phase PWM that is different among the PWM pulse signals is used.
Control of a current source converter characterized in that a logical product of one negative signal of the pulse signals and the other PWM pulse signal is obtained, and a drive signal for each switching element constituting the converter is obtained based on the logical product calculation result. apparatus.
相電流に換算した電流指令値のいずれもが三角波キャリ
ア信号より大きいか小さい期間に、変換器の所定の相の
正負両極側スイッチング素子双方を駆動することを特徴
とする請求項1または請求項2の電流形変換器の制御装
置。3. A positive / negative bipolar side switching element of a predetermined phase of the converter during a period in which either the three-phase load, the power supply phase current command value, or the current command value converted into a phase current is larger or smaller than the triangular wave carrier signal. The control device for the current source converter according to claim 1 or 2, which drives both of them.
る相は、スイッチング回数の増加が少ない相を選択する
ことを特徴とする請求項3の電流形変換器の制御装置。4. The control device for the current source converter according to claim 3, wherein a phase in which the number of times of switching is small is selected as a phase for driving the switching elements on both the positive and negative sides.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07334926A JP3108003B2 (en) | 1995-12-22 | 1995-12-22 | Control device for current source converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07334926A JP3108003B2 (en) | 1995-12-22 | 1995-12-22 | Control device for current source converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09182458A true JPH09182458A (en) | 1997-07-11 |
JP3108003B2 JP3108003B2 (en) | 2000-11-13 |
Family
ID=18282793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07334926A Expired - Fee Related JP3108003B2 (en) | 1995-12-22 | 1995-12-22 | Control device for current source converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3108003B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010021226A1 (en) | 2008-08-21 | 2010-02-25 | ダイキン工業株式会社 | Direct conversion device, method for controlling same, and control signal generation device |
EP2493075A2 (en) | 2011-02-28 | 2012-08-29 | Kabushiki Kaisha Yaskawa Denki | Current-source power converting apparatus |
EP2634906A2 (en) | 2012-03-02 | 2013-09-04 | Kabushiki Kaisha Yaskawa Denki | Current-source power converting apparatus |
JP2015106945A (en) * | 2013-11-28 | 2015-06-08 | 株式会社安川電機 | Current type power conversion apparatus |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6063078B1 (en) * | 2016-03-07 | 2017-01-18 | 株式会社アデランス | Fastener |
JP6789433B1 (en) | 2020-05-01 | 2020-11-25 | 株式会社アデランス | Fastener |
-
1995
- 1995-12-22 JP JP07334926A patent/JP3108003B2/en not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010021226A1 (en) | 2008-08-21 | 2010-02-25 | ダイキン工業株式会社 | Direct conversion device, method for controlling same, and control signal generation device |
US8711589B2 (en) | 2008-08-21 | 2014-04-29 | Daikin Industries, Ltd. | Direct converting apparatus, method for controlling the same, and control signal generation device |
EP2493075A2 (en) | 2011-02-28 | 2012-08-29 | Kabushiki Kaisha Yaskawa Denki | Current-source power converting apparatus |
JP2012196119A (en) * | 2011-02-28 | 2012-10-11 | Yaskawa Electric Corp | Current power converter |
US8947897B2 (en) | 2011-02-28 | 2015-02-03 | Kabushiki Kaisha Yaskawa Denki | Current-source power converting apparatus |
EP2634906A2 (en) | 2012-03-02 | 2013-09-04 | Kabushiki Kaisha Yaskawa Denki | Current-source power converting apparatus |
CN103296915A (en) * | 2012-03-02 | 2013-09-11 | 株式会社安川电机 | Current-source power converting apparatus |
JP2013183565A (en) * | 2012-03-02 | 2013-09-12 | Yaskawa Electric Corp | Current-type power conversion device |
US9001542B2 (en) | 2012-03-02 | 2015-04-07 | Kabushiki Kaisha Yaskawa Denki | Current-source power converting apparatus |
JP2015106945A (en) * | 2013-11-28 | 2015-06-08 | 株式会社安川電機 | Current type power conversion apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP3108003B2 (en) | 2000-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Hava et al. | A generalized scalar PWM approach with easy implementation features for three-phase, three-wire voltage-source inverters | |
Rodríguez et al. | A vector control technique for medium-voltage multilevel inverters | |
US6005783A (en) | Method of synthesizing poly-phase AC voltage | |
JP5459304B2 (en) | Current source power converter | |
JP3108003B2 (en) | Control device for current source converter | |
Loh et al. | Reduced common mode carrier-based modulation strategies for cascaded multilevel inverters | |
JP2005237194A (en) | Control unit for electric vehicle | |
JP7494321B2 (en) | Three-phase three-level inverter drive control device and drive control method | |
JP2672919B2 (en) | Power converter | |
JP2005348597A (en) | Controller for electric vehicle | |
JP2718058B2 (en) | PWM control method for three-phase voltage source inverter | |
TW201801466A (en) | Switching method, multiphase motor system, controller and driver device thereof | |
JP2004187386A (en) | Inverter device, drive control device, and drive control method | |
JP4288614B2 (en) | Method and apparatus for controlling voltage-type three-phase inverter | |
JP3747259B2 (en) | Electric vehicle control device | |
JPS6127991B2 (en) | ||
JP4168222B2 (en) | Gate signal output device | |
JP2005176600A (en) | Control unit of electric vehicle | |
JP4277360B2 (en) | 3-level inverter controller | |
JP4600731B2 (en) | Control device for AC / AC direct conversion device | |
JP7466787B2 (en) | Power Conversion Equipment | |
Bellini et al. | Experimental development of a hysteresis modulated NPC inverter | |
JP2522407B2 (en) | Pulse generator for pulse width modulation | |
US4559593A (en) | Method and apparatus for reducing the number of switching transitions in a voltage source inverter | |
JPH11196582A (en) | Single-phase input three-phase output power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070908 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |