JPH09182455A - Control circuit of three-level inverter - Google Patents

Control circuit of three-level inverter

Info

Publication number
JPH09182455A
JPH09182455A JP7349882A JP34988295A JPH09182455A JP H09182455 A JPH09182455 A JP H09182455A JP 7349882 A JP7349882 A JP 7349882A JP 34988295 A JP34988295 A JP 34988295A JP H09182455 A JPH09182455 A JP H09182455A
Authority
JP
Japan
Prior art keywords
inverter
point
control circuit
voltage
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7349882A
Other languages
Japanese (ja)
Inventor
Kiwamu Suzuki
究 鈴木
Shigeru Kamiya
茂 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP7349882A priority Critical patent/JPH09182455A/en
Publication of JPH09182455A publication Critical patent/JPH09182455A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/4833—Capacitor voltage balancing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To smooth the voltage of a direct input capacitor so as to protect circuit elements such as a semiconductor switching element, etc. by adding the even harmonic waves of inverter fundamental frequency to one hand of voltage commands, and deciding the size of even harmonic waves, based on the voltage ripple of the neutral point. SOLUTION: The deviation S1 between DC voltage Ed1 and Ed2 is inputted into an adjuster 1, and S2 is outputted. This output S2 and the output of an even harmonic wave table 2 are multiplied together into S3 by a multiplier 3. The output S3 of the multiplier 3 is added to either of the two voltage commands VAR* and VBR*, according to the voltage command value θR*, by a selecting circuit 4 to make VAR* and VBR*. After this, VAR* *and VBR* are compared with carrier waves C with comparators 10 and 11, respectively, and PWM signals P1 -P4 necessary for switching of the main circuit element are operated. Hereby, the potential ripple of the neutral point can be suppressed, and the excessive voltage application to the semiconductor switching element, etc., can be prevented.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、出力電圧が正、負
及び零の３つの状態をとる３レベルインバータの制御回
路に関し、詳しくは、インバータの直流電源回路の中性
点（中間電位点）における電位変動を抑制するための制
御回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control circuit of a three-level inverter in which an output voltage has three states of positive, negative and zero, and more specifically, a neutral point (intermediate potential point) of a DC power supply circuit of the inverter. The present invention relates to a control circuit for suppressing the potential fluctuation in the.

【０００２】[0002]

【従来の技術】図１６は、３レベルインバータの主回路
構成図である。図１６において、Ｅdは直流電源、Ｃ1は
直流入力コンデンサとしての正側コンデンサ、Ｃ2は同
じく負側コンデンサ、Ｇ1〜Ｇ12は半導体スイッチング
素子としてのゲートターンオフサイリスタ（以下ＧＴＯ
という）、Ｄ1〜Ｄ6は結合ダイオード、Ｍは誘導電動機
等の交流電動機である。2. Description of the Related Art FIG. 16 is a main circuit configuration diagram of a three-level inverter. In FIG. 16, E d is a DC power source, C 1 is a positive side capacitor as a DC input capacitor, C 2 is also a negative side capacitor, and G 1 to G 12 are gate turn-off thyristors (hereinafter GTO) as semiconductor switching elements.
, D 1 to D 6 are coupling diodes, and M is an AC motor such as an induction motor.

【０００３】３レベルインバータは、図１６に示す主回
路構成において、直列に接続された２個のコンデンサＣ
1，Ｃ2にかかる直流電圧をＥdとすると、各相の出力電
圧として正側電位（＋Ｅd／２）、零電位（中性点Ｏの
電位）、負側電位（−Ｅd／２）の３値を出力できると
いう特徴を持っている。このため、各相の出力電圧とし
て（＋Ｅd／２）と（−Ｅd／２）との２値を出力する２
レベルインバータと比べて、出力電圧の出力レベル数が
増加して高調波を低減できるという長所を持っている。
なお、３レベルインバータの主回路構成の詳細について
は、例えば特開昭５６−７４０８８号公報に記載されて
いる。The three-level inverter has two capacitors C connected in series in the main circuit configuration shown in FIG.
If the DC voltage applied to 1 and C 2 is E d , the positive side potential (+ E d / 2), the zero potential (potential of the neutral point O), and the negative side potential (−E d / 2) are output voltages of each phase. ) Has the characteristic that three values can be output. For this reason, two values of (+ E d / 2) and (-E d / 2) are output as the output voltage of each phase.
Compared with a level inverter, it has the advantage of increasing the number of output levels of the output voltage and reducing harmonics.
The details of the main circuit configuration of the three-level inverter are described in, for example, Japanese Patent Application Laid-Open No. 56-74088.

【０００４】さて、３レベルインバータの主回路のスイ
ッチング素子をスイッチングするためのＰＷＭ信号の発
生方式としては様々な方式があるが、代表的なものとし
てユニポーラ変調とダイポーラ変調がある。There are various methods for generating the PWM signal for switching the switching elements of the main circuit of the three-level inverter, but there are unipolar modulation and dipolar modulation as typical methods.

【０００５】前者は、出力相電圧の波形の１周期間にお
いて、半周期間は零電位と正側電位（＋Ｅd／２）とを
繰り返すパルス列を出力し、残りの半周期間は零電位と
負側電位（−Ｅd／２）とを繰り返すパルス列を出力す
ることが特徴である。図２０は、Ｒ相１相分のＰＷＭ方
式の一例と出力相電圧を示す。また、後者は、出力相電
圧の波形において正側電圧（＋Ｅd／２）と負側電圧
（−Ｅd／２）とを零電位を経由しながら交互に出力す
るパルス列からなることが特徴である。図２１に、Ｒ相
１相分のＰＷＭ方式の一例と出力相電圧を示す。The former outputs a pulse train that repeats zero potential and positive potential (+ E d / 2) during a half cycle in one cycle of the waveform of the output phase voltage, and outputs zero potential and negative side during the remaining half cycle. The feature is that a pulse train that repeats the electric potential (−E d / 2) is output. FIG. 20 shows an example of a PWM method for one R phase and an output phase voltage. The latter is characterized by a pulse train that alternately outputs a positive voltage (+ E d / 2) and a negative voltage (-E d / 2) in the waveform of the output phase voltage while passing through a zero potential. is there. FIG. 21 shows an example of the PWM method for one R phase and the output phase voltage.

【０００６】３レベルインバータでは、スイッチングパ
ターンにより、中性点ＯがＧＴＯ及びダイオードを通し
て交流電動機Ｍに接続される期間があり、この期間に中
性点Ｏを流れる電流ＩN（中性点電流）によって、中性
点電位がインバータの出力周波数の３倍で変動する場合
のあることが知られている（棚町ほか「３レベルインバ
ータの中性点電圧の交流的変動の抑制方法」平成４年電
気学会産業応用全国大会Ｎｏ．９１参照）。また、この
中性点電流は特定の条件のもとで直流成分を持ち、その
場合の中性点電位は正側または負側に大きく偏ることが
ある（沢田ほか「中性点クランプ電圧形ＰＷＭインバー
タ」平成３年電気学会全国大会Ｎｏ．５ ３３参照）。In the three-level inverter, there is a period in which the neutral point O is connected to the AC motor M through the GTO and the diode due to the switching pattern, and the current I N (neutral point current) flowing through the neutral point O in this period. It is known that the neutral point potential may fluctuate at three times the inverter output frequency (Tanamachi et al., "Method of suppressing AC fluctuations of the neutral point voltage of a three-level inverter" 1992 Electric. See National Conference on Industrial Application No. 91). In addition, this neutral point current has a DC component under certain conditions, and the neutral point potential in that case may be largely biased to the positive side or the negative side (Sawada et al. "Neutral point clamp voltage type PWM Inverter ”, refer to the 1991 National Meeting of the Institute of Electrical Engineers, No. 533)

【０００７】このような中性点電位の変動は、インバー
タ主回路素子への過大な電圧印加を招く恐れがあり、場
合によっては素子破壊を引き起こすことがある。上記の
中性点電位の変動による不都合を防止するための方法と
しては、種々の従来技術（神谷ほか「３レベルインバー
タ中性点電流の直流分の解析と中性点電位の変動抑制制
御」平成５年電気学会全国大会Ｎｏ．５１６、及び、特
開平７−７９５７４号公報、特開平７−１３５７８２号
公報等）が知られている。Such a change in the neutral-point potential may cause an excessive voltage to be applied to the inverter main circuit element, and may cause element destruction in some cases. As a method for preventing the inconvenience due to the fluctuation of the neutral point potential, there are various conventional techniques (Kamiya et al. "Analysis of DC component of three-level inverter neutral point current and neutral point potential fluctuation suppression control"). The 5th Annual Conference of the Institute of Electrical Engineers of Japan, No. 516, and Japanese Patent Laid-Open Nos. 7-79574 and 7-135782 are known.

【０００８】図１７は、上記従来技術のうち特開平７−
７９５７４号公報に記載されたコンデンサ電圧平衡化制
御回路を示している。図１７において、１は直流入力コ
ンデンサ（図２５におけるコンデンサＣ1，Ｃ2）の電圧
Ｅd1，Ｅd2の偏差Ｓ1が入力される調節器、２はインバ
ータ各相電圧指令の位相角（θR *，θS *，θT *）に対応
する偶数次調波（図では６次調波であるsin６θ）の値
が格納された偶数次調波テーブル、３Ｒ，３Ｓ，３Ｔは
調節器１の出力Ｓ2と各相ごとの偶数次調波テーブル２
の出力sin６θR *，sin６θS *，sin６θT *とを各々乗算
する乗算器である。このようにして作成した各相の偶数
次調波をそれぞれ各相のもとの電圧指令（ＶR *，ＶS *，
ＶT *）に加算し、これらを新たなインバータ電圧指令
（ＶR **，ＶS **，ＶT **）とする。FIG. 17 shows an example of the above-mentioned conventional technique.
The capacitor voltage balancing control circuit described in Japanese Patent Publication No. 79574 is shown. In FIG. 17, 1 is a controller to which the deviation S 1 of the voltages E d1 and E d2 of the DC input capacitors (capacitors C 1 and C 2 in FIG. 25) is input, and 2 is the phase angle (θ of the inverter phase voltage command). R * , θ S * , θ T * ) even-order harmonic table (R6, 3S, 3T) that stores the value of the even-order harmonic (sin6θ, which is the 6th-order harmonic in the figure) corresponding to the regulator 1 Output S 2 and even harmonic table 2 for each phase
Is a multiplier for multiplying the respective outputs sin6θ R * , sin6θ S * , and sin6θ T * . In this way, each original of the voltage command of each phase of the even-order harmonics of each phase that was created (V R *, V S * ,
It was added to the V T *), these new inverter voltage command (V R **, V S ** , V T **) to.

【０００９】図１７において、Ｅd2がＥd1よりも大きい
場合、Ｓ1，Ｓ2の極性は正となり、インバータ電圧指令
と偶数次調波（６次調波）との位相差α＝０となる。こ
のとき、偶数次調波を加算したことにより中性点電流の
直流分は、Ｅd1を大きく、Ｅd2を小さくするように流れ
る。これにより、コンデンサ電圧Ｅd1とＥd2とが等しく
なるように作用し、中性点電位の変動が抑制される。In FIG. 17, when E d2 is larger than E d1 , the polarities of S 1 and S 2 are positive, and the phase difference α = 0 between the inverter voltage command and the even-order harmonic (sixth-order harmonic). Become. At this time, by adding the even-order harmonics, the direct current component of the neutral point current flows so that E d1 is increased and E d2 is decreased. As a result, the capacitor voltages E d1 and E d2 act so as to be equal, and the fluctuation of the neutral point potential is suppressed.

【００１０】また、Ｅd1がＥd2よりも大きい場合、
Ｓ1，Ｓ2の極性は負となり、インバータ電圧指令と偶数
次調波との位相差α＝π／６〔rad〕となる。このと
き、偶数次調波を加算したことにより中性点電流の直流
分は、Ｅd2を大きく、Ｅd1を小さくするように流れる。
これにより、前記同様にコンデンサ電圧Ｅd1とＥd2とが
等しくなるように作用し、中性点電位の変動が抑制され
る。If E d1 is larger than E d2 ,
The polarities of S 1 and S 2 are negative, and the phase difference between the inverter voltage command and the even harmonics is α = π / 6 [rad]. At this time, the direct current component of the neutral point current flows by increasing E d2 and decreasing E d1 by adding the even harmonics.
As a result, similarly to the above, the capacitor voltages E d1 and E d2 act so as to be equal, and the fluctuation of the neutral point potential is suppressed.

【００１１】[0011]

【発明が解決しようとする課題】従来技術に示した中性
点電流の制御方法は、ユニポーラ変調領域について述べ
たものであるが、次に、上記の技術をダイポーラ変調領
域で使用した場合について述べる。図１８は、図１７の
制御回路から出力された電圧指令をもとにダイポーラ変
調を行ない、ＰＷＭ信号を発生するための１相分（Ｒ
相）の主回路及び制御回路の構成例を示している。図１
８では、前記電圧指令ＶR **に対してバイアス量加算回
路９によりバイアス量を加算または減算して２つの電圧
指令ＶAR *，ＶBR *を作る。ここで、バイアス量をＢとす
れば、ＶR **とＶAR *，ＶBR *の関係はそれぞれ数式１、
数式２のようになる。The method of controlling the neutral point current shown in the prior art has been described in the unipolar modulation region. Next, the case where the above technique is used in the dipolar modulation region will be described. . FIG. 18 shows one phase (R) for generating a PWM signal by performing dipolar modulation based on the voltage command output from the control circuit of FIG.
3 shows an example of the configuration of the main circuit and the control circuit of the phase). FIG.
At 8, the bias amount adding circuit 9 adds or subtracts the bias amount to the voltage command V R ** to generate two voltage commands V AR * and V BR * . Here, assuming that the bias amount is B, the relationship between V R ** and V AR * , V BR * is expressed by Equation 1, respectively.
It becomes like Formula 2.

【００１２】[0012]

【数１】ＶAR *＝ＶR **−Ｂ[Number 1] V AR * = V R ** -B

【００１３】[0013]

【数２】ＶBR *＝ＶR **＋Ｂ[Number 2] V BR * = V R ** + B

【００１４】ＶAR *は比較器１０により搬送波発振器１
２からの搬送波Ｃと比較され、この結果がＧＴＯ
Ｇ1，Ｇ3のスイッチングを行なうＰＷＭ信号Ｐ1，Ｐ3と
なる。また、ＶBR *についても同様に、比較器１１によ
り搬送波Ｃと比較した結果がＧＴＯ Ｇ2，Ｇ4のＰＷＭ
信号Ｐ2，Ｐ4となる。なお、１３，１４は反転回路であ
る。V AR * is the carrier wave oscillator 1 generated by the comparator 10.
2 is compared with carrier C from 2 and this result is GTO
The PWM signals P 1 and P 3 for switching G 1 and G 3 are obtained. Similarly, for V BR * , the result of comparison with the carrier wave C by the comparator 11 is the PWM of GTO G 2 and G 4 .
The signals become P 2 and P 4 . Incidentally, 13 and 14 are inverting circuits.

【００１５】ここで、中性点電位変動が起きた場合につ
いて考える。図１８において、Ｅd2がＥd1よりも大きい
場合、Ｓ1，Ｓ2の極性は正となり、インバータ電圧指令
ＶR *には偶数次調波が加算されて数式３となる。また、
電圧指令ＶAR *，ＶBR *はそれぞれ数式４、数式５とな
る。Here, consider the case where the neutral point potential fluctuation occurs. In FIG. 18, when E d2 is larger than E d1 , the polarities of S 1 and S 2 are positive, and even-order harmonics are added to the inverter voltage command V R * to obtain Formula 3. Also,
The voltage commands V AR * and V BR * are given by Equation 4 and Equation 5, respectively.

【００１６】[0016]

【数３】ＶR **＝ＶR *＋sin６θR * [Formula 3] V R ** = V R * + sin6θ R *

【００１７】[0017]

【数４】ＶAR *＝ＶR **−Ｂ＋sin６θR * [Number 4] V AR * = V R ** -B + sin6θ R *

【００１８】[0018]

【数５】ＶBR *＝ＶR **＋Ｂ＋sin６θR * [Number 5] V BR * = V R ** + B + sin6θ R *

【００１９】図１９からも明らかなように、２つの電圧
指令ＶAR *，ＶBR *には同じ大きさで同じ極性の偶数次調
波が加算される。このように、２つの電圧指令に同じ成
分の偶数次調波が加算された場合は、後述するような理
由から中性点電流に直流成分が発生しないため、中性点
電位を制御できないという問題があった。そこで本発明
は、従来技術では実現できなかったダイポーラ変調領域
における中性点電位の制御を適切に行ない、直流入力コ
ンデンサの電圧を平衡化することで半導体スイッチング
素子等の回路素子を保護するようにした、３レベルイン
バータの制御回路を提供しようとするものである。As is apparent from FIG. 19, even-order harmonics of the same magnitude and the same polarity are added to the two voltage commands V AR * and V BR * . As described above, when the even harmonics of the same component are added to the two voltage commands, the neutral point potential cannot be controlled because a direct current component does not occur in the neutral point current for the reason described below. was there. Therefore, the present invention appropriately controls the neutral point potential in the dipolar modulation region, which could not be realized by the conventional technique, and protects circuit elements such as semiconductor switching elements by balancing the voltage of the DC input capacitor. The present invention aims to provide a control circuit for a three-level inverter.

【００２０】[0020]

【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、直流電源両端の正電位点及
び負電位点とこれらの間の中性点との間に接続された直
流入力コンデンサを有する直流電源回路を備え、第１な
いし第４の半導体スイッチング素子からなる３つの直列
回路の両端が前記正電位点及び負電位点にそれぞれ接続
されると共に、第２及び第３の半導体スイッチング素子
の相互接続点がインバータ出力端子にそれぞれ接続さ
れ、第１及び第２の半導体スイッチング素子の相互接続
点と前記中性点との間に第１の結合ダイオードがそれぞ
れ接続され、かつ、第３及び第４の半導体スイッチング
素子の相互接続点と前記中性点との間に第２の結合ダイ
オードがそれぞれ接続されてなる３レベルインバータの
制御回路であって、インバータの各相電圧指令にあるバ
イアス量を加算及び減算して各相につきそれぞれ２つの
電圧指令を得るようにした制御回路において、インバー
タ基本周波数の偶数次調波を、インバータ電圧指令の位
相に応じて前記２つの電圧指令の何れか一方に加算する
手段と、前記中性点の電位変動に基づいて前記偶数次調
波の大きさを決定する手段とを備えたものである。In order to solve the above problems, the invention according to claim 1 is connected between a positive potential point and a negative potential point at both ends of a DC power source and a neutral point therebetween. A direct current power supply circuit having a direct current input capacitor is provided, and both ends of three series circuits composed of the first to fourth semiconductor switching elements are respectively connected to the positive potential point and the negative potential point, and the second and third Interconnection points of the semiconductor switching elements are respectively connected to inverter output terminals, first coupling diodes are respectively connected between the interconnection points of the first and second semiconductor switching elements and the neutral point, and A control circuit for a three-level inverter, wherein a second coupling diode is connected between an interconnection point of third and fourth semiconductor switching elements and the neutral point. In a control circuit that obtains two voltage commands for each phase by adding and subtracting the bias amount in each phase voltage command of the barter, depending on the phase of the inverter voltage command, the even harmonics of the inverter fundamental frequency And a means for adding to one of the two voltage commands, and a means for determining the magnitude of the even harmonics based on the potential fluctuation at the neutral point.

【００２１】請求項２記載の発明は、請求項１記載の発
明の前提となる制御回路において、インバータ電圧指令
の位相に応じて、インバータ基本周波数の偶数次調波の
極性を切り替える手段と、前記偶数次調波を前記２つの
電圧指令の一方に加算する手段と、前記中性点の電位変
動に基づいて前記偶数次調波の大きさを決定する手段と
を備えたものである。According to a second aspect of the present invention, in the control circuit which is the premise of the first aspect of the present invention, means for switching the polarity of the even harmonics of the inverter fundamental frequency according to the phase of the inverter voltage command, and It is provided with means for adding an even-order harmonic to one of the two voltage commands, and means for determining the magnitude of the even-order harmonic based on the potential fluctuation of the neutral point.

【００２２】請求項３記載の発明は、請求項１記載の発
明の前提となる制御回路において、インバータ電圧指令
の位相に応じて、インバータ基本周波数の偶数次調波の
極性を切り替える手段と、前記偶数次調波を前記２つの
電圧指令の一方に加算する手段と、前記偶数次調波の極
性を反転したものを前記２つの電圧指令の他方に加算す
る手段と、前記中性点の電位変動に基づいて前記偶数次
調波の大きさを決定する手段とを備えたものである。According to a third aspect of the present invention, in the control circuit which is the premise of the first aspect of the present invention, means for switching the polarity of the even harmonics of the inverter fundamental frequency according to the phase of the inverter voltage command, and Means for adding even-order harmonics to one of the two voltage commands, means for inverting the polarity of the even-order harmonics to the other of the two voltage commands, and potential fluctuation at the neutral point And means for determining the magnitude of the even-order harmonic based on the above.

【００２３】請求項４記載の発明は、請求項１，２また
は３記載の３レベルインバータの制御回路において、イ
ンバータの出力力率に応じて、各相の出力電圧指令と前
記偶数次調波との位相差を変化させる手段を備えたもの
である。According to a fourth aspect of the present invention, in the control circuit for a three-level inverter according to the first, second or third aspect, the output voltage command for each phase and the even harmonics are set in accordance with the output power factor of the inverter. It is provided with a means for changing the phase difference of.

【００２４】請求項５記載の発明は、請求項１記載の発
明の前提となる制御回路において、直流成分をインバー
タ電圧指令の位相に応じて前記２つの電圧指令の何れか
一方に加算する手段と、インバータの出力力率に応じて
前記直流成分の極性を決定する手段と、前記中性点の電
位変動に基づいて前記直流成分の大きさを決定する手段
とを備えたものである。According to a fifth aspect of the present invention, in the control circuit which is the premise of the first aspect of the present invention, means for adding a DC component to either one of the two voltage commands according to the phase of the inverter voltage command is provided. , A means for determining the polarity of the DC component according to the output power factor of the inverter, and a means for determining the magnitude of the DC component based on the potential fluctuation of the neutral point.

【００２５】請求項６記載の発明は、請求項１記載の発
明の前提となる制御回路において、インバータの出力力
率に応じて直流成分の極性を決定する手段と、インバー
タ電圧指令の位相に応じて前記直流成分の極性を切り替
える手段と、前記直流成分を前記２つの電圧指令の一方
に加算する手段と、前記中性点の電位変動に基づいて前
記直流成分の大きさを決定する手段とを備えたものであ
る。According to a sixth aspect of the present invention, in the control circuit which is the premise of the first aspect of the present invention, the means for determining the polarity of the DC component according to the output power factor of the inverter and the phase of the inverter voltage command. Means for switching the polarity of the DC component, means for adding the DC component to one of the two voltage commands, and means for determining the magnitude of the DC component based on the potential fluctuation of the neutral point. Be prepared.

【００２６】請求項７記載の発明は、請求項１記載の発
明の前提となる制御回路において、インバータの出力力
率に応じて直流成分の極性を決定する手段と、インバー
タ電圧指令の位相に応じて前記直流成分の極性を切り替
える手段と、前記直流成分を前記２つの電圧指令の一方
に加算する手段と、前記直流成分の極性を反転したもの
を前記２つの電圧指令の他方に加算する手段と、前記中
性点の電位変動に基づいて前記直流成分の大きさを決定
する手段とを備えたものである。According to a seventh aspect of the present invention, in the control circuit which is the premise of the first aspect of the present invention, the means for determining the polarity of the DC component according to the output power factor of the inverter and the phase of the inverter voltage command. Means for switching the polarity of the DC component, means for adding the DC component to one of the two voltage commands, and means for adding an inverted polarity of the DC component to the other of the two voltage commands. , Means for determining the magnitude of the DC component based on the fluctuation of the potential at the neutral point.

【００２７】請求項８記載の発明は、インバータの出力
力率に応じて、請求項１記載の制御回路と請求項５記載
の制御回路との何れか一方を選択する手段を備えたもの
である。The invention described in claim 8 is provided with means for selecting one of the control circuit according to claim 1 and the control circuit according to claim 5 according to the output power factor of the inverter. .

【００２８】請求項９記載の発明は、インバータの出力
力率に応じて、請求項２記載の制御回路と請求項６記載
の制御回路との何れか一方を選択する手段を備えたもの
である。According to a ninth aspect of the present invention, there is provided means for selecting one of the control circuit according to the second aspect and the control circuit according to the sixth aspect according to the output power factor of the inverter. .

【００２９】請求項１０記載の発明は、インバータの出
力力率に応じて、請求項３記載の制御回路と請求項７記
載の制御回路との何れか一方を選択する手段を備えたも
のである。According to a tenth aspect of the invention, there is provided means for selecting one of the control circuit according to the third aspect and the control circuit according to the seventh aspect according to the output power factor of the inverter. .

【００３０】以下、本発明の作用を詳細に説明する。最
初に、先の図２１に示したダイポーラ変調のＰＷＭ方式
において、中性点電流の直流成分の特性を求めてみる。
解析に先立ち、インバータの出力相電圧が零電位の期間
で“１”、正側電位（＋Ｅd／２）または負側電位（−
Ｅd／２）の期間で“０”となるスイッチング関数ＳNX
を定義する。図２２において、２つの電圧指令ＶAR **，
ＶBR **が搬送波Ｃと交差する点をそれぞれθ1，θ2とす
ると、数式６、数式７が成り立つ。The operation of the present invention will be described in detail below. First, in the dipolar modulation PWM method shown in FIG. 21, the characteristics of the DC component of the neutral point current will be obtained.
Prior to analysis, the output phase voltage of the inverter is "1", the positive side potential (+ E d / 2) or the negative side potential (-
Switching function S NX that becomes “0” during the period of E d / 2)
Is defined. In FIG. 22, two voltage commands V AR ** ,
If the points at which V BR ** intersects the carrier wave C are θ 1 and θ 2 , respectively, Equations 6 and 7 hold.

【００３１】[0031]

【数６】θ1＝（π／２）・（λ1−０．５）[Equation 6] θ 1 = (π / 2) · (λ 1 −0.5)

【００３２】[0032]

【数７】θ2＝（π／２）・（λ2＋０．５）[Equation 7] θ 2 = (π / 2) · (λ 2 +0.5)

【００３３】ここで、搬送波周波数がインバータ周波数
に比べて充分に高いとすれば、搬送波周波数成分は無視
でき、ＳNXは数式８で表される。Here, if the carrier frequency is sufficiently higher than the inverter frequency, the carrier frequency component can be ignored, and S NX is expressed by equation 8.

【００３４】[0034]

【数８】ＳNX＝（１／２）・（λ2−λ1＋１）[Formula 8] S NX = (1/2) ・ (λ 2 −λ 1 +1)

【００３５】ダイポーラ変調では、通常２つの電圧指令
が同じ波形でありλ1＝λ2となるので、数式８は数式９
のように一定値となる。In dipolar modulation, usually, two voltage commands have the same waveform and λ 1 = λ 2, and therefore, equation 8 is equation 9
It becomes a constant value like.

【００３６】[0036]

【数９】ＳNX＝１／２[Formula 9] S NX = 1/2

【００３７】１相分の中性点電流ｉN'は、インバータ出
力相電圧が“０”の期間だけ流れるので、数式１０で表
される。ここでは、搬送周波数がインバータ周波数に比
べて充分に高いと仮定し、電動機電流は正弦波とする。The neutral current i N 'for one phase flows only during the period in which the inverter output phase voltage is "0", and is therefore expressed by equation (10). Here, it is assumed that the carrier frequency is sufficiently higher than the inverter frequency, and the motor current is a sine wave.

【００３８】[0038]

【数１０】ｉN'＝ＳNX・ｉM [Equation 10] i N '= S NX · i M

【００３９】ただし、数式１０において、ｉM：電動機
電流（＝√２ＩM・sin（θ−φ））、ＩM：電動機電流
実効値、φ：力率角とする。ここで、数式９を数式１０
に代入して数式１１を得る。However, in Equation 10, i M is the electric motor current (= √2I M · sin (θ−φ)), I M is the electric motor current effective value, and φ is the power factor angle. Here, Equation 9 is changed to Equation 10
To obtain Equation 11.

【００４０】[0040]

【数１１】ｉN'＝（√２ＩM／２）sin（θ−φ）[Formula 11] i N '= (√2I M / 2) sin (θ−φ)

【００４１】このとき、３相分の中性点電流ｉNは、上
式に対してそれぞれ１２０°、２４０°位相の遅れた電
流の合計となり、数式１２で表される。At this time, the neutral point currents i N for the three phases are the sum of the currents delayed by 120 ° and 240 ° with respect to the above equation, and are represented by the following equation 12.

【００４２】[0042]

【数１２】ｉN＝（√２ＩM／２）｛sin（θ−φ）＋sin
（θ−φ−１２０）＋sin（θ−φ−２４０）}＝０## EQU12 ## i N = (√2I M / 2) {sin (θ−φ) + sin
(Θ-φ-120) + sin (θ-φ-240)} = 0

【００４３】上記のように、数式１２の値は零となる。
従って、従来技術のように２つの電圧指令が同じ波形の
場合には、中性点電流に直流成分は存在しない。As described above, the value of Expression 12 is zero.
Therefore, when the two voltage commands have the same waveform as in the prior art, there is no DC component in the neutral point current.

【００４４】次に、図２３、図２４、図２５のように、
インバータの出力電圧指令が直流成分あるいは交流成分
を含む場合について、１相分の中性点電流に含まれる直
流成分の特性を求めてみる。図２３は、２つの電圧指令
に対して直流成分か交流成分（ｎ次高調波成分）のｋsi
nｎ（θ−α）を半周期づつ加算する様子を示してい
る。なお、簡単のために、図２３では電圧指令と交流成
分との位相差α＝０としている。このとき、２つの電圧
指令ＶAR **，ＶBR **は数式１３、数式１４で表される。Next, as shown in FIGS. 23, 24, and 25,
When the output voltage command of the inverter includes a direct current component or an alternating current component, the characteristics of the direct current component included in the neutral point current for one phase will be obtained. FIG. 23 shows ksi of DC component or AC component (nth harmonic component) with respect to two voltage commands.
It shows that nn (θ−α) is added every half cycle. For the sake of simplicity, the phase difference α = 0 between the voltage command and the AC component is set in FIG. At this time, the two voltage commands V AR ** and V BR ** are expressed by Equations 13 and 14.

【００４５】[0045]

【数１３】 (Equation 13)

【００４６】[0046]

【数１４】 [Equation 14]

【００４７】電圧指令が数式１３、数式１４で表される
時、数式８によりスイッチング関数は数式１５で表され
る。When the voltage command is represented by the equations 13 and 14, the switching function is represented by the equation 15 by the equation 8.

【００４８】[0048]

【数１５】 (Equation 15)

【００４９】数式１５において、ｋ：ｎ次高調波成分の
振幅、α：電圧指令とｎ次高調波成分との位相差、ｄ：
直流成分の大きさ、ｎ：１，２，３，４，５，…（自然
数）である。数式１５を数式１０に代入すると、１相分
の中性点電流ｉN'は数式１６で表され、この数式１６を
フーリエ級数に展開すると数式１７になる。In Expression 15, k: amplitude of nth harmonic component, α: phase difference between voltage command and nth harmonic component, d:
The magnitude of the DC component is n: 1, 2, 3, 4, 5, ... (Natural number). Substituting Equation 15 into Equation 10, the neutral point current i N 'for one phase is represented by Equation 16, and this Equation 16 is expanded to Fourier series to obtain Equation 17.

【００５０】[0050]

【数１６】 (Equation 16)

【００５１】[0051]

【数１７】 [Equation 17]

【００５２】なお、数式１７において、Ａmc，Ａmsは係
数である。ここで、１相分の中性点電流ｉN'の直流成分
ＡO'を、以下のように場合分けして求める。 （１）電圧指令が直流分ｄを含む場合（数式１６におい
てｋ＝０の時） この場合、直流成分ＡO'は数式１８となる。In Equation 17, A mc and Ams are coefficients. Here, the DC component A O ′ of the neutral current i N ′ for one phase will be determined in the following cases. (1) When the voltage command includes the DC component d (when k = 0 in Expression 16) In this case, the DC component A O ′ becomes Expression 18.

【００５３】[0053]

【数１８】 ＡO'＝−（√２／π）ＩM・ｄcosφ(Equation 18) A O '= - (√2 / π) I M · dcosφ

【００５４】（２）電圧指令に奇数次調波が含まれる場
合（数式１６においてｄ＝０、ｋ＝１，３，５，…の
時） この場合、直流成分ＡO'は数式１９すなわち零となる。(2) When the voltage command includes odd-order harmonics (d = 0, k = 1, 3, 5, ... In Equation 16) In this case, the DC component A O ′ is Equation 19 or zero. Becomes

【００５５】[0055]

【数１９】ＡO'＝０[Formula 19] A O '= 0

【００５６】（３）電圧指令に偶数次調波が含まれる場
合（数式１６においてｄ＝０、ｋ＝２，４，６，…の
時） この場合、直流成分ＡO'は数式２０となる。(3) When the voltage command includes even-order harmonics (d = 0, k = 2, 4, 6, ... In Equation 16) In this case, the DC component A O 'is Equation 20. .

【００５７】[0057]

【数２０】 (Equation 20)

【００５８】次に、図２４は、２つの電圧指令の片側の
みに直流成分ｄか交流成分（ｎ次高調波成分）のｋsin
ｎ（θ−α）を半周期づつ極性を変えて加算する様子を
示している。なお、簡単のために、図２４では電圧指令
と交流成分との位相差α＝０としている。この時、２つ
の電圧指令ＶAR **，ＶBR **は数式２１、数式２２で表さ
れる。Next, in FIG. 24, the DC component d or the AC component (nth harmonic component) ksin is applied to only one side of the two voltage commands.
It is shown that n (θ-α) is added by changing the polarity every half cycle. For the sake of simplicity, the phase difference α = 0 between the voltage command and the AC component is set in FIG. At this time, the two voltage commands V AR ** and V BR ** are expressed by Equations 21 and 22.

【００５９】[0059]

【数２１】 (Equation 21)

【００６０】[0060]

【数２２】ＶBR **＝λsinθ （０≦θ≦２π）[Equation 22] V BR ** = λsinθ (0 ≦ θ ≦ 2π)

【００６１】電圧指令が数式２１、数式２２で表される
時、スイッチング関数は数式１５で表される。このた
め、１相分の中性点電流ｉN'に含まれる直流成分ＡO'の
大きさは図２３の場合と同じになり、先の数式１８、数
式１９、数式２０で表される。When the voltage command is expressed by the equations 21 and 22, the switching function is expressed by the equation 15. Therefore, the magnitude of the DC component A O ′ included in the neutral point current i N ′ for one phase is the same as that in the case of FIG. 23, and is represented by the above-described formula 18, formula 19, and formula 20.

【００６２】次に、図２５は、２つの電圧指令の両方に
直流成分ｄか交流成分（ｎ次高調波成分）のｋsinｎ
（θ−α）を半周期づつ極性を換えて加算する様子を示
している。なお、簡単のために、図２５では電圧指令と
交流成分との位相差α＝０としている。この時、２つの
電圧指令ＶAR **，ＶBR **は数式２３、数式２４で表され
る。なお、数式２３は数式２１と同一である。Next, FIG. 25 shows ksinn of the direct current component d or the alternating current component (nth harmonic component) for both of the two voltage commands.
It shows that (θ-α) is added by changing the polarity every half cycle. Note that, for simplicity, the phase difference α = 0 between the voltage command and the AC component is set in FIG. 25. At this time, the two voltage commands V AR ** and V BR ** are expressed by Equations 23 and 24. Note that Equation 23 is the same as Equation 21.

【００６３】[0063]

【数２３】 (Equation 23)

【００６４】[0064]

【数２４】 (Equation 24)

【００６５】電圧指令が数式２３、数式２４で表される
時、スイッチング関数は数式２５で表される。When the voltage command is expressed by the equations 23 and 24, the switching function is expressed by the equation 25.

【００６６】[0066]

【数２５】 (Equation 25)

【００６７】この時、１相分の中性点電流は数式２６で
表される。At this time, the neutral point current for one phase is expressed by the equation 26.

【００６８】[0068]

【数２６】 (Equation 26)

【００６９】数式２６をもとに、中性点電流に含まれる
直流成分ＡO'を求めると以下のようになる。 （５）電圧指令が直流分ｄを含む場合（数式２６におい
てｋ＝０の時） この場合、直流成分ＡO'は数式２７となる。The direct current component A O 'included in the neutral point current is calculated based on the equation 26 as follows. (5) When the voltage command includes the DC component d (when k = 0 in Expression 26) In this case, the DC component A O ′ becomes Expression 27.

【００７０】[0070]

【数２７】 ＡO'＝−（２√２／π）ＩM・ｄcosφ[Equation 27] A O '=-(2√2 / π) I M · dcosφ

【００７１】（６）電圧指令に奇数次調波が含まれる場
合（数式２６においてｄ＝０、ｋ＝１，３，５，…の
時） この場合、直流成分ＡO'は数式２８すなわち零となる。(6) When the voltage command includes odd-order harmonics (d = 0, k = 1, 3, 5, ... In Equation 26) In this case, the DC component A O 'is equal to Equation 28, that is, zero. Becomes

【００７２】[0072]

【数２８】ＡO'＝０[Equation 28] A O '= 0

【００７３】（７）電圧指令に偶数次調波が含まれる場
合（数式２６においてｄ＝０、ｋ＝２，４，６，…の
時） この場合、直流成分ＡO'は数式２９となる。(7) When the voltage command includes even harmonics (d = 0, k = 2, 4, 6, ... In Equation 26) In this case, the DC component A O 'is Equation 29. .

【００７４】[0074]

【数２９】 (Equation 29)

【００７５】数式２７、数式２９を、先の数式１８、数
式２０と比較すれば明らかなように、図２５の場合は、
図２３及び図２４の場合に比べて中性点電流に含まれて
いる直流成分の大きさは２倍になっていることがわか
る。As is clear from the comparison of the equations 27 and 29 with the equations 18 and 20, the case of FIG.
It can be seen that the magnitude of the DC component contained in the neutral point current is doubled as compared with the cases of FIGS. 23 and 24.

【００７６】次に、上記直流成分について検討する。電
圧指令が直流成分を含む場合、数式１８または数式２７
により、直流成分の大きさｄが一定の時には｜ＡO'｜は
cosφに比例するので、力率（cosφ）＝±１の時に最大
となり、直流成分ＡO'の極性は駆動／制動モードにより
変わる。電圧指令が奇数次調波を含む場合、数式１９ま
たは数式２８によりＡO'は０である。Next, the above DC component will be examined. When the voltage command includes a DC component, Equation 18 or Equation 27
Therefore, when the magnitude d of the DC component is constant, | A O '|
Since it is proportional to cosφ, it becomes maximum when the power factor (cosφ) = ± 1, and the polarity of the DC component A O 'changes depending on the driving / braking mode. When the voltage command includes odd-order harmonics, A O 'is 0 according to Expression 19 or Expression 28.

【００７７】電圧指令が偶数次調波を含む場合、電圧指
令と偶数次調波成分との位相差αにより性質が異なる。
すなわち、数式２０または数式２９において、ｋが一定
であれば｜ＡO'｜はα＝０またはα＝π／ｎ〔rad〕の
ときsinφに比例（ＡO'はα＝０のときsinφに比例し、
α＝π／ｎ〔rad〕のとき−sinφに比例）し、力率＝０
の時最大となり、その極性は駆動／制動モードによって
変わらず同じである。また、ｋが一定であれば、｜ＡO'
｜はα＝±π／（２ｎ）〔rad〕のときcosφに比例（Ａ
O'はα＝π／（２ｎ）〔rad〕のとき−cosφに比例し、
α＝−π／（２ｎ）〔rad〕のときcosφに比例）するの
で、力率＝±１のとき最大となり、その極性は駆動／制
動モードによって変わる。When the voltage command includes even harmonics, the property differs depending on the phase difference α between the voltage command and the even harmonic components.
That is, in Equation 20 or Equation 29, if k is constant, | A O '| is proportional to sin φ when α = 0 or α = π / n [rad] (A O ' is sin φ when α = 0. Proportional to
When α = π / n [rad], it is proportional to -sinφ) and power factor = 0
, The polarity becomes maximum, and the polarity remains the same regardless of the driving / braking mode. If k is constant, then | A O '
| Is proportional to cosφ when α = ± π / (2n) [rad] (A
O 'is proportional to -cosφ when α = π / (2n) [rad],
Since it is proportional to cosφ when α = -π / (2n) [rad], it becomes maximum when the power factor = ± 1, and its polarity changes depending on the driving / braking mode.

【００７８】ここで、位相差αと偶数次調波の極性との
関係を説明する。位相差αの偶数次調波をＸとし、位相
差がα−（π／ｎ）〔rad〕の偶数次調波をＹとする
と、位相角の定義から数式３０の関係が成り立つ。つま
り、位相差αの偶数次調波Ｘと位相差がα−（π／ｎ）
〔rad〕の偶数次調波Ｙとは逆極性になる。Here, the relationship between the phase difference α and the polarities of the even harmonics will be described. Assuming that the even-order harmonic with the phase difference α is X and the even-order harmonic with the phase difference α- (π / n) [rad] is Y, the relationship of Expression 30 holds from the definition of the phase angle. That is, the phase difference is α− (π / n) with the even harmonic X of the phase difference α.
The polarity is opposite to the even-order harmonic Y of [rad].

【００７９】[0079]

【数３０】Ｘ＝−Ｙ[Expression 30] X = -Y

【００８０】なお、３相分の中性点電流の直流成分は、
上述の（１）〜（３）の何れの場合も３ＡO'として得ら
れる。以上の解析結果から、インバータの出力電圧指令
に対し、図２３〜図２５に示すように直流成分または偶
数次調波成分を加算すれば、直流成分や偶数次調波成分
の位相角（極性）等を変えることにより、思い通りの方
向に中性点電流の直流成分を発生させることができ、こ
れにより中性点電位の変動を抑制することができる。The DC components of the neutral currents for the three phases are
In any of the above cases (1) to (3), it is obtained as 3A O ′. From the above analysis results, if the DC component or the even-order harmonic component is added to the output voltage command of the inverter as shown in FIGS. 23 to 25, the phase angle (polarity) of the DC component or the even-order harmonic component is obtained. It is possible to generate a direct current component of the neutral point current in a desired direction by changing the above, etc., and thereby suppress fluctuations in the neutral point potential.

【００８１】次に、請求項１〜１０記載の各発明と上記
解析結果との関係について説明する。請求項１〜３の発
明では、インバータの出力電圧指令に偶数次調波を加算
し、コンデンサ電圧の変動を抑制するようにした。ま
た、請求項１〜３の発明では、力率が±１の時に制御不
能となる。これに対して、請求項４の発明では、インバ
ータの出力電圧指令に偶数次調波を加算する時、インバ
ータの出力力率に応じて位相差αを変化させ、コンデン
サ電圧の変動を抑制するようにした。すなわち、位相差
αを数式３１に従って変化させる。Next, the relationship between each of the inventions described in claims 1 to 10 and the analysis result will be described. In the inventions of claims 1 to 3, even-order harmonics are added to the output voltage command of the inverter to suppress fluctuations in the capacitor voltage. Further, in the inventions of claims 1 to 3, the control becomes impossible when the power factor is ± 1. On the other hand, in the invention of claim 4, when the even-order harmonics are added to the output voltage command of the inverter, the phase difference α is changed according to the output power factor of the inverter to suppress the fluctuation of the capacitor voltage. I chose That is, the phase difference α is changed according to Expression 31.

【００８２】[0082]

【数３１】α＝（１／ｎ）・φ−π／（２ｎ）[Expression 31] α = (1 / n) · φ−π / (2n)

【００８３】位相差αを数式３１に従って変化させた場
合の中性点電流の直流成分ＡO'は、数式３１を数式２０
及び数式２９に代入すれば得ることができる。これらを
数式３２及び数式３３に示す。The DC component A O ′ of the neutral point current when the phase difference α is changed according to Equation 31
And can be obtained by substituting in the formula 29. These are shown in Equations 32 and 33.

【００８４】[0084]

【数３２】 (Equation 32)

【００８５】[0085]

【数３３】 [Equation 33]

【００８６】数式３２及び数式３３において、偶数次調
波が２次（ｎ＝２）の場合の直流成分ＡO'を図２６
（ａ）に示す。なお、図２６において、ＡO'の値はφ＝
π／４〔rad〕にてノーマライズされている。また、上
記偶数次調波の極性が逆の場合、位相差αからπ／ｎを
減じて数式３４を得、この数式３４を数式２０に代入す
ることにより、数式３５に示すように中性点電流の直流
成分ＡO'を得る。In Equations 32 and 33, the DC component A O ′ when the even-order harmonic is the second order (n = 2) is shown in FIG.
(A). In FIG. 26, the value of A O 'is φ =
Normalized at π / 4 [rad]. When the polarities of the even harmonics are opposite, the phase difference α is subtracted from π / n to obtain Equation 34, and this Equation 34 is substituted into Equation 20 to obtain the neutral point as shown in Equation 35. Obtain the DC component A O 'of the current.

【００８７】[0087]

【数３４】α＝（１／ｎ）・φ−３π／（２ｎ）[Expression 34] α = (1 / n) · φ-3π / (2n)

【００８８】[0088]

【数３５】 (Equation 35)

【００８９】数式３５による直流成分ＡO'を図２６
（ｂ）に示す。図２６（ａ），（ｂ）より、力率cosφ
＝±１（φ＝０またはπ〔rad〕）の時でもＡO'≠０で
あるため、中性点電位の変動抑制制御が可能である。ま
た、ＡO'の極性は、駆動／制御モードで同じになり、イ
ンバータの２つの直流入力コンデンサの電圧偏差に応じ
た極性（あるいは中性点電流の極性に応じた極性）にて
偶数次調波（位相差αは力率に応じて可変）を加算すれ
ば、コンデンサ電圧の変動を抑制する方向にＡO'を流せ
る。FIG. 26 shows the DC component A O 'according to Equation 35.
(B). From FIGS. 26A and 26B, the power factor cosφ
Since A O '≠ 0 even when = ± 1 (φ = 0 or π [rad]), the neutral point potential fluctuation suppression control is possible. In addition, the polarity of A O 'is the same in the drive / control mode, and it is even-ordered with the polarity according to the voltage deviation of the two DC input capacitors of the inverter (or the polarity according to the polarity of the neutral point current). By adding waves (the phase difference α is variable according to the power factor), A O ′ can be made to flow in the direction in which the fluctuation of the capacitor voltage is suppressed.

【００９０】請求項５〜７の発明では、インバータ出力
電圧指令に直流成分ｄを加算する場合、中性点電流の直
流成分ＡO'は、加算する直流成分ｄの極性が正の場合−
cosφに比例し、負の場合はcosφに比例する。従って、
駆動／制動モードの違い、及び、インバータの２つの直
流入力コンデンサの電圧偏差に応じた極性（あるいは中
性点電流の極性に応じた極性）で直流成分ｄを加算すれ
ば、コンデンサ電圧の変動を抑制する方向に中性点電流
の直流成分ＡO'を流すことができる。According to the present invention, when the DC component d is added to the inverter output voltage command, the DC component A O ′ of the neutral point current is positive when the polarity of the DC component d to be added is positive.
It is proportional to cosφ, and when negative, it is proportional to cosφ. Therefore,
If the DC component d is added with the polarity according to the difference between the drive / braking modes and the voltage deviation between the two DC input capacitors of the inverter (or the polarity according to the polarity of the neutral point current), the fluctuation of the capacitor voltage The direct current component A O ′ of the neutral point current can be made to flow in the suppressing direction.

【００９１】ここで、直流成分ｄを加算する場合、力率
＝０の場合に制御不能となる。請求項８〜１０の発明で
は、例えば力率角φ≦π／４〔rad〕かφ≧（３π）／
４〔rad〕の場合には直流成分ｄを加算することとし、
π／４≦φ≦（３π）／４〔rad〕の場合には、偶数次
調波を加算することとする。この場合の中性点電流の直
流成分ＡO'の様子を図２７に示す。図２７（ａ），
（ｂ）より、力率cosφ＝０（φ＝π／２〔rad〕）の時
でもＡO'≠０であるため、抑制制御が可能である。な
お、図２７において、ＡO'はφ＝０、πとφ＝π／２
〔rad〕とによりノーマライズされている。Here, in the case of adding the DC component d, if the power factor = 0, the control becomes impossible. In the invention of claims 8 to 10, for example, the power factor angle φ ≦ π / 4 [rad] or φ ≧ (3π) /
In the case of 4 [rad], the DC component d is added,
If π / 4 ≦ φ ≦ (3π) / 4 [rad], even-order harmonics are added. FIG. 27 shows the state of the DC component A O 'of the neutral point current in this case. FIG. 27 (a),
From (b), even when the power factor cos φ = 0 (φ = π / 2 [rad]), A O ′ ≠ 0, so suppression control is possible. In FIG. 27, A O 'is φ = 0, π and φ = π / 2
Normalized by [rad].

【００９２】正極性のＡO'を流したい場合（図２７
（ａ））には、力率角φに応じて、 φ≦π／４ならば直流成分ｄを加算（ｄ＜０） π／４≦φ≦（３π）／４ならば偶数次調波を加算
（α＝０） φ≧（３π）／４ならば直流成分ｄを加算（ｄ＞０） また、負極性のＡO'を流したい場合（図２７（ｂ））に
は、力率角φに応じて、 φ≦π／４ならば直流成分ｄを加算（ｄ＞０） π／４≦φ≦（３π）／４ならば偶数次調波を加算
（α＝π／ｎ） φ≧（３π）／４ならば直流成分ｄを加算（ｄ＜０）
すれば良い。When it is desired to flow positive polarity A O '(FIG. 27)
In (a)), depending on the power factor angle φ, the direct current component d is added if φ ≦ π / 4 (d <0). If π / 4 ≦ φ ≦ (3π) / 4, the even harmonics are Addition (α = 0) If φ ≧ (3π) / 4, add the DC component d (d> 0). Also, in the case where negative polarity A O ′ is desired to flow (FIG. 27 (b)), the power factor angle Depending on φ, if φ ≦ π / 4, add DC component d (d> 0) If π / 4 ≦ φ ≦ (3π) / 4, add even harmonics (α = π / n) φ ≧ If (3π) / 4, add DC component d (d <0)
Just do it.

【００９３】[0093]

【発明の実施の形態】以下、図に沿って本発明の実施形
態を説明する。最初に、請求項１の発明における第１実
施形態の構成及び動作について説明する。図１は、３レ
ベルインバータの主回路１相分（例えば図１６のＲ相）
に対する制御ブロック図を示したものである。図におい
て、１は直流入力コンデンサの直流電圧Ｅd1とＥd2との
偏差Ｓ1から偶数次調波の振幅を決定する調節器、２は
偶数次調波を発生する偶数次調波テーブル、３はテーブ
ル２から出力された偶数次調波と調節器１の出力を掛け
合わせる乗算器、４は電圧指令位相θR *に応じて乗算器
３の出力を２つの電圧指令の何れに加算するかを選択す
る選択回路、９は１相分の電圧指令にバイアス量を加算
または減算して２つの電圧指令ＶAR *，ＶBR *を発生する
バイアス量加算回路、１０，１１は電圧指令ＶAR *，Ｖ
BR *に選択回路４の出力を加算して得た電圧指令
ＶAR **，ＶBR **と搬送波Ｃとを比較して、第１〜第４の
半導体スイッチング素子としてのＧＴＯ Ｇ1〜Ｇ4に対
するＰＷＭ信号を演算する比較器、１２は搬送波Ｃを発
生する搬送波発振器、１３，１４は反転回路、Ｄ1，Ｄ2
は結合ダイオードである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. First, the configuration and operation of the first embodiment of the invention of claim 1 will be described. FIG. 1 shows one phase of a main circuit of a three-level inverter (for example, R phase in FIG. 16).
3 is a control block diagram for FIG. In the figure, 1 is a regulator that determines the amplitude of even harmonics from the deviation S 1 between the DC voltages E d1 and E d2 of the DC input capacitor, 2 is an even harmonic table that generates even harmonics, 3 Is a multiplier for multiplying the even harmonics output from Table 2 by the output of the regulator 1, and 4 is which of the two voltage commands the output of the multiplier 3 is added according to the voltage command phase θ R * A selection circuit 9 for selecting a bias amount adding circuit 9 for generating two voltage commands V AR * and V BR * by adding or subtracting a bias amount to the voltage command for one phase, and 10 and 11 are voltage commands V AR. * , V
The voltage commands V AR ** and V BR ** obtained by adding the output of the selection circuit 4 to BR * are compared with the carrier wave C, and GTO G 1 to G as the first to fourth semiconductor switching elements are compared. A comparator for calculating a PWM signal for 4, a carrier wave oscillator 12 for generating a carrier wave C, 13 and 14 for an inverting circuit, and D 1 and D 2
Is a coupling diode.

【００９４】次に、図１の動作について説明する。直流
電圧ＥdiとＥd2との偏差Ｓ1が調節器１に入力され、Ｓ2
が出力される。この出力Ｓ2と偶数次調波テーブル２の
出力とが乗算器３により掛け合わされてＳ3となる。
Ｓ1，Ｓ2，Ｓ3を数式で表せば、数式３６〜数式３８の
ようになる。Next, the operation of FIG. 1 will be described. The deviation S 1 between the DC voltages E di and E d2 is input to the controller 1 and S 2
Is output. This output S 2 and the output of the even harmonic table 2 are multiplied by the multiplier 3 to obtain S 3 .
If S 1 , S 2 , and S 3 are expressed by mathematical formulas, formulas 36 to 38 are obtained.

【００９５】[0095]

【数３６】Ｓ1＝Ｅd1−Ｅd2 [Equation 36] S 1 = E d1 −E d2

【００９６】[0096]

【数３７】Ｓ2＝Ｇ（ｓ）・Ｓ1 [Equation 37] S 2 = G (s) · S 1

【００９７】[0097]

【数３８】Ｓ3＝Ｓ2・sinｎθR * [Equation 38] S 3 = S 2 · sin θ R *

【００９８】数式３７において、Ｇ（ｓ）は調節器１を
表す伝達関数であり、数式３８において、ｎ＝２，４，
６，……（偶数）である。乗算器３の出力Ｓ3は、選択
回路４により電圧指令の位相θR *に応じて２つの電圧指
令ＶAR *，ＶBR *の何れかに加算され、ＶAR **，ＶBR **が
作られる。これらの関係は数式３９、数式４０で表され
る。In Expression 37, G (s) is a transfer function representing the regulator 1, and in Expression 38, n = 2, 4,
6, ... (even number). The output S 3 of the multiplier 3 is added by the selection circuit 4 to either of the two voltage commands V AR * and V BR * according to the phase θ R * of the voltage command, and V AR ** and V BR **. Is made. These relationships are expressed by the mathematical expressions 39 and 40.

【００９９】[0099]

【数３９】 [Equation 39]

【０１００】[0100]

【数４０】 (Equation 40)

【０１０１】このあと、ＶAR **，ＶBR **はそれぞれ比較
器１０，１１において搬送波Ｃと比較され、主回路素子
のスイッチングに必要なＰＷＭ信号Ｐ1〜Ｐ4が演算され
る。このとき、零電位期間を表すスイッチング関数は数
式４１で表される。After that, V AR ** and V BR ** are compared with the carrier C in the comparators 10 and 11, respectively, and the PWM signals P 1 to P 4 necessary for switching the main circuit elements are calculated. At this time, the switching function representing the zero potential period is represented by Expression 41.

【０１０２】[0102]

【数４１】 [Equation 41]

【０１０３】数式４１を数式１０に代入すると、１相分
の中性点電流ｉN'は数式４２となる。By substituting the equation 41 into the equation 10, the neutral point current i N 'for one phase becomes the equation 42.

【０１０４】[0104]

【数４２】 (Equation 42)

【０１０５】数式４２をフーリエ級数に展開すると、直
流成分を表す項ＡO'は数式４３で表され、３相分の合計
は数式４３の３倍すなわち３ＡO'で表される。When the formula 42 is expanded to the Fourier series, the term A O 'representing the DC component is represented by the formula 43, and the total of the three phases is represented by 3 times the formula 43, that is, 3A O '.

【０１０６】[0106]

【数４３】 [Equation 43]

【０１０７】次に、請求項２の発明の第１実施形態の構
成及び動作について説明する。図２において、５は偶数
次調波テーブル２の出力の位相を電圧指令の位相θR *に
応じて反転させる極性切替器である。この実施形態では
図１における選択回路４が設けられておらず、乗算器３
の出力Ｓ3は電圧指令ＶAR *のみに加算されている。他の
部分については、請求項１の発明の第１実施形態にかか
る図１と同様の記号を用いて説明を省略する。Next, the configuration and operation of the first embodiment of the invention of claim 2 will be described. In FIG. 2, reference numeral 5 is a polarity switching device that reverses the phase of the output of the even-order harmonic table 2 according to the phase θ R * of the voltage command. In this embodiment, the selection circuit 4 in FIG. 1 is not provided, and the multiplier 3
Output S 3 is added only to the voltage command V AR * . The other parts are denoted by the same symbols as in FIG. 1 according to the first embodiment of the invention of claim 1, and the description thereof is omitted.

【０１０８】図２において、直流電圧Ｅd1とＥd2との偏
差Ｓ1が調節器１に入力され、Ｓ2が出力されるまでは図
１と同様であり、Ｓ1，Ｓ2はそれぞれ数式３６、数式３
７で表される。偶数次調波テーブル２の出力は、電圧指
令の位相θR *に応じて極性切替器５により数式４４の関
係に従って極性が反転され、Ｓ2との乗算によりＳ3とな
る。また、電圧指令ＶAR **は数式４５となる。In FIG. 2, the deviation S 1 between the DC voltages E d1 and E d2 is the same as that in FIG. 1 until the regulator 1 is input and S 2 is output, and S 1 and S 2 are respectively expressed by mathematical expressions. 36, Formula 3
It is represented by 7. The polarity of the output of the even-order harmonic table 2 is inverted by the polarity switcher 5 in accordance with the relationship of Expression 44 according to the phase θ R * of the voltage command, and becomes S 3 by multiplication with S 2 . Further, the voltage command V AR ** is given by Equation 45.

【０１０９】[0109]

【数４４】 [Equation 44]

【０１１０】[0110]

【数４５】 [Equation 45]

【０１１１】この時、出力電圧の零電位期間を表すスイ
ッチング関数は数式４１と同様になる。このため、中性
点電流の１相分の直流成分は、請求項１の発明と同様に
数式４３で表される。At this time, the switching function representing the zero potential period of the output voltage is the same as that of the equation 41. Therefore, the DC component of one phase of the neutral point current is expressed by the equation 43 as in the case of the invention of claim 1.

【０１１２】次に、請求項３の発明の第１実施形態の構
成及び動作について説明する。図３で使用している記号
は、請求項２の発明における図２の第１実施形態と同様
であるため、説明を省略する。図３の構成において図２
と異なる部分は、乗算器３の出力Ｓ3の極性を反転して
電圧指令ＶBR *に加算している点である。これらの関係
を数式で表せば、数式４６のようになる。なお、電圧指
令ＶAR **は、請求項２の発明と同様に数式４５で表され
る。Next, the configuration and operation of the first embodiment of the invention of claim 3 will be described. Since the symbols used in FIG. 3 are the same as those in the first embodiment of FIG. 2 in the invention of claim 2, the description thereof will be omitted. 2 in the configuration of FIG.
2 is that the polarity of the output S 3 of the multiplier 3 is inverted and added to the voltage command V BR * . If these relationships are expressed by a mathematical expression, they are expressed by Expression 46. The voltage command V AR ** is represented by the mathematical formula 45 as in the case of the invention of claim 2.

【０１１３】[0113]

【数４６】 [Equation 46]

【０１１４】この時、スイッチング関数は数式４７とな
り、請求項１及び請求項２の発明と比べて偶数次調波の
大きさが２倍になる。また、中性点電流の１相分の直流
成分の大きさは数式４８で表される。At this time, the switching function is represented by the expression (47), and the magnitude of the even-order harmonic is doubled as compared with the inventions of claims 1 and 2. In addition, the magnitude of the DC component of one phase of the neutral point current is represented by Formula 48.

【０１１５】[0115]

【数４７】 [Equation 47]

【０１１６】[0116]

【数４８】 [Equation 48]

【０１１７】次いで、請求項４の発明のうち請求項１を
引用した発明の第１実施形態の構成及び動作について説
明する。図４において、６はインバータの出力相電圧ｅ
R，ｅS，ｅT及び出力電流ｉR，ｉS，ｉTからインバータ
電圧指令と偶数次調波との位相差αを演算する位相差演
算手段であり、この位相差αが電圧指令の位相θR *から
減算される。他の構成は、請求項１の発明における図１
の第１実施形態と同様である。Next, the configuration and operation of the first embodiment of the invention cited in claim 1 of the invention in claim 4 will be described. In FIG. 4, 6 is the output phase voltage e of the inverter
Phase difference calculation means for calculating the phase difference α between the inverter voltage command and the even harmonics from R , e S , e T and the output currents i R , i S , i T. Subtracted from the phase θ R * . The other configuration is as shown in FIG.
Is the same as that of the first embodiment.

【０１１８】位相差演算手段６では、インバータ出力相
電圧ｅR，ｅS，ｅTを３相／２相変換し、ｅα，ｅβを
求める。ここで、ｅαは出力のα軸成分を表し、ｅβは
β軸成分を表す。α軸、β軸は任意の直交座標系におけ
る軸である。次に、出力相電圧ベクトルがα軸との間に
なす角θeを数式４９により求める。In the phase difference calculating means 6, the inverter output phase voltages e R , e S , and e T are subjected to three-phase / two-phase conversion to obtain e α and e β . Here, e α represents the α-axis component of the output, and e β represents the β-axis component. The α axis and the β axis are axes in an arbitrary rectangular coordinate system. Next, the angle θ e formed by the output phase voltage vector and the α-axis is calculated by Expression 49.

【０１１９】[0119]

【数４９】θe＝tan-1（ｅβ／ｅα）Θ e = tan -1 (e β / e α )

【０１２０】また、位相差演算手段６では、インバータ
の出力電流ｉR，ｉS，ｉTも３相／２相変換し、ｉα，
ｉβを求める。次に、ｉα，ｉβに対し数式５０に示す
回転座標変換を行ない、ｉM，ｉTを求める。なお、ｉM
はインバータ出力電流ベクトルの出力相電圧ベクトル方
向成分を表し、ｉTはインバータ出力相電圧と直交する
ベクトル方向成分を表す。In the phase difference calculating means 6, the output currents i R , i S , and i T of the inverter are also converted into 3-phase / 2-phase, i α ,
Find i β . Next, the rotational coordinate conversion shown in Formula 50 is performed on i α and i β to obtain i M and i T. Note that i M
Represents the output phase voltage vector direction component of the inverter output current vector, and i T represents the vector direction component orthogonal to the inverter output phase voltage.

【０１２１】[0121]

【数５０】ｉM＝ｉα・cosθe＋ｉβ・sinθe ｉT＝−ｉα・sinθe＋ｉβ・cosθe I M = i α · cos θ e + i β · sin θ e i T = −i α · sin θ e + i β · cos θ e

【０１２２】次に、数式５１によりインバータの出力力
率角φを求め、この力率角φに対して数式５２により、
位相差αを演算する。Next, the output power factor angle φ of the inverter is calculated by the formula 51, and the power factor angle φ is calculated by the formula 52.
The phase difference α is calculated.

【０１２３】[0123]

【数５１】φ＝−tan-1（ｉT／ｉM）Φ = −tan −1 (i T / i M )

【０１２４】[0124]

【数５２】α＝φ／６−π／１２[Expression 52] α = φ / 6−π / 12

【０１２５】この位相差αは、偶数次調波テーブル２の
前段の加算器によりインバータ出力電圧指令の位相角θ
R *から減算され、その差が偶数次調波テーブル２に入力
されて対応する偶数次調波の値（sinｎ（θR *−α））
が出力される。この時、２つの電圧指令の何れか一方に
加算する偶数次調波は、数式５３で表される。This phase difference α is determined by the adder in the preceding stage of the even-order harmonic table 2 by the phase angle θ of the inverter output voltage command.
Subtracted from R * , the difference is input to even harmonic table 2 and the corresponding even harmonic value (sinn (θ R * −α))
Is output. At this time, the even-order harmonics to be added to either one of the two voltage commands is expressed by Expression 53.

【０１２６】[0126]

【数５３】Ｓ3＝Ｓ2・sinｎ（θR *−α）[Equation 53] S 3 = S 2 · sinn (θ R * -α)

【０１２７】つまり、この実施形態では、インバータの
出力力率に応じて出力電圧指令と偶数次調波との位相差
αを変化させ、この偶数次調波をもとの出力電圧指令に
加算して最終的な各相電圧指令を得るものである。ここ
で、スイッチング関数は数式５４のようになる。これに
より発生する中性点電流の直流分ＡO'は、先の数式２０
に示した通りである。That is, in this embodiment, the phase difference α between the output voltage command and the even harmonics is changed according to the output power factor of the inverter, and the even harmonics are added to the original output voltage command. To obtain the final voltage command for each phase. Here, the switching function is as shown in Expression 54. The direct current component A O 'of the neutral point current generated by this is given by
As shown in FIG.

【０１２８】[0128]

【数５４】 (Equation 54)

【０１２９】次に、請求項４の発明のうち請求項２を引
用した発明の第１実施形態の構成及び動作について説明
する。図５は、請求項２の発明における図２の第１実施
形態に対し、先に説明した位相差演算手段６を付加し、
これによってインバータ出力電圧指令と偶数次調波との
位相差αをインバータの出力力率に応じて変化させるよ
うにしている。この時、スイッチング関数は数式５４と
同様になり、中性点電流の直流成分の大きさは請求項４
の発明と同様に数式２０で表される。Next, the configuration and operation of the first embodiment of the invention cited in claim 2 of the invention in claim 4 will be described. In FIG. 5, the phase difference calculation means 6 described above is added to the first embodiment of FIG. 2 in the invention of claim 2,
As a result, the phase difference α between the inverter output voltage command and the even harmonics is changed according to the output power factor of the inverter. At this time, the switching function becomes the same as that of Expression 54, and the magnitude of the direct current component of the neutral point current is defined by Claim 4.
It is represented by Formula 20 like the invention of.

【０１３０】次いで、請求項４の発明のうち請求項３を
引用した発明の第１実施形態の構成及び動作について説
明する。図６は、請求項３の発明における図３の第１実
施形態に対し、先の位相差演算手段６により位相差αを
インバータの出力力率に応じて変化させるようにしてい
る。この時、スイッチング関数は数式５５となる。ま
た、中性点電流の直流成分の大きさは数式５６で表され
る。Next, the configuration and operation of the first embodiment of the invention cited in claim 3 of the invention of claim 4 will be described. 6 is different from the first embodiment of FIG. 3 in the invention of claim 3 in that the phase difference calculating means 6 changes the phase difference α according to the output power factor of the inverter. At this time, the switching function is given by Equation 55. Also, the magnitude of the DC component of the neutral point current is expressed by Equation 56.

【０１３１】[0131]

【数５５】 [Equation 55]

【０１３２】[0132]

【数５６】 [Equation 56]

【０１３３】なお、図１３は請求項１〜請求項４の各発
明における第２実施形態の主要部を示している。この実
施形態は、各発明の第１実施形態における一方のコンデ
ンサ電圧Ｅd1を用いず、一定値であるＥd／２（Ｅd：３
レベルインバータの直流中間電圧（電源電圧））をＥd1
の代わりに用いたものであり、その他についてはそれぞ
れの第１実施形態と同じである。この実施形態によれ
ば、電圧検出器が１つで済むため、回路構成の簡略化が
可能である。FIG. 13 shows a main part of the second embodiment in each invention of claims 1 to 4. This embodiment does not use one of the capacitor voltages E d1 in the first embodiment of each invention, and has a constant value E d / 2 (E d : 3
DC intermediate voltage (power supply voltage) of the level inverter is E d1
Is used instead of, and other points are the same as those in the first embodiment. According to this embodiment, since only one voltage detector is required, the circuit configuration can be simplified.

【０１３４】次に、請求項５の発明の第１実施形態の構
成及び動作について説明する。図７において、７はイン
バータの出力相電圧ｅR，ｅS，ｅT及び出力電流ｉR，ｉ
S，ｉTからインバータの出力力率角φを演算する力率角
演算手段である。なお、力率角演算の一例は、数式４９
から数式５１に示したとおりである。また、２１は直流
電圧Ｅd1とＥd2との偏差Ｓ4から電圧指令に加算すべき
直流分の大きさを演算する調節器、２２は力率角φに応
じて直流成分の極性を決める極性切替器であり、この極
性切替器２２の出力Ｓ6は選択回路４に入力されてい
る。その他の構成は、請求項１の発明の第１実施形態を
示す図１と同様である。Next, the configuration and operation of the first embodiment of the invention of claim 5 will be described. In FIG. 7, 7 is the output phase voltage e R , e S , e T of the inverter and the output current i R , i
It is a power factor angle calculating means for calculating the output power factor angle φ of the inverter from S and i T. An example of the power factor angle calculation is Equation 49
Is as shown in Formula 51. Further, 21 is a controller that calculates the magnitude of the DC component to be added to the voltage command from the deviation S 4 between the DC voltages E d1 and E d2, and 22 is the polarity that determines the polarity of the DC component according to the power factor angle φ. It is a switching device, and the output S 6 of the polarity switching device 22 is input to the selection circuit 4. Other configurations are the same as those of FIG. 1 showing the first embodiment of the invention of claim 1.

【０１３５】図７において、直流電圧Ｅd1とＥd2との偏
差Ｓ4が発生すると調節器２１から直流成分Ｓ5が出力さ
れる。極性切替器２２では、力率角φに応じた直流成分
の極性が選択され、数式５７に示すＳ6が出力される。In FIG. 7, when the deviation S 4 between the DC voltages E d1 and E d2 occurs, the controller 21 outputs the DC component S 5 . The polarity switch 22 selects the polarity of the DC component according to the power factor angle φ and outputs S 6 shown in Expression 57.

【０１３６】[0136]

【数５７】 [Equation 57]

【０１３７】次に、選択回路４によって電圧指令の位相
θR *に応じて２つの電圧指令ＶAR *，ＶBR *の何れか一方
にＳ6が加算され、電圧指令ＶAR **，ＶBR **が生成され
る。ここで、電圧指令ＶAR **，ＶBR **は数式５８、数式
５９で表され、スイッチング関数は数式６０で表され
る。また、中性点電流に発生する直流成分の大きさは前
述した数式１８により求められる。Next, the selection circuit 4 adds S 6 to either one of the two voltage commands V AR * and V BR * in accordance with the phase θ R * of the voltage command to obtain the voltage commands V AR ** and V. BR ** is generated. Here, the voltage commands V AR ** and V BR ** are represented by Equations 58 and 59, and the switching function is represented by Equation 60. Further, the magnitude of the DC component generated in the neutral point current can be obtained by the above-mentioned formula 18.

【０１３８】[0138]

【数５８】 [Equation 58]

【０１３９】[0139]

【数５９】 [Equation 59]

【０１４０】[0140]

【数６０】 [Equation 60]

【０１４１】次いで、請求項６の発明の第１実施形態の
構成及び動作について説明する。図８において、Ｓ6が
出力されるまでは請求項５の発明の第１実施形態である
図７と同じである。図８では、直流分の極性切替器５に
より電圧指令の位相θR *に応じてＳ6の極性を変化させ
ており、２つの電圧指令の一方ＶAR *のみに直流分Ｓ6'
を加算するようにしている。ここで、Ｓ6'は数式６１に
示すとおりである。また、電圧指令ＶAR **は数式６２で
表される。Next, the structure and operation of the first embodiment of the invention of claim 6 will be described. 8 is the same as FIG. 7 which is the first embodiment of the invention of claim 5 until S 6 is output. In FIG. 8, the polarity switch 5 for the DC component changes the polarity of S 6 in accordance with the phase θ R * of the voltage command, and only one of the two voltage commands V AR * has the DC component S 6 ′.
Is added. Here, S 6 'is as shown in Expression 61. Further, the voltage command V AR ** is represented by the mathematical expression 62.

【０１４２】[0142]

【数６１】 [Equation 61]

【０１４３】[0143]

【数６２】 (Equation 62)

【０１４４】この時、スイッチング関数は数式６０で表
され、中性点電流に発生する直流成分の大きさは、請求
項５の発明と同様に数式１８で表される。At this time, the switching function is expressed by Expression 60, and the magnitude of the DC component generated in the neutral point current is expressed by Expression 18 as in the invention of claim 5.

【０１４５】次に、請求項７の発明の第１実施形態の構
成及び動作について説明する。この実施形態は、図９に
示すように、請求項６の発明の第１実施形態を示す図８
において、２つの電圧指令のうちの一方ＶAR *のみに加
算していた直流成分Ｓ6を、極性を反転して他方の電圧
指令ＶBR *にも加算するものである。この時、スイッチ
ング関数は数式６３で表される。また、中性点電流の１
相分の直流分の大きさは数式６４となる。Next, the structure and operation of the first embodiment of the invention of claim 7 will be described. In this embodiment, as shown in FIG. 9, FIG. 8 showing the first embodiment of the invention of claim 6 is shown.
In the above, the DC component S 6 which has been added to only one of the two voltage commands V AR * is inverted in polarity and added to the other voltage command V BR * . At this time, the switching function is expressed by Equation 63. In addition, the neutral point current of 1
The magnitude of the DC component of the phase is given by Equation 64.

【０１４６】[0146]

【数６３】 [Equation 63]

【０１４７】[0147]

【数６４】ＡO'＝−（２√２／π）ＩM・ｄcosφ[Equation 64] A O '=-(2√2 / π) I M · dcosφ

【０１４８】なお、図１４は請求項５〜請求項７の各発
明における第２実施形態の主要部を示している。この実
施形態は、各発明の第１実施形態における一方のコンデ
ンサ電圧Ｅd1を用いず、一定値であるＥd／２をＥd1の
代わりに用いたものであり、その他についてはそれぞれ
第１実施形態と同じである。FIG. 14 shows a main part of the second embodiment in each invention of claims 5 to 7. In this embodiment, one of the capacitor voltages E d1 in the first embodiment of each invention is not used, and a constant value E d / 2 is used in place of E d1. It is the same as the form.

【０１４９】次に、請求項８の発明の第１実施形態の構
成及び動作について説明する。図１０に示すこの実施形
態は、請求項１の発明の第１実施形態（図１）に示した
ような電圧指令に偶数次調波を加算する第１の制御方法
と、請求項５の発明の第１実施形態（図７）に示したよ
うな電圧指令に直流分を加算する第２の制御方法とを、
インバータの出力力率角に応じて使い分けてコンデンサ
電圧を平衡化するものである。Next, the configuration and operation of the first embodiment of the invention of claim 8 will be described. This embodiment shown in FIG. 10 is a first control method for adding an even-order harmonic to a voltage command as shown in the first embodiment (FIG. 1) of the invention of claim 1, and the invention of claim 5. A second control method for adding a DC component to a voltage command as shown in the first embodiment (FIG. 7) of
The capacitor voltage is balanced according to the output power factor angle of the inverter.

【０１５０】図１０において、８はインバータ出力力率
（力率角φ）に応じて第１の制御方法と第２の制御方法
とを切り換える選択回路である。なお、その他の構成要
素には図１及び図７の実施形態と同一の符号を付してあ
る。ここで、選択回路８の動作は、φ≦π／４，φ≧３
π／４の時はＳ6側となって第２の制御方法を選択し、
π／４≦φ≦３π／４の時はＳ3側となって第１の制御
方法を選択するように動作する。In FIG. 10, reference numeral 8 is a selection circuit for switching between the first control method and the second control method according to the inverter output power factor (power factor angle φ). It should be noted that the other components are denoted by the same reference numerals as those in the embodiment of FIGS. 1 and 7. Here, the operation of the selection circuit 8 is φ ≦ π / 4, φ ≧ 3
When it is π / 4, it becomes the S 6 side and the second control method is selected.
When π / 4 ≦ φ ≦ 3π / 4, the operation is on the S 3 side and the first control method is selected.

【０１５１】次いで、請求項９の発明の第１実施形態の
構成及び動作について説明する。図１１に示すこの実施
形態は、請求項２の発明の第１実施形態（図２）に示し
たような電圧指令に偶数次調波を加算する第１の制御方
法と、請求項６の発明の第１実施形態（図８）に示した
ような電圧指令に直流分を加算する第２の制御方法と
を、インバータの出力力率角に応じて使い分けてコンデ
ンサ電圧を平衡化するものである。なお、その他の構成
要素には図２及び図８の実施形態と同一の符号を付して
ある。Next, the configuration and operation of the first embodiment of the invention of claim 9 will be described. This embodiment shown in FIG. 11 is a first control method for adding an even-order harmonic to a voltage command as shown in the first embodiment (FIG. 2) of the invention of claim 2, and the invention of claim 6. The second control method of adding the DC component to the voltage command as shown in the first embodiment (FIG. 8) is used properly according to the output power factor angle of the inverter to balance the capacitor voltage. . The other components are designated by the same reference numerals as those in the embodiment shown in FIGS. 2 and 8.

【０１５２】次に、請求項１０の発明の第１実施形態の
構成及び動作について説明する。図１２に示すこの実施
形態は、請求項３の発明の第１実施形態（図３）に示し
たような電圧指令に偶数次調波を加算する第１の制御方
法と、請求項７の発明の第１実施形態（図９）に示した
ような電圧指令に直流分を加算する第２の制御方法と
を、インバータの出力力率角に応じて使い分けてコンデ
ンサ電圧を平衡化するものである。その他の構成要素に
は図３及び図９の実施形態と同一の符号を付してある。Next, the configuration and operation of the first embodiment of the invention of claim 10 will be described. This embodiment shown in FIG. 12 is a first control method for adding an even-order harmonic to a voltage command as shown in the first embodiment (FIG. 3) of the invention of claim 3, and the invention of claim 7. The second control method of adding the DC component to the voltage command as shown in the first embodiment (FIG. 9) is used properly according to the output power factor angle of the inverter to balance the capacitor voltage. . The other components are designated by the same reference numerals as those in the embodiment shown in FIGS. 3 and 9.

【０１５３】なお、図１５は、請求項８〜請求項１０の
各発明における第２実施形態の主要部を示している。こ
の実施形態は、各発明の第１実施形態における一方のコ
ンデンサ電圧Ｅd1を用いず、一定値であるＥd／２をＥ
d1の代わりに用いたものであり、その他についてはそれ
ぞれの第１実施形態と同じである。Incidentally, FIG. 15 shows a main part of the second embodiment in each invention of claims 8 to 10. In this embodiment, one of the capacitor voltages E d1 in the first embodiment of each invention is not used, and E d / 2 that is a constant value is
It is used instead of d1 and is otherwise the same as each of the first embodiment.

【０１５４】[0154]

【発明の効果】以上のように本発明によれば、従来は中
性点電位の変動を抑制できなかったダイポーラ変調領域
において、上記のように中性点電位の変動を抑制でき、
インバータ主回路の半導体スイッチング素子等に対する
過大な電圧印加を防止することができる。As described above, according to the present invention, the fluctuation of the neutral point potential can be suppressed as described above in the dipolar modulation region where the fluctuation of the neutral point potential cannot be suppressed conventionally.
It is possible to prevent an excessive voltage from being applied to the semiconductor switching element of the inverter main circuit.

【図面の簡単な説明】[Brief description of the drawings]

【図１】請求項１の発明の第１実施形態を示す制御ブロ
ック図である。FIG. 1 is a control block diagram showing a first embodiment of the invention of claim 1;

【図２】請求項２の発明の第１実施形態を示す制御ブロ
ック図である。FIG. 2 is a control block diagram showing a first embodiment of the invention of claim 2;

【図３】請求項３の発明の第１実施形態を示す制御ブロ
ック図である。FIG. 3 is a control block diagram showing a first embodiment of the invention of claim 3;

【図４】請求項４の発明のうち請求項１を引用した発明
の第１実施形態を示す制御ブロック図である。FIG. 4 is a control block diagram showing a first embodiment of the invention cited in claim 1 of the invention in claim 4;

【図５】請求項４の発明のうち請求項２を引用した発明
の第１実施形態を示す制御ブロック図である。FIG. 5 is a control block diagram showing a first embodiment of the invention cited in claim 2 of the invention in claim 4;

【図６】請求項４の発明のうち請求項３を引用した発明
の第１実施形態を示す制御ブロック図である。FIG. 6 is a control block diagram showing a first embodiment of the invention cited in claim 3 of the invention in claim 4;

【図７】請求項５の発明の第１実施形態を示す制御ブロ
ック図である。FIG. 7 is a control block diagram showing a first embodiment of the invention of claim 5;

【図８】請求項６の発明の第１実施形態を示す制御ブロ
ック図である。FIG. 8 is a control block diagram showing a first embodiment of the invention of claim 6;

【図９】請求項７の発明の第１実施形態を示す制御ブロ
ック図である。FIG. 9 is a control block diagram showing a first embodiment of the invention of claim 7;

【図１０】請求項８の発明の第１実施形態を示す制御ブ
ロック図である。FIG. 10 is a control block diagram showing a first embodiment of the invention of claim 8;

【図１１】請求項９の発明の第１実施形態を示す制御ブ
ロック図である。FIG. 11 is a control block diagram showing a first embodiment of the invention of claim 9;

【図１２】請求項１０の発明の第１実施形態を示す制御
ブロック図である。FIG. 12 is a control block diagram showing a first embodiment of the invention of claim 10;

【図１３】請求項１〜４の発明の第２実施形態の主要部
を示す制御ブロック図である。FIG. 13 is a control block diagram showing a main part of a second embodiment of the inventions of claims 1 to 4.

【図１４】請求項５〜７の発明の第２実施形態の主要部
を示す制御ブロック図である。FIG. 14 is a control block diagram showing a main part of a second embodiment of the inventions of claims 5 to 7.

【図１５】請求項８〜１０の発明の第２実施形態の主要
部を示す制御ブロック図である。FIG. 15 is a control block diagram showing a main part of a second embodiment of the inventions of claims 8 to 10.

【図１６】３レベルインバータの主回路構成図である。FIG. 16 is a configuration diagram of a main circuit of a three-level inverter.

【図１７】従来技術の主要部を示す回路図である。FIG. 17 is a circuit diagram showing a main part of a conventional technique.

【図１８】従来技術の主要部を示す回路図である。FIG. 18 is a circuit diagram showing a main part of a conventional technique.

【図１９】従来技術における電圧指令及び各相出力電圧
等の波形図である。FIG. 19 is a waveform diagram of a voltage command, output voltage of each phase, and the like in the related art.

【図２０】ユニポーラ変調方式を説明するための波形図
である。FIG. 20 is a waveform diagram for explaining a unipolar modulation method.

【図２１】ダイポーラ変調方式を説明するための波形図
である。FIG. 21 is a waveform diagram for explaining a dipolar modulation method.

【図２２】インバータ電圧指令及びスイッチング関数の
説明図である。FIG. 22 is an explanatory diagram of an inverter voltage command and a switching function.

【図２３】直流成分または交流成分を含むインバータ電
圧指令の波形図である。FIG. 23 is a waveform diagram of an inverter voltage command including a DC component or an AC component.

【図２４】直流成分または交流成分を含むインバータ電
圧指令の波形図である。FIG. 24 is a waveform diagram of an inverter voltage command including a DC component or an AC component.

【図２５】直流成分または交流成分を含むインバータ電
圧指令の波形図である。FIG. 25 is a waveform diagram of an inverter voltage command including a DC component or an AC component.

【図２６】本発明における中性点電流の直流成分の説明
図である。FIG. 26 is an explanatory diagram of a DC component of a neutral point current according to the present invention.

【図２７】本発明における中性点電流の直流成分の説明
図である。FIG. 27 is an explanatory diagram of a DC component of a neutral point current according to the present invention.

【符号の説明】[Explanation of symbols]

１，２１ 調節器 ２ 偶数次調波テーブル ３ 乗算器 ４，８ 選択回路 ５，２２ 極性切替器 ６ 位相差演算手段 ７ 力率角演算手段 ９ バイアス量加算回路 １０，１１ 比較器 １２ 搬送波発振器 １３，１４ 反転回路 Ｇ1，Ｇ2，Ｇ3，Ｇ4 ゲートターンオフサイリスタ Ｄ1，Ｄ2 結合ダイオード1, 21 Regulator 2 Even harmonic table 3 Multiplier 4, 8 Selection circuit 5, 22 Polarity switcher 6 Phase difference computing means 7 Power factor angle computing means 9 Bias amount adding circuit 10, 11 Comparator 12 Carrier wave oscillator 13 , 14 Inversion circuit G 1 , G 2 , G 3 , G 4 Gate turn-off thyristor D 1 , D 2 coupling diode

Claims (10)

【特許請求の範囲】[Claims] 【請求項１】 直流電源両端の正電位点及び負電位点と
これらの間の中性点との間に接続された直流入力コンデ
ンサを有する直流電源回路を備え、第１ないし第４の半
導体スイッチング素子からなる３つの直列回路の両端が
前記正電位点及び負電位点にそれぞれ接続されると共
に、第２及び第３の半導体スイッチング素子の相互接続
点がインバータ出力端子にそれぞれ接続され、第１及び
第２の半導体スイッチング素子の相互接続点と前記中性
点との間に第１の結合ダイオードがそれぞれ接続され、
かつ、第３及び第４の半導体スイッチング素子の相互接
続点と前記中性点との間に第２の結合ダイオードがそれ
ぞれ接続されてなる３レベルインバータの制御回路であ
って、インバータの各相電圧指令にあるバイアス量を加
算及び減算して各相につきそれぞれ２つの電圧指令を得
るようにした制御回路において、 インバータ基本周波数の偶数次調波を、インバータ電圧
指令の位相に応じて前記２つの電圧指令の何れか一方に
加算する手段と、 前記中性点の電位変動に基づいて前記偶数次調波の大き
さを決定する手段と、を備えたことを特徴とする３レベ
ルインバータの制御回路。1. A first to a fourth semiconductor switching device, comprising a DC power supply circuit having a DC input capacitor connected between a positive potential point and a negative potential point at both ends of the DC power source and a neutral point therebetween. Both ends of three series circuits composed of elements are connected to the positive potential point and the negative potential point, respectively, and interconnection points of the second and third semiconductor switching elements are connected to the inverter output terminal, respectively. A first coupling diode is connected between the interconnection point of the second semiconductor switching element and the neutral point,
A control circuit for a three-level inverter, wherein a second coupling diode is connected between an interconnection point of the third and fourth semiconductor switching elements and the neutral point, and each phase voltage of the inverter is In a control circuit that obtains two voltage commands for each phase by adding and subtracting the bias amount in the command, the even harmonics of the inverter fundamental frequency are applied to the two voltages according to the phase of the inverter voltage command. A control circuit for a three-level inverter, comprising: a means for adding to any one of the commands; and a means for determining the magnitude of the even-order harmonic based on the potential fluctuation at the neutral point. 【請求項２】 直流電源両端の正電位点及び負電位点と
これらの間の中性点との間に接続された直流入力コンデ
ンサを有する直流電源回路を備え、第１ないし第４の半
導体スイッチング素子からなる３つの直列回路の両端が
前記正電位点及び負電位点にそれぞれ接続されると共
に、第２及び第３の半導体スイッチング素子の相互接続
点がインバータ出力端子にそれぞれ接続され、第１及び
第２の半導体スイッチング素子の相互接続点と前記中性
点との間に第１の結合ダイオードがそれぞれ接続され、
かつ、第３及び第４の半導体スイッチング素子の相互接
続点と前記中性点との間に第２の結合ダイオードがそれ
ぞれ接続されてなる３レベルインバータの制御回路であ
って、インバータの各相電圧指令にあるバイアス量を加
算及び減算して各相につきそれぞれ２つの電圧指令を得
るようにした制御回路において、 インバータ電圧指令の位相に応じて、インバータ基本周
波数の偶数次調波の極性を切り替える手段と、 前記偶数次調波を前記２つの電圧指令の一方に加算する
手段と、 前記中性点の電位変動に基づいて前記偶数次調波の大き
さを決定する手段と、を備えたことを特徴とする３レベ
ルインバータの制御回路。2. A first to fourth semiconductor switching device, comprising a DC power supply circuit having a DC input capacitor connected between a positive potential point and a negative potential point at both ends of the DC power source and a neutral point therebetween. Both ends of three series circuits composed of elements are connected to the positive potential point and the negative potential point, respectively, and interconnection points of the second and third semiconductor switching elements are connected to the inverter output terminal, respectively. A first coupling diode is connected between the interconnection point of the second semiconductor switching element and the neutral point,
A control circuit for a three-level inverter, wherein a second coupling diode is connected between an interconnection point of the third and fourth semiconductor switching elements and the neutral point, and each phase voltage of the inverter is In a control circuit for adding and subtracting a bias amount in a command to obtain two voltage commands for each phase, a means for switching the polarity of the even harmonics of the inverter fundamental frequency according to the phase of the inverter voltage command. And means for adding the even-order harmonic to one of the two voltage commands, and means for determining the magnitude of the even-order harmonic based on potential fluctuations at the neutral point. A control circuit for a characteristic 3-level inverter. 【請求項３】 直流電源両端の正電位点及び負電位点と
これらの間の中性点との間に接続された直流入力コンデ
ンサを有する直流電源回路を備え、第１ないし第４の半
導体スイッチング素子からなる３つの直列回路の両端が
前記正電位点及び負電位点にそれぞれ接続されると共
に、第２及び第３の半導体スイッチング素子の相互接続
点がインバータ出力端子にそれぞれ接続され、第１及び
第２の半導体スイッチング素子の相互接続点と前記中性
点との間に第１の結合ダイオードがそれぞれ接続され、
かつ、第３及び第４の半導体スイッチング素子の相互接
続点と前記中性点との間に第２の結合ダイオードがそれ
ぞれ接続されてなる３レベルインバータの制御回路であ
って、インバータの各相電圧指令にあるバイアス量を加
算及び減算して各相につきそれぞれ２つの電圧指令を得
るようにした制御回路において、 インバータ電圧指令の位相に応じて、インバータ基本周
波数の偶数次調波の極性を切り替える手段と、 前記偶数次調波を前記２つの電圧指令の一方に加算する
手段と、 前記偶数次調波の極性を反転したものを前記２つの電圧
指令の他方に加算する手段と、 前記中性点の電位変動に基づいて前記偶数次調波の大き
さを決定する手段と、を備えたことを特徴とする３レベ
ルインバータの制御回路。3. A first to fourth semiconductor switching device, comprising a DC power supply circuit having a DC input capacitor connected between a positive potential point and a negative potential point at both ends of the DC power source and a neutral point therebetween. Both ends of three series circuits composed of elements are connected to the positive potential point and the negative potential point, respectively, and interconnection points of the second and third semiconductor switching elements are connected to the inverter output terminal, respectively. A first coupling diode is connected between the interconnection point of the second semiconductor switching element and the neutral point,
A control circuit for a three-level inverter, wherein a second coupling diode is connected between an interconnection point of the third and fourth semiconductor switching elements and the neutral point, and each phase voltage of the inverter is In a control circuit configured to obtain two voltage commands for each phase by adding and subtracting a bias amount in the command, a means for switching the polarity of the even-order harmonic of the inverter fundamental frequency according to the phase of the inverter voltage command A means for adding the even harmonics to one of the two voltage commands; a means for adding an inverted polarity of the even harmonics to the other of the two voltage commands; and the neutral point. And a means for determining the magnitude of the even-order harmonics based on the potential fluctuation of the three-level inverter. 【請求項４】 請求項１，２または３記載の３レベルイ
ンバータの制御回路において、 インバータの出力力率に応じて、各相の出力電圧指令と
前記偶数次調波との位相差を変化させる手段を備えたこ
とを特徴とする３レベルインバータの制御回路。4. The control circuit for a three-level inverter according to claim 1, 2 or 3, wherein the phase difference between the output voltage command for each phase and the even harmonics is changed according to the output power factor of the inverter. A control circuit for a three-level inverter, which is provided with a means. 【請求項５】 直流電源両端の正電位点及び負電位点と
これらの間の中性点との間に接続された直流入力コンデ
ンサを有する直流電源回路を備え、第１ないし第４の半
導体スイッチング素子からなる３つの直列回路の両端が
前記正電位点及び負電位点にそれぞれ接続されると共
に、第２及び第３の半導体スイッチング素子の相互接続
点がインバータ出力端子にそれぞれ接続され、第１及び
第２の半導体スイッチング素子の相互接続点と前記中性
点との間に第１の結合ダイオードがそれぞれ接続され、
かつ、第３及び第４の半導体スイッチング素子の相互接
続点と前記中性点との間に第２の結合ダイオードがそれ
ぞれ接続されてなる３レベルインバータの制御回路であ
って、インバータの各相電圧指令にあるバイアス量を加
算及び減算して各相につきそれぞれ２つの電圧指令を得
るようにした制御回路において、 直流成分をインバータ電圧指令の位相に応じて前記２つ
の電圧指令の何れか一方に加算する手段と、 インバータの出力力率に応じて前記直流成分の極性を決
定する手段と、 前記中性点の電位変動に基づいて前記直流成分の大きさ
を決定する手段と、を備えたことを特徴とする３レベル
インバータの制御回路。5. A first to fourth semiconductor switching circuit, comprising a DC power supply circuit having a DC input capacitor connected between a positive potential point and a negative potential point at both ends of the DC power source and a neutral point therebetween. Both ends of three series circuits composed of elements are connected to the positive potential point and the negative potential point, respectively, and interconnection points of the second and third semiconductor switching elements are connected to the inverter output terminal, respectively. A first coupling diode is connected between the interconnection point of the second semiconductor switching element and the neutral point,
A control circuit for a three-level inverter, wherein a second coupling diode is connected between an interconnection point of the third and fourth semiconductor switching elements and the neutral point, and each phase voltage of the inverter is In a control circuit that obtains two voltage commands for each phase by adding and subtracting the bias amount in the command, the DC component is added to either one of the two voltage commands according to the phase of the inverter voltage command. Means for determining the polarity of the DC component according to the output power factor of the inverter, and means for determining the magnitude of the DC component based on the potential fluctuation of the neutral point. A control circuit for a characteristic 3-level inverter. 【請求項６】 直流電源両端の正電位点及び負電位点と
これらの間の中性点との間に接続された直流入力コンデ
ンサを有する直流電源回路を備え、第１ないし第４の半
導体スイッチング素子からなる３つの直列回路の両端が
前記正電位点及び負電位点にそれぞれ接続されると共
に、第２及び第３の半導体スイッチング素子の相互接続
点がインバータ出力端子にそれぞれ接続され、第１及び
第２の半導体スイッチング素子の相互接続点と前記中性
点との間に第１の結合ダイオードがそれぞれ接続され、
かつ、第３及び第４の半導体スイッチング素子の相互接
続点と前記中性点との間に第２の結合ダイオードがそれ
ぞれ接続されてなる３レベルインバータの制御回路であ
って、インバータの各相電圧指令にあるバイアス量を加
算及び減算して各相につきそれぞれ２つの電圧指令を得
るようにした制御回路において、 インバータの出力力率に応じて直流成分の極性を決定す
る手段と、 インバータ電圧指令の位相に応じて前記直流成分の極性
を切り替える手段と、 前記直流成分を前記２つの電圧指令の一方に加算する手
段と、 前記中性点の電位変動に基づいて前記直流成分の大きさ
を決定する手段と、を備えたことを特徴とする３レベル
インバータの制御回路。6. A DC power supply circuit having a DC input capacitor connected between a positive potential point and a negative potential point at both ends of the DC power source and a neutral point therebetween, and the first to fourth semiconductor switching circuits. Both ends of three series circuits composed of elements are connected to the positive potential point and the negative potential point, respectively, and interconnection points of the second and third semiconductor switching elements are connected to the inverter output terminal, respectively. A first coupling diode is connected between the interconnection point of the second semiconductor switching element and the neutral point,
A control circuit for a three-level inverter, wherein a second coupling diode is connected between an interconnection point of the third and fourth semiconductor switching elements and the neutral point, and each phase voltage of the inverter is In a control circuit that obtains two voltage commands for each phase by adding and subtracting a bias amount in the command, a means for determining the polarity of the DC component in accordance with the output power factor of the inverter, and the inverter voltage command Means for switching the polarity of the DC component according to the phase, means for adding the DC component to one of the two voltage commands, and determining the magnitude of the DC component based on potential fluctuations at the neutral point. A control circuit for a three-level inverter, comprising: 【請求項７】 直流電源両端の正電位点及び負電位点と
これらの間の中性点との間に接続された直流入力コンデ
ンサを有する直流電源回路を備え、第１ないし第４の半
導体スイッチング素子からなる３つの直列回路の両端が
前記正電位点及び負電位点にそれぞれ接続されると共
に、第２及び第３の半導体スイッチング素子の相互接続
点がインバータ出力端子にそれぞれ接続され、第１及び
第２の半導体スイッチング素子の相互接続点と前記中性
点との間に第１の結合ダイオードがそれぞれ接続され、
かつ、第３及び第４の半導体スイッチング素子の相互接
続点と前記中性点との間に第２の結合ダイオードがそれ
ぞれ接続されてなる３レベルインバータの制御回路であ
って、インバータの各相電圧指令にあるバイアス量を加
算及び減算して各相につきそれぞれ２つの電圧指令を得
るようにした制御回路において、 インバータの出力力率に応じて直流成分の極性を決定す
る手段と、 インバータ電圧指令の位相に応じて前記直流成分の極性
を切り替える手段と、 前記直流成分を前記２つの電圧指令の一方に加算する手
段と、 前記直流成分の極性を反転したものを前記２つの電圧指
令の他方に加算する手段と、 前記中性点の電位変動に基づいて前記直流成分の大きさ
を決定する手段と、を備えたことを特徴とする３レベル
インバータの制御回路。7. A first to fourth semiconductor switching device, comprising a DC power supply circuit having a DC input capacitor connected between a positive potential point and a negative potential point at both ends of the DC power source and a neutral point therebetween. Both ends of three series circuits composed of elements are connected to the positive potential point and the negative potential point, respectively, and interconnection points of the second and third semiconductor switching elements are connected to the inverter output terminal, respectively. A first coupling diode is connected between the interconnection point of the second semiconductor switching element and the neutral point,
A control circuit for a three-level inverter, wherein a second coupling diode is connected between an interconnection point of the third and fourth semiconductor switching elements and the neutral point, and each phase voltage of the inverter is In a control circuit that obtains two voltage commands for each phase by adding and subtracting a bias amount in the command, a means for determining the polarity of the DC component in accordance with the output power factor of the inverter, and the inverter voltage command Means for switching the polarity of the DC component depending on the phase, means for adding the DC component to one of the two voltage commands, and addition of an inverted polarity of the DC component to the other of the two voltage commands. Control means, and means for determining the magnitude of the DC component based on the potential fluctuations at the neutral point. 【請求項８】 インバータの出力力率に応じて、請求項
１記載の制御回路と請求項５記載の制御回路との何れか
一方を選択する手段を備えたことを特徴とする３レベル
インバータの制御回路。8. A three-level inverter comprising means for selecting one of the control circuit according to claim 1 and the control circuit according to claim 5 according to the output power factor of the inverter. Control circuit. 【請求項９】 インバータの出力力率に応じて、請求項
２記載の制御回路と請求項６記載の制御回路との何れか
一方を選択する手段を備えたことを特徴とする３レベル
インバータの制御回路。9. A three-level inverter comprising means for selecting one of the control circuit according to claim 2 and the control circuit according to claim 6 according to the output power factor of the inverter. Control circuit. 【請求項１０】 インバータの出力力率に応じて、請求
項３記載の制御回路と請求項７記載の制御回路との何れ
か一方を選択する手段を備えたことを特徴とする３レベ
ルインバータの制御回路。10. A three-level inverter comprising means for selecting one of the control circuit according to claim 3 and the control circuit according to claim 7 according to the output power factor of the inverter. Control circuit.
JP7349882A 1995-12-21 1995-12-21 Control circuit of three-level inverter Pending JPH09182455A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7349882A JPH09182455A (en) 1995-12-21 1995-12-21 Control circuit of three-level inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7349882A JPH09182455A (en) 1995-12-21 1995-12-21 Control circuit of three-level inverter

Publications (1)

Publication Number Publication Date
JPH09182455A true JPH09182455A (en) 1997-07-11

Family

ID=18406758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7349882A Pending JPH09182455A (en) 1995-12-21 1995-12-21 Control circuit of three-level inverter

Country Status (1)

Country Link
JP (1) JPH09182455A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023088568A1 (en) * 2021-11-22 2023-05-25 Huawei Technologies Co., Ltd. Controller for controlling a balancer circuit
WO2024055705A1 (en) * 2022-09-16 2024-03-21 华为数字能源技术有限公司 Photovoltaic inverter and control method therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023088568A1 (en) * 2021-11-22 2023-05-25 Huawei Technologies Co., Ltd. Controller for controlling a balancer circuit
WO2024055705A1 (en) * 2022-09-16 2024-03-21 华为数字能源技术有限公司 Photovoltaic inverter and control method therefor

Similar Documents

Publication Publication Date Title
US5016158A (en) Parallel multi-inverter system and motor drive system using the same
US6594164B2 (en) PWM controlled power conversion device
JP2884880B2 (en) Control device for power converter
EP1705789B1 (en) Power inverter system and method of correcting supply voltage of the same
US6154378A (en) Polyphase inverter with neutral-leg inductor
US11218079B2 (en) Power conversion device
CN111149287A (en) Power conversion device
WO2021186524A1 (en) Power conversion device
JP3186369B2 (en) Control circuit of three-level inverter
JP4019263B2 (en) AC-AC direct conversion power converter
US5151853A (en) Cycloconverter and the method of controlling the same
JP4893152B2 (en) Space vector modulation method for AC-AC direct conversion device
JP3248321B2 (en) Control circuit of three-level inverter
JP3276135B2 (en) Power converter
JPH09182455A (en) Control circuit of three-level inverter
RU2677628C1 (en) Three-phase reactive power compensator
JPH11122944A (en) Controller of npc converter
JP2003134843A (en) Control method for pwm power conversion device
Lamterkati et al. Implementation on the dSPACE 1104 of VOC-SVM based anti-windup PI Controller of a three-phase PWM rectifier
JP2644750B2 (en) Control method of voltage source inverter
JP2003180079A (en) Neutral clamp type power converter
JP4277360B2 (en) 3-level inverter controller
JPH0974767A (en) Pwm control apparatus for npc inverter
JP2924589B2 (en) Power converter
US11482963B2 (en) Inverter control device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20021203