JPH09182111A - Method and device for processing video signal - Google Patents
Method and device for processing video signalInfo
- Publication number
- JPH09182111A JPH09182111A JP34071395A JP34071395A JPH09182111A JP H09182111 A JPH09182111 A JP H09182111A JP 34071395 A JP34071395 A JP 34071395A JP 34071395 A JP34071395 A JP 34071395A JP H09182111 A JPH09182111 A JP H09182111A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- video
- output
- format
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Color Television Systems (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は放送スタジオ伝送装
置に関し、特に映像信号処理装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a broadcasting studio transmission device, and more particularly to a video signal processing device.
【０００２】[0002]
【従来の技術】図３は、従来の映像信号処理装置の主要
部の説明図である。2. Description of the Related Art FIG. 3 is an explanatory diagram of a main part of a conventional video signal processing device.
【０００３】入力部１０に入力されたインターレースコ
ンポーネン信号は入力端子１１に供給され４：２：２の
信号形式の映像処理回路５により映像処理され出力端子
１３から４：２：２の信号形式で出力される。プログレ
ッシブコンポネント信号は入力端子１１と１２からそれ
ぞれが４：２：２の信号形式で映像処理回路５、６に入
力され映像処理回路５と６により映像処理されそれぞれ
出力端子１３と１４へ出力される。The interlaced component signal input to the input unit 10 is supplied to the input terminal 11 and is video-processed by the video processing circuit 5 having a signal format of 4: 2: 2 and output from the output terminal 13 in a signal format of 4: 2: 2. Is output. The progressive component signals are input from the input terminals 11 and 12 to the video processing circuits 5 and 6 in the signal format of 4: 2: 2, respectively, and are video processed by the video processing circuits 5 and 6 and output to the output terminals 13 and 14, respectively. .
【０００４】[0004]
【発明が解決しようとする課題】上述した従来の映像信
号処理装置は、少なくとも２層の映像処理回路が必要と
なり、プログレッシブコンポーネント信号処理の場合、
インターレースコンポーネント信号の映像処理回路の２
倍のハードウエアが必要になるという欠点がある。The above-mentioned conventional video signal processing apparatus requires at least two layers of video processing circuits, and in the case of progressive component signal processing,
Video processing circuit for interlaced component signal 2
It has the disadvantage of requiring twice as much hardware.
【０００５】本発明の目的は、インターレースコンポー
ネント信号とプログレッシブコンポーネントシリアル信
号とを一層の映像処理回路で映像処理できる映像信号処
理装置を提案することである。An object of the present invention is to propose a video signal processing device capable of video processing an interlaced component signal and a progressive component serial signal with a single video processing circuit.
【０００６】[0006]
【課題を解決するための手段】本発明の映像信号処理方
法は、インターレースコンポーネントシリアル信号を第
１の入力端子から入力し、プログレッシブコンポーネン
トシリアル信号の第１と第２の信号ブロックをを第１と
第２の入力端子から入力し、映像処理回路により映像信
号化処理を行った後、インターレースコンポーネントシ
リアル信号を第１の出力端子から出力し、プログレッシ
ブコンポーネント信号の第１と第２の信号ブロックを第
１と第２の出力端子からそれぞれ出力する、映像信号処
理方法において次に述べるステップを有している。According to a video signal processing method of the present invention, an interlace component serial signal is input from a first input terminal, and first and second signal blocks of a progressive component serial signal are set to first. After inputting from the second input terminal and performing video signal conversion processing by the video processing circuit, the interlace component serial signal is output from the first output terminal and the first and second signal blocks of the progressive component signal are output to the first and second signal blocks. The video signal processing method of outputting from each of the first and second output terminals has the following steps.
【０００７】入力された４：２：２信号形式のプログレ
ッシブコンポーネントシリアル信号の第１と第２の信号
ブロックをそれらの色彩成分を内挿することにより４：
２：２：４信号形式のシリアル信号に変換するステップ
と、入力された４：２：２信号形式のシリアル信号のイ
ンターレースコンポーネントシリアル信号と、４：２：
２：４信号形式のプログレッシブコンポーネントシリア
ル信号のそれぞれの映像信号化処理を内部処理クロック
を変えることにより、一つの映像処理回路で選択的に実
施するステップと、前記映像処理により出力された４：
２：２：４信号形式のプログレシブコンポーネントシリ
アル信号を４：２：２の信号形式の第１と第２の信号ブ
ロックに変換して出力するステップを有する。By interpolating the color components of the first and second signal blocks of the progressive component serial signal of the input 4: 2: 2 signal format, 4:
A step of converting into a serial signal of 2: 2: 4 signal format, an interlaced component serial signal of the input serial signal of 4: 2: 2 signal format, and 4: 2:
The step of selectively performing the video signal conversion processing of each of the progressive component serial signals in the 2: 4 signal format by one video processing circuit by changing the internal processing clock, and the 4: 4 output by the video processing.
The method has a step of converting a progressive component serial signal in a 2: 2: 4 signal format into first and second signal blocks in a 4: 2: 2 signal format and outputting the first and second signal blocks.
【０００８】本発明の映像信号処理装置は、インターレ
ースコンポーネントシリアル信号を第１の入力端子から
入力し、プログレッシブコンポーネントシリアル信号の
第１と第２の信号ブロックをを第１と第２の入力端子と
から入力し、映像処理回路により映像信号化処理を行っ
た後、インターレースコンポーネントシリアル信号を第
１の出力端子から出力し、プログレッシブコンポーネン
トシリアル信号の第１と第２の信号ブロックを第１と第
２の出力端子からそれぞれ出力する、映像信号処理装置
において、以下に述べる手段を有している。The video signal processing apparatus of the present invention inputs the interlaced component serial signal from the first input terminal, and connects the first and second signal blocks of the progressive component serial signal to the first and second input terminals. From the first output terminal after outputting the interlaced component serial signal from the first output terminal after performing the video signal conversion processing by the video processing circuit from the first and second signal blocks. The video signal processing device for outputting from each of the output terminals has the following means.
【０００９】４：２：２の信号形式のプログレッシブコ
ンポーネントシリアル信号の第１と第２の信号ブロック
が前記第１と第２の２つの入力端子を介して入力される
と、第１と第２の信号ブロックの色彩成分が内挿された
４：２：２：４の信号形式のプログレッシブコンポーネ
ントシリアル信号に変換して出力する入力インタフェー
ス回路と、入力信号がインターレースコンポーネント信
号かプログレッシブコンポーネント信号かを選択制御し
て選択制御信号を出力する選択制御手段と、入力された
４：２：２の信号形式のインターレースコンポーネント
シリアル信号と前記入力インタフェース回路から出力さ
れた４：２：２：４の信号形式のプログレッシブコンポ
ーネント信号とを前記選択制御手段が出力した選択制御
信号により選択的に出力する第１の切換手段と、前記選
択制御信号により、入力された信号がインターレースコ
ンポーネントシリアル信号であることを認識すると、
４：２：２信号形式のインターレースコンポーネントシ
リアル信号を１０ｂｉｔのパラレル信号に変換して映像
信号化処理を行い、その後４：２：２信号形式のインタ
ーレースコンポーネントシリアル信号に再変換して出力
し、入力された信号が４：２：２：４信号形式のプログ
レッシブコンポーネント信号であることを認識すると、
内部処理クロックを切り換えることにより１０ｂｉｔの
パラレル信号に変換して映像信号化処理を行い、その
後、４：２：２：４信号形式のシリアル信号に再変換す
る映像処理回路と、前記映像処理回路により処理された
プログレッシブコンポーネントシリアル信号の映像化信
号を、前記入力インタフェースに入力した時と同様の
４：２：２信号形式の第１と第２の信号ブロックに分け
て出力する出力インタフェース回路と、前記選択制御信
号により、映像処理回路からのインターレースコンポー
ネントシリアル信号を第１の出力端子へ出力し、出力イ
ンタフェースから入力されたプログレッシブコンポーネ
ント信号を第１と第２の出力端子へ出力する第２の切換
手段を有し、インターレースコンポーネント信号とプロ
グレッシブコンポーネント信号の映像処理を１つの前記
映像処理回路で実行する。When the first and second signal blocks of the progressive component serial signal in the 4: 2: 2 signal format are input via the first and second input terminals, the first and second signals are input. The input interface circuit that converts to a progressive component serial signal in the 4: 2: 2: 4 signal format in which the color components of the signal block are interpolated and outputs, and whether the input signal is an interlaced component signal or a progressive component signal is selected. A selection control means for controlling and outputting a selection control signal; an interlaced component serial signal having a 4: 2: 2 signal format input; and a 4: 2: 2: 4 signal format output from the input interface circuit. The progressive component signal and the selective control signal output by the selective control means are selectively output. A first switching means for outputting, by the selection control signal, the input signal to recognize that the interlaced component serial signals,
Converts an interlaced component serial signal in 4: 2: 2 signal format to a 10-bit parallel signal for video signal conversion, and then reconverts it to an interlaced component serial signal in 4: 2: 2 signal format and outputs it. If the recognized signal is a progressive component signal in the 4: 2: 2: 4 signal format,
A video processing circuit for converting into a 10-bit parallel signal by switching the internal processing clock to perform video signal processing, and then re-converting into a serial signal in the 4: 2: 2: 4 signal format, and the video processing circuit. An output interface circuit for outputting the processed progressive component serial signal divided into first and second signal blocks in a 4: 2: 2 signal format, which is the same as when input to the input interface; Second switching means for outputting the interlaced component serial signal from the video processing circuit to the first output terminal and the progressive component signal input from the output interface to the first and second output terminals according to the selection control signal. With interlaced component signal and progressive component Executing the image processing bets signals in one of said video processing circuit.
【００１０】また、前記入力されたインターレースコン
ポーネントシリアル信号が４：２：２信号形式２７０Ｍ
Ｈｚで、前記映像処理回路でパラレル化された状態が１
０ｂｉｔ２７ＭＨｚあり、入力端子１と２に入力された
プログレッシブコンポーネントシリアル信号の第１と第
２の信号ブロックがそれぞれ４：２：２信号形式２７０
ＭＨｚで、前記入力インタフェースによりシリアル変換
された信号が４：２：２：４信号形式３６０ＭＨｚの信
号であり、前記映像処理回路によりパラレル変換された
信号が１０ｂｉｔ３６ＭＨｚである映像信号処理装置も
本発明の一つの典型的装置である。Further, the input interlace component serial signal has a 4: 2: 2 signal format 270M.
In Hz, the state parallelized by the video processing circuit is 1
There is 0 bit 27 MHz, and the first and second signal blocks of the progressive component serial signal input to the input terminals 1 and 2 are 4: 2: 2 signal format 270, respectively.
In the present invention, a video signal processing device in which the signal serially converted by the input interface in MHz is a signal of 4: 2: 2: 4 signal format 360 MHz, and the signal parallel-converted by the video processing circuit is 10 bit 36 MHz. This is one typical device.
【００１１】[0011]
【発明の実施の形態】４：２：２の信号形式２７０ＭＨ
ｚのプログレッシブコンポーネントシリアル信号が第１
と第２の２つの入力端子から入力されると双方の色彩成
分を内挿処理した４：２：２：４の信号形式３６０ＭＨ
ｚのプログレッシブコンポーネントシリアルシリアル信
号に変換して出力する入力インタフェース回路と、入力
された４：２：２の信号形式２７０ＭＨｚのインターレ
ースコンポーネント信号を１０ｂｉｔ２７ＭＨｚにパラ
レル変換して映像信号処理し、４：２：２：４の信号形
式３６０ＭＨｚのプログレッシブコンポーネント信号を
１０ｂｉｔ３６ＭＨｚにパラレル変換して内部処理クロ
ックを２７ＭＨｚから３６ＭＨｚに切り換えることによ
り映像信号処理する、それぞれ選択的に映像処理可能な
映像処理回路と、前記映像処理回路により処理された映
像信号を前記入力端子における入力に応じた信号形式に
再変換して、それぞれを出力する出力インタフェース回
路とを有するので、インターレースコンポーネント信号
とプログレッシブコンポーネント信号の両信号を一層の
映像処理回路で映像処理が行われる。BEST MODE FOR CARRYING OUT THE INVENTION 4: 2: 2 signal format 270MH
The progressive component serial signal of z is the first
And the second two input terminals, the both color components are interpolated, and the signal format is 360 MH of 4: 2: 2: 4.
z progressive component serial input interface circuit for converting and outputting to serial signal, and input 4: 2: 2 signal format 270 MHz interlaced component signal to parallel conversion to 10 bit 27 MHz for video signal processing 4: 2: A video signal processing circuit capable of selectively performing video processing by converting a progressive component signal of a signal format of 3: 4 from 360 MHz into 10 bit 36 MHz in parallel and switching an internal processing clock from 27 MHz to 36 MHz, and the video processing. Since the video signal processed by the circuit is reconverted into a signal format corresponding to the input at the input terminal and an output interface circuit for outputting each is provided, the interlaced component signal and the progressive signal are provided. Image processing is performed in further video processing circuit both signal components signal.
【００１２】[0012]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。Next, embodiments of the present invention will be described with reference to the drawings.
【００１３】図１は本発明の映像信号処理装置の第１の
実施例のブロック図、図２は信号形式を示す図で、
（ａ）は４：２：２信号形式２７０ＭＨｚのインターレ
ースコンポーネントシリアル信号を示す図、（ｂ）は
４：２：２信号形式２７０ＭＨｚのプログレシブコンポ
ーネントシリアル信号の第１と第２の信号ブロックを示
す図、（ｃ）は第１と第２の信号ブロックの色彩成分が
内挿処理された４：２：２：４信号形式３６０ＭＨｚの
プログレシブコンポーネントシリアル信号を示す図であ
る。FIG. 1 is a block diagram of a first embodiment of a video signal processing device of the present invention, and FIG. 2 is a diagram showing a signal format.
(A) is a figure which shows the interlace component serial signal of 4: 2: 2 signal format 270MHz, (b) is a figure which shows the 1st and 2nd signal block of the progressive component serial signal of 4: 2: 2 signal format 270MHz. , (C) are diagrams showing a progressive component serial signal of 4: 2: 2: 4 signal format 360 MHz in which the color components of the first and second signal blocks are interpolated.
【００１４】インターレースコンポーネント信号は
Ｙ1、Ｃr、Ｙ2、Ｃbからなり、プログレッシブコンポー
ネント信号は第１の信号ブロックがＹ1、Ｃr、Ｙ2、
Ｃb、第２の信号ブロックがＹ1(p)、Ｃr(p)、ｙ2(p)、
Ｃb(p)からなり、４：２：２：４信号形式３６０ＭＨｚ
のプログレッシブコンポーネント信号はＹ1、Ｙ1(p)、
Ｃr’、Ｙ2、Ｙ2(p)、Ｃb’からなり、Ｃr’はＣrとＣ
r(p)で内挿処理した信号であり、Ｃb’はＣbとＣb(p)と
で内挿処理した信号である。The interlaced component signal consists of Y 1 , C r , Y 2 and C b , and the progressive component signal of the first signal block is Y 1 , C r , Y 2 ,
C b , the second signal block is Y 1 (p) , C r (p) , y 2 (p) ,
Composed of Cb (p) , 4: 2: 2: 4 signal format 360 MHz
Progressive component signals of Y 1 , Y 1 (p) ,
It consists of C r ', Y 2 , Y 2 (p) , and C b ', and C r 'is C r and C.
It is a signal interpolated by r (p) , and C b 'is a signal interpolated by C b and C b (p) .
【００１５】この映像信号処理装置は、信号形式を選択
する制御情報を入力する入力端子１０と、入力端子１と
２とから入力されたプログレッシブコンポーネント信号
を信号形式４：２：２信号形式２７０ＭＨｚから第１と
第２の信号ブロックの色彩成分を内挿処理した４：２：
２：４信号形式３６０ＭＨｚに変換する入力インタフェ
ース５と、入力端子１０からの情報により、入力端子１
から入力された４：２：２信号形式２７０ＭＨｚのイン
ターレースコンポーネント信号と入力インタフェース５
からの入力信号を選択的に通過させる切り替え器７と、
入力された信号を映像信号化処理する映像処理回路９
と、映像処理回路９から出力された４：２：２：４信号
形式３６０ＭＨｚのプログレッシブコンポーネント信号
を４：２：２信号形式２７０ＭＨｚの第１と第２の信号
ブロックに変換して出力する出力インタフェース６と、
入力端子１０からの情報により映像処理回路９から出力
されたインターレースコンポーネント映像信号を出力端
子３へ通過させ、出力インタフェーセ６からのプログレ
ッシブコンポーネント映像信号を出力端子３と４へパラ
レルに通過させる出力切換器８とを有している。In this video signal processing device, a progressive component signal input from an input terminal 10 for inputting control information for selecting a signal format and input terminals 1 and 2 is converted from a signal format 4: 2: 2 signal format 270 MHz. The color components of the first and second signal blocks are interpolated 4: 2:
The input terminal 5 is converted to the 2: 4 signal format 360 MHz and the information from the input terminal 10 is used.
4: 2: 2 signal format 270 MHz interlaced component signal input from the input interface 5
A switch 7 for selectively passing the input signal from
Video processing circuit 9 for converting input signals into video signals
And an output interface for converting the progressive component signal of the 4: 2: 2: 4 signal format 360 MHz output from the video processing circuit 9 into the first and second signal blocks of the 4: 2: 2 signal format 270 MHz and outputting the same. 6 and
According to the information from the input terminal 10, the interlace component video signal output from the video processing circuit 9 is passed to the output terminal 3, and the progressive component video signal from the output interface 6 is passed to the output terminals 3 and 4 in parallel. And a container 8.
【００１６】また、映像処理回路９は、入力端子１０か
らの情報により、入力された信号が信号形式４：２：２
のシリアル信号状態で２７０ＭＨｚのインターレースコ
ンポーネント信号と認識すると、パラレル信号（１０ｂ
ｉｔ２７ＭＨｚ）状態に変換して映像信号化処理を行
う。処理された映像信号はパラレルからシリアル信号
（４：２：２信号形式の２７０Ｍｂｉｔ）に再変換され
て切換器８を経由して出力端子３へ出力される。In the video processing circuit 9, the input signal has a signal format of 4: 2: 2 according to the information from the input terminal 10.
If it is recognized as a 270 MHz interlaced component signal in the serial signal state of
It27 MHz) state is converted to video signal processing. The processed video signal is reconverted from parallel to serial signal (270 Mbit in 4: 2: 2 signal format) and output to the output terminal 3 via the switch 8.
【００１７】プログレッシブコンポーネント信号は、図
２（ｂ）に示すように４：２：２信号形式２７０ＭＨｚ
で入力端子１と２を経由して入力インタフェース５に入
力し、第１と第２の信号ブロックの色彩成分が内挿処理
されて、図２（ｃ）に示す４：２：２：４信号形式３６
０ＭＨｚで映像処理回路９に入力されるので、映像処理
回路９は入力端子１０から入力された指示により１０ｂ
ｉｔ３６ＭＨｚのパラレル信号に変換して映像信号化を
行い、シリアル信号に再変換後出力インタフェース６へ
出力する。出力インタフェース６は入力された４：２：
２：４信号形式３６０ＭＨｚの映像信号を４：２：２信
号形式２７０ＭＨｚのプログレッシブコンポーネント信
号に変換してそれぞれ出力端子３、４へ出力する。The progressive component signal has a 4: 2: 2 signal format of 270 MHz as shown in FIG. 2 (b).
Is input to the input interface 5 via the input terminals 1 and 2 and the color components of the first and second signal blocks are interpolated to obtain the 4: 2: 2: 4 signal shown in FIG. Format 36
Since it is input to the video processing circuit 9 at 0 MHz, the video processing circuit 9 receives 10b according to the instruction input from the input terminal 10.
It is converted into a parallel signal of it36 MHz to be converted into a video signal, re-converted into a serial signal, and output to the output interface 6. The output interface 6 receives the input 4: 2:
A video signal of 2: 4 signal format 360 MHz is converted into a progressive component signal of 4: 2: 2 signal format 270 MHz and output to output terminals 3 and 4, respectively.
【００１８】[0018]
【発明の効果】以上説明したように本発明は、４：２：
２の信号形式２７０ＭＨｚのプログレッシブコンポーネ
ントシリアル信号が第１と第２の２つの入力端子から入
力されると双方の色彩成分を内挿処理した４：２：２：
４の信号形式３６０ＭＨｚのプログレッシブコンポーネ
ントシリアル信号に変換して出力する入力インタフェー
ス回路と、入力された４：２：２の信号形式２７０ＭＨ
ｚのインターレースコンポーネントシリアル信号を１０
ｂｉｔ２７ＭＨｚにパラレル変換して映像信号処理し、
４：２：２：４の信号形式３６０ＭＨｚのプログレッシ
ブコンポーネントシリアル信号を１０ｂｉｔ３６ＭＨｚ
にパラレル変換して内部処理クロックを２７ＭＨｚから
３６ＭＨｚに切り換えることにより映像信号処理する、
それぞれ選択的に映像処理可能な映像処理回路と、前記
映像処理回路により処理された映像信号を前記入力端子
における入力に応じた信号形式に再変換して、それぞれ
を出力する出力インタフェース回路とを有するので、イ
ンターレースコンポーネント信号とプログレッシブコン
ポーネント信号とを一つの映像処理回路で選択的に映像
信号処理できる効果がある。As described above, the present invention is 4: 2 :.
When a progressive component serial signal of signal format 270 MHz of No. 2 is input from the first and second input terminals, both color components are interpolated 4: 2: 2:
4) Input interface circuit for converting into 360 MHz progressive component serial signal and outputting, and input 4: 2: 2 signal format 270 MH
z interlaced component serial signal 10
Video signal processing by parallel conversion to bit27MHz,
4: 2: 2: 4 signal format 360 MHz progressive component serial signal 10 bit 36 MHz
Video signal processing by parallel conversion to and switching the internal processing clock from 27 MHz to 36 MHz,
And a video processing circuit capable of selectively performing video processing, and an output interface circuit for reconverting the video signal processed by the video processing circuit into a signal format corresponding to the input at the input terminal and outputting each. Therefore, there is an effect that the interlace component signal and the progressive component signal can be selectively processed by one video processing circuit.
【図１】本発明の映像信号処理装置の一実施例のブロッ
ク図である。FIG. 1 is a block diagram of an embodiment of a video signal processing device of the present invention.
【図２】信号形式の説明図で（ａ）は４：２：２信号形
式２７０ＭＨｚのインターレースコンポーネント信号を
示す図、（ｂ）は４：２：２信号形式のプログレッシブ
コンポーネント信号の第１と第２の信号ブロックを示す
図、（ｃ）は第１と第２の信号ブロックの色彩成分を内
挿処理した４：２：２：４信号形式３６０ＭＨｚプログ
レッシブコンポーネントの信号を示す図である。2A is an explanatory diagram of a signal format, FIG. 2A is a diagram showing an interlaced component signal of a 4: 2: 2 signal format 270 MHz, and FIG. 2B is a first and a first progressive component signal of a 4: 2: 2 signal format. FIG. 2C is a diagram showing a second signal block, and FIG. 7C is a diagram showing a signal of a 360 MHz progressive component in a 4: 2: 2: 4 signal format in which the color components of the first and second signal blocks are interpolated.
【図３】２層の映像処理回路を有する従来の映像処理回
路の説明図である。FIG. 3 is an explanatory diagram of a conventional video processing circuit having a two-layer video processing circuit.
１ 入力端子 ２ 入力端子 ３ 出力端子 ４ 出力端子 ５ 入力インタフェース部 ６ 出力インタフェース部 ７ 切替器 ８ 切換器 ９ 映像処理回路 １０ （制御情報）入力端子 1 input terminal 2 input terminal 3 output terminal 4 output terminal 5 input interface section 6 output interface section 7 switcher 8 switcher 9 video processing circuit 10 (control information) input terminal
Claims (3)
信号を第１の入力端子から入力し、プログレッシブコン
ポーネントシリアル信号の第１と第２の信号ブロックを
を第１と第２の入力端子から入力し、映像処理回路によ
り映像信号化処理を行った後、インターレースコンポー
ネントシリアル信号を第１の出力端子から出力し、プロ
グレッシブコンポーネントシリアル信号の第１と第２の
信号ブロックを第１と第２の出力端子からそれぞれ出力
する、映像信号処理方法において、 入力された４：２：２信号形式のプログレッシブコンポ
ーネントシリアル信号の第１と第２の信号ブロックをそ
れらの色彩成分を内挿することにより４：２：２：４信
号形式のシリアル信号に変換するステップと、 入力された４：２：２信号形式のシリアル信号のインタ
ーレースコンポーネントシリアル信号と、４：２：２：
４信号形式のプログレッシブコンポーネントシリアル信
号のそれぞれの映像信号化処理を内部処理クロックを変
えることにより、一つの映像処理回路で選択的に実施す
るステップと、 前記映像処理により出力された４：２：２：４信号形式
のプログレシブコンポーネントシリアル信号を４：２：
２の信号形式の第１と第２の信号ブロックに変換して出
力するステップを有することを特徴とする映像信号処理
方法。1. An interlaced component serial signal is input from a first input terminal, first and second signal blocks of a progressive component serial signal are input from first and second input terminals, and a video processing circuit is used. After performing the video signal processing, the interlace component serial signal is output from the first output terminal, and the first and second signal blocks of the progressive component serial signal are output from the first and second output terminals, respectively. In the video signal processing method, the first and second signal blocks of the progressive component serial signal of the input 4: 2: 2 signal format are interpolated with their color components to obtain the 4: 2: 2: 4 signal format. And the step of converting into the serial signal of the input, the serial signal of the input 4: 2: 2 signal format Interlaced component serial signal, 4: 2: 2:
The step of selectively performing the video signal processing of each of the progressive signal serial signals of the four-signal format in one video processing circuit by changing the internal processing clock, and 4: 2: 2 output by the video processing. : Progressive component serial signal of 4 signal format 4: 2:
A video signal processing method, comprising the step of converting into first and second signal blocks of two signal formats and outputting.
信号を第１の入力端子から入力し、プログレッシブコン
ポーネントシリアル信号の第１と第２の信号ブロックを
を第１と第２の入力端子とから入力し、映像処理回路に
より映像信号化処理を行った後、インターレースコンポ
ーネントシリアル信号を第１の出力端子から出力し、プ
ログレッシブコンポーネントシリアル信号の第１と第２
の信号ブロックを第１と第２の出力端子からそれぞれ出
力する、映像信号処理装置において、 ４：２：２の信号形式のプログレッシブコンポーネント
シリアル信号の第１と第２の信号ブロックが前記第１と
第２の２つの入力端子を介して入力されると、第１と第
２の信号ブロックの色彩成分が内挿された４：２：２：
４の信号形式のプログレッシブコンポーネントシリアル
信号に変換して出力する入力インタフェース回路と、 入力信号がインターレースコンポーネント信号かプログ
レッシブコンポーネント信号かを選択し選択制御信号を
出力する選択制御手段と、 入力された４：２：２の信号形式のインターレースコン
ポーネント信号と前記入力インタフェース回路から出力
された４：２：２：４の信号形式のプログレッシブコン
ポーネント信号とを前記選択制御手段からの選択制御信
号により選択的に出力する第１の切換手段と、 前記選択制御信号により、入力された信号がインターレ
ースコンポーネントシリアル信号であることを認識する
と、４：２：２信号形式のインターレースコンポーネン
トシリアル信号を１０ｂｉｔのパラレル信号に変換して
映像信号化処理を行い、その後４：２：２信号形式のイ
ンターレースコンポーネントシリアル信号に再変換して
出力し、入力された信号が４：２：２：４信号形式のプ
ログレッシブコンポーネント信号であることを認識する
と、内部処理クロックを切り換えることにより１０ｂｉ
ｔのパラレル信号に変換して映像信号化処理を行い、そ
の後、４：２：２：４信号形式のシリアル信号に再変換
する映像処理回路と、 前記映像処理回路により処理されたプログレッシブコン
ポーネント信号の映像化信号を、前記入力インタフェー
スに入力した時と同様の４：２：２信号形式の第１と第
２の信号ブロックに分けて出力する出力インタフェース
回路と、 前記選択制御信号により、映像処理回路からのインター
レースコンポーネントシリアル信号を第１の出力出力端
子へ出力し、出力インタフェースから入力されたプログ
レッシブコンポーネントシリアル信号を第１と第２の出
力端子へ出力する第２の切換手段を有し、インターレー
スコンポーネント信号とプログレッシブコンポーネント
信号の映像処理を１つの前記映像処理回路で実行するこ
とを特徴とする映像信号処理装置。2. An image processing circuit, wherein an interlaced component serial signal is input from a first input terminal, and first and second signal blocks of a progressive component serial signal are input from first and second input terminals. After the video signal processing is performed by, the interlace component serial signal is output from the first output terminal, and the first and second progressive component serial signals are output.
In the video signal processing device for respectively outputting the signal block of No. 1 from the first and second output terminals, the first and second signal blocks of the progressive component serial signal of the 4: 2: 2 signal format are When input through the second two input terminals, the color components of the first and second signal blocks are interpolated 4: 2: 2:
4, an input interface circuit for converting and outputting a progressive component serial signal of the signal format of 4, and a selection control means for selecting whether the input signal is an interlaced component signal or a progressive component signal and outputting a selection control signal; The interlace component signal in the 2: 2 signal format and the progressive component signal in the 4: 2: 2: 4 signal format output from the input interface circuit are selectively output by the selection control signal from the selection control means. When it is recognized that the input signal is an interlace component serial signal by the first switching means and the selection control signal, the interlace component serial signal of 4: 2: 2 signal format is converted into a parallel signal of 10 bits. Image signal processing is performed, and after that, it is converted back to an interlaced component serial signal of 4: 2: 2 signal format and output, and it is confirmed that the input signal is a progressive component signal of 4: 2: 2: 4 signal format. When it is recognized, 10bi is generated by switching the internal processing clock.
a video processing circuit for converting the video signal into a parallel signal of t and performing video signal processing, and then re-converting the video signal into a serial signal in a 4: 2: 2: 4 signal format; and a progressive component signal processed by the video processing circuit. An output interface circuit that outputs a video signal by dividing it into first and second signal blocks of a 4: 2: 2 signal format similar to that when input to the input interface, and a video processing circuit by the selection control signal. The interlaced component serial signal from the output interface is output to the first output output terminal, and the progressive component serial signal input from the output interface is output to the first and second output terminals. Video processing of the signal and the progressive component signal is performed by one of the video processing In the video signal processing apparatus and executes.
ネントシリアル信号が４：２：２信号形式２７０ＭＨｚ
で、前記映像処理回路でパラレル化された状態が１０ｂ
ｉｔ２７ＭＨｚあり、入力端子１と２に入力されたプロ
グレッシブコンポーネントシリアル信号の第１と第２の
信号ブロックがそれぞれ４：２：２信号形式２７０ＭＨ
ｚで、前記入力インタフェースによりシリアル変換され
た信号が４：２：２：４信号形式３６０ＭＨｚの信号で
あり、前記映像処理回路によりパラレル変換された信号
が１０ｂｉｔ３６ＭＨｚである請求項２記載の映像信号
処理装置。3. The input interlace component serial signal has a 4: 2: 2 signal format of 270 MHz.
Then, the state parallelized by the video processing circuit is 10b.
It has 27 MHz, and the first and second signal blocks of the progressive component serial signal input to the input terminals 1 and 2 are 4: 2: 2 signal format 270 MH, respectively.
The video signal processing according to claim 2, wherein in z, the signal serially converted by the input interface is a signal of 4: 2: 2: 4 signal format 360 MHz and the signal parallel-converted by the video processing circuit is 10 bit 36 MHz. apparatus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34071395A JP2861902B2 (en) | 1995-12-27 | 1995-12-27 | Video signal processing method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34071395A JP2861902B2 (en) | 1995-12-27 | 1995-12-27 | Video signal processing method and apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09182111A true JPH09182111A (en) | 1997-07-11 |
| JP2861902B2 JP2861902B2 (en) | 1999-02-24 |
Family
ID=18339609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34071395A Expired - Fee Related JP2861902B2 (en) | 1995-12-27 | 1995-12-27 | Video signal processing method and apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2861902B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072531A (en) * | 1997-11-21 | 2000-06-06 | Nec Corporation | Scanning system converting into progressive scanning system regardless of scanning system before coding |
-
1995
- 1995-12-27 JP JP34071395A patent/JP2861902B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072531A (en) * | 1997-11-21 | 2000-06-06 | Nec Corporation | Scanning system converting into progressive scanning system regardless of scanning system before coding |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2861902B2 (en) | 1999-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62253274A (en) | Digital effect loop for video switcher | |
| JP3501301B2 (en) | I / O signal switching device | |
| JPH0654288A (en) | Processing device for digital video editing | |
| JP4535159B2 (en) | Signal switching device, signal switching device control method, program, and recording medium | |
| US5568204A (en) | Digital video switching apparatus | |
| JPH09182111A (en) | Method and device for processing video signal | |
| JP3603819B2 (en) | Video switching synthesis device | |
| US8274608B2 (en) | Image processing apparatus, and method for controlling an image processor | |
| US7099279B2 (en) | Media data coding and multiplexing apparatus, media data coding and multiplexing system, and media data coding and multiplexing method | |
| JP2004538741A (en) | Method for combining multiple sets of multi-channel digital images and bus interface technology | |
| US5585851A (en) | Video signal transmission apparatus and video system for transmitting video signals with lower bit rate | |
| JP2008124749A (en) | Signal processing circuit and image processor | |
| JP3822920B2 (en) | Video signal processing device | |
| JPH09261601A (en) | Video signal processor serving for both standard/high definition systems | |
| JP3069024B2 (en) | RGB encoder | |
| JPH09168133A (en) | Communication terminal equipment and communication system | |
| JP2009253386A (en) | Signal switching apparatus and control method of signal switching apparatus | |
| JPS61107808A (en) | Digital filter | |
| JP2827717B2 (en) | Video signal synthesizer | |
| KR100369580B1 (en) | Camcorder capable of automatically converting y/c signals into separated/mixed y/c signals | |
| JPH1127697A (en) | Video signal recorder | |
| JPH08331450A (en) | Video signal synthesizing device | |
| JPH11355659A (en) | System changeover type video mixing processor | |
| JPH06225238A (en) | Pip system | |
| JPH04326265A (en) | Special effect device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |