JPH09182089A

JPH09182089A - 動き検出方法及び装置

Info

Publication number: JPH09182089A
Application number: JP8325690A
Authority: JP
Inventors: Alain Pirson; ピルソンアラン; Pierre Xavier Thomas; ザヴィエルトマスピエール
Original assignee: Thomson Multimedia SA
Current assignee: Technicolor SA
Priority date: 1995-12-06
Filing date: 1996-12-05
Publication date: 1997-07-11
Also published as: EP0778545B1; EP0778545A1; CN1125567C; DE69609932T2; FR2742249A1; CN1156383A; FR2742249B1; DE69609932D1

Abstract

(57)【要約】【課題】本発明は、ブロック毎に動き検出する装置を提
供することを目的とする。【解決手段】ブロック毎に動き検出する装置は、現在画
素の複数のブロックを格納する格納要素と異なったブロ
ックに対応する格納要素間で切り換えを行う手段とを含
み誤差関数を計算するマトリックス配列と、探索ウィン
ドウの画素を該配列に供給する該配列に接続されたメモ
リとを含む。該メモリはランダムアクセスメモリであ
り、該メモリは配列に格納された現在ブロック全体に対
応した探索ウィンドウのバンドを格納し、更にこの装置
は、該配列によって処理されるブロックの関数として、
メモリの該バンドの部分を読み出しアクセスする手段を
含み、該部分は該配列に列毎に供給されることを特徴と
する。本発明は、同等な方法にも関するものであり、ま
た特にディジタルテレビの分野に適用される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、現在ブロックと探
索ウィンドウのブロックとの間で誤差関数を計算するｂ
個の配列のａ個の行を含んだシステムに於て、ブロック
毎に動き検出を行う方法に関し、各配列はｘ個のブロッ
クの格納手段を並列に備えており、このｘ個のブロック
に対してｘ個の通過計算の間に各々の誤差関数が計算さ
れる。本発明は更に、この方法を実現する装置に関す
る。本発明は、画像圧縮及び標準変換分野に適用され
る。本発明は、以下に説明される様な配列の直列化に関
し、「動き検出に於けるマトリックス配列を用いたデー
タ処理方法」なる名称の特許出願と共に出願される。

【０００２】

【従来の技術】画素のブロック毎処理に基いた画像圧縮
システムには様々なものがある。画像間の時間軸方向の
冗長性を削減する一つの方法は、動き検出を用いること
であり、この方法は、過去或いは未来の画像において最
も類似したブロックを抽出して圧縮することからなる。
現在ブロックと別の画像の最も類似したブロックとの間
の関係は、動きベクトルによって規定される。このベク
トルの座標値は、２つのブロックの座標値の差に相当す
る。

【０００３】動きベクトルを決定するための様々な処理
方法が知られているが、各々の方法に於て、要求される
計算量は異なりまた生成されるベクトルは異なった精度
を有する。そうした処理方法の一つ（ブロックマッチン
グと呼ばれる）は、現在ブロックと、過去の画像に於け
る探索ウィンドウ内の同様のサイズの全てのブロックと
を系統的に比較することからなり、このウィンドウは例
えば、過去の画像に於て対応する現在ブロックの位置を
中心として配置される。

【０００４】各々のブロック間対応に対して誤差関数の
値を計算することによって、比較を行う。全てのブロッ
ク間対応に対して求められたこの間数値のうちで最小の
ものが、動きベクトルに相当する。一般的に用いられる
関数は、対応付けられたブロック間の画素の差の絶対値
の和であり、また或いは、差の２乗の和である。

【０００５】

【発明が解決しようとする課題】動き検出には一般にか
なりの計算を必要とし、要求される精度や動きベクトル
が取ることの出来る振幅値に応じて、必要な計算力は増
大する。仏国特許出願FR94 10158は、高いビットレート
での計算に適応した動き検出プロセッサについて説明す
る。この特許は特に、誤差関数を計算する要素の複数の
配列に関する。これらの配列の利点としては、配列はモ
ジュール形態であって容易に直列化或いは並列化が可能
であり、また各々が並列に２つのブロックを処理するこ
とが出来ることである。

【０００６】ここで性能を改善することを考えたとき、
そのような配列に於て現在ブロックをどのように構成す
るかに関して問題が生じる。

【０００７】

【課題を解決するための手段】本発明は、現在ブロック
と探索ウィンドウのブロックとの間で誤差関数を計算す
るｂ個の配列のａ個の行を含み、各配列はｘ個のブロッ
クの格納手段を並列に備え、ｘ個のブロックに対してｘ
個の通過計算の間で各々の誤差関数が計算されるシステ
ムに於て、ブロック毎に動き検出を行う方法に関し、こ
の方法は、現在画像からｘ＊ａ＊ｂ個のブロックのグル
ープを選択し、このグループをａ＊ｂ個のブロックのｘ
個の垂直なスライスに分割し、一つの通過計算に対応す
る格納手段に各スライスを格納し、それらのブロック全
体に対応する探索ウィンドウのバンドを、該配列の供給
メモリに読み込み、ある通過計算の間に、この通過計算
中に処理されるブロックのスライスに対応するバンドの
部分を、該供給メモリをアクセスして該配列に供給する
各段階を含むことを特徴とする。

【０００８】探索ウィンドウの画素のバンドは、計算配
列に供給するためのメモリに格納される。格納されたバ
ンドは、配列に格納された現在ブロックの全体に対する
探索ウィンドウの画素を含む。本発明の方法によれば、
ある通過計算に関する計算を行うためには、この通過計
算中に処理されるブロックスライスに対応するバンドの
部分のみが読み出され、他の通過計算にのみ関連するバ
ンド部分を読み出すことは不要である。

【０００９】ブロックの垂直スライスを処理することに
よって、対応するメモリから通過計算毎に読みだすバン
ドの幅を削減することが出来る。このようにして、通過
計算毎の計算サイクル数が削減される。ある実施例によ
れば、現在ブロックの選択されたグループは矩形形状を
有し、その形状ファクターは、ブロックに対応する探索
ウィンドウの形状ファクターに近いように選ばれる。

【００１０】このようにすれば、全てのブロックを処理
するに必要な計算サイクル数を削減出来ることが分かっ
ている。本発明はまた、現在画素の複数のブロックを格
納する格納要素と異なったブロックに対応する格納要素
間で切り換えを行う手段とを含み誤差関数を計算するマ
トリックス配列と、探索ウィンドウの画素を該配列に供
給する該配列に接続されたメモリを含むブロック毎の動
き検出装置に関し、この装置は、該メモリは、ランダム
アクセスメモリであり、該メモリは、配列に格納された
現在ブロックの全体に対応した探索ウィンドウのバンド
を格納し、該配列によって処理されるブロックの関数と
して、メモリの該バンドの部分を読み出しアクセスする
手段を含み、この部分は該配列に列毎に供給されること
を特徴とする。

【００１１】本発明の他の特徴及び利点は、添付の図面
に示される限定を意図しない実施例を説明することによ
って、明らかになるであろう。

【００１２】

【発明の実施の形態】図１は、動き検出される現在画像
のブロックが過去の画像に於いて占める位置の周りに配
置された参照ウィンドウの位置を示す。図２は、動き検
出に関して探索ウィンドウをバンドに分割する様子を示
す。４画素の高さを有する現在ブロックを処理する場
合、第１のバンドは参照ウィンドウの最初の４つの行に
対応し、第２のバンドは２から５行に対応する。２つの
連続するバンド間では、唯１行の画素のみが異なること
が分かる。

【００１３】ブロックのサイズが高さ４画素で幅８画素
であるとすると、４行２８列のバンドはこのサイズの２
１個のブロックを含む。明らかにこれらのブロックは分
離されているのではなく、２つの連続するブロック間で
は１列の画素だけが異なる。従ってこのバンドを処理す
るときに、計算配列は２１個の誤差関数値を送出する必
要があり、それらの関数値の各々がこのバンド内でのブ
ロックの取り得る位置に対応する。

【００１４】本発明の実施例によれば、動き検出回路
は、仏国特許出願FR94 10158に説明されるような計算要
素の配列を含むものであり、詳しくはこの特許を参照さ
れたい。図３は、計算要素の配列を示す。この配列はバ
ッファＢで直列に接続されたＳセルの行を含み、加算器
ＡｄｄがＳセルの各列に対応付けられ、各Ｓセルの出力
はバッファＢを介して対応する列の加算器に接続され
る。加算器自身も３つのバッファを介して直列に接続さ
れており、それらのバッファのうち一つはバイパス回路
３０１によって短絡されてもよい。最後に、配列は最終
バイパス回路３０２を含む。

【００１５】この配列の機能は、圧縮される画像の画素
ブロックと過去或いは未来の画像の同様のサイズのブロ
ックとの間の誤差関数値を計算することであり、ここで
過去或いは未来の画像は参照画像と呼ばれる。参照画像
のブロックは一般に、現在ブロックの参照画像における
位置の周りに配置された探索ウィンドウのブロックに対
応する。

【００１６】図４は、計算セルＳの機能図である。この
セルは、出力４０２に直接に接続された入力４０１を含
む。この線は、探索ウィンドウの画素の値に対応する。
セルはまたバッファ４０６及び４０７を含み、これらは
一つのブロック或いは２つの異なったブロックの画素を
格納する。それらのバッファの出力は、線４０５によっ
て制御されるマルチプレクサ４０４によってマルチプレ
ックスされ、減算／絶対値回路４０３の入力に与えられ
る。減算／絶対値回路４０３の出力は、対応加算器にセ
ルＳを接続するバッファＢ（図１参照）に与えられる。
回路４０３のもう一方の入力は、入力４０１と出力４０
２を繋ぐ線に接続される。

【００１７】現在画像のブロックの各画素はＳセルに格
納される一方で、探索ウィンドウの画素はバッファＢを
介してそれらのＳセルに供給される。探索ウィンドウを
４画素の高さのバンドに分割し、それらのバンドを画素
列毎に配列に供給し、計算サイクル毎に一列だけ伝播さ
せる。まずは一つの現在ブロックだけが配列に格納され
ると仮定する。即ち、各Ｓセルの２つのバッファ２０６
及び２０７のうちで、一つは用いられない。

【００１８】図５は、１行８列の計算要素の配列を示
す。この単純な配列を用いて、計算の仕組みを分かり易
く説明する（ここではバイパス回路３０１が各加算器間
の第３のバッファを短絡している）。配列規模がより大
きくなっても、その動作は全く同様である。探索ウィン
ドウの画素値はｂｘで示され、現在ブロックの画素値は
ａｘで示される。画素値ａが既に配列に格納されている
ものとする。値ｂは、各サイクル毎に配列の入力に与え
られる。表１は、バッファの位置で各Ｓセルから送出さ
れる出力Ｃの様子を示す。

【００１９】太字の文字は、現在ブロックに対して誤差
関数値を求めるために加算されるべき結果を示す。

【００２０】

【表１】

【００２１】サイクル０の間に、値ｂ０が、配列の入力
に於ける第１のバッファＢ（参照番号５０１）に格納さ
れる。サイクル１になって始めて、第１のＳセルの結果
｜ｂ０−ａ０｜が、出力Ｃ０のバッファ５０２に格納さ
れる。サイクル１の間に、値ｂ０が同様に第２のバッフ
ァＢ５０３に格納される。配列の動作の任意の時点にお
いて、参照ウィンドウ内の現在ブロック（この例では８
画素の行）の位置に対応する差の絶対値の総和が、最後
の加算器の出力から得られる必要がある。第１の位置に
対して加算器レベルで加算されるべき結果が、この表に
おいては太文字で示される。

【００２２】この加算機能を考えることによって、加算
器間のバッファ５０４の遅れの適切な値を決定すること
が出来る。加算器のレベルに於て結果の伝播が適切に行
われるためには、２サイクルの遅れが必要であることが
容易にわかる。これによって、何故２つのバッファが加
算器間に設けられているのかが説明される。１５番目の
サイクルの終わりに、現在のブロックの第１の位置に対
する誤差関数値が、配列の出力５０６に与えられる。こ
の遅れは、探索ウィンドウの画素のバンドが、配列の終
端にまで伝播するのに要する時間である。その後、探索
ウィンドウの第１のバンドの最後の画素ｂが配列の終端
に到達するまで、各サイクルに於て新しい誤差関数値が
得られる。第２のバンドは既に伝播を開始しており、従
って、２つの連続するバンド間で無駄な時間のないこと
が直感的に分かる。即ち、第１のバンドに対応する誤差
関数の最後の値に続いて、第２のバンドの誤差関数の最
初の値が得られる。

【００２３】以下に於て、１バンド分の結果を計算する
に要するサイクル数を評価する際、配列を最初に満たす
ために必要な無駄なサイクルについては無視する。従っ
て一つのバンドがＳｘ個の可能なブロック位置を含み、
一つのブロックがｎ列の画素を有する場合、結果を得る
に必要な計算サイクル数は、ＮＣＰＰ＝Ｓｘ＋ｎ−１である。

【００２４】より一般には、配列が２つ以上のブロック
（この場合はｎ）を直列に含むことが出来る場合、例え
ば図５のような配列が２つ直列に配置された場合、ブロ
ックの数をＮｘとして、ＮＣＰＰ＝Ｓｘ＋ｎ＊Ｎｘ−１である。

【００２５】図８は、各々が８つの計算要素を４行含ん
だ８つの配列が、４行に２つずつマトリックス状に配置
された構成を示す。これらの配列は、スイッチ回路８０
２を介して、１０個のランダムアクセスラインメモリ８
０１からデータを供給される。ある任意の時点に於て、
メモリ８０１のうちで８つだけが、配列の入力に接続さ
れた線に、回路８０２を介して接続される。それらの線
の各々が、画素値に対応する。８つのメモリ８０１が読
まれる間、メモリ８０１の残りの２つには、現在読まれ
ているバンドとその直後に必要なバンドとの違いに対応
する行が格納される。

【００２６】一つの同一行に配置される２つの配列は、
２倍の水平サイズを有した単なる一つの配列であると見
做すことも出来るし、２つの個別の配列であると見做す
ことも出来る。場合によって、第１の配列の終端の加算
結果は第２の配列に伝送されるか、或いはセルＭによっ
て直接に処理される。ここでセルＭは、ある現在ブロッ
クに対して、全ての誤差関数値のうちで最小の値を決定
する。

【００２７】同じように単純に、Ｍセルの上流にある加
算器を用いて、垂直に配置された２つの配列に関する誤
差関数値を加算して、２倍の垂直サイズを有する配列を
構成することが可能である。従って図８の回路を、例え
ば４＊８のブロック、４＊１６のブロック、８＊８のブ
ロック、１６＊１６のブロック等の異なった大きさの現
在ブロックに容易に適応させることが出来る。

【００２８】本発明の実施例によれば、ラインメモリは
アドレス指定可能なランダムアクセスメモリであり、そ
れらのメモリの任意のアドレスから画素を読み出すこと
が可能である。ラインメモリに対するアクセスは、マイ
クロコントローラ８１２によって行われる。このマイク
ロコントローラは更に、Ｓセルのマルチプレクサ４０４
を制御する。

【００２９】図５の配列に関して前に説明された以外の
別の動作モードに於ては、２つのブロックの画素が、Ｓ
セルに並列に格納される。従って、図８の配列に於て、
それらの配列に供給する探索ウィンドウのバンドとは独
立して、並列に格納された４＊８画素の２つのグループ
の間での切り替えが可能になる。Ｓセルの内部コマンド
に関連して説明されたように、この切り替えは各画素の
レベルで実行可能である。

【００３０】ブロックのグループに関する計算を以下に
於ては、「通過計算（pass）」と呼ぶ。ブロックの第１
のグループに関する計算に必要な全ての画素は、第２の
グループに必要な画素が第２の通過計算中に供給される
前に、第１の通過計算中に配列に供給される。探索ウィ
ンドウが重なるようにうまい具合にブロックを選ぶこと
によって、ラインメモリ８０１に供給する通過計算のバ
ンドを削減することが出来る。

【００３１】配列に格納するために、４＊８画素の１６
個のブロックを選ぶ必要がある。探索ウィンドウが最小
の領域を占めるべきである場合には、矩形形状のブロッ
クを用いるべきである。従って５つの場合があり得る。
即ち、（ａ）１６個のブロックが１行、（ｂ）８個のブ
ロックが２行、（ｃ）４個のブロックが４行、（ｄ）２
個のブロックが８行、（ｅ）１個のブロックが１６行、
である。

【００３２】本実施例によれば、配列に於ける１６個の
ブロックの配置を決定するために、以下の様な制限を用
いる。ある通過計算中には隣接ブロック列の右半分を処
理し、別の通過計算中には左半分を処理するようにす
る。このルールを適用することの利点は、後ほど明らか
になるであろう。またこのルールを適用できないような
場合も存在する。

【００３３】このルールをこの場合に適用したものが、
図６（Ａ）乃至図６（Ｇ）に示される。図６（Ａ）乃至
図６（Ｅ）は、前述の現在ブロックの５つの配置であ
り、図６（Ｆ）及び図６（Ｇ）は各々、図８の配列マト
リックスに於けるそれらのブロックの格納状態を示す。
図６（Ｆ）は、図６（Ａ）、図６（Ｂ）、図６（Ｃ）、
及び図６（Ｅ）の配置に関するものであり、図６（Ｇ）
は、図６（Ｄ）の配置に関するものである。

【００３４】（ａ）、（ｂ）、及び（ｃ）の場合に於て
は、隣接するブロックは常に４つのブロックからなり、
例えば（１／２／３／４）が隣接するブロックの列を構
成する。左の２つのブロックがマトリックス状配列の第
１の行に於て第１の通過計算に対応するバッファに格納
され、右の２つのブロックは第２の通過計算に対応する
バッファに格納される。

【００３５】マトリックスが１行あたり４つの配列を含
む場合には、隣接するブロック列は各々が８つのブロッ
クを含むであろうことは明白である。上述のルールを
（ｄ）の場合、即ちブロックの各行が２つのブロックの
みを含む場合に適用するためには、図６（Ｇ）に示され
るように、一つの行の２つのブロックを異なった通過計
算中に処理する必要がある。即ち、第１行の第１の配列
にはブロック１及び２が格納され、第２の配列にはブロ
ック３及び４が格納されるといった具合になる。

【００３６】このようにブロックを割り当てることの利
点は、図７を用いて説明することが出来る。前に述べた
ように、探索ウィンドウは、現在ブロックの他の画像
（本実施例では過去の画像）に於ける位置によって定義
される。以下に於て、探索ウィンドウはブロックを中心
として配置され、ブロックの両側にＸ画素の水平マージ
ンを有するとする（図１参照）。２つの隣接するブロッ
クａ及びａ’に対する探索ウィンドウの２つのバンド
は、その全長においてかなりの重複部分を有する。これ
は図７に示されており、中央のバンドの影付きの部分
は、２つのブロックａ及びａ’に対応する２つのバンド
に共通する部分である。

【００３７】これら２つのブロックに関する動き検出が
適切に行われるためには、ラインメモリ８０１に格納さ
れるバンドは、図７の下に示されるものであるべきであ
る。この例では、バンドの画素の最初のｎ列及び最後の
ｎ列は、一方の通過計算中にのみ供給され、他方の通過
計算中には無用なものである。画素のバンドを含んでい
るラインメモリは画素列毎にアクセス可能であるので、
通過計算に応じて、異なった列から始まるバンド部分
を、配列マトリックスに供給することが出来る。図７の
ブロックａに関する計算が第１の通過計算中に行われる
とすると、この第１の通過計算中には、第１列から第２
Ｘ＋ｎ列までのバンドが供給される。同様に、ブロック
ａ’に関する計算が第２の通過計算中に行われるとする
と、この通過計算中には、第ｎ列から第２Ｘ＋２ｎ列ま
でのバンドが供給される。

【００３８】従って一つの通過計算に於ては、バンド全
体を供給する場合と比較して、ｎサイクル分だけ計算サ
イクルが節約される。従ってこの場合に、一通過計算あ
たりの計算サイクル数は、ＮＣＰＰ＝Ｓｘ＋ｎ＊Ｎｘ／２−１であり、Ｎｘは水平方向に隣接するブロックの数を示
す。図７の場合、Ｎｘは２である。Ｎｘが１６の場合、
８の場合、及び４の場合は、図６の配置（Ａ）、
（Ｂ）、及び（Ｃ）に示される。図６（Ｄ）は、Ｎｘが
２の場合である。

【００３９】隣接するブロックがない場合、これは図６
（Ｅ）の配置の場合であるが、この利点を利用すること
が出来ない。従って各通過計算中に、バンド全体を配列
に供給する必要がある。この場合、ＮＣＰＰ＝Ｓｎ＋ｎ＊Ｎｘ−１（Ｎｘ＝１の場合）である。

【００４０】実行されるべき通過計算の数は、２つのブ
ロックが各配列に格納されているとすると、全てのブロ
ックに必要な探索ウィンドウを垂直方向に覆い尽くすに
必要なバンド数の２倍である。従って、ＮＰＡＳ＝２＊（Ｓｙ＋ｍ＊（Ｎｙ−１））であり、ここでＳｙは探索ウィンドウの垂直方向に沿っ
たブロックの位置の数であり、ｍはブロックあたりの行
数であり、Ｎｙは垂直方向に隣接するブロック数であ
る。

【００４１】従って、上記５つの場合の各々に対して、
計算サイクル数は、（ａ）、（ｂ）、（ｃ）、（ｄ）： NCYCLE = 2 * ( Sx + n * Nx/2 - 1 ) * ( Sy + m * (N
y-1) ) （ｅ）： NCYCLE = 2 * ( Sx + n - 1 ) * ( Sy + m * (Ny-1) ) である。

【００４２】４行８列のブロックを考え、ｋを探索ウィ
ンドウの形状ファクターとしてＳｘ＝ｋＳｙとし、上記
５つの場合について数値計算を行い、１６ブロックの纏
まりを処理するに必要なサイクル数を求めると、（ａ）NCYCLE=2 * (kSy + 63) * Sy = 2 kSy² +
63Sy （ｂ）NCYCLE=2 * (kSy + 31) * (Sy + 4) = 2 kSy² +
(4k+31)Sy + 124 （ｃ）NCYCLE=2 * (kSy + 15) * (Sy + 12) = 2 kSy² +
(12k+15)Sy + 180 （ｄ）NCYCLE=2 * (kSy + 7) * (Sy + 28) = 2 kSy² +
(28k+7)Sy + 196 （ｅ）NCYCLE=2 * (kSy + 7) * (Sy + 60) = 2 kSy² +
(60k+7)Sy + 420 である。

【００４３】係数２及び２乗の項は、Ｓｙ及びｋの関数
として計算サイクル数を比較するのには無用である。従
って計算サイクル数は、直線を用いて相対的に表現する
ことが出来る。図９は、ｋが２の場合の対応する線を示
す。一般に用いられる形状ファクターは１から４の間で
あるので、ｂ及びｃの場合が最も興味のあるところであ
る。(16-8k)Sy>56である場合に、解ｃは解ｂよりも好ま
しい。

【００４４】別の言い方をするならば、正方形に近い探
索ウィンドウに対しては、解ｃが選択され、即ちブロッ
クの纏まりもまた正方形の配置を有することになる。形
状ファクターが２から４の間で、高さよりも幅が広い探
索ウィンドウに対しては、解ｂが選択される。他の解が
有用であるような形状ファクターは、８よりも大きい場
合（解ａに対して）と、０. ５よりも小さい場合（解ｄ
に対して）である。

【図面の簡単な説明】

【図１】現在ブロックに位置に関して画像内での探索ウ
ィンドウを示す図である。

【図２】探索ウィンドウを画素のバンド及びブロックに
分割した様子を示す図である。

【図３】誤差関数値を計算する配列の構成図である。

【図４】図３の配列のＳ要素の構成図である。

【図５】８個の要素１行からなる計算配列を配列の動作
を説明するために示した図である。

【図６】（Ａ）乃至（Ｅ）は、本発明の実施例によるブ
ロック配置を示す図であり、（Ｆ）及び（Ｇ）は、実施
例により（Ａ）乃至（Ｅ）のブロックを配列マトリック
スに格納した様子を示す図である。

【図７】隣接する２つのブロックの周りの探索ウィンド
ウのバンドと、結果として得られる一つのバンドとを示
す図である。

【図８】４ｘ８画素の８個の配列が２つずつ４行に配置
された回路の概略を示す図である。

【図９】ブロックの配置の関数として計算サイクルの差
を示す直線を示す図である。

【符号の説明】

３０１バイパス回路３０２最終バイパス回路４０１入力４０２出力４０３減算／絶対値回路４０４マルチプレクサ４０５選択線４０６、４０７バッファ５０１、５０２、５０３、５０４、５０５バッファ５０６配列出力８０１ランダムアクセスメモリ８０２スイッチ回路８０３、８０４、８０５、８０６、８０７、８０８、８
０９、８１０配列ＳセルＢバッファＡｄｄ加算器

Claims

【特許請求の範囲】

【請求項１】現在画素の複数のブロック（ａ、ａ’）を
格納する格納要素（Ｓ、４０６、４０７）及び異なった
ブロックに対応する格納要素間で切り換えを行う手段
（４０３）を含み誤差関数を計算するマトリックス配列
（３００）と、探索ウィンドウの画素を該配列に供給す
る該配列に接続されたメモリ（８０１）とを含むブロッ
ク毎に動き検出する装置であって、該メモリ（８０１）はランダムアクセスメモリであり、該メモリは配列（３００）に格納された現在ブロック全
体に対応した探索ウィンドウのバンドを格納し、該配列によって処理されるブロック（ａ、ａ’）の関数
として、メモリの該バンドの部分を読み出しアクセスす
る手段（８１２）を含み、該部分は該配列に列毎に供給
されることを特徴とする装置。
【請求項２】現在ブロック全体に対応する探索ウィンド
ウは、一つずつのブロックに対応する複数の探索ウィン
ドウの全ての和集合に等しいことを特徴とする請求項１
記載の装置。
【請求項３】各々が直列に接続されたｂ個の配列を含む
ａ個の行を更に含み、配列の行は該メモリに並列に接続
されることを特徴とする請求項１又は２記載の装置。
【請求項４】現在ブロックは現在画像に於て矩形の纏ま
りをなし、第１のブロックグループ及び第２のブロック
グループとして配列に並列に格納され、第１のブロック
グループは左側のグループに対応し第２のグループは右
側のグループに対応することを特徴とする請求項１乃至
３いずれか一項記載の装置。
【請求項５】現在ブロックと探索ウィンドウのブロック
との間で誤差関数を計算するｂ個の配列のａ個の行を含
み、各配列はｘ個のブロックの格納手段を並列に備え、
ｘ個のブロックに対してｘ個の通過計算の間に各々の誤
差関数を計算するシステムに於て、ブロック毎に動き検
出を行う方法であって、現在画像からｘ＊ａ＊ｂ個のブロックのグループを選択
し、このグループをａ＊ｂ個のブロックのｘ個の垂直な
スライスに分割し、一つの通過計算に対応する格納手段に各々のスライスを
格納し、それらのブロック全体に対応する探索ウィンドウのバン
ドを、該配列の供給メモリに読み込み、ある通過計算の間に、この通過計算中に処理されるブロ
ックのスライスに対応するバンドの部分を、該供給メモ
リをアクセスして該配列に供給する各段階を含むことを
特徴とする方法。
【請求項６】ブロックの該グループは矩形の纏まりをな
すことを特徴とする請求項５記載の方法。
【請求項７】該矩形の形状ファクターは、ブロックに対
応する探索ウィンドウの形状ファクターに近いように選
択されることを特徴とする請求項６記載の方法。