JPH09181624A - Electronic tuner - Google Patents
Electronic tunerInfo
- Publication number
- JPH09181624A JPH09181624A JP34022295A JP34022295A JPH09181624A JP H09181624 A JPH09181624 A JP H09181624A JP 34022295 A JP34022295 A JP 34022295A JP 34022295 A JP34022295 A JP 34022295A JP H09181624 A JPH09181624 A JP H09181624A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- intermediate frequency
- frequency amplifier
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、テレビジョン受像
機に使用する電子チューナに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic tuner used for a television receiver.
【０００２】[0002]
【従来の技術】以下、従来の電子チューナについて説明
する。2. Description of the Related Art A conventional electronic tuner will be described below.
【０００３】図３は従来の電子チューナの回路ブロック
図である。図３において、１は入力端子、２は入力同調
回路、３は高周波増幅回路、４は段間同調回路、５は局
部発振回路、６は混合回路、７は中間周波増幅回路、１
６は出力端子である。そして、電子チューナの入力端子
１に入力されたテレビ信号は入力同調回路２に入力さ
れ、ここで第一の同調がされた後、高周波増幅回路３に
より増幅され、その増幅されたテレビ信号は、段間同調
回路４により第二の同調がされて、混合回路６で局部発
振回路５から出力される信号と混合されて、中間周波信
号に変換される。この中間周波信号は、中間周波増幅回
路７に与えられて増幅され、出力端子１６に出力され
る。FIG. 3 is a circuit block diagram of a conventional electronic tuner. In FIG. 3, 1 is an input terminal, 2 is an input tuning circuit, 3 is a high frequency amplifier circuit, 4 is an interstage tuning circuit, 5 is a local oscillation circuit, 6 is a mixing circuit, 7 is an intermediate frequency amplifier circuit, 1
6 is an output terminal. Then, the television signal input to the input terminal 1 of the electronic tuner is input to the input tuning circuit 2, where it is first tuned and then amplified by the high frequency amplifier circuit 3, and the amplified television signal is The second stage is tuned by the interstage tuning circuit 4, mixed with the signal output from the local oscillation circuit 5 by the mixing circuit 6, and converted into an intermediate frequency signal. This intermediate frequency signal is given to the intermediate frequency amplifier circuit 7, amplified, and output to the output terminal 16.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、このよ
うな従来の構成では、中間周波増幅回路の出力が直接に
出力端子に接続されるので、有線放送（以下ＣＡＴＶと
略す）チャンネルの様な隣接するチャンネルが存在する
放送を受信する場合、上記隣接チャンネル信号成分が出
力端子から出力され、この出力端子に接続されるテレビ
ジョン受像機の映像信号処理回路に妨害信号として入力
される。これは例えば、隣接チャンネル妨害としてテレ
ビジョン受像機の映像品質劣化の原因となる。However, in such a conventional structure, since the output of the intermediate frequency amplifier circuit is directly connected to the output terminal, it is adjacent to a cable broadcasting (hereinafter abbreviated as CATV) channel. When receiving a broadcast in which a channel exists, the adjacent channel signal component is output from the output terminal and input as an interfering signal to the video signal processing circuit of the television receiver connected to the output terminal. This causes, for example, deterioration of image quality of the television receiver as adjacent channel interference.
【０００５】本発明は、このような問題点を解決するも
ので、中間周波増幅回路の出力信号に含まれる隣接チャ
ンネル信号成分を減衰させて、妨害信号レベルの低い希
望信号出力が得られる電子チューナを提供することを目
的としたものである。The present invention solves such a problem, and an electronic tuner capable of obtaining a desired signal output having a low interfering signal level by attenuating adjacent channel signal components contained in the output signal of the intermediate frequency amplifier circuit. The purpose is to provide.
【０００６】[0006]
【課題を解決するための手段】この目的を達成するため
に本発明の電子チューナは、中間周波増幅回路と出力端
子との間に隣接チャンネル信号を減衰させる隣接チャン
ネルトラップ回路を設けたものである。To achieve this object, the electronic tuner of the present invention is provided with an adjacent channel trap circuit for attenuating an adjacent channel signal between an intermediate frequency amplifier circuit and an output terminal. .
【０００７】この構成により、中間周波増幅回路から出
力される信号成分の内、隣接チャンネル信号成分のみを
トラップ回路によって減衰させることができる。With this configuration, of the signal components output from the intermediate frequency amplifier circuit, only the adjacent channel signal component can be attenuated by the trap circuit.
【０００８】[0008]
【発明の実施の形態】本発明の請求項１に記載の発明
は、入力端子と、この入力端子に接続された入力同調回
路と、この入力同調回路の出力に接続された高周波増幅
回路と、この高周波増幅回路の出力に接続された段間同
調回路と、この段間同調回路の出力が一方の入力に接続
されるとともに他方の入力には局部発振回路の出力が接
続された混合回路と、この混合回路の出力に接続された
中間周波増幅回路と、この中間周波増幅回路の信号が出
力される第一の出力端子と第二の出力端子とを備え、前
記中間周波増幅回路と前記第一の出力端子との間に隣接
チャンネル信号を減衰させる隣接チャンネルトラップ回
路を設けた電子チューナであり、中間周波増幅回路から
出力される信号成分の内、隣接チャンネル信号成分のみ
をトラップ回路によって減衰させるので、妨害信号レベ
ルの低い希望信号が得られる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to claim 1 of the present invention comprises an input terminal, an input tuning circuit connected to the input terminal, and a high frequency amplifier circuit connected to the output of the input tuning circuit. An interstage tuning circuit connected to the output of the high-frequency amplifier circuit, and a mixing circuit in which the output of the interstage tuning circuit is connected to one input and the output of the local oscillator circuit is connected to the other input, An intermediate frequency amplifier circuit connected to the output of the mixing circuit, a first output terminal and a second output terminal from which the signal of the intermediate frequency amplifier circuit is output, and the intermediate frequency amplifier circuit and the first output terminal. Is an electronic tuner provided with an adjacent channel trap circuit for attenuating an adjacent channel signal between the output terminal and the output terminal of, and only the adjacent channel signal component of the signal components output from the intermediate frequency amplifier circuit is trapped by the trap circuit. Since attenuates Te, low desired signals interfering signal level is obtained.
【０００９】請求項２に記載の発明は、請求項１記載の
電子チューナのトラップ回路を、インダクタンスとコン
デンサの並列回路で形成したものであり、前記インダク
タンスと前記コンデンサの並列回路の共振点ｆoの設定
により、簡単な構成で隣接チャンネル中間周波数を減衰
させるトラップが実現できる。[0009] According to a second aspect of the invention, the trap circuit of the electronic tuner of claim 1, is obtained by forming a parallel circuit of an inductance and a capacitor, the resonance point f o of the parallel circuit of the inductance and the capacitor By setting, the trap that attenuates the intermediate frequency of the adjacent channel can be realized with a simple configuration.
【００１０】以下、本発明の実施の形態について図１、
図２を用いて説明する。図１は本発明の実施の形態にお
ける電子チューナの回路ブロック図である。図１におい
て、本実施の形態の電子チューナは、入力端子１と、こ
の入力端子１に接続された入力同調回路２と、この入力
同調回路２の出力に接続された高周波増幅回路３と、こ
の高周波増幅回路３の出力に接続された段間同調回路４
と、この段間同調回路４の出力が一方の入力に接続され
るとともに他方の入力には局部発振回路５の出力が接続
された混合回路６と、この混合回路６の出力に接続され
た中間周波増幅回路７と、この中間周波増幅回路７の出
力に接続された隣接チャンネルトラップ回路８と、この
隣接チャンネルトラップ回路８の出力に接続された第一
の出力端子９と、前記中間周波増幅回路７の出力に接続
された第二の出力端子１０とから構成されている。Hereinafter, an embodiment of the present invention will be described with reference to FIG.
This will be described with reference to FIG. FIG. 1 is a circuit block diagram of an electronic tuner according to an embodiment of the present invention. In FIG. 1, the electronic tuner of the present embodiment includes an input terminal 1, an input tuning circuit 2 connected to the input terminal 1, a high frequency amplifier circuit 3 connected to the output of the input tuning circuit 2, Interstage tuning circuit 4 connected to the output of the high frequency amplifier circuit 3.
A mixing circuit 6 in which the output of the interstage tuning circuit 4 is connected to one input and the output of the local oscillation circuit 5 is connected to the other input, and an intermediate circuit connected to the output of the mixing circuit 6. Frequency amplifier circuit 7, adjacent channel trap circuit 8 connected to the output of the intermediate frequency amplifier circuit 7, first output terminal 9 connected to the output of the adjacent channel trap circuit 8, the intermediate frequency amplifier circuit 7 and a second output terminal 10 connected to the output of 7.
【００１１】以上のように構成された電子チューナにつ
いて、以下にその動作を説明する。電子チューナの入力
端子１に入力されたテレビ信号は入力同調回路２に入力
され、ここで第一の同調がされた後、高周波増幅回路３
により増幅され、その増幅されたテレビ信号は、段間同
調回路４により第二の同調がされて、混合回路６で局部
発振回路５から出力される信号と混合されて、中間周波
信号に変換される。この中間周波信号は、中間周波増幅
回路７に与えられて増幅され、第一の出力端子９、及
び、第二の出力端子１０に出力される。The operation of the electronic tuner configured as described above will be described below. The television signal input to the input terminal 1 of the electronic tuner is input to the input tuning circuit 2, where the first tuning is performed and then the high frequency amplification circuit 3
The amplified television signal is second tuned by the interstage tuning circuit 4, mixed with the signal output from the local oscillation circuit 5 by the mixing circuit 6, and converted into an intermediate frequency signal. It This intermediate frequency signal is given to the intermediate frequency amplifier circuit 7, amplified, and output to the first output terminal 9 and the second output terminal 10.
【００１２】前記第一の出力端子９、第二の出力端子１
０の選択はテレビジョン受像機において選局チャンネル
に連動して行い、ＣＡＴＶチャンネルを受信する場合
は、隣接チャンネルトラップ回路８が接続された第一の
出力端子９を選択し、地上波チャンネルを受信する場合
は、第二の出力端子１０を選択する。The first output terminal 9 and the second output terminal 1
The selection of 0 is performed in conjunction with the channel selected in the television receiver. When receiving the CATV channel, the first output terminal 9 to which the adjacent channel trap circuit 8 is connected is selected and the terrestrial channel is received. If so, the second output terminal 10 is selected.
【００１３】図２（ａ）は本発明の実施の形態における
隣接チャンネルトラップ回路の回路図である。図２
（ａ）において中間周波増幅回路７の出力信号は端子１
１に入力された後に分岐され、一方はインダクタンス１
２とコンデンサ１３の並列接続から成る隣接チャンネル
トラップ回路を経て第一の出力端子９に接続され、他方
は直接第二の出力端子１０に接続される。図２（ｂ）は
隣接チャンネルトラップ回路の周波数対減衰特性を示
す。図２（ｂ）においてインダクタンス１２とコンデン
サ１３の並列回路の共振点ｆoを隣接チャンネルの中間
周波数に設定することにより隣接チャンネル信号は受信
チャンネルに対して図中Ａだけ減衰される。FIG. 2A is a circuit diagram of the adjacent channel trap circuit according to the embodiment of the present invention. FIG.
In (a), the output signal of the intermediate frequency amplifier circuit 7 is the terminal 1
1 is input and then branched, one of which has an inductance of 1
It is connected to the first output terminal 9 through an adjacent channel trap circuit formed by connecting 2 and the capacitor 13 in parallel, and the other is directly connected to the second output terminal 10. FIG. 2B shows the frequency vs. attenuation characteristic of the adjacent channel trap circuit. Adjacent channel signal by setting the intermediate frequency of the adjacent channel resonance point f o of the parallel circuit of the inductance 12 and the capacitor 13 in FIG. 2 (b) is attenuated by A in the figure relative to the receiving channel.
【００１４】たとえば、日本国内のＣＡＴＶチャンネル
の場合、中間周波数帯域は、５４ＭＨｚから６０ＭＨｚ
で、映像搬送波中間周波数は、５８．７５ＭＨｚであ
る。例として、映像搬送波周波数２７１．２５ＭＨｚの
チャンネルＣ３１を受信時、局部発振回路５の発振周波
数は、映像搬送波周波数と映像搬送波中間周波数の和に
設定されるため、３３０ＭＨｚ（２７１．２５＋５８．
７５＝３３０）となる。ここで、希望チャンネルＣ３１
の上側隣接チャンネルＣ３２（映像搬送波周波数２７
７．２５ＭＨｚ）は、局部発振周波数との差（３３０−
２７７．２５＝５２．７５）５２．７５ＭＨｚが出力端
子に妨害信号となって出力される。この妨害信号は、中
間周波数帯域から１．２５ＭＨｚしか離れていないた
め、テレビジョン受像機の映像信号処理回路に妨害信号
として入力されると映像品質劣化の原因となる。For example, in the case of CATV channels in Japan, the intermediate frequency band is 54 MHz to 60 MHz.
The intermediate frequency of the image carrier is 58.75 MHz. As an example, when the channel C31 having the video carrier frequency of 271.25 MHz is received, the oscillation frequency of the local oscillation circuit 5 is set to the sum of the video carrier frequency and the video carrier intermediate frequency, and therefore 330 MHz (271.25 + 58.
75 = 330). Here, desired channel C31
Upper adjacent channel C32 (video carrier frequency 27
7.25 MHz) is the difference from the local oscillation frequency (330-
(277.25 = 52.75) 52.75 MHz is output as an interfering signal to the output terminal. Since this interfering signal is only 1.25 MHz away from the intermediate frequency band, if it is input as an interfering signal to the video signal processing circuit of the television receiver, it causes deterioration of the video quality.
【００１５】また、下側隣接チャンネルの場合、希望チ
ャンネルＣ３１の下側隣接チャンネルＣ３０（映像搬送
波周波数２６５．２５ＭＨｚ）も、上側隣接チャンネル
と同様に局部発振周波数との差（３３０−２６５．２５
＝６４．７５）６４．７５ＭＨｚが出力端子に妨害信号
となって出力される。この妨害信号は、中間周波数帯域
から４．７５ＭＨｚ離れているため、妨害信号となる可
能性は低い。In the case of the lower adjacent channel, the difference between the lower adjacent channel C30 of the desired channel C31 (video carrier frequency 265.25 MHz) and the local oscillation frequency (330-265.25) is the same as the upper adjacent channel.
= 64.75) 64.75 MHz is output to the output terminal as an interfering signal. Since this interference signal is 4.75 MHz away from the intermediate frequency band, it is unlikely to be an interference signal.
【００１６】なお、図２の実際の定数は、日本チャンネ
ルの場合、インダクタンス１２が３０ｎＨから６０ｎ
Ｈ、コンデンサ１３が１５０ｐＦから３３０ｐＦ程度に
設定すればよく、この場合、減衰量Ａは、６ｄＢ程度と
なる。The actual constant shown in FIG. 2 is that the inductance 12 is 30 nH to 60 n for the Japanese channel.
H and the capacitor 13 may be set to about 150 pF to 330 pF, and in this case, the attenuation amount A is about 6 dB.
【００１７】なお、インダクタンス１２とコンデンサ１
３の並列回路の共振点ｆoを減衰量Ａが得られる程度
に、中間周波数帯域より低い周波数側にずらす事も可能
である。Inductance 12 and capacitor 1
The resonance point f o of the parallel circuit 3 to the extent that attenuation A is obtained, it is also possible to shift to a lower frequency side than the intermediate frequency band.
【００１８】なお、電子チューナの波形調整を行う場合
は、上記図１において第二の出力端子１０を使用するこ
とによって隣接チャンネルトラップ回路８の影響を避け
ることができる。When adjusting the waveform of the electronic tuner, the influence of the adjacent channel trap circuit 8 can be avoided by using the second output terminal 10 in FIG.
【００１９】[0019]
【発明の効果】以上のように本発明によれば、中間周波
増幅回路と出力端子との間に隣接チャンネル信号成分を
減衰させる隣接チャンネルトラップ回路を設けているの
で、妨害信号レベルの低い希望信号出力が得られる。As described above, according to the present invention, since the adjacent channel trap circuit for attenuating the adjacent channel signal component is provided between the intermediate frequency amplifier circuit and the output terminal, the desired signal having a low interference signal level is provided. Output is obtained.
【図１】本発明の一実施の形態による電子チューナの回
路ブロック図FIG. 1 is a circuit block diagram of an electronic tuner according to an embodiment of the present invention.
【図２】（ａ）は、同、電子チューナに使用するトラッ
プ回路の回路図 （ｂ）は、同、電子チューナに使用するトラップ回路の
特性図FIG. 2A is a circuit diagram of a trap circuit used for the electronic tuner, and FIG. 2B is a characteristic diagram of the trap circuit used for the electronic tuner.
【図３】従来の電子チューナの回路ブロック図FIG. 3 is a circuit block diagram of a conventional electronic tuner.
１ 入力端子 ２ 入力同調回路 ３ 高周波増幅回路 ４ 段間同調回路 ５ 局部発振回路 ６ 混合回路 ７ 中間周波増幅回路 ８ 隣接チャンネルトラップ回路 ９ 第一の出力端子 １０ 第二の出力端子 1 Input Terminal 2 Input Tuning Circuit 3 High Frequency Amplifier Circuit 4 Interstage Tuning Circuit 5 Local Oscillation Circuit 6 Mixing Circuit 7 Intermediate Frequency Amplifier Circuit 8 Adjacent Channel Trap Circuit 9 First Output Terminal 10 Second Output Terminal
Claims (2)
入力同調回路と、この入力同調回路の出力に接続された
高周波増幅回路と、この高周波増幅回路の出力に接続さ
れた段間同調回路と、この段間同調回路の出力が一方の
入力に接続されるとともに他方の入力には局部発振回路
の出力が接続された混合回路と、この混合回路の出力に
接続された中間周波増幅回路と、この中間周波増幅回路
の信号が出力される第一の出力端子と第二の出力端子と
を備え、前記中間周波増幅回路と第一の出力端子との間
に隣接チャンネル信号を減衰させる隣接チャンネルトラ
ップ回路を設けた電子チューナ。1. An input terminal, an input tuning circuit connected to the input terminal, a high frequency amplifier circuit connected to the output of the input tuning circuit, and an interstage tuning circuit connected to the output of the high frequency amplifier circuit. And a mixing circuit in which the output of this interstage tuning circuit is connected to one input and the output of the local oscillation circuit is connected to the other input, and an intermediate frequency amplifying circuit connected to the output of this mixing circuit. An adjacent channel that has a first output terminal and a second output terminal for outputting the signal of the intermediate frequency amplifier circuit, and that attenuates the adjacent channel signal between the intermediate frequency amplifier circuit and the first output terminal An electronic tuner with a trap circuit.
デンサの並列回路で形成した請求項１に記載の電子チュ
ーナ。2. The electronic tuner according to claim 1, wherein the trap circuit is formed by a parallel circuit of an inductance and a capacitor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34022295A JPH09181624A (en) | 1995-12-27 | 1995-12-27 | Electronic tuner |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34022295A JPH09181624A (en) | 1995-12-27 | 1995-12-27 | Electronic tuner |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09181624A true JPH09181624A (en) | 1997-07-11 |
Family
ID=18334871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34022295A Pending JPH09181624A (en) | 1995-12-27 | 1995-12-27 | Electronic tuner |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09181624A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6594477B1 (en) * | 1999-08-20 | 2003-07-15 | Sharp Kabushiki Kaisha | Electronic tuner |
| JP2004519871A (en) * | 1999-07-16 | 2004-07-02 | トムソン ライセンシング ソシエテ アノニム | Television receiver for digital signals with offset tuning means |
-
1995
- 1995-12-27 JP JP34022295A patent/JPH09181624A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004519871A (en) * | 1999-07-16 | 2004-07-02 | トムソン ライセンシング ソシエテ アノニム | Television receiver for digital signals with offset tuning means |
| US6594477B1 (en) * | 1999-08-20 | 2003-07-15 | Sharp Kabushiki Kaisha | Electronic tuner |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7756500B1 (en) | Active inductor circuits for filtering in a cable tuner circuit | |
| US20090033805A1 (en) | Tuner and portable device using the same | |
| JPH09162766A (en) | Satellite broadcasting reception tuner | |
| US20090091663A1 (en) | Receiver for different types of reception signals | |
| US20030156228A1 (en) | Radio frequency modulator having C/L delay compensation function, and set-top-box using the same | |
| JPH09181624A (en) | Electronic tuner | |
| CA2121529C (en) | Picture intermediate frequency circuit | |
| JP3607053B2 (en) | Television signal intermediate frequency circuit | |
| JP2000341594A (en) | Intermediate frequency circuit for television tuner | |
| US20030181177A1 (en) | High-frequency receiver apparatus | |
| US3947629A (en) | Television receiver I. F. circuitry | |
| GB2342238A (en) | Digital terrestrial TV tuner | |
| JP3586060B2 (en) | Intermediate frequency circuit | |
| JP2008533941A (en) | Filter device, circuit device comprising such a filter device and method for operating such a filter device | |
| JP3283425B2 (en) | Tuner trap circuit | |
| KR20020030379A (en) | Double conversion type tuner for using trap circuit | |
| JP3360364B2 (en) | Intermediate frequency processing circuit of balanced output type tuner device | |
| JPH1117574A (en) | Double conversion tuner | |
| KR0135038Y1 (en) | Mid-frequency tank circuit for improving channel character | |
| JP2861393B2 (en) | Receiver | |
| JP2000165276A (en) | Television signal reception tuner | |
| JP3562952B2 (en) | Intermediate frequency output circuit | |
| KR100560000B1 (en) | circuits of tuner for satellite broadcasting | |
| KR200150589Y1 (en) | Inter frequency trap and impedance matching circuit | |
| JP3031077B2 (en) | Electronic tuner |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040629 |