JPH09180998A - Compound semiconductor device - Google Patents

Compound semiconductor device

Info

Publication number
JPH09180998A
JPH09180998A JP33841995A JP33841995A JPH09180998A JP H09180998 A JPH09180998 A JP H09180998A JP 33841995 A JP33841995 A JP 33841995A JP 33841995 A JP33841995 A JP 33841995A JP H09180998 A JPH09180998 A JP H09180998A
Authority
JP
Japan
Prior art keywords
substrate
epitaxial layer
sic
compound semiconductor
expansion coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33841995A
Other languages
Japanese (ja)
Other versions
JP3757339B2 (en
Inventor
Kazuhiko Horino
和彦 堀野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP33841995A priority Critical patent/JP3757339B2/en
Publication of JPH09180998A publication Critical patent/JPH09180998A/en
Application granted granted Critical
Publication of JP3757339B2 publication Critical patent/JP3757339B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the occurrence of a cracking by providing anisotropy in the thermal expansion coefficient of at least one of a semiconductor substrate and semiconductor epitaxial layer, and satisfying the specific relation between the surface expansion coefficient of each layer and the temperature difference from the crystal growth temperature to the ambient temperature. SOLUTION: An AlN epitaxial layer 12 and GaN epitaxial layer 13 are sequentially grown on a 6H-SiC off substrate 11 in which the main surface of a substrate is formed off at 12 deg. from (10 to 10) surface in <000> direction. The surface expansion coefficient βof the main surface of the substrate 11 and the surface expansion coefficient α of the layer 13 opposed to the main surface of the substrate 11 satisfy the relation of (α-β).ΔT<=1.4×10<-3> , where the temperature difference from the crystal growth temperature to the ambient temperature is ΔT. Thus, the GaN compound semiconductor layer is epitaxially grown without generating cracking.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は化合物半導体装置に
関するものであり、特に、6H−SiC等の六方晶系の
半導体基板上に、GaN等のウルツ鉱型化合物半導体を
整合性良くヘテロエピタキシャル成長させる化合物半導
体装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a compound semiconductor device, and more particularly, to a compound for heteroepitaxially growing a wurtzite compound semiconductor such as GaN on a hexagonal semiconductor substrate such as 6H-SiC with good matching. The present invention relates to a semiconductor device.

【0002】[0002]

【従来の技術】従来、青色発光素子として用いられてい
るGaNは、ウルツ鉱型化合物半導体であるため、類似
の結晶構造を有する六方晶系の6H−SiC基板上にM
OVPE法(有機金属気相成長法)を用いてエピタキシ
ャル成長させていた。
2. Description of the Related Art Since GaN conventionally used as a blue light emitting element is a wurtzite type compound semiconductor, M is formed on a hexagonal 6H-SiC substrate having a similar crystal structure.
Epitaxial growth was carried out using the OVPE method (metalorganic vapor phase epitaxy).

【0003】例えば、(0001)Si面の6H−SiC
基板、即ち、Si面が露出した6H−SiC基板を用意
し、TMA(トリメチルアルミニウム)を20〜200
μmol/分、アンモニア(NH3 )を20000〜2
00000μmol/分(0.02〜0.2mol/
分)、及び、キャリアガスとしての水素を流し、成長圧
力を70〜760Torr、基板温度を800〜110
0℃とした状態で、0.02〜0.1μmのAlN中間
層を成長させたのち、引き続いて、TMG(トリメチル
ガリウム)を10〜100μmol/分、アンモニア
(NH3 )を0.02〜0.2mol/分、及び、キャ
リアガスとしての水素を流し、成長圧力を70〜760
Torr、基板温度を800〜1100℃とした状態
で、GaNエピタキシャル層を成長させている。
For example, 6H-SiC of (0001) Si surface
A substrate, that is, a 6H-SiC substrate having an exposed Si surface is prepared, and TMA (trimethylaluminum) is added in an amount of 20 to 200.
μmol / min, ammonia (NH 3 ) 20000-2
00000 μmol / min (0.02-0.2 mol / min
Min) and hydrogen as a carrier gas are flown, the growth pressure is 70 to 760 Torr, and the substrate temperature is 800 to 110.
After growing an AlN intermediate layer having a thickness of 0.02 to 0.1 μm at 0 ° C., subsequently, TMG (trimethylgallium) is added at 10 to 100 μmol / min, and ammonia (NH 3 ) is added at 0.02 to 0 μm. 0.2 mol / min, and hydrogen as a carrier gas is flown, and the growth pressure is 70 to 760.
The GaN epitaxial layer is grown under the conditions of Torr and the substrate temperature of 800 to 1100 ° C.

【0004】なお、この場合の成長層速度は、AlN中
間層が0.1〜1μm/時であり、GaNエピタキシャ
ル層が0.5〜5μm/時である。また、この場合、G
aNエピタキシャル層のa軸及びc軸は、6H−SiC
基板のa軸及びc軸方向に一致することになる。
The growth layer velocity in this case is 0.1 to 1 μm / hour for the AlN intermediate layer and 0.5 to 5 μm / hour for the GaN epitaxial layer. In this case, G
The a-axis and the c-axis of the aN epitaxial layer are 6H-SiC.
This corresponds to the a-axis and c-axis directions of the substrate.

【0005】[0005]

【発明が解決しようとする課題】しかし、従来のヘテロ
エピタキシャル成長においては、GaNエピタキシャル
層を2μm程度堆積させると、結晶成長終了後、結晶成
長温度、即ち、1000℃から室温まで降温する過程
で、GaNエピタキシャル層の表面に約200〜250
μm間隔でクラッキングが発生し、発光素子等のデバイ
スを形成する妨げになっている。
However, in the conventional heteroepitaxial growth, when a GaN epitaxial layer is deposited to a thickness of about 2 μm, GaN is formed in the process of lowering the crystal growth temperature, that is, 1000 ° C. to room temperature after completion of the crystal growth. About 200-250 on the surface of the epitaxial layer
Cracking occurs at μm intervals, which hinders the formation of devices such as light emitting devices.

【0006】即ち、デバイスを形成するためには、2μ
m以上、例えば、4μm程度の厚さのエピタキシャル層
が必要になるが、約1μmを越えたあたりからクラッキ
ングの発生が始まり、膜厚の増大に伴って、クラッキン
グの発生頻度も増加し、2μmの厚さにおいて、約20
0〜250μm間隔でクラッキングが発生し、チップ面
積、例えば、青色発光ダイオードの300〜500μm
□に比べて間隔が小さいので、各チップにクラックが存
在することになり、このクラックがデバイスの発光特性
の劣化に影響を与えるためである。
That is, in order to form a device, 2 μ
Although an epitaxial layer having a thickness of m or more, for example, about 4 μm is required, cracking starts to occur when the thickness exceeds about 1 μm, and as the film thickness increases, the frequency of cracking also increases. About 20 in thickness
Cracking occurs at intervals of 0 to 250 μm, and chip area, for example, 300 to 500 μm of blue light emitting diode.
This is because the gap is smaller than □, so that cracks are present in each chip, and the cracks affect the deterioration of the light emission characteristics of the device.

【0007】この事情を図3を参照して説明する。 図3参照 図3において、符号14は(0001)Si面、即ち、成
長面の法線がC軸方向である6H−SiC基板上にエピ
タキシャル成長させたGaNエピタキシャル層であり、
結晶成長終了直後に破線で示す形状であったものが、室
温までの降温過程において、実線で示す形状に変形す
る。
This situation will be described with reference to FIG. See FIG. 3. In FIG. 3, reference numeral 14 is a (0001) Si plane, that is, a GaN epitaxial layer epitaxially grown on a 6H—SiC substrate in which the normal to the growth plane is the C-axis direction,
The shape shown by the broken line immediately after the end of crystal growth is transformed into the shape shown by the solid line during the temperature decrease process to room temperature.

【0008】これは、GaNと6H−SiCとの線熱膨
張係数が異なるためであり、例えば、a軸方向の線熱膨
張係数αa は、GaNが5.59×10-6/Kであるの
に対して、6H−SiCは4.2×10-6/Kと小さ
く、また、c軸方向の線熱膨張係数αc は、GaNが
3.17×10-6/Kであるのに対して、6H−SiC
は4.68×10-6/Kと大きく、両者とも熱膨張係数
に異方性を有している。
This is because the linear thermal expansion coefficient of GaN is different from that of 6H-SiC. For example, the linear thermal expansion coefficient α a in the a-axis direction is 5.59 × 10 -6 / K for GaN. On the other hand, 6H-SiC is as small as 4.2 × 10 −6 / K, and the linear thermal expansion coefficient α c in the c-axis direction is 3.17 × 10 −6 / K for GaN. In contrast, 6H-SiC
Is as large as 4.68 × 10 −6 / K, and both have anisotropy in the coefficient of thermal expansion.

【0009】したがって、結晶成長終了時に6H−Si
C基板と格子整合していたGaNエピタキシャル層12
は、降温過程においてa軸方向、即ち、x方向及びy方
向の線熱膨張係数が6H−SiCより大きいので、x方
向及びy方向に6H−SiCよりも収縮しようとする
が、逆に、6H−SiCが相対的に収縮しないので引張
応力が働く。なお、x方向及びy方向に引っ張られる結
果、z方向、即ち、c軸方向においては圧縮応力が働
き、c軸方向には縮むことになる。
Therefore, at the end of crystal growth, 6H--Si
GaN epitaxial layer 12 that was lattice-matched with the C substrate
In the temperature decreasing process, since the linear thermal expansion coefficient in the a-axis direction, that is, the x direction and the y direction is larger than 6H-SiC, it tries to shrink more than 6H-SiC in the x direction and the y direction. -SiC does not shrink relatively, so tensile stress acts. As a result of being pulled in the x direction and the y direction, compressive stress acts in the z direction, that is, the c-axis direction, and contracts in the c-axis direction.

【0010】このx方向及びy方向に働く引張応力が、
クラッキング発生の原因となるため、GaNエピタキシ
ャル層12の厚さが厚くなるにつれて、クラッキングが
発生しやすくなるものである。
The tensile stress acting in the x and y directions is
Since it causes cracking, cracking is more likely to occur as the GaN epitaxial layer 12 becomes thicker.

【0011】したがって、本発明は、エピタキシャル成
長層にクラッキングが発生することを防止し、高品質の
化合物半導体装置を提供することを目的とする。
Therefore, it is an object of the present invention to prevent the occurrence of cracking in an epitaxial growth layer and to provide a high quality compound semiconductor device.

【0012】[0012]

【課題を解決するための手段】図1は本発明の原理的構
成の説明図であり、この図1を参照して本発明における
課題を解決するための手段を説明する。 図1参照 (1)本発明は、半導体基板1上に異種半導体エピタキ
シャル層2を設けた化合物半導体装置において、半導体
基板1及び半導体エピタキシャル層2の少なくとも一方
が熱膨張係数に異方性を有すると共に、半導体基板1の
主面の面膨張係数βと、この主面に面する半導体エピタ
キシャル層2の面膨張係数αとが、結晶成長温度から室
温までの温度差をΔTとした場合、 (α−β)・ΔT≦1.4×10-3 の関係を満たすことを特徴とする。
FIG. 1 is an explanatory view of the principle configuration of the present invention, and means for solving the problems in the present invention will be described with reference to FIG. See FIG. 1 (1) In the compound semiconductor device in which the heterogeneous semiconductor epitaxial layer 2 is provided on the semiconductor substrate 1, at least one of the semiconductor substrate 1 and the semiconductor epitaxial layer 2 has anisotropy in thermal expansion coefficient and When the surface expansion coefficient β of the main surface of the semiconductor substrate 1 and the surface expansion coefficient α of the semiconductor epitaxial layer 2 facing this main surface are ΔT, the temperature difference from the crystal growth temperature to room temperature is (α− β) · ΔT ≦ 1.4 × 10 −3 is satisfied.

【0013】この様に、半導体基板1及び半導体エピタ
キシャル層2の少なくとも一方が熱膨張係数に異方性を
有する場合にも、半導体基板1の主面の面膨張係数β
と、この主面に面する半導体エピタキシャル層2の面膨
張係数αとの関係を(α−β)・ΔT≦1.4×10-3
にすることによって、x方向及びy方向の少なくとも一
方の応力を圧縮応力にすることができるので、クラッキ
ングの発生を低減することができる。
Thus, even when at least one of the semiconductor substrate 1 and the semiconductor epitaxial layer 2 has anisotropy in the coefficient of thermal expansion, the coefficient of surface expansion β of the main surface of the semiconductor substrate 1
And the surface expansion coefficient α of the semiconductor epitaxial layer 2 facing this main surface is (α−β) · ΔT ≦ 1.4 × 10 −3
By making the stress in at least one of the x-direction and the y-direction to be a compressive stress, the occurrence of cracking can be reduced.

【0014】(2)また、本発明は、上記(1)におい
て、半導体基板1と半導体エピタキシャル層2との間
に、厚さ0.1μm以下の中間層を介在させたことを特
徴とする。
(2) Further, the present invention is characterized in that, in the above (1), an intermediate layer having a thickness of 0.1 μm or less is interposed between the semiconductor substrate 1 and the semiconductor epitaxial layer 2.

【0015】この様に、厚さ0.1μm以下のAlN等
の中間層を介在させることによって、その上に設けるG
aN等の半導体エピタキシャル層2の結晶性を良好にす
ることができる。
Thus, by interposing an intermediate layer such as AlN having a thickness of 0.1 μm or less, G provided on the intermediate layer.
The crystallinity of the semiconductor epitaxial layer 2 such as aN can be improved.

【0016】(3)また、本発明は、上記(1)または
(2)において、半導体基板1がSiC基板からなり、
且つ、半導体エピタキシャル層2が、V族元素がNのII
I-V族化合物半導体からなることを特徴とする。
(3) Further, according to the present invention, in the above (1) or (2), the semiconductor substrate 1 is a SiC substrate,
In addition, the semiconductor epitaxial layer 2 is II in which the group V element is N.
It is characterized in that it is composed of an IV compound semiconductor.

【0017】上記(1)または(2)の条件は、正方晶
系とは結晶構造の異なる、六方晶系結晶であるSiC及
びウルツ鉱型結晶であるV族元素がNのIII-V族化合物
半導体の組合せに有用である。
The above condition (1) or (2) is that a hexagonal crystal having a crystal structure different from that of the tetragonal system, SiC, and a wurtzite crystal, which is a III-V group compound in which the V group element is N. It is useful for semiconductor combination.

【0018】(4)また、本発明は、上記(3)におい
て、III-V族化合物半導体がGaNからなり、且つ、S
iC基板が6H−SiC基板または4H−SiC基板の
いずれかであることを特徴とする。
(4) Further, in the present invention according to the above (3), the III-V group compound semiconductor is composed of GaN, and S
The iC substrate is a 6H-SiC substrate or a 4H-SiC substrate.

【0019】上記(1)または(2)の条件は、特に、
6H−SiC基板または4H−SiC基板のいずれか
と、GaNの組合せに有用である。
The above condition (1) or (2) is
Useful for combining GaN with either a 6H-SiC substrate or a 4H-SiC substrate.

【0020】(5)また、本発明は、上記(4)におい
て、SiC基板の主面とc軸のなす角θが、0°≦θ≦
53°であることを特徴とする。
(5) Further, in the present invention according to the above (4), an angle θ formed by the main surface of the SiC substrate and the c-axis is 0 ° ≦ θ ≦.
It is characterized in that it is 53 °.

【0021】GaNの(0001)面に対して、上記の
(α−β)・ΔT≦1.4×10-3、即ち、面熱膨張係
数が略等しくなる関係は、SiC基板の主面とc軸のな
す角θを0°<θ≦53°にすることによって満たすこ
とができる。
With respect to the (0001) plane of GaN, the above-mentioned (α-β) · ΔT ≦ 1.4 × 10 −3 , that is, the relationship that the surface thermal expansion coefficients are substantially equal to that of the main surface of the SiC substrate. This can be satisfied by setting the angle θ formed by the c-axis to be 0 ° <θ ≦ 53 °.

【0022】(6)また、本発明は、上記(5)におい
て、SiC基板の主面が、{10−10}面から〔00
01〕方向に、12±3°オフした面であることを特徴
とする。
(6) Further, in the present invention according to the above (5), the main surface of the SiC substrate is from [10-10] plane to [00
The surface is turned off by 12 ± 3 ° in the [01] direction.

【0023】この6H−SiC基板の{10−10}面
から〔0001〕方向、即ち、(10−10)面から<
0001>方向、或いは、<000−1>方向に、12
°オフした面が、(α−β)・ΔT=0、即ち、α=β
の関係を満たすGaNの(0001)面と面熱膨張係数
の等しくなる面であり、±3°は12°オフした面を出
すためのマージンである。なお、本明細書においては、
通常“1バー”或いは“2バー”で表される指数を便宜
的に、“−1”或いは“−2”等で表記する。
From the {10-10} plane of this 6H-SiC substrate in the [0001] direction, that is, from the (10-10) plane
12 in the 0001> direction or the <000-1> direction
The surface turned off is (α-β) · ΔT = 0, that is, α = β
Is a surface having the same surface thermal expansion coefficient as that of the (0001) plane of GaN, and ± 3 ° is a margin for producing a surface 12 ° off. In this specification,
For convenience, an index usually represented by "1 bar" or "2 bar" is represented by "-1" or "-2".

【0024】(7)また、本発明は、上記(5)におい
て、6H−SiC基板の主面が、{11−20}面から
〔0001〕方向に、12±3°オフした面であること
を特徴とする。
(7) Further, in the present invention according to the above (5), the main surface of the 6H-SiC substrate is a surface off by 12 ± 3 ° from the {11-20} plane in the [0001] direction. Is characterized by.

【0025】この6H−SiC基板の{11−20}面
から〔0001〕方向、即ち、(11−20)面から<
0001>方向、或いは、<000−1>方向に、12
°オフした面が、(α−β)・ΔT=0、即ち、α=β
の関係を満たすGaNの(0001)面と面熱膨張係数
の等しくなる面であり、±3°は12°オフした面を出
すためのマージンである。
From the {11-20} plane of this 6H-SiC substrate in the [0001] direction, that is, from the (11-20) plane
12 in the 0001> direction or the <000-1> direction
The surface turned off is (α-β) · ΔT = 0, that is, α = β
Is a surface having the same surface thermal expansion coefficient as that of the (0001) plane of GaN, and ± 3 ° is a margin for producing a surface 12 ° off.

【0026】[0026]

【発明の実施の形態】図2を参照して、本発明の実施の
形態を説明する。 図2(a)参照 まず、基板の主面が(10−10)面から<0001>
方向に12°オフした6H−SiCオフ基板11を用意
し、TMA(トリメチルアルミニウム)を20〜200
μmol/分、好適には180μmol/分、アンモニ
ア(NH3 )を0.02〜0.2mol/分、好適には
0.1mol/分、及び、キャリアガスとしての水素を
500〜3000sccm、好適には1500sccm
流し、成長圧力を70〜760Torr、好適には10
0Torr、基板温度を800〜1100℃、好適には
1000℃とした状態で、0.02〜0.1μm、好適
には0.05μmのAlNエピタキシャル層12を成長
させる。
DETAILED DESCRIPTION OF THE INVENTION An embodiment of the present invention will be described with reference to FIG. See FIG. 2A. First, the main surface of the substrate is <0001> from the (10-10) plane.
Prepare a 6H-SiC off substrate 11 off by 12 ° in the direction, and add TMA (trimethylaluminum) 20 to 200
μmol / min, preferably 180 μmol / min, ammonia (NH 3 ) 0.02 to 0.2 mol / min, preferably 0.1 mol / min, and hydrogen as a carrier gas 500 to 3000 sccm, preferably Is 1500 sccm
And a growth pressure of 70 to 760 Torr, preferably 10
The AlN epitaxial layer 12 having a thickness of 0.02 to 0.1 μm and preferably 0.05 μm is grown under the conditions of 0 Torr and the substrate temperature of 800 to 1100 ° C., preferably 1000 ° C.

【0027】引き続いて、TMG(トリメチルガリウ
ム)を10〜100μmol/分、好適には44μmo
l/分、アンモニア(NH3 )を0.02〜0.2mo
l/分、好適には0.1mol/分、及び、キャリアガ
スとしての水素を500〜3000sccm、好適には
1500sccmを流し、成長圧力を70〜760To
rr、好適には100Torr、基板温度を800〜1
100℃、好適には1000℃とした条件のMOVPE
法を用いて、厚さ3μmのGaNエピタキシャル層13
を成長させる。
Subsequently, TMG (trimethylgallium) is added in an amount of 10 to 100 μmol / min, preferably 44 μmo.
1 / min, ammonia (NH 3 ) 0.02-0.2mo
1 / min, preferably 0.1 mol / min, and hydrogen as a carrier gas at 500 to 3000 sccm, preferably 1500 sccm, and the growth pressure at 70 to 760 To.
rr, preferably 100 Torr, substrate temperature 800-1
MOVPE under conditions of 100 ° C, preferably 1000 ° C
GaN epitaxial layer 13 with a thickness of 3 μm
Grow.

【0028】なお、この場合の成長速度も、AlNエピ
タキシャル層12が0.1〜1μm/時であり、GaN
エピタキシャル層13が0.5〜5μm/時であり、ま
た、GaNエピタキシャル層13のa軸及びc軸は、6
H−SiCオフ基板11のa軸及びc軸方向に一致する
ことになり、光学顕微鏡で表面観察した結果、クラッキ
ングの発生は見られなかった。
The growth rate in this case is also 0.1 to 1 μm / hour for the AlN epitaxial layer 12 and GaN.
The epitaxial layer 13 has a thickness of 0.5 to 5 μm / hour, and the GaN epitaxial layer 13 has an a-axis and a c-axis of 6
This coincided with the a-axis and c-axis directions of the H-SiC off-substrate 11, and as a result of observing the surface with an optical microscope, no cracking was observed.

【0029】図2(b)参照 6H−SiCオフ基板11上に成長したGaNエピタキ
シャル層13は、降温過程において6H−SiCオフ基
板11のa軸方向、即ち、図におけるx方向の線熱膨張
係数が6H−SiCより大きいので、x方向において
は、従来と同様の引張応力が作用する。
See FIG. 2B. The GaN epitaxial layer 13 grown on the 6H-SiC off-substrate 11 has a coefficient of linear thermal expansion in the a-axis direction of the 6H-SiC off-substrate 11, that is, in the x direction in the figure during the temperature lowering process. Is larger than 6H-SiC, a tensile stress similar to the conventional one acts in the x direction.

【0030】一方、y方向、即ち、6H−SiCのc軸
から12°離れた方向においては、6H−SiCより線
膨張係数が小さいので圧縮応力が作用し、全体として破
線で示す形状から実線で示す形状に変化することになる
が、12°オフした面における全体の面膨張係数βは、
GaNの(0001)面の面膨張係数αと略等しくなる
のでクラッキングが発生しないことになる。
On the other hand, in the y direction, that is, in the direction away from the c-axis of 6H-SiC by 12 °, the linear expansion coefficient is smaller than that of 6H-SiC, so that compressive stress acts, and the solid line shows the shape indicated by the broken line. Although it will change to the shape shown, the overall surface expansion coefficient β on the surface turned off by 12 ° is
Since the surface expansion coefficient α of the (0001) plane of GaN is approximately the same, cracking does not occur.

【0031】即ち、6H−SiCオフ基板11の主面と
SiCのC軸のなす角をθとし、GaNエピタキシャル
層13の面膨張係数、a軸方向の線膨張係数、及び、c
軸方向の線膨張係数を、夫々α、αa1、及び、αc1
し、また、6H−SiCオフ基板11の面膨張係数、a
軸方向の線膨張係数、及び、c軸方向の線膨張係数を、
夫々をβ、αa2、及び、αc2とし、さらに、結晶成長温
度から室温までの温度差をΔTとした場合、面膨張係数
の差と温度差の積(α−β)・ΔTは、 (α−β)・ΔT≒(αa1−αa2)・ΔT・(1+si
2 θ)+(αc1−αc2)・ΔT・(1−sin2 θ) で表される。
That is, the angle between the main surface of the 6H-SiC off-substrate 11 and the C-axis of SiC is θ, and the surface expansion coefficient of the GaN epitaxial layer 13, the linear expansion coefficient in the a-axis direction, and c
The linear expansion coefficients in the axial direction are α, α a1 , and α c1 , respectively, and the surface expansion coefficient of the 6H—SiC off substrate 11 is a,
The linear expansion coefficient in the axial direction and the linear expansion coefficient in the c-axis direction are
When β, α a2 , and α c2 , respectively, and the temperature difference from the crystal growth temperature to room temperature is ΔT, the product of the difference in surface expansion coefficient and the temperature difference (α−β) · ΔT is α-β) · ΔT ≈ (α a1 −α a2 ) · ΔT · (1 + si
n 2 θ) + (α c1 −α c2 ) · ΔT · (1-sin 2 θ).

【0032】ここで、α=βであるならば、 0=(αa1−αa2)・ΔT・(1+sin2 θ)+(α
c1−αc2)・ΔT・(1−sin2 θ) となり、 0=(5.59−4.2)×10-6×ΔT・(1+sin2 θ)+ (3.17−4.68)×10-6×ΔT・(1−sin2 θ) ≒(1.39)×10-6×ΔT・(1+sin2 θ)− 1.51×10-6×ΔT・(1−sin2 θ) ≒10-6×ΔT{−0.12+2.9sin2 θ} となる。
If α = β, then 0 = (α a1 −α a2 ) · ΔT · (1 + sin 2 θ) + (α
c1− α c2 ) · ΔT · (1-sin 2 θ) becomes 0 = (5.59-4.2) × 10 −6 × ΔT · (1 + sin 2 θ) + (3.17-4.68) × 10 -6 × ΔT · (1-sin 2 θ) ≈ (1.39) × 10 −6 × ΔT · (1 + sin 2 θ) − 1.51 × 10 −6 × ΔT · (1-sin 2 θ) ≈10 −6 × ΔT {−0.12 + 2.9 sin 2 θ}.

【0033】したがって、 sin2 θ=0.12÷2.9≒0.0414 ∴ θ≒12° となり、上記の実施の形態において、オフ角を12°に
することによって、6H−SiCオフ基板11とGaN
エピタキシャル層14の面膨張係数を略等しくすること
ができる。
Therefore, sin 2 θ = 0.12 ÷ 2.9≈0.0414 ∴θ≈12 °, and in the above embodiment, the off angle is set to 12 °, so that the 6H-SiC off-substrate 11 And GaN
The surface expansion coefficient of the epitaxial layer 14 can be made substantially equal.

【0034】一方、θ=90°、即ち、(0001)Si
面の6H−SiC基板上にGaNエピタキシャル層を成
長させた場合には、 (α−β)・ΔT≒2(αa1−αa2)・ΔT≒2.78
×10-6×ΔT となり、ΔT≒1000°とした場合に、 (α−β)・ΔT≒2.78×10-3≒2.8×10-3 となる。
On the other hand, θ = 90 °, that is, (0001) Si
In the case of growing a GaN epitaxial layer on the 6H-SiC substrate of the plane, (α−β) · ΔT≈2 (α a1 −α a2 ) · ΔT≈2.78
× 10 -6 × ΔT becomes, in case of the [Delta] T ≒ 1000 °, the (α-β) · ΔT ≒ 2.78 × 10 -3 ≒ 2.8 × 10 -3.

【0035】この(0001)Si面の6H−SiC基板
上にGaNを1μm以上成長させた場合にクラッキング
が発生するので、発光素子に必要な2μm以上の膜厚に
おいてクラッキングを発生させないためには、面膨張係
数の関係が2.8×10-3の半分以下、即ち、 (α−β)・ΔT≦1.4×10-3 にする必要がある。
Since cracking occurs when GaN is grown to 1 μm or more on this (0001) Si- face 6H—SiC substrate, in order to prevent cracking at a film thickness of 2 μm or more required for a light emitting device, The relationship of the coefficient of surface expansion must be half or less than 2.8 × 10 −3 , that is, (α−β) · ΔT ≦ 1.4 × 10 −3 .

【0036】ここで、(α−β)・ΔT=1.4×10
-3となるθを求めると、 (α−β)・ΔT≒10-6×ΔT{−0.12+2.9sin2 θ} =1.4×10-3 となる。
Here, (α-β) ΔT = 1.4 × 10
Calculating θ that is −3 is (α−β) · ΔT≈10 −6 × ΔT {−0.12 + 2.9 sin 2 θ} = 1.4 × 10 −3 .

【0037】そして、温度差ΔTを、結晶成長温度の下
限である、ΔT≒800°とした場合には、 {−0.12+2.9sin2 θ}=1.4÷800×
103 =1.75 よって、 sin2 θ=(1.75+0.12)÷2.9≒0.6
448 となり、よって、 θ≒53° となる。
When the temperature difference ΔT is set to ΔT≈800 ° which is the lower limit of the crystal growth temperature, {-0.12 + 2.9sin 2 θ} = 1.4 ÷ 800 ×
10 3 = 1.75 Therefore, sin 2 θ = (1.75 + 0.12) ÷ 2.9≈0.6
448, and therefore θ≈53 °.

【0038】したがって、上記の(α−β)・ΔT≦
1.4×10-3の条件を満たすためには、800〜11
00℃の成長温度条件において、6H−SiCオフ基板
11の主面とSiCのC軸のなす角θを、 0≦θ≦53° にする必要がある。
Therefore, the above (α-β) · ΔT ≦
To satisfy the condition of 1.4 × 10 −3 , 800 to 11
Under the growth temperature condition of 00 ° C., the angle θ between the main surface of the 6H—SiC off-substrate 11 and the C axis of SiC needs to be 0 ≦ θ ≦ 53 °.

【0039】なお、上記の実施の形態の説明において
は、単一層の成長工程しか説明していないが、基板とし
て(10−10)面から<0001>方向にオフした基
板を用いているため、基板の劈開が可能であり、劈開に
より対向する1対の端面を共振器とすることによって青
色半導体レーザを得ることができる。
In the description of the above embodiment, only the single layer growth process is described. However, since the substrate off from the (10-10) plane in the <0001> direction is used, The substrate can be cleaved, and a blue semiconductor laser can be obtained by forming a pair of end faces that face each other by the cleavage.

【0040】また、上記の実施の形態の説明において
は、c軸、即ち、<0001>方向からのオフ角を12
°としたが、純粋に12°である必要はなく、12°オ
フした面を面出しする際のマージンを考慮して12±3
°であれば良く、オフする方向は<000−1>方向で
も同じである。
In the above description of the embodiment, the off angle from the c-axis, that is, the <0001> direction is 12 degrees.
However, it does not have to be 12 ° purely, and is 12 ± 3 in consideration of the margin when the surface 12 ° off is projected.
It is sufficient if the angle is °, and the same is true in the <000-1> direction.

【0041】また、上記の実施の形態の説明において
は、オフする方向を(10−10)面から<0001>
方向にオフしているが、(11−20)面から<000
1>方向、或いは、<000−1>方向にオフした面で
も良く、さらに、これらの結晶面に結晶学的に等価な面
であれば良い。
In the above description of the embodiment, the turning-off direction is from the (10-10) plane to <0001>.
Off in the direction, but <000 from the (11-20) plane
It may be a plane off in the 1> direction or the <000-1> direction, and may be a plane crystallographically equivalent to these crystal planes.

【0042】即ち、6H−SiCオフ基板の主面は、
{10−10}面、或いは、{11−20}面から〔0
001〕方向に0°≦θ≦53°を満たすθだけ傾いた
面であれば良い。
That is, the main surface of the 6H-SiC off substrate is
From the {10-10} plane or the {11-20} plane to [0
It is sufficient if the surface is inclined by θ in the [001] direction to satisfy 0 ° ≦ θ ≦ 53 °.

【0043】また、上記の実施の形態においては、半導
体基板として6H−SiCを用いているが、結晶多形の
一つである4H−SiCを用いても良いものである。
Although 6H-SiC is used as the semiconductor substrate in the above embodiment, 4H-SiC, which is one of the crystal polymorphs, may be used.

【0044】また、上記の実施の形態においては、従来
例と同様に、GaNエピタキシャル層13を成長する前
に、0.02〜0.1μmのAlNエピタキシャル層1
2を成長させているが、これは、結晶成長核の発生密度
を大きくして、その上に設けるGaNエピタキシャル層
13の結晶性を良好にするためであり、原理的には必要
のないものであるので、AlNエピタキシャル層12の
成長を省略して、6H−SiCオフ基板11上にGaN
エピタキシャル層13を直接成長させても良い。
In the above-described embodiment, similarly to the conventional example, the AlN epitaxial layer 1 having a thickness of 0.02 to 0.1 μm is formed before the GaN epitaxial layer 13 is grown.
2 is grown in order to increase the generation density of crystal growth nuclei and to improve the crystallinity of the GaN epitaxial layer 13 provided thereon, which is not necessary in principle. Therefore, the growth of the AlN epitaxial layer 12 is omitted, and GaN is formed on the 6H—SiC off substrate 11.
The epitaxial layer 13 may be directly grown.

【0045】さらに、上記の実施の形態においては、半
導体エピタキシャル層として、GaNを用いているが、
GaNに限られるものではなく、同じウルツ鉱型結晶構
造を有するAlN或いはInNを用いても良く、さらに
は、これらの混晶であるAl x Gay In1-x-y Nを用
いても良いものである。
Further, in the above embodiment, the half
Although GaN is used as the conductor epitaxial layer,
Not limited to GaN, the same wurtzite crystal structure
AlN or InN having a structure may be used, and
Is Al, which is a mixed crystal of these xGayIn1-xyUse N
It is a good thing.

【0046】[0046]

【発明の効果】本発明によれば、有機金属気相成長法に
よって、6H−SiC等の半導体基板上にクラッキング
を発生させずにGaN系化合物半導体層をエピタキシャ
ル成長させることができ、高品質の青色発光ダイオー
ド、或いは、青色半導体レーザを作製することが可能と
なる。
According to the present invention, a GaN-based compound semiconductor layer can be epitaxially grown on a semiconductor substrate such as 6H-SiC without cracking by a metal organic chemical vapor deposition method, and a high quality blue color can be obtained. It is possible to manufacture a light emitting diode or a blue semiconductor laser.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理的構成の説明図である。FIG. 1 is an explanatory diagram of a principle configuration of the present invention.

【図2】本発明の実施の形態の説明図である。FIG. 2 is an explanatory diagram of an embodiment of the present invention.

【図3】従来のエピタキシャル層の歪みの説明図であ
る。
FIG. 3 is an explanatory diagram of strain of a conventional epitaxial layer.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 半導体エピタキシャル層 11 6H−SiCオフ基板 12 AlNエピタキシャル層 13 GaNエピタキシャル層 14 GaNエピタキシャル層 1 Semiconductor Substrate 2 Semiconductor Epitaxial Layer 11 6H-SiC Off Substrate 12 AlN Epitaxial Layer 13 GaN Epitaxial Layer 14 GaN Epitaxial Layer

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に異種半導体エピタキシャ
ル層を設けた化合物半導体装置において、前記半導体基
板及び半導体エピタキシャル層の少なくとも一方が熱膨
張係数に異方性を有すると共に、前記半導体基板の主面
の面膨張係数βと、前記主面に面する半導体エピタキシ
ャル層の面膨張係数αとが、結晶成長温度から室温まで
の温度差をΔTとした場合に、 (α−β)・ΔT≦1.4×10-3 の関係を満たすことを特徴とする化合物半導体装置。
1. A compound semiconductor device in which a heterogeneous semiconductor epitaxial layer is provided on a semiconductor substrate, wherein at least one of the semiconductor substrate and the semiconductor epitaxial layer has anisotropy in thermal expansion coefficient, and the main surface of the semiconductor substrate is When the surface expansion coefficient β and the surface expansion coefficient α of the semiconductor epitaxial layer facing the main surface are ΔT, the temperature difference from the crystal growth temperature to room temperature is (α−β) · ΔT ≦ 1.4 A compound semiconductor device characterized by satisfying a relationship of × 10 -3 .
【請求項2】 上記半導体基板と半導体エピタキシャル
層との間に、厚さ0.1μm以下の中間層を介在させた
ことを特徴とする請求項1記載の化合物半導体装置。
2. The compound semiconductor device according to claim 1, wherein an intermediate layer having a thickness of 0.1 μm or less is interposed between the semiconductor substrate and the semiconductor epitaxial layer.
【請求項3】 上記半導体基板がSiC基板からなり、
且つ、上記半導体エピタキシャル層が、V族元素がNの
III-V族化合物半導体からなることを特徴とする請求項
1または2に記載の化合物半導体装置。
3. The semiconductor substrate comprises a SiC substrate,
In addition, the semiconductor epitaxial layer has a group V element of N
3. The compound semiconductor device according to claim 1, which is made of a III-V group compound semiconductor.
【請求項4】 上記III-V族化合物半導体がGaNから
なり、且つ、上記SiC基板が6H−SiC基板または
4H−SiC基板のいずれかであることを特徴とする請
求項3記載の化合物半導体装置。
4. The compound semiconductor device according to claim 3, wherein the III-V group compound semiconductor is made of GaN, and the SiC substrate is either a 6H—SiC substrate or a 4H—SiC substrate. .
【請求項5】 上記SiC基板の主面とc軸のなす角θ
が、0°≦θ≦53°であることを特徴とする請求項4
記載の化合物半導体装置。
5. The angle θ between the principal surface of the SiC substrate and the c-axis
Is 0 ° ≦ θ ≦ 53 °.
The compound semiconductor device described.
【請求項6】 上記SiC基板の主面が、{10−1
0}面から〔0001〕方向に、12±3°オフした面
であることを特徴とする請求項5記載の化合物半導体装
置。
6. The main surface of the SiC substrate is {10-1
6. The compound semiconductor device according to claim 5, wherein the compound semiconductor device is a surface which is off by 12 ± 3 ° in the [0001] direction from the 0} plane.
【請求項7】 上記SiC基板の主面が、{11−2
0}面から〔0001〕方向に、12±3°オフした面
であることを特徴とする請求項5記載の化合物半導体装
置。
7. The main surface of the SiC substrate is {11-2
6. The compound semiconductor device according to claim 5, wherein the compound semiconductor device is a surface which is off by 12 ± 3 ° in the [0001] direction from the 0} plane.
JP33841995A 1995-12-26 1995-12-26 Method for manufacturing compound semiconductor device Expired - Lifetime JP3757339B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33841995A JP3757339B2 (en) 1995-12-26 1995-12-26 Method for manufacturing compound semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33841995A JP3757339B2 (en) 1995-12-26 1995-12-26 Method for manufacturing compound semiconductor device

Publications (2)

Publication Number Publication Date
JPH09180998A true JPH09180998A (en) 1997-07-11
JP3757339B2 JP3757339B2 (en) 2006-03-22

Family

ID=18317984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33841995A Expired - Lifetime JP3757339B2 (en) 1995-12-26 1995-12-26 Method for manufacturing compound semiconductor device

Country Status (1)

Country Link
JP (1) JP3757339B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000048254A1 (en) * 1999-02-09 2000-08-17 Nichia Corporation Nitride semiconductor device and its manufacturino method
JP2002505519A (en) * 1998-02-27 2002-02-19 ノース・キャロライナ・ステイト・ユニヴァーシティ Method for producing gallium nitride semiconductor layer by lateral overgrowth through mask and gallium nitride semiconductor structure produced thereby
JP2003536257A (en) * 2000-06-09 2003-12-02 セントレ・ナショナル・デ・ラ・レシェルシェ・サイエンティフィーク Method of manufacturing gallium nitride coating
WO2009125731A1 (en) * 2008-04-07 2009-10-15 住友電気工業株式会社 Group iii nitride semiconductor element and epitaxial wafer
JP2010013350A (en) * 2009-08-24 2010-01-21 Sumitomo Electric Ind Ltd Group iii nitride semiconductor element and epitaxial wafer
JP2010536181A (en) * 2007-08-08 2010-11-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Planar nonpolar M-plane III-nitride thin films grown on miscut substrates
JP5128722B2 (en) * 2010-05-18 2013-01-23 パナソニック株式会社 Semiconductor chip and method for manufacturing semiconductor chip
WO2016002157A1 (en) * 2014-07-02 2016-01-07 パナソニックIpマネジメント株式会社 Semiconductor device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002505519A (en) * 1998-02-27 2002-02-19 ノース・キャロライナ・ステイト・ユニヴァーシティ Method for producing gallium nitride semiconductor layer by lateral overgrowth through mask and gallium nitride semiconductor structure produced thereby
WO2000048254A1 (en) * 1999-02-09 2000-08-17 Nichia Corporation Nitride semiconductor device and its manufacturino method
JP2003536257A (en) * 2000-06-09 2003-12-02 セントレ・ナショナル・デ・ラ・レシェルシェ・サイエンティフィーク Method of manufacturing gallium nitride coating
JP2010536181A (en) * 2007-08-08 2010-11-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Planar nonpolar M-plane III-nitride thin films grown on miscut substrates
US7873088B2 (en) 2008-04-07 2011-01-18 Sumitomo Electric Industries, Ltd. Group III nitride semiconductor element and epitaxial wafer
WO2009125731A1 (en) * 2008-04-07 2009-10-15 住友電気工業株式会社 Group iii nitride semiconductor element and epitaxial wafer
US8107507B2 (en) 2008-04-07 2012-01-31 Sumitomo Electric Industries, Ltd. Group III nitride semiconductor element and epitaxial wafer
US8391327B2 (en) 2008-04-07 2013-03-05 Sumitomo Electric Industries, Ltd. Group III nitride semiconductor element and epitaxial wafer
JP2010013350A (en) * 2009-08-24 2010-01-21 Sumitomo Electric Ind Ltd Group iii nitride semiconductor element and epitaxial wafer
JP5128722B2 (en) * 2010-05-18 2013-01-23 パナソニック株式会社 Semiconductor chip and method for manufacturing semiconductor chip
WO2016002157A1 (en) * 2014-07-02 2016-01-07 パナソニックIpマネジメント株式会社 Semiconductor device
JPWO2016002157A1 (en) * 2014-07-02 2017-04-27 パナソニックIpマネジメント株式会社 Semiconductor device
US9899506B2 (en) 2014-07-02 2018-02-20 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP3757339B2 (en) 2006-03-22

Similar Documents

Publication Publication Date Title
US5863811A (en) Method for growing single crystal III-V compound semiconductor layers on non single crystal III-V Compound semiconductor buffer layers
US7687888B2 (en) Method of controlling stress in gallium nitride films deposited on substrates
JP5638198B2 (en) Laser diode orientation on miscut substrates
US20010007242A1 (en) Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth
KR20010031642A (en) GaN SINGLE CRYSTALLINE SUBSTRATE AND METHOD OF PRODUCING THE SAME
US7348200B2 (en) Method of growing non-polar a-plane gallium nitride
CN100547734C (en) Multilayered semiconductor substrate, semiconductor free-standing substrate and preparation method thereof and semiconductor device
JPH07273048A (en) Manufacture method of compound semiconductor single crystal and single crystal substrate using such method
US7740823B2 (en) Method of growing III group nitride single crystal and III group nitride single crystal manufactured by using the same
JPH09249499A (en) Epitaxial growth for group iii nitride semiconductor
JP3757339B2 (en) Method for manufacturing compound semiconductor device
JP3094965B2 (en) Crystal growth method of gallium nitride thick film
KR19990016925A (en) Baline single crystal manufacturing method
US20040266157A1 (en) Process for producing semiconductor layers based on III-V nitride semiconductors
US20050132950A1 (en) Method of growing aluminum-containing nitride semiconductor single crystal
JP2000150388A (en) Iii nitride semiconductor thin film and manufacture thereof
JPH08186329A (en) Growth method of gallium nitride-based semiconductor crystal
KR100450785B1 (en) Method of manufacturing GaN thick film
JP2011216548A (en) METHOD OF MANUFACTURING GaN-BASED SEMICONDUCTOR EPITAXIAL SUBSTRATE
US6716724B1 (en) Method of producing 3-5 group compound semiconductor and semiconductor element
JP2003192496A (en) Group iii nitride semiconductor substrate and method of producing the same
JP2002193699A (en) Group iii element nitride film
KR100450784B1 (en) Method for GaN single crystal
JP2008528414A (en) Method for producing c-plane oriented GaN or AlxGa1-xN substrate and method for using c-plane oriented GaN or AlxGa1-xN substrate
JPH07288231A (en) Single-crystal growing substrate

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051214

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100113

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110113

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110113

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120113

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130113

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130113

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140113

Year of fee payment: 8

EXPY Cancellation because of completion of term