JPH0918050A - Optical semiconductor device and manufacture thereof - Google Patents

Optical semiconductor device and manufacture thereof

Info

Publication number
JPH0918050A
JPH0918050A JP8210192A JP21019296A JPH0918050A JP H0918050 A JPH0918050 A JP H0918050A JP 8210192 A JP8210192 A JP 8210192A JP 21019296 A JP21019296 A JP 21019296A JP H0918050 A JPH0918050 A JP H0918050A
Authority
JP
Japan
Prior art keywords
region
epitaxial layer
conductivity type
isolation region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8210192A
Other languages
Japanese (ja)
Other versions
JP2940818B2 (en
Inventor
Keiji Mita
恵司 三田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP8210192A priority Critical patent/JP2940818B2/en
Publication of JPH0918050A publication Critical patent/JPH0918050A/en
Application granted granted Critical
Publication of JP2940818B2 publication Critical patent/JP2940818B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To form an IC having a built-in photodiode, which can respond at high speed and has little lead-out resistance, by a method wherein a first non- doped epitaxial layer and a second non-doped N-type layer epitaxial layer are laminated in order and the first and second epitaxial layers are made to penetrate a P<+> high-concentration isolation region. SOLUTION: A first non-doped epitaxial layer 24 and a second non-doped N-type epitaxial layer 25 are laminated in order on a P-type substrate 23 and a P<+> isolation region 26, which penetrates completely both of the layers 24 and 25 and is diffused up to the interior of the substrate, is insularly isolated. An N<+> diffused layer 30 is formed in the surface of the layer 25 to form a photodiode 21 and a P-type base region 35 and an N<+> emitter region 36 are formed to form an N-P-N transistor 22. An anode extraction electrode is formed in the surface of the region 26.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はホトダイオードとバ
イポーラICとを一体化した光半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical semiconductor device in which a photodiode and a bipolar IC are integrated.

【0002】[0002]

【従来の技術】受光素子と周辺回路とを一体化してモノ
リシックに形成した光半導体装置は、受光素子と回路素
子とを別個に作ってハイブリッドIC化したものと異な
り、コストダウンが期待でき、また、外部電磁界による
雑音に対して強いというメリットを持つ。
2. Description of the Related Art An optical semiconductor device in which a light receiving element and a peripheral circuit are integrated and formed in a monolithic manner is different from a hybrid IC in which a light receiving element and a circuit element are separately manufactured, and cost reduction can be expected. It has the advantage of being strong against noise due to external electromagnetic fields.

【0003】このような光半導体装置の従来の構造とし
て、例えば特開平1−205564号公報に記載された
ものが公知である。これを図8に示す。同図において、
(1)はP型の半導体基板、(2)はP型のエピタキシ
ャル層、(3)はN型のエピタキシャル層、(4)はP
+型分離領域、(5)はN+型拡散領域、(6)はN+型
埋め込み層、(7)はP型ベース領域、(8)はN+型
エミッタ領域である。ホトダイオード(9)はP型エピ
タキシャル層(2)とN型エピタキシャル層(3)との
PN接合で形成し、N+型拡散領域(5)をカソード取
出し、分離領域(4)をアノード取出しとしたものであ
る。NPNトランジスタ(10)はP型エピタキシャル
層(2)とN型エピタキシャル層(3)との境界に埋め
込み層(6)を設け、N型エピタキシャル層(3)をコ
レクタとしたものである。そして、基板(1)からのオ
ートドープ層(11)によって加速電界を形成し、空乏
層より深部の領域で発生したキャリアの移動を容易にし
たものである。
[0003] As a conventional structure of such an optical semiconductor device, for example, one described in Japanese Patent Application Laid-Open No. 1-205564 is known. This is shown in FIG. In the figure,
(1) is a P-type semiconductor substrate, (2) is a P-type epitaxial layer, (3) is an N-type epitaxial layer, and (4) is a P-type epitaxial layer.
+ Type isolation region, (5) N + type diffusion region, (6) N + type buried layer, (7) P type base region, and (8) N + type emitter region. The photodiode (9) is formed by a PN junction between the P type epitaxial layer (2) and the N type epitaxial layer (3), and the N + type diffusion region (5) is taken out as a cathode and the isolation region (4) is taken out as an anode. It is a thing. The NPN transistor (10) has a buried layer (6) provided at the boundary between the P-type epitaxial layer (2) and the N-type epitaxial layer (3), and uses the N-type epitaxial layer (3) as a collector. Then, an acceleration electric field is formed by the auto-doped layer (11) from the substrate (1), thereby facilitating the movement of carriers generated in a region deeper than the depletion layer.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、ホトダ
イオード(9)の高速応答性という点では空乏層の幅を
広げて空乏層外生成キャリアを抑制する方が望ましい。
図8の構造ではP型エピタキシャル層(2)にオートド
ープ層(11)が重畳するので、不純物濃度が増大し、
空乏層を拡大することが困難である欠点があった。
However, in terms of high-speed response of the photodiode (9), it is desirable to widen the width of the depletion layer to suppress carriers generated outside the depletion layer.
In the structure of FIG. 8, since the auto-doped layer (11) is superimposed on the P-type epitaxial layer (2), the impurity concentration increases,
There is a disadvantage that it is difficult to enlarge the depletion layer.

【0005】また、P型エピタキシャル層(2)を積層
すると装置がアクセプタ不純物で汚染されるので、N型
エピタキシャル層成長用装置とは分離しなければなら
ず、一般的な他のバイポーラICとのラインの共用化が
困難である欠点があった。
When the P-type epitaxial layer (2) is stacked, the device is contaminated with acceptor impurities. Therefore, the device must be separated from the device for growing the N-type epitaxial layer. There was a disadvantage that it was difficult to share the line.

【0006】[0006]

【課題を解決するための手段】本発明は上述した欠点に
鑑み成されたもので、基板(23)上にノンドープで積
層した第1のエピタキシャル層(24)と、第1のエピ
タキシャル層(24)上に積層したN型の第2のエピタ
キシャル層(25)と、第1と第2のエピタキシャル層
(24)(25)を完全に貫通する分離領域(26)
と、第2のエピタキシャル層(25)の表面に形成した
ホトダイオード(21)のN+型拡散領域(30)と、
第1と第2のエピタキシャル層(24)(25)の境界
に形成したN+型埋め込み層(34)と、埋め込み層
(34)上の第2のエピタキシャル層(25)表面に形
成したNPNトランジスタ(22)とを具備することに
より、高速ホトダイオード(21)とNPNトランジス
タ(22)とを一体化した光半導体装置を提供するもの
である。
The present invention has been made in view of the above-mentioned drawbacks, and includes a first epitaxial layer (24) laminated on a substrate (23) in a non-doped manner, and a first epitaxial layer (24). ) An N-type second epitaxial layer (25) laminated thereon, and an isolation region (26) completely penetrating the first and second epitaxial layers (24) (25).
And an N + type diffusion region (30) of the photodiode (21) formed on the surface of the second epitaxial layer (25),
An N + type buried layer (34) formed at the boundary between the first and second epitaxial layers (24) and (25), and an NPN transistor formed on the surface of the second epitaxial layer (25) on the buried layer (34). By including (22), an optical semiconductor device in which a high speed photodiode (21) and an NPN transistor (22) are integrated is provided.

【0007】本発明によれば、第1のエピタキシャル層
(24)と第2のエピタキシャル層(25)との接合に
よってホトダイオード(21)を形成できる。第1のエ
ピタキシャル層(24)をノンドープで積層したので、
空乏層は第1のエピタキシャル層(24)の膜厚の分だ
け極めて厚く拡大できる。従ってホトダイオードの容量
を低減できる他、空乏層での光吸収率を増大し、空乏層
外生成キャリアの発生を抑制できる。
According to the present invention, the photodiode (21) can be formed by the junction of the first epitaxial layer (24) and the second epitaxial layer (25). Since the first epitaxial layer (24) is laminated without doping,
The depletion layer can be extremely thickened by the thickness of the first epitaxial layer (24). Therefore, the capacity of the photodiode can be reduced, the light absorption rate in the depletion layer can be increased, and the generation of carriers generated outside the depletion layer can be suppressed.

【0008】[0008]

【発明の実施の形態】以下に本発明の一発明の実施の形
態を図面を参照しながら詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below in detail with reference to the drawings.

【0009】図1はホトダイオード(21)とNPNト
ランジスタ(22)とを組み込んだICの断面図であ
る。同図において、(23)はP型の単結晶シリコン半
導体基板、(24)は基板(23)上に気相成長法によ
りノンドープで積層した厚さ15〜20μの第1のエピ
タキシャル層、(25)は第1のエピタキシャル層(2
4)上に気相成長法によりリン(P)ドープで積層した
厚さ4〜6μの第2のエピタキシャル層である。基板
(23)は一般的なバイポーラICのものより不純物濃
度が低い40〜60Ω・cmの比抵抗のものを用い、第
1のエピタキシャル層(24)はノンドープで積層する
ことにより、積層時で1000Ω・cm以上、拡散領域
を形成するための熱処理を与えた後の完成時で200〜
1500Ω・cmの比抵抗を有する。第2のエピタキシ
ャル層(25)は、リン(P)を10の15乗〜10の
16乗cm-3程ドープすることにより、0.5〜3.0
Ω・cmの比抵抗を有する。
FIG. 1 is a sectional view of an IC incorporating a photodiode (21) and an NPN transistor (22). In the same figure, (23) is a P-type single crystal silicon semiconductor substrate, (24) is a first epitaxial layer having a thickness of 15 to 20 μ and non-doped on the substrate (23) by a vapor phase growth method, (25) ) Is the first epitaxial layer (2
4) A second epitaxial layer having a thickness of 4 to 6 μm, which is stacked on the substrate by phosphorus (P) doping by a vapor phase growth method. The substrate (23) has a specific resistance of 40 to 60 Ω · cm, which has a lower impurity concentration than that of a general bipolar IC, and the first epitaxial layer (24) is non-doped so as to be 1000 Ω at the time of lamination. · 200 cm or more at the time of completion after heat treatment for forming a diffusion region
It has a specific resistance of 1500 Ω · cm. The second epitaxial layer (25) is doped with phosphorus (P) at a concentration of 10 @ 15 to 10 @ 16 cm @ -3 to form 0.5 to 3.0.
It has a specific resistance of Ω · cm.

【0010】第1と第2のエピタキシャル層(24)
(25)は、両者を完全に貫通するP+型分離領域(2
6)によってホトダイオード(21)形成部分とNPN
トランジスタ(22)形成部分とに電気的に分離され
る。この分離領域(26)は、基板(23)表面から上
下方向に拡散した第1の分離領域(27)と、第1と第
2のエピタキシャル層(24)(25)の境界から上下
方向に拡散した第2の分離領域(28)と、第2のエピ
タキシャル層(25)表面から形成した第3の分離領域
(29)から成り、3者が連結することで第1と第2の
エピタキシャル層(24)(25)を島状に分離する。
First and second epitaxial layers (24)
(25) is a P + type isolation region (2
6) By the photodiode (21) forming part and NPN
It is electrically separated into a transistor (22) forming portion. The isolation region (26) diffuses vertically from the boundary between the first and second epitaxial layers (24) and (25) and the first isolation region (27) diffused vertically from the surface of the substrate (23). The second isolation region (28) and the third isolation region (29) formed from the surface of the second epitaxial layer (25) are connected to each other so that the first and second epitaxial layers ( 24) (25) is separated into islands.

【0011】ホトダイオード(21)部の第2のエピタ
キシャル層(25)表面には、ホトダイオード(21)
のカソード取出しとなるN+型拡散領域(30)を略全
面に形成する。第2のエピタキシャル層(25)の表面
は酸化膜(31)で覆われ、酸化膜(31)を部分的に
開孔したコンタクトホールを介してカソード電極(3
2)がN+型拡散領域(30)にコンタクトする。ま
た、分離領域(26)をホトダイオード(21)のアノ
ード側低抵抗取出し領域として、アノード電極(33)
が分離領域(26)の表面にコンタクトする。
The photodiode (21) is formed on the surface of the second epitaxial layer (25) of the photodiode (21).
An N + type diffusion region (30) for taking out the cathode of is formed on substantially the entire surface. The surface of the second epitaxial layer (25) is covered with an oxide film (31), and the cathode electrode (3) is formed through a contact hole partially opened in the oxide film (31).
2) contacts the N + type diffusion region (30). Further, the isolation region (26) is used as an anode side low resistance extraction region of the photodiode (21), and the anode electrode (33) is formed.
Contact the surface of the isolation region (26).

【0012】NPNトランジスタ(22)部の第1と第
2のエピタキシャル層(24)(25)の境界部には、
N+型の埋め込み層(34)が埋め込まれている。埋め
込み層(34)上方の第2のエピタキシャル層(25)
表面には、NPNトランジスタ(22)のP型のベース
領域(35)、N+型のエミッタ領域(36)、および
N+型のコレクタコンタクト領域(37)を形成する。
At the boundary between the first and second epitaxial layers (24) and (25) of the NPN transistor (22),
An N + type buried layer (34) is buried. Second epitaxial layer (25) above buried layer (34)
A P type base region (35), an N + type emitter region (36), and an N + type collector contact region (37) of the NPN transistor (22) are formed on the surface.

【0013】各拡散領域上にはAl電極(38)がコン
タクトし、酸化膜(31)上を延在するAl配線が各素
子を連結することにより、ホトダイオード(21)が光
信号入力部を、NPNトランジスタ(22)が他の素子
と共に信号処理回路を構成する。
An Al electrode (38) is in contact with each diffusion region, and an Al wiring extending on the oxide film (31) connects each element, so that the photodiode (21) serves as an optical signal input portion. The NPN transistor (22) constitutes a signal processing circuit together with other elements.

【0014】次にホトダイオード(21)の作用を説明
する。
Next, the operation of the photodiode (21) will be described.

【0015】ホトダイオード(21)は、カソード電極
(32)に+5Vの如きVCC電位を、アノード電極(3
3)にGND電位を印加した逆バイアス状態で動作させ
る。このような逆バイアスを与えると、ホトダイオード
(21)の第1と第2のエピタキシャル層(24)(2
5)の境界から空乏層が拡がり、第1のエピタキシャル
層(24)が高比抵抗層であることから特に第1のエピ
タキシャル層(24)中に大きく拡がる。その空乏層は
基板(23)に達するまで容易に拡がり、厚さ20〜2
5μの極めて厚い空乏層を得ることができる。そのた
め、ホトダイオード(21)の接合容量を低減し、高速
応答を可能にする。
The photodiode (21) applies a Vcc potential such as +5 V to the cathode electrode (32) and the anode electrode (3).
3) The device is operated in a reverse bias state in which a GND potential is applied. When such a reverse bias is applied, the first and second epitaxial layers (24) (2) of the photodiode (21) are
The depletion layer extends from the boundary of 5), and particularly greatly expands in the first epitaxial layer (24) since the first epitaxial layer (24) is a high resistivity layer. The depletion layer easily spreads to the substrate (23) and has a thickness of 20 to 2 mm.
An extremely thick depletion layer of 5 μ can be obtained. Therefore, the junction capacitance of the photodiode (21) is reduced and high speed response is enabled.

【0016】尚、本願においても、各拡散領域の熱処理
によって基板(23)中の不純物(ボロン)が第1のエ
ピタキシャル層(24)中に拡散されてP型のオートド
ープ層を形成する。しかしながら、ノンドープ層に重畳
するので不純物濃度はそれ程高くならずに済み、基板
(23)として40〜60Ω・cmの比較的低不純物濃
度のものを用いるとこの効果が倍増される。そのため、
熱拡散によるオートドープ層は空乏層の拡がりを阻害せ
ず、この点でも厚い空乏層を得ることができる。
In the present invention, the impurity (boron) in the substrate (23) is diffused into the first epitaxial layer (24) by the heat treatment of each diffusion region to form a P-type auto-doped layer. However, since the impurity concentration is not so high because it is superimposed on the non-doped layer, the effect is doubled when a substrate (23) having a relatively low impurity concentration of 40 to 60 Ω · cm is used. for that reason,
The auto-doped layer by thermal diffusion does not inhibit the expansion of the depletion layer, and a thick depletion layer can be obtained also in this regard.

【0017】さらに、第1のエピタキシャル層(24)
をノンドープで積層すると、エピタキシャル成長工程
中、エピタキシャル層は基板(23)や第1の分離領域
(27)から飛散したボロン(B)がシリコン原子と再
結合して堆積したり、外界からの予期せぬ不純物(主と
してボロン)の侵入によって、イントリシック層に極め
て近いP型層となり得る。しかしながら、N型反転する
ことはまずあり得ないので、N型の第2のエピタキシャ
ル層(25)を形成することにより空乏層形成に適した
PIN接合又はPN接合を容易に形成できる。
Further, a first epitaxial layer (24)
When non-doped is deposited, during the epitaxial growth process, the epitaxial layer is likely to have boron (B) scattered from the substrate (23) or the first isolation region (27) recombined with silicon atoms and deposited, or to be expected from the outside. A non-impurity (mainly boron) intrusion can result in a P-type layer very close to the intrinsic layer. However, since N-type inversion is unlikely, it is possible to easily form a PIN junction or a PN junction suitable for forming a depletion layer by forming the N-type second epitaxial layer (25).

【0018】また、第1のエピタキシャル層(24)の
厚み以上の厚い空乏層が得られるので、入射光の吸収効
率が高く、その分だけホトダイオード(21)の深部で
発生するキャリア(空乏層外生成キャリア)の割合も減
少し、ホトダイオード(21)の高速化が図れる。
Further, since a depletion layer thicker than the thickness of the first epitaxial layer (24) can be obtained, the absorption efficiency of incident light is high, and carriers (outside the depletion layer) generated in the deep portion of the photodiode (21) are correspondingly high. The ratio of generated carriers also decreases, and the photodiode (21) can be sped up.

【0019】また、光入射によって発生したキャリア
は、アノード側では低抵抗の分離領域(26)を介して
アノード電極(33)に達するので、ホトダイオード
(21)の直列抵抗を小さくできる。カソード側は全面
を覆うように形成したN+型拡散領域(30)で回収す
るので、直列抵抗を小さくできる。
Further, the carriers generated by the incident light reach the anode electrode (33) through the low resistance isolation region (26) on the anode side, so that the series resistance of the photodiode (21) can be reduced. Since the cathode side is recovered by the N + type diffusion region (30) formed so as to cover the entire surface, the series resistance can be reduced.

【0020】図1の構造は以下の製造方法によって達成
することができる。先ずP型基板(23)の表面を熱酸
化して酸化膜を形成し、酸化膜をホトエッチングして選
択マスクとする。そして基板(23)表面に分離領域
(26)の第1の分離領域(27)を形成するボロン
(B)を拡散する(図2)。
The structure shown in FIG. 1 can be achieved by the following manufacturing method. First, the surface of the P-type substrate (23) is thermally oxidized to form an oxide film, and the oxide film is photo-etched to form a selection mask. Then, boron (B) forming the first isolation region (27) of the isolation region (26) is diffused on the surface of the substrate (23) (FIG. 2).

【0021】次いで選択マスクとして用いた酸化膜を全
て除去した後、基板(23)をエピタキシャル成長装置
のサセプタ上に配置し、ランプ加熱によって基板(2
3)に1140℃程度の高温を与えると共に反応管内に
SiH2Cl2ガスとH2ガスを導入することにより、ノ
ンドープの第1のエピタキシャル層(24)を15〜2
0μ成長させる。この様にノンドープで成長させると、
全工程が終了した完成時で200〜1500Ω・cmの
高比抵抗層に形成できる(図3)。
Next, after removing all the oxide film used as the selection mask, the substrate (23) is placed on the susceptor of the epitaxial growth apparatus, and the substrate (2) is heated by a lamp.
By applying a high temperature of about 1140 ° C. to 3) and introducing SiH 2 Cl 2 gas and H 2 gas into the reaction tube, the non-doped first epitaxial layer (24) is formed into 15 to 2 parts.
Grow 0μ. When grown non-doped in this way,
Upon completion of the entire process, a high resistivity layer of 200 to 1500 Ω · cm can be formed (FIG. 3).

【0022】次いで第1のエピタキシャル層(24)表
面を熱酸化して選択マスクを形成し、NPNトランジス
タ(22)のN+型埋め込み層(34)を形成するアン
チモンを拡散する。この熱処理で第1の分離領域(2
7)も少し拡散される。
Next, the surface of the first epitaxial layer (24) is thermally oxidized to form a selective mask, and antimony forming the N + type buried layer (34) of the NPN transistor (22) is diffused. By this heat treatment, the first separation region (2
7) is also diffused a little.

【0023】次いで選択マスクを変更し、分離領域(2
6)の第2の分離領域(28)を形成するボロン(B)
を拡散する。そして酸化膜付けを行いながら基板(2
3)全体に熱処理を与え、第1と第2の分離領域(2
7)(28)を拡散することにより両者を連結する。本
工程で第1の分離領域(27)は8〜10μ、第2の分
離領域(28)は6〜8μ拡散される。(図4)その
後、酸化膜を除去して第1のエピタキシャル層(24)
の上に膜厚4〜6μのリンドープの第2のエピタキシャ
ル層(25)を形成する(図5)。
Next, the selection mask is changed so that the separation region (2
6) Boron (B) forming the second isolation region (28)
To spread. Then, the substrate (2)
3) A heat treatment is applied to the whole, and the first and second separation regions (2
7) Connect both by diffusing (28). In this step, the first separation region (27) is diffused by 8 to 10 μm, and the second separation region (28) is diffused by 6 to 8 μm. (FIG. 4) Thereafter, the oxide film is removed to form a first epitaxial layer (24).
Then, a phosphorus-doped second epitaxial layer (25) having a thickness of 4 to 6 μm is formed thereon (FIG. 5).

【0024】次いで第2のエピタキシャル層(25)表
面を熱酸化して選択マスクを形成し、分離領域(26)
の第3の分離領域(29)を形成するボロン(B)を拡
散し、熱処理を加えて第2と第3の分離領域(28)
(29)を連結する。この工程で第2の分離領域(2
8)は上方向へ4〜5μ、第3の分離領域(29)は1
〜3μ拡散される(図6)。
Next, the surface of the second epitaxial layer (25) is thermally oxidized to form a selective mask, and the isolation region (26) is formed.
The boron (B) forming the third isolation region (29) is diffused, and heat treatment is applied to the second and third isolation regions (28).
(29) is connected. In this step, the second separation region (2
8) is 4-5 μ upward, and the third separation region (29) is 1 μm.
33μ is diffused (FIG. 6).

【0025】次いでベース拡散を行ってNPNトランジ
スタ(22)のベース領域(35)を形成し、さらにエ
ミッタ拡散を行ってNPNトランジスタ(22)のエミ
ッタ領域(36)とコレクタコンタクト領域(37)、
およびホトダイオード(21)のN+型拡散領域(3
0)を形成する(図7)。尚、第3の分離領域(29)
は上記ベース拡散で形成することも可能である。
Next, base diffusion is performed to form a base region (35) of the NPN transistor (22), and further emitter diffusion is performed to perform emitter diffusion (36) and collector contact region (37) of the NPN transistor (22).
And the N + type diffusion region (3 of the photodiode (21)
0) is formed (FIG. 7). Incidentally, the third separation region (29)
Can be formed by the base diffusion described above.

【0026】その後、Alの堆積とホトエッチングによ
り各種電極配線を形成することによって、図1の構造を
達成できる。
Thereafter, various electrode wirings are formed by depositing Al and photo-etching, whereby the structure shown in FIG. 1 can be achieved.

【0027】[0027]

【発明の効果】以上に説明した通り、本発明によれば、
ノンドープの第1のエピタキシャル層(24)を積層し
たので、空乏層を第1のエピタキシャル層(24)中に
極めて厚く拡げることができる。そのため接合容量を小
さく、光吸収率を向上して空乏層外生成キャリアの発生
を抑えることができるので、応答速度が極めて速いホト
ダイオード(21)を提供できる利点を有する。
As described above, according to the present invention,
Since the non-doped first epitaxial layer (24) is laminated, the depletion layer can be extremely thickly spread in the first epitaxial layer (24). Therefore, the junction capacitance can be reduced, the light absorption rate can be improved, and the generation of carriers generated outside the depletion layer can be suppressed, so that the photodiode (21) having an extremely fast response speed can be provided.

【0028】さらに、高濃度低抵抗の分離領域(26)
が基板(23)にまで到達しているので、ホトダイオー
ド(21)の直列抵抗を著しく低減できる他、分離領域
(26)がホトダイオード(21)とNPNトランジス
タ(22)とを完全に分離しているので、寄生効果等を
防止できる利点を有する。
Further, a high concentration and low resistance isolation region (26)
Has reached the substrate (23), the series resistance of the photodiode (21) can be significantly reduced, and the isolation region (26) completely isolates the photodiode (21) and the NPN transistor (22). Therefore, there is an advantage that parasitic effects and the like can be prevented.

【0029】さらに、ノンドープで積層することによ
り、不純物濃度の制御が不要であるので、高比抵抗層が
容易に得られる利点を有する他、エピタキシャル成長装
置を多量のボロン(B)で汚染しないので、装置の保守
が容易である、他機種とのラインの共用化ができるとい
う利点を有する。
Furthermore, by stacking non-doped layers, it is not necessary to control the impurity concentration, so that a high resistivity layer can be easily obtained. In addition, the epitaxial growth apparatus is not contaminated with a large amount of boron (B). It has the advantages that the maintenance of the device is easy and the line can be shared with other models.

【0030】さらに、膜厚の厚い第1のエピタキシャル
層(24)を第1と第2の分離領域(27)(28)で
分離するので、第2の分離領域(28)を浅くできその
分だけ横方向拡散も少なくて済む。そのため、第2の分
離領域(28)とN+埋め込み層(34)との耐圧が大
きくとれ、NPNトランジスタ(22)の微細化にも寄
与できる利点を有する。
Further, since the first epitaxial layer (24) having a large thickness is separated by the first and second separation regions (27) and (28), the second separation region (28) can be made shallower and the second separation region (28) can be made shallower. Only lateral diffusion is reduced. Therefore, the breakdown voltage between the second isolation region (28) and the N + buried layer (34) can be made large, and there is an advantage that it can contribute to miniaturization of the NPN transistor (22).

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の光半導体装置を説明するための断面図
である。
FIG. 1 is a cross-sectional view illustrating an optical semiconductor device of the present invention.

【図2】図1の製造方法を説明する第1の図面である。FIG. 2 is a first drawing for explaining the manufacturing method of FIG. 1;

【図3】図1の製造方法を説明する第2の図面である。FIG. 3 is a second drawing illustrating the manufacturing method of FIG. 1;

【図4】図1の製造方法を説明する第3の図面である。FIG. 4 is a third drawing illustrating the manufacturing method of FIG. 1;

【図5】図1の製造方法を説明する第4の図面である。FIG. 5 is a fourth drawing illustrating the manufacturing method of FIG. 1;

【図6】図1の製造方法を説明する第5の図面である。FIG. 6 is a fifth drawing for explaining the manufacturing method of FIG. 1;

【図7】図1の製造方法を説明する第6の図面である。FIG. 7 is a sixth drawing illustrating the manufacturing method of FIG. 1;

【図8】従来例を示す断面図である。FIG. 8 is a sectional view showing a conventional example.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 一導電型の半導体基板と、 前記半導体基板の表面にノンドープで積層した第1のエ
ピタキシャル層と、 前記第1のエピタキシャル層の表面に形成した逆導電型
の第2のエピタキシャル層と、 前記第1と第2のエピタキシャル層を貫通して前記第1
と第2のエピタキシャル層を複数の島領域に形成する一
導電型の分離領域と、 前記分離領域の一部を形成し、前記基板の表面から上下
方向に拡散し、上方向には前記第1のエピタキシャル層
の途中まで拡散した第1の分離領域と、 前記分離領域の一部を形成し、前記第1のエピタキシャ
ル層の表面から上下方向に拡散した第2の分離領域と、 前記分離領域の一部を形成し、前記第2のエピタキシャ
ル層の表面から前記第2のエピタキシャル層の途中まで
拡散した第3の分離領域と、 第1の島領域の表面に形成した逆導電型の拡散領域にコ
ンタクトするホトダイオードの一方の電極と、 前記分離領域の表面にコンタクトするホトダイオードの
他方の電極と、 第2の島領域の前記第1のエピタキシャル層の表面に形
成した逆導電型の埋め込み層と、 前記第2の島領域の表面に形成した一導電型のベース領
域および逆導電型のエミッタ領域とを具備することを特
徴とする光半導体装置。
1. A semiconductor substrate of one conductivity type, a first epitaxial layer which is non-doped on the surface of the semiconductor substrate, and a second epitaxial layer of opposite conductivity type formed on the surface of the first epitaxial layer. And penetrating the first and second epitaxial layers to form the first
And an isolation region of one conductivity type that forms a second epitaxial layer in a plurality of island regions, and a part of the isolation region is formed, diffuses vertically from the surface of the substrate, and upwards from the first region. A first isolation region diffused up to the middle of the epitaxial layer; a second isolation region that forms a part of the isolation region and diffuses vertically from the surface of the first epitaxial layer; A third isolation region, which is partially formed and diffused from the surface of the second epitaxial layer to the middle of the second epitaxial layer, and a diffusion region of opposite conductivity type formed on the surface of the first island region. One electrode of the contacting photodiode, the other electrode of the contacting photodiode on the surface of the isolation region, and a buried of the opposite conductivity type formed on the surface of the first epitaxial layer in the second island region. When the optical semiconductor device characterized by comprising a second island region of one conductivity type formed on the surface of the base region and the opposite conductivity type emitter region.
【請求項2】 前記第1のエピタキシャル層は比抵抗が
200〜1500Ω・cmであることを特徴とする請求
項第1項記載の光半導体装置。
2. The optical semiconductor device according to claim 1, wherein the first epitaxial layer has a specific resistance of 200 to 1500 Ω · cm.
【請求項3】 一導電型の半導体基板を準備する工程
と、 前記半導体基板の表面に選択的に一導電型の不純物を拡
散して第1の分離領域を形成する工程と、 前記一導電型の半導体基板の上に第1のエピタキシャル
層をほぼノンドープの状態で形成する工程と、 前記第1のエピタキシャル層の表面に一導電型の第2の
分離領域を形成し、前記第1の分離領域と連結する工程
と、 前記第1のエピタキシャル層の上に第2のエピタキシャ
ル層を逆導電型不純物をドープして形成する工程と、 前記第1のエピタキシャル層表面に一導電型の第2の分
離領域を形成する工程と、 前記第1のエピタキシャル層表面に一導電型の第3の分
離領域を形成し、前記第1、第2、及び第3の分離領域
を連結して前記第1と第2のエピタキシャル層を第1と
第2の島領域に分離する工程と、 前記第2の島領域の表面に一導電型のベース領域を形成
する工程と、 前記ベース領域の表面に逆導電型のエミッタ領域を形成
し、前記第1の島領域には逆導電型の拡散領域を形成す
る工程と、 前記分離領域の表面にホトダイオードの一方の電極を、
前記逆導電型の拡散領域の表面に前記ホトダイオードの
他方の電極を形成する工程と、を具備することを特徴と
する光半導体装置の製造方法。
3. A step of preparing a semiconductor substrate of one conductivity type; a step of selectively diffusing impurities of one conductivity type on a surface of the semiconductor substrate to form a first isolation region; Forming a first epitaxial layer on the semiconductor substrate in a substantially non-doped state, forming a second isolation region of one conductivity type on the surface of the first epitaxial layer, and forming the first isolation region A step of forming a second epitaxial layer on the first epitaxial layer by doping impurities of a reverse conductivity type, and a second separation of one conductivity type on the surface of the first epitaxial layer. Forming a region, forming a third isolation region of one conductivity type on the surface of the first epitaxial layer, connecting the first, second, and third isolation regions to form the first and second regions. The two epitaxial layers to the first and second Separating into island regions; forming a base region of one conductivity type on the surface of the second island region; forming an emitter region of opposite conductivity type on the surface of the base region; Forming a diffusion region of opposite conductivity type in the region, and one electrode of the photodiode on the surface of the isolation region,
And a step of forming the other electrode of the photodiode on the surface of the diffusion region of the opposite conductivity type.
JP8210192A 1996-08-08 1996-08-08 Optical semiconductor device and its manufacturing method Expired - Lifetime JP2940818B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8210192A JP2940818B2 (en) 1996-08-08 1996-08-08 Optical semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8210192A JP2940818B2 (en) 1996-08-08 1996-08-08 Optical semiconductor device and its manufacturing method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP3028623A Division JP2620655B2 (en) 1991-02-22 1991-02-22 Optical semiconductor device

Publications (2)

Publication Number Publication Date
JPH0918050A true JPH0918050A (en) 1997-01-17
JP2940818B2 JP2940818B2 (en) 1999-08-25

Family

ID=16585317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8210192A Expired - Lifetime JP2940818B2 (en) 1996-08-08 1996-08-08 Optical semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2940818B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6692982B2 (en) 2002-01-31 2004-02-17 Sanyo Electric Co., Ltd. Optical semiconductor integrated circuit device and manufacturing method for the same
JP2007300124A (en) * 2007-05-01 2007-11-15 Sony Corp Semiconductor device and manufacturing method thereof
KR100803502B1 (en) * 2002-01-08 2008-02-14 매그나칩 반도체 유한회사 Test pattern of image sensor for measuring the sheet resistance and fabricating method of the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803502B1 (en) * 2002-01-08 2008-02-14 매그나칩 반도체 유한회사 Test pattern of image sensor for measuring the sheet resistance and fabricating method of the same
US6692982B2 (en) 2002-01-31 2004-02-17 Sanyo Electric Co., Ltd. Optical semiconductor integrated circuit device and manufacturing method for the same
JP2007300124A (en) * 2007-05-01 2007-11-15 Sony Corp Semiconductor device and manufacturing method thereof
JP4582111B2 (en) * 2007-05-01 2010-11-17 ソニー株式会社 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2940818B2 (en) 1999-08-25

Similar Documents

Publication Publication Date Title
JP2557750B2 (en) Optical semiconductor device
JP2793085B2 (en) Optical semiconductor device and its manufacturing method
JP2557745B2 (en) Optical semiconductor device
JP2003224253A (en) Optical semiconductor integrated circuit device and its manufacturing method
JPH04271172A (en) Optical semiconductor device
JP2620655B2 (en) Optical semiconductor device
JP2940818B2 (en) Optical semiconductor device and its manufacturing method
JPH1168146A (en) Semiconductor device having light-receiving element and its manufacture
JP2657120B2 (en) Optical semiconductor device
JP4043246B2 (en) Optical semiconductor integrated circuit device
JP2584360B2 (en) Optical semiconductor device
JPH09148617A (en) Optical semiconductor device
JP2584353B2 (en) Optical semiconductor device
JP2657119B2 (en) Optical semiconductor device
JP2557744B2 (en) Optical semiconductor device
JP4162412B2 (en) Optical semiconductor integrated circuit device
JPH04151874A (en) Semiconductor device
JP2003258219A (en) Method for manufacturing optical semiconductor integrated circuit device
JP2557743B2 (en) Method for manufacturing optical semiconductor device
JP3197592B2 (en) Method for manufacturing semiconductor device
JP3553715B2 (en) Optical semiconductor device
JP2002083877A (en) Semiconductor integrated circuit device and production method therefor
JPS62216356A (en) Manufacture of semiconductor integrated circuit
JPH01205565A (en) Optical semiconductor device and its manufacture
JPH03145771A (en) Semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 12