JPH09172179A - Fabrication of semiconductor device - Google Patents

Fabrication of semiconductor device

Info

Publication number
JPH09172179A
JPH09172179A JP33240295A JP33240295A JPH09172179A JP H09172179 A JPH09172179 A JP H09172179A JP 33240295 A JP33240295 A JP 33240295A JP 33240295 A JP33240295 A JP 33240295A JP H09172179 A JPH09172179 A JP H09172179A
Authority
JP
Japan
Prior art keywords
thin film
film
semiconductor thin
silicon thin
specific heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP33240295A
Other languages
Japanese (ja)
Inventor
Hisafumi Saito
尚史 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP33240295A priority Critical patent/JPH09172179A/en
Publication of JPH09172179A publication Critical patent/JPH09172179A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a thin film transistor(TFT) which is high in electric field mobility and low in a leak current in its OFF mode, by selectively forming out an insulating substrate crystalline grains having large crystal boundaries with much less grain boundary. SOLUTION: Deposited on an insulating substrate 1 is an amorphous silicon thin film 3a, on which a film 4, which is smaller in specific heat than the amorphous silicon thin film, is selectively formed so that channel formation zones of a channel region 6 are exposed on the thin film 3a. Thereafter, the substrate is subjected to an irradiation of laser light 5 from its rear side to crystallize the amorphous silicon thin film 3a. A crystalline silicon thin film 3 is subjected to an etching process with use of the film 4 having a small specific heat as a mask to cause the channel region 6 to be formed as a thin film. The film 4 having the small specific heat is made of preferably heat resistive Cr, Ta, Ti, Nb, Ni, Mo or W, or an alloy thereof or silicide thereof. These materials have selectivities for etching of the crystalline silicon thin film.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、絶縁性基板上に、
結晶性半導体薄膜からなる活性領域を有する半導体装置
を複数形成する半導体装置の製造方法に関し、特に、ア
クティブマトリクス型液晶表示装置等に使用される多結
晶シリコン薄膜トランジスタの製造等に利用することが
できる半導体装置の製造方法に関する。
[0001] The present invention relates to an insulating substrate,
TECHNICAL FIELD The present invention relates to a method for manufacturing a semiconductor device in which a plurality of semiconductor devices having an active region made of a crystalline semiconductor thin film are formed, and in particular, a semiconductor that can be used for manufacturing a polycrystalline silicon thin film transistor used in an active matrix liquid crystal display device or the like. The present invention relates to a method of manufacturing a device.

【0002】[0002]

【従来の技術】近年、薄型で軽量、かつ、低消費電力と
いう利点を有するディスプレイとして、アクティブマト
リクス型液晶表示装置が注目を集めている。その中で
も、大面積化、高解像度化および低コスト化等の要求か
ら、安価な低融点ガラス基板上に液晶駆動素子として多
結晶シリコン薄膜トランジスタ(以下、TFTと称す
る)を形成する技術に大きな期待が寄せられている。
2. Description of the Related Art In recent years, an active matrix type liquid crystal display device has been attracting attention as a display having advantages of thinness, light weight and low power consumption. Among them, there is great expectation for a technique of forming a polycrystalline silicon thin film transistor (hereinafter referred to as a TFT) as a liquid crystal driving element on an inexpensive low melting point glass substrate due to demands for large area, high resolution, low cost, and the like. It is sent.

【0003】TFTの活性領域に多結晶シリコン薄膜を
用いた多結晶シリコンTFTは、高い電界効果移動度を
有するため、液晶表示装置の高解像度化実現のために広
く検討されている。この多結晶シリコン薄膜を低融点ガ
ラス基板上に600℃程度の低温で作製する技術として
は、基板上に非晶質シリコン薄膜を堆積した後、600
℃程度の温度で数時間〜数十時間熱処理して結晶化させ
る固相成長法が知られている。また、特開平6−349
97号公報、特開平6−69128号公報あるいは特開
平6−140321号公報に開示されているように、基
板上に非晶質シリコン薄膜を堆積した後、レーザー光等
を照射してその部分の非晶質シリコン膜を瞬時に溶融さ
せることにより、再結晶化させるレーザー結晶化法等も
提案されている。
A polycrystalline silicon TFT using a polycrystalline silicon thin film in the active region of the TFT has a high electric field effect mobility, and thus has been widely studied to realize a high resolution liquid crystal display device. As a technique for producing this polycrystalline silicon thin film on a low melting point glass substrate at a low temperature of about 600 ° C., after depositing an amorphous silicon thin film on the substrate, 600
A solid phase growth method is known in which heat treatment is performed for several hours to several tens of hours at a temperature of about ° C to crystallize. In addition, JP-A-6-349
As disclosed in Japanese Unexamined Patent Publication No. 97, Japanese Unexamined Patent Publication No. 6-69128 or Japanese Unexamined Patent Publication No. 6-140321, after depositing an amorphous silicon thin film on a substrate, laser light or the like is irradiated to expose the portion. A laser crystallization method or the like has also been proposed in which an amorphous silicon film is instantly melted and recrystallized.

【0004】これらの方法により得られた多結晶シリコ
ン薄膜を活性領域として用いたTFTは、高い電界効果
移動度を有する反面、オフ時のリーク電流が大きいとい
う問題点がある。そのため、特公平6−69094号公
報に開示されているように、TFTの活性領域が設けら
れる多結晶シリコン薄膜全体の膜厚を薄膜化する方法
や、特公平5−34837号公報あるいは特開平6−1
63900号公報に開示されているように、チャネル領
域の膜厚を他の部分よりも薄膜化する方法が提案されて
いる。
The TFT using the polycrystalline silicon thin film obtained by these methods as an active region has a high field effect mobility, but has a problem that a large leak current is generated when it is turned off. Therefore, as disclosed in Japanese Patent Publication No. 6-69094, a method of reducing the thickness of the entire polycrystalline silicon thin film in which an active region of a TFT is provided, Japanese Patent Publication No. 5-34837 or Japanese Patent Laid-Open No. 6-34837. -1
As disclosed in Japanese Unexamined Patent Publication No. 63900, there is proposed a method of making the film thickness of the channel region thinner than that of other portions.

【0005】[0005]

【発明が解決しようとする課題】高い電界効果移動度を
有する多結晶シリコン薄膜を活性領域として用いた多結
晶シリコンTFTを作製する際、以下のような課題があ
る。第1の課題は、絶縁性基板の全面に渡って均一な大
粒径の多結晶シリコン薄膜を低温で形成することであ
る。第2の課題は、その多結晶シリコン薄膜を活性領域
に用いて製造したTFTのオフ時のリーク電流を低減す
ることである。その理由は、以下の通りである。
When manufacturing a polycrystalline silicon TFT using a polycrystalline silicon thin film having a high field effect mobility as an active region, there are the following problems. A first problem is to form a polycrystalline silicon thin film having a large grain size and uniform over the entire surface of the insulating substrate at a low temperature. The second problem is to reduce the leak current when the TFT manufactured using the polycrystalline silicon thin film is turned off. The reason is as follows.

【0006】多結晶シリコン薄膜は、ある大きさの分布
を持ったシリコンの単結晶粒が集合したものであり、そ
の単結晶粒同士が接する部分に結晶粒界が形成される。
多結晶シリコン薄膜の電気的特性は、その結晶粒径およ
び結晶粒界の格子欠陥密度によって左右される。このた
め、半導体装置を製造する場合には、単結晶粒あるいは
可能な限り結晶粒界の少ない大粒径の結晶粒により活性
領域を構成することが望ましい。特に、活性領域中に結
晶粒界が多数存在すると、結晶粒界に沿ってリーク電流
が流れることになり、TFTの特性を著しく損なうので
望ましくない。
The polycrystalline silicon thin film is an aggregate of silicon single crystal grains having a certain size distribution, and a crystal grain boundary is formed at a portion where the single crystal grains are in contact with each other.
The electrical characteristics of a polycrystalline silicon thin film depend on the crystal grain size and the lattice defect density of crystal grain boundaries. Therefore, in the case of manufacturing a semiconductor device, it is desirable that the active region is constituted by a single crystal grain or a crystal grain having a large grain size with few crystal grain boundaries as much as possible. In particular, if a large number of crystal grain boundaries exist in the active region, a leak current will flow along the crystal grain boundaries and the characteristics of the TFT will be significantly impaired, which is not desirable.

【0007】上記2つの課題の内、前者の絶縁性基板の
全面に渡って均一な大粒径の多結晶シリコン薄膜を低温
で形成する第1の課題を解消する方法は、主として前述
した固相成長法とレーザー結晶化法とに大別される。
Of the above two problems, the first method of forming a polycrystalline silicon thin film having a uniform large grain size over the entire surface of the insulating substrate at a low temperature is mainly achieved by the solid phase described above. It is roughly divided into a growth method and a laser crystallization method.

【0008】固相成長法は、絶縁性基板上に非晶質シリ
コン薄膜を堆積し、600℃程度の低温熱処理により多
結晶化させる方法であるが、その結晶化に数時間〜数十
時間という長時間を要するため、製造工程におけるスル
ープットが極めて悪いという問題点がある。また、得ら
れた多結晶シリコン薄膜の電界効果移動度が小さいとい
う問題点もある。一方、レーザー結晶化法は、絶縁性基
板上に非晶質シリコン薄膜を堆積し、レーザー光等を照
射してその部分の非晶質シリコン膜を瞬時に溶融、再結
晶化させることにより多結晶化させる方法であり、結晶
化を短時間で行える。また、得られた多結晶シリコン薄
膜は高い電界効果移動度を有する。このため、現在で
は、多数の研究機関でレーザー結晶化法の実用化に向け
た活発な研究開発が行われている。
The solid phase growth method is a method in which an amorphous silicon thin film is deposited on an insulating substrate and polycrystallized by low temperature heat treatment at about 600 ° C., but it takes several hours to several tens of hours for crystallization. Since it takes a long time, there is a problem that the throughput in the manufacturing process is extremely poor. There is also a problem that the field effect mobility of the obtained polycrystalline silicon thin film is small. On the other hand, the laser crystallization method is a method of depositing an amorphous silicon thin film on an insulating substrate and irradiating a laser beam or the like to instantly melt and recrystallize the amorphous silicon film to form a polycrystalline film. It is a method of crystallization, and crystallization can be performed in a short time. Further, the obtained polycrystalline silicon thin film has high field effect mobility. For this reason, many research institutions are currently conducting active research and development toward the practical use of the laser crystallization method.

【0009】しかし、上記レーザー結晶化法では、以下
のような問題がある。結晶化に用いられるレーザー光
は、図9(a)および(b)に示すように、中心部が強
く、周辺部に向かうにつれて弱くなるという強度分布を
有している。この強度分布は、図9(b)に破線で示す
ように、照射されるレーザー光のビームスポットの径あ
るいは幅が小さくなるとより顕著となる傾向にある。従
って、レーザー光が照射された領域の非晶質シリコン薄
膜には、レーザー光の強度分布に対応して、中心部が最
も高温となり、周辺部に向かうに従って温度が低下する
という温度分布が生じる。このため、レーザー光が照射
された領域の非晶質シリコン薄膜中に不均一な結晶核の
発生が生じ、その結晶核から不規則に結晶粒が成長す
る。その結果、大粒径の結晶粒や小粒径の結晶粒が混在
して成長することになり、基板全面に渡って均一な結晶
粒を得ることが困難である。
However, the above laser crystallization method has the following problems. As shown in FIGS. 9A and 9B, the laser light used for crystallization has an intensity distribution in which the central portion is strong and becomes weaker toward the peripheral portion. This intensity distribution tends to become more prominent as the diameter or width of the beam spot of the irradiated laser light becomes smaller, as indicated by the broken line in FIG. 9B. Therefore, in the amorphous silicon thin film in the region irradiated with the laser light, a temperature distribution occurs in which the central part has the highest temperature and the temperature decreases toward the peripheral part, corresponding to the intensity distribution of the laser light. Therefore, non-uniform crystal nuclei are generated in the amorphous silicon thin film in the region irradiated with the laser beam, and the crystal grains grow irregularly from the crystal nuclei. As a result, crystal grains of large grain size and crystal grains of small grain size are mixed and grown, and it is difficult to obtain uniform crystal grains over the entire surface of the substrate.

【0010】このため、従来においては、非晶質シリコ
ン薄膜の上部または下部に部分的に金属膜を設けてレー
ザー光の照射による温度分布を均一にする試みや、部分
的に設けられた金属膜によりレーザー光を遮光して金属
膜の形成されていない部分の非晶質シリコン薄膜を結晶
化した後、金属膜を取り除いて再度レーザー光を照射す
ることにより均一な結晶粒を得る方法、あるいは光学的
手法によりレーザー光の強度分布を均一にする方法等が
提案されている。
Therefore, conventionally, an attempt is made to partially provide a metal film on the upper or lower portion of the amorphous silicon thin film to make the temperature distribution uniform by irradiating the laser beam, or a partially provided metal film. Laser light to block the amorphous silicon thin film in the part where the metal film is not formed, then remove the metal film and irradiate the laser light again to obtain uniform crystal grains, or There has been proposed a method of making the intensity distribution of laser light uniform by a statistical method.

【0011】これらの方法によれば均一な粒径の結晶粒
を得ることができるが、レーザー光が照射された領域に
おける非晶質シリコン薄膜の温度分布がほぼ均等にな
り、非晶質シリコン薄膜中に多数の結晶核が発生する。
このため、各々の結晶粒の成長面がぶつかり合って結晶
成長がすぐに飽和してしまい、大粒径の結晶粒を得るこ
とが困難である。
According to these methods, it is possible to obtain crystal grains having a uniform grain size, but the temperature distribution of the amorphous silicon thin film in the region irradiated with the laser beam becomes almost uniform, and the amorphous silicon thin film is A large number of crystal nuclei are generated inside.
For this reason, the growth surfaces of the respective crystal grains collide with each other and the crystal growth is saturated immediately, making it difficult to obtain crystal grains of large grain size.

【0012】また、上記レーザー結晶化法では、非晶質
シリコン薄膜中の水素の爆発的な気化等によりレーザー
光を照射した非晶質シリコン薄膜の表面に凹凸が生じ易
く、その凹凸が絶縁膜との界面準位密度やTFTの特性
の優劣を左右する大きな要因となる。
In the laser crystallization method, the surface of the amorphous silicon thin film irradiated with the laser beam is likely to have irregularities due to explosive vaporization of hydrogen in the amorphous silicon thin film, and the irregularities cause the irregularities to form an insulating film. This is a major factor that influences the interface state density with respect to and the superiority of the TFT characteristics.

【0013】上記2つの課題の内、後述のTFTのオフ
時のリーク電流を低減する第2の課題を解消する方法と
しては、ソース領域およびドレイン領域に隣接する領域
に低濃度の不純物領域を形成するLDD(Lightl
y Doped Drain)構造や、チャネル領域と
ソース領域およびドレイン領域との間に不純物が添加さ
れない領域を形成するオフセットゲート構造、あるいは
TFTの活性領域である多結晶シリコン薄膜自体の膜厚
を薄膜化する方法等が提案されている。これらの方法の
内、LDD構造やオフセットゲート構造では、低濃度不
純物領域における不純物濃度の制御方法やオフセット長
の制御方法が確立されておらず、絶縁性基板上に均一な
特性のTFTを多数形成することが容易ではない。一
方、活性領域自体の膜厚を薄膜化する方法は、絶縁性基
板上で活性領域の膜厚に多少のばらつきが発生するおそ
れがあるものの、LDD構造やオフセットゲート構造に
比べて制御がはるかに容易である。この方法によれば、
活性領域自体の膜厚が薄膜化されるので、ソース電極ま
たはドレイン電極とのコンタクトが不良となることがあ
る。このため、従来においては、チャネル領域のみを薄
膜化することによりTFTのオフ時のリーク電流を低減
すると共に、ソース領域またはドレイン領域とのコンタ
クトを良好に保つようにしていた。
Of the above-mentioned two problems, as a method for solving the second problem of reducing the leak current when the TFT is turned off, which will be described later, a low-concentration impurity region is formed in a region adjacent to the source region and the drain region. LDD (Lightl
y Doped Drain) structure, an offset gate structure that forms a region to which impurities are not added between a channel region and a source region and a drain region, or the polycrystalline silicon thin film itself which is an active region of a TFT is thinned. Methods etc. have been proposed. Among these methods, in the LDD structure and the offset gate structure, a method of controlling the impurity concentration in the low concentration impurity region and a method of controlling the offset length have not been established, and a large number of TFTs having uniform characteristics are formed on the insulating substrate. Not easy to do. On the other hand, the method of reducing the film thickness of the active region itself may cause some variation in the film thickness of the active region on the insulating substrate, but the control is far more difficult than the LDD structure or the offset gate structure. It's easy. According to this method,
Since the film thickness of the active region itself is reduced, the contact with the source electrode or the drain electrode may be defective. For this reason, conventionally, by thinning only the channel region, the leak current when the TFT is turned off is reduced and the contact with the source region or the drain region is kept good.

【0014】しかし、上記活性領域の膜厚を薄膜化する
方法では、活性領域、特にチャネル領域の結晶性や結晶
粒界に関しては全く考慮されていなかった。そのため、
活性領域自体の膜厚を薄膜化することにより、TFTの
オフ時のリーク電流を低減させると同時に、TFTのオ
ン電流をも減少させてしまうという問題点があった。
However, in the method of reducing the film thickness of the active region, no consideration has been given to the crystallinity and grain boundaries of the active region, particularly the channel region. for that reason,
By reducing the film thickness of the active region itself, there is a problem that the leak current when the TFT is turned off is reduced and the ON current of the TFT is also reduced.

【0015】本発明は、このような従来技術の課題を解
決すべくなされたものであり、均一な大粒径の結晶を形
成でき、またチャネル領域または活性領域の結晶粒界を
極めて少なくして、電界効果移動度を高くでき、しか
も、オフ時のリーク電流を低くできる半導体装置の製造
方法を提供することを目的とする。
The present invention has been made to solve the problems of the prior art as described above, and it is possible to form a crystal having a uniform large grain size, and the number of crystal grain boundaries in the channel region or the active region is extremely reduced. An object of the present invention is to provide a method for manufacturing a semiconductor device, which can increase the field effect mobility and can reduce the leak current when off.

【0016】[0016]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、絶縁性基板上に結晶性半導体薄膜からなる活
性領域を有し、該活性領域の一部がチャネル領域として
用いられる半導体装置の製造方法であって、該基板上に
非晶質半導体薄膜を形成する工程と、該非晶質半導体薄
膜の少なくともチャネル領域形成部分を露出させて、該
非晶質半導体薄膜上に該非晶質半導体薄膜よりも比熱容
量の小さい材料からなる膜を選択的に形成する工程と、
該基板の非晶質半導体薄膜形成側とは反対側からレーザ
ー光を照射して、該非晶質半導体薄膜を結晶化させて結
晶性半導体薄膜を得る工程と、該非晶質半導体薄膜より
も比熱容量の小さい材料からなる膜を除去する工程と、
該結晶性半導体薄膜を活性領域の形状に加工する工程と
を含み、そのことにより上記目的が達成される。
According to a method of manufacturing a semiconductor device of the present invention, a semiconductor device having an active region made of a crystalline semiconductor thin film on an insulating substrate, and a part of the active region is used as a channel region. And a step of forming an amorphous semiconductor thin film on the substrate, exposing at least a channel region forming portion of the amorphous semiconductor thin film, and the amorphous semiconductor thin film on the amorphous semiconductor thin film. A step of selectively forming a film made of a material having a smaller specific heat capacity than
A step of crystallizing the amorphous semiconductor thin film to obtain a crystalline semiconductor thin film by irradiating a laser beam from the side opposite to the amorphous semiconductor thin film forming side of the substrate; and a specific heat capacity higher than that of the amorphous semiconductor thin film. A step of removing a film made of a small material,
Processing the crystalline semiconductor thin film into the shape of the active region, whereby the above object is achieved.

【0017】本発明の半導体装置の製造方法は、絶縁性
基板上に結晶性半導体薄膜からなる活性領域を有し、該
活性領域の一部がチャネル領域として用いられる半導体
装置の製造方法であって、該基板上に非晶質半導体薄膜
を形成する工程と、該非晶質半導体薄膜を活性領域の形
状に加工する工程と、該活性領域の形状の該非晶質半導
体薄膜における少なくともチャネル領域形成部分を露出
させて、該活性領域の形状の該非晶質半導体薄膜上に該
非晶質半導体薄膜よりも比熱容量の小さい材料からなる
膜を選択的に形成する工程と、該基板の非晶質半導体薄
膜形成側とは反対側からレーザー光を照射して、該活性
領域の形状の該非晶質半導体薄膜を結晶化させ、該活性
領域の形状の結晶性半導体薄膜を得る工程と、該非晶質
半導体薄膜よりも比熱容量の小さい材料からなる膜を除
去する工程とを含み、そのことにより上記目的が達成さ
れる。
A method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device in which an active region made of a crystalline semiconductor thin film is provided on an insulating substrate and a part of the active region is used as a channel region. A step of forming an amorphous semiconductor thin film on the substrate, a step of processing the amorphous semiconductor thin film into a shape of an active region, and a step of forming at least a channel region forming portion of the amorphous semiconductor thin film having the shape of the active region. Exposing and selectively forming a film made of a material having a smaller specific heat capacity than the amorphous semiconductor thin film on the amorphous semiconductor thin film in the shape of the active region, and forming the amorphous semiconductor thin film on the substrate Irradiating a laser beam from the side opposite to the side to crystallize the amorphous semiconductor thin film in the shape of the active region to obtain a crystalline semiconductor thin film in the shape of the active region; Also And a step of removing a film made of a material having a small heat capacity, the object is achieved.

【0018】本発明の半導体装置の製造方法において、
前記非晶質半導体薄膜よりも比熱容量の小さい材料から
なる膜をマスクとして、前記結晶性半導体薄膜のチャネ
ル領域形成部分をエッチングして薄くする工程を含むよ
うにしてもよい。
In the method of manufacturing a semiconductor device of the present invention,
A step of etching and thinning a channel region forming portion of the crystalline semiconductor thin film may be included by using a film made of a material having a smaller specific heat capacity than the amorphous semiconductor thin film as a mask.

【0019】本発明の半導体装置の製造方法において、
前記非晶質半導体薄膜よりも比熱容量の小さい材料から
なる膜をマスクとして、前記活性領域の形状の結晶性半
導体薄膜のチャネル領域形成部分をエッチングして薄く
する工程を含むようにしてもよい。
In the method of manufacturing a semiconductor device of the present invention,
A step of etching and thinning a channel region forming portion of the crystalline semiconductor thin film having the shape of the active region may be included by using a film made of a material having a smaller specific heat capacity than the amorphous semiconductor thin film as a mask.

【0020】本発明の半導体装置の製造方法において、
前記非晶質半導体薄膜よりも比熱容量の小さい材料から
なる膜として、Cr、Ta、Ti、Nb、Ni、Mo、
W、これらの合金およびこれらのシリサイドから選択さ
れる少なくとも1つの材料からなる膜を形成するように
してもよい。
In the method of manufacturing a semiconductor device of the present invention,
As a film made of a material having a smaller specific heat capacity than the amorphous semiconductor thin film, Cr, Ta, Ti, Nb, Ni, Mo,
You may make it form the film which consists of at least 1 material selected from W, these alloys, and these silicides.

【0021】本発明の半導体装置の製造方法において、
前記非晶質半導体薄膜よりも比熱容量の小さい材料から
なる膜として、該結晶性半導体薄膜に対してエッチング
の際の選択比を有する膜を形成し、該比熱容量の小さい
材料からなる膜を除去する際に、選択的にエッチングを
行うようにしてもよい。
In the method of manufacturing a semiconductor device of the present invention,
As a film made of a material having a smaller specific heat capacity than the amorphous semiconductor thin film, a film having a selective ratio in etching with respect to the crystalline semiconductor thin film is formed, and the film made of a material having a small specific heat capacity is removed. In doing so, the etching may be selectively performed.

【0022】本発明の半導体装置の製造方法において、
前記非晶質半導体薄膜よりも比熱容量の小さい材料から
なる膜として、該結晶性半導体薄膜に対してエッチング
の際の選択比を有する膜を形成し、該チャネル領域をエ
ッチングする際に、選択的にエッチングを行うようにし
てもよい。
In the method for manufacturing a semiconductor device according to the present invention,
As a film made of a material having a smaller specific heat capacity than the amorphous semiconductor thin film, a film having a selective ratio for etching with respect to the crystalline semiconductor thin film is formed, and a selective film is used for etching the channel region. Alternatively, the etching may be performed.

【0023】以下、本発明の作用について説明する。Hereinafter, the operation of the present invention will be described.

【0024】本発明にあっては、絶縁性基板上に非晶質
半導体薄膜を形成し、その上に少なくともチャネル領域
形成部分が露出するように、非晶質半導体薄膜よりも比
熱容量の小さい材料からなる膜を選択的に形成し、基板
裏面側(非晶質半導体薄膜の形成側と反対側)からレー
ザー光を照射している。
In the present invention, a material having a smaller specific heat capacity than the amorphous semiconductor thin film is formed so that the amorphous semiconductor thin film is formed on the insulating substrate and at least the channel region forming portion is exposed thereon. And a laser beam is irradiated from the back surface side of the substrate (the side opposite to the side on which the amorphous semiconductor thin film is formed).

【0025】比熱容量の小さい材料からなる膜の形成さ
れている領域と形成されていない露出部とでは、再結晶
化の際の結晶成長距離に差が生じるので、絶縁性基板上
に選択的に結晶粒界の極めて少ない良好な大粒径の結晶
が得られる。比熱容量の小さい材料からなる膜を、少な
くともチャネル領域形成部分が露出するように形成して
いるので、チャネル領域の結晶粒界が少なくなってオフ
時のリーク電流を低減できる。さらに、基板裏面側から
レーザー光を照射しているので、半導体薄膜表面の凹凸
が低減されて、ゲート絶縁膜との界面準位密度を小さく
できる。
Since there is a difference in the crystal growth distance during recrystallization between the region where the film made of a material having a small specific heat capacity is formed and the exposed portion where the film is not formed, the crystal growth distance is selectively applied to the insulating substrate. It is possible to obtain crystals with a good large grain size and very few grain boundaries. Since the film made of a material having a small specific heat capacity is formed so that at least the channel region forming portion is exposed, the crystal grain boundaries of the channel region are reduced and the leak current at the time of OFF can be reduced. Further, since the laser beam is irradiated from the back surface side of the substrate, the unevenness on the surface of the semiconductor thin film is reduced, and the interface state density with the gate insulating film can be reduced.

【0026】さらに、比熱容量の小さい材料からなる膜
をマスクとして、結晶性半導体薄膜のチャネル領域形成
部分をエッチングすると、ソース電極およびドレイン電
極とのコンタクトを良好に保ちながら、チャネル領域を
薄膜化することができる。
Furthermore, when the channel region forming portion of the crystalline semiconductor thin film is etched using the film made of a material having a small specific heat capacity as a mask, the channel region is thinned while maintaining good contact with the source electrode and the drain electrode. be able to.

【0027】上記非晶質半導体薄膜よりも比熱容量の小
さい材料としては、耐熱性のあるCr、Ta、Ti、N
b、Ni、Mo、W、これらの合金およびこれらのシリ
サイドから選択される少なくとも1つの材料を用いるの
が望ましい。これらの材料は、耐熱性があるからであ
る。
Materials having a smaller specific heat capacity than the amorphous semiconductor thin film are heat-resistant materials such as Cr, Ta, Ti and N.
It is desirable to use at least one material selected from b, Ni, Mo, W, their alloys and their silicides. This is because these materials have heat resistance.

【0028】また、比熱容量の小さい材料からなる膜と
して、結晶性半導体薄膜に対してエッチングの際の選択
比を有する膜を形成すると、チャネル領域を薄膜化する
際のエッチングや、比熱容量の小さい材料からなる膜を
除去する際のエッチングにおいて選択的なエッチングを
行うことができる。
Further, when a film having a selection ratio for etching the crystalline semiconductor thin film is formed as a film made of a material having a small specific heat capacity, etching for thinning the channel region and a small specific heat capacity are performed. Selective etching can be performed in the etching for removing the film made of the material.

【0029】[0029]

【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0030】図1(a)は、本発明の半導体装置の製造
方法により結晶性半導体薄膜を得るまでの工程を説明す
るための断面図であり、図1(b)はその平面図であ
る。また、図1(c)は、本発明の半導体装置の製造方
法により最終的に得られた結晶性半導体薄膜を一部に用
いて製造したTFTを示す断面図である。
FIG. 1A is a cross-sectional view for explaining the steps until a crystalline semiconductor thin film is obtained by the method for manufacturing a semiconductor device of the present invention, and FIG. 1B is a plan view thereof. Further, FIG. 1C is a cross-sectional view showing a TFT manufactured by partially using the crystalline semiconductor thin film finally obtained by the method for manufacturing a semiconductor device of the present invention.

【0031】まず、図1(a)に示すように、絶縁性基
板1上に下地膜2および後で結晶性半導体薄膜3となる
非晶質シリコン薄膜を順に堆積し、さらにその上に非晶
質シリコン薄膜よりも比熱容量の小さい材料、例えば金
属膜4を所定の間隔で選択的に配置する。この時、非晶
質シリコン薄膜は、少なくともチャネル領域形成部分上
に金属膜4が形成されず、スリット状に露出した状態で
ある。
First, as shown in FIG. 1A, a base film 2 and an amorphous silicon thin film which will later become a crystalline semiconductor thin film 3 are sequentially deposited on an insulating substrate 1, and an amorphous silicon thin film is further deposited thereon. A material having a smaller specific heat capacity than the silicon thin film, for example, the metal film 4 is selectively arranged at a predetermined interval. At this time, the amorphous silicon thin film is in a state where the metal film 4 is not formed at least on the channel region forming portion and is exposed in a slit shape.

【0032】次に、基板裏面側からレーザー光5を照射
して非晶質シリコン薄膜を結晶化して結晶性シリコン薄
膜3とする。この時、図1(a)および(b)に示すよ
うに、金属膜4が設けられていない露出部では、結晶粒
界13が極めて少なく、大粒径の良好な結晶粒が得られ
る。図1(c)に示すように、この良好な結晶粒部分を
TFTの活性領域、特にチャネル領域6として用いるこ
とにより、電界効果移動度が高く、特に、オフ時のリー
ク電流が少ないTFTを実現することが可能となる。
Next, the amorphous silicon thin film is crystallized by irradiating the laser beam 5 from the back side of the substrate to form the crystalline silicon thin film 3. At this time, as shown in FIGS. 1A and 1B, in the exposed portion where the metal film 4 is not provided, the crystal grain boundaries 13 are extremely small, and good crystal grains having a large grain size can be obtained. As shown in FIG. 1C, by using this good crystal grain portion as the active region of the TFT, particularly the channel region 6, a TFT having a high field effect mobility and particularly a small leak current when turned off is realized. It becomes possible to do.

【0033】本発明者らが実験を行った結果、非晶質シ
リコン薄膜上の全面に金属膜を設けて基板裏面側からレ
ーザー光を照射した場合と、金属膜を設けずに絶縁性基
板の裏面側からレーザー光を照射した場合とでは、得ら
れる結晶性シリコン薄膜の結晶性に違いがあることが判
明した。
As a result of experiments conducted by the present inventors, a case where a metal film is provided on the entire surface of the amorphous silicon thin film and a laser beam is irradiated from the back surface side of the substrate, and a case where the insulating film of the insulating substrate is not provided It was found that the crystallinity of the obtained crystalline silicon thin film was different from that when the laser beam was irradiated from the back surface side.

【0034】図2は、レーザー光が照射された非晶質シ
リコン薄膜の温度の時間的変化を示すグラフである。金
属膜が設けられていない場合には、図2の曲線bに示す
ように、レーザー光が照射された非晶質シリコン薄膜
は、一旦融点(溶融温度)以上に加熱されて溶融された
後、徐々に冷却されてその間に結晶化が進行する。この
冷却に要する時間が長い方がより大きな結晶粒が得ら
れ、結晶性も良好となる。ところが、非晶質シリコン薄
膜上の全面に金属膜が設けられている場合には、図2の
曲線aに示すように、レーザー光が照射された非晶質シ
リコン薄膜は、一旦融点以上に加熱されて溶融するが、
その熱が金属膜の方に流出あるいは吸収されるので一気
に冷却される。このため、短時間で結晶化が完了してし
まい、大きな結晶粒が得られない。
FIG. 2 is a graph showing the time change of the temperature of the amorphous silicon thin film irradiated with laser light. When the metal film is not provided, the amorphous silicon thin film irradiated with the laser light is once heated to a melting point (melting temperature) or higher and melted, as shown by a curve b in FIG. It is gradually cooled, during which crystallization progresses. The longer the time required for this cooling, the larger the crystal grains obtained, and the better the crystallinity. However, when a metal film is provided on the entire surface of the amorphous silicon thin film, the amorphous silicon thin film irradiated with laser light is once heated to a melting point or higher as shown by a curve a in FIG. Is melted,
Since the heat flows out or is absorbed by the metal film, it is cooled at once. Therefore, crystallization is completed in a short time, and large crystal grains cannot be obtained.

【0035】以上の結果から、本発明者らは更に鋭意検
討を重ねた結果、以下のような知見を見い出した。図3
(a)に示すように、非晶質シリコン薄膜3上に選択的
(部分的)に非晶質シリコン薄膜よりも比熱容量の小さ
い材料からなる膜4を設けることにより、図3(b)に
示すように、レーザー光が照射された部分の非晶質シリ
コン薄膜に温度分布を生じさせることができる。これに
より単一核からの結晶成長が可能となり、結晶粒界が極
めて少ない均一で大粒径の結晶粒が得られる。
From the above results, as a result of further intensive studies by the present inventors, the following findings were found. FIG.
As shown in FIG. 3A, a film 4 made of a material having a smaller specific heat capacity than that of the amorphous silicon thin film is selectively (partially) provided on the amorphous silicon thin film 3. As shown, a temperature distribution can be generated in the amorphous silicon thin film in the portion irradiated with the laser light. As a result, it becomes possible to grow crystals from a single nucleus, and it is possible to obtain uniform and large-sized crystal grains with extremely few crystal grain boundaries.

【0036】図3(a)において、レーザー光が照射さ
れたスポットの中で、比熱容量の小さい材料からなる膜
4が形成されていない部分では、照射されたレーザー光
は非晶質シリコン薄膜に吸収される。一方、比熱容量の
小さい材料からなる膜4が形成されている部分では、照
射されたレーザー光は非晶質シリコン薄膜に一旦吸収さ
れるが、その熱が比熱容量の小さい材料からなる膜の方
に流出あるいは吸収されるので一気に冷却される。この
ため、レーザー光の照射直後にレーザー光の照射範囲内
の非晶質シリコン薄膜の温度分布は、図3(b)に示す
ように、高温領域と低温領域とが交互に繰り返る状態と
なる。この低温領域における非晶質シリコン薄膜は短時
間で結晶化が完了してしまうが、高温領域における非晶
質シリコン薄膜は徐々に結晶化が進行して、結晶成長距
離が低温領域における非晶質シリコン薄膜の結晶成長領
域よりも長くなる。この結果、比熱容量の小さい材料か
らなる膜が形成されていない部分に選択的に、結晶粒界
が極めて少ない大粒径の結晶粒を得ることができるので
ある。そして、この部分をTFTの活性領域として、特
にチャネル領域として用いるのである。
In FIG. 3A, in the spot where the laser beam is irradiated, the irradiated laser beam is applied to the amorphous silicon thin film in a portion where the film 4 made of a material having a small specific heat capacity is not formed. Be absorbed. On the other hand, in the portion where the film 4 made of a material having a small specific heat capacity is formed, the irradiated laser light is once absorbed by the amorphous silicon thin film, but the heat is a film made of a material having a small specific heat capacity. It is cooled down at once because it is leaked or absorbed into. Therefore, the temperature distribution of the amorphous silicon thin film within the laser light irradiation range immediately after the laser light irradiation is in a state in which high temperature regions and low temperature regions are alternately repeated, as shown in FIG. 3B. . The crystallization of the amorphous silicon thin film in the low temperature region is completed in a short time, but the crystallization of the amorphous silicon thin film in the high temperature region gradually progresses, and the crystal growth distance is amorphous in the low temperature region. It becomes longer than the crystal growth region of the silicon thin film. As a result, it is possible to selectively obtain large-sized crystal grains having very few crystal grain boundaries in a portion where a film made of a material having a small specific heat capacity is not formed. Then, this portion is used as an active region of the TFT, particularly as a channel region.

【0037】以下に、本発明のより具体的な実施形態に
ついて説明する。
A more specific embodiment of the present invention will be described below.

【0038】(実施形態1)図4(a)〜(c)は、本
実施形態1の半導体装置の製造方法における工程を示す
断面図である。本実施形態では、絶縁性基板としてガラ
ス基板を用いている。このことは、以下の実施形態2〜
4でも同様である。
(Embodiment 1) FIGS. 4A to 4C are cross-sectional views showing steps in a method of manufacturing a semiconductor device according to Embodiment 1. In this embodiment, a glass substrate is used as the insulating substrate. This is because the following Embodiments 2 to 2
The same applies to 4.

【0039】まず、図4(a)に示すように、ガラス基
板1上に、減圧CVD(Chemical Vapor
Deposition)法、プラズマCVD法または
スパッタリング法等により下地膜2としてSiO2膜等
の絶縁膜を形成する。
First, as shown in FIG. 4A, a low pressure CVD (Chemical Vapor) is formed on a glass substrate 1.
An insulating film such as a SiO 2 film is formed as the base film 2 by a deposition method, a plasma CVD method, a sputtering method, or the like.

【0040】次に、その上に減圧CVD法またはプラズ
マCVD法等により非晶質半導体薄膜としてのノンドー
プ非晶質シリコン薄膜3aを10〜40nm、例えば約
30nmの膜厚で堆積する。
Then, a non-doped amorphous silicon thin film 3a as an amorphous semiconductor thin film is deposited thereon to a thickness of 10 to 40 nm, for example, about 30 nm by a low pressure CVD method or a plasma CVD method.

【0041】続いて、この状態のガラス基板1をCVD
装置等のチャンバーから取り出して、スパッタリング法
等により非晶質シリコン薄膜3a上の所定の領域に、少
なくともチャネル領域形成部分が露出するように、非晶
質シリコン薄膜よりも比熱容量の小さい材料からなる
膜、例えば金属膜4を選択的に形成する。この金属膜4
は非晶質シリコン薄膜からの熱を吸収する役割を有し、
膜厚が極端に薄いと効果が少ないため、約100〜50
0nm程度の膜厚が必要である。この実施形態では約3
00nmの膜厚に堆積し、所定の形状にパターニングし
た。また、金属膜4のパターンの間隔はTFTのチャネ
ル領域の幅と同程度またはそれ以上とするが、後の工程
でゲート電極等をパターニングする際のアライメント誤
差等を考慮すると、金属膜4のパターンの間隔はチャネ
ル領域の幅よりもやや広めに設定する方が好ましい。こ
の実施形態では金属膜4のパターンの間隔を5μm〜1
0μm、例えば8μm程度とした。この金属膜4のパタ
ーン間隔は、製造するTFTの形状および大きさによっ
て適宜決定され、金属膜のパターンの間隔が2μm〜3
μmと小さくても、あるいは20μm〜30μmと大き
くても本発明の効果は損なわれない。金属膜4のパター
ンは、ストライプ状とするのが結晶粒界の位置を制御し
易いので好ましいが、図5(a)および(b)に示すよ
うな島状としても同様の効果が得られる。非晶質シリコ
ン薄膜よりも比熱容量の小さい材料としては、耐熱性の
あるCr、Ta、Ti、Nb、Ni、Mo、W、これら
の合金およびこれらのシリサイド等を用いるのが好まし
い。
Then, the glass substrate 1 in this state is subjected to CVD.
It is made of a material having a smaller specific heat capacity than the amorphous silicon thin film so that at least a channel region forming portion is exposed to a predetermined region on the amorphous silicon thin film 3a by taking out from a chamber of an apparatus or the like. A film, for example, a metal film 4 is selectively formed. This metal film 4
Has a role of absorbing heat from the amorphous silicon thin film,
If the film thickness is extremely thin, the effect is small, so about 100-50
A film thickness of about 0 nm is necessary. In this embodiment, about 3
It was deposited to a film thickness of 00 nm and patterned into a predetermined shape. Further, the pattern interval of the metal film 4 is set to be equal to or more than the width of the channel region of the TFT, but considering the alignment error when patterning the gate electrode or the like in a later process, the pattern of the metal film 4 is taken into consideration. It is preferable to set the interval of a little wider than the width of the channel region. In this embodiment, the pattern interval of the metal film 4 is 5 μm to 1 μm.
The thickness is 0 μm, for example, about 8 μm. The pattern interval of the metal film 4 is appropriately determined according to the shape and size of the TFT to be manufactured, and the pattern interval of the metal film is 2 μm to 3 μm.
Even if it is as small as μm or as large as 20 μm to 30 μm, the effect of the present invention is not impaired. It is preferable that the pattern of the metal film 4 has a stripe shape because it is easy to control the positions of the crystal grain boundaries, but the island shape as shown in FIGS. 5A and 5B can also obtain the same effect. As the material having a smaller specific heat capacity than the amorphous silicon thin film, it is preferable to use heat-resistant Cr, Ta, Ti, Nb, Ni, Mo, W, alloys thereof, silicides thereof, or the like.

【0042】以上の工程において、下地膜2を形成する
工程と非晶質シリコン薄膜3aを形成する工程との間
に、熱処理等の工程を追加しても全く問題が生じない。
例えば、ガラス基板上に下地膜2を形成した後、下地膜
2の緻密化や膜質を向上させるために熱処理等を施し
て、その後に非晶質シリコン薄膜3aを形成してもよ
い。また、成膜工程間に熱処理等以外の他の工程を追加
しても、本発明の効果を損なうことはない。
In the above steps, no problem occurs even if a step such as heat treatment is added between the step of forming the base film 2 and the step of forming the amorphous silicon thin film 3a.
For example, after forming the base film 2 on the glass substrate, heat treatment or the like may be performed to densify the base film 2 and improve the film quality, and then the amorphous silicon thin film 3a may be formed. Further, the effect of the present invention is not impaired even if a process other than heat treatment is added between the film forming processes.

【0043】その後、図4(b)に示すように、ガラス
基板1の裏面側からレーザー光5を照射して、非晶質シ
リコン薄膜3aを結晶化して結晶性シリコン薄膜3とす
る。使用するレーザー光5としては、XeClエキシマ
レーザー(波長308nm)、KrFエキシマレーザー
(波長248nm)、ArFエキシマレーザー(波長1
93nm)、XeFエキシマレーザー(波長353n
m)等を用いることができる。絶縁性基板として石英基
板を用いた場合には基板によるレーザー光の吸収は僅か
であるが、本実施形態のように低融点であるガラス基板
を用いる場合には、レーザー光の波長によっては基板に
よるレーザー光の大きな吸収が生じるため、比較的吸収
が少ないXeClエキシマレーザーやXeFエキシマレ
ーザー等を用いることが好ましい。レーザー光の照射条
件は、レーザー光を照射される膜の膜質や膜厚等により
決定される。この実施形態では、絶縁性基板1や下地膜
2によるレーザー光5の吸収による損失を考慮して、エ
ネルギー密度200〜400mJ/cm2、例えば25
0mJ/cm2程度で照射した。レーザー光照射時に
は、基板を200〜400℃程度に加熱してもよい。レ
ーザー光の形状はレンズ等の光学系により数mm角〜数
cm角程度のスポット形状のものや、長辺が数cm〜十
数cm程度で短辺が数mm程度の長尺形状のものに加工
することができ、いずれのレーザー光を用いてもよい。
このレーザー照射により非晶質シリコン薄膜3aが結晶
化されて結晶性シリコン薄膜3となり、金属膜4が設け
られていない露出部では、大粒径で結晶粒界が極めて少
ない良好な結晶粒が得られる。また、レーザー光をガラ
ス基板の裏面側から照射しているので、半導体薄膜の表
面が粗面化したり、凹凸が発生する等の悪影響を回避す
ることができる。
After that, as shown in FIG. 4B, the amorphous silicon thin film 3a is crystallized into the crystalline silicon thin film 3 by irradiating the laser beam 5 from the back surface side of the glass substrate 1. The laser light 5 used is a XeCl excimer laser (wavelength 308 nm), a KrF excimer laser (wavelength 248 nm), an ArF excimer laser (wavelength 1
93 nm), XeF excimer laser (wavelength 353n
m) and the like can be used. When a quartz substrate is used as the insulating substrate, the absorption of laser light by the substrate is slight, but when a glass substrate having a low melting point is used as in the present embodiment, it may depend on the substrate depending on the wavelength of the laser light. Since large absorption of laser light occurs, it is preferable to use XeCl excimer laser, XeF excimer laser, or the like, which has relatively little absorption. The irradiation condition of the laser light is determined by the film quality and film thickness of the film irradiated with the laser light. In this embodiment, the energy density is 200 to 400 mJ / cm 2 , for example, 25 in consideration of the loss due to the absorption of the laser light 5 by the insulating substrate 1 and the base film 2.
Irradiation was performed at about 0 mJ / cm 2 . At the time of laser light irradiation, the substrate may be heated to about 200 to 400 ° C. Depending on the optical system such as a lens, the shape of the laser beam may be a spot shape of several mm square to several cm square, or a long shape with the long side of several cm to tens of cm and the short side of several mm. It can be processed and any laser light may be used.
By this laser irradiation, the amorphous silicon thin film 3a is crystallized to become the crystalline silicon thin film 3, and good crystal grains with a large grain size and very few crystal grain boundaries are obtained in the exposed portion where the metal film 4 is not provided. To be Further, since the laser light is emitted from the back surface side of the glass substrate, it is possible to avoid adverse effects such as roughening of the surface of the semiconductor thin film and occurrence of unevenness.

【0044】次に、図4(c)に示すように、金属膜4
を取り除く。この金属膜4の除去は、例えば、金属膜4
としてTiを用いた場合には、EDTA(エチレンジア
ミン四酢酸)+H22(過酸化水素)+NH3(アンモ
ニア)を混合比1:24:8で混合したエッチング液を
用いて除去することができる。また、金属膜4としてM
oを用いた場合には、H2SO4(硫酸)+HNO3(硝
酸)+H2Oを混合比1:1:3で混合したエッチング
液あるいはHF(フッ化水素)+HNO3+CH3COO
H(酢酸)を混合比1:20:30で混合したエッチン
グ液を用いて除去することができる。これらのエッチン
グ液によれば結晶性シリコン薄膜は殆どエッチングされ
ない。よって、金属膜4を除去する際に、チャネル領域
を保護するためのレジストマスクを形成する必要が無
い。尚、上記エッチング液は一例として示したものであ
り、他のエッチング液を用いてもよい。金属膜としてC
r、Ta、Nb、Ni、Wや、TiおよびMoを含むこ
れらの合金、またはこれらのシリサイド等を用いた場合
にも、各金属膜に適したエッチング液を用いて最適条件
でエッチングすることにより、TiやMoと同様にして
除去することができる。
Next, as shown in FIG. 4C, the metal film 4
Get rid of. The removal of the metal film 4 is performed by, for example, the metal film 4
When Ti is used as the material, it can be removed using an etching solution in which EDTA (ethylenediaminetetraacetic acid) + H 2 O 2 (hydrogen peroxide) + NH 3 (ammonia) are mixed at a mixing ratio of 1: 24: 8. . Also, as the metal film 4, M
When o is used, an etching solution in which H 2 SO 4 (sulfuric acid) + HNO 3 (nitric acid) + H 2 O are mixed at a mixing ratio of 1: 1: 3 or HF (hydrogen fluoride) + HNO 3 + CH 3 COO
It can be removed using an etching solution in which H (acetic acid) is mixed at a mixing ratio of 1:20:30. The crystalline silicon thin film is hardly etched by these etching solutions. Therefore, when removing the metal film 4, it is not necessary to form a resist mask for protecting the channel region. The above etching solution is shown as an example, and other etching solutions may be used. C as a metal film
Even when r, Ta, Nb, Ni, W, an alloy containing Ti and Mo, or a silicide thereof is used, by etching under an optimum condition using an etching solution suitable for each metal film. , Ti and Mo can be removed in the same manner.

【0045】その後、結晶性シリコン薄膜3をTFTの
活性領域7となるように島状にパターニングする。
After that, the crystalline silicon thin film 3 is patterned into an island shape so as to become the active region 7 of the TFT.

【0046】続いて、ゲート絶縁膜8およびゲート電極
9を形成する。ゲート絶縁膜8は、低温で形成するのが
ガラス基板等の融点の低い基板を用いる場合に好まし
い。低温でゲート絶縁膜8を形成する方法としては、プ
ラズマCVD法、減圧CVD法、光CVD法等が挙げら
れ、低温で半導体薄膜の表面に熱酸化膜を形成する方法
等がある。ゲート電極9としては、低抵抗な配線材料で
あるAl系の金属を用いることが好ましい。耐熱性等を
考慮すると、Al−Ti等のAl合金を用いることが好
ましい。
Subsequently, the gate insulating film 8 and the gate electrode 9 are formed. The gate insulating film 8 is preferably formed at a low temperature when a substrate having a low melting point such as a glass substrate is used. Examples of the method of forming the gate insulating film 8 at a low temperature include a plasma CVD method, a low pressure CVD method, an optical CVD method, and the like, and a method of forming a thermal oxide film on the surface of a semiconductor thin film at a low temperature. As the gate electrode 9, it is preferable to use an Al-based metal that is a low-resistance wiring material. Considering heat resistance and the like, it is preferable to use an Al alloy such as Al-Ti.

【0047】その後、活性領域7のソース領域10およ
びドレイン領域10にイオン注入法、レーザードーピン
グ法あるいはプラズマドーピング法等を用いて不純物イ
オンをドーピングする。Nチャネルトランジスタを作製
する時にはP+を、Pチャネルトランジスタを作製する
時にはB+をドーピングする。この時、ゲート電極9の
下部の活性領域7には不純物がドーピングされずにTF
Tのチャネル領域6となる。
After that, the source region 10 and the drain region 10 of the active region 7 are doped with impurity ions by an ion implantation method, a laser doping method, a plasma doping method or the like. When to produce an N-channel transistor P +, doping B + when the making P-channel transistor. At this time, the active region 7 below the gate electrode 9 is not doped with impurities, and TF
It becomes the channel region 6 of T.

【0048】次に、レーザーアニール等の方法を用いて
不純物の活性化を行い、層間絶縁膜11を積層する。層
間絶縁膜11としては、有機シランを材料としたプラズ
マCVD法による段差被覆性の良好なSiO2膜を数1
00nm〜数μm積層するのが一般的である。また、窒
化シリコン膜を用いてもよい。
Next, the impurities are activated by a method such as laser annealing to stack the interlayer insulating film 11. As the interlayer insulating film 11, a SiO 2 film with good step coverage by plasma CVD method using organic silane as a material is used.
It is common to stack from 00 nm to several μm. Alternatively, a silicon nitride film may be used.

【0049】さらに、層間絶縁膜11およびゲート絶縁
膜8にコンタクトホールを開口して、ソース電極11お
よびドレイン電極11を形成する。ソース電極11およ
びドレイン電極11としては、ゲート電極と同様に低抵
抗な配線材料であるAl系の金属を用いることができ
る。また、Alに比べて段差被覆性に優れている高融点
金属を用いてもよい。
Further, contact holes are opened in the interlayer insulating film 11 and the gate insulating film 8 to form the source electrode 11 and the drain electrode 11. As the source electrode 11 and the drain electrode 11, an Al-based metal, which is a wiring material having a low resistance like the gate electrode, can be used. In addition, a refractory metal that is more excellent in step coverage than Al may be used.

【0050】以上のようにして得られるTFTは、基板
上に選択的に結晶粒界の極めて少ない良好な大粒径の結
晶が形成され、活性領域とゲート絶縁膜との界面準位密
度が小さいため、電界効果移動度が高く、かつ、オフ時
のリーク電流を低くすることができる。
In the TFT obtained as described above, crystals of good large grain size with extremely few crystal grain boundaries are selectively formed on the substrate, and the interface state density between the active region and the gate insulating film is small. Therefore, the field effect mobility is high and the leak current at the time of off can be reduced.

【0051】(実施形態2)図6(a)〜(c)は、本
実施形態2の半導体装置の製造方法における工程を示す
断面図である。
(Embodiment 2) FIGS. 6A to 6C are sectional views showing steps in the method of manufacturing a semiconductor device according to the second embodiment.

【0052】まず、図6(a)に示すように、実施形態
1と同様にしてガラス基板1の上に下地膜2および非晶
質シリコン薄膜3aを堆積する。
First, as shown in FIG. 6A, the base film 2 and the amorphous silicon thin film 3a are deposited on the glass substrate 1 in the same manner as in the first embodiment.

【0053】次に、絶縁性基板をCVD装置のチャンバ
ーから取り出して、非晶質シリコン薄膜3aを活性領域
の形状である島状にパターニングする。
Next, the insulating substrate is taken out of the chamber of the CVD apparatus, and the amorphous silicon thin film 3a is patterned into an island shape which is the shape of the active region.

【0054】続いて、スパッタリング法等により非晶質
シリコン薄膜3a上の所定の領域に、少なくともチャネ
ル領域の形成部分が露出するように、非晶質シリコン薄
膜よりも比熱容量の小さい材料からなる膜、例えば金属
膜4を選択的に形成する。この金属膜4は非晶質シリコ
ン薄膜からの熱を吸収する役割を有し、膜厚が極端に薄
いと効果が少ないため、約100〜500nm程度の膜
厚が必要である。この実施形態では約300nmの膜厚
に堆積し、所定の形状にパターニングした。また、金属
膜4のパターンの間隔はTFTのチャネル領域の幅と同
程度またはそれ以上とするが、後の工程でゲート電極等
をパターニングする際のアライメント誤差等を考慮する
と、金属膜4のパターンの間隔はチャネル領域の幅より
もやや広めに設定する方が好ましい。この実施形態では
金属膜4のパターンの間隔を5μm〜10μm、例えば
8μm程度とした。この金属膜4のパターン間隔は、製
造するTFTの形状および大きさによって適宜決定さ
れ、金属膜のパターンの間隔が2μm〜3μmと小さく
ても、あるいは20μm〜30μmと大きくても本発明
の効果は損なわれない。金属膜4のパターンは、ストラ
イプ状とするのが結晶粒界の位置を制御し易いので好ま
しいが、図5(a)および(b)に示すような島状とし
ても同様の効果が得られる。非晶質シリコン薄膜よりも
比熱容量の小さい材料としては、耐熱性のあるCr、T
a、Ti、Nb、Ni、Mo、W、これらの合金および
これらのシリサイド等を用いるのが好ましい。
Then, a film made of a material having a smaller specific heat capacity than that of the amorphous silicon thin film so that at least a portion where the channel region is formed is exposed in a predetermined region on the amorphous silicon thin film 3a by a sputtering method or the like. , For example, the metal film 4 is selectively formed. The metal film 4 has a role of absorbing heat from the amorphous silicon thin film, and if the film thickness is extremely thin, the effect is small. Therefore, a film thickness of about 100 to 500 nm is necessary. In this embodiment, a film having a thickness of about 300 nm is deposited and patterned into a predetermined shape. Further, the pattern interval of the metal film 4 is set to be equal to or more than the width of the channel region of the TFT, but considering the alignment error when patterning the gate electrode or the like in a later process, the pattern of the metal film 4 is taken into consideration. It is preferable to set the interval of a little wider than the width of the channel region. In this embodiment, the pattern interval of the metal film 4 is set to 5 μm to 10 μm, for example, about 8 μm. The pattern interval of the metal film 4 is appropriately determined depending on the shape and size of the TFT to be manufactured. Even if the pattern interval of the metal film is as small as 2 μm to 3 μm or as large as 20 μm to 30 μm, the effect of the present invention is not obtained. Not damaged. It is preferable that the pattern of the metal film 4 has a stripe shape because it is easy to control the positions of the crystal grain boundaries, but the island shape as shown in FIGS. 5A and 5B can also obtain the same effect. As a material having a smaller specific heat capacity than the amorphous silicon thin film, heat-resistant materials such as Cr and T are used.
It is preferable to use a, Ti, Nb, Ni, Mo, W, alloys of these and silicides thereof.

【0055】以上の工程において、下地膜2を形成する
工程と非晶質シリコン薄膜3aを形成する工程との間
に、熱処理等の工程を追加しても全く問題が生じない。
例えば、ガラス基板上に下地膜2を形成した後、下地膜
2の緻密化や膜質を向上させるために熱処理等を施し
て、その後に非晶質シリコン薄膜3aを形成してもよ
い。また、成膜工程間に熱処理等以外の他の工程を追加
しても、本発明の効果を損なうことはない。
In the above steps, no problem arises even if a step such as heat treatment is added between the step of forming the base film 2 and the step of forming the amorphous silicon thin film 3a.
For example, after forming the base film 2 on the glass substrate, heat treatment or the like may be performed to densify the base film 2 and improve the film quality, and then the amorphous silicon thin film 3a may be formed. Further, the effect of the present invention is not impaired even if a process other than heat treatment is added between the film forming processes.

【0056】その後、図6(b)に示すように、ガラス
基板1の裏面側からレーザー光5を照射して、非晶質シ
リコン薄膜3aを結晶化して結晶性シリコン薄膜3とす
る。使用するレーザー光5および照射条件は、実施形態
1と同様である。実施形態1と同様に、レーザー光をガ
ラス基板の裏面側から照射しているので、半導体薄膜の
表面が粗面化したり、凹凸が発生する等の悪影響を回避
することができる。
Thereafter, as shown in FIG. 6B, the amorphous silicon thin film 3a is crystallized into the crystalline silicon thin film 3 by irradiating the laser light 5 from the back surface side of the glass substrate 1. The laser light 5 used and the irradiation conditions are the same as in the first embodiment. Since the laser light is applied from the back surface side of the glass substrate as in the first embodiment, it is possible to avoid adverse effects such as roughening of the surface of the semiconductor thin film and occurrence of unevenness.

【0057】さらに、図6(c)に示すように、実施形
態1と同様にして金属膜4を取り除き、実施形態1と同
様にしてTFTを作製する。但し、本実施形態では活性
領域7が予め島状にパターニングされているので、改め
て活性領域7をパターニングする必要は無い。
Further, as shown in FIG. 6C, the metal film 4 is removed in the same manner as in Embodiment 1, and a TFT is manufactured in the same manner as in Embodiment 1. However, in this embodiment, since the active region 7 is patterned in advance in an island shape, it is not necessary to pattern the active region 7 again.

【0058】以上のようにして得られるTFTは、基板
上に選択的に結晶粒界の極めて少ない良好な大粒径の結
晶が形成され、活性領域とゲート絶縁膜との界面準位密
度が小さいため、電界効果移動度が高く、かつ、オフ時
のリーク電流を低くすることができる。また、本実施形
態では、活性領域7を予め島状にパターニングしている
ので、活性領域7上に新たにレジストマスクを形成する
必要がなく、チャネル領域6上にレジストマスクが残存
するようなことが回避できる。よって、チャネル領域を
含む活性領域の表面を清浄に保つことができ、さらに特
性を良好にすることができる。
In the TFT obtained as described above, crystals of good large grain size with few crystal grain boundaries are selectively formed on the substrate, and the interface state density between the active region and the gate insulating film is small. Therefore, the field effect mobility is high and the leak current at the time of off can be reduced. Further, in this embodiment, since the active region 7 is patterned in advance in an island shape, it is not necessary to form a new resist mask on the active region 7, and the resist mask remains on the channel region 6. Can be avoided. Therefore, the surface of the active region including the channel region can be kept clean and the characteristics can be further improved.

【0059】(実施形態3)図7(a)〜(d)は、本
実施形態3の半導体装置の製造方法における工程を示す
断面図である。
(Third Embodiment) FIGS. 7A to 7D are sectional views showing steps in a method of manufacturing a semiconductor device according to a third embodiment.

【0060】まず、実施形態1と同様にしてガラス基板
1上に下地膜2を堆積し、図7(a)に示すように、減
圧CVD法またはプラズマCVD法等により非晶質半導
体薄膜3aとしてノンドープ非晶質シリコン薄膜を10
0〜150nm、例えば約150nmの膜厚で堆積す
る。
First, the base film 2 is deposited on the glass substrate 1 in the same manner as in Embodiment 1, and as shown in FIG. 7A, an amorphous semiconductor thin film 3a is formed by a low pressure CVD method or a plasma CVD method. Non-doped amorphous silicon thin film 10
The film is deposited with a film thickness of 0 to 150 nm, for example, about 150 nm.

【0061】次に、この状態のガラス基板1をCVD装
置のチャンバーから取り出して、スパッタリング法等に
より非晶質シリコン薄膜3a上の所定の領域に、少なく
ともチャネル領域形成部分が露出するように、非晶質シ
リコン薄膜3aよりも比熱容量の小さい材料からなる
膜、例えば金属膜4を選択的に形成する。この金属膜4
は非晶質シリコン薄膜からの熱を吸収する役割を有し、
膜厚が極端に薄いと効果が少ないため、約100〜50
0nm程度の膜厚が必要である。この実施形態では約3
00nmの膜厚に堆積し、所定の形状にパターニングし
た。また、金属膜4のパターンの間隔はTFTのチャネ
ル領域の幅と同程度またはそれ以上とするが、後の工程
でゲート電極等をパターニングする際のアライメント誤
差等を考慮すると、金属膜4のパターンの間隔はチャネ
ル領域の幅よりもやや広めに設定する方が好ましい。こ
の実施形態では金属膜4のパターンの間隔を5μm〜1
0μm、例えば8μm程度とした。この金属膜4のパタ
ーン間隔は、製造するTFTの形状および大きさによっ
て適宜決定され、金属膜のパターンの間隔が2μm〜3
μmと小さくても、あるいは20μm〜30μmと大き
くても本発明の効果は損なわれない。金属膜4のパター
ンは、ストライプ状とするのが結晶粒界の位置を制御し
易いので好ましいが、図5(a)および(b)に示すよ
うな島状としても同様の効果が得られる。非晶質シリコ
ン薄膜よりも比熱容量の小さい材料としては、耐熱性の
あるCr、Ta、Ti、Nb、Ni、Mo、W、これら
の合金およびこれらのシリサイド等を用いるのが好まし
い。
Next, the glass substrate 1 in this state is taken out of the chamber of the CVD apparatus, and is exposed by a sputtering method or the like so that at least a channel region forming portion is exposed in a predetermined region on the amorphous silicon thin film 3a. A film made of a material having a smaller specific heat capacity than the crystalline silicon thin film 3a, for example, a metal film 4 is selectively formed. This metal film 4
Has a role of absorbing heat from the amorphous silicon thin film,
If the film thickness is extremely thin, the effect is small, so about 100-50
A film thickness of about 0 nm is necessary. In this embodiment, about 3
It was deposited to a film thickness of 00 nm and patterned into a predetermined shape. Further, the pattern interval of the metal film 4 is set to be equal to or more than the width of the channel region of the TFT, but considering the alignment error when patterning the gate electrode or the like in a later process, the pattern of the metal film 4 is taken into consideration. It is preferable to set the interval of a little wider than the width of the channel region. In this embodiment, the pattern interval of the metal film 4 is 5 μm to 1 μm.
The thickness is 0 μm, for example, about 8 μm. The pattern interval of the metal film 4 is appropriately determined according to the shape and size of the TFT to be manufactured, and the pattern interval of the metal film is 2 μm to 3 μm.
Even if it is as small as μm or as large as 20 μm to 30 μm, the effect of the present invention is not impaired. It is preferable that the pattern of the metal film 4 has a stripe shape because it is easy to control the positions of the crystal grain boundaries, but the island shape as shown in FIGS. 5A and 5B can also obtain the same effect. As the material having a smaller specific heat capacity than the amorphous silicon thin film, it is preferable to use heat-resistant Cr, Ta, Ti, Nb, Ni, Mo, W, alloys thereof, silicides thereof, or the like.

【0062】以上の工程において、下地膜2を形成する
工程と非晶質シリコン薄膜3aを形成する工程との間
に、熱処理等の工程を追加しても全く問題が生じない。
例えば、ガラス基板上に下地膜2を形成した後、下地膜
2の緻密化や膜質を向上させるために熱処理等を施し
て、その後に非晶質シリコン薄膜3aを形成してもよ
い。また、成膜工程間に熱処理等以外の他の工程を追加
しても、本発明の効果を損なうことはない。
In the above steps, no problem occurs even if a step such as heat treatment is added between the step of forming the base film 2 and the step of forming the amorphous silicon thin film 3a.
For example, after forming the base film 2 on the glass substrate, heat treatment or the like may be performed to densify the base film 2 and improve the film quality, and then the amorphous silicon thin film 3a may be formed. Further, the effect of the present invention is not impaired even if a process other than heat treatment is added between the film forming processes.

【0063】続いて、図7(b)に示すように、ガラス
基板1の裏面側からレーザー光5を照射して、非晶質シ
リコン薄膜3aを結晶化して結晶性シリコン薄膜3とす
る。使用するレーザー光5としては、実施形態1と同様
なものを用いることができる。レーザー光の照射条件
は、レーザー光を照射される非晶質シリコン薄膜3aの
膜質や膜厚等により決定される。この実施形態では、絶
縁性基板1や下地膜2によるレーザー光5の吸収による
損失を考慮して、エネルギー密度200〜400mJ/
cm2、例えば350mJ/cm2程度で照射した。レー
ザー光照射時には、基板を200〜400℃程度に加熱
してもよい。また、レーザー光の形状はレンズ等の光学
系により数mm角〜数cm角程度のスポット形状のもの
や、長辺が数cm〜十数cm程度で短辺が数mm程度の
長尺形状のものに加工することができ、いずれのレーザ
ー光を用いてもよい。このレーザー照射により非晶質シ
リコン薄膜3aが結晶化されて結晶性シリコン薄膜3と
なり、金属膜4が設けられていない露出部では、大粒径
で結晶粒界が極めて少ない良好な結晶粒が得られる。ま
た、実施形態1と同様に、レーザー光を絶縁性基板の裏
面側から照射しているので、半導体薄膜の表面が粗面化
したり、凹凸が発生する等の悪影響を回避することがで
きる。また、本実施形態では、非晶質シリコン薄膜を約
150nmの膜厚で堆積しているので、非晶質シリコン
薄膜を例えば10〜40nm程度に薄く堆積した場合に
比べて、膜の熱容量が増加する。このため、レーザー光
のエネルギー密度分布によるバラツキが緩和されて、さ
らに結晶性が良好な多結晶シリコン薄膜が得られる。ま
た、レーザー光のエネルギー密度分布のバラツキが緩和
されていることにより、レーザー光の照射条件、特にエ
ネルギー密度の微妙な調整が不要であり、レーザー光の
制御が容易になるという利点もある。
Subsequently, as shown in FIG. 7B, the amorphous silicon thin film 3a is crystallized into the crystalline silicon thin film 3 by irradiating the laser beam 5 from the back surface side of the glass substrate 1. As the laser beam 5 to be used, the same laser beam as in the first embodiment can be used. The irradiation condition of the laser light is determined by the film quality and film thickness of the amorphous silicon thin film 3a irradiated with the laser light. In this embodiment, the energy density is 200 to 400 mJ / in consideration of the loss due to the absorption of the laser light 5 by the insulating substrate 1 and the base film 2.
Irradiation was performed at cm 2 , for example, about 350 mJ / cm 2 . At the time of laser light irradiation, the substrate may be heated to about 200 to 400 ° C. The shape of the laser beam may be a spot shape with a length of several mm to several cm depending on an optical system such as a lens, or a long shape with a long side of several cm to tens of cm and a short side of several mm. It can be processed into one, and any laser light may be used. By this laser irradiation, the amorphous silicon thin film 3a is crystallized to become the crystalline silicon thin film 3, and good crystal grains with a large grain size and very few crystal grain boundaries are obtained in the exposed portion where the metal film 4 is not provided. To be Further, as in the first embodiment, since the laser light is emitted from the back surface side of the insulating substrate, it is possible to avoid adverse effects such as roughening the surface of the semiconductor thin film and generating irregularities. Further, in this embodiment, since the amorphous silicon thin film is deposited with a film thickness of about 150 nm, the heat capacity of the film is increased as compared with the case where the amorphous silicon thin film is thinly deposited with a thickness of, for example, about 10 to 40 nm. To do. Therefore, the variation due to the energy density distribution of the laser light is alleviated, and a polycrystalline silicon thin film having better crystallinity can be obtained. Further, since the variation in the energy density distribution of the laser light is alleviated, there is also an advantage that the irradiation condition of the laser light, particularly the fine adjustment of the energy density is not necessary, and the control of the laser light becomes easy.

【0064】その後、図7(c)に示すように、結晶性
シリコン薄膜3が露出している部分、即ち、後の工程で
TFTのチャネル領域6となる部分をエッチングして膜
厚を薄くする。本実施形態では、チャネル領域を30〜
50nm、好ましくは40nm程度の膜厚になるように
エッチングした。この工程は、例えば、CF4(四フッ
化炭素)+O2ガスを用いたドライエッチングにより行
うことができる。金属膜4としてCr、Ta、Ti、N
b、Ni、Mo、Wやこれらの合金、またはこれらのシ
リサイドを用いた場合には、CF4+O2ガスによりエッ
チングされる量が多結晶シリコン薄膜に比べて僅かであ
り、結晶性シリコン薄膜との選択比を十分確保すること
ができる。よって、チャネル領域をエッチングする際
に、これらの金属膜4をマスクとしてエッチングするこ
とができ、新たにレジストマスクを形成する必要が無
い。
Thereafter, as shown in FIG. 7C, the exposed portion of the crystalline silicon thin film 3, that is, the portion which will be the channel region 6 of the TFT in a later step is etched to reduce the film thickness. . In the present embodiment, the channel region is 30 to
Etching was carried out to a film thickness of about 50 nm, preferably about 40 nm. This step can be performed by dry etching using CF 4 (carbon tetrafluoride) + O 2 gas, for example. Cr, Ta, Ti, N as the metal film 4
When b, Ni, Mo, W, their alloys, or their silicides are used, the amount etched by CF 4 + O 2 gas is smaller than that of the polycrystalline silicon thin film, and it is It is possible to secure a sufficient selection ratio. Therefore, when etching the channel region, the metal film 4 can be used as a mask for etching, and there is no need to form a new resist mask.

【0065】次に、図7(d)に示すように、金属膜4
を取り除く。例えば、金属膜4としてTiを用いた場合
には、EDTA(エチレンジアミン四酢酸)+H2
2(過酸化水素)+NH3(アンモニア)を混合比1:2
4:8で混合したエッチング液を用いて除去することが
できる。また、金属膜4としてMoを用いた場合には、
2SO4(硫酸)+HNO3(硝酸)+H2Oを混合比
1:1:3で混合したエッチング液あるいはHF(フッ
化水素)+HNO3+CH3COOH(酢酸)を混合比
1:20:30で混合したエッチング液を用いて除去す
ることができる。これらのエッチング液によれば結晶性
シリコン薄膜は殆どエッチングされない。よって、金属
膜4を除去する際に、チャネル領域を保護するためのレ
ジストマスクを形成する必要が無い。尚、上記エッチン
グ液は一例として示したものであり、他のエッチング液
を用いてもよい。金属膜としてCr、Ta、Nb、N
i、Wや、TiおよびMoを含むこれらの合金、または
これらのシリサイド等を用いた場合にも、各金属膜に適
したエッチング液を用いて最適条件でエッチングするこ
とにより、TiやMoと同様にして除去することができ
る。
Next, as shown in FIG. 7D, the metal film 4
Get rid of. For example, when Ti is used as the metal film 4, EDTA (ethylenediaminetetraacetic acid) + H 2 O
Mixing ratio of 2 (hydrogen peroxide) + NH 3 (ammonia) 1: 2
It can be removed using an etching solution mixed at 4: 8. When Mo is used as the metal film 4,
Etching solution prepared by mixing H 2 SO 4 (sulfuric acid) + HNO 3 (nitric acid) + H 2 O at a mixing ratio of 1: 1: 3 or HF (hydrogen fluoride) + HNO 3 + CH 3 COOH (acetic acid) at a mixing ratio of 1:20: It can be removed by using the etching solution mixed in 30. The crystalline silicon thin film is hardly etched by these etching solutions. Therefore, when removing the metal film 4, it is not necessary to form a resist mask for protecting the channel region. The above etching solution is shown as an example, and other etching solutions may be used. Cr, Ta, Nb, N as metal film
Even when i, W, an alloy containing Ti and Mo, or a silicide of these is used, the same etching as Ti and Mo can be achieved by etching under optimum conditions using an etching solution suitable for each metal film. Can be removed.

【0066】さらに、結晶性シリコン薄膜3をTFTの
活性領域7となるように島状にパターニングし、実施形
態1と同様にしてTFTを作製する。TFTの作製条件
などは、実施形態1と同様にすればよい。
Further, the crystalline silicon thin film 3 is patterned into an island shape so as to become the active region 7 of the TFT, and the TFT is manufactured in the same manner as in the first embodiment. The manufacturing conditions of the TFT may be the same as in the first embodiment.

【0067】以上のようにして得られるTFTは、基板
上に選択的に結晶粒界の極めて少ない良好な大粒径の結
晶が形成され、活性領域とゲート絶縁膜との界面準位密
度が小さいため、電界効果移動度が高く、かつ、オフ時
のリーク電流を低くすることができる。また、本実施形
態では、TFTのチャネル領域が膜厚方向にエッチング
されて当初の膜厚よりも薄くなっており、ソース領域お
よびドレイン領域の膜厚がチャネル領域の膜厚に比べて
厚く形成されている。よって、TFTのオン電流を減少
させることなくオフ時のリーク電流を十分に低減させる
ことができ、しかもソース領域およびドレイン領域とソ
ース電極およびドレイン電極との良好なコンタクトを確
保することができる。
In the TFT obtained as described above, crystals having a very large grain size with extremely few crystal grain boundaries are selectively formed on the substrate, and the interface state density between the active region and the gate insulating film is small. Therefore, the field effect mobility is high and the leak current at the time of off can be reduced. Further, in this embodiment, the channel region of the TFT is etched in the film thickness direction to be thinner than the initial film thickness, and the film thickness of the source region and the drain region is formed thicker than the film thickness of the channel region. ing. Therefore, it is possible to sufficiently reduce the leak current when the TFT is turned off without reducing the on-current, and it is possible to secure good contact between the source region and the drain region and the source electrode and the drain electrode.

【0068】(実施形態4)図8(a)〜(d)は、本
実施形態4の半導体装置の製造方法における工程を示す
断面図である。
(Embodiment 4) FIGS. 8A to 8D are cross-sectional views showing steps in a method of manufacturing a semiconductor device according to Embodiment 4.

【0069】まず、実施形態3と同様にしてガラス基板
1上に下地膜2および非晶質シリコン薄膜3aを堆積す
る。
First, similarly to the third embodiment, the base film 2 and the amorphous silicon thin film 3a are deposited on the glass substrate 1.

【0070】次に、絶縁性基板をCVD装置のチャンバ
ーから取り出して、非晶質シリコン薄膜3aを活性領域
の形状である島状にパターニングする。
Next, the insulating substrate is taken out of the chamber of the CVD apparatus, and the amorphous silicon thin film 3a is patterned into an island shape which is the shape of the active region.

【0071】次に、スパッタリング法等により非晶質シ
リコン薄膜3a上の所定の領域に、少なくともチャネル
領域形成部分が露出するように、非晶質シリコン薄膜3
aよりも比熱容量の小さい材料からなる膜、例えば金属
膜4を選択的に形成する。この金属膜4は、実施形態1
と同様な材料、膜厚およびパターン間隔で形成すること
ができる。この実施形態では約300nmの膜厚に堆積
し、金属膜4のパターン間隔は5μm〜10μm、例え
ば8μm程度とした。
Next, the amorphous silicon thin film 3 is formed by a sputtering method or the like so that at least a channel region forming portion is exposed in a predetermined region on the amorphous silicon thin film 3a.
A film made of a material having a smaller specific heat capacity than a, for example, a metal film 4 is selectively formed. The metal film 4 is used in the first embodiment.
The same material, film thickness, and pattern interval can be used. In this embodiment, the metal film 4 is deposited to a film thickness of about 300 nm, and the pattern interval of the metal film 4 is set to 5 μm to 10 μm, for example, about 8 μm.

【0072】続いて、図8(b)に示すように、ガラス
基板1の裏面側からレーザー光5を照射して、非晶質シ
リコン薄膜3aを結晶化して結晶性シリコン薄膜3とす
る。使用するレーザー光5としては、実施形態1と同様
なものを用いることができる。レーザー光の照射条件
は、レーザー光を照射される膜の膜質や膜厚等により決
定される。この実施形態では、絶縁性基板1や下地膜2
によるレーザー光5の吸収による損失を考慮して、エネ
ルギー密度200〜400mJ/cm2、例えば300
mJ/cm2程度で照射した。レーザー光照射時には、
基板を200〜400℃程度に加熱してもよい。また、
レーザー光の形状はレンズ等の光学系により数mm角〜
数cm角程度のスポット形状のものや、長辺が数cm〜
十数cm程度で短辺が数mm程度の長尺形状のものに加
工することができ、いずれのレーザー光を用いてもよ
い。このレーザー照射により非晶質シリコン薄膜3aが
結晶化されて結晶性シリコン薄膜3となり、金属膜4が
設けられていない露出部では、大粒径で結晶粒界が極め
て少ない良好な結晶粒が得られる。また、実施形態1と
同様に、レーザー光を絶縁性基板の裏面側から照射して
いるので、半導体薄膜の表面が粗面化したり、凹凸が発
生する等の悪影響を回避することができる。また、実施
形態3と同様に、非晶質シリコン薄膜を約150nmの
膜厚で堆積しているので、レーザー光のエネルギー密度
分布によるバラツキを緩和することができる。
Then, as shown in FIG. 8B, the amorphous silicon thin film 3a is crystallized into the crystalline silicon thin film 3 by irradiating the laser beam 5 from the back surface side of the glass substrate 1. As the laser beam 5 to be used, the same laser beam as in the first embodiment can be used. The irradiation condition of the laser light is determined by the film quality and film thickness of the film irradiated with the laser light. In this embodiment, the insulating substrate 1 and the base film 2 are
Energy loss of 200 to 400 mJ / cm 2 , for example 300
Irradiation was performed at about mJ / cm 2 . At the time of laser light irradiation,
The substrate may be heated to about 200 to 400 ° C. Also,
The shape of the laser beam is several mm square depending on the optical system such as a lens.
Spot-shaped ones with a few centimeters square, and several centimeters on the long side
It can be processed into a long shape having a length of about 10 cm and a short side of about several mm, and any laser light may be used. By this laser irradiation, the amorphous silicon thin film 3a is crystallized to become the crystalline silicon thin film 3, and good crystal grains with a large grain size and very few crystal grain boundaries are obtained in the exposed portion where the metal film 4 is not provided. To be Further, as in the first embodiment, since the laser light is emitted from the back surface side of the insulating substrate, it is possible to avoid adverse effects such as roughening the surface of the semiconductor thin film and generating irregularities. Further, similarly to the third embodiment, since the amorphous silicon thin film is deposited with a film thickness of about 150 nm, the variation due to the energy density distribution of laser light can be reduced.

【0073】その後、図8(c)に示すように、結晶性
シリコン薄膜3が露出している部分、即ち、後の工程で
TFTのチャネル領域6となる部分をエッチングして膜
厚を薄くする。この工程は、実施形態3と同様にして行
うことができる。
After that, as shown in FIG. 8C, the portion where the crystalline silicon thin film 3 is exposed, that is, the portion which becomes the channel region 6 of the TFT in a later step is etched to reduce the film thickness. . This step can be performed in the same manner as in the third embodiment.

【0074】次に、図8(d)に示すように、金属膜4
を取り除く。この工程は、実施形態3と同様にして行う
ことができる。
Next, as shown in FIG. 8D, the metal film 4
Get rid of. This step can be performed in the same manner as in the third embodiment.

【0075】その後は、実施形態1と同様にしてTFT
を作製する。但し、本実施形態でも実施形態2と同様
に、活性領域7が予め島状にパターニングされているの
で、改めて活性領域7をパターニングする必要は無い。
After that, the TFT is formed in the same manner as in the first embodiment.
Is prepared. However, in the present embodiment as well, as in the second embodiment, the active region 7 is patterned in advance in an island shape, so that it is not necessary to pattern the active region 7 again.

【0076】以上のようにして得られるTFTは、基板
上に選択的に結晶粒界の極めて少ない良好な大粒径の結
晶が形成され、活性領域とゲート絶縁膜との界面準位密
度が小さいため、電界効果移動度が高く、かつ、オフ時
のリーク電流を低くすることができる。また、本実施形
態では、TFTのチャネル領域が膜厚方向にエッチング
されて当初の膜厚よりも薄くなっており、ソース領域お
よびドレイン領域の膜厚がチャネル領域の膜厚に比べて
厚く形成されている。よって、TFTのオン電流を減少
させることなくオフ時のリーク電流を十分に低減させる
ことができ、しかもソース領域およびドレイン領域とソ
ース電極およびドレイン電極との良好なコンタクトを確
保することができる。さらに、本実施形態では、活性領
域7を予め島状にパターニングしているので、活性領域
7上に新たにレジストマスクを形成する必要がなく、チ
ャネル領域6上にレジストマスクが残存するようなこと
が回避できる。よって、チャネル領域を含む活性領域の
表面を清浄に保つことができ、さらに特性を良好にする
ことができる。
In the TFT obtained as described above, crystals with a good large grain size having extremely few crystal grain boundaries are selectively formed on the substrate, and the interface state density between the active region and the gate insulating film is small. Therefore, the field effect mobility is high and the leak current at the time of off can be reduced. Further, in this embodiment, the channel region of the TFT is etched in the film thickness direction to be thinner than the initial film thickness, and the film thickness of the source region and the drain region is formed thicker than the film thickness of the channel region. ing. Therefore, it is possible to sufficiently reduce the leak current when the TFT is turned off without reducing the on-current, and it is possible to secure good contact between the source region and the drain region and the source electrode and the drain electrode. Further, in this embodiment, since the active region 7 is patterned in advance in an island shape, it is not necessary to newly form a resist mask on the active region 7, and the resist mask remains on the channel region 6. Can be avoided. Therefore, the surface of the active region including the channel region can be kept clean and the characteristics can be further improved.

【0077】以上、本発明の実施形態について具体的に
説明したが、本発明は上記実施形態に限定されるもので
はない。
Although the embodiments of the present invention have been specifically described above, the present invention is not limited to the above embodiments.

【0078】例えば、上記実施形態では絶縁性基板とし
てガラス基板を用いた例について説明したが、石英基板
やプラスチック基板等、その他の絶縁性基板を用いても
よい。プロセス温度は、石英基板であれば1200℃の
高温プロセスにも耐えることができるが、ガラス基板を
用いる場合には歪み点が低いので約600℃程度の低温
に制限される。一方、より大面積で、かつ安価な基板と
しては、ガラス基板を用いるのが望ましい。上記プラス
チック基板については、熱が伝わらないようにして用い
ることができる。
For example, although the glass substrate is used as the insulating substrate in the above embodiment, other insulating substrates such as a quartz substrate and a plastic substrate may be used. The process temperature can withstand a high temperature process of 1200 ° C. for a quartz substrate, but is limited to a low temperature of about 600 ° C. when a glass substrate is used because the strain point is low. On the other hand, it is desirable to use a glass substrate as a substrate having a larger area and a lower cost. The plastic substrate can be used so that heat is not transmitted.

【0079】また、金属膜除去後のTFTの製造工程に
ついては、その一例を示したものであり、他の方法を用
いてもよい。
Further, as for the manufacturing process of the TFT after removing the metal film, an example thereof is shown, and other methods may be used.

【0080】[0080]

【発明の効果】以上の説明から明らかなように、本発明
によれば、絶縁性基板上に選択的に比熱容量の小さい材
料からなる膜を選択的に形成することにより、結晶粒界
の極めて少ない良好な大粒径の結晶を形成することがで
きるので、チャネル領域の結晶粒界を少なくすることが
でき、TFTのオフ時のリーク電流を低減できる。加え
て、チャネル領域をソース領域やドレイン領域よりも薄
肉にすると、オン電流を低減させることなくTFTのオ
フ時のリーク電流を低減できる。また、低温で半導体装
置を作製することができるので、低融点ガラスを用いて
大面積化および低コスト化を図ることもできる。
As is apparent from the above description, according to the present invention, by forming a film made of a material having a small specific heat capacity selectively on an insulating substrate, the crystal grain boundaries can be extremely reduced. Since a small number of excellent crystals having a large grain size can be formed, the number of crystal grain boundaries in the channel region can be reduced and the leak current when the TFT is off can be reduced. In addition, when the channel region is thinner than the source region and the drain region, the leak current when the TFT is off can be reduced without reducing the on-current. Further, since the semiconductor device can be manufactured at a low temperature, a large area and a low cost can be achieved by using a low melting point glass.

【0081】また、本発明によれば、比熱容量の小さい
材料からなる膜をマスクとして結晶性半導体薄膜をエッ
チングすることにより、チャネル領域を薄膜化すること
ができる。よって、ソース領域およびドレイン領域とソ
ース電極およびドレイン電極とのコンタクトを良好に保
ちながら、さらにオフ時のリーク電流を低減することが
できる。
Further, according to the present invention, the channel region can be thinned by etching the crystalline semiconductor thin film using the film made of a material having a small specific heat capacity as a mask. Therefore, while maintaining good contact between the source region and the drain region and the source electrode and the drain electrode, it is possible to further reduce the leak current when off.

【0082】さらに、結晶性半導体薄膜と比熱容量の小
さい材料からなる膜とを選択的にエッチングすることに
より、製造工程を大幅に増加することなく、優れた特性
のTFTを作製することができる。
Furthermore, by selectively etching the crystalline semiconductor thin film and the film made of a material having a small specific heat capacity, a TFT having excellent characteristics can be manufactured without significantly increasing the manufacturing process.

【0083】このように本発明によれば、高性能な半導
体装置、特に、高い電界効果移動度を有し、オフ時のリ
ーク電流が低い高性能なTFTから構成される半導体装
置あるいは半導体回路を提供することができるので、産
業上、非常に有益な発明である。
As described above, according to the present invention, a high-performance semiconductor device, in particular, a semiconductor device or a semiconductor circuit including a high-performance TFT having a high field-effect mobility and a low leak current at the time of off is provided. Since it can be provided, it is an industrially very useful invention.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)は、本発明の半導体装置の製造方法によ
り結晶性半導体薄膜を得るまでの工程を説明するための
断面図であり、(b)はその平面図であり、(c)は、
本発明の半導体装置の製造方法により最終的に得られた
結晶性半導体薄膜を一部に用いて製造したTFTを示す
断面図である。
FIG. 1A is a sectional view for explaining a process for obtaining a crystalline semiconductor thin film by a method for manufacturing a semiconductor device of the present invention, FIG. 1B is a plan view thereof, and FIG. Is
It is sectional drawing which shows TFT manufactured using the crystalline semiconductor thin film finally obtained by the manufacturing method of the semiconductor device of this invention partially.

【図2】レーザー光照射における半導体薄膜の温度の時
間的変化を示すグラフである。
FIG. 2 is a graph showing a temporal change in temperature of a semiconductor thin film during laser light irradiation.

【図3】(a)および(b)は、本発明の半導体装置の
製造方法における半導体薄膜の温度分布を示す図であ
る。
3A and 3B are diagrams showing a temperature distribution of a semiconductor thin film in the method for manufacturing a semiconductor device of the present invention.

【図4】(a)〜(c)は、実施形態1の半導体装置の
製造工程を示す断面図である。
4A to 4C are cross-sectional views showing a manufacturing process of the semiconductor device of the first embodiment.

【図5】(a)および(b)は、本発明の半導体装置の
製造方法に用いられる金属膜の形状の一例を示す図であ
る。
5A and 5B are diagrams showing an example of the shape of a metal film used in the method for manufacturing a semiconductor device of the present invention.

【図6】(a)〜(c)は、実施形態2の半導体装置の
製造工程を示す断面図である。
6A to 6C are cross-sectional views showing the manufacturing process of the semiconductor device of the second embodiment.

【図7】(a)〜(d)は、実施形態3の半導体装置の
製造工程を示す断面図である。
7A to 7D are cross-sectional views showing the manufacturing process of the semiconductor device of the third embodiment.

【図8】(a)〜(d)は、実施形態4の半導体装置の
製造工程を示す断面図である。
8A to 8D are cross-sectional views showing the manufacturing process of the semiconductor device of the fourth embodiment.

【図9】(a)および(b)は、レーザー光の強度分布
を示す図である。
9A and 9B are diagrams showing the intensity distribution of laser light.

【符号の説明】[Explanation of symbols]

1 ガラス基板 2 下地膜 3a 非晶質シリコン薄膜 3 結晶性シリコン薄膜 4 比熱容量の小さい膜(金属膜) 5 レーザー光 6 チャネル領域 7 活性領域 8 ゲート絶縁膜 9 ゲート電極 10 ソース領域およびドレイン領域 11 層間絶縁膜 12 ソース電極およびドレイン電極 13 結晶粒界 1 Glass Substrate 2 Base Film 3a Amorphous Silicon Thin Film 3 Crystalline Silicon Thin Film 4 Film with Small Specific Heat Capacity (Metal Film) 5 Laser Light 6 Channel Region 7 Active Region 8 Gate Insulating Film 9 Gate Electrode 10 Source and Drain Regions 11 Interlayer insulating film 12 Source and drain electrodes 13 Grain boundaries

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/308 H01S 3/095 B H01S 3/0953 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location H01L 21/308 H01S 3/095 B H01S 3/0953

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基板上に結晶性半導体薄膜からな
る活性領域を有し、該活性領域の一部がチャネル領域と
して用いられる半導体装置の製造方法であって、 該基板上に非晶質半導体薄膜を形成する工程と、 該非晶質半導体薄膜の少なくともチャネル領域形成部分
を露出させて、該非晶質半導体薄膜上に該非晶質半導体
薄膜よりも比熱容量の小さい材料からなる膜を選択的に
形成する工程と、 該基板の非晶質半導体薄膜形成側とは反対側からレーザ
ー光を照射して、該非晶質半導体薄膜を結晶化させて結
晶性半導体薄膜を得る工程と、 該非晶質半導体薄膜よりも比熱容量の小さい材料からな
る膜を除去する工程と、 該結晶性半導体薄膜を活性領域の形状に加工する工程と
を含む半導体装置の製造方法。
1. A method of manufacturing a semiconductor device, comprising an active region made of a crystalline semiconductor thin film on an insulating substrate, wherein a part of the active region is used as a channel region, which is amorphous on the substrate. A step of forming a semiconductor thin film, exposing at least a channel region forming part of the amorphous semiconductor thin film, and selectively forming a film of a material having a smaller specific heat capacity than the amorphous semiconductor thin film on the amorphous semiconductor thin film. A step of forming, a step of irradiating a laser beam from a side of the substrate opposite to the side where the amorphous semiconductor thin film is formed to crystallize the amorphous semiconductor thin film to obtain a crystalline semiconductor thin film, and the amorphous semiconductor A method of manufacturing a semiconductor device, comprising: a step of removing a film made of a material having a smaller specific heat capacity than that of a thin film; and a step of processing the crystalline semiconductor thin film into a shape of an active region.
【請求項2】 絶縁性基板上に結晶性半導体薄膜からな
る活性領域を有し、該活性領域の一部がチャネル領域と
して用いられる半導体装置の製造方法であって、 該基板上に非晶質半導体薄膜を形成する工程と、 該非晶質半導体薄膜を活性領域の形状に加工する工程
と、 該活性領域の形状の該非晶質半導体薄膜における少なく
ともチャネル領域形成部分を露出させて、該活性領域の
形状の該非晶質半導体薄膜上に該非晶質半導体薄膜より
も比熱容量の小さい材料からなる膜を選択的に形成する
工程と、 該基板の非晶質半導体薄膜形成側とは反対側からレーザ
ー光を照射して、該活性領域の形状の該非晶質半導体薄
膜を結晶化させ、該活性領域の形状の結晶性半導体薄膜
を得る工程と、 該非晶質半導体薄膜よりも比熱容量の小さい材料からな
る膜を除去する工程とを含む半導体装置の製造方法。
2. A method of manufacturing a semiconductor device, comprising an active region made of a crystalline semiconductor thin film on an insulating substrate, wherein a part of the active region is used as a channel region, which is amorphous on the substrate. A step of forming a semiconductor thin film; a step of processing the amorphous semiconductor thin film into a shape of an active region; and a step of exposing at least a channel region forming portion of the amorphous semiconductor thin film having a shape of the active region to expose the active region. A step of selectively forming a film made of a material having a smaller specific heat capacity than the amorphous semiconductor thin film on the shaped amorphous semiconductor thin film; and a laser beam from a side opposite to the amorphous semiconductor thin film forming side of the substrate. And crystallization of the amorphous semiconductor thin film in the shape of the active region to obtain a crystalline semiconductor thin film in the shape of the active region, and a material having a smaller specific heat capacity than the amorphous semiconductor thin film. The method of manufacturing a semiconductor device including the step of removing the.
【請求項3】 前記非晶質半導体薄膜よりも比熱容量の
小さい材料からなる膜をマスクとして、前記結晶性半導
体薄膜のチャネル領域形成部分をエッチングして薄くす
る工程を含む請求項1に記載の半導体装置の製造方法。
3. The method according to claim 1, further comprising the step of etching the channel region forming portion of the crystalline semiconductor thin film to thin the film by using a film made of a material having a specific heat capacity smaller than that of the amorphous semiconductor thin film as a mask. Manufacturing method of semiconductor device.
【請求項4】 前記非晶質半導体薄膜よりも比熱容量の
小さい材料からなる膜をマスクとして、前記活性領域の
形状の結晶性半導体薄膜のチャネル領域形成部分をエッ
チングして薄くする工程を含む請求項2に記載の半導体
装置の製造方法。
4. A step of etching and thinning a channel region forming portion of the crystalline semiconductor thin film in the shape of the active region using a film made of a material having a smaller specific heat capacity than the amorphous semiconductor thin film as a mask. Item 3. A method for manufacturing a semiconductor device according to item 2.
【請求項5】 前記非晶質半導体薄膜よりも比熱容量の
小さい材料からなる膜として、Cr、Ta、Ti、N
b、Ni、Mo、W、これらの合金およびこれらのシリ
サイドから選択される少なくとも1つの材料からなる膜
を形成する請求項1乃至4のいずれか一つに記載の半導
体装置の製造方法。
5. A film made of a material having a smaller specific heat capacity than that of the amorphous semiconductor thin film is Cr, Ta, Ti, N.
5. The method for manufacturing a semiconductor device according to claim 1, wherein a film made of at least one material selected from b, Ni, Mo, W, alloys thereof, and silicides thereof is formed.
【請求項6】 前記非晶質半導体薄膜よりも比熱容量の
小さい材料からなる膜として、該結晶性半導体薄膜に対
してエッチングの際の選択比を有する膜を形成し、該比
熱容量の小さい材料からなる膜を除去する際に、選択的
にエッチングを行う請求項1乃至5のいずれか一つに記
載の半導体装置の製造方法。
6. A material having a smaller specific heat capacity than that of the amorphous semiconductor thin film, wherein a film having a selection ratio at the time of etching is formed with respect to the crystalline semiconductor thin film, and the material having a smaller specific heat capacity. The method for manufacturing a semiconductor device according to claim 1, wherein etching is selectively performed when the film made of is removed.
【請求項7】 前記非晶質半導体薄膜よりも比熱容量の
小さい材料からなる膜として、該結晶性半導体薄膜に対
してエッチングの際の選択比を有する膜を形成し、該チ
ャネル領域をエッチングする際に、選択的にエッチング
を行う請求項3または4に記載の半導体装置の製造方
法。
7. A film having a selection ratio in etching with respect to the crystalline semiconductor thin film is formed as a film made of a material having a smaller specific heat capacity than the amorphous semiconductor thin film, and the channel region is etched. The method for manufacturing a semiconductor device according to claim 3, wherein the etching is selectively performed at this time.
JP33240295A 1995-12-20 1995-12-20 Fabrication of semiconductor device Withdrawn JPH09172179A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33240295A JPH09172179A (en) 1995-12-20 1995-12-20 Fabrication of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33240295A JPH09172179A (en) 1995-12-20 1995-12-20 Fabrication of semiconductor device

Publications (1)

Publication Number Publication Date
JPH09172179A true JPH09172179A (en) 1997-06-30

Family

ID=18254575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33240295A Withdrawn JPH09172179A (en) 1995-12-20 1995-12-20 Fabrication of semiconductor device

Country Status (1)

Country Link
JP (1) JPH09172179A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077759A (en) * 1998-08-27 2000-03-14 Toshiba Corp Laser device and manufacture of polycrystalline silicon
US7397063B2 (en) 2003-08-27 2008-07-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077759A (en) * 1998-08-27 2000-03-14 Toshiba Corp Laser device and manufacture of polycrystalline silicon
US7397063B2 (en) 2003-08-27 2008-07-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device

Similar Documents

Publication Publication Date Title
JP3503427B2 (en) Method for manufacturing thin film transistor
US5851862A (en) Method of crystallizing a silicon film
US5614426A (en) Method of manufacturing semiconductor device having different orientations of crystal channel growth
JP3586558B2 (en) Method for reforming thin film and apparatus used for implementing the method
JPH0758339A (en) Semiconductor device and its production
US7534705B2 (en) Method of manufacturing a semiconductor device
JPH07221017A (en) Semiconductor device and manufacturing method
JP4376331B2 (en) Method for manufacturing semiconductor device
JP2004214615A (en) Method for amorphous silicon film crystallization, mask for amorphous silicon crystallization, and method for manufacturing array substrate
JP4919546B2 (en) Method for forming polycrystalline silicon film
US6043512A (en) Thin film semiconductor device and method for producing the same
JP3359690B2 (en) Method for manufacturing semiconductor circuit
JP2004158850A (en) Forming method for polycrystalline silicon film and manufacturing method for thin-film transistor using same
JP3359670B2 (en) Method for manufacturing semiconductor device
JP3431681B2 (en) Method for manufacturing semiconductor circuit
JPH0955509A (en) Manufacture of semiconductor device
US20060172469A1 (en) Method of fabricating a polycrystalline silicon thin film transistor
JP2001127301A (en) Semiconductor device and manufacturing method therefor
JPH09172179A (en) Fabrication of semiconductor device
JPH09246182A (en) Semiconductor device and manufacture thereof
JPH09232584A (en) Method of manufacturing semiconductor device
JP3380527B2 (en) Method for manufacturing semiconductor device
JPH09237767A (en) Manufacture of semiconductor device
JPH09213966A (en) Manufacturing method for semiconductor device
KR100966431B1 (en) Method of fabricating liquid crystal display device for improving crystallization characteristics

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030304