JPH09166796A - Optical semiconductor element and its production - Google Patents

Optical semiconductor element and its production

Info

Publication number
JPH09166796A
JPH09166796A JP32884695A JP32884695A JPH09166796A JP H09166796 A JPH09166796 A JP H09166796A JP 32884695 A JP32884695 A JP 32884695A JP 32884695 A JP32884695 A JP 32884695A JP H09166796 A JPH09166796 A JP H09166796A
Authority
JP
Japan
Prior art keywords
substrate
stripe
optical semiconductor
active layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32884695A
Other languages
Japanese (ja)
Other versions
JP2757909B2 (en
Inventor
Shotaro Kitamura
昌太郎 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7328846A priority Critical patent/JP2757909B2/en
Publication of JPH09166796A publication Critical patent/JPH09166796A/en
Application granted granted Critical
Publication of JP2757909B2 publication Critical patent/JP2757909B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To make it possible to form a diagonal end face structure inclined in the stripe direction of active layers from the normal direction of the element end face by using a selective MOVPE method. SOLUTION: An off angle substrate 11 inclined in the surface bearing by >=5 deg. from a (100) to <011> direction is adopted in place of a (100) surface substrate usually used in the manufacture of the optical semiconductor element. A mask having striped gap parts of about 0.5 to 2.0μm width is patterned on the substrate 11 and the striped active layers 15 are formed only in these gap parts by the selective MOVPE method. At this time, the stripe direction of the gap parts is set in the direction of the intersection lines of the substrate 11 surface and the (011) face. Further, clad layers, etc., are formed to cover these active layers. The substrate is cloven by exposing the (011) face when the cleavage of the substrate in the direction perpendicular to the stripes of the active layers is attempted at the time of cutting out the element from the wafer.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、基板上の一部のみ
に半導体結晶を結晶成長により形成する選択MOVPE
法を用いて活性層あるいは光ガイド層を形成する光半導
体素子及びその製造方法に関し、この中で特に、半導体
光増幅素子などの素子端部での光の反射率を低減させる
必要のある素子の製造方法に関する。
The present invention relates to a selective MOVPE for forming a semiconductor crystal on only a part of a substrate by crystal growth.
Semiconductor device in which an active layer or an optical guide layer is formed by using a method and a method of manufacturing the same, particularly, for an element such as a semiconductor optical amplifier element which needs to reduce the light reflectance at an end of the element. It relates to a manufacturing method.

【0002】[0002]

【従来の技術】光通信、光交換用に使われる光半導体素
子の内で、半導体光増幅素子(以下LDアンプと略す
る)などでは素子端面での光の反射率を下げることが大
変重要である。例えば、実用的なLDアンプとしては2
0dB以上の利得がしばしば要求されるが、これには素
子端面の反射率を5×10-4程度以下にする必要があ
る。素子端面を誘電体膜等で無反射被覆するだけでは、
このような小さい反射率を実現することは困難である。
小さい反射率を実現するため無反射被覆と併用される構
造としては、活性層が素子端部で途切れる窓領域付き構
造が採用されている。図6は窓領域付きLDアンプの斜
視図であり部分的に断面を見せている。ストライプ状の
活性層32とそれを埋め込むクラッド層33からなる光
導波路から出てきた光は、素子端面でその一部が反射さ
れ戻る。しかしながらこの構造では、反射された光が再
び光導波路に結合する率を1/100程度にすることが
できる。すなわち実効的反射率は1/100倍となる。
このような窓領域34を設けた光半導体素子例としては
以下の報告がある。いずれも窓領域と素子端面のAR被
覆(無反射被覆)によって、10-4台の実効的反射率を
実現している。
2. Description of the Related Art Among optical semiconductor devices used for optical communication and optical switching, it is very important to reduce the light reflectance at the end face of a semiconductor optical amplifier device (hereinafter abbreviated as LD amplifier). is there. For example, as a practical LD amplifier, 2
A gain of 0 dB or more is often required, but this requires that the reflectivity of the end face of the element be about 5 × 10 −4 or less. Simply covering the element end face with a non-reflective coating such as a dielectric film
It is difficult to achieve such a small reflectance.
As a structure used together with an anti-reflection coating to realize a small reflectance, a structure with a window region in which an active layer is interrupted at an element end is adopted. FIG. 6 is a perspective view of an LD amplifier with a window region, and partially shows a cross section. A part of the light emitted from the optical waveguide including the striped active layer 32 and the clad layer 33 filling the active layer 32 is reflected by the end face of the element and returns. However, with this structure, the rate at which the reflected light couples back into the optical waveguide can be reduced to about 1/100. That is, the effective reflectance becomes 1/100 times.
There is the following report as an example of an optical semiconductor device provided with such a window region 34. In both cases, the AR coating (non-reflection coating) on the window region and the element end surface realizes an effective reflectance of 10 −4 .

【0003】(1)P.Doussie,et a
l.,J.Photonics Technol.Le
tt.,PTL−6,pp170−172(1991) (2)I.Cha,et.al.,Electr.Le
tt.,Vol.25,pp1241−1242(19
89) (3)S.Kitamura,et al.,J.Ph
otonics Technol.Lett.,PTL
−6,pp173−175(1994) また、実効的反射率を下げる方法としては、この他に素
子端面を活性層のストライプ方向から傾ける方法があ
る。7度以上に傾けることによって実効的反射率を1桁
程度下げられることが (4)Z.Wang,et.al.,Electr.L
ett.,Vol.25,pp1139−1141(1
989) (5)D.R.Scifres,J.Quantum
Electr.Vol.14,pp223−227(1
978) などの報告により知られており、この事実をもとにLD
アンプを実現した例としては (6)C.E.Zah,et.al.,Electr.
Lett.,Vol.23,pp990−991(19
87) (7)半田 他 特開平3−136388 半導体光増
幅器 などの報告が挙げられる。
(1) P.I. Doussie, et a
l. , J. et al. Photonics Technology. Le
tt. , PTL-6, pp 170-172 (1991). Cha, et. al. Electr. Le
tt. , Vol. 25, pp1241-1242 (19
89) (3) S.M. Kitamura, et al. , J. et al. Ph
otonics Technology. Lett. , PTL
-6, pp 173-175 (1994) Another method of lowering the effective reflectivity is to tilt the element end face from the stripe direction of the active layer. It is possible that the effective reflectance can be reduced by about one digit by tilting to 7 degrees or more. Wang, et. al. Electr. L
ett. , Vol. 25, pp1139-1141 (1
989) (5) D.I. R. Scifres, J.M. Quantum
Electr. Vol. 14, pp223-227 (1
978), and based on this fact, LD
Examples of the realization of the amplifier include (6) C.I. E. FIG. Zah, et. al. Electr.
Lett. , Vol. 23, pp990-991 (19
87) (7) Solder and others JP-A-3-136388, a report on a semiconductor optical amplifier and the like can be mentioned.

【0004】図7は基板表面を上から見下ろした上面図
であり、文献(6)記載の発明の特徴を示している。文
献(6)記載の発明では(100)表面のInP基板上
でストライプ状の活性層41を、<011>方向と7度
程度角度を持った方向に形成している。これにより活性
層のストライプ方向を、劈開により晒される(011)
素子端面の法線方向から傾けている。図8は<001>
方向の基板側面から素子を見た側面図であり、文献
(7)記載の発明の特徴を示している。文献(7)記載
の発明では、表面方位が(100)から<010>方向
へ傾いたオフ角度基板を用い、活性層52のストライプ
方向を基板表面と(001)面との交わり線方向として
いる。劈開により(010)面の素子端面が形成される
ため、素子端面の法線は活性層のストライプ方向から傾
くことになる。
FIG. 7 is a top view of the substrate surface viewed from above, and shows the features of the invention described in Reference (6). In the invention described in Document (6), the stripe-shaped active layer 41 is formed on the (100) surface InP substrate in a direction having an angle of about 7 degrees with the <011> direction. Thereby, the stripe direction of the active layer is exposed by cleavage (011).
The element is inclined from the normal direction of the end face. FIG. 8 shows <001>.
FIG. 4 is a side view of the element viewed from the side of the substrate in the direction, and shows the features of the invention described in Document (7). In the invention described in Document (7), an off-angle substrate whose surface orientation is inclined from (100) to the <010> direction is used, and the stripe direction of the active layer 52 is set to the intersecting line direction between the substrate surface and the (001) plane. . Since the device end face of the (010) plane is formed by cleavage, the normal line of the device end face is inclined from the stripe direction of the active layer.

【0005】さらに近年、上記の窓構造及び斜め端面を
併用した方法を採ることにより、1×10-4程度以下の
低反射率が実現されている。これにより25dB以上の
高利得LDアンプが実現されている。この例としては、 (8)L.F.Tiemeijer,OAA '94 T
echnical Digest 34/WD1−1
(1994) が挙げられる。この報告では反射率を十分に抑え、30
dB以上の素子利得を実現している。
Further, in recent years, a low reflectance of about 1 × 10 −4 or less has been realized by employing a method using the above-mentioned window structure and the oblique end face in combination. Thereby, a high gain LD amplifier of 25 dB or more is realized. Examples of this are: F. Timeeijer, OAA '94 T
technical Digest 34 / WD1-1
(1994). In this report, the reflectivity was sufficiently suppressed,
An element gain of dB or more is realized.

【0006】ところでLDアンプには利得特性が入力信
号の偏光状態によらない偏光無依存型であることが要求
される。この要求を充たすには、ストライプ状活性層と
して幅0.5μm程度と通常の光半導体素子における場
合より1/3程度に狭くした構造をとることが有効であ
る。このような狭いストライプ状活性層を製作する方法
としては、選択MOVPE法が有力である。選択MOV
PE法では、図9(a)に示すように、基板上に2本の
ストライプ状SiO2 マスク61を0.5〜2.0μm
程度の間隔を空けて形成し、この間隔部にのみ選択的に
ストライプ状活性層62を結晶成長する。この方法では
幅0.5μm程度の狭いストライプ状活性層も均一に再
現性良く形成することができる。この方法を用いて文献
(3)記載の発明では20dBの素子利得を有する均一
な4−chのLDアンプアレイを実現している。
Incidentally, an LD amplifier is required to be of a polarization-independent type whose gain characteristic does not depend on the polarization state of an input signal. In order to satisfy this requirement, it is effective to adopt a structure in which the width of the stripe-shaped active layer is about 0.5 μm, which is about 1/3 smaller than that of a normal optical semiconductor element. As a method of manufacturing such a narrow stripe-shaped active layer, the selective MOVPE method is effective. Select MOV
In the PE method, as shown in FIG. 9A, two stripe-shaped SiO 2 masks 61 are formed on a substrate in a thickness of 0.5 to 2.0 μm.
The stripe-shaped active layer 62 is selectively grown only at this interval, and the crystal is grown only at this interval. With this method, a narrow stripe-shaped active layer having a width of about 0.5 μm can be uniformly formed with good reproducibility. In the invention described in Document (3) using this method, a uniform 4-ch LD amplifier array having an element gain of 20 dB is realized.

【0007】[0007]

【発明が解決しようとする課題】以上に述べたようにL
Dアンプなどでは、素子端の反射率を抑えるため窓領域
を設けたり端面を斜めに傾ける構造がとられている。さ
らに、30dB以上の高利得特性を実現するには、窓構
造と斜め端面構造の両方を採用する必要がある。また、
偏光無依存型とするためにはサブミクロン幅活性層を有
する構造が有効で、これを実現するために選択MOVP
E法による製造方法などが採用されている。ところが、
選択MOVPE法を用いた場合、斜め端面構造を形成す
るには次のような問題があった。
As described above, L
In a D amplifier or the like, a structure is provided in which a window region is provided or an end surface is inclined obliquely in order to suppress the reflectance at the element end. Further, in order to realize a high gain characteristic of 30 dB or more, it is necessary to adopt both the window structure and the oblique end face structure. Also,
It is effective to use a structure having a submicron-width active layer in order to obtain a polarization independent type.
A manufacturing method based on the E method is employed. However,
When the selective MOVPE method is used, there are the following problems in forming an oblique end face structure.

【0008】選択MOVPE法により活性層を形成する
にあたっては、活性層のストライプ方向を<011>方
向に形成する必要がある。<011>方向に形成した場
合ストライプ状活性層の側面は滑らかに形成される(図
9(a))。ところが斜め端面構造とするため文献
(6)記載の発明のように<011>方向と角度を持っ
た方向を形成した場合、図9(b)に示すように、活性
層64の側面には数1000Åピッチで段差による凹凸
ができてしまう。LDアンプにおいて活性層側面の凹凸
は、活性層を導波する光にとって、反射や散乱箇所とな
る。このため選択MOVPE法においては、ストライプ
状活性層を(011)端面に対して斜め方向に形成する
ことには問題があった。
In forming the active layer by the selective MOVPE method, it is necessary to form the stripe direction of the active layer in the <011> direction. When formed in the <011> direction, the side surfaces of the stripe-shaped active layer are formed smoothly (FIG. 9A). However, when a direction having an angle with respect to the <011> direction is formed as in the invention described in Document (6) in order to obtain an oblique end surface structure, as shown in FIG. Irregularities due to steps occur at a pitch of 1000 °. In the LD amplifier, unevenness on the side surface of the active layer becomes a reflection or scattering portion for light guided through the active layer. Therefore, in the selective MOVPE method, there is a problem in forming the stripe-shaped active layer obliquely to the (011) end face.

【0009】また、文献(7)にも示されているオフ角
度基板を用いた斜め端面構造を製造するにあたっては、
良好な劈開面を晒せるかどうかということも問題となっ
ている。文献(7)で示された(010)面を晒す劈開
は実際には難しい。特にリッヂ型構造のものを劈開する
場合、図10に示されるように、リッヂ部72が崩壊し
やすいという問題があった。
In manufacturing an oblique end face structure using an off-angle substrate, which is also disclosed in the literature (7),
It is also a problem whether a good cleavage plane can be exposed. The cleavage that exposes the (010) plane shown in the literature (7) is actually difficult. In particular, when cleaving a ridge type structure, as shown in FIG. 10, there was a problem that the ridge portion 72 was easily collapsed.

【0010】[0010]

【課題を解決するための手段】請求項1記載の発明によ
れば、平坦な半導体基板上にストライプ状の空隙部を有
するマスクを形成し、結晶成長法により該空隙部に半導
体結晶を形成する工程を少なくとも含む光半導体素子の
製造方法において、前記半導体基板として表面方位が
(100)から<011>方向へ5度以上傾いたオフ角
度基板を用いることを特徴とする光半導体素子の製造方
法が得られる。
According to the first aspect of the present invention, a mask having stripe-shaped voids is formed on a flat semiconductor substrate, and a semiconductor crystal is formed in the voids by a crystal growth method. In a method for manufacturing an optical semiconductor device including at least a step, there is provided a method for manufacturing an optical semiconductor device, wherein an off-angle substrate whose surface orientation is inclined at least 5 degrees from a (100) direction to a <011> direction is used as the semiconductor substrate. can get.

【0011】請求項2記載の発明によれば、請求項1に
記載の光半導体素子の製造方法において、前記空隙部の
ストライプ方向を、前記基板表面と(0−11)面との
交わり線方向にすることを特徴とする光半導体素子の製
造方法が得られる。
According to a second aspect of the present invention, in the method of manufacturing an optical semiconductor device according to the first aspect, the stripe direction of the void portion is set to a direction of an intersection line between the substrate surface and the (0-11) plane. Thus, a method for manufacturing an optical semiconductor device is obtained.

【0012】請求項3記載の発明よれば、請求項1又は
請求項2に記載の光半導体素子の製造方法において、前
記空隙部に形成される前記半導体結晶として、光活性層
と光ガイド層の少なくとも一方を含むものが形成される
ことを特徴とする光半導体素子の製造方法が得られる。
According to a third aspect of the present invention, in the method for manufacturing an optical semiconductor device according to the first or second aspect, the semiconductor crystal formed in the gap portion includes a photoactive layer and a light guide layer. A method for manufacturing an optical semiconductor device, characterized in that at least one of them is formed.

【0013】請求項4記載の発明によれば、請求項3に
記載の光半導体素子の製造方法において、前記ストライ
プ状の空隙部の一部が埋まり、前記半導体結晶として部
分的に途切れたストライプ状のものが形成されることを
特徴とする光半導体素子の製造方法が得られる。
According to a fourth aspect of the present invention, in the method of manufacturing an optical semiconductor device according to the third aspect, the stripe-shaped voids are partially filled, and the semiconductor crystals are partially cut off. Thus, a method for manufacturing an optical semiconductor device is obtained.

【0014】請求項5記載の発明によれば、平坦な半導
体基板と、該半導体基板表面上に形成された半導体結晶
と含む光半導体素子において、前記半導体基板として表
面方位が(100)から<011>方向へ5度以上傾い
たオフ角度基板が用いられ、前記半導体結晶が、前記基
板表面と(0−11)面との交わり線方向に延在してい
ることを特徴とする光半導体素子が得られる。
According to the fifth aspect of the present invention, in an optical semiconductor device including a flat semiconductor substrate and a semiconductor crystal formed on the surface of the semiconductor substrate, the semiconductor substrate has a surface orientation of (100) to <011. An off-angle substrate inclined at least 5 degrees in the direction is used, and the semiconductor crystal extends in a direction of an intersection line between the substrate surface and the (0-11) plane. can get.

【0015】請求項6記載の発明によれば、請求項5に
記載の光半導体素子において、前記半導体結晶は、部分
的に途切れたストライプ状のものであることを特徴とす
る光半導体素子が得られる。
According to a sixth aspect of the present invention, there is provided the optical semiconductor device according to the fifth aspect, wherein the semiconductor crystal has a stripe shape that is partially interrupted. Can be

【0016】請求項7記載の発明によれば、請求項5又
は請求項6に記載の光半導体素子において、前記半導体
結晶は、光活性層と光ガイド層の少なくとも一方を含む
ものであることを特徴とする光半導体素子が得られる。
According to a seventh aspect of the present invention, in the optical semiconductor device according to the fifth or sixth aspect, the semiconductor crystal includes at least one of a photoactive layer and a light guide layer. An optical semiconductor device is obtained.

【0017】[0017]

【作用】本発明では半導体プロセスで通常用いられる
(100)表面基板に代わって、表面方位が(100)
から<011>方向へ数度傾いたオフ角度基板を用い
る。基板表面と(0−11)面との交わり線方向にスト
ライプ状活性層を形成する。InP基板を用いた場合、
ストライプと垂直方向に基板の劈開を試みると、基板は
(011)面を晒して劈開される。このため、活性層の
ストライプ方向と劈開面の法線は角度を持つことにな
る。すなわち素子端面での反射率が低減される斜め端面
構造が形成される。ところでオフ基板上で選択MOVP
E法によりストライプ状活性層を形成した場合、ストラ
イプ状活性層の側面及び上面が凹凸無く滑らかに形成さ
れるかどうかは問題である。そこで、10度までのオフ
基板を用いた場合で実際に形成を試みた。ストライプ方
向は、基板表面と(0−11)面との交わり線方向であ
る。その結果、ストライプ状活性層の上面は、通常の
(100)表面基板を用いた場合と同様に滑らかに形成
できた。側面に関しては、凹凸は生じたが、凹凸は図9
(b)に示す従来例と比べると小さいことを確認した。
なお、文献(7)記載の発明においても、本発明と同様
に表面方位が(100)から傾いたオフ基板を用いてい
る。しかしながら、文献(7)記載の発明では本発明と
異なり<010>方向へ傾いた基板を用いている。本発
明は<011>方向へ傾いたオフ基板を用いることを特
徴としている。本発明は、これにより選択MOVPE法
による斜め端面構造形成を可能とすることを目的とした
ものであり、オフ基板を用いて形成される斜め端面構造
の構造上の特徴を主張する文献(7)記載の発明とは異
なるものである。またオフ基板を用いた場合、図10に
示したように、リッヂ部を有する構造では劈開により崩
壊が懸念される。しかし、ストライプ方向を<011>
とすることによって、リッヂ部を含めて良好な劈開面が
形成されることを確認した。
According to the present invention, instead of the (100) surface substrate usually used in the semiconductor process, the surface orientation is (100).
An off-angle substrate inclined several degrees in the <011> direction is used. A stripe-shaped active layer is formed in the direction of the line of intersection of the substrate surface and the (0-11) plane. When using an InP substrate,
When an attempt is made to cleave the substrate in a direction perpendicular to the stripe, the substrate is cleaved exposing the (011) plane. Therefore, the stripe direction of the active layer and the normal line of the cleavage plane have an angle. That is, an oblique end face structure in which the reflectance at the element end face is reduced is formed. By the way, select MOVP on off board
When the stripe-shaped active layer is formed by the method E, it is a problem whether or not the side and top surfaces of the stripe-shaped active layer are formed smoothly without unevenness. Therefore, an attempt was made to actually form an off-substrate of up to 10 degrees. The stripe direction is an intersecting line direction between the substrate surface and the (0-11) plane. As a result, the upper surface of the striped active layer could be formed smoothly as in the case of using a normal (100) surface substrate. Regarding the side surface, irregularities were generated, but the irregularities are shown in FIG.
It was confirmed that it was smaller than the conventional example shown in (b).
Note that, also in the invention described in Document (7), an off-substrate having a surface orientation inclined from (100) is used as in the present invention. However, unlike the present invention, the invention described in the document (7) uses a substrate inclined in the <010> direction. The present invention is characterized by using an off-substrate inclined in the <011> direction. An object of the present invention is to make it possible to form an oblique end face structure by the selective MOVPE method, and claim the structural features of the oblique end face structure formed using an off-substrate (7). This is different from the described invention. Further, when an off-substrate is used, as shown in FIG. 10, in a structure having a lip portion, there is a concern about collapse due to cleavage. However, if the stripe direction is <011>
As a result, it was confirmed that a good cleavage plane including the lip portion was formed.

【0018】[0018]

【発明の実施の形態】図1(a)は本発明を用いて製作
されたLDアンプの略図である。図1(b)は斜視図で
あり、活性層を見せるため部分的に断面を示している。
以下はこれを実現した第1の実施形態の詳しい手順を示
す。説明に用いる図3(a)はオフ角度基板11の上か
らみた図であり、図3(b)〜(e)は、図3(a)に
おけるa−a′断面図である。
FIG. 1A is a schematic view of an LD amplifier manufactured by using the present invention. FIG. 1B is a perspective view, partially showing a cross section to show the active layer.
The following is a detailed procedure of the first embodiment for realizing this. FIG. 3A used for description is a diagram viewed from above the off-angle substrate 11, and FIGS. 3B to 3E are cross-sectional views taken along the line aa 'in FIG. 3A.

【0019】図2に示すように、n型InPからなり
表面方位が(100)方向から<011>方向へ10度
傾いたオフ方位面21を持つオフ角度基板11を用い
る。
As shown in FIG. 2, an off-angle substrate 11 made of n-type InP and having an off-orientation plane 21 whose surface orientation is inclined by 10 degrees from the (100) direction to the <011> direction is used.

【0020】オフ角度基板11上で、基板表面(オフ
方位面21)と(0−11)面との交わり線方向にスト
ライプ状空隙部12を持つ、SiO2 からなるストライ
プ状マスク13を形成した。マスク13は幅30μmで
あり、空隙部は幅0.8μmのストライプ状である(図
3(a))。
On the off-angle substrate 11, a stripe-shaped mask 13 made of SiO 2 having a stripe-shaped void portion 12 in the direction of the intersection of the substrate surface (off-orientation plane 21) and the (0-11) plane was formed. . The mask 13 has a width of 30 μm, and the gap has a stripe shape with a width of 0.8 μm (FIG. 3A).

【0021】選択MOVPE法により、上述の空隙部
12に、バッファ層14(n型InP層、厚さ1000
Å)、活性層15(λ=1.34μm組成のアンドープ
InGaAsP層、厚さ3000Å)、カバー層16
(p型InP層)からなる半導体ストライプ17を形成
した。活性層15の層厚は上辺と下辺の中央で5000
Åとなった(図3(b))。
The buffer layer 14 (an n-type InP layer having a thickness of 1000
Å), active layer 15 (undoped InGaAsP layer having λ = 1.34 μm composition, thickness 3000 Å), cover layer 16
A semiconductor stripe 17 made of (p-type InP layer) was formed. The thickness of the active layer 15 is 5000 at the center between the upper side and the lower side.
Å (FIG. 3B).

【0022】半導体ストライプ17脇のマスク13を
除去し、空隙部12を7μmに広げた(図3(c))。
The mask 13 beside the semiconductor stripe 17 was removed, and the gap 12 was widened to 7 μm (FIG. 3C).

【0023】選択MOVPE法により、半導体ストラ
イプ17を覆って、クラッド層18(p型InP層、厚
さ5μm)及びキャップ層19(p+ 型InGaAs
層、厚さ3000Å)を形成した(図3(d))。
The cladding layer 18 (p-type InP layer, 5 μm in thickness) and the cap layer 19 (p + -type InGaAs) cover the semiconductor stripe 17 by selective MOVPE.
A layer having a thickness of 3000 °) was formed (FIG. 3D).

【0024】全面をSiO2 の絶縁膜1A(厚さ30
00Å)で覆い、キャップ層19の水平面上のみ絶縁膜
1Aを除去し、電極1B(Au(厚さ4000Å)/T
i(厚さ500Å))を基板上全面に付着した(図3
(e))。
The entire surface is made of SiO 2 insulating film 1A (thickness 30).
00Å), the insulating film 1A is removed only on the horizontal plane of the cap layer 19, and the electrode 1B (Au (thickness 4000Å) / T
i (thickness: 500 mm)) was attached to the entire surface of the substrate (FIG. 3).
(E)).

【0025】アロイ処理、裏面研磨、及び裏面電極の
付着後、図3(a)におけるストライプ方向を横断する
断面(a−a′断面と同じ)で劈開を行い、素子長70
0μmに切り出し、両端面1Cに10-2程度の無反射被
覆を施した。
After alloying, back-surface polishing, and back-surface electrode attachment, cleavage is performed on a cross section (same as aa 'cross section) crossing the stripe direction in FIG.
It was cut out to 0 μm, and about 10 −2 non-reflective coating was applied to both end faces 1C.

【0026】以上により図1(b)に示したLDアンプ
を製作した。このLDアンプは、上記の説明から明らか
なように、半導体基板として表面方位が(100)から
<011>方向へ10度傾いたオフ角度基板11が用い
られ、半導体ストライプ17が、基板表面と(0−1
1)面との交わり線方向に延在していることを特徴とす
る。この図1(b)に示されるLDアンプを評価したと
ころ、注入電流70mAにおいて内部利得20dB以上
が得られた。また、素子端面での残留反射率が原因で生
じる利得リップル(波長に依る利得の変動)はほとんど
目立たなかった。
Thus, the LD amplifier shown in FIG. 1B was manufactured. As is apparent from the above description, this LD amplifier uses an off-angle substrate 11 whose surface orientation is tilted by 10 degrees from the (100) direction to the <011> direction as a semiconductor substrate, and the semiconductor stripe 17 is formed between the substrate surface and ( 0-1
1) It is characterized by extending in the direction of the line of intersection with the plane. When the LD amplifier shown in FIG. 1B was evaluated, an internal gain of 20 dB or more was obtained at an injection current of 70 mA. Further, gain ripple (gain variation depending on wavelength) caused by residual reflectance at the element end face was hardly noticeable.

【0027】第2の実施形態を示す。図4(a)は第2
の実施形態により製作されたLDアンプの略図である。
図4(a)は斜視図であり、活性層を見せるため部分的
に断面を示している。以下にこの実施形態の詳しい手順
を示す。説明に用いる図4(b)はオフ角度基板11の
上から見た図である。
A second embodiment will be described. FIG. 4A shows the second
3 is a schematic diagram of an LD amplifier manufactured according to the embodiment of FIG.
FIG. 4A is a perspective view, partially showing a cross section to show the active layer. The detailed procedure of this embodiment will be described below. FIG. 4B used in the description is a diagram viewed from above the off-angle substrate 11.

【0028】第1の実施形態において用いられたオフ
角度基板11と同構成のオフ角度基板11上で、基板表
面と(0−11)面との交わり線方向にストライプ状空
隙部91を持つSiO2 からなるストライプ状マスク9
2を形成した。マスク92は幅30μmであり、ストラ
イプ状空隙部91は部分的に埋まっており長さ650μ
m、幅0.8μmである。部分的に埋まった部分すなわ
ち各空隙部91の端々の間は50μmであり、製作工程
後、活性層の無い窓領域93となる(図4(b))。
On the off-angle substrate 11 having the same configuration as the off-angle substrate 11 used in the first embodiment, a SiO having a stripe-shaped void portion 91 in the direction of the intersection of the substrate surface and the (0-11) plane is used. Striped mask 9 consisting of 2
2 was formed. The mask 92 has a width of 30 μm, and the stripe-shaped void portion 91 is partially filled and has a length of 650 μm.
m, width 0.8 μm. The partially filled portion, that is, the space between the ends of each void 91 is 50 μm, and after the manufacturing process, becomes a window region 93 without an active layer (FIG. 4B).

【0029】第1の実施形態と同様に、選択MOVP
E法により空隙部91に活性層94を含む半導体ストラ
イプを形成した。ただしこのとき窓領域93には半導体
ストライプは形成されない。活性層91は第1の実施形
態と同じもので、1.34μm組成アンドープInGa
AsP結晶からなり、厚さ3000Å、幅5000Åで
ある。
As in the first embodiment, the selected MOVP
A semiconductor stripe including the active layer 94 was formed in the cavity 91 by the E method. However, no semiconductor stripe is formed in the window region 93 at this time. The active layer 91 is the same as that of the first embodiment, and is undoped with 1.34 μm composition InGa.
It is made of AsP crystal and has a thickness of 3000 mm and a width of 5000 mm.

【0030】第1の実施形態と同様に空隙部91を7
μmに広げたのち、半導体ストライプをクラッド層95
で埋め込んだ。このとき窓領域93上にも、クラッド層
95が形成される。
As in the case of the first embodiment, the voids 91 are
After spreading the semiconductor stripe, the cladding layer 95
Embedded in At this time, the cladding layer 95 is also formed on the window region 93.

【0031】以下第1の実施形態と同様のプロセスを
行い、キャップ層96、絶縁膜97、及び電極98を形
成し、窓領域93の中央で劈開を行い、図4(a)に示
す窓領域付き斜め端面構造のLDアンプを製作した。両
端面1Cには10-2程度の無反射被覆を施した。
Thereafter, the same process as that of the first embodiment is performed to form the cap layer 96, the insulating film 97, and the electrode 98, and the cleavage is performed at the center of the window region 93 to form the window region shown in FIG. An LD amplifier with a diagonal end face structure was manufactured. A non-reflective coating of about 10 -2 was applied to both end faces 1C.

【0032】このLDアンプは、上記の説明から明らか
なように、半導体ストライプが、部分的に途切れたスト
ライプ状のもの、即ち、窓領域93を有しているもので
あることを特徴とする。この図4(a)に示されるLD
アンプを評価したところ、注入電流100mAにおいて
内部利得25dB以上が得られ、利得リップルはほとん
ど目立たなかった。
As is apparent from the above description, this LD amplifier is characterized in that the semiconductor stripe has a partially interrupted stripe shape, that is, a semiconductor device having a window region 93. The LD shown in FIG.
When the amplifier was evaluated, an internal gain of 25 dB or more was obtained at an injection current of 100 mA, and the gain ripple was hardly noticeable.

【0033】第3の実施形態を示す。図5(a)は、第
3の実施形態により製作されたLDアンプ集積ゲート素
子の半導体構造の略図である。図5(a)は斜視図であ
り、活性層を見せるため部分的に断面を示している。以
下はこれを製作した詳しい手順を示す。説明に用いる図
5(b)はオフ角度基板11の上からみた図であり、図
5(c)は、図5(b)におけるb−b′あるいはc−
c′断面図である。
A third embodiment will be described. FIG. 5A is a schematic diagram of a semiconductor structure of an LD amplifier integrated gate device manufactured according to the third embodiment. FIG. 5A is a perspective view, partially showing a cross section to show the active layer. The following is the detailed procedure for making this. FIG. 5B used for description is a view of the off-angle substrate 11 as viewed from above, and FIG. 5C is bb ′ or c− in FIG. 5B.
It is c 'sectional drawing.

【0034】オフ角度基板11上で、分岐部とストラ
イプ部からなる空隙部101を有するSiO2 マスク1
02を形成した。マスク102は、空隙部101のスト
ライプ部が基板表面と(0−11)面との交わり線方向
になるように形成した。また、マスク102の幅は図5
(b)に示すように部分的に50μmとし、これ以外の
部分は30μmとなるように形成した。空隙部101の
幅は0.8μm均一である(図5(b))。
On the off-angle substrate 11, a SiO 2 mask 1 having a gap portion 101 composed of a branch portion and a stripe portion
02 was formed. The mask 102 was formed such that the stripe portion of the void portion 101 was in the direction of the intersection line between the substrate surface and the (0-11) plane. The width of the mask 102 is shown in FIG.
As shown in (b), the thickness was partially 50 μm, and the other portions were formed to be 30 μm. The width of the gap 101 is uniform at 0.8 μm (FIG. 5B).

【0035】選択MOVPE法により、上述の空隙部
101に、バッファ層103(n型InP層、厚さ10
00Å)、アンドープInGaAsP層104、カバー
層105(p型InP層)からなる半導体ストライプ1
06を形成した。選択MOVPEは、InGaAsP層
104がマスク幅50μmの部分に挟まれた領域で1.
34μm組成となる条件で行った。この領域のInGa
AsP層104は光の増幅及びゲート動作を司る活性層
107となる。活性層107の層厚は上辺と下辺の中央
で5000Åとなった。選択MOVPEの特性により、
マスク幅がこれより狭い幅30μmの領域では、InG
aAsP層104の波長組成は活性層107より短波組
成に形成される。本実施形態ではλ=1.25組成に形
成された。この領域のInGaAsP層104は、光ガ
イド層108となる(図5(c))。
The buffer layer 103 (an n-type InP layer having a thickness of 10
00Å), an undoped InGaAsP layer 104 and a cover layer 105 (p-type InP layer) 1
06 was formed. Selective MOVPE is performed in a region where the InGaAsP layer 104 is sandwiched between portions having a mask width of 50 μm.
The test was performed under the condition of a composition of 34 μm. InGa in this region
The AsP layer 104 becomes the active layer 107 that controls light amplification and gate operation. The layer thickness of the active layer 107 was 5000 ° at the center between the upper side and the lower side. Due to the characteristics of the selected MOVPE,
In a region where the mask width is smaller than 30 μm, InG
The wavelength composition of the aAsP layer 104 is shorter than that of the active layer 107. In this embodiment, the composition is set to λ = 1.25. The InGaAsP layer 104 in this region becomes the light guide layer 108 (FIG. 5C).

【0036】第1及び第2の実施形態と同様のプロセ
スにより半導体ストライプをクラッド層109で埋め込
み、同様の絶縁膜被覆及び電極プロセスを施した。電極
は活性層107の上部とのみ接触するように形成し、図
5(a)において示される2つの活性層部10Aに独立
に電流注入できるように形成した。
A semiconductor stripe was buried in the cladding layer 109 by the same process as in the first and second embodiments, and the same insulating film coating and electrode process were performed. The electrode was formed so as to be in contact only with the upper part of the active layer 107 so that current could be independently injected into the two active layer portions 10A shown in FIG.

【0037】アロイ処理、裏面研磨、及び裏面電極の
付着後、図5(b)におけるb−b′及びd−d′断面
で劈開を行い、両端面1Cに10-2程度の無反射被覆を
施した。
After alloying, back surface polishing, and back surface electrode attachment, cleavage is performed along the bb 'and dd' sections in FIG. 5 (b), and both end surfaces 1C are coated with a non-reflective coating of about 10 -2. gave.

【0038】このLDアンプは、上記の説明から明らか
なように、半導体ストライプ106が、活性層107と
光ガイド層108とを含むものであることを特徴とす
る。この図5(a)に示されるLDアンプ集積ゲート素
子を評価した。電流の注入される活性層部10Aはゲー
トアンプとして動作される。2つの各ゲートアンプは注
入電流70mAにおいて内部利得20dB以上が得ら
れ、利得リップルはほとんど目立たなかった。電流注入
の無い場合のゲートアンプの通過光損失は30dB以上
であり、電流注入時と非注入時とのon/off比50
dB以上のゲート動作が得られた。
As is clear from the above description, this LD amplifier is characterized in that the semiconductor stripe 106 includes the active layer 107 and the light guide layer 108. The LD amplifier integrated gate device shown in FIG. 5A was evaluated. The active layer portion 10A into which the current is injected operates as a gate amplifier. In each of the two gate amplifiers, an internal gain of 20 dB or more was obtained at an injection current of 70 mA, and the gain ripple was hardly noticeable. The light loss passing through the gate amplifier when there is no current injection is 30 dB or more, and the on / off ratio between when current is injected and when no current is injected is 50
A gate operation of dB or more was obtained.

【0039】なお、上述の第1、第2、第3の実施形態
においては、オフ角度として10度のものを用いたが、
より小さいあるいは大きいオフ角度の基板を用いても、
同様に斜め端面素子構造のLDアンプを形成することが
できる。ただし、オフ角度15度以上では出射方向が素
子端面の面内方向に近づき、光ファイバーとの光結合が
困難となる。また角度が増すと(011)面を晒す劈開
が困難となってくる。また、活性層としては、λ=1.
6μm程度の組成のInGaAsP層を用いてもよい。
この場合、λ=1.55μmの入力光を増幅する光増幅
器となり、利得リップルは記載の実施形態と同様に抑え
られる。さらに、量子井戸層を含み、λ=1.31ある
いは1.55μm光を増幅する組み合わせの多層構造を
活性層として用いても、光増幅が行われ利得リップルに
対しても同様の効果を得ることができる。
In the above-described first, second, and third embodiments, an off angle of 10 degrees is used.
Even with smaller or larger off-angle substrates,
Similarly, an LD amplifier having an oblique end face element structure can be formed. However, when the off angle is 15 degrees or more, the emission direction approaches the in-plane direction of the element end face, and optical coupling with the optical fiber becomes difficult. When the angle increases, it becomes difficult to cleave the (011) plane. Further, as the active layer, λ = 1.
An InGaAsP layer having a composition of about 6 μm may be used.
In this case, the optical amplifier amplifies the input light of λ = 1.55 μm, and the gain ripple is suppressed as in the embodiment described above. Furthermore, even when a multi-layer structure including a quantum well layer and amplifying light of λ = 1.31 or 1.55 μm is used as an active layer, light amplification is performed and the same effect is obtained on gain ripple. Can be.

【0040】[0040]

【発明の効果】LDアンプにおいて利得に載るリップル
を抑え25dB以上の高利得を得るには、素子内の導波
光の素子端での反射率を10-4以下にする必要がある。
これには素子端で活性層が途切れる窓領域に加えて、活
性層のストライプ方向が素子端面の法線方向から傾く斜
め端面構造を採用することが重要である。一方、LDア
ンプに要されるサブミクロン幅のストライプ状活性層を
形成するには選択MOVPE法を用いる方法が有効であ
る。ところが、選択MOVPE法を用いた場合、斜め端
面構造を形成することが困難であった。しかし本発明に
よって、選択MOVPE法の特長を生かして均一性のよ
いサブミクロン幅のストライプ状活性層を、素子端面の
法線方向から傾けて形成することが可能となった。ま
た、オフ角度基板を劈開する際、良好な劈開面を晒すこ
とが課題となっていたが、本発明によって、問題なく晒
せるようになった。特にリッヂ型構造を有する場合、劈
開の際リッヂ部が崩壊しやすいという問題があったが、
本発明によって崩壊しないようになった。
According to the present invention, in order to obtain a high gain of 25 dB or more by suppressing the ripple on the gain in the LD amplifier, it is necessary to make the reflectance of the guided light in the element at the element end 10 -4 or less.
For this purpose, it is important to adopt an oblique end face structure in which the stripe direction of the active layer is inclined from the normal direction of the element end face, in addition to the window region where the active layer is interrupted at the element end. On the other hand, a method using the selective MOVPE method is effective for forming a stripe-shaped active layer having a submicron width required for an LD amplifier. However, when the selective MOVPE method is used, it is difficult to form an oblique end face structure. However, according to the present invention, it is possible to form a submicron-width stripe-shaped active layer having good uniformity at an angle from the normal direction of the element end face, utilizing the features of the selective MOVPE method. Further, when cleaving the off-angle substrate, it has been a problem to expose a good cleavage plane. However, according to the present invention, the substrate can be exposed without any problem. In particular, in the case of having a lip-type structure, there was a problem that the lip was easily collapsed during cleavage,
The present invention does not cause collapse.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)は、本発明の第1の実施形態によりスト
ライプ状活性層を形成した場合の特徴を表す斜視図であ
り、(b)はこれを基に製作した斜め端面構造のLDア
ンプを示す斜視図であり、活性層を見せるため部分的に
断面を見せている。
FIG. 1A is a perspective view showing characteristics when a stripe-shaped active layer is formed according to the first embodiment of the present invention, and FIG. 1B is an LD having an oblique end surface structure manufactured based on the active layer. It is a perspective view showing an amplifier, and shows a partial section in order to show an active layer.

【図2】第1の実施形態で用いる半導体基板のオフ角度
方位を示す図である。
FIG. 2 is a diagram illustrating an off-angle azimuth of a semiconductor substrate used in the first embodiment.

【図3】(a)〜(e)は、図1(b)に示したLDア
ンプを製作した第1の実施形態の手順を説明するための
図であり、(a)は基板の上から見下ろした上面図であ
り、(b)〜(e)は、活性層のストライプ方向を横断
する断面図である。
FIGS. 3 (a) to 3 (e) are diagrams for explaining the procedure of the first embodiment in which the LD amplifier shown in FIG. 1 (b) is manufactured, and FIG. It is the top view which looked down, and (b)-(e) is sectional drawing which crosses the stripe direction of an active layer.

【図4】(a)は、第2の実施形態により製作した窓構
造付きLDアンプを示す図であり、(b)は、(a)の
LDアンプを製作した手順を説明するための図であり、
基板の上から見下ろした上面図である。
FIG. 4A is a diagram illustrating an LD amplifier with a window structure manufactured according to a second embodiment, and FIG. 4B is a diagram illustrating a procedure for manufacturing the LD amplifier of FIG. Yes,
FIG. 3 is a top view looking down from above the substrate.

【図5】(a)は、第3の実施形態により製作したLD
アンプ集積ゲート素子の半導体構造を示す図であり、
(b),(c)は、(a)のLDアンプ集積ゲート素子
を製作した手順を説明するための図であり、(b)は基
板の上から見下ろした上面図であり、(c)は活性層の
ストライプ方向を横断する断面図である。
FIG. 5A shows an LD manufactured according to a third embodiment.
It is a diagram showing a semiconductor structure of the amplifier integrated gate element,
(B), (c) is a diagram for explaining the procedure of manufacturing the LD amplifier integrated gate element of (a), (b) is a top view looking down from above the substrate, (c) is It is sectional drawing which crosses the stripe direction of an active layer.

【図6】従来のLDアンプの第1の例を示し、素子端で
の反射率を実効的に下げるために採られている窓領域を
有したLDアンプの構造を表す斜視図である。
FIG. 6 is a perspective view showing a first example of a conventional LD amplifier, and showing a structure of the LD amplifier having a window region used for effectively reducing the reflectance at an element end.

【図7】従来のLDアンプの第2の例を示し、斜め端面
を有したLDアンプの構造を表す図であり、基板の上か
ら見下ろした素子上面図である。
FIG. 7 is a diagram illustrating a second example of a conventional LD amplifier, illustrating a structure of the LD amplifier having an oblique end surface, and is a top view of the element as viewed from above a substrate.

【図8】図7に示すLDアンプを示し、基板の側面から
みた素子側面図である。
FIG. 8 is a side view of the LD amplifier shown in FIG. 7, viewed from the side of the substrate.

【図9】(a),(b)は、従来の選択MOVPEによ
り形成されるストライプ状活性層を表す斜視図である。
FIGS. 9A and 9B are perspective views showing a striped active layer formed by a conventional selective MOVPE.

【図10】従来技術においてオフ角度基板上でリッヂ構
造を形成した場合に、劈開の際に生じる可能性のあるリ
ッヂ部崩壊を示す図である。
FIG. 10 is a view showing a collapse of a lip portion that may occur at the time of cleavage when a lip structure is formed on an off-angle substrate in the related art.

【符号の説明】[Explanation of symbols]

11 オフ角度基板 12 空隙部 13 ストライプ状マスク 14 バッファ層 15 活性層 16 カバー層 17 半導体ストライプ 18 クラッド層 19 キャップ層 1A 絶縁膜 1B 電極 1C 端面 21 オフ方位面 31 (100)基板 32 活性層 33 クラッド層 34 窓領域 35 電極 36 絶縁膜 41 埋め込まれた活性層 51 オフ角度基板 52 活性層 61 マスク 62 活性層 63 マスク 64 活性層 71 オフ角度基板 72 半導体のリッヂ部 91 空隙部 92 ストライプ状マスク 93 窓領域 94 活性層 95 クラッド層 96 キャップ層 97 絶縁膜 98 電極 101 空隙部 102 マスク 103 バッファ層 104 InGaAsP層 105 カバー層 107 活性層 108 光ガイド層 109 クラッド層 10A 活性層部 10B 半導体光ガイド DESCRIPTION OF SYMBOLS 11 Off-angle board | substrate 12 Void part 13 Stripe mask 14 Buffer layer 15 Active layer 16 Cover layer 17 Semiconductor stripe 18 Cladding layer 19 Cap layer 1A Insulating film 1B Electrode 1C End face 21 Off orientation plane 31 (100) substrate 32 Active layer 33 Cladding Layer 34 Window area 35 Electrode 36 Insulating film 41 Embedded active layer 51 Off-angle substrate 52 Active layer 61 Mask 62 Active layer 63 Mask 64 Active layer 71 Off-angle substrate 72 Semiconductor ridge 91 Void 92 Stripe mask 93 Window Region 94 Active layer 95 Cladding layer 96 Cap layer 97 Insulating film 98 Electrode 101 Void 102 Mask 103 Buffer layer 104 InGaAsP layer 105 Cover layer 107 Active layer 108 Light guide layer 109 Cladding layer 10A Active layer section 10B Half Conductor light guide

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 平坦な半導体基板上にストライプ状の空
隙部を有するマスクを形成し、結晶成長法により該空隙
部に半導体結晶を形成する工程を少なくとも含む光半導
体素子の製造方法において、前記半導体基板として表面
方位が(100)から<011>方向へ5度以上傾いた
オフ角度基板を用いることを特徴とする光半導体素子の
製造方法。
1. A method for manufacturing an optical semiconductor element, which comprises at least a step of forming a mask having stripe-shaped voids on a flat semiconductor substrate and forming a semiconductor crystal in the voids by a crystal growth method. A method for manufacturing an optical semiconductor element, characterized in that an off-angle substrate having a surface orientation inclined from a (100) direction to a <011> direction by 5 degrees or more is used as the substrate.
【請求項2】 請求項1に記載の光半導体素子の製造方
法において、前記空隙部のストライプ方向を、前記基板
表面と下記外1で示される面との交わり線方向にするこ
とを特徴とする光半導体素子の製造方法。 【外1】
2. The method of manufacturing an optical semiconductor device according to claim 1, wherein the direction of the stripe of the gap is a direction of an intersection line between the surface of the substrate and a surface indicated by (1) below. A method for manufacturing an optical semiconductor device. [Outside 1]
【請求項3】 請求項1又は請求項2に記載の光半導体
素子の製造方法において、前記空隙部に形成される前記
半導体結晶として、光活性層と光ガイド層の少なくとも
一方を含むものが形成されることを特徴とする光半導体
素子の製造方法。
3. The method of manufacturing an optical semiconductor device according to claim 1, wherein the semiconductor crystal formed in the gap includes at least one of a photoactive layer and a light guide layer. A method of manufacturing an optical semiconductor device.
【請求項4】 請求項3に記載の光半導体素子の製造方
法において、前記ストライプ状の空隙部の一部が埋ま
り、前記半導体結晶として部分的に途切れたストライプ
状のものが形成されることを特徴とする光半導体素子の
製造方法。
4. The method of manufacturing an optical semiconductor device according to claim 3, wherein a part of the stripe-shaped void is buried, and the semiconductor crystal is formed as a partially broken stripe. A method for manufacturing an optical semiconductor device, characterized by:
【請求項5】 平坦な半導体基板と、該半導体基板表面
上に形成された半導体結晶と含む光半導体素子におい
て、前記半導体基板として表面方位が(100)から<
011>方向へ5度以上傾いたオフ角度基板が用いら
れ、前記半導体結晶が、前記基板表面と(0−11)面
との交わり線方向に延在していることを特徴とする光半
導体素子。
5. An optical semiconductor device comprising a flat semiconductor substrate and a semiconductor crystal formed on the surface of the semiconductor substrate, wherein the semiconductor substrate has a surface orientation of (100) to <100.
An optical semiconductor element, wherein an off-angle substrate inclined at least 5 degrees in the <011> direction is used, and the semiconductor crystal extends in a direction of an intersection line between the substrate surface and the (0-11) plane. .
【請求項6】 請求項5に記載の光半導体素子におい
て、前記半導体結晶は、部分的に途切れたストライプ状
のものであることを特徴とする光半導体素子。
6. The optical semiconductor device according to claim 5, wherein said semiconductor crystal has a stripe shape with a partial break.
【請求項7】 請求項5又は請求項6に記載の光半導体
素子において、前記半導体結晶は、光活性層と光ガイド
層の少なくとも一方を含むものであることを特徴とする
光半導体素子。
7. The optical semiconductor device according to claim 5, wherein the semiconductor crystal includes at least one of a photoactive layer and a light guide layer.
JP7328846A 1995-12-18 1995-12-18 Optical semiconductor device and method of manufacturing the same Expired - Lifetime JP2757909B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7328846A JP2757909B2 (en) 1995-12-18 1995-12-18 Optical semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7328846A JP2757909B2 (en) 1995-12-18 1995-12-18 Optical semiconductor device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH09166796A true JPH09166796A (en) 1997-06-24
JP2757909B2 JP2757909B2 (en) 1998-05-25

Family

ID=18214749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7328846A Expired - Lifetime JP2757909B2 (en) 1995-12-18 1995-12-18 Optical semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2757909B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014084368A1 (en) * 2012-11-29 2014-06-05 シチズンホールディングス株式会社 Laser light source

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715080A (en) * 1993-06-23 1995-01-17 Hitachi Cable Ltd Semiconductor optical component

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715080A (en) * 1993-06-23 1995-01-17 Hitachi Cable Ltd Semiconductor optical component

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014084368A1 (en) * 2012-11-29 2014-06-05 シチズンホールディングス株式会社 Laser light source
JPWO2014084368A1 (en) * 2012-11-29 2017-01-05 シチズンホールディングス株式会社 Laser light source

Also Published As

Publication number Publication date
JP2757909B2 (en) 1998-05-25

Similar Documents

Publication Publication Date Title
JP3104789B2 (en) Semiconductor optical device and method of manufacturing the same
JP3739071B2 (en) Distributed feedback ridge type semiconductor laser and manufacturing method thereof
JP3284994B2 (en) Semiconductor optical integrated device and method of manufacturing the same
US6226310B1 (en) Semiconductor optical device
JP3674806B2 (en) Semiconductor optical waveguide functional element
JP5314435B2 (en) Integrated optical device and manufacturing method thereof
JP2002057400A (en) Semiconductor device and its manufacturing method
JPH09232625A (en) Side light-emitting optical semiconductor element and manufacture thereof
US6204078B1 (en) Method of fabricating photonic semiconductor device using selective MOVPE
JP2876839B2 (en) Method for manufacturing optical semiconductor device
JP4151043B2 (en) Manufacturing method of optical semiconductor device
US6259718B1 (en) Distributed feedback laser device high in coupling efficiency with optical fiber
JP2757909B2 (en) Optical semiconductor device and method of manufacturing the same
JPH11204773A (en) Waveguide type semiconductor optical integrated element and its manufacture
JP4146974B2 (en) Optical semiconductor device and optical transmission system
JP2760276B2 (en) Selectively grown waveguide type optical control device
JPH0715080A (en) Semiconductor optical component
JP2953449B2 (en) Optical semiconductor device and method of manufacturing the same
JP3159914B2 (en) Selectively grown waveguide type optical control element and method of manufacturing the same
JP2692560B2 (en) Optical semiconductor device and manufacturing method thereof
JP2914249B2 (en) Optical semiconductor device and method of manufacturing the same
JP2000183443A (en) Semiconductor laser device with spot size converter and its manufacture
JPH08181376A (en) Optical semiconductor element
JPH08136749A (en) Semiconductor pin type optical waveguide and its production
JP2682379B2 (en) Semiconductor gate type optical switch or semiconductor matrix optical switch and method of manufacturing the same

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980212