JPH09162897A - Policing controller - Google Patents

Policing controller

Info

Publication number
JPH09162897A
JPH09162897A JP32541495A JP32541495A JPH09162897A JP H09162897 A JPH09162897 A JP H09162897A JP 32541495 A JP32541495 A JP 32541495A JP 32541495 A JP32541495 A JP 32541495A JP H09162897 A JPH09162897 A JP H09162897A
Authority
JP
Japan
Prior art keywords
cell
parameter
time
control
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP32541495A
Other languages
Japanese (ja)
Inventor
Michio Kusayanagi
道夫 草柳
Toshiyuki Sudo
俊之 須藤
Naoaki Watanabe
直聡 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP32541495A priority Critical patent/JPH09162897A/en
Priority to US08/679,362 priority patent/US6226265B1/en
Priority to EP96111029A priority patent/EP0756435A3/en
Priority to EP05006366A priority patent/EP1553800A2/en
Publication of JPH09162897A publication Critical patent/JPH09162897A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To facilitate revision control of a parameter by simplifying configuration for delay control in the available bit rate service. SOLUTION: The policing controller is made up of a cell information branch section 1, a cell delay section 2, a cell control section 3, a flow measurement section 4, a parameter storage section 5, a backward resonance magnet B-RM cell detection section 6, and a delay control section 7. The delay control section 7 obtains a time from the passing of the B-RM cell till the arrival of the user cell based on a difference between a passing time of the B-RM cell detected by the B-RM cell detection section 6 and the user cell arrival time by the user cell information branched from the cell information branch section 1. Then the time and the maximum value and minimum value of delay reference are compared by a time comparison section 10 and a parameter switching control signal corresponding to the comparison result is fed to the parameter storage section 5 to control parameter revision processing. Furthermore, the parameter storage section 5 has two parameter regions, which are selected by a flag.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、ATM(Asynchr
onous Transfer Mode )方式に於けるポリシング制御
装置に関する。B−ISDN(Broadband−Integrate
d Services Digital Network)の基幹技術であるA
TMに於いては、ユーザ端末からATM網に流入するユ
ーザセルの流量が、ユーザの申告値を超えているか否か
を判断して、セル流量を制御するポリシング技術(或い
は使用量パラメータ制御(UPC;Usage Parameter
Control)技術)が必須となる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ATM (Asynchr
The present invention relates to a policing control device in an onous transfer mode). B-ISDN (Broadband-Integrate
A key technology of d Services Digital Network)
In the TM, the policing technique (or the usage parameter control (UPC) controlling the cell flow rate by judging whether or not the flow rate of the user cell flowing from the user terminal into the ATM network exceeds the value declared by the user. ; Usage Parameter
Control technology) is essential.

【0002】このポリシング技術に於いては、各仮想パ
ス(VP;Virtual Path )或いは仮想チャネル(V
C;Virtual Channel)等のコネクション毎にユーザ
セルの流量を計測し、この流量と予めユーザから申告さ
れた流量とを比較し、違反セルに対しては、セル廃棄や
バイオレーションタグの付加を行う。又ATMに於ける
輻輳制御方式として、ABR(Available Bit Rat
e )方式が知られている。このABR方式によるサービ
スは、ユーザ端末が呼設定時に最小セルレート(MC
R;Minimum Cell Rate )と、ピークセルレート
(PCR;Peak Cell Rate )等を申告し、このパラ
メータを基にデータ送出を行うが、網は網の輻輳状態に
よりユーザ端末に許容レート(ACR;Allowed Cel
l Rate )の変更を逐次指示する。ABR方式に於ける
ポリシングでは、その逐次変化するACRに対してポリ
シングを行う。
In this policing technique, each virtual path (VP; Virtual Path) or virtual channel (V
C; virtual channel) and the like, the flow rate of the user cell is measured for each connection, and this flow rate is compared with the flow rate declared by the user in advance, and for the violating cell, cell discard or addition of a violation tag is performed. . As a congestion control method in ATM, ABR (Available Bit Rat) is used.
e) method is known. The service based on this ABR method is such that the user terminal sets the minimum cell rate (MC
R: Minimum Cell Rate) and peak cell rate (PCR; Peak Cell Rate) are declared, and data is sent based on this parameter, but the network allows the user terminal to have an allowable rate (ACR; Allowed). Cel
l Rate) is sequentially instructed to be changed. In policing in the ABR system, policing is performed on the ACR that changes successively.

【0003】[0003]

【従来の技術】図7は輻輳通知の説明図であり、51は
ユーザの送信端末、52はユーザの受信端末、53,5
4はATM交換機等のスイッチ(SW1,SW2)を示
し、これらのスイッチ53,54を含めてATM網が構
成される。又(A)は前方通知による輻輳通知方式を示
し、(B)は後方通知による輻輳通知方式を示す。
2. Description of the Related Art FIG. 7 is an explanatory view of congestion notification. 51 is a user's transmitting terminal, 52 is a user's receiving terminal, 53, 5
Reference numeral 4 denotes switches (SW1, SW2) such as an ATM exchange, and the ATM network is configured by including these switches 53, 54. Further, (A) shows a congestion notification method by forward notification, and (B) shows a congestion notification method by backward notification.

【0004】送信端末51からユーザセルを送出し、こ
のユーザセルの所定数毎に、制御用セルとしてRM(R
esouce Management )セルが挿入される。受信端末5
2は、このRMセルを受信すると、折返して送出する。
この場合、送信端末51側から受信端末52側へ送出さ
れるRMセルをF−RMセル(Forward RM Cell
)と呼び、受信端末52側から送信端末51側へ送出
されるRMセルをB−RMセル(Backward RM Cel
l )と呼ぶ。
A user cell is transmitted from the transmitting terminal 51, and the RM (R
esouce Management) A cell is inserted. Receiving terminal 5
Upon receipt of this RM cell, the 2 sends it back.
In this case, the RM cell transmitted from the transmitting terminal 51 side to the receiving terminal 52 side is an F-RM cell (Forward RM Cell).
), And the RM cell transmitted from the receiving terminal 52 side to the transmitting terminal 51 side is a B-RM cell (Backward RM Cel).
l).

【0005】図8はRMセルのフォーマット説明図であ
る。ヘッダに於いて、GFC/VPIと示したビット
は、ユーザ・ネットワーク・インタフェース(UNI)
の時にはフロー制御GFCとして用い、ネットワーク・
ノード・インタフェース(NNI)の時には仮想パス識
別子VPIの一部として用いる。従って、仮想パス識別
子VPIは、UNIの時には8ビット、NNIの時には
12ビット構成となる。又VCIは16ビット構成の仮
想チャネル識別子、PTは3ビット構成のペイロードタ
イプで、例えば、“000”により輻輳無しのユーザセ
ルを示し、“110”によりRMセルを示す。又CLP
は1ビット構成のセル損失優先表示、CRCは8ビット
構成のヘッダ誤り制御を示す。
FIG. 8 is an explanatory diagram of the format of the RM cell. In the header, the bit labeled GFC / VPI is the User Network Interface (UNI)
When used as a flow control GFC,
When used as a node interface (NNI), it is used as part of the virtual path identifier VPI. Therefore, the virtual path identifier VPI has an 8-bit configuration for UNI and a 12-bit configuration for NNI. Further, VCI is a virtual channel identifier having a 16-bit structure, and PT is a payload type having a 3-bit structure. For example, "000" indicates a user cell without congestion, and "110" indicates an RM cell. Also CLP
Indicates a 1-bit cell loss priority display, and CRC indicates 8-bit header error control.

【0006】又RMセルの48バイト構成のペイロード
は、1バイト構成のRMプロトコル識別子RM PRO
TOCOL ID、DIR(Direction)は方向指示ビ
ットで、“0”はF−RMセル、“1”はB−RMセル
を示す。又BN(BackwardExplicit Congestion No
tification )は、ATM網内のスイッチ(SW)或い
は受信端末に於いて生成されたB−RMセルを示す逆方
向輻輳通知ビット、CI(Congestion Indication )
は輻輳表示ビット、NI(No Increase )はセルレー
ト非増加ビット、RA(Request Acknowledge)はA
BRに於いては使用されない要求肯定応答ビット、Re
sは未使用ビットを示す。
[0006] The 48-byte payload of the RM cell is a 1-byte RM protocol identifier RM PRO.
TOCOL ID and DIR (Direction) are direction indication bits, "0" indicates an F-RM cell, and "1" indicates a B-RM cell. In addition, BN (BackwardExplicit Congestion No.
tification) is a reverse congestion notification bit indicating a B-RM cell generated at a switch (SW) or a receiving terminal in an ATM network, and CI (Congestion Indication).
Is a congestion indication bit, NI (No Increase) is a cell rate non-increasing bit, and RA (Request Acknowledge) is A
Request acknowledgment bit, Re, not used in BR
s indicates an unused bit.

【0007】又ER(Explicit Cell Rate )は2バ
イト構成の許容セルレート、CCR(Current Cell
Rate )は2バイト構成の現セルレート、MCR(Min
imumCell Rate )は2バイト構成の最小セルレート、
QL(Queue Length )は4バイト構成でABRに於
いては使用されないキューレングス、SN(Sequence
Number )は4バイト構成のシーケンス番号である。又
30バイト+6ビット構成の未使用ビットResを含
み、又最後に10ビット構成のCRC(巡回符号チェッ
クビット)を含むものである。
ER (Explicit Cell Rate) is an allowable cell rate of 2 bytes, CCR (Current Cell Rate).
Rate) is the current cell rate of 2 bytes, MCR (Min
imumCellRate) is the minimum cell rate of 2 bytes,
QL (Queue Length) has a 4-byte structure, and is a queue length not used in ABR, and SN (Sequence).
Number) is a 4-byte sequence number. Further, it includes an unused bit Res of 30 bytes + 6 bits and a CRC (cyclic code check bit) of 10 bits at the end.

【0008】送信端末がF−RMセルを送出する時、R
Mセルの許容セルレートERに、呼設定時にユーザが申
告したピークセルレートPCR(Peak Cell Rate )
を設定する。又現セルレートCCRに許容セルレートA
CR(Allowed Cell Rate ) を設定し、又最小セル
レートMCRに最小セルレートを設定する。又送信端末
がB−RMセルを受信した時、輻輳表示ビットCIが輻
輳無しを示し、且つ増加不可ビットNIが増加可を示す
時は、ピークセルレートを越えない範囲で、或る一定の
規則に従い、セルレートを上げることができる。又輻輳
表示ビットCIが輻輳有りを示す時は、MCRを下回ら
ない範囲で、或る一定の規則に従い、セルレートを下げ
なければならない。
When the transmitting terminal sends an F-RM cell, R
To the allowable cell rate ER of M cells, the peak cell rate PCR (Peak Cell Rate) declared by the user at the time of call setup
Set. The allowable cell rate A is added to the current cell rate CCR.
CR (Allowed Cell Rate) is set, and the minimum cell rate MCR is set to the minimum cell rate. When the transmitting terminal receives a B-RM cell, when the congestion indicator bit CI indicates no congestion and the non-incrementable bit NI indicates increase, a certain rule is set within a range not exceeding the peak cell rate. Therefore, the cell rate can be increased. When the congestion indicator bit CI indicates that there is congestion, the cell rate must be reduced according to a certain rule within the range not lower than MCR.

【0009】図7の(A)に示す前方通知による輻輳通
知方式は、例えば、スイッチ53に★印で示す輻輳が発
生した場合、スイッチ53に於いて、受信端末52側へ
送出するセルの明示的順方向輻輳表示EFCI(Expli
cit Forward CongestionIndication )ビットを
“1”とする。受信端末52に於いては、ユーザセルに
ついては終端し、F−RMセルについては、輻輳通知ビ
ットCIを“1”としたB−RMセルとして送信端末5
1側へ折返し送出する。送信端末51は、CI=1のB
−RMセルを受信し、輻輳有りを示すから、送出セルレ
ートを下げる。それによって、スイッチ53に於ける輻
輳を回避することができる。
In the congestion notification method based on the forward notification shown in FIG. 7A, for example, when the switch 53 causes congestion, the switch 53 explicitly indicates the cell to be sent to the receiving terminal 52 side. Forward congestion indicator EFCI (Expli
The cit Forward Congestion Indication) bit is set to "1". At the receiving terminal 52, the user cell terminates, and for the F-RM cell, the transmitting terminal 5 as a B-RM cell with the congestion notification bit CI set to "1".
It is sent back to the 1 side. The transmitting terminal 51 is B with CI = 1.
-Receive the RM cell and indicate that there is congestion, so lower the sending cell rate. Thereby, congestion in the switch 53 can be avoided.

【0010】又図7の(B)に示す後方通知による輻輳
通知方式は、前述の場合と同様に、スイッチ53に★印
で示す輻輳が発生した場合、そのスイッチ53に於い
て、B−RMセルの輻輳通知ビットCIを“1”として
送出する。送信端末51は、このCI=1のB−RMセ
ルを受信して、輻輳有りを識別して送出セルレートを下
げる。或いは、輻輳が発生した場合にB−RMセルの許
容セルレートERにより、送信端末51の送出セルレー
トをこの許容セルレートER以下に下げることがができ
る。
The congestion notification method by backward notification shown in FIG. 7B is similar to the above-mentioned case, when congestion indicated by a star occurs in the switch 53, the B-RM in the switch 53 is generated. The congestion notification bit CI of the cell is transmitted as "1". The transmission terminal 51 receives the B-RM cell with CI = 1, identifies the presence of congestion, and lowers the transmission cell rate. Alternatively, when congestion occurs, the allowable cell rate ER of the B-RM cell can reduce the transmission cell rate of the transmitting terminal 51 to be equal to or lower than the allowable cell rate ER.

【0011】図9は従来例のポリシング制御装置の説明
図であり、61はセル情報分岐部、62はセル遅延部、
63はセル制御部、64は流量計測部、65はパラメー
タ記憶部、66はB−RMセル検出部である。一定ビッ
トレートCBRのサービスや可変ビットレートVBRの
サービスに於けるように、ユーザからの申告値に基づい
てセルの流量制御を行う場合は、B−RMセル検出部6
6を省略した構成とし、ユーザの申告値をパラメータ記
憶部65に記憶し、セル情報分岐部61により分岐され
たユーザセルのヘッダのVPI,VCIを識別して、V
PI,VCI対応にユーザセルの流量を計測し、パラメ
ータ記憶部65に記憶された申告値と比較し、この申告
値を超えた流量のユーザセルを、セル制御部63に於い
て廃棄或いはバイオレーションタグの付加を行う。セル
遅延部62は、流量計測部64等による処理遅延を補償
してセル制御部63にセルを加える為のものである。
FIG. 9 is an explanatory view of a conventional policing control device, in which 61 is a cell information branching unit, 62 is a cell delay unit,
63 is a cell control unit, 64 is a flow rate measurement unit, 65 is a parameter storage unit, and 66 is a B-RM cell detection unit. When the cell flow rate control is performed based on the value declared by the user as in the constant bit rate CBR service or the variable bit rate VBR service, the B-RM cell detection unit 6
6 is omitted, the declared value of the user is stored in the parameter storage unit 65, the VPI and VCI of the header of the user cell branched by the cell information branching unit 61 are identified, and V
The flow rate of the user cell corresponding to PI and VCI is measured and compared with the declared value stored in the parameter storage unit 65, and the user cell having the flow rate exceeding the declared value is discarded or violated by the cell control unit 63. Add tags. The cell delay unit 62 is for compensating a processing delay by the flow rate measuring unit 64 and the like and adding a cell to the cell control unit 63.

【0012】又ABRサービスに於いては、B−RMセ
ル検出部66によって受信端末側へのB−RMセルを検
出し、CI=1の場合、輻輳が発生していることを示す
から、輻輳を回避する為に、パラメータ記憶部65に記
憶されているポリシングのパラメータを変更して、ユー
ザセルの流量制御を行うことになる。又このB−RMセ
ルを受信した送信端末に於いてはセルの送出レートを下
げることになる。
In the ABR service, the B-RM cell detector 66 detects the B-RM cell to the receiving terminal side, and if CI = 1, it indicates that congestion has occurred. To avoid this, the policing parameter stored in the parameter storage unit 65 is changed to control the flow rate of the user cell. In addition, the transmission rate of the cell is lowered at the transmitting terminal which has received this B-RM cell.

【0013】図10は従来例の遅延制御の説明図であ
り、送信端末71とスイッチ(ATM交換機)のインタ
フェース部72との間に於いて、前述のB−RMセルを
インタフェース部72から送出し、そのB−RMセルを
受信した送信端末71がレートを変更して送出したセル
がインタフェース部72に到着するまでに、鎖線で示す
経路でtsiの時間を要することになる。
FIG. 10 is an explanatory diagram of the delay control of the conventional example, in which the above-mentioned B-RM cell is sent from the interface section 72 between the transmitting terminal 71 and the interface section 72 of the switch (ATM switch). The transmission terminal 71 that receives the B-RM cell changes the rate and sends the transmitted cell to the interface unit 72 by the time indicated by tsi on the route indicated by the chain line.

【0014】従って、インタフェース部72のスイッチ
に於けるポリシングのパラメータは、一般的には、B−
RMセルを送出してからtsiの時間経過後に変更すれ
ば良いことになる。しかし、この時間tsiは、送信端
末71に於けるB−RMセルの処理時間や、送信端末7
1とインタフェース部72との間の距離がそれぞれ相違
し、且つ変動する場合もあるから、この時間tsiを固
定的に確定することは不可能である。
Therefore, the policing parameter in the switch of the interface section 72 is generally B-
It may be changed after the time tsi elapses after the RM cell is transmitted. However, this time tsi depends on the processing time of the B-RM cell in the transmitting terminal 71 and the transmitting terminal 7
Since the distance between 1 and the interface unit 72 may be different and may vary, it is impossible to fix this time tsi fixedly.

【0015】そこで、この時間tsiの最大値τ2と最
小値τ3とを遅延基準値としてインタフェース部72に
設定する。例えば、インタフェース部72をB−RMセ
ルがt0の時刻に通過したとすると、時刻t2までが最
小値τ3、時刻t3までが最大値τ2となる。この時刻
t0〜t2の間Aと、時刻t2〜t3の間Bと、時刻t
3以降のCとに時間を分けると、τ3≦tsi≦τ2の
関係であるから、時間Aに於けるユーザセルは、B−R
Mセルによる影響を受けていないことになるから、パラ
メータは変更しない。
Therefore, the maximum value τ2 and the minimum value τ3 of this time tsi are set in the interface section 72 as delay reference values. For example, if the B-RM cell passes through the interface section 72 at time t0, the minimum value τ3 is obtained up to time t2, and the maximum value τ2 is obtained up to time t3. A between time t0 and t2, B between time t2 and t3, and time t
When time is divided into C after 3 and τ3 ≦ tsi ≦ τ2, the user cell at time A is BR
The parameter is not changed because it is not affected by the M cell.

【0016】次の時間Bに於いては、B−RMセルの影
響を受けているか、又は影響をうけていないかは確定で
きない状態である。そこで、CI=1等の輻輳表示によ
ってセルレートを下げる場合は、(a)に示すように、
パラメータは変更しない。又CI=1からCI=0に変
化した輻輳回復時のように、セルレートを上げる場合
は、ユーザセルの廃棄が生じない方向への制御であるか
ら、(b)に示すように、セルレートを上げるようにパ
ラメータを変更する。又時間Cに於いては、総てのユー
ザセルがB−RMセルの影響を受けていることになるか
ら、セルレートを下げる場合も、(a)に示すように、
パラメータを変更する。
At the next time B, it is not possible to determine whether the cell is affected or not affected by the B-RM cell. Therefore, when lowering the cell rate by displaying congestion such as CI = 1, as shown in (a),
Do not change the parameters. Further, when the cell rate is increased as in the case of congestion recovery where CI = 1 is changed to CI = 0, the cell rate is increased as shown in (b) because the control is in the direction in which the user cell is not discarded. To change the parameters. Further, at time C, all the user cells are affected by the B-RM cell, so even if the cell rate is lowered, as shown in (a),
Change the parameters.

【0017】又時刻t1に他のコネクションのB−RM
セルが通過し、このVP/VCに於ける最大値がτ2’
に設定されている場合を示す。即ち、時間tsiの最大
値と最小値とは、VP/VC対応に設定することができ
るものである。
Further, at time t1, B-RM of another connection
The cell passes, and the maximum value in this VP / VC is τ2 '
When set to. That is, the maximum value and the minimum value of the time tsi can be set to correspond to VP / VC.

【0018】前述のように、時間tsiの最大値τ2と
最小値τ3とを設定してポリシング制御する為に、図1
1に示す構成が考えられる。同図に於いて、81はセル
情報分岐部、82はセル遅延部、83はセル制御部、8
4は流量計測部、85はパラメータ記憶部、86はB−
RMセル検出部、87は遅延制御部、88は最大値τ2
の時間を計測するカウンタ、89は最小値τ3の時間を
計測するカウンタ、CLKはクロック信号である。
As described above, in order to set the maximum value τ2 and the minimum value τ3 of the time tsi and perform the policing control, FIG.
The configuration shown in FIG. In the figure, 81 is a cell information branching unit, 82 is a cell delay unit, 83 is a cell control unit, 8
4 is a flow rate measurement unit, 85 is a parameter storage unit, and 86 is B-
RM cell detector, 87 delay controller, 88 maximum value τ2
, 89 is a counter for measuring the time of the minimum value τ3, and CLK is a clock signal.

【0019】B−RMセル検出部86に於いてB−RM
セルを検出すると、カウンタ88,89に於けるクロッ
ク信号CLKのカウントを開始させる。例えば、図10
の時刻t0にB−RMセルが通過し、カウンタ88,8
9がカウントを開始すると、時刻t2にカウンタ89の
カウント内容が最小値τ3を示すものとなり、このカウ
ンタ89から最小値経過信号がパラメータ記憶部85に
加えられる。又時刻t3にカウンタ88のカウント内容
が最大値τ2を示すものとなり、カウンタ88から最大
値経過信号がパラメータ記憶部65に加えられる。
In the B-RM cell detector 86, the B-RM
When the cell is detected, the counters 88 and 89 start counting the clock signal CLK. For example, FIG.
B-RM cell passes at time t0 of
When 9 starts counting, the count content of the counter 89 indicates the minimum value τ3 at time t2, and the minimum value elapsed signal is added from the counter 89 to the parameter storage unit 85. At time t3, the count content of the counter 88 shows the maximum value τ2, and the maximum value elapsed signal is added from the counter 88 to the parameter storage unit 65.

【0020】この時、輻輳発生によりセルレートを下げ
る場合は、最大値経過信号によってパラメータを変更す
ることになり、輻輳回復等によってセルレートを上げる
場合は、最小値経過信号によってパラメータを変更する
ことになる。
At this time, when the cell rate is decreased due to congestion occurrence, the parameter is changed by the maximum value elapsed signal, and when the cell rate is increased due to congestion recovery or the like, the parameter is changed by the minimum value elapsed signal. .

【0021】[0021]

【発明が解決しようとする課題】B−RMセルは、VP
/VC対応に存在するものである。従って、前述の遅延
制御に於いても、B−RMセルの検出によってクロック
信号CLKのカウントを開始させる最大値τ2のカウン
タ88と最小値τ3のカウンタ89とを、VP/VC対
応に設ける必要があり、遅延制御部87の規模が非常に
大きくなる問題がある。
The B-RM cell is a VP.
/ VC-compliant. Therefore, also in the above delay control, it is necessary to provide the counter 88 having the maximum value τ2 and the counter 89 having the minimum value τ3 for starting the counting of the clock signal CLK by the detection of the B-RM cell in correspondence with VP / VC. Therefore, there is a problem that the scale of the delay control unit 87 becomes very large.

【0022】又図10に示すように、複数のコネクショ
ン対応の最大値がτ2,τ2’のように相違し、それら
のコネクション対応のB−RMセルの通過時刻が相違し
たことにより、時刻t3のように、パラメータ変更の時
刻が同一となる場合がある。又最小値τ3についても同
様にコネクション対応に相違し、それらのコネクション
対応のB−RMセルの通過時刻が相違した場合に、パラ
メータ変更を同一時刻に行う必要が生じる可能性が大き
くなる。このように、パラメータ変更が同時に発生する
と、パラメータ変更処理要求の衝突が発生して、安定な
ポリシング制御ができない問題がある。
Further, as shown in FIG. 10, the maximum values corresponding to a plurality of connections are different as shown by τ2 and τ2 ', and the passing times of the B-RM cells corresponding to these connections are different. As described above, the parameters may be changed at the same time. Similarly, the minimum value τ3 also differs depending on the connection, and when the passing times of the B-RM cells corresponding to the connections differ, there is a high possibility that the parameters need to be changed at the same time. As described above, when the parameter changes occur at the same time, there is a problem that the parameter change process requests collide with each other and stable policing control cannot be performed.

【0023】又ポリシングのパラメータは、許容セルレ
ート等を含む10数バイトの構成であり、このようなパ
ラメータの変更処理時には、瞬時的に書換える必要があ
る。その為に、高速動作の記憶装置を用いるか又はバス
幅の広い記憶装置を用いることが考えられるが、何れも
コスト並びに回路規模等の点から実現は困難である。本
発明は、遅延制御の構成を簡単化し、且つパラメータの
変更制御を容易とすることを目的とする。
Further, the policing parameter has a structure of ten or more bytes including the allowable cell rate and the like, and it is necessary to rewrite it instantaneously when such a parameter changing process is performed. Therefore, it is conceivable to use a high-speed storage device or a storage device having a wide bus width, but it is difficult to realize either of them in terms of cost and circuit scale. It is an object of the present invention to simplify the configuration of delay control and facilitate parameter change control.

【0024】[0024]

【課題を解決するための手段】本発明のポリシング制御
装置は、(1)パラメータ記憶部5に記憶されたパラメ
ータを基に、到着したユーザセルが違反セルか否かを判
定し、且つ制御用セルの情報によってパラメータを変更
し、ユーザセルの流量を制御するポリシング制御装置に
於いて、バックワード方向の制御用セルの通過時刻を記
憶し、この通過時刻とユーザセルの到着時刻との差分に
より制御用セルの通過からユーザセルの到着までの時間
を求め、この時間と予め設定された遅延基準値とを比較
して、パラメータ記憶部5に記憶されたパラメータの変
更制御を行う遅延制御部7を設けたものである。
A policing control apparatus according to the present invention (1) judges whether or not an arriving user cell is a violating cell on the basis of a parameter stored in a parameter storage unit 5, and controls the cell. In the policing control device that controls the flow rate of the user cell by changing the parameter according to the cell information, the passing time of the control cell in the backward direction is stored, and the difference between this passing time and the arrival time of the user cell is stored. The delay control unit 7 that obtains the time from the passage of the control cell to the arrival of the user cell, compares this time with a preset delay reference value, and performs change control of the parameters stored in the parameter storage unit 5. Is provided.

【0025】(2)又遅延制御部7は、制御用セルの通
過時刻をコネクション対応に記憶する通過時刻記憶部を
有するものである。
(2) Further, the delay control section 7 has a passage time storage section for storing the passage time of the control cell for each connection.

【0026】(3)又遅延制御部7は、制御用セルの通
過時刻とユーザセルの到着時刻との差分により求めた時
間と、遅延基準値としての最大値τ2及び最小値τ3と
を比較し、その時間が最小値τ3により小さい場合と、
この最小値τ3以上で最大値τ2より小さい場合と、最
大値τ2以上の場合との比較結果に対応して、パラメー
タ記憶部5のパラメータ変更を制御する構成を備えてい
る。
(3) Further, the delay control section 7 compares the time obtained by the difference between the passing time of the control cell and the arrival time of the user cell with the maximum value τ2 and the minimum value τ3 as the delay reference values. , If the time is smaller than the minimum value τ3,
There is provided a configuration for controlling the parameter change of the parameter storage unit 5 in accordance with the comparison result between the case where the minimum value τ3 is greater than or equal to the maximum value τ2 and the case where the maximum value is greater than or equal to τ2.

【0027】(4)又遅延制御部7は、遅延基準値をコ
ネクション対応に設定した遅延基準値レジスタ11を有
するものである。
(4) Further, the delay control section 7 has a delay reference value register 11 in which the delay reference value is set for each connection.

【0028】(5)又パラメータ記憶部5は、パラメー
タを記憶する少なくとも2個のパラメータ領域を有する
と共に、演算に使用するパラメータを記憶したパラメー
タ領域を示す有効領域フラグを有し、この有効領域フラ
グの変更により演算に使用するパラメータを記憶したパ
ラメータ領域を切替える構成を備えている。
(5) Further, the parameter storage unit 5 has at least two parameter areas for storing parameters, and also has an effective area flag indicating a parameter area for storing parameters used for calculation. The configuration is such that the parameter area storing the parameters used for the calculation is switched by changing

【0029】(6)又パラメータ記憶部5は、現在使用
中のパラメータ領域のパラメータ値と、次に切替えて使
用するパラメータ領域のパラメータ値との大小関係を示
す大小フラグを有し、遅延制御部7によるパラメータ変
更時に、大小フラグを参照してパラメータの変更タイミ
ングの制御を行う構成を備えている。
(6) Further, the parameter storage unit 5 has a size flag indicating the size relationship between the parameter value of the parameter region currently in use and the parameter value of the parameter region to be switched next and used, and the delay control unit When the parameter is changed by 7, the configuration is such that the change timing of the parameter is controlled by referring to the large / small flag.

【0030】(7)又パラメータ記憶部5に記憶された
パラメータを基に、到着したユーザセルが違反セルか否
かを判定し、且つ制御用セルの情報によって前記パラメ
ータを変更して、ユーザセルの流量を制御するポリシン
グ制御装置に於いて、バックワード方向の制御セルの通
過時刻に予め設定された遅延基準値を加算した時刻を記
憶し、この時刻とユーザセル到着時刻との比較により、
パラメータ記憶部5に記憶されたパラメータの変更制御
を行う遅延制御部7を設けることができる。
(7) Further, based on the parameters stored in the parameter storage unit 5, it is determined whether or not the arriving user cell is a violating cell, and the parameter is changed according to the information of the control cell to change the user cell. In a policing control device for controlling the flow rate of, stores the time of adding a preset delay reference value to the passage time of the control cell in the backward direction, by comparing this time with the user cell arrival time,
It is possible to provide a delay control unit 7 that controls the change of the parameters stored in the parameter storage unit 5.

【0031】[0031]

【実施の形態】図1は本発明の実施例の説明図であり、
1はセル情報分岐部、2はセル遅延部、3はセル制御
部、4は流量計測部、5はパラメータ記憶部、6はB−
RMセル検出部、7は遅延制御部、8はユーザセル到着
時刻レジスタ、9はB−RMセル通過時刻レジスタ、1
0は時間比較部、11は遅延基準値レジスタである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is an explanatory view of an embodiment of the present invention.
1 is a cell information branching unit, 2 is a cell delay unit, 3 is a cell control unit, 4 is a flow rate measuring unit, 5 is a parameter storage unit, and 6 is B-.
RM cell detector, 7 delay controller, 8 user cell arrival time register, 9 B-RM cell transit time register, 1
Reference numeral 0 is a time comparison unit, and 11 is a delay reference value register.

【0032】セル情報分岐部1とセル遅延部2とセル制
御部3と流量計測部4とは、従来例と同様に、セル情報
分岐部1によりユーザセルのヘッダの仮想バス識別子V
PI,仮想チャネル識別子VCIを抽出し、コネクショ
ン対応にユーザセルの流量を流量計測部4に於いて計測
し、パラメータ記憶部5に記憶された許容セルレート等
のパラメータを基に、到着したユーザセルが違反セルか
否かを判定し、セル制御部3に於いて違反セルの廃棄或
いはバイオレーションタグの付加を行うものである。
The cell information branching unit 1, the cell delay unit 2, the cell control unit 3, and the flow rate measuring unit 4 are connected to the virtual bus identifier V of the header of the user cell by the cell information branching unit 1 as in the conventional example.
The PI and virtual channel identifier VCI are extracted, the flow rate of the user cell corresponding to the connection is measured by the flow rate measuring unit 4, and the arrived user cell is determined based on the parameters such as the allowable cell rate stored in the parameter storage unit 5. It is determined whether the cell is a violating cell, and the cell control unit 3 discards the violating cell or adds a violation tag.

【0033】又遅延制御部7は、B−RMセル検出部6
により検出したVPI/VCIに基づいたコネクション
対応のB−RMセルの通過時刻をB−RMセル通過時刻
レジスタ9に設定し、又VPI/VCIに基づいたコネ
クション対応のユーザセルの到着時刻をユーザセル到着
時刻レジスタ8に設定し、時間比較部10に於いてB−
RMセル通過時刻レジスタ9とユーザセル到着時刻レジ
スタ8との内容の差分により、B−RMセルの通過から
ユーザセルの到着までの時間を求め、その時間と、遅延
基準値レジスタ11に設定されたVPI/VCIに基づ
くコネクション対応の遅延基準値の最大値τ2及び最小
値τ3と比較し、パラメータの切替制御を行うものであ
る。
The delay control unit 7 also includes a B-RM cell detection unit 6
The transit time of the B-RM cell corresponding to the connection based on the VPI / VCI detected by is set in the B-RM cell transit time register 9, and the arrival time of the user cell corresponding to the connection based on the VPI / VCI is set to the user cell. It is set in the arrival time register 8 and B-in the time comparison unit 10.
The time from the passage of the B-RM cell to the arrival of the user cell is determined from the difference between the contents of the RM cell passage time register 9 and the user cell arrival time register 8, and the time and the delay reference value register 11 are set. The parameter switching control is performed by comparing with the maximum value τ2 and the minimum value τ3 of the delay reference value corresponding to the connection based on VPI / VCI.

【0034】図2は本発明の実施例の遅延制御部及びパ
ラメータ記憶部の説明図であり、パラメータ記憶部5
は、コネクション対応の領域を有し、それぞれ大小フラ
グDF、有効領域フラグYF、新パラメータ有効フラグ
SF、パラメータA領域、パラメータB領域とが形成さ
れている。又遅延制御部7は、時刻カウンタ21と、B
−RMセル通過時刻記憶部22と、B−RMセル通過時
刻レジスタ23と、ユーザセル到着時刻レジスタ24
と、減算回路25と、比較回路26と、遅延基準値レジ
スタ27とを備えている。
FIG. 2 is an explanatory diagram of the delay control unit and the parameter storage unit according to the embodiment of the present invention.
Has a connection-corresponding area, and a large / small flag DF, an effective area flag YF, a new parameter effective flag SF, a parameter A area, and a parameter B area are formed in each area. The delay control unit 7 also includes a time counter 21, B
-RM cell passage time storage unit 22, B-RM cell passage time register 23, and user cell arrival time register 24
A subtraction circuit 25, a comparison circuit 26, and a delay reference value register 27.

【0035】パラメータ記憶部5のパラメータA領域と
パラメータB領域とは、それぞれポリシングのパラメー
タを記憶するもので、2個のパラメータ領域を有する場
合を示すが、パラメータ領域切替えが頻繁に発生するよ
うな場合は、それ以上の個数を形成することも可能であ
り、少なくとも2個のパラメータ領域を設けるものであ
る。
The parameter A area and the parameter B area of the parameter storage unit 5 respectively store policing parameters, and a case of having two parameter areas is shown. However, parameter area switching frequently occurs. In this case, it is possible to form more than that, and at least two parameter areas are provided.

【0036】又有効領域フラグYFは、例えば、“0”
の時はパラメータA領域が有効領域、“1”の時はパラ
メータB領域が有効領域であることを示す。従って、有
効領域フラグYFを“0”から“1”に変更することに
より、パラメータA領域を無効領域、パラメータB領域
を有効領域に切替えることができる。従って、図示を省
略したセル流量計測,違反セル判定等を行う演算部は、
有効領域フラグYFにより有効領域として示すパラメー
タ領域からパラメータを読出して演算処理を行うことに
なり、パラメータ変更時は有効領域フラグYFの変更に
より対処できることになる。又パラメータの書換えの場
合、有効領域フラグYFによって示される無効領域にパ
ラメータを書込むことになる。
The effective area flag YF is, for example, "0".
Indicates that the parameter A area is the effective area, and that "1" indicates that the parameter B area is the effective area. Therefore, by changing the valid area flag YF from "0" to "1", the parameter A area can be switched to the invalid area and the parameter B area can be switched to the valid area. Therefore, the calculation unit that performs cell flow rate measurement, violation cell determination, etc., not shown,
The parameter is read from the parameter area shown as the effective area by the effective area flag YF and arithmetic processing is performed, and when the parameter is changed, it can be dealt with by changing the effective area flag YF. When rewriting the parameters, the parameters are written in the invalid area indicated by the valid area flag YF.

【0037】又大小フラグDFは、有効領域のパラメー
タの値に対して無効領域のパラメータの値が大きいか小
さいかを示し、例えば、“1”の時は無効領域のパラメ
ータが大きいことを示し、“0”の時は無効領域のパラ
メータが小さいことを示す。又新パラメータ有効フラグ
SFは、新パラメータが有るか否かを示すもので、無効
領域のパラメータが新パラメータの場合は“1”、無効
領域のパラメータが新パラメータでない場合(B−RM
セルが1回も通過しない時、或いは新パラメータへの切
替えが完了している時)は“0”とする。
The large / small flag DF indicates whether the value of the parameter of the invalid area is larger or smaller than the value of the parameter of the valid area. For example, "1" indicates that the parameter of the invalid area is large. When it is “0”, it indicates that the parameter of the invalid area is small. The new parameter valid flag SF indicates whether or not there is a new parameter. “1” if the parameter in the invalid area is the new parameter, and “1” if the parameter in the invalid area is not the new parameter (B-RM).
It is set to "0" when the cell does not pass even once or when switching to the new parameter is completed).

【0038】又遅延制御部7の減算回路25と比較回路
26とにより、図1の時間比較部10が構成され、又ユ
ーザセル到着時刻レジスタ24は図1のユーザセル到着
時刻レジスタ8に対応し、又B−RMセル通過時刻レジ
スタ23は図1のB−RMセル通過時刻レジスタ9に対
応する。又時刻カウンタ21は、クロック信号をカウン
トして時刻を示すもので、時計に相当する。この時計
は、ハードウェアにより実現する場合が一般的である
が、ソフトウェアによって実現することも可能である。
The subtraction circuit 25 and the comparison circuit 26 of the delay control unit 7 constitute the time comparison unit 10 of FIG. 1, and the user cell arrival time register 24 corresponds to the user cell arrival time register 8 of FIG. The B-RM cell passage time register 23 corresponds to the B-RM cell passage time register 9 in FIG. The time counter 21 counts clock signals and indicates time, and corresponds to a clock. This timepiece is generally realized by hardware, but can also be realized by software.

【0039】従って、B−RMセル検出部6(図1参
照)からのB−RMセル検出信号がB−RMセル通過時
刻記憶部22に加えられた場合、その時の時刻カウンタ
21の内容をB−RMセル通過時刻として記憶すること
ができる。又B−RMセル通過時刻は、コネクション対
応に記憶し、次のB−RMセルが通過すると、その時の
B−RMセル通過時刻に更新するものである。
Therefore, when the B-RM cell detection signal from the B-RM cell detection unit 6 (see FIG. 1) is added to the B-RM cell passage time storage unit 22, the contents of the time counter 21 at that time are set to B. It can be stored as the RM cell transit time. The B-RM cell passage time is stored for each connection and is updated to the B-RM cell passage time at that time when the next B-RM cell passes.

【0040】又セル情報分岐部1(図1参照)からのヘ
ッダ情報等によるVPI/VCI情報を含むユーザセル
検出信号がB−RMセル通過時刻記憶部22に加えられ
ると、ユーザセルのVPI/VCIに基づくコネクショ
ン対応のB−RMセル通過時刻を読出してB−RMセル
通過時刻レジスタ23に設定する。又ユーザセル検出信
号によってユーザセル到着時刻レジスタ24に時刻カウ
ンタ21の内容によるユーザセル到着時刻を設定する。
When a user cell detection signal including VPI / VCI information such as header information from the cell information branching unit 1 (see FIG. 1) is added to the B-RM cell transit time storage unit 22, the VPI / VPI / The B-RM cell passage time corresponding to the connection based on the VCI is read and set in the B-RM cell passage time register 23. Also, the user cell arrival time according to the contents of the time counter 21 is set in the user cell arrival time register 24 by the user cell detection signal.

【0041】そして、減算回路25により、ユーザセル
到着時刻からB−RMセル通過時刻を減算することによ
り、B−RMセルが通過してからユーザセルが到着する
までの時間Tを求めることができる。この時間Tと、遅
延基準値レジスタ27に設定されているVPI/VCI
に基づくコネクション対応の最大値τ2及び最小値τ3
と比較回路26により比較し、この時間Tが最小値τ3
より小さい場合は、パラメータ切替制御信号は出力され
ないが、最小値τ3以上で最大値τ2より小さい場合及
び最大値τ2以上の場合は、それぞれの場合を示すパラ
メータ切替制御信号を出力する。
Then, the subtraction circuit 25 subtracts the B-RM cell passage time from the user cell arrival time to obtain the time T from the passage of the B-RM cell to the arrival of the user cell. . This time T and the VPI / VCI set in the delay reference value register 27
Maximum value τ2 and minimum value τ3 for connection based on
And the comparison circuit 26 compares the time T with the minimum value τ3.
When it is smaller, the parameter switching control signal is not output, but when it is the minimum value τ3 or more and smaller than the maximum value τ2, or when it is the maximum value τ2 or more, the parameter switching control signal indicating each case is output.

【0042】図3は本発明の実施例の動作説明図であ
り、時刻t0,t4にB−RMセルが通過し、時刻t1
〜t3,t5〜t7にユーザセルが到着した場合を示
す。B−RMセル通過時刻記憶部22には、前述のよう
に、コネクション対応のB−RMセルの通過時刻が記憶
されるもので、時刻t0,t1に於いては同一コネクシ
ョンのB−RMセルが通過した場合、B−RMセル通過
時刻記憶部22に時刻カウンタ21によって示される時
刻t0が記憶された後、時刻t4に於いては、時刻カウ
ンタ21によって示される時刻t4により更新される。
FIG. 3 is a diagram for explaining the operation of the embodiment of the present invention, in which the B-RM cell passes at times t0 and t4, and at time t1.
The case where the user cell arrives at ~ t3 and t5 to t7 is shown. As described above, the B-RM cell passage time storage unit 22 stores the passage time of the B-RM cell corresponding to the connection, and the B-RM cells of the same connection are stored at the times t0 and t1. When passing, after the time t0 indicated by the time counter 21 is stored in the B-RM cell passage time storage unit 22, it is updated at the time t4 indicated by the time counter 21 at the time t4.

【0043】又ユーザセル到着時刻レジスタ24には、
時刻カウンタ21によって示される時刻t1,t2,t
3,t5,t6,t7が順次設定され、その設定毎に、
ユーザセルのコネクション対応のB−RMセルの通過時
刻が読出されてB−RMセル通過時刻レジスタ23に設
定され、減算回路25によりB−RMセルが通過してか
らユーザセルが到着するまでの時間T1〜T6が求めら
れる。
In the user cell arrival time register 24,
Times t1, t2, t indicated by the time counter 21
3, t5, t6, t7 are set in sequence, and for each setting,
The time from the passage of the B-RM cell corresponding to the connection of the user cell is read and set in the B-RM cell passage time register 23, and after the passage of the B-RM cell by the subtraction circuit 25 until the arrival of the user cell. T1 to T6 are required.

【0044】この時間Ti(i=1,2,3,・・・)
と遅延基準値レジスタ27に設定されたコネクション対
応の最大値τ2と最小値τ3とが比較回路26に於いて
行われ、比較結果に対応したパラメータ切替制御信号が
パラメータ記憶部5に加えられる。
This time Ti (i = 1, 2, 3, ...)
And the maximum value τ2 and the minimum value τ3 corresponding to the connection set in the delay reference value register 27 are performed in the comparison circuit 26, and the parameter switching control signal corresponding to the comparison result is added to the parameter storage unit 5.

【0045】前述のB−RMセル通過時、この通過時刻
をB−RMセル通過時刻記憶部22に記憶する。又B−
RMセル検出部6(図1参照)によりB−RMセルの情
報としてのパラメータをパラメータ記憶部5に書込むも
のであるが、その場合に、有効領域フラグYFをチェッ
クし、無効領域(演算に使用していないパラメータを格
納したパラメータ領域)にそのパラメータを書込み、そ
して、有効領域のパラメータ(旧パラメータ)と無効領
域に書込んだパラメータ(新パラメータ)との大小関係
を求めるもので、旧パラメータ≧新パラメータの時は、
大小フラグDFを“0”とし、旧パラメータ<新パラメ
ータの時は、大小フラグDFを“1”とし、新パラメー
タ有効フラグSFを“1”とする。
When passing through the B-RM cell, the passing time is stored in the B-RM cell passing time storage unit 22. Also B-
The RM cell detection unit 6 (see FIG. 1) writes the parameter as the information of the B-RM cell in the parameter storage unit 5. In that case, the valid area flag YF is checked and the invalid area (used for the calculation is used. Parameter is stored in the parameter area), and the size relationship between the parameter in the valid area (old parameter) and the parameter written in the invalid area (new parameter) is calculated. Old parameter ≧ new For parameters,
The size flag DF is set to "0", and when the old parameter is smaller than the new parameter, the size flag DF is set to "1" and the new parameter valid flag SF is set to "1".

【0046】又ユーザセル到着時は、その到着時刻をユ
ーザセル到着時刻レジスタ24に設定すると共に、新パ
ラメータ有効フラグSFをチェックし、この新パラメー
タ有効フラグSFが“0”の場合、新パラメータが存在
しないので、有効領域フラグYFをチェックし、有効領
域のパラメータ(旧パラメータ)を用いてポリシング制
御を行うことになる。
When the user cell arrives, the arrival time is set in the user cell arrival time register 24, and the new parameter valid flag SF is checked. If the new parameter valid flag SF is "0", the new parameter is set. Since it does not exist, the effective area flag YF is checked, and the policing control is performed using the effective area parameter (old parameter).

【0047】又新パラメータ有効フラグSFが“1”の
場合、ユーザセルのコネクション対応のB−RMセル通
過時刻を、B−RMセル通過時刻記憶部22から読出し
てB−RMセル通過時刻レジスタ23に設定し、減算回
路25によりユーザセル到着時刻からB−RMセル通過
時刻を減算して、B−RMセルの通過からユーザセルの
到着までの時間Tiを求め、比較回路26により遅延基
準値レジスタ27の最大値τ2及び最小値τ3と比較す
る。
When the new parameter valid flag SF is "1", the B-RM cell passage time register 23 reads the B-RM cell passage time corresponding to the connection of the user cell from the B-RM cell passage time storage unit 22. , The subtraction circuit 25 subtracts the B-RM cell passage time from the user cell arrival time to obtain the time Ti from the passage of the B-RM cell to the arrival of the user cell, and the comparison circuit 26 sets the delay reference value register. The maximum value τ2 and the minimum value τ3 of 27 are compared.

【0048】比較結果が、Ti<τ3の場合、図7に於
ける期間A内にユーザセルが到着した場合であり、ユー
ザセルはB−RMセルによる影響を受けていない場合で
あるから、旧パラメータを用いてポリシング制御を行
い、フラグ操作を行わない。
When the comparison result is Ti <τ3, the user cell has arrived within the period A in FIG. 7, and the user cell is not affected by the B-RM cell. Policing control is performed using parameters, and flag operation is not performed.

【0049】又τ3≦Ti<τ2の場合、図7に於ける
期間B内にユーザセルが到着した場合であり、ユーザセ
ルはB−RMセルによる影響を受ける場合と受けない場
合とが混在する期間であり、この場合は、大小フラグD
Fをチェックし、大小フラグDFが“0”(新パラメー
タ値は小さい、即ち、この例ではレートが大きくなるこ
とを示す)であると、有効領域フラグYFを反転し、新
パラメータを有効とし、新パラメータ有効フラグSFを
“0”とする。それによって、例えば、セルレートを上
げる方向にポリシング制御を瞬時に切替えることができ
る。又大小フラグDFが“1”(新パラメータ値は大き
い、即ち、この例ではレートが小さくなることを示す)
であると、フラグ操作を行わない。従って、旧パラメー
タによりポリシング制御が行われる。
When τ3 ≦ Ti <τ2, it means that the user cell has arrived within the period B in FIG. 7, and the user cell is mixed with the case where it is affected by the B-RM cell and the case where it is not affected. It is a period, and in this case, the large / small flag D
F is checked, and if the size flag DF is “0” (the new parameter value is small, that is, the rate increases in this example), the effective area flag YF is inverted to validate the new parameter, The new parameter valid flag SF is set to "0". Thereby, for example, the policing control can be instantaneously switched to increase the cell rate. Further, the size flag DF is “1” (the new parameter value is large, that is, the rate is small in this example).
If so, the flag operation is not performed. Therefore, the policing control is performed with the old parameters.

【0050】又τ2≦Tiの場合、図7に於ける期間C
に於いてユーザセルが到着した場合であり、新パラメー
タ有効フラグSFが“1”である時は、有効領域フラグ
YFを反転し、且つ新パラメータ有効フラグSFを
“0”とする。それによって、新パラメータに瞬時に切
替えられてポリシング制御が行われる。又新パラメータ
有効フラグSFが“0”となっていると、既に新パラメ
ータに切替えられており、無効領域のパラメータは新パ
ラメータでないことを示すから、フラグ操作を行わな
い。
When τ2 ≦ Ti, the period C in FIG.
In the case where the user cell has arrived at, and the new parameter valid flag SF is "1", the valid area flag YF is inverted and the new parameter valid flag SF is set to "0". Thereby, the policing control is performed by instantly switching to the new parameter. If the new parameter valid flag SF is "0", it means that the parameter has already been switched to the new parameter, and the parameter in the invalid area is not the new parameter, so the flag operation is not performed.

【0051】前述の動作によって、遅延制御を含むパラ
メータ変更によるポリシング制御を行うことができるも
のであり、又ユーザセル到着時にのみ当該コネクション
のパラメータの変更を行うことになるから、同時に複数
のコネクション対応のパラメータ変更が生じることはな
くなる。又本発明は前述の実施例にのみ限定されるもの
ではなく、種々付加変更することができるもので、例え
ば、遅延基準値の最大値τ2及び最小値τ3は、コネク
ション対応に上位装置等から更新可能とすることもでき
る。パラメータ記憶部5は、パラメータA領域とパラメ
ータB領域とを2面メモリ構成と同様な構成とすること
も可能である。
By the above-mentioned operation, the policing control by the parameter change including the delay control can be performed, and the parameter of the connection concerned is changed only when the user cell arrives, so that a plurality of connections can be handled at the same time. The parameter change of will not occur. Further, the present invention is not limited to the above-mentioned embodiment, but various additions and changes can be made. For example, the maximum value τ2 and the minimum value τ3 of the delay reference values are updated from the host device or the like corresponding to the connection. It can also be possible. The parameter storage unit 5 may have a configuration in which the parameter A area and the parameter B area are similar to the two-sided memory configuration.

【0052】図4は本発明の他の実施例の遅延制御部の
説明図であり、31は時刻カウンタ、32はB−RMセ
ル通過時刻記憶部、33は加算時刻記憶部、34はユー
ザセル到着時刻レジスタ、35は加算回路、36は比較
回路、37は遅延基準値レジスタ、38は加算時刻レジ
スタである。
FIG. 4 is an explanatory diagram of a delay control unit according to another embodiment of the present invention, in which 31 is a time counter, 32 is a B-RM cell passage time storage unit, 33 is an addition time storage unit, and 34 is a user cell. An arrival time register, 35 is an addition circuit, 36 is a comparison circuit, 37 is a delay reference value register, and 38 is an addition time register.

【0053】加算時刻レジスタ38と比較回路36とに
より、図1の時間比較部10が構成され、又ユーザセル
到着時刻レジスタ34は、図1のユーザセル到着時刻レ
ジスタ8に対応し、B−RMセル通過時刻レジスタ32
は、図1のB−RMセル通過時刻レジスタ9に対応す
る。又時刻カウンタ21は、クロック信号をカウントし
て時刻を示すもので、ハードウェア時計或いはソフトウ
ェア時計とすることができる。
The addition time register 38 and the comparison circuit 36 constitute the time comparison unit 10 of FIG. 1, and the user cell arrival time register 34 corresponds to the user cell arrival time register 8 of FIG. 1 and corresponds to the B-RM. Cell passage time register 32
Corresponds to the B-RM cell passage time register 9 in FIG. The time counter 21 counts clock signals to indicate time, and can be a hardware clock or a software clock.

【0054】B−RMセル検出信号がB−RMセル通過
時刻記憶部32に加えられと、その時の時刻カウンタ3
1が示す時刻をB−RMセル通過時刻として記憶し、且
つ加算回路35により、遅延基準値レジスタ37に設定
された最大値τ2と加算した値と、最小値τ3を加算し
た値とを加算時刻記憶部33に記憶し、ユーザセル検出
信号が加えられると、その時の時刻カウンタ31が示す
時刻をユーザセル到着時刻レジスタ34に記憶し、且つ
そのユーザセルのVPI/VCIに基づくコネクション
対応の加算時刻記憶部33の内容を読出して加算時刻レ
ジスタ38にセットし、その加算時刻レジスタ38の内
容とユーザセル到着時刻レジスタ34の内容とを比較回
路36に於いて比較し、その比較結果に基づいてパラメ
ータ切替制御信号を出力し、パラメータ記憶部に加え
る。
When the B-RM cell detection signal is added to the B-RM cell passage time storage unit 32, the time counter 3 at that time is displayed.
The time indicated by 1 is stored as the B-RM cell passage time, and the addition circuit 35 adds the value obtained by adding the maximum value τ2 set in the delay reference value register 37 and the value obtained by adding the minimum value τ3 to the addition time. When the user cell detection signal is stored in the storage unit 33, the time indicated by the time counter 31 at that time is stored in the user cell arrival time register 34, and the addition time corresponding to the connection based on the VPI / VCI of the user cell is stored. The contents of the storage unit 33 are read out and set in the addition time register 38, the contents of the addition time register 38 and the contents of the user cell arrival time register 34 are compared in the comparison circuit 36, and the parameters based on the comparison result. A switching control signal is output and added to the parameter storage unit.

【0055】図5は本発明の他の実施例の動作説明図で
あり、時刻t0にB−RMセルが通過すると、その時の
時刻カウンタ31が示す時刻t0をB−RMセル通過時
刻記憶部32に記憶し、加算回路35により、遅延基準
レジスタ37に設定した最小値τ3及び最大値τ2とを
加算する。即ち、t0+τ3=ta、t0+τ2=tb
として、VPI/VCIに基づくコネクション対応に加
算時刻記憶部33に記憶する。
FIG. 5 is a diagram for explaining the operation of another embodiment of the present invention. When the B-RM cell passes at time t0, the time t0 indicated by the time counter 31 at that time is passed to the B-RM cell passage time storage unit 32. And the addition circuit 35 adds the minimum value τ3 and the maximum value τ2 set in the delay reference register 37. That is, t0 + τ3 = ta, t0 + τ2 = tb
Is stored in the addition time storage unit 33 in association with the connection based on VPI / VCI.

【0056】次の時刻t1にユーザセルが到着すると、
その時の時刻カウンタ31が示す時刻t1をユーザセル
到着時刻レジスタ34に記憶し、加算時刻記憶部33か
らユーザセルのVPI/VCIに基づくコネクション対
応のta,tbを読出して加算時刻レジスタ38にセッ
トし、比較回路36に於いて、t1と、ta,tbとの
比較を行う。同様に、ユーザセルが時刻t2,t3に到
着すると、ta,tbとの比較を行う。この場合、t1
<ta,t1<ta、t2>ta,t2<tb、t3>
ta,t3>tbの関係となる。
When the user cell arrives at the next time t1,
The time t1 indicated by the time counter 31 at that time is stored in the user cell arrival time register 34, and ta and tb corresponding to the connection based on the VPI / VCI of the user cell are read from the addition time storage unit 33 and set in the addition time register 38. The comparison circuit 36 compares t1 with ta and tb. Similarly, when the user cell arrives at times t2 and t3, it is compared with ta and tb. In this case, t1
<Ta, t1 <ta, t2> ta, t2 <tb, t3>
The relationship is ta, t3> tb.

【0057】従って、比較回路36による比較結果によ
って、例えば、図3に示すようなフラグDF,YF,S
F等の操作によって、パラメータの切替えを行うことが
できる。即ち、時刻t1に於いてはパラメータの切替え
は行わず、時刻t2に於いては、セルレートを上げるこ
とがてきる状態の場合は直ちにセルレートを上げ、セル
レートを下げる状態の場合はセルレートを変更しない。
又時刻t3に於いては、セルレートを下げる状態の場合
のセルレートを下げることになる。
Therefore, according to the comparison result by the comparison circuit 36, for example, the flags DF, YF, S as shown in FIG.
The parameter can be switched by operating F or the like. That is, at time t1, the parameters are not switched, and at time t2, the cell rate is immediately increased when the cell rate can be increased, and the cell rate is not changed when the cell rate is decreased.
At time t3, the cell rate in the case where the cell rate is lowered is lowered.

【0058】同様に、B−RMセルが時刻t4に通過
し、ユーザセルが時刻t5,t6,t7に到着した場
合、t4+τ3=tc,t4+τ2=tdとして、加算
時刻記憶部33に記憶し、このtc,tdとユーザセル
の到着時刻t5,t6,t7とを比較して、パラメータ
の切替えのタイミング制御を行うものである。又加算時
刻は、1コネクション対応に1以上を記憶する構成とす
ることが可能であり、その場合、パラメータ記憶部も1
コネクション対応に、2以上のパラメータを記憶する構
成とすることができる。
Similarly, when the B-RM cell passes at time t4 and the user cell arrives at times t5, t6 and t7, t4 + τ3 = tc and t4 + τ2 = td are stored in the addition time storage unit 33, and By comparing tc and td with the arrival times t5, t6 and t7 of the user cell, the timing of parameter switching is controlled. Further, the addition time can be configured to store one or more for one connection, and in that case, the parameter storage unit also has one.
It is possible to have a configuration in which two or more parameters are stored for each connection.

【0059】図6はB−RMセルの通過時刻と遅延基準
値との説明図であり、(A)はセルレートを上げること
ができる状態に於いて、B−RMセルが遅延基準値の最
小値τ3以下の間隔で通過した場合を示し、(B)はセ
ルレートを下げる状態に於いて、遅延基準値の最大値τ
2以下の間隔で通過した場合を示す。
FIG. 6 is an explanatory diagram of the transit time of the B-RM cell and the delay reference value. FIG. 6A shows the minimum delay reference value of the B-RM cell in the state where the cell rate can be increased. The figure shows a case where the cells pass through at intervals of τ3 or less, and (B) shows the maximum delay reference value τ when the cell rate is lowered.
The case where the vehicle passes at intervals of 2 or less is shown.

【0060】図6の(A)に於いて、セルレートがAC
R(0) で示す状態で、時刻tb(1)にB−RMセルが通
過し、遅延基準値の最小値τ3経過後に、セルレートを
ACR(1) に上げ、又次の時刻tb(2) にB−RMセル
が通過して遅延基準値の最小値τ3経過後に、セルレー
トをACR(2) に上げることになる。その場合、図示の
ように、(tb(1) +τ3)>tb(2) の関係の時刻t
b(2) にB−RMセルが通過した時も、この時刻tb
(2) から最小値τ3経過後に、セルレートをACR(1)
からACR(2) に点線で示すように上げることになる
が、ユーザ側に不利とならない場合であるから、B−R
Mセルの通過時刻をtb(1) のままとし、セルレートを
時刻tb(2) のB−RMセルによるセルレートACR
(2) に、セルレートACR(0) から直ちに上げることが
できる。この場合、一つのB−RMセルの通過時刻又は
この通過時刻に最小値τ3を加算した値を記憶すれば良
いことになる。
In FIG. 6A, the cell rate is AC.
In the state indicated by R (0), the B-RM cell passes at time tb (1), and after the minimum delay reference value τ3 has elapsed, the cell rate is increased to ACR (1), and at the next time tb (2). Then, after the B-RM cell has passed and the minimum delay reference value τ3 has elapsed, the cell rate is increased to ACR (2). In that case, as shown in the figure, the time t in the relationship of (tb (1) + τ3)> tb (2)
Even when the B-RM cell passes through b (2), this time tb
After the minimum value τ3 has passed from (2), the cell rate is set to ACR (1)
To ACR (2) as shown by the dotted line, but this is the case where there is no disadvantage to the user side.
The passing time of the M cell is kept at tb (1), and the cell rate is the cell rate ACR by the B-RM cell at time tb (2).
The cell rate ACR (0) can be immediately raised to (2). In this case, the passing time of one B-RM cell or the value obtained by adding the minimum value τ3 to this passing time may be stored.

【0061】又図6の(B)に於いて、セルレートがA
CR(0) の状態で、時刻tb(1) にB−RMセルが通過
し、遅延基準値の最大値τ2経過後に、セルレートをA
CR(1) に下げ、次の時刻tb(2) にB−RMセルが通
過して、最大値τ2経過後に、セルレートをACR(2)
に下げる場合、(tb(1) +τ2)>tb(2) の時刻t
b(2) にB−RMセルが通過した場合、時刻tb(1) ,
tb(2) をそれぞれ記憶し、tb(1) +τ2の時刻にセ
ルレートをACR(0) からACR(1) に下げ、又tb
(2) +τ2の時刻にセルレートをACR(1) からACR
(2) に下げることができる。この場合、二つのB−RM
セルの通過時刻tb(1) ,tb(2) 或いはtb(1) +τ
2,tb(2) +τ2の値を記憶する構成とする。
In FIG. 6B, the cell rate is A
In the state of CR (0), the B-RM cell passes at time tb (1), and after the maximum delay reference value τ2 has elapsed, the cell rate is set to A
The cell rate is lowered to CR (1), the B-RM cell passes at the next time tb (2), and after the maximum value τ2 has elapsed, the cell rate is set to ACR (2).
In case of lowering to (tb (1) + τ2)> tb (2), time t
When a B-RM cell passes at b (2), time tb (1),
Each of tb (2) is stored, and the cell rate is reduced from ACR (0) to ACR (1) at the time of tb (1) + τ2, and tb (2) is also stored.
(2) Cell rate from ACR (1) to ACR at time + τ2
It can be lowered to (2). In this case, two B-RMs
Cell passing times tb (1), tb (2) or tb (1) + τ
2, the value of tb (2) + τ2 is stored.

【0062】前述の図6の(A),(B)に示す時間関
係のB−RMセルの通過の場合に対しても、本発明の各
実施例のパラメータ切替えによるユーザ側に不利となら
ないようなポリシング制御の手段を適用できるものであ
る。
Even in the case of passing the time-related B-RM cell shown in FIGS. 6A and 6B described above, there is no disadvantage to the user side due to the parameter switching of each embodiment of the present invention. It is possible to apply various policing control means.

【0063】[0063]

【発明の効果】以上説明したように、本発明は、バック
ワード方向の制御用セル、即ち、B−RMセルの通過時
刻を記憶し、この通過時刻とユーザセルの到着時刻との
差分を減算回路25によって求めた時間と、遅延基準値
レジスタ27に設定された遅延基準値(τ2,τ3)と
を比較回路26に於いて比較し、その比較結果の状態に
対応したパラメータ切替制御信号によりパラメータ記憶
部5のパラメータの変更制御を行うものであり、そのパ
ラメータ変更処理を行う場合は、ユーザセルの到着時点
であって、ユーザセルは同時に到着しないから、複数コ
ネクション対応に同時にパラメータ変更処理が発生する
ことはなくなる。
As described above, according to the present invention, the passage time of the control cell in the backward direction, that is, the B-RM cell is stored, and the difference between the passage time and the arrival time of the user cell is subtracted. The time calculated by the circuit 25 and the delay reference value (τ2, τ3) set in the delay reference value register 27 are compared in the comparison circuit 26, and the parameter is switched by the parameter switching control signal corresponding to the state of the comparison result. The parameter change control of the storage unit 5 is performed, and when the parameter change process is performed, since the user cells do not arrive at the same time when the user cells arrive, the parameter change processes occur simultaneously for multiple connections. There is nothing to do.

【0064】又B−RMセルの通過時刻記憶部22をコ
ネクション対応に通過時刻を記憶する構成とすることに
より、B−RMセル通過時刻レジスタ23及びユーザセ
ル到着時刻レジスタ24はそれぞれ1個で済むことにな
り、例えば、図8に示すようなカウンタを用いて遅延制
御の最大値τ2及び最小値τ3を求める遅延制御部に比
較して、本発明の遅延制御部7は、その回路規模を縮小
することが可能となる利点がある。
By configuring the B-RM cell passage time storage unit 22 to store the passage time corresponding to each connection, only one B-RM cell passage time register 23 and one user cell arrival time register 24 are required. Therefore, for example, the delay control unit 7 of the present invention reduces the circuit scale as compared with the delay control unit that obtains the maximum value τ2 and the minimum value τ3 of the delay control using the counter shown in FIG. There is an advantage that it is possible to do.

【0065】又パラメータ記憶部5に於けるパラメータ
の変更は、少なくとも2個のパラメータ領域に書込んで
あるパラメータを、フラグ操作によって切替えることが
できる。又有効領域フラグYFと大小フラグDFと新パ
ラメータ有効フラグSFとの複数のフラグを設けたとし
ても、それぞれ1ビット構成であるから、それらのフラ
グのチェックや反転等の操作は簡単且つ短時間で済む利
点があり、高速伝送を行うATMセルに対して安定なポ
リシング制御を実行することができる。
Further, the parameters stored in the parameter storage unit 5 can be changed by switching the parameters written in at least two parameter areas. Even if a plurality of effective area flags YF, large / small flags DF, and new parameter effective flags SF are provided, each of them has a 1-bit structure, and therefore, operations such as checking and reversing these flags are easy and quick. The advantage is that it is possible to perform stable policing control on ATM cells that perform high-speed transmission.

【0066】又B−RMセルの通過時刻に対して遅延基
準値の最小値τ3及び最大値τ2を加算して記憶してお
き、ユーザセルの到着時刻とを比較する構成とすること
により、比較処理を高速化することができる利点があ
る。
Further, the minimum value τ3 and the maximum value τ2 of the delay reference values are added to the passing time of the B-RM cell and stored, and the arrival time of the user cell is compared to make a comparison. There is an advantage that the processing speed can be increased.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例の説明図である。FIG. 1 is an explanatory diagram of an embodiment of the present invention.

【図2】本発明の実施例の遅延制御部及びパラメータ記
憶部の説明図である。
FIG. 2 is an explanatory diagram of a delay control unit and a parameter storage unit according to the embodiment of this invention.

【図3】本発明の実施例の動作説明図である。FIG. 3 is an operation explanatory diagram of the embodiment of the present invention.

【図4】本発明の他の実施例の遅延制御部の説明図であ
る。
FIG. 4 is an explanatory diagram of a delay control unit according to another embodiment of the present invention.

【図5】本発明の他の実施例の動作説明図である。FIG. 5 is an operation explanatory diagram of another embodiment of the present invention.

【図6】B−RMセルの通過時刻と遅延基準値との説明
図である。
FIG. 6 is an explanatory diagram of a transit time of a B-RM cell and a delay reference value.

【図7】輻輳通知の説明図である。FIG. 7 is an explanatory diagram of congestion notification.

【図8】RMセルのフォーマット説明図である。FIG. 8 is an explanatory diagram of a format of an RM cell.

【図9】従来例のポリシング制御装置の説明図である。FIG. 9 is an explanatory diagram of a conventional polishing control device.

【図10】従来例の遅延制御の説明図である。FIG. 10 is an explanatory diagram of delay control of a conventional example.

【図11】従来例のABRサービスに於けるポリシング
制御装置の説明図である。
FIG. 11 is an explanatory diagram of a policing control device in a conventional ABR service.

【符号の説明】[Explanation of symbols]

1 セル情報分岐部 2 セル遅延部 3 セル制御部 4 流量計測部 5 パラメータ記憶部 6 B−RMセル検出部 7 遅延制御部 8 ユーザセル到着時刻レジスタ 9 B−RMセル通過時刻レジスタ 10 時間比較部 11 遅延基準値レジスタ 1 Cell Information Branching Section 2 Cell Delay Section 3 Cell Control Section 4 Flow Rate Measuring Section 5 Parameter Storage Section 6 B-RM Cell Detection Section 7 Delay Control Section 8 User Cell Arrival Time Register 9 B-RM Cell Passing Time Register 10 Time Comparison Section 11 Delay reference value register

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 パラメータ記憶部に記憶されたパラメー
タを基に、到着したユーザセルが違反セルか否かを判定
し、且つ制御用セルの情報によって前記パラメータを変
更して、前記ユーザセルの流量を制御するポリシング制
御装置に於いて、 バックワード方向の制御用セルの通過時刻を記憶し、該
通過時刻と前記ユーザセルの到着時刻との差分により前
記制御用セルの通過から前記ユーザセルの到着までの時
間を求め、該時間と予め設定された遅延基準値とを比較
して、前記パラメータ記憶部に記憶されたパラメータの
変更制御を行う遅延制御部を設けたことを特徴とするポ
リシング制御装置。
1. The flow rate of the user cell is determined based on the parameter stored in the parameter storage unit, whether or not the arrived user cell is a violating cell, and the parameter is changed according to the information of the control cell. In a policing control device for controlling, the passing time of the control cell in the backward direction is stored, and the difference between the passing time and the arrival time of the user cell causes the arrival of the user cell from the passage of the control cell. The polishing control apparatus is characterized in that a delay control unit is provided for controlling the change of the parameter stored in the parameter storage unit by calculating the time until the delay time is compared with a preset delay reference value. .
【請求項2】 前記遅延制御部は、前記制御用セルの通
過時刻をコネクション対応に記憶する通過時刻記憶部を
有することを特徴とする請求項1記載のポリシング制御
装置。
2. The policing control device according to claim 1, wherein the delay control unit includes a passage time storage unit that stores the passage time of the control cell for each connection.
【請求項3】 前記遅延制御部は、前記制御用セルの通
過時刻と前記ユーザセルの到着時刻との差分により求め
た時間と、遅延基準値としての最大値及び最小値とを比
較し、該時間が前記最小値より小さい場合と、前記最小
値以上で前記最大値より小さい場合と、前記最大値以上
の場合との比較結果に対応して、前記パラメータ記憶部
のパラメータ変更を制御する構成を備えたことを特徴と
する請求項1又は2記載のポリシング制御装置。
3. The delay control unit compares a time obtained by a difference between a passing time of the control cell and an arrival time of the user cell with a maximum value and a minimum value as a delay reference value, A configuration for controlling parameter change of the parameter storage unit in accordance with a comparison result when the time is smaller than the minimum value, when the time is greater than or equal to the minimum value and smaller than the maximum value, and when the time is greater than or equal to the maximum value. The polishing control apparatus according to claim 1 or 2, further comprising:
【請求項4】 前記遅延制御部は、前記遅延基準値をコ
ネクション対応に設定した遅延基準値レジスタを有する
ことを特徴とする請求項1又は2又は3記載のポリシン
グ制御装置。
4. The policing control apparatus according to claim 1, wherein the delay control unit has a delay reference value register in which the delay reference value is set for each connection.
【請求項5】 前記パラメータ記憶部は、前記パラメー
タを記憶する少なくとも2個のパラメータ領域を有する
と共に、演算に使用するパラメータを記憶しているパラ
メータ領域を示す有効領域フラグを有し、該有効領域フ
ラグの変更により前記演算に使用するパラメータを記憶
したパラメータ領域を切替える構成を備えたことを特徴
とする請求項1記載のポリシング制御装置。
5. The parameter storage unit has at least two parameter areas for storing the parameters, and also has an effective area flag indicating a parameter area for storing parameters used for calculation. 2. The policing control apparatus according to claim 1, further comprising a structure for switching a parameter area storing a parameter used for the calculation by changing a flag.
【請求項6】 前記パラメータ記憶部は、現在使用中の
パラメータ領域のパラメータ値と、次に切替えて使用す
るパラメータ領域のパラメータ値との大小関係を示す大
小フラグを有し、前記遅延制御部によるパラメータ変更
時に、該大小フラグを参照してパラメータの変更タイミ
ングの制御を行う構成を備えたことを特徴とする請求項
1又は5記載のポリシング制御装置。
6. The parameter storage unit has a size flag indicating a size relationship between a parameter value of a parameter region currently in use and a parameter value of a parameter region to be switched next to be used, and The policing control apparatus according to claim 1 or 5, further comprising a configuration for controlling a parameter change timing when the parameter is changed by referring to the large / small flag.
【請求項7】 パラメータ記憶部に記憶されたパラメー
タを基に、到着したユーザセルが違反セルか否かを判定
し、且つ制御用セルの情報によって前記パラメータを変
更して、前記ユーザセルの流量を制御するポリシング制
御装置に於いて、 バックワード方向の制御セルの通過時刻に予め設定され
た遅延基準値を加算した時刻を記憶し、該時刻と前記ユ
ーザセル到着時刻との比較により、前記パラメータ記憶
部に記憶されたパラメータの変更制御を行う遅延制御部
を設けたことを特徴とするポリシング制御装置。
7. The flow rate of the user cell is determined based on the parameter stored in the parameter storage unit, whether or not the arrived user cell is a violating cell, and the parameter is changed according to the information of the control cell. In the policing control device for controlling the, stores the time obtained by adding a preset delay reference value to the passage time of the control cell in the backward direction, by comparing the time and the user cell arrival time, the parameter A policing control device comprising a delay control unit for controlling a change of a parameter stored in a storage unit.
JP32541495A 1995-07-25 1995-12-14 Policing controller Withdrawn JPH09162897A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP32541495A JPH09162897A (en) 1995-12-14 1995-12-14 Policing controller
US08/679,362 US6226265B1 (en) 1995-07-25 1996-07-08 Packet flow monitor and control system
EP96111029A EP0756435A3 (en) 1995-07-25 1996-07-09 Packet flow monitor and control system
EP05006366A EP1553800A2 (en) 1995-07-25 1996-07-09 Packet flow monitor and control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32541495A JPH09162897A (en) 1995-12-14 1995-12-14 Policing controller

Publications (1)

Publication Number Publication Date
JPH09162897A true JPH09162897A (en) 1997-06-20

Family

ID=18176586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32541495A Withdrawn JPH09162897A (en) 1995-07-25 1995-12-14 Policing controller

Country Status (1)

Country Link
JP (1) JPH09162897A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6556542B1 (en) 1998-02-23 2003-04-29 Fujitsu Limited Transfer rate controlling device and method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6556542B1 (en) 1998-02-23 2003-04-29 Fujitsu Limited Transfer rate controlling device and method thereof

Similar Documents

Publication Publication Date Title
US6226265B1 (en) Packet flow monitor and control system
JP3686493B2 (en) Feedback control method and apparatus in ATM switch
US5812527A (en) Simplified calculation of cell transmission rates in a cell based netwook
US5940375A (en) Feedback control apparatus and cell scheduling apparatus for use with cell exchange
US5777984A (en) Method and apparatus for controlling cell transmission rate in a cell based network in the presence of congestion
US6714989B1 (en) ATM controller and ATM communication control device
EP0525632B1 (en) Accounting system and method for ATM network and ATM network
US6438107B1 (en) Cell transfer rate control apparatus and method
JP3430074B2 (en) Operation and maintenance cell detection apparatus and method
JP2000059370A (en) Device and method for controlling traffic
US6411622B1 (en) Method and apparatus for detecting timeout of ATM reception packet
JP3602893B2 (en) ATM interface and shaping method
JPH09162897A (en) Policing controller
JP3474439B2 (en) Communication control device having ABR communication service function and ATM exchange having this communication control device
US5923645A (en) Cell rate control device and method
US20020172202A1 (en) Apparatus and method for operating a timer of communication system
JP3189059B2 (en) Media-based charging control method
JPH0983537A (en) Bit rate control circuit
JPH04207435A (en) Cell delay time measuring system
JP2005245034A (en) Feedback control method and apparatus in atm exchange
JPH0964891A (en) Use amount parameter controller
JPH1198142A (en) Method and device for controlling abr communication
JPH09121210A (en) Virtual terminal equipment
KR100276079B1 (en) A cell spacer using bucket calendar and its cotrol method
JP3491135B2 (en) Method for inserting alarm cell in ATM network

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030304