JPH09162602A - High frequency single pole double throw switch - Google Patents

High frequency single pole double throw switch

Info

Publication number
JPH09162602A
JPH09162602A JP32339795A JP32339795A JPH09162602A JP H09162602 A JPH09162602 A JP H09162602A JP 32339795 A JP32339795 A JP 32339795A JP 32339795 A JP32339795 A JP 32339795A JP H09162602 A JPH09162602 A JP H09162602A
Authority
JP
Japan
Prior art keywords
common terminal
distributed constant
throw switch
high frequency
pole double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32339795A
Other languages
Japanese (ja)
Other versions
JP3342791B2 (en
Inventor
Toshio Maki
敏夫 槙
Hiroaki Nozawa
弘明 野沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SPC Electronics Corp
Original Assignee
SPC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SPC Electronics Corp filed Critical SPC Electronics Corp
Priority to JP32339795A priority Critical patent/JP3342791B2/en
Publication of JPH09162602A publication Critical patent/JPH09162602A/en
Application granted granted Critical
Publication of JP3342791B2 publication Critical patent/JP3342791B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a single pole double throw switch with a simple configuration in which the scale of the circuit is made small and the power consumption is reduced while keeping conventional switching functions. SOLUTION: This high frequency single pole double throw switch has a common terminal 10 and a couple of distribution terminals 11, 12 each connecting to the common terminal 10 via a distributed constant line 1 (2), and a semiconductor switching element such as a PIN diode 13 is interposed between either of the distribution terminals 11, 12 and a ground point (GND). Lines with a characteristic impedance having a multiple of the 4th root of 2 with a characteristic impedance of a high frequency transmission synchronizing signal connecting to the common terminal 10 and a couple of the distribution terminals 11,12 and whose transparent phase angle is 90 deg. are used for the distributed constant lines 1, 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、マイクロ波帯及び
ミリ波帯で使用される高周波単極双投スイッチに関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high frequency single pole double throw switch used in a microwave band and a millimeter wave band.

【0002】[0002]

【従来の技術】従来、半導体スイッチング素子を用いた
単極双投スイッチ(以下、SPDTスイッチと称する)
が知られている。この種のSPDTスイッチは、高速切
換性能が優れているため、例えば無線通信装置におい
て、送信波と受信波の切り換えなどに広く使われてい
る。図9及び図10は、いずれもスイッチング素子とし
てpinダイオードを用いたSPDTスイッチの例であ
る。
2. Description of the Related Art Conventionally, a single-pole double-throw switch using a semiconductor switching element (hereinafter referred to as SPDT switch)
It has been known. This type of SPDT switch is excellent in high-speed switching performance, and is therefore widely used for switching between transmission waves and reception waves in, for example, wireless communication devices. 9 and 10 are both examples of SPDT switches using pin diodes as switching elements.

【0003】図9に示すSPDTスイッチは、例えば、
高周波信号を入力するための共通端子10に、高周波伝
送系の特性インピーダンスと同じ特性インピーダンス
で、透過位相角90度の一対の分布定数線路41,42
の一端部を接続して3端子回路網を形成している。各分
布定数線路41,42の他端部の分岐端子11,12に
は、各々半導体スイッチング素子であるダイオード13
a,13bが信号線から接地部位(GND)に対してシ
ャント(分岐)接続されている。このような接続形態
は、一般に「シャント形」と呼ばれる。
The SPDT switch shown in FIG. 9 is, for example,
A pair of distributed constant lines 41, 42 having the same characteristic impedance as the characteristic impedance of the high frequency transmission system and a transmission phase angle of 90 degrees are input to the common terminal 10 for inputting a high frequency signal.
One end of each of these is connected to form a three-terminal circuit network. The branch terminals 11 and 12 at the other ends of the distributed constant lines 41 and 42 are respectively provided with the diode 13 which is a semiconductor switching element.
a and 13b are shunted (branched) from the signal line to the ground portion (GND). Such a connection form is generally called a "shunt type".

【0004】シャント形のSPDTスイッチでは、一方
のダイオード13aのバイアス端子15aにチョークコ
イル14aを介して負電圧を印加することで該ダイオー
ド13aをオフにし、分岐端子11とGND間のインピ
ーダンスを開放に近い値にする。他方のダイオード13
bのバイアス端子15bにはチョークコイル14bを介
して正電圧を印加することで、該ダイオード13bをオ
ンにし、分岐端子12とGND間のインピーダンスを短
絡に近い値にする。この状態を分岐点Aで観測すると、
一方の分岐端子11側では分布定数線路41の線路状態
がそのまま保存され、スイッチの機能としては、導通状
態になる。また、他方の分岐端子12側では分布定数線
路42が開放された状態となり、スイッチの機能として
は、しゃ断状態になる。バイアスの正負を切り換えれば
上記状態が逆転する。これがシャント形SPDTスイッ
チの動作原理である。
In the shunt type SPDT switch, by applying a negative voltage to the bias terminal 15a of one diode 13a through the choke coil 14a, the diode 13a is turned off and the impedance between the branch terminal 11 and GND is opened. Set a close value. The other diode 13
By applying a positive voltage to the bias terminal 15b of b through the choke coil 14b, the diode 13b is turned on, and the impedance between the branch terminal 12 and GND becomes a value close to a short circuit. Observing this state at branch point A,
On one branch terminal 11 side, the line state of the distributed constant line 41 is preserved as it is, and the switch functions as a conductive state. Further, the distributed constant line 42 is opened on the other branch terminal 12 side, and the switch function is cut off. The above state is reversed by switching between positive and negative bias. This is the operating principle of the shunt type SPDT switch.

【0005】また、図10に示すSPDTスイッチは、
高周波信号を入力するための共通端子10に、一対のダ
イオード13a,13bの各々の順方向端が接続され、
各ダイオード13a、13bの逆方向端が各々分岐端子
11,12に接続されている。分岐点AとGND間に
は、直流バイアスのリターン用チョークコイル43が接
続されている。このような接続形態は、各ダイオード1
3a,13bが共通端子10と分岐端子11,12との
間にシリーズ(直列)接続されているので、一般に「シ
リーズ形」と呼ばれる。
Further, the SPDT switch shown in FIG.
A forward end of each of the pair of diodes 13a and 13b is connected to a common terminal 10 for inputting a high frequency signal,
The opposite ends of the diodes 13a and 13b are connected to the branch terminals 11 and 12, respectively. A DC bias return choke coil 43 is connected between the branch point A and GND. Such a connection form is used for each diode 1
Since 3a and 13b are connected in series between the common terminal 10 and the branch terminals 11 and 12, they are generally called "series type".

【0006】シリーズ形のSPDTスイッチでは、各バ
イアス端子15a,15bに、チョークコイル14a,
14bを介して互いに相反の正負電圧を印加すること
で、ダイオード13a,13bはオンまたはオフにな
る。この状態を分岐点Aで観測すると、オン状態のダイ
オード13aが接続された一方の分岐端子11側は導通
状態になり、オフ状態のダイオード13bが接続された
他方の分岐端子12側では開放状態になる。バイアスの
正負を逆転すれば、上記状態が逆転する。これがシリー
ズ形SPDTスイッチの動作原理である。
In the series type SPDT switch, each of the bias terminals 15a and 15b has a choke coil 14a,
The diodes 13a and 13b are turned on or off by applying mutually opposite positive and negative voltages via 14b. Observing this state at the branch point A, one branch terminal 11 side connected to the diode 13a in the ON state becomes conductive, and the other branch terminal 12 side connected to the diode 13b in the OFF state is opened. Become. If the positive and negative of the bias are reversed, the above state is reversed. This is the operating principle of the series type SPDT switch.

【0007】実際の使用場面では、動作周波数帯域や要
求性能に応じて上記「シャント形」と「シリーズ形」と
を組み合わてSPDTスイッチを構成する場合もある。
In actual use, the SPDT switch may be constructed by combining the "shunt type" and the "series type" depending on the operating frequency band and the required performance.

【0008】[0008]

【発明が解決しようとする課題】上述のように、「シャ
ント形」、「シリーズ形」、あるいはこれらを組み合わ
せて構成される従来のSPDTスイッチでは、スイッチ
ング素子及びその駆動回路が必ず2つ以上必要となる。
また、導通時におけるスイッチング素子の挿入損失と、
しゃ断時におけるアイソレーション特性が各分岐経路に
おいて同等に設計されているのが通常である。
As described above, in the conventional SPDT switch composed of "shunt type", "series type", or a combination thereof, it is necessary to have at least two switching elements and their driving circuits. Becomes
Also, the insertion loss of the switching element during conduction,
Isolation characteristics at the time of interruption are usually designed to be equal in each branch path.

【0009】しかし、実際にSPDTスイッチを無線通
信装置等に組み込む場合、その使用目的によっては、導
通時の挿入損失及びしゃ断時のアイソレーションの特性
が必ずしも両分岐経路で同等にならなくとも良い場合が
ある。例えば、受信系の損失とアイソレーションを重視
し、送信系の損失およびアイソレーションについては切
換機能さえあればその特性は重視しない、という条件を
付けた場合、従来のSPDTスイッチのように、送受信
系に対して同一特性にする必要がない。このような条件
下での限られた用途においても、従来は上記構成のSP
DTスイッチを採用するしかなかった。そのため、スイ
ッチング素子やその駆動回路も含めて回路規模が必要以
上に大きくなってコスト高になったり、電力を余分に浪
費する場合があった。
However, when the SPDT switch is actually incorporated in a wireless communication device or the like, depending on the purpose of use, the insertion loss during conduction and the isolation characteristics during interruption do not necessarily have to be equal in both branch paths. There is. For example, in the case where the condition that the loss and the isolation of the receiving system are emphasized and the characteristic of the loss and the isolation of the transmitting system is not important as long as there is a switching function, as in the conventional SPDT switch, It is not necessary to have the same characteristics with respect to. Even in a limited application under such a condition, the SP having the above-mentioned structure is conventionally used.
I had no choice but to adopt a DT switch. Therefore, the circuit scale including the switching element and its drive circuit becomes larger than necessary, resulting in high cost, and extra power consumption.

【0010】そこで、本発明の課題は、従来のSPDT
スイッチ機能を維持しつつ、回路規模の小型化と消費電
力の低減化を図ることができる簡易な構成のSPDTス
イッチを提供することにある。
Therefore, an object of the present invention is to solve the conventional SPDT.
An object of the present invention is to provide an SPDT switch having a simple structure that can reduce the circuit size and power consumption while maintaining the switch function.

【0012】[0012]

【課題を解決するための手段】上記課題を解決するた
め、本発明では、改良された上記シャント形SPDTス
イッチとシリーズ形SPDTスイッチとを提供する。本
発明のシャント形SPDTスイッチは、一つの共通端子
と、この共通端子に各々分布定数線路を介して接続され
た一対の分岐端子とを有し、これら一対の分岐端子のい
ずれかと接地部位との間に半導体スイッチング素子が介
在するもので、前記分布定数線路が、前記共通端子及び
一対の分岐端子に接続される高周波伝送系の特性インピ
ーダンスに対して2の4乗根倍の特性インピーダンスを
有し、且つ透過位相角が90度であることを特徴とす
る。
In order to solve the above problems, the present invention provides an improved shunt type SPDT switch and series type SPDT switch. The shunt type SPDT switch of the present invention has one common terminal and a pair of branch terminals respectively connected to the common terminal via a distributed constant line, and one of the pair of branch terminals and a ground portion are connected. A semiconductor switching element is interposed between the distributed constant lines, and the distributed constant line has a characteristic impedance that is a square root of 2 times the characteristic impedance of a high-frequency transmission system connected to the common terminal and the pair of branch terminals. And the transmission phase angle is 90 degrees.

【0013】また、本発明のシリーズ形SPDTスイッ
チは、一つの共通端子と、この共通端子に各々分布定数
線路を介して接続された一対の分岐端子とを有し、これ
ら一対の分岐端子のいずれかと前記共通端子との間に半
導体スイッチング素子が直列に接続されたもので、前記
分布定数線路が、前記共通端子及び一対の分岐端子に接
続される高周波伝送系の特性インピーダンスに対して2
の4乗根倍の特性インピーダンスを有し、且つ透過位相
角が90度であることを特徴とする。
The series type SPDT switch of the present invention has one common terminal and a pair of branch terminals respectively connected to the common terminal via a distributed constant line, and any one of the pair of branch terminals. A semiconductor switching element is connected in series between the terminal and the common terminal, and the distributed constant line is 2 with respect to the characteristic impedance of the high frequency transmission system connected to the common terminal and the pair of branch terminals.
It is characterized by having a characteristic impedance that is four times the root power of and having a transmission phase angle of 90 degrees.

【0014】前記半導体スイッチング素子は、用途に応
じてpinダイオード、あるいは電界効果トランジスタ
を用いることができる。また、前記分布定数線路に代え
て、該分布定数線路と等価の集中定数線路を用いること
ができる。
As the semiconductor switching element, a pin diode or a field effect transistor can be used depending on the application. Further, instead of the distributed constant line, a lumped constant line equivalent to the distributed constant line can be used.

【0015】(動作原理)次に、上記各SPDTスイッ
チの動作原理を説明する。まず、一般的な分布定数線路
の作用を図1を参照して説明する。図1(a)は、正規
化特性インピーダンスZが2の4乗根で、透過位相角θ
が90度の分布定数線路の一方端aに、特性インピーダ
ンスZoの電源Eが接続され、他方端bに負荷インピー
ダンスZoが接続されている状態を示している。この場
合、a端から負荷側をみたインピーダンスは、分布定数
線路の正規化特性インピーダンスZの2乗で定義するこ
とができる。ここで、正規化特性インピーダンスZと
は、その分布定数線路が有する特性インピーダンスを、
系の特性インピーダンス、すなわち分布定数線路の入出
力端に接続される高周波伝送系の特性インピーダンスZ
oで除算したものをいう。図1(b)は、同図(a)に
示した分布定数線路が1本接続された状態を示し、同図
(c)は、同様の線路がa端を基点に2本並列接続され
た状態を示している。図1(b),(c)におけるa端
での反射係数Γaは、いずれも(1)式で表わされる。 Γa=(√2−1)/(√2+1)・・・(1)
(Principle of Operation) Next, the principle of operation of each SPDT switch will be described. First, the operation of a general distributed constant line will be described with reference to FIG. In FIG. 1A, the normalized characteristic impedance Z is the square root of 2 and the transmission phase angle θ
Indicates that the power source E having the characteristic impedance Zo is connected to one end a of the 90 ° distributed constant line and the load impedance Zo is connected to the other end b thereof. In this case, the impedance seen from the end a toward the load side can be defined by the square of the normalized characteristic impedance Z of the distributed constant line. Here, the normalized characteristic impedance Z is the characteristic impedance of the distributed constant line,
Characteristic impedance of the system, that is, characteristic impedance Z of the high frequency transmission system connected to the input and output ends of the distributed constant line
It is divided by o. FIG. 1 (b) shows a state in which one distributed constant line shown in FIG. 1 (a) is connected, and FIG. 1 (c) shows two similar lines connected in parallel from the a end as a base point. It shows the state. The reflection coefficient Γa at the end a in FIGS. 1B and 1C is expressed by the equation (1). Γa = (√2-1) / (√2 + 1) (1)

【0016】以上の点をふまえ、正規化特性インピーダ
ンスZが2の4乗根で、透過位相角θが90度の分布定
数線路に、半導体スイッチング素子がシャント形あるい
はシリーズ形で接続されたされた場合の動作原理を説明
する。
Based on the above points, the semiconductor switching element is connected in a shunt type or a series type to the distributed constant line whose normalized characteristic impedance Z is the fourth root of 2 and whose transmission phase angle θ is 90 degrees. The operation principle in the case will be described.

【0017】(1)シャント形の場合 図2は、シャント形の場合の原理説明図である。図2を
参照すると、共通端子に相当するa端に、特性インピー
ダンスZoの電源Eと、第1及び第2の分布定数線路
1,2とが接続されている。第1の分布定数線路1と負
荷Zoとの間のb端には、半導体スイッチング素子がシ
ャント接続されている。図中、破線は半導体スイッチン
グ素子として、pinダイオード3を用いた場合の等価
回路である。このpinダイオード3は、順方向バイア
ス時には、高周波伝送系の特性インピーダンスに対して
1/10以下の等価インピーダンス(Rs)になる。一
方、逆方向バイアス時には、その接合容量Cjにより、
高周波伝送系の特性インピーダンスに対して10倍以上
の等価インピーダンスになる。このため、順方向バイア
ス時には、b端が短絡に近い状態になる。このとき、a
端からは、第1の分布定数線路1がほぼ開放状態にな
り、第2の分布定数線路2のみが接続されているように
近似される。一方、逆方向バイアス時には、b端にpi
nダイオード3を接続した影響が殆どないため、第1及
び第2の分布定数線路が同時に接続されたように近似さ
れる。
(1) Case of shunt type FIG. 2 is an explanatory view of the principle of the case of shunt type. Referring to FIG. 2, the power source E having the characteristic impedance Zo and the first and second distributed constant lines 1 and 2 are connected to the end a corresponding to the common terminal. A semiconductor switching element is shunt-connected to the end b between the first distributed constant line 1 and the load Zo. In the figure, the broken line is an equivalent circuit when the pin diode 3 is used as the semiconductor switching element. The pin diode 3 has an equivalent impedance (Rs) that is 1/10 or less of the characteristic impedance of the high frequency transmission system when forward biased. On the other hand, at the time of reverse bias, due to the junction capacitance Cj,
The equivalent impedance is 10 times or more the characteristic impedance of the high frequency transmission system. Therefore, at the time of forward bias, the end b is in a state close to a short circuit. At this time, a
From the end, it is approximated that the first distributed constant line 1 is almost open and only the second distributed constant line 2 is connected. On the other hand, when reverse bias is applied, pi is added to the end b.
Since there is almost no effect of connecting the n-diode 3, it is approximated as if the first and second distributed constant lines were connected at the same time.

【0018】これをSPDTスイッチの機能に対応付け
ると、順方向バイアス時にはa端とc端とが導通状態と
なり、低い挿入損失特性が得られる。このとき、a端と
b端との間はしゃ断状態となり、高いアイソレーション
特性が得られる。これは従来のSPDTスイッチと同じ
性能である。また、導通しているa端とc端での反射係
数は、ともに上記(1)式の値となり、実用上問題になら
ない。一方、pinダイオード3に逆方向バイアスを印
加すると、a端とb端、及びa端とc端がともに導通状
態になるため、a端に入力された信号は2分岐されてb
端及びc端に導かれる。このとき、a端での反射係数
は、(1)式で示される値となり、b端及びc端での反射
係数Γbは、(2)式で示される値となる。 Γb=1/(1+√2)・・・(2)
If this is made to correspond to the function of the SPDT switch, at the time of forward bias, the a end and the c end become conductive, and a low insertion loss characteristic can be obtained. At this time, the a end and the b end are in a cutoff state, and high isolation characteristics are obtained. This is the same performance as a conventional SPDT switch. Further, the reflection coefficients at the a-end and the c-end, which are in conduction, are both the values of the above equation (1), which poses no practical problem. On the other hand, when a reverse bias is applied to the pin diode 3, both the a terminal and the b terminal and the a terminal and the c terminal become conductive, so that the signal input to the a terminal is branched into two.
It is led to the edge and the edge c. At this time, the reflection coefficient at the a end has the value shown by the equation (1), and the reflection coefficient Γb at the b end and the c end has the value shown by the equation (2). Γb = 1 / (1 + √2) ・ ・ ・ (2)

【0019】(2)シリーズ形の場合 図3は、シリーズ形の場合の原理説明図である。図3を
参照すると、共通端子に相当するa端に、特性インピー
ダンスZoの電源Eと、半導体スイッチング素子がシリ
ーズ接続された第1の分布定数線路1と、半導体スイッ
チング素子が介在しない第2の分布定数線路2とが接続
されている。図中、破線は半導体スイッチング素子とし
て、pinダイオードを用いた場合の等価回路である。
pinダイオード3の順方向、逆方向バイアス時の等価
インピーダンスの値は、上述のシャント形の場合と同じ
である。つまり、逆方向バイアス時には、a端からみて
第1の分布定数線路1がほぼ開放された状態となり、a
端とb端との間はしゃ断状態で、高いアイソレーション
特性が得られる。また、a端とc端との間は導通状態に
なり、低い挿入損失特性が得られる。このとき、導通状
態のa端とc端での反射係数は、ともに(1)式で示され
る値となり、実用上問題にならない。一方、順方 向バ
イアス時には、第1及び第2の分布定数線路が同時に接
続された状態となり、a端に入力された信号が2分岐さ
れてb端及びc端に導かれる。このとき、a端での反射
係数は(1)式で示される値となり、b端とc端での反射
係数は(2)式で示される値となる。
(2) Case of series type FIG. 3 is an explanatory view of the principle in the case of series type. Referring to FIG. 3, a power source E having a characteristic impedance Zo, a first distributed constant line 1 in which semiconductor switching elements are connected in series, and a second distribution in which no semiconductor switching elements are present are provided at an end a corresponding to a common terminal. The constant line 2 is connected. In the figure, the broken line is an equivalent circuit when a pin diode is used as the semiconductor switching element.
The equivalent impedance value of the pin diode 3 at the time of forward bias and reverse bias is the same as that of the shunt type described above. That is, at the time of reverse bias, the first distributed constant line 1 is in a substantially open state as viewed from the end a,
The end and the end b are in a disconnected state, and high isolation characteristics can be obtained. Further, a conduction state is established between the a end and the c end, and a low insertion loss characteristic is obtained. At this time, the reflection coefficients at the a-end and the c-end in the conductive state both have the values shown by the equation (1), which poses no practical problem. On the other hand, at the time of forward bias, the first and second distributed constant lines are simultaneously connected, and the signal input to the a terminal is branched into two and guided to the b terminal and the c terminal. At this time, the reflection coefficient at the end a has the value shown by the equation (1), and the reflection coefficient at the ends b and c has the value shown by the equation (2).

【0020】このように、分布定数線路1,2の特性イ
ンピーダンスと透過位相角θを特定の値に設定すること
により、一つの半導体スイッチング素子及びその駆動回
路のみでSPDTスイッチの機能を実現することができ
る。
As described above, by setting the characteristic impedance of the distributed constant lines 1 and 2 and the transmission phase angle θ to specific values, the function of the SPDT switch can be realized by only one semiconductor switching element and its drive circuit. You can

【0021】[0021]

【発明の実施の形態】次に、本発明のSPDTスイッチ
の実施形態を図4〜図8を参照して説明する。図4
(a)は、半導体スイッチング素子としてpinダイオ
ードを用いたシャント形のSPDTスイッチであり、図
2に示した原理説明図に対応したものである。図中、図
2に示した構成要素と同一機能のものについては同一符
号を付してある。
BEST MODE FOR CARRYING OUT THE INVENTION Next, an embodiment of the SPDT switch of the present invention will be described with reference to FIGS. FIG.
(A) is a shunt type SPDT switch using a pin diode as a semiconductor switching element, and corresponds to the principle explanatory diagram shown in FIG. 2. In the figure, components having the same functions as those shown in FIG. 2 are designated by the same reference numerals.

【0022】図示の構成のSPDTスイッチでは、各分
布定数線路1,2の正規化特性インピーダンスZが2の
4乗根で、透過位相角θが90度なので、バイアス端子
15に順方向バイアスが印加されると、共通端子10と
第1の分岐端子11との間がしゃ断状態となり、高いア
イソレーション特性が得られる。したがって、共通端子
10に入力された信号は、第2の分岐端子12のみに低
損失で導かれる。符号14はチョークコイルである。一
方、バイアス端子15に逆方向バイアスが印加される
と、共通端子10に対して第1及び第2の分岐端子1
1,12がともに導通状態になるため、共通端子10に
入力された信号は2分岐されて各分岐端子11,12に
導かれる。上述のいずれの場合も、各端子10,11,
12での反射係数は、実用上問題にならない。
In the SPDT switch having the configuration shown in the figure, the normalized characteristic impedance Z of each of the distributed constant lines 1 and 2 is the fourth root of 2, and the transmission phase angle θ is 90 degrees. Therefore, a forward bias is applied to the bias terminal 15. Then, the common terminal 10 and the first branch terminal 11 are cut off from each other, and high isolation characteristics are obtained. Therefore, the signal input to the common terminal 10 is led to only the second branch terminal 12 with low loss. Reference numeral 14 is a choke coil. On the other hand, when the reverse bias is applied to the bias terminal 15, the first and second branch terminals 1 are connected to the common terminal 10.
Since both 1 and 12 are in a conductive state, the signal input to the common terminal 10 is branched into two and is guided to each branch terminal 11 and 12. In any of the above cases, each terminal 10, 11,
The reflection coefficient at 12 does not pose a practical problem.

【0023】このように構成したSPDTスイッチの電
気的特性を図8に示す。図8(a)は図4の構成要素の
回路定数を示したものである。また、同図(b)は共通
端子10と第2の分岐端子12との間の損失特性図、同
図(c)は共通端子10と第1の分岐端子11との間の
損失特性図、同図(d)は共通端子の反射減衰特性、同
図(e)は第1及び第2の分岐端子11,12の反射減
衰特性を表す図である。これらの図から明らかなよう
に、限定された目的のもとでは、実用上問題のない特性
のSPDTスイッチが得られることが立証される。
The electrical characteristics of the SPDT switch thus constructed are shown in FIG. FIG. 8A shows circuit constants of the constituent elements of FIG. Further, FIG. 7B is a loss characteristic diagram between the common terminal 10 and the second branch terminal 12, and FIG. 7C is a loss characteristic diagram between the common terminal 10 and the first branch terminal 11. 6D is a diagram showing the return loss characteristic of the common terminal, and FIG. 8E is a diagram showing the return loss characteristic of the first and second branch terminals 11 and 12. As is clear from these figures, it is proved that, for a limited purpose, an SPDT switch having characteristics practically no problem can be obtained.

【0024】図4(b)は、半導体スイッチング素子と
して電界効果トランジスタ(FET)を用いたシャント
形のSPDTスイッチであり、図2に示した原理説明図
に対応したものである。このSPDTスイッチは、制御
端子18から高抵抗17を介してFET16のゲートG
に制御電圧(0vと負電圧)を印加することにより図2
に示した構成の場合と同様の機能を実現している。制御
電圧として0v(GNDと同電位)を印加したとき、F
ET16のドレインDとソースSは低抵抗になり、図4
(a)に示したpinダイオード13における順方向バ
イアス時と同じ状態に置き換えられる。また、制御電圧
として負電圧、すなわちFET16のピンチオフ電圧と
同程度の電圧を印加したとき、FET16のドレインD
とソースS間は寄生容量だけになり、図4(a)に示し
たpinダイオード13における逆方向バイアス時と同
じ状態に置き換えられる。他の動作は図4(a)の場合
と同様となる。図4(a),(b)に示した構成の顕著
な差は、半導体スイッチング素子としての性質上、前者
が歪特性(例えば相互変調歪)が問題になる大電力動作
用、後者がスイッチング速度の高速化や低消費電力が要
求される小電力動作に適していることである。
FIG. 4B shows a shunt type SPDT switch using a field effect transistor (FET) as a semiconductor switching element, and corresponds to the principle explanatory diagram shown in FIG. This SPDT switch is connected to the gate G of the FET 16 from the control terminal 18 through the high resistance 17.
By applying the control voltage (0v and negative voltage) to
It realizes the same function as in the case of the configuration shown in FIG. When 0v (same potential as GND) is applied as the control voltage, F
The drain D and the source S of the ET16 have low resistance.
The pin diode 13 shown in (a) is replaced with the same state as when the forward bias is applied. Further, when a negative voltage, that is, a voltage about the same as the pinch-off voltage of the FET 16 is applied as the control voltage, the drain D of the FET 16 is
There is only parasitic capacitance between the source and the source S, and the state is replaced with the same state as when the reverse bias is applied to the pin diode 13 shown in FIG. Other operations are similar to those in the case of FIG. The remarkable difference between the configurations shown in FIGS. 4A and 4B is that the former is for high power operation in which distortion characteristics (eg, intermodulation distortion) pose a problem due to the nature of a semiconductor switching element, and the latter is for switching speed. It is suitable for low power operation that requires high speed and low power consumption.

【0025】図5(a)は、半導体スイッチング素子と
してpinダイオードを用いたシリーズ形のSPDTス
イッチであり、図3に示した原理説明図に対応したもの
である。図中、図3に示した構成要素と同一機能のもの
については同一符号を付してある。
FIG. 5A shows a series type SPDT switch using a pin diode as a semiconductor switching element, and corresponds to the principle explanatory diagram shown in FIG. In the figure, components having the same functions as those of the components shown in FIG. 3 are designated by the same reference numerals.

【0026】図示の構成のSPDTスイッチでは、各分
布定数線路1,2の正規化特性インピーダンスZが2の
4乗根で、透過位相角θが90度なので、バイアス端子
15から逆方向バイアスが印加されると、pinダイオ
ード13がオフとなる。そのため、共通端子10と第1
の分岐端子11との間がしゃ断状態で、高いアイソレー
ション特性が得られる。したがって、共通端子10に入
力された信号は、第2の分岐端子12にのみ低損失で導
かれる。一方、バイアス端子15に順方向バイアスが印
加されると、共通端子10に入力された信号は2分岐さ
れて第1及び第2の分岐端子11,12に導かれる。こ
のとき、各端子10,11,12での反射係数は実用上
問題にならない値になっている。
In the SPDT switch having the configuration shown in the figure, the normalized characteristic impedance Z of each of the distributed constant lines 1 and 2 is the fourth root of 2, and the transmission phase angle θ is 90 degrees. Therefore, a reverse bias is applied from the bias terminal 15. Then, the pin diode 13 is turned off. Therefore, the common terminal 10 and the first
A high isolation characteristic is obtained when the connection between the branch terminal 11 and the branch terminal 11 is cut off. Therefore, the signal input to the common terminal 10 is guided to the second branch terminal 12 only with low loss. On the other hand, when a forward bias is applied to the bias terminal 15, the signal input to the common terminal 10 is branched into two and is guided to the first and second branch terminals 11 and 12. At this time, the reflection coefficients at the terminals 10, 11, and 12 are values that do not pose a problem in practical use.

【0027】図5(b)は、半導体スイッチング素子と
してFETを用いたシリーズ形のSPDTスイッチであ
り、図2に示した原理説明図に対応したものである。図
中、図4(b)に示した構成要素と同一機能のものにつ
いては同一符号を付してある。制御端子18より印加さ
れる制御電圧とFET16のオンオフ関係は、図4
(b)の構成における説明がそのまま妥当する。
FIG. 5B shows a series type SPDT switch using an FET as a semiconductor switching element, and corresponds to the principle explanatory view shown in FIG. In the figure, components having the same functions as the components shown in FIG. 4B are designated by the same reference numerals. The on / off relationship between the control voltage applied from the control terminal 18 and the FET 16 is shown in FIG.
The description in the configuration of (b) is valid as it is.

【0028】図6(a),(b)は、図4(a),
(b)に示した各SPDTスイッチにおいて、分布定数
線路1,2を、該分布定数線路1,2と等価の集中定数
線路100,200に置き換えたものである。図示の素
子値L,Cは、各々下記(3)式及び(4)式で表わされる。 L=(1/2πf)・Z・sinθ・・・(3) C=(1/2πf・Z)・tanθ/2・・・(4)
6 (a) and 6 (b) are shown in FIG.
In each SPDT switch shown in (b), the distributed constant lines 1 and 2 are replaced with lumped constant lines 100 and 200 equivalent to the distributed constant lines 1 and 2. The illustrated element values L and C are expressed by the following equations (3) and (4), respectively. L = (1 / 2πf) ・ Z ・ sinθ ・ ・ ・ (3) C = (1 / 2πf ・ Z) ・ tanθ / 2 ・ ・ ・ (4)

【0029】上記各式において、Zは正規化特性インピ
ーダンスで、2の4乗根,fは動作周波数(Hz),θ
は透過位相角である。図示の構成のSPDTスイッチ
は、上述のスイッチング機能を保持しつつ、各構成要
素、特に伝送線路を全て集中定数化できるので、MMI
C(monolithic maicrowave integrated circuit)化す
ることが容易となる。
In the above equations, Z is the normalized characteristic impedance, the 4th root of 2, f is the operating frequency (Hz), θ
Is the transmission phase angle. The SPDT switch having the configuration shown in the figure can maintain all the above-mentioned switching functions and can make all the constituent elements, particularly the transmission lines, lumped constants.
It becomes easy to convert to C (monolithic maicrowave integrated circuit).

【0030】図7(a),(b)は、図5(a),
(b)に示した各SPDTスイッチにおいて、分布定数
線路1,2を、該分布定数線路1,2と等価の集中定数
線路100,200に置き換えたものである。図示の素
子値L,Cは、各々上記(3)式及び(4)式で表わされる。
このような構成にすることの利点は、図6の場合と同
様、MMIC化の際に有用となる点である。
7 (a) and 7 (b) are shown in FIG.
In each SPDT switch shown in (b), the distributed constant lines 1 and 2 are replaced with lumped constant lines 100 and 200 equivalent to the distributed constant lines 1 and 2. The illustrated element values L and C are represented by the above equations (3) and (4), respectively.
As in the case of FIG. 6, the advantage of using such a configuration is that it is useful in the MMIC implementation.

【0031】以上、複数の実施形態に基づいて本発明を
説明したが、本発明で用いる半導体スイッチング素子
は、導通状態としゃ断状態の切換特性に優れたものであ
れば良いので、必ずしもpinダイオードやFETに限
定されるものではない。
The present invention has been described above based on a plurality of embodiments. However, the semiconductor switching element used in the present invention may be any one as long as it has excellent switching characteristics between the conductive state and the cutoff state. It is not limited to the FET.

【0032】[0032]

【発明の効果】以上の説明から明らかなように、本発明
によれば、半導体スイッチング素子及びその駆動回路が
1つで済むため、従来構成のSPDTスイッチに比べて
回路規模が約半分になり、小型化と低消費電力化及びコ
スト低減化を同時に図ることができる。また、例えば大
電力動作用には歪特性が重要となるのでpinダイオー
ドを採用し、小電力動作用にはスイッチングスピードが
速く、消費電力も少ないFETを採用するなど、要求性
能に応じて半導体スイッチング素子を任意に選択するこ
とができ、適用用途の広いSPDTスイッチを実現する
ことができる。さらに、構成要素をMMIC化すること
で、より小型のSPDTスイッチを量産することができ
るので、その実用的効果は絶大なものがある。
As is apparent from the above description, according to the present invention, since only one semiconductor switching element and its driving circuit are required, the circuit scale becomes about half as compared with the SPDT switch having the conventional structure. It is possible to simultaneously achieve downsizing, low power consumption, and cost reduction. In addition, for example, because the distortion characteristics are important for high power operation, pin diodes are used, and for low power operation, FETs that have high switching speed and low power consumption are used. The element can be arbitrarily selected, and the SPDT switch having a wide range of applications can be realized. Further, by making the constituent elements into MMICs, smaller SPDT switches can be mass-produced, so that the practical effects thereof are immense.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a),(b),(c)は、本発明のSPDT
スイッチの原理説明図。
1 (a), (b) and (c) are SPDTs of the present invention.
The principle explanatory drawing of a switch.

【図2】本発明によるシャント形SPDTスイッチの原
理説明図。
FIG. 2 is an explanatory view of the principle of the shunt type SPDT switch according to the present invention.

【図3】本発明によるシリーズ形SPDTスイッチの原
理説明図。
FIG. 3 is an explanatory view of the principle of a series type SPDT switch according to the present invention.

【図4】(a)はpinダイオードを用いた本発明のシ
ャント形SPDTスイッチの一実施形態の説明図、
(b)はFETを用いた本発明のシャント形SPDTス
イッチの一実施形態の説明図。
FIG. 4A is an explanatory view of an embodiment of a shunt type SPDT switch of the present invention using a pin diode,
(B) is explanatory drawing of one Embodiment of the shunt type SPDT switch of this invention which used FET.

【図5】(a)はpinダイオードを用いた本発明のシ
リーズ形SPDTスイッチの一実施形態の説明図、
(b)はFETを用いた本発明のシリーズ形SPDTス
イッチの一実施形態の説明図。
5A is an explanatory view of an embodiment of a series type SPDT switch of the present invention using a pin diode, FIG.
(B) is explanatory drawing of one Embodiment of the series type SPDT switch of this invention which used FET.

【図6】(a),(b)は、図4(a),(b)におけ
る分布定数線路を集中定数線路に置き換えたSPDTス
イッチの説明図。
6A and 6B are explanatory diagrams of an SPDT switch in which the distributed constant line in FIGS. 4A and 4B is replaced with a lumped constant line.

【図7】(a),(b)は、図5(a),(b)におけ
る分布定数線路を集中定数線路に置き換えたSPDTス
イッチの説明図。
7A and 7B are explanatory views of an SPDT switch in which the distributed constant line in FIGS. 5A and 5B is replaced with a lumped constant line.

【図8】(a)は図4(a)の構成のSPDTスイッチ
の回路定数の一例を示す図、(b)〜(e)はこの場合
の電気的特性図。
8A is a diagram showing an example of circuit constants of the SPDT switch having the configuration of FIG. 4A, and FIGS. 8B to 8E are electrical characteristic diagrams in this case.

【図9】従来構成のシャント形SPDTスイッチの説明
図。
FIG. 9 is an explanatory diagram of a shunt type SPDT switch having a conventional configuration.

【図10】従来構成のシリーズ形SPDTスイッチの説
明図。
FIG. 10 is an explanatory diagram of a series type SPDT switch having a conventional configuration.

【符号の説明】[Explanation of symbols]

1,2 分布定数線路 3,13 pinダイオード(半導体スイッチング素
子) 10 共通端子 11,12 分岐端子 14 チョークコイル 15 バイアス端子 16 FET(半導体スイッチング素子) 17 高抵抗 18 制御端子 100,200 集中定数線路
1, 2 distributed constant line 3, 13 pin diode (semiconductor switching element) 10 common terminal 11, 12 branch terminal 14 choke coil 15 bias terminal 16 FET (semiconductor switching element) 17 high resistance 18 control terminal 100, 200 lumped constant line

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 一つの共通端子と、この共通端子に各々
分布定数線路を介して接続された一対の分岐端子とを有
し、これら一対の分岐端子のいずれかと接地部位との間
に半導体スイッチング素子が介在する高周波単極双投ス
イッチであって、 前記分布定数線路が、前記共通端子及び一対の分岐端子
に接続される高周波伝送系の特性インピーダンスに対し
て2の4乗根倍の特性インピーダンスを有し、且つ透過
位相角が90度であることを特徴とする高周波単極双投
スイッチ。
1. A semiconductor switching device, comprising: one common terminal; and a pair of branch terminals connected to the common terminal via distributed constant lines, respectively, and between any one of the pair of branch terminals and a ground portion. A high-frequency single-pole double-throw switch in which an element is interposed, wherein the distributed constant line has a characteristic impedance that is a square root of 2 times the characteristic impedance of a high-frequency transmission system connected to the common terminal and a pair of branch terminals. And a transmission phase angle of 90 degrees, a high frequency single pole double throw switch.
【請求項2】 一つの共通端子と、この共通端子に各々
分布定数線路を介して接続された一対の分岐端子とを有
し、これら一対の分岐端子のいずれかと前記共通端子と
の間に半導体スイッチング素子が直列に接続された高周
波単極双投スイッチであって、 前記分布定数線路が、前記共通端子及び一対の分岐端子
に接続される高周波伝送系の特性インピーダンスに対し
て2の4乗根倍の特性インピーダンスを有し、且つ透過
位相角が90度であることを特徴とする高周波単極双投
スイッチ。
2. A semiconductor device having one common terminal and a pair of branch terminals each connected to the common terminal via a distributed constant line, and a semiconductor is provided between any one of the pair of branch terminals and the common terminal. A high frequency single pole double throw switch in which switching elements are connected in series, wherein the distributed constant line is the fourth root of 2 with respect to the characteristic impedance of a high frequency transmission system connected to the common terminal and a pair of branch terminals. A high-frequency single-pole double-throw switch having double characteristic impedance and a transmission phase angle of 90 degrees.
【請求項3】 前記半導体スイッチング素子がpinダ
イオードであることを特徴とする請求項1または2記載
の高周波単極双投スイッチ。
3. The high frequency single pole double throw switch according to claim 1, wherein the semiconductor switching element is a pin diode.
【請求項4】 前記半導体スイッチング素子が電界効果
トランジスタであることを特徴とする請求項1または2
記載の高周波単極双投スイッチ。
4. The semiconductor switching element is a field effect transistor, as claimed in claim 1.
The described high frequency single pole double throw switch.
【請求項5】 前記分布定数線路に代えて、該分布定数
線路と等価の集中定数線路を用いたことを特徴とする請
求項1ないし4のいずれかの項記載の高周波単極双投ス
イッチ。
5. The high frequency single pole double throw switch according to claim 1, wherein a lumped constant line equivalent to the distributed constant line is used instead of the distributed constant line.
JP32339795A 1995-12-12 1995-12-12 High frequency single pole double throw switch Expired - Fee Related JP3342791B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32339795A JP3342791B2 (en) 1995-12-12 1995-12-12 High frequency single pole double throw switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32339795A JP3342791B2 (en) 1995-12-12 1995-12-12 High frequency single pole double throw switch

Publications (2)

Publication Number Publication Date
JPH09162602A true JPH09162602A (en) 1997-06-20
JP3342791B2 JP3342791B2 (en) 2002-11-11

Family

ID=18154269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32339795A Expired - Fee Related JP3342791B2 (en) 1995-12-12 1995-12-12 High frequency single pole double throw switch

Country Status (1)

Country Link
JP (1) JP3342791B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7411471B2 (en) 2006-01-24 2008-08-12 Mitsubishi Electric Corporation High-frequency switch
US7532087B2 (en) 2005-07-29 2009-05-12 Nec Electronics Corporation Switch circuit
US8023995B2 (en) 2004-03-31 2011-09-20 Renesas Electronics Corporation Radio frequency device and mobile communication terminal using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8023995B2 (en) 2004-03-31 2011-09-20 Renesas Electronics Corporation Radio frequency device and mobile communication terminal using the same
US8359067B2 (en) 2004-03-31 2013-01-22 Renesas Electronics Corporation Radio frequency device and mobile communication terminal using the same
US7532087B2 (en) 2005-07-29 2009-05-12 Nec Electronics Corporation Switch circuit
US7411471B2 (en) 2006-01-24 2008-08-12 Mitsubishi Electric Corporation High-frequency switch

Also Published As

Publication number Publication date
JP3342791B2 (en) 2002-11-11

Similar Documents

Publication Publication Date Title
CN1638186B (en) High frequency switch device
US20010040479A1 (en) Electronic switch
JP3332194B2 (en) Switch semiconductor integrated circuit and communication terminal device
US5717356A (en) Low insertion loss switch
JP3441236B2 (en) Semiconductor integrated circuit device
JP2964975B2 (en) High frequency switch circuit
US5485130A (en) Microwave switch circuit and an antenna apparatus
EP0444147B1 (en) Gallium arsenide antenna switch
JP3263798B2 (en) Semiconductor switch
US7633357B2 (en) SPST switch, SPDT switch and MPMT switch
JPH07235802A (en) High frequency switch circuit
US5379007A (en) Reflection phase shifter and multiple bit phase shifter
JP3342791B2 (en) High frequency single pole double throw switch
KR100797014B1 (en) Hybrid switch module using GaN transistor
JPH10215162A (en) Switch circuit
US6801108B2 (en) Millimeter-wave passive FET switch using impedance transformation networks
JP2004072362A (en) High frequency circuit
CA2251967A1 (en) A high frequency multi-port switching circuit
JP4526394B2 (en) High frequency switch
CN109560796A (en) A kind of absorption one point of six switch of high-isolation
EP0226154A2 (en) Monolithic dual-gate GaAs fet digital phase shifter with gain
JPH0998078A (en) Semiconductor switch circuit
JP2006229732A (en) Reflection type phase shifter
Hangai et al. A high power and low loss GaN HEMT MMIC T/R switch utilizing band-pass/low-pass configuration
US20220271749A1 (en) Ultrahigh frequency traveling-wave switch

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070823

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080823

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080823

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090823

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090823

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100823

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100823

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110823

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110823

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120823

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130823

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees