JPH09148333A - Semiconductor device and manufacturing method - Google Patents

Semiconductor device and manufacturing method

Info

Publication number
JPH09148333A
JPH09148333A JP8235091A JP23509196A JPH09148333A JP H09148333 A JPH09148333 A JP H09148333A JP 8235091 A JP8235091 A JP 8235091A JP 23509196 A JP23509196 A JP 23509196A JP H09148333 A JPH09148333 A JP H09148333A
Authority
JP
Japan
Prior art keywords
bump
transfer
bumps
semiconductor device
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8235091A
Other languages
Japanese (ja)
Other versions
JP3267167B2 (en
Inventor
Kazuaki Karasawa
一明 柄澤
Teru Nakanishi
輝 中西
Toshiya Akamatsu
俊也 赤松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP23509196A priority Critical patent/JP3267167B2/en
Publication of JPH09148333A publication Critical patent/JPH09148333A/en
Application granted granted Critical
Publication of JP3267167B2 publication Critical patent/JP3267167B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/11001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • H01L2224/11472Profile of the lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849Reflowing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns

Abstract

PROBLEM TO BE SOLVED: To avoid causing troubles such as poor positioning of bumps being formed in transfer or plating steps, dispersion of bump heights, growth of voids or solder balls, peel of bumps and ununiformity of plated bumps with resist masks. SOLUTION: A semiconductor device has bumps 3 formed by transferring original bumps 11 formed on a bump base board 1 to metallized layers 21 for electrodes on a substrate 2. In position, the bumps 11 are made to have a diameter and pitch smaller than the gap between the adjacent layers 21 and pitch thereof, respectively.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体チップと基板
を接続するバンプ、特にフリップチップ接続法によって
半導体チップを基板に搭載するためのバンプを有する半
導体装置とその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bump for connecting a semiconductor chip and a substrate, and more particularly to a semiconductor device having a bump for mounting the semiconductor chip on the substrate by a flip chip connection method and a method for manufacturing the same.

【0002】電子機器に用いられる半導体素子や電子部
品などは、回路基板などに搭載して電気的に接続するた
めに、いろいろな形態の電極が設けられ、これらの電極
同士はいろいろな接続手段によって接続される。
Semiconductor devices and electronic components used in electronic equipment are provided with electrodes of various forms in order to be mounted on a circuit board or the like and electrically connected, and these electrodes are connected by various connecting means. Connected.

【0003】近年、配線長を短くして電子機器を高速に
動作させるために、ワイヤを用いないで突起状の電極
(以下、バンプと呼ぶ)同士を直接接合する手段が採ら
れるようになっており、その代表的な接合方法はフリッ
プチップ接合法である。バンプによる接合においては、
一括して多くの微細なバンプを形成する必要があり、微
細で高さの揃ったバンプを如何に効率よく信頼性よく形
成するかが課題となっている。
In recent years, in order to shorten the wiring length and operate electronic equipment at high speed, a means has been adopted in which protruding electrodes (hereinafter referred to as bumps) are directly bonded to each other without using wires. The typical joining method is the flip chip joining method. In joining by bump,
It is necessary to form a large number of fine bumps at a time, and how to efficiently form fine and uniform bumps with high reliability is an issue.

【0004】[0004]

【従来の技術】図13は転写法によるバンプの形成方法の
模式的な工程図、図14は蒸着法で形成したバンプの高さ
の実測値、図15はバンプの中のボイド発生を説明する模
式図、図16は回り込み膜からはんだ塊の生成を説明する
模式図、図17は蒸着法によるバンプの剥離を説明する模
式図、図18は従来のバンプ用はんだの形成方法の模式的
な工程図、図19は従来例のバンプ用はんだの形成後の顕
微鏡写真である。
2. Description of the Related Art FIG. 13 is a schematic process diagram of a bump forming method by a transfer method, FIG. 14 is a measured value of the height of a bump formed by a vapor deposition method, and FIG. 15 is a diagram for explaining void formation in the bump. Schematic diagram, FIG. 16 is a schematic diagram illustrating generation of a solder mass from a wraparound film, FIG. 17 is a schematic diagram illustrating separation of bumps by a vapor deposition method, and FIG. 18 is a schematic process of a conventional method for forming solder for bumps. FIG. 19 and FIG. 19 are photomicrographs after formation of the bump solder of the conventional example.

【0005】図において、1はバンプ用原板、2は基
板、3はバンプ、4はフラックス、5はメタルマスク、
5aは第1マスク、5bは第2マスク、6は金属層、7は周
覆層、8は転写用バンプ、21は電極用メタライズ層、22
は絶縁膜、31ははんだ塊、51は重置体、91は半導体基
板、92は金属電極、93は絶縁膜、94は液状レジスト、95
はバンプ、96はドライフィルム、97は開口部、98は空
隙、99は凹凸面である。
In the figure, 1 is a bump original plate, 2 is a substrate, 3 is a bump, 4 is a flux, 5 is a metal mask,
5a is a first mask, 5b is a second mask, 6 is a metal layer, 7 is a peripheral cover layer, 8 is a transfer bump, 21 is an electrode metallization layer, 22
Is an insulating film, 31 is a lump of solder, 51 is a stack, 91 is a semiconductor substrate, 92 is a metal electrode, 93 is an insulating film, 94 is a liquid resist, and 95 is a liquid resist.
Is a bump, 96 is a dry film, 97 is an opening, 98 is a void, and 99 is an uneven surface.

【0006】バンプを形成するにはいろいろな方法が提
案されているが、はんだバンプの場合には、メタルマス
クを用いて蒸着したり、マスクの開孔にはんだボールを
充てんして融着したり、はんだペーストを塗着したり、
めっきしたりする方法などがあるが、めっきは微細なバ
ンプを短時間の処理で形成できる利点を持つ。
Although various methods have been proposed for forming bumps, in the case of solder bumps, vapor deposition is performed using a metal mask, or solder balls are filled and soldered in the openings of the mask. , Apply solder paste,
There are methods such as plating, but plating has an advantage that fine bumps can be formed in a short time.

【0007】さらに、バンプを設けようとする半導体チ
ップや半導体チップを搭載する回路基板を蒸着槽やめっ
き槽などの処理槽の中に導入せずに済ますために、予め
シリコンやガラスなどの原板上にバンプを設け、そのバ
ンプを半導体チップや回路基板に転写する転写法がよく
用いられる。
Further, since it is not necessary to introduce a semiconductor chip on which a bump is to be provided or a circuit board on which the semiconductor chip is mounted into a processing tank such as a vapor deposition tank or a plating tank, a master plate such as silicon or glass is preliminarily prepared. A transfer method is often used in which bumps are provided on a semiconductor chip and the bumps are transferred to a semiconductor chip or a circuit board.

【0008】図13は転写法によるバンプの形成方法の模
式的な工程図である。転写法によって半導体素子などが
形成された基板2にバンプ3を形成するには、先ず転写
するためのいわゆる転写用バンプ11を予めシリコンやガ
ラスなどのバンプ用原板1の上に設ける。この転写用バ
ンプ11はいろいろな方法によって形成される。
FIG. 13 is a schematic process diagram of a bump forming method by a transfer method. In order to form the bumps 3 on the substrate 2 on which semiconductor elements and the like are formed by the transfer method, first, so-called transfer bumps 11 for transfer are provided in advance on the original plate 1 for bumps such as silicon or glass. The transfer bump 11 is formed by various methods.

【0009】図13の(A)は、バンプ用原板1を例えば
コバール製のメタルマスク5で被って蒸着する、いわゆ
るマスク蒸着法によって転写用バンプ11を形成する方法
の模式図である。図示してない蒸着源には例えばInは
んだを用い、メタルマスク5の所定の位置の開孔からバ
ンプ用原板1の表面にはんだを所定の厚みになるように
堆積させ、メタルマスク5を外せば転写用バンプ11が形
成できる。メタルマスク5を外す際,転写用バンプ11が
損傷しないように、メタルマスク5にははんだに濡れに
くい処理が施されている。
FIG. 13A is a schematic view of a method of forming the transfer bumps 11 by a so-called mask vapor deposition method, in which the bump original plate 1 is covered with a metal mask 5 made of, for example, Kovar to be vapor-deposited. For example, In solder is used as a vapor deposition source (not shown), solder is deposited on the surface of the bump original plate 1 to a predetermined thickness from an opening at a predetermined position of the metal mask 5, and the metal mask 5 is removed. The transfer bump 11 can be formed. When removing the metal mask 5, the metal mask 5 is treated so as not to get wet with solder so that the transfer bump 11 is not damaged.

【0010】次いで、図13の(B)では、バンプ用原板
1にレジスト8を被着して所定の位置に開孔し、めっき
によってはんだを堆積させ、レジスト8を剥離して転写
用バンプ11とする。
Next, in FIG. 13B, a resist 8 is applied to the bump original plate 1 to open holes at predetermined positions, solder is deposited by plating, and the resist 8 is peeled off to transfer bumps 11 And

【0011】次いで、図13の(C)では、バンプ用原板
1をメタルマスク5で覆い、所定の位置の開孔にはんだ
ペースト9を充てんしてからメタルマスクを外して転写
用バンプ11を得る。
Next, in FIG. 13C, the bump original plate 1 is covered with a metal mask 5, the openings at predetermined positions are filled with the solder paste 9, and then the metal mask is removed to obtain transfer bumps 11. .

【0012】図13の(D)において、基板2には、予め
転写用バンプ11と位置合わせしてある所定の位置に電極
用メタライズ層21が設けられている。この電極用メタラ
イズ層21には、例えば、TiやCr、Pt、Ni、A
u、Cuなどを積層した薄膜層が用いられる。この場
合、TiやCrは基板2の密着性、PtやNiははんだ
の拡散防止、AuやCuははんだ濡れ性を良くするため
の膜である。
In FIG. 13D, the substrate 2 is provided with an electrode metallization layer 21 at a predetermined position which is previously aligned with the transfer bump 11. The electrode metallization layer 21 includes, for example, Ti, Cr, Pt, Ni, A
A thin film layer in which u, Cu, etc. are laminated is used. In this case, Ti and Cr are films for improving adhesion of the substrate 2, Pt and Ni for preventing diffusion of solder, and Au and Cu for improving solder wettability.

【0013】図13の(E)において、必要に応じて転写
用バンプ11にフラックス4を塗布し、電極用メタライズ
層21が形成された基板2の上に、転写用バンプ11が設け
られたバンプ用原板1を対向して重ね合わせ、電極用メ
タライズ層21に転写用バンプ11を当接させて加熱する。
そうすると、転写用バンプ11が溶けて電極用メタライズ
層21に転写される。
In FIG. 13 (E), a flux 4 is applied to the transfer bumps 11 as needed, and the transfer bumps 11 are provided on the substrate 2 on which the electrode metallization layer 21 is formed. The master plates 1 are stacked facing each other, and the transfer bumps 11 are brought into contact with the electrode metallized layer 21 and heated.
Then, the transfer bumps 11 are melted and transferred to the electrode metallization layer 21.

【0014】図13(F)において、バンプ用原板1を基
板2から開離し、必要に応じてフラックス洗浄を行え
ば、基板2の上にバンプ3を形成することができる。ま
た、めっきによるバンプの形成では、レジストをマスク
として、半導体基板上の金属電極にはんだバンプを形成
する方法が良く用いられる。
In FIG. 13 (F), the bump original plate 1 is separated from the substrate 2, and if necessary, flux cleaning is performed, so that the bump 3 can be formed on the substrate 2. In forming bumps by plating, a method of forming solder bumps on metal electrodes on a semiconductor substrate using a resist as a mask is often used.

【0015】図18はレジストをマスクとしたバンプ用め
っきの従来例の説明図で、模式的な工程図を示す。電解
めっきで用いるレジストには、大きく分けて2種類あ
る。一つは図18(A)に示す通常の液状レジスト94で、
パターニング後の膜厚が数〜十数μmであり、数μm程
度の微細なパターンが形成できる。もう一つは図18
(B)に示すドライフィルム96で、膜厚が数十μm以上
の比較的大きいパターンが形成できる。
FIG. 18 is an explanatory view of a conventional example of bump plating using a resist as a mask, showing a schematic process drawing. There are roughly two types of resists used in electrolytic plating. One is a normal liquid resist 94 shown in FIG.
The film thickness after patterning is several to several tens of μm, and a fine pattern of about several μm can be formed. The other is Figure 18.
The dry film 96 shown in (B) can form a relatively large pattern having a thickness of several tens of μm or more.

【0016】[0016]

【発明が解決しようとする課題】上記のような転写法に
よるバンプの形成は、電極の導出本数が増大してバンプ
のサイズが小さくなり、あるいはバンプ同士のピッチが
細かくなるといろいろな厄介な課題が生じる。
In the formation of bumps by the transfer method as described above, various troublesome problems are caused when the number of electrodes led out is increased and the size of the bumps is reduced or the pitch between the bumps is reduced. Occurs.

【0017】(1)課題:1(バンプ転写の際の位置合
わせ) バンプを転写によって形成するためには、電極用メタラ
イズ層と転写用バンプを対向するように位置合わせする
必要がある。ところが、例えば、直径が 200μmφで、
ピッチが 500μmといった細かいバンプ寸法になると、
この位置合わせが厄介であるため、手間隙掛けずにバン
プ転写の位置合わせができることが望まれている。
(1) Problem: 1 (Alignment during bump transfer) In order to form bumps by transfer, it is necessary to align the metallization layer for electrodes and the transfer bumps so as to face each other. However, for example, the diameter is 200 μmφ,
When the bump size is as small as 500 μm,
Since this alignment is troublesome, it is desired to be able to align the bump transfer without the need for manual intervention.

【0018】(2)課題:2(バンプの高さのばらつ
き) フリップチップ接合を行う場合には、バンプの高さは一
様であることが望まれる。ところが、バンプの高さは、
図14に示した実測値から分かるようにばらつくことが避
けられず、ハッチ付き矢印に示した異常に高いバンプや
白抜き矢印で示した異常に低いバンプなどが形成されて
しまう。異常に高いバンプの場合には、数が少なけれ
ば、フリップチップ接合の際に加圧して潰せれば接合不
具合とはならない。しかし、異常に低いバンプの場合に
は、例えば数千個のバンプを加圧して潰さなければ低い
バンプとは接合できないので、実質的に接合不具合とみ
なされる。
(2) Problem: 2 (Variation of bump height) When performing flip-chip bonding, it is desired that the bump height be uniform. However, the height of the bump is
As can be seen from the actual measurement values shown in FIG. 14, it is unavoidable that variations occur, and abnormally high bumps indicated by hatched arrows and abnormally low bumps indicated by white arrows are formed. In the case of abnormally high bumps, if the number of bumps is small, bonding failure does not occur if pressure is applied and crushed during flip chip bonding. However, in the case of an abnormally low bump, it cannot be bonded to a low bump unless, for example, several thousand bumps are pressed and crushed, so it is considered to be a bonding failure.

【0019】このようなバンプの高さのばらつきは、転
写用バンプがマスク蒸着によって形成される場合には、
メタルマスクの開孔面積のばらつきに起因している。因
みに、メタルマスクはエッチングによって開孔されるた
め、開孔面積の精度は±20%程度である。一方、バンプ
の高さはバンプの体積によって決まる。従って、−20%
の開孔のマスク蒸着によって形成されたバンプの体積
は、(1−0.2)2 =0.64つまり平均的なバンプの64%と
なる。バンプの形状を球と仮定すると、0.641/3=0.8
6、つまりバンプの高さは平均的な高さの−14%とな
り、安定した接合ができない。
Such a variation in the height of the bump is caused when the transfer bump is formed by mask vapor deposition.
This is due to the variation in the opening area of the metal mask. By the way, since the metal mask is opened by etching, the accuracy of the opening area is about ± 20%. On the other hand, the height of the bump depends on the volume of the bump. Therefore, -20%
The volume of the bump formed by the mask vapor deposition of the open hole is (1-0.2) 2 = 0.64, which is 64% of the average bump. Assuming that the bump shape is a sphere, 0.64 1/3 = 0.8
6, that is, the bump height is -14% of the average height, and stable bonding is not possible.

【0020】(3)課題:3(バンプ中のボイドの発
生) バンプ転写法によって、半導体チップ特にLSIチップ
上にバンプを形成する際に、通常チップ上にはバンプを
設ける電極用メタライズ層以外の部位はポリイミドの絶
縁膜で覆われている。そのため、電極用メタライズ層の
部位が電極の回りよりも低くなっている。
(3) Problem: 3 (Generation of voids in bumps) When bumps are formed on a semiconductor chip, particularly an LSI chip by the bump transfer method, a bump other than an electrode metallization layer is usually provided on the chip. The part is covered with a polyimide insulating film. Therefore, the portion of the electrode metallization layer is lower than the area around the electrode.

【0021】図15(A)において、図示してないバンプ
用原板に設けた転写用バンプ11を基板2上の電極用メタ
ライズ層21に位置合わせして衝合した際、転写用バンプ
11の周縁が絶縁膜41の乗っかり隙間42が生じる。また、
多少の位置ずれがあると転写用バンプ11が電極用メタラ
イズ層21と絶縁膜41とに跨がり、転写用バンプ11と電極
用メタライズ層21との間に隙間42が生じることもある。
この状態で加熱して転写を行うと、図15(B)に示した
ようにこの隙間42が中空のボイド43としてバンプ3の中
に残存することが間々起こる。
In FIG. 15A, when the transfer bump 11 provided on the bump original plate (not shown) is aligned with the electrode metallization layer 21 on the substrate 2 and abutted against each other, the transfer bump 11
The peripheral edge of 11 rides on the insulating film 41 to form a gap 42. Also,
If there is a slight misalignment, the transfer bump 11 may straddle the electrode metallization layer 21 and the insulating film 41, and a gap 42 may be formed between the transfer bump 11 and the electrode metallization layer 21.
When the transfer is performed by heating in this state, as shown in FIG. 15 (B), the gap 42 sometimes remains in the bump 3 as a hollow void 43.

【0022】このボイド43は、マスク蒸着法で転写用バ
ンプを形成した場合には、密度が低いために、電極用メ
タライズ層21が凹んだ構成になっていない場合でも発生
することがある。そして、転写の際にフラックスが用い
られるので、フラックスが洗浄されずにボイドの中に残
ってしまい腐食の原因となる。
When the transfer bumps are formed by the mask vapor deposition method, the voids 43 may occur even when the electrode metallization layer 21 is not indented because of its low density. Since the flux is used during the transfer, the flux remains in the void without being cleaned, which causes corrosion.

【0023】バンプの中にボイドが発生することを防ぐ
方法としては、バンプを真空中で溶融して脱ガスする方
法が知られている。しかし、例えばLSIに例をとる
と、電極上に形成されたバンプを溶融させると、バンプ
と電極との相互拡散によって配線が劣化したり、バンプ
の疲労寿命が短くなったりする。そのため、一旦形成し
たバンプをボイド除去のために溶融することは好ましく
ない。
As a method for preventing the formation of voids in the bump, a method of melting the bump in a vacuum and degassing is known. However, in the case of an LSI, for example, when the bumps formed on the electrodes are melted, the wiring is deteriorated due to the mutual diffusion of the bumps and the electrodes, and the fatigue life of the bumps is shortened. Therefore, it is not preferable to melt the bumps once formed to remove the voids.

【0024】さらに、電極径 100μm、接合高さ80μm
のフリップチップ接合部において、40μmφのボイドが
内在するはんだ接合部は、−55°C〜 125°Cの熱サイ
クル試験において 500サイクルで破断したが、30μmφ
のボイドが内在するはんだ接合部では、 800サイクル以
上の疲労寿命であった。すなわち、電極径もしくは接合
高さの半分以上のボイドは、はんだ接合部の疲労寿命を
大幅に低下させる危惧がある。
Further, the electrode diameter is 100 μm, and the joint height is 80 μm.
In the flip-chip joint, the solder joint with a void of 40 μmφ broke at 500 cycles in the thermal cycle test from −55 ° C to 125 ° C.
The solder joints with voids had fatigue life of 800 cycles or more. That is, a void having a size equal to or larger than half the electrode diameter or the joint height may significantly reduce the fatigue life of the solder joint.

【0025】(4)課題:4(はんだボールの発生) 転写用バンプを形成するバンプ用原板上にメタルマスク
を用いたマスク蒸着法で転写用バンプを形成する場合に
は、バンプ用原板に重ねたマスクとの隙間にはんだなど
のバンプ材料が回り込み、マスクの開孔以外の部分には
み出した膜が形成されることが間々起こる。
(4) Problem: 4 (Generation of solder balls) When the transfer bumps are formed by a mask vapor deposition method using a metal mask on the bump original plate for forming the transfer bumps, the transfer bumps are superposed on the bump original plate. It often happens that bump material such as solder wraps around the gap between the mask and the mask, and a protruding film is formed in a portion other than the opening of the mask.

【0026】図16(A)に示したように、転写用バンプ
11の領域以外に裾野が拡がるように回り込み膜32が形成
される。この回り込み膜32は、図16(B)示したように
加熱すると溶融して小さな球状のはんだ、いわゆるはん
だボール33となることが間々起こる。そのため、バンプ
転写の際に、基板と重ね合わせて加熱すると溶融してバ
ンプ3の隙間にはんだボールと呼ばれるはんだ塊31が点
在することになる。
As shown in FIG. 16A, the transfer bumps
The wrap-around film 32 is formed so that the skirt extends outside the region of 11. As shown in FIG. 16 (B), this wrap-around film 32 often melts into small spherical solder, so-called solder ball 33, when heated. Therefore, when the bumps are transferred, if they are superposed on the substrate and heated, they are melted and solder lumps 31 called solder balls are scattered in the gaps between the bumps 3.

【0027】このようなはんだボールの生成を防ぐに
は、回り込み膜そのものを除去する方法が提案されてお
り、例えば、特開昭63-261857 では、バンプ用原板上の
転写用バンプが形成される領域以外を感光性ポリイミド
膜で覆い、バンプ材料をマスク蒸着したあとポリイミド
膜を回り込み膜とともに溶解除去する方法が提案されて
いる。
In order to prevent the formation of such solder balls, a method of removing the wrap-around film itself has been proposed. For example, in Japanese Patent Laid-Open No. 63-261857, transfer bumps are formed on a bump original plate. A method has been proposed in which a region other than the region is covered with a photosensitive polyimide film, a bump material is vapor-deposited with a mask, and then the polyimide film is wrapped around and dissolved and removed.

【0028】ところが、この方法では、例えば、半導体
チップの表面の絶縁膜にポリイミドが用いられている場
合には適用できない。また、ポリイミドに代わってホト
レジスト膜を用いる方法もあるが、蒸着時や転写時の耐
熱性に難点がある。
However, this method cannot be applied, for example, when polyimide is used for the insulating film on the surface of the semiconductor chip. There is also a method of using a photoresist film instead of polyimide, but it has a problem in heat resistance during vapor deposition or transfer.

【0029】はんだボールは、バンプ間に点在して短絡
する原因ともなるので、転写したあとに形成されたはん
だボールを除去するとともに、転写用バンプを形成する
際にマスクの開孔から回り込んだ回り込み膜を転写工程
の前に除去する解決策も必要である。
Since the solder balls may be scattered between the bumps and cause a short circuit, the solder balls formed after the transfer are removed, and at the same time, the solder balls come around from the openings of the mask when the transfer bumps are formed. There is also a need for a solution that removes the wraparound film before the transfer process.

【0030】(5)課題:5(マスク蒸着法によるバン
プの剥離) ところで、メタルマスクを用いたマスク蒸着法によって
バンプを形成する際に、メタルマスクの開孔の側壁にバ
ンプ材料が付着し、マスクを剥離するとき、バンプや転
写用バンプも一緒に剥離してしまう不具合が間々起こ
る。
(5) Problem: 5 (Peeling off bumps by mask vapor deposition method) By the way, when forming bumps by mask vapor deposition method using a metal mask, the bump material adheres to the side wall of the opening of the metal mask, When the mask is peeled off, the bumps and transfer bumps are also peeled off, which is a problem.

【0031】この不具合を減少させるために、例えば、
特開昭63-261857 では、感光性ポリイミド層をバンプ形
成領域以外の部位に設け、バンプ材料を蒸着したあとポ
リイミド層を溶剤で溶解させる方法が提案されている。
しかし、この方法ではポリイミドを絶縁層として採用し
ている半導体チップなどには適用できない。
In order to reduce this problem, for example,
Japanese Patent Laid-Open No. 63-261857 proposes a method in which a photosensitive polyimide layer is provided in a region other than the bump formation region, a bump material is vapor-deposited, and then the polyimide layer is dissolved with a solvent.
However, this method cannot be applied to a semiconductor chip or the like using polyimide as an insulating layer.

【0032】また、特開平5-235003では、メタルマスク
の開孔の内壁をはんだに対して離型性のよい材質の被膜
で覆う方法が提案されている。しかし、この場合には、
開孔の側壁から隔離したバンプ材料がバンプの周囲に残
存し、隣接するバンプ間の短絡やはんだボールの原因と
なる。
Further, Japanese Patent Laid-Open No. 5235003 proposes a method in which the inner wall of the opening of the metal mask is covered with a film made of a material having a good releasability for the solder. But in this case,
Bump material isolated from the sidewalls of the openings remains around the bumps, causing short circuits between adjacent bumps and solder balls.

【0033】さらに、メタルマスクの表裏で開孔径を異
ならせるつまり開孔を逆テーパにして開孔の側壁を蒸着
源から蔭になるようにし、はんだ材料が開孔の側壁に付
着しないようにする方法がある。図17(A)には、メタ
ルマスク5の開孔51の側壁52が逆テーパの理想的な形態
を示した。
Further, the diameters of the openings are made different between the front and back sides of the metal mask, that is, the openings are inversely tapered so that the sidewalls of the openings are shaded from the evaporation source so that the solder material does not adhere to the sidewalls of the openings. There is a way. FIG. 17 (A) shows an ideal form in which the side wall 52 of the opening 51 of the metal mask 5 has a reverse taper.

【0034】ところで、メタルマスクの開孔は化学的な
エッチングによって製造され、しかも、メタルマスクの
厚みが数十μmあり、開孔51の直径に対して深さが大き
いため、オーバエッチングなしで精度よく穿孔すること
は難しい。因みにオーバエッチングすれば、図17(B)
に示したように、開孔51の側壁52は湾曲した形状とな
る。そして、開孔51の奥の側壁52の裾野にバンプ3や転
写用バンプ11の裾野が重なると、図17(C)に示したよ
うに、メタルマスク5を剥離する際に、形成されたバン
プ3も転写用バンプ11も剥離してしまう不具合が生じ
る。
By the way, since the holes of the metal mask are manufactured by chemical etching, and the thickness of the metal mask is several tens of μm and the depth is large with respect to the diameter of the holes 51, the accuracy can be improved without overetching. It is difficult to drill well. By the way, if you do over-etching, you can see Fig. 17 (B).
As shown in, the side wall 52 of the opening 51 has a curved shape. Then, when the skirts of the bumps 3 and the transfer bumps 11 overlap the skirts of the side wall 52 at the back of the opening 51, the bumps formed when the metal mask 5 is peeled off as shown in FIG. 17C. 3 and the transfer bump 11 are peeled off.

【0035】また、めっきによりはんだバンプを形成す
る方法においては、ドライフィルムに比べて薄い液状レ
ジストをマスクに用いてめっきする場合に、図18(A)
に示すように、金属電極92上に、絶縁膜上にも拡がった
きのこ型のバンプ95a が形成され、めっき中にバンプ95
a のめっきされる表面積が増加し続ける。従って、一定
の電流密度でめっきすることは難しい。また、バンプ95
a 間のピッチが狭くなると、ショートし易くなる。ま
た、最終的なバンプ95a の高さのばらつきも大きくな
る。
In addition, in the method of forming solder bumps by plating, when plating is performed by using a liquid resist thinner than a dry film as a mask, FIG.
As shown in, a mushroom-shaped bump 95a is formed on the metal electrode 92 and extends over the insulating film.
The plated surface area of a continues to increase. Therefore, it is difficult to plate at a constant current density. Also, bump 95
The narrower the pitch between a, the easier it is for a short circuit. Further, the variation in the height of the final bump 95a also becomes large.

【0036】しかし、電極径よりも大きい径でめっきさ
れるために、体積が大きなバンプを形成することができ
る。体積が大きいバンプ95は、溶融すると高いバンプ95
となる。一般的に、接合高さの高いフリップチップ接合
部は疲労寿命が長いことが知られているため、この点で
有利である。
However, since the plating is performed with a diameter larger than the electrode diameter, a bump having a large volume can be formed. The bump 95 with a large volume is high when melted.
Becomes It is generally known that a flip chip joint having a high joint height has a long fatigue life, which is advantageous in this respect.

【0037】一方、液状レジストに比べて厚いドライフ
ィルムを用いてめっきする場合、図18(B)に示すよう
に、ストレート形状のバンプ95b が形成される。従っ
て、めっき中に、バンプ95b 表面にめっきされる表面積
が変化せず、電流密度の制御が容易である。また、最終
的なバンプ95b の高さのばらつきは比較的小さい。
On the other hand, when plating is performed using a dry film thicker than the liquid resist, straight bumps 95b are formed as shown in FIG. 18 (B). Therefore, the surface area plated on the surface of the bump 95b does not change during plating, and the current density can be easily controlled. Further, the variation in height of the final bumps 95b is relatively small.

【0038】しかし、形成できるバンプ95b の体積は液
状レジスト94を用いて形成したバンプ95a と比較して制
限される。ただし、原理的にはドライフィルム96を用い
てきのこ型にバンプ95を形成し、体積の大きなバンプ95
を形成することも可能であるが、その後のドライフィル
ム96の剥離が困難となる。
However, the volume of the bump 95b that can be formed is limited as compared with the bump 95a formed using the liquid resist 94. However, in principle, dry film 96 is used to form bumps 95 in a sawtooth shape, and bumps 95 with a large volume are formed.
However, it is difficult to peel the dry film 96 thereafter.

【0039】また、ただ単に大きな径ではんだをめっき
しても、図18(C)に示すように、ドライフィルム96の
開口部97の全面がめっきで埋まらないことがあり、開口
部97の側壁の一部に空隙98が出来たりして、図19の50
0倍に拡大した顕微鏡写真でバンプ用めっきのめっき後
の形状を示すように、めっきが均一に進まず、めっきさ
れたバンプ95の表面が不均一な凹凸面99となることがあ
る。
Even if the solder is simply plated with a large diameter, the entire surface of the opening 97 of the dry film 96 may not be filled with the plating as shown in FIG. There is a gap 98 in a part of
As shown in the micrograph magnified 0 times, which shows the shape of the bump plating after plating, the plating does not proceed uniformly, and the surface of the plated bump 95 may become an uneven surface 99.

【0040】以上の問題点に鑑み、本発明は、位置合わ
せの煩雑さがない転写バンプを有する半導体装置、バン
プの高さが一様になる転写工程を含む半導体装置の製造
方法、バンプの中に発生するボイドを低減する転写工程
を含む半導体装置の製造方法、はんだボールの発生を抑
える転写工程を含む半導体装置の製造方法およびマスク
蒸着法で剥離のないバンプを得るメタルマスクを用いた
転写工程を含む半導体装置の製造方法と、それらの製造
方法によって形成された半導体装置を提供すること、更
に、液状レジストの欠点ならびにドライフィルムの欠点
を解決するバンプのめっき方法を提供することにある。
In view of the above problems, the present invention provides a semiconductor device having a transfer bump that does not require complicated positioning, a method of manufacturing a semiconductor device including a transfer step in which bumps have a uniform height, and a bump Method for manufacturing a semiconductor device including a transfer step for reducing voids generated in a semiconductor, a method for manufacturing a semiconductor device including a transfer step for suppressing generation of solder balls, and a transfer step using a metal mask for obtaining bumps without peeling by a mask vapor deposition method It is an object of the present invention to provide a method for manufacturing a semiconductor device including the above, a semiconductor device formed by the manufacturing method, and a bump plating method for solving the defects of the liquid resist and the defects of the dry film.

【0041】[0041]

【課題を解決するための手段】[Means for Solving the Problems]

(1)上で述べた課題:1のバンプ転写の際の位置合わ
せについては、請求項1で述べたように、バンプ用原板
上に設けられた複数の転写用バンプが基板上に設けられ
た複数の電極用メタライズ層に転写されてなるバンプを
有する半導体装置において、前記転写用バンプが、直径
が隣接する前記電極用メタライズ層同士の隙間よりも小
さく、かつ、ピッチが前記電極用メタライズ層のピッチ
よりも小さく形成されている半導体装置によって解決さ
れる。
(1) Regarding the above-mentioned problem 1, in the alignment at the time of bump transfer, as described in claim 1, a plurality of transfer bumps provided on the original plate for bumps are provided on the substrate. In a semiconductor device having bumps transferred to a plurality of electrode metallization layers, the transfer bumps have a diameter smaller than a gap between the electrode metallization layers adjacent to each other and a pitch of the electrode metallization layers. This is solved by a semiconductor device that is formed smaller than the pitch.

【0042】一方、こうした構成の半導体装置において
は、電極用メタライズ層に対面しないために転写されず
バンプになり損なった転写用バンプは、電極用メタライ
ズ層間に有害なはんだ塊として留まることが起こる。
On the other hand, in the semiconductor device having such a structure, the transfer bumps, which are not transferred because they do not face the electrode metallization layer and thus become bumps, remain as harmful solder masses between the electrode metallization layers.

【0043】このはんだ塊は、請求項6で述べたよう
に、前記バンプ用原板上の転写用バンプを前記基板上の
電極用メタライズ層に移設する転写工程と、次いで、前
記基板上に形成されたバンプの間に生じて点在するはん
だ塊を転写工程で塗布したフラックスとともに洗浄する
除去工程とを含む半導体装置の製造方法によって解決さ
れる。
As described in claim 6, the solder mass is formed on the substrate by a transfer process of transferring the transfer bump on the bump original plate to the electrode metallization layer on the substrate. And a step of removing the solder lumps generated between the bumps and scattered together with the flux applied in the transfer step.

【0044】つまり、例えば、半導体素子などの回路部
品が搭載されている基板上に設けられ、バンプ径が 100
μmφ、ピッチが 200μm、しかも個数が数十〜数千個
の電極用メタライズ層に、バンプ用原板上に設けた転写
用バンプを全て位置合わせした状態にして転写すること
は、バンプ用原板が透明であっても容易ではない。
That is, for example, a bump diameter of 100 is provided on a substrate on which circuit components such as semiconductor elements are mounted.
When the transfer bumps provided on the bump master plate are all aligned and transferred to the electrode metallization layers of μmφ, pitch of 200 μm, and the number of dozens to thousands, the bump master plate is transparent. Even not easy.

【0045】そこで、本発明では、例えば、バンプ用原
板に形成する転写用バンプのバンプ径を50μmφ、ピッ
チを 100μmとし、バンプ径もピッチも小さくしてい
る。そして、個々の転写用バンプと電極用メタライズ層
を位置合わせしなくてもよいようにしている。
Therefore, in the present invention, for example, the bump diameters of the transfer bumps formed on the bump original plate are 50 μmφ and the pitch is 100 μm, and the bump diameter and the pitch are small. The individual transfer bumps and the electrode metallization layer do not have to be aligned with each other.

【0046】そうすると、位置合わせの状態によって
は、例えば、電極用メタライズ層に対して衝合する転写
用バンプの数が1個だったり4個だったりといった場合
が生ずる。しかし、転写用バンプのピッチは一定なので
衝合する数がばらばらになることはなく不具合はない。
また、電極用メタライズ層に対面しないために転写され
ずに残った転写用バンプが、はんだ塊として電極用メタ
ライズ層間に点在した場合には、フラックスとともに洗
浄して除去するようにしている。さらに、基板の電極用
メタライズ層以外の部分がバンプ材料に濡れない絶縁層
などで覆われているので、隣接するバンプ間が短絡する
こともない。
Then, depending on the alignment state, for example, the number of transfer bumps that abut against the electrode metallization layer may be one or four. However, since the pitch of the transfer bumps is constant, the number of collisions does not vary and there is no problem.
In addition, when the transfer bumps that are not transferred because they do not face the electrode metallization layer are scattered between the electrode metallization layers as solder lumps, they are cleaned and removed together with the flux. Furthermore, since the portion of the substrate other than the electrode metallization layer is covered with an insulating layer or the like that does not wet the bump material, there is no short circuit between adjacent bumps.

【0047】(2)次いで、課題:2のバンプの高さの
ばらつきについては、請求項7で述べたように、バンプ
用原板に重置されたメタルマスクの複数の開孔を通して
蒸着によって形成された転写用バンプを基板に移設する
転写工程を含む半導体装置の製造方法において、前記メ
タルマスクを検査し、所定の面積の20%以下の開孔面積
を含むメタルマスクを不具合として不使用にするととも
に、前記転写工程を複数回繰り返す半導体装置の製造方
法によって解決される。
(2) Next, as for the problem: the variation in the bump height of 2, the bumps are formed by vapor deposition through a plurality of openings of a metal mask placed on the original plate for bumps, as described in claim 7. In a method of manufacturing a semiconductor device including a transfer step of transferring a transfer bump to a substrate, the metal mask is inspected, and a metal mask including an opening area of 20% or less of a predetermined area is used as a defect and This is solved by a method for manufacturing a semiconductor device in which the transfer process is repeated a plurality of times.

【0048】つまり、例えば、メタルマスクの開孔10,0
00個に1個の割合で -20%の開孔が混在しているとし、
所定の1/2 量の転写用バンプを2回転写してバンプを形
成するとする。1回目の転写で -20%の開孔で蒸着され
た転写用バンプを転写して形成されたバンプの体積は、
0.5×(1-0.2)2=0.32となる。2回目の転写をされたバ
ンプはさらに0.32の体積が加えられ、0.64の体積=0.64
の3乗根で0.86の高さとなり、高さ不良となる。
That is, for example, the openings 10,0 of the metal mask
Assuming that one hole is mixed with 00 holes and -20% of holes are mixed,
It is assumed that a predetermined half amount of the transfer bump is transferred twice to form the bump. The volume of the bump formed by transferring the transfer bump deposited by -20% of the opening at the first transfer is
0.5 x (1-0.2) 2 = 0.32. The volume of 0.32 is added to the bumps transferred for the second time, and the volume of 0.64 is 0.64.
The height is 0.86 at the 3rd root, and the height is poor.

【0049】しかし、メタルマスクの -20%の開孔で蒸
着されて形成された転写用バンプが2回とも同じ基板上
に転写される確率は(1/10,000)2となり、皆無に近い。
つまり、1回目に -20%の開孔で形成された転写用バン
プが転写されても2回目で所定の開孔で形成された転写
用バンプが転写されて0.32+0.50=0.82の体積となれ
ば、高さは0.82の3乗根から0.94となり、不具合とはな
らない。
However, the probability that a transfer bump formed by vapor deposition with a -20% opening of a metal mask is transferred to the same substrate twice is (1 / 10,000) 2 , which is almost zero.
In other words, even if the transfer bump formed with -20% opening is transferred at the first time, the transfer bump formed with the predetermined opening is transferred at the second time and the volume becomes 0.32 + 0.50 = 0.82. If so, the height will be 0.94 from the cube root of 0.82, which is not a malfunction.

【0050】こうして、端子数が 3,000個の半導体装置
を例にとると、高さ不良を起こす確率は、約30,000装置
に1個の割合となり、従来に比べて著しく低減する。さ
らに、所定の1/3 量の転写用バンプを3回転写したり、
所定の1/4 量の転写用バンプを4回転写したりすれば、
転写工程は増大するが、バンプの高さ不良の発生確率は
さらに低減させることができる。
Thus, taking a semiconductor device having 3,000 terminals as an example, the probability of causing a height defect is about 1 in about 30,000 devices, which is remarkably reduced as compared with the prior art. Furthermore, transfer a predetermined 1/3 amount of transfer bumps three times,
If you transfer a predetermined 1/4 amount of transfer bumps four times,
Although the transfer process is increased, the probability of occurrence of bump height defects can be further reduced.

【0051】高さが所定の値よりも高いバンプ場合に
は、フリップチップ接合を行う際に、先ず高いバンプが
対面する電極は衝合して潰される。ところが、図9で示
した測定例から分かるように、所定の高さを越えるバン
プの数はそれ程多くない。従って、高さが所定の値より
も高いバンプについては、考慮する必要がない。
In the case of bumps whose height is higher than a predetermined value, the electrodes facing the high bumps are first struck and crushed during flip chip bonding. However, as can be seen from the measurement example shown in FIG. 9, the number of bumps exceeding the predetermined height is not so large. Therefore, it is not necessary to consider a bump whose height is higher than a predetermined value.

【0052】メタルマスクの開孔径の検査は、目視によ
る外観検査などによって多大な工数を要したが、本発明
になる複数回の転写工程を行えば、−20%以下の開孔径
の有無を調べればよく、メタルマスクの検査工程を大幅
に低減することができる。
The inspection of the opening diameter of the metal mask requires a great number of man-hours such as visual appearance inspection. However, if a plurality of transfer steps according to the present invention are performed, the presence or absence of the opening diameter of -20% or less can be checked. In addition, the number of metal mask inspection steps can be significantly reduced.

【0053】(3)次いで、課題:3のバンプ中のボイ
ドの発生については、請求項8で述べたように、基板上
に設けられた絶縁層に穿設された複数の電極用メタライ
ズ層にバンプ用原板上に設けられた転写用バンプを移設
する転写工程を含む半導体装置の製造方法において、前
記電極用メタライズ層と前記絶縁層とに跨がるように金
属層を設ける工程と、該金属層は前記転写用バンプに濡
れて拡散するものであり、前記転写工程に際しては、前
記転写用バンプを前記金属層に位置合わせする工程とを
含む半導体装置の製造方法によって解決される。
(3) Next, as to the problem: the generation of voids in the bumps, as described in claim 8, in the metallization layers for electrodes formed in the insulating layer provided on the substrate. In a method of manufacturing a semiconductor device including a transfer step of transferring a transfer bump provided on a bump original plate, a step of providing a metal layer so as to extend over the electrode metallization layer and the insulating layer, and the metal The layer is wet and diffuses to the transfer bump, and the transfer step is solved by a method of manufacturing a semiconductor device including a step of aligning the transfer bump with the metal layer.

【0054】つまり、バンプの中にボイドが発生する原
因の一つは、回りよりも凹んでいる電極用メタライズ層
に転写用バンプが蓋をするように衝合した結果、空気が
閉じ込められてボイドとなる。
That is, one of the causes of the voids in the bumps is that air is trapped as a result of the abutment of the transfer bumps so as to cover the electrode metallization layer which is recessed from the surroundings. Becomes

【0055】そこで、本発明では、バンプを構成するは
んだによく濡れ、しかもそのはんだの中に拡散する金属
材料を用いた金属層を、バンプを形成する基板の電極用
メタライズ層に跨がるように設ける。そして、転写用バ
ンプをこの金属層に位置合わせして転写するようにして
いる。
Therefore, in the present invention, a metal layer made of a metal material that is well wetted by the solder forming the bump and diffuses into the solder is arranged to straddle the electrode metallization layer of the substrate on which the bump is formed. To be installed. Then, the transfer bump is aligned with the metal layer and transferred.

【0056】そうすると、電極用メタライズ層と金属層
の上で溶解した転写用バンプは、金属層が転写用バンプ
の中に拡散していくと、金属層が消滅して転写用バンプ
は電極用メタライズ層に流下し、転写して形成されたバ
ンプの中にボイドが生じることを防ぐことができる。
Then, in the transfer bumps melted on the electrode metallization layer and the metal layer, when the metal layer diffuses into the transfer bumps, the metal layer disappears and the transfer bumps are metalized for the electrode. It is possible to prevent voids from being generated in the bumps formed by being transferred to the layer and transferred.

【0057】なお、電極用メタライズ層のはんだ濡れが
悪いために、オープンポアの形でボイドになる危惧があ
る場合には、(2)で述べた本発明になる複数回の転写
工程を併用すれば防ぐことができる。
If there is a risk of voids in the form of open pores due to poor solder wetting of the electrode metallization layer, use the multiple transfer steps according to the present invention described in (2) together. Can be prevented.

【0058】(4)次いで、課題:4のはんだボールの
発生については、請求項9、10または11で述べたよう
に、バンプ用原板上に蒸着工程によって形成された転写
用バンプを、基板上に設けられた電極用メタライズ層に
移設して該基板上にバンプを形成する転写工程を含む半
導体装置の製造方法において、前記転写用バンプ形成領
域の回りに該転写用バンプに不濡の周覆層を設ける工程
と、前記蒸着工程が終わったあと、加熱して前記転写用
バンプを融解してから前記周覆層を除去する工程とを含
む半導体装置の製造方法か、あるいは基板上に設けられ
た電極用メタライズ層にバンプ用原板上に設けられた転
写用バンプを移設して該基板上にバンプを形成する転写
工程を含む半導体装置の製造方法において、前記電極用
メタライズ層の回りに、該転写用バンプに不濡の周覆層
を設ける工程と、前記転写工程が終わったあと、前記周
覆層を除去する工程とを含む半導体装置の製造方法によ
って解決される。
(4) Next, as for the problem: the generation of the solder balls of 4, as described in claim 9, 10 or 11, transfer bumps formed on the original plate for bumps by the vapor deposition process are transferred onto the substrate. In a method of manufacturing a semiconductor device including a transfer step of transferring to an electrode metallization layer provided on a substrate to form bumps on the substrate, a peripheral surface of the transfer bumps that is not wet is covered around the transfer bump formation region. A method of manufacturing a semiconductor device, comprising: a step of providing a layer; and a step of heating the transfer bump to melt the transfer bump after the vapor deposition step is completed, and then removing the surrounding layer, or provided on a substrate. In a method for manufacturing a semiconductor device, which includes a transfer step of transferring a transfer bump provided on a bump original plate to the electrode metallized layer to form a bump on the substrate, a metallized layer for an electrode is provided around the electrode metallized layer. This is solved by a method of manufacturing a semiconductor device, which includes a step of providing a non-wetting peripheral cover layer on the transfer bump and a step of removing the peripheral cover layer after the transfer step.

【0059】こゝで、周覆層には、前記バンプと差別的
にエッチング除去可能な金属層、または溶剤によって溶
解除去可能な樹脂層を用いるようにしている。転写用バ
ンプがバンプ用原板にマスク蒸着法によって形成された
とき、バンプ用原板にメタルマスクの開孔から回り込ん
だはんだ材料は、転写用バンプを電極用メタライズ層に
転写する際、電極用メタライズ層以外の周囲にはんだボ
ールとして残存する。
Here, a metal layer that can be removed by etching differently from the bumps or a resin layer that can be dissolved and removed by a solvent is used as the surrounding layer. When the transfer bumps are formed on the original plate for bumps by the mask vapor deposition method, the solder material that wraps around the original plate for bumps from the holes of the metal mask is used when the transfer bumps are transferred to the metallization layer for electrodes. Remains as solder balls around the layers other than the layers.

【0060】そこで、本発明では、先ず、バンプ用原板
上に転写用バンプが形成される領域の回りに予め転写用
バンプ材料に濡れない周覆層を設けてから蒸着し、回り
込み膜をこの周覆層上で受けるようにしている。蒸着が
終わった後、バンプ用原板を加熱して転写用バンプを融
解すると、回り込み膜は細かいはんだボールとなって周
覆層の上に発生する。そこで、この周覆層を金属製の周
覆層の場合にはバンプ材料と差別的にエッチング可能な
エッチング液によるエッチングによって、樹脂製の周覆
層の場合には溶剤を用いて、周覆層と回り込み膜から生
じたはんだボールを一緒に除去するようにしている。
Therefore, in the present invention, first, a peripheral covering layer which is not wet with the transfer bump material is provided in advance around the region where the transfer bumps are formed on the original plate for bumps, and then vapor deposition is performed to form a wrap-around film. I try to receive it on the cover layer. After the vapor deposition is completed, when the original plate for bumps is heated to melt the transfer bumps, the wrap-around film becomes fine solder balls and is generated on the peripheral cover layer. Therefore, in the case of a metallic surrounding layer, the surrounding layer is etched by an etching solution that can be etched differently from the bump material, and in the case of a resin surrounding layer, a solvent is used. The solder balls generated from the wraparound film are removed together.

【0061】あるいは、基板上の電極用メタライズ層の
回りにはんだ材料に濡れない材料からなる周覆層を設け
るようにしている。例えば、電極用メタライズ層の回り
が樹脂製の絶縁膜で覆われている場合には金属製の周覆
層を用い、絶縁膜が設けられていない場合には樹脂製の
周覆層も用いるようにしている。そして、転写用バンプ
を電極用メタライズ層に移設する転写工程の際に、発生
するはんだボールを周覆層上で受け、転写工程のあと、
周覆層をエッチングまたは溶解して、周覆層をはんだボ
ールと一緒に除去するようにしている。
Alternatively, a surrounding layer made of a material that is not wet with the solder material is provided around the electrode metallization layer on the substrate. For example, when the metallized layer for electrodes is covered with a resin insulating film, a metal surrounding layer is used, and when the insulating film is not provided, a resin surrounding layer is also used. I have to. Then, during the transfer step of transferring the transfer bumps to the electrode metallization layer, the solder balls generated are received on the peripheral cover layer, and after the transfer step,
The surrounding layer is etched or melted so that the surrounding layer is removed together with the solder balls.

【0062】こうすると、メタルマスクを用いて転写用
バンプを形成する際に転写用バンプの回りに形成される
回り込み膜に起因する不具合、つまり、転写工程のあと
に生じたはんだボールを除去することができる。その結
果、はんだボールに起因して起こる隣接するバンプ間の
短絡などの不具合を低減することができる。
In this way, when the transfer bumps are formed using the metal mask, a defect due to the wrap-around film formed around the transfer bumps, that is, the solder balls generated after the transfer process can be removed. You can As a result, it is possible to reduce defects such as short circuits between adjacent bumps caused by the solder balls.

【0063】(5)課題:5のマスク蒸着法によるバン
プの剥離については、請求項12または14で述べたよう
に、基板上に重置されたメタルマスクの開孔を通して該
基板上に設けられた電極用メタライズ層にバンプが蒸着
される工程を含む半導体装置の製造方法において、該メ
タルマスクが、寸法の異なる開孔を有する複数の該メタ
ルマスクの重置体からなり、開孔が前記基板に向かって
拡開するように重置されている半導体装置の製造方法、
または、バンプ用原板に重置されたメタルマスクの開孔
を通して蒸着された転写用バンプが基板上の電極用メタ
ライズ層に移設される工程を含む半導体装置の製造方法
において、該メタルマスクが、寸法の異なる開孔を有す
る複数の該メタルマスクの重置体からなり、開孔が前記
バンプ用原板に向かって拡開するように重置されている
半導体装置の製造方法によって解決される。
(5) Problem: As to the peeling of the bumps by the mask vapor deposition method of 5, as described in claim 12 or 14, the bumps are provided on the substrate through the holes of the metal masks placed on the substrate. In the method of manufacturing a semiconductor device, including the step of depositing bumps on a metallized layer for electrodes, the metal mask comprises an overlapping body of a plurality of metal masks having openings having different sizes, and the openings are formed on the substrate. A method of manufacturing the semiconductor devices that are arranged so as to spread toward each other,
Alternatively, in a method of manufacturing a semiconductor device, which includes a step of transferring a transfer bump deposited through an opening of a metal mask overlaid on a bump original plate to an electrode metallization layer on a substrate, the metal mask has a size This is solved by a method of manufacturing a semiconductor device, which comprises a plurality of metal mask overlapping bodies having different openings, and the openings are overlapped so as to spread toward the bump original plate.

【0064】メタルマスクの開孔を逆テーパ状に穿設す
れば、蒸着して転写用バンプを形成した後バンプ用原板
からマスクを剥離する際に、転写用バンプが一緒に剥離
してしまうことを防ぐことは分かっているが、開孔の側
壁にテーパを付けることは容易でない。
If the openings of the metal mask are formed in a reverse taper shape, the transfer bumps may be separated when the mask is separated from the bump original plate after vapor deposition to form the transfer bumps. Although it is known to prevent this, it is not easy to taper the sidewall of the aperture.

【0065】そこで、本発明では、寸法の異なる開孔を
有する複数のメタルマスクを重ね合わせ、開孔の側壁を
階段状に拡開するようにしている。そして、開孔のバン
プ用原板に当接する側が大きくなるようにしている。
Therefore, in the present invention, a plurality of metal masks having openings having different dimensions are overlapped with each other, and the side walls of the openings are expanded stepwise. Then, the side of the opening that contacts the bump original plate is made larger.

【0066】そうすると、メタルマスクの開孔の側壁が
拡大する方向に逃げているので、マスク蒸着して仮にバ
ンプ材料が回り込んでも開孔の側壁に付着することを防
ぐことができる。その結果、マスクをバンプを形成しよ
うとする基板やバンプ用原板から剥離する際に、形成さ
れたバンプや転写用バンプまでが一緒に剥離してしまう
ことが防げる。なお、こうしてマスクの開孔に沿って回
り込んだ回り込み膜は、はんだボール発生の原因となる
が、(4)で述べた本発明になる解決策によって、はん
だボールを除去することができる。
Then, since the side wall of the opening of the metal mask escapes in the direction of expansion, it is possible to prevent the bump material from adhering to the side wall of the opening even if the bump material goes around by vapor deposition of the mask. As a result, when the mask is peeled from the substrate on which bumps are to be formed or the original plate for bumps, it is possible to prevent the formed bumps and transfer bumps from being peeled together. The wrap-around film that wraps around the opening of the mask in this way causes the generation of solder balls, but the solder balls can be removed by the solution according to the present invention described in (4).

【0067】次に、レジストをマスクとしためっきによ
るバンプの形成方法における課題を解決する手段を説明
する。図8は本発明のバンプ用はんだの形成方法の模式
的な工程図である。
Next, a means for solving the problems in the bump forming method by plating using the resist as a mask will be described. FIG. 8 is a schematic process drawing of the bump solder forming method of the present invention.

【0068】図において、61は半導体基板、62は金属電
極、63は絶縁膜、64は金属膜または金属粒子、65はドラ
イフィルムまたは液状レジスト、66は開口部、67ははん
だ、68ははんだバンプである。
In the figure, 61 is a semiconductor substrate, 62 is a metal electrode, 63 is an insulating film, 64 is a metal film or particles, 65 is a dry film or liquid resist, 66 is an opening, 67 is solder, 68 is a solder bump. Is.

【0069】この課題を解決する手段としては、図8に
示すように、半導体基板61上に形成された金属電極62の
電極径よりも大きな径でドライフィルムまたは液状レジ
スト65をパターニングしてめっきする。ストレート形状
のはんだ67から形成するはんだバンプ68では、従来の液
状レジストの問題は生じない。しかも、めっきする径が
大きいために、短時間で所望の体積のはんだ67をめっき
することができる。また、大きな径でめっきした後には
んだ67を加熱して溶融すると、絶縁膜63とはんだ67は濡
れないため、はんだ67は絶縁膜63からはじかれて、金属
電極62上で一体化し、高さの高いはんだバンプ68を形成
することが可能となる。
As a means for solving this problem, as shown in FIG. 8, a dry film or liquid resist 65 is patterned and plated with a diameter larger than the electrode diameter of the metal electrode 62 formed on the semiconductor substrate 61. . The solder bump 68 formed from the straight-shaped solder 67 does not cause the problem of the conventional liquid resist. Moreover, since the diameter to be plated is large, the desired volume of solder 67 can be plated in a short time. Further, when the solder 67 is heated and melted after plating with a large diameter, the insulating film 63 and the solder 67 do not get wet, so the solder 67 is repelled from the insulating film 63, integrated on the metal electrode 62, and It becomes possible to form high solder bumps 68.

【0070】しかし、ただ単に大きな径ではんだをめっ
きしても、前述の図18(C)で説明したように、ドライ
フィルムまたは液状レジスト94の開口部97の全面がはん
だで埋まらないことがあり、はんだバンプ95の高さや形
状が不均一なものとなる。
However, even if the solder is simply plated with a large diameter, the entire surface of the opening 97 of the dry film or the liquid resist 94 may not be filled with the solder as described with reference to FIG. The height and shape of the solder bumps 95 are not uniform.

【0071】そのため、普通のスパッタ装置を用いて、
半導体基板61上の絶縁膜63の表面をあらかじめ逆スパッ
タすると、金属電極62の表面も当然逆スパッタされて絶
縁膜63上に金属膜や金属粒子64が堆積され、これが導電
膜或いは核となってめっきが進行し、はんだ67が横方向
に成長することが明らかとなった。
Therefore, using an ordinary sputtering device,
When the surface of the insulating film 63 on the semiconductor substrate 61 is reverse-sputtered in advance, the surface of the metal electrode 62 is naturally also reverse-sputtered to deposit a metal film or metal particles 64 on the insulating film 63, which becomes a conductive film or a nucleus. It was revealed that the plating progressed and the solder 67 grew laterally.

【0072】本発明は、この特徴を利用し、図8(A)
に示す絶縁膜63、同時に金属電極62の表面を逆スパッタ
すると、、図8(B)に示すように、絶縁膜63上に金属
膜または金属粒子が薄く堆積する。続いて、図8(C)
に示すように、ドライフィルム又は液状レジスト65を塗
布し、金属電極62より大きい範囲の開口部66をパターニ
ングすると、図8(D)に示すように、はんだめっきの
際にはんだ67は先ずドライフィルム65の開口部66の絶縁
膜63表面に一面に拡がる。そして、ドライフィルム65の
開口部66全体がはんだ67でめっきされていく。こうする
ことで、ドライフィルム65の開口部66全体をはんだ67で
均一に埋めることができ、ドライフィルム65除去後、そ
の後熱処理して図8(E)に示すような体積の大きなは
んだバンプ68を形成することができる。
The present invention makes use of this feature and is shown in FIG.
When the surface of the insulating film 63 shown in FIG. 5 and the surface of the metal electrode 62 are simultaneously reverse-sputtered, a metal film or metal particles are thinly deposited on the insulating film 63, as shown in FIG. Then, FIG. 8 (C)
As shown in FIG. 8, when a dry film or a liquid resist 65 is applied and the openings 66 in a range larger than the metal electrode 62 are patterned, the solder 67 is first formed into a dry film during solder plating as shown in FIG. 8D. The opening 66 of the opening 65 extends over the surface of the insulating film 63. Then, the entire opening 66 of the dry film 65 is plated with the solder 67. By doing so, the entire opening 66 of the dry film 65 can be uniformly filled with the solder 67, and after the dry film 65 is removed, heat treatment is performed to form a solder bump 68 having a large volume as shown in FIG. 8E. Can be formed.

【0073】このように、本発明のレジストをマスクと
しためっきによるバンプ形成の目的は、図8(A)に示
すように、金属電極62が形成された半導体基板61上には
んだの融点に耐え得る絶縁膜63を該金属電極62上を除い
て被覆する工程と、次に、図8(B)に示すように、該
金属電極62を含む基板の表面を逆スパッタして、該絶縁
膜63上に金属膜または金属粒子64を堆積する工程と、次
に、図8(C)に示すように、該絶縁膜63上にドライフ
ィルムまたは液状レジスト65を被覆し、露光現像を行っ
て、該金属電極62を含み少なくとも該金属電極62より大
きい径の開口部66を形成する工程と、次に、図8(D)
に示すように、該開口部66内にはんだ67を被覆(めっ
き)する工程と、次に、図8(E)に示すように、該は
んだ67を加熱溶融して球状のはんだバンプ68を形成する
工程とを含むことにより達成される。
As described above, the purpose of forming bumps by plating using the resist of the present invention as a mask is to withstand the melting point of solder on the semiconductor substrate 61 on which the metal electrodes 62 are formed, as shown in FIG. 8A. A step of covering the obtained insulating film 63 except on the metal electrode 62, and then, as shown in FIG. 8B, the surface of the substrate including the metal electrode 62 is reverse-sputtered to form the insulating film 63. A step of depositing a metal film or metal particles 64 thereon, and then, as shown in FIG. 8C, a dry film or a liquid resist 65 is coated on the insulating film 63, exposed and developed, and A step of forming an opening portion 66 including the metal electrode 62 and having a diameter larger than at least the metal electrode 62, and then, FIG.
8A, a step of coating (plating) the solder 67 in the opening 66, and then, as shown in FIG. 8E, the solder 67 is heated and melted to form spherical solder bumps 68. It is achieved by including the step of

【0074】[0074]

【発明の実施の形態】図1は本発明の第1の実施例の説
明図、図2は本発明の第2の実施例の説明図、図3は本
発明の第3の実施例の説明図、図4は本発明の第4の実
施例の説明図、図5は本発明の第5の実施例の説明図、
図6は本発明の第6の実施例の説明図、図7は本発明の
第7の実施例の説明図、図9〜図10は本発明の第8の実
施例の工程順模式説明図、図11は本発明のバンプ用はん
だの形成後の顕微鏡写真、図12は本発明のバンプ用はん
だの溶融後のはんだバンプ完成後の顕微鏡写真である。
1 is an explanatory view of a first embodiment of the present invention, FIG. 2 is an explanatory view of a second embodiment of the present invention, and FIG. 3 is an explanation of a third embodiment of the present invention. FIG. 4, FIG. 4 is an explanatory view of a fourth embodiment of the present invention, FIG. 5 is an explanatory view of a fifth embodiment of the present invention,
6 is an explanatory view of a sixth embodiment of the present invention, FIG. 7 is an explanatory view of a seventh embodiment of the present invention, and FIGS. 9 to 10 are schematic explanatory views in order of steps of an eighth embodiment of the present invention. FIG. 11 is a photomicrograph of the bump solder of the present invention after formation, and FIG. 12 is a photomicrograph of the solder bump of the present invention after melting after completion of the solder bump.

【0075】図において、1はバンプ用原板、11は転写
用バンプ、2は基板、21は電極用メタライズ層、22は絶
縁膜、3はバンプ、31ははんだ塊、32は回り込み膜、4
はフラックス、5はメタルマスク、5aは第1マスク、5b
は第2マスク、51は重置体、6は金属層、7は周覆層、
71はSiウェーハ、72はTi膜、73はNi膜、74は金属
電極、75はポリイミド膜、76はスルーホール、77は金属
膜または金属粒子、78はドライフィルム、79は開口部、
80ははんだ、81ははんだバンプである。
In the figure, 1 is a bump original plate, 11 is a transfer bump, 2 is a substrate, 21 is an electrode metallization layer, 22 is an insulating film, 3 is a bump, 31 is a solder block, 32 is a wraparound film, 4
Is flux, 5 is a metal mask, 5a is a first mask, 5b
Is a second mask, 51 is a stack, 6 is a metal layer, 7 is a surrounding layer,
71 is a Si wafer, 72 is a Ti film, 73 is a Ni film, 74 is a metal electrode, 75 is a polyimide film, 76 is a through hole, 77 is a metal film or metal particles, 78 is a dry film, 79 is an opening,
80 is a solder and 81 is a solder bump.

【0076】第1の実施例:1(請求項1〜6関連) 図1(A)において、基板2には10mm□のSiチップ
からなり、Au/Niの厚さがそれぞれ 0.1/0.5 μm
で 200μmφの電極用メタライズ層21を 500μmピッチ
でマトリックス状に設け、その上にPb−63wt%Snは
んだを被着する。バンプ用原板1はガラス基板からな
り、そのバンプ用原板1上にPb−63wt%Snはんだを
図示してないメタルマスクを用いて蒸着し、直径50μm
φで高さが50μmの転写用バンプ11を形成する。
First Embodiment: 1 (related to claims 1 to 6) In FIG. 1 (A), a substrate 2 is made of a 10 mm □ Si chip, and the thickness of Au / Ni is 0.1 / 0.5 μm.
Then, a 200 μmφ electrode metallization layer 21 is provided in a matrix pattern at a pitch of 500 μm, and Pb-63 wt% Sn solder is deposited thereon. The bump original plate 1 is made of a glass substrate, and Pb-63 wt% Sn solder is vapor-deposited on the bump original plate 1 using a metal mask (not shown) to have a diameter of 50 μm.
A transfer bump 11 having a height of φ and a height of 50 μm is formed.

【0077】図1(B)において、転写用バンプ11にフ
ラックス4を塗布して基板2に位置合わせせず無造作に
重ね合わせ、 220°Cに加熱した。図1(C)に電極用
メタライズ層21に衝合した転写用バンプ11は転写されて
基板2上にバンプ3が形成された。また、電極用メタラ
イズ層21に衝合しなかった転写用バンプ11は、バンプ3
の間隙にはんだ塊31として残る。このはんだ塊31は、バ
ンプ用原板1を基板2から離し、フラックス4を洗浄す
ると、図1(D)に示したように、はんだ塊31がフラッ
クス4とともに清浄され除去され、基板2の上に良好な
バンプ3が形成できた。
In FIG. 1 (B), the flux 4 was applied to the transfer bumps 11 and the substrate 2 was not superposed on the substrate 2 but was randomly superposed and heated to 220 ° C. In FIG. 1 (C), the transfer bumps 11 abutted against the electrode metallization layer 21 were transferred to form the bumps 3 on the substrate 2. In addition, the transfer bumps 11 that did not collide with the electrode metallization layer 21 are the bumps 3
Remains as a solder mass 31 in the gap. When the bump original plate 1 is separated from the substrate 2 and the flux 4 is washed, the solder mass 31 is cleaned and removed together with the flux 4 as shown in FIG. Good bumps 3 could be formed.

【0078】第1の実施例:2(請求項1〜6関連) 図1(A)において、基板2にはハイブリッドICに用
いるアルミナセラミック回路基板を用い、Au/Niの
厚さがそれぞれ 0.1/0.5 μmで 400μmφの電極用メ
タライズ層21を 800μmピッチでマトリックス状に設
け、その上にIn−48wt%Snはんだを被着する。ガラ
ス基板のバンプ用原板1上には、In−48wt%Snはん
だペーストを、スクリーン印刷によって、直径 100μm
φの転写用バンプ11を 200μmピッチで形成する。
First Embodiment: 2 (related to claims 1 to 6) In FIG. 1 (A), an alumina ceramic circuit board used for a hybrid IC is used as the board 2 and the thickness of Au / Ni is 0.1 / each. An electrode metallization layer 21 of 0.5 μm and 400 μmφ is provided in a matrix pattern at a pitch of 800 μm, and In-48 wt% Sn solder is deposited thereon. In-48 wt% Sn solder paste was screen-printed on the original plate 1 for bumps on the glass substrate to a diameter of 100 μm.
The φ transfer bumps 11 are formed at a pitch of 200 μm.

【0079】図1(B)において、転写用バンプ11にフ
ラックス4を塗布して基板2に位置合わせすることなく
重ね合わせし、 150°Cに加熱した。図1(C)におい
て、電極用メタライズ層21に衝合した転写用バンプ11は
転写されて基板2上にバンプ3が形成された。バンプ用
原板1を基板2から離し、フラックス4を洗浄すると、
図1(D)に示したようにバンプ3が形成された。
In FIG. 1 (B), the flux 4 was applied to the transfer bumps 11 and they were superposed on the substrate 2 without being aligned, and heated to 150 ° C. In FIG. 1C, the transfer bumps 11 abutted against the electrode metallization layer 21 were transferred to form the bumps 3 on the substrate 2. When the bump original plate 1 is separated from the substrate 2 and the flux 4 is washed,
The bumps 3 were formed as shown in FIG.

【0080】第1の実施例:3(請求項1〜6関連) 図1(A)において、基板2にはハイブリッドICに用
いるアルミナセラミック回路基板を用い、Au/Niの
厚さがそれぞれ 0.1/0.5 μmで 200μmφの電極用メ
タライズ層21を 500μmピッチでマトリックス状に設
け、その上にInはんだを被着する。ポリイミドフィル
ムからなるバンプ用原板1上には、メタルマスク5を介
してInはんだを蒸着し、直径50μmφ、高さ50μmの
転写用バンプ11を 100μmピッチで形成する。
First Embodiment: 3 (Related to Claims 1 to 6) In FIG. 1 (A), an alumina ceramic circuit substrate used for a hybrid IC is used as the substrate 2 and the thickness of Au / Ni is 0.1 /. Electrode metallization layers 21 of 0.5 μm and 200 μmφ are provided in a matrix at a pitch of 500 μm, and In solder is deposited thereon. On the bump original plate 1 made of a polyimide film, In solder is vapor-deposited through a metal mask 5 to form transfer bumps 11 having a diameter of 50 μmφ and a height of 50 μm at a pitch of 100 μm.

【0081】図1(B)において、転写用バンプ11にフ
ラックス4を塗布して基板2に位置合わせすることなく
衝合し、 150°C、5Kgf で熱圧着した。そのあと、図
1(C)において、 220°Cに加熱したところ、電極用
メタライズ層21に衝合した転写用バンプ11が基板2上に
転写された。バンプ用原板1を基板2から離し、フラッ
クス4を洗浄すると、図1(D)に示したようにバンプ
3が形成された。
In FIG. 1B, the flux 4 was applied to the transfer bumps 11 and abutted against the substrate 2 without aligning them, and thermocompression bonded at 150 ° C. and 5 Kgf. Then, in FIG. 1 (C), when heated to 220 ° C., the transfer bumps 11 abutted against the electrode metallization layer 21 were transferred onto the substrate 2. When the original plate 1 for bumps was separated from the substrate 2 and the flux 4 was washed, the bumps 3 were formed as shown in FIG. 1 (D).

【0082】こゝでは、バンプ材料にPb−63wt%Sn
はんだやIn−48wt%Snはんだペーストなどを用いた
が、その外に、例えば、BiやGa、Ge、Sbを含む
はんだなども用いることができる。また、転写用バンプ
を形成するバンプ用原板や電極用メタライズ層にも種々
の変形が可能である。
In this case, the bump material is Pb-63 wt% Sn.
Although solder, In-48 wt% Sn solder paste, or the like was used, a solder containing Bi, Ga, Ge, or Sb may also be used in addition to the above. Further, various modifications can be made to the bump original plate for forming the transfer bumps and the electrode metallized layer.

【0083】第2の実施例:1(請求項7、15、16、17
または18関連) 図2(A)において、開孔の直径が表面 130μmφ、裏
面 170μmφで側壁の角度が約 100°の図示してないメ
タルマスクを用いて、Siのバンプ用原板1の上にPb
−5wt%Snはんだを蒸着し、高さ30μmの転写用バン
プ11を形成したが、こゝでは、模式的に右端の転写用バ
ンプ11が他のバンプ3よりも高さが低くなっている。
Second embodiment: 1 (claims 7, 15, 16, 17)
Or 18) In FIG. 2 (A), using a metal mask (not shown) in which the diameter of the opening is 130 μmφ on the front side and 170 μmφ on the back side and the side wall angle is about 100 °, Pb is deposited on the Si original plate 1 for bumps.
-5 wt% Sn solder was vapor-deposited to form the transfer bumps 11 having a height of 30 μm. Here, the transfer bumps 11 at the right end are typically lower in height than the other bumps 3.

【0084】図2(B)において、この転写用バンプ11
にフラックス4を塗布して、Si素子が形成された基板
2の上のNiの電極用メタライズ層21に位置合わせし、
360°Cに加熱して転写したあと、図2(C)に示した
ように、バンプ用原板1を基板2から開離し、フラック
ス4を洗浄すると、基板2の上にバンプ3が形成され
た。
In FIG. 2B, the transfer bump 11
Flux 4 is applied to and is aligned with the Ni electrode metallization layer 21 on the substrate 2 on which the Si element is formed,
After transferring by heating at 360 ° C., the bump original plate 1 was separated from the substrate 2 and the flux 4 was washed, as shown in FIG. 2C, to form the bump 3 on the substrate 2. .

【0085】さらに、図2(D)で、図2(A)と同様
にバンプ用原板1に転写用バンプ11を形成し、図2
(E)に示したように、転写用バンプ11にフラックス4
を塗布して基板2の一回目の転写で形成されたバンプ3
に位置合わせし、 350°Cに加熱して転写したあとフラ
ックス4を洗浄した。図2(F)に示したように、基板
2の上には2回転写したバンプ3が形成された。
Further, as shown in FIG. 2D, transfer bumps 11 are formed on the bump original plate 1 as in FIG.
As shown in (E), the flux 4 is applied to the transfer bump 11.
The bumps 3 formed by the first transfer of the substrate 2 by applying
Then, the flux 4 was washed after the transfer was performed by heating to 350 ° C. As shown in FIG. 2F, the bumps 3 transferred twice were formed on the substrate 2.

【0086】こうして形成されたSi素子からなる基板
2の上の全てのバンプ3を高さを測定したところ、平均
のバンプ高さは84.3μm、最小の高さは79.2μm、最大
のバンプ高さは87.9μmであった。このSi素子とAl
N基板とをフラックスなしでフリップチップ接合し、C
PUモジュールを作製した。接合部の電気的な信頼性を
調べたところ不具合が皆無であった。
When the heights of all the bumps 3 on the substrate 2 made of the Si element thus formed were measured, the average bump height was 84.3 μm, the minimum height was 79.2 μm, and the maximum bump height. Was 87.9 μm. This Si element and Al
F-chip bonding with N substrate without flux, C
A PU module was produced. When the electrical reliability of the joint was examined, no defects were found.

【0087】第2の実施例:2(請求項7、15、16、17
または18関連) 第2の実施例:1と同様の2回転写方式で、いろいろな
はんだを試料として用い、バンプ形成を行った。表1に
それぞれの試料の加熱条件を示す。
Second embodiment: 2 (claims 7, 15, 16, 17)
Or 18) The bumps were formed by using the various solders as samples in the same double transfer method as in the second embodiment. Table 1 shows the heating conditions of each sample.

【0088】[0088]

【表1】 [Table 1]

【0089】こうしてそれぞれの試料から形成されたバ
ンプの高さの測定結果を表2に示す。
Table 2 shows the measurement results of the height of the bumps thus formed from the respective samples.

【0090】[0090]

【表2】 [Table 2]

【0091】この表2から分かるように、2回転写によ
ってバンプの高さのばらつき、特に最小値が異常に小さ
くなる不具合が防止できる。その結果、それぞれのバン
プを転写したSi素子をAlN基板をフリップチップ接
合して、実施例:1と同様に信頼性を調べたところ接合
の不具合が皆無であった。
As can be seen from Table 2, it is possible to prevent the unevenness of the bump height, especially the minimum value, from being abnormally reduced by the double transfer. As a result, when the Si elements to which the respective bumps were transferred were flip-chip bonded to the AlN substrate and the reliability was examined in the same manner as in Example 1, there were no bonding defects.

【0092】第2の実施例:3(請求項7、15、16、17
または18関連) 開孔の直径が表面 150μmφ、裏面 180μmφで側壁の
角度が約 100°、開孔の平均直径 150μmφ、最小直径
>125 μmφの図示してないメタルマスクを用いて、高
さ平均が85μm、最小高さが75μmのバンプを形成する
ために、次のような計算を行った。
Second embodiment: 3 (claims 7, 15, 16, 17)
Or 18) The diameter of the openings is 150 μmφ on the front side, 180 μmφ on the back side, the angle of the side wall is about 100 °, the average diameter of the openings is 150 μmφ, and the height average is 150 μmφ. The following calculation was performed to form a bump having a diameter of 85 μm and a minimum height of 75 μm.

【0093】 75/85=0.88 (0.88)3=0.69 0.691/2 =0.82 このメタルマスクを用いて、ガラスのバンプ用原板上に
Pb−5wt%Snはんだを蒸着したあとメタルマスクを
剥がして 転写用バンプを形成した。転写用バンプにフ
ラックスを塗布したあと、Si素子上のNiの電極用メ
タライズ層と位置合わせし、 360°Cに加熱してPb−
5wt%Snはんだの転写用バンプをバンプ用原板からS
i素子の電極用メタライズ層上に転写した。この転写工
程を2回繰り返したあと、バンプ表面の酸化膜を除去す
るためにフラックスを塗布し、 350°Cに加熱し冷却し
たあとフラックスを除去した。
75/85 = 0.88 (0.88) 3 = 0.69 0.69 1/2 = 0.82 Using this metal mask, Pb-5 wt% Sn solder was vapor-deposited on the glass bump original plate, and then the metal mask was peeled off to transfer. Bumps were formed. After applying the flux to the transfer bump, align it with the Ni electrode metallization layer on the Si element, and heat it to 360 ° C to remove Pb-
Transfer the 5wt% Sn solder transfer bumps from the bump original plate to S
It was transferred onto the electrode metallization layer of the i element. After repeating this transfer process twice, a flux was applied to remove the oxide film on the bump surface, heated to 350 ° C. and cooled, and then the flux was removed.

【0094】Si素子上の全バンプの高さを測定したと
ころ、平均のバンプ高さは84.9μm、最小のバンプ高さ
は78.3μm、最大のバンプ高さは90.1μmであった。S
i素子をAlN基板にフラックスなしでフリップチップ
接合し、CPUモジュールを作製した。接合部の電気的
な信頼性を調べたところ不具合が皆無であった。
When the heights of all the bumps on the Si element were measured, the average bump height was 84.9 μm, the minimum bump height was 78.3 μm, and the maximum bump height was 90.1 μm. S
The i element was flip-chip bonded to the AlN substrate without flux to prepare a CPU module. When the electrical reliability of the joint was examined, no defects were found.

【0095】第2の実施例では、2回の転写工程によっ
てバンプの高さのばらつき補正を例示したが、転写回数
は2回に限定されるものではなく、メタルマスクや転写
用バンプ、転写形成されるバンプなどの寸法条件、はん
だの種類などによって種々の変形が可能である。
In the second embodiment, the bump height variation correction is exemplified by two transfer steps, but the number of transfers is not limited to two, and a metal mask, transfer bumps, transfer formation are performed. Various modifications are possible depending on dimensional conditions such as bumps to be formed and the type of solder.

【0096】第3の実施例:1(請求項8、15、17また
は18関連) 図3(A)において、基板2には半導体素子が設けられ
たSi基板からなり、Niの電極用メタライズ層21が形
成されており、その電極用メタライズ層21の回りはポリ
イミドの絶縁膜22で覆われている。そして、電極用メタ
ライズ層21と絶縁膜22に跨がって 0.5μmの膜厚のAu
の金属層6が設けられている。
Third Embodiment: 1 (related to claim 8, 15, 17 or 18) In FIG. 3 (A), a substrate 2 is a Si substrate provided with a semiconductor element, and a Ni electrode metallization layer is formed. 21 is formed, and the periphery of the electrode metallization layer 21 is covered with a polyimide insulating film 22. Then, the Au film having a thickness of 0.5 μm is formed across the metallized layer for electrode 21 and the insulating film 22.
Metal layer 6 is provided.

【0097】転写用バンプ11は、図示してないSiのバ
ンプ用原板の上にメタルマスクを用いてPb−5wt%S
nはんだを蒸着して形成したものである。転写用バンプ
11にフラックス4を塗布したあと、図3(B)に示した
ように、金属層6の絶縁膜22側を狙って位置合わせし、
360°Cに加熱してPb−5wt%Snはんだ製の転写用
バンプ11を基板2の金属層6に転写した。転写用バンプ
11のPb−5wt%Snはんだの中には金属層6のAuが
拡散して消滅するとともに、Pb−5wt%Snはんだが
電極用メタライズ層21のNiにも濡れて矢印に示したよ
うに移動し、図3(C)に示したように基板2の上にP
b−5wt%Snはんだ製のバンプ3が形成された。
The transfer bumps 11 were formed of Pb-5 wt% S by using a metal mask on a Si bump original plate (not shown).
It is formed by vapor deposition of n solder. Transfer bump
After applying the flux 4 to 11, the metal layer 6 is aligned by aiming at the side of the insulating film 22 as shown in FIG.
The bumps 11 for transfer made of Pb-5 wt% Sn solder were transferred to the metal layer 6 of the substrate 2 by heating to 360 ° C. Transfer bump
In the Pb-5 wt% Sn solder of No. 11, Au of the metal layer 6 was diffused and disappeared, and the Pb-5 wt% Sn solder was wet with Ni of the metallized layer for electrode 21 and moved as shown by the arrow. Then, as shown in FIG.
The bumps 3 made of b-5 wt% Sn solder were formed.

【0098】こうして基板2の上に形成されたバンプ3
は、図示してないフラックスを洗浄したあと、透過X線
で観察したところ、バンプ3の中にボイドは認められな
かった。バンプ3を表面の酸化膜を除去するために再度
フラックスを塗布して 350°Cに加熱し、冷却してフラ
ックス洗浄した。このバンプ3が形成された基板2をA
lN基板とフラックスなしでフリップチップ接合し、C
PUモジュールとし、信頼性試験を行ったが不具合は皆
無であった。
The bumps 3 thus formed on the substrate 2
After washing a flux (not shown) and observing it with a transmission X-ray, no void was found in the bump 3. To remove the oxide film on the surface of the bump 3, flux was applied again, heated to 350 ° C., cooled, and washed with flux. The substrate 2 on which the bumps 3 are formed is
Flip chip bonding with 1N substrate without flux, C
As a PU module, a reliability test was conducted, but there were no defects.

【0099】第3の実施例:2(請求項8、15、17また
は18関連) 第3の実施例:1と同様の転写方式で、いろいろなはん
だを試料として用い、バンプ形成を行った。それぞれの
試料の加熱条件は、第2の実施例:2の表1に示した条
件と同一である。
Third Example: 2 (related to claim 8, 15, 17 or 18) Bump formation was performed by using various solders as samples in the same transfer method as in the third example: 1. The heating conditions of each sample are the same as those shown in Table 1 of the second embodiment: 2.

【0100】それぞれの条件で形成されたバンプは、透
過X線で観察したところ、バンプの中にボイドは認めら
れなかった。また、それぞれのバンプが形成された基板
をAlN基板とフラックスなしでフリップチップ接合
し、CPUモジュールとし、腐食試験を行ったが不具合
は皆無であった。
The bumps formed under the respective conditions were observed by transmission X-ray, and no void was found in the bumps. Further, the substrate on which the respective bumps were formed was flip-chip bonded to the AlN substrate without flux to prepare a CPU module, and a corrosion test was conducted, but there was no problem.

【0101】こゝでは、バンプ材料にPb−5wt%Sn
はんだやInはんだを用いたが、その外に、例えば、B
iやGa、Ge、Sbを含むはんだなども用いることが
できる。また、転写用バンプを形成するバンプ用原板に
は、Siの外にガラスやセラミック、あるいはポリイミ
ドのような耐熱性の高い樹脂膜なども用いることができ
る。さらに、バンプを形成する電極用メタライズ層に
は、バンプ材料の種類によって、Niの外にAuやT
i、Cu、Crなどの多層薄膜も用いることができる。
In this case, the bump material is Pb-5 wt% Sn.
Although solder or In solder was used, in addition to that, for example, B
A solder containing i, Ga, Ge, Sb, or the like can also be used. In addition to Si, glass, ceramics, or a resin film having high heat resistance such as polyimide can be used in addition to Si for the original plate for bumps on which transfer bumps are formed. Further, the electrode metallization layer for forming the bumps may have Au or T in addition to Ni depending on the type of the bump material.
Multi-layer thin films of i, Cu, Cr, etc. can also be used.

【0102】第4の実施例(請求項9、11、15、17また
は18関連) 図4(A)において、基板2は半導体素子が設けられた
Si基板からなり、電極用メタライズ層21はAu電極か
らなる。その電極用メタライズ層21の回りに、膜厚 0.1
μmのAlの周覆層7を蒸着によって設けた。開孔の直
径が表面 130μmφ、裏面 170μmφで側壁の角度が約
100°の図示してないメタルマスクを用いて、Siのバ
ンプ用原板1の上にPb−5wt%Snはんだを蒸着し、
高さ30μmの転写用バンプ11を形成した。ところが、こ
の転写用バンプ11の裾野には、一般には避けがたいバン
プ用原板1と図示してないメタルマスク5の隙間に入り
込んだ回り込み膜32が這い出していた。
Fourth Embodiment (Related to Claim 9, 11, 15, 17 or 18) In FIG. 4 (A), the substrate 2 is made of a Si substrate provided with a semiconductor element, and the electrode metallization layer 21 is made of Au. It consists of electrodes. Around the electrode metallization layer 21, a film thickness of 0.1
A peripheral covering layer 7 of Al having a thickness of μm was provided by vapor deposition. The diameter of the opening is 130 μmφ on the front side and 170 μmφ on the back side, and the side wall angle is
Using a metal mask (not shown) of 100 °, Pb-5 wt% Sn solder is vapor-deposited on the Si bump original plate 1.
A transfer bump 11 having a height of 30 μm was formed. However, at the skirt of the transfer bump 11, a wrap-around film 32 that has entered the gap between the bump original plate 1 and the metal mask 5 (not shown) is generally unavoidable.

【0103】図4(B)において、この転写用バンプ11
にフラックス4を塗布して、基板2の上のAuの電極用
メタライズ層21に位置合わせし、 360°Cに加熱して転
写したあとバンプ用原板1を開離しフラックス4を洗浄
すると、図4(C)に示したように、基板2の上にバン
プ3が形成された。それとともに、バンプ3の回りには
回り込み膜32が球状のはんだ塊31がいわゆるはんだボー
ルとして生成され点在していた。
In FIG. 4B, the transfer bump 11
4 is coated with the flux 4, aligned with the Au electrode metallization layer 21 on the substrate 2, transferred by heating to 360 ° C., the bump original plate 1 is separated, and the flux 4 is washed. The bumps 3 were formed on the substrate 2 as shown in FIG. At the same time, the wrap-around film 32 was scattered around the bumps 3, and spherical solder lumps 31 were generated as so-called solder balls.

【0104】そこで、基板2を蒸留水:90ml、塩酸:15
ml、ふっ酸:10mlからなるエッチング溶液に浸漬し、A
lの周覆層7を溶解し除去したところ、図4(D)に示
したように、はんだ塊31も同時に除去でき、基板2の上
に良好なバンプ3を転写形成することができた。
Then, the substrate 2 is distilled water: 90 ml, hydrochloric acid: 15
ml, hydrofluoric acid: dip it in an etching solution consisting of 10 ml, and
When 1 l of the peripheral covering layer 7 was dissolved and removed, as shown in FIG. 4 (D), the solder mass 31 could also be removed at the same time, and good bumps 3 could be transferred and formed on the substrate 2.

【0105】こゝでは、バンプ材料にPb−5wt%Sn
はんだを用いたが、その外に、例えば、InやGa、G
e、Sbを含むはんだなども用いることができる。ま
た、転写用バンプを形成するバンプ用原板には、Siの
外にガラスやセラミック、あるいはポリイミドのような
耐熱性の高い樹脂膜なども用いることができる。さら
に、バンプを形成する電極用メタライズ層には、バンプ
材料の種類によって、Ni/TiとかCu/Crなどの
多層薄膜も用いることができる。さらに、メタルマスク
の開孔の大きさには、種々の変形が可能である。
In this case, the bump material is Pb-5 wt% Sn.
Although solder was used, other than that, for example, In, Ga, G
A solder containing e, Sb or the like can also be used. In addition to Si, glass, ceramics, or a resin film having high heat resistance such as polyimide can be used in addition to Si for the original plate for bumps on which transfer bumps are formed. Further, a multilayer thin film such as Ni / Ti or Cu / Cr can be used for the electrode metallization layer for forming the bump depending on the type of the bump material. Further, the size of the opening of the metal mask can be variously modified.

【0106】バンプ形成材料に濡れない周覆層には、半
導体素子が設けられた基板2の上に、例えば、ポリイミ
ドなどの樹脂膜が絶縁膜として被着されている場合に
は、Alのような金属膜が有効である。しかし、ポリイ
ミドなどの樹脂膜が被着されていない場合に、例えば、
ポリイミドのような耐熱性があり、溶剤に溶解可能な樹
脂膜を用いることもできる。また、はんだ塊が微細な場
合には、硝酸と酢酸の混酸に浸漬して、転写形成された
バンプを温存させ、はんだ塊のみを溶解させて除去する
こともでき、種々の変形が可能である。
The surrounding layer which is not wet with the bump forming material is made of Al, for example, when a resin film such as polyimide is deposited as an insulating film on the substrate 2 provided with the semiconductor element. An effective metal film is effective. However, when a resin film such as polyimide is not deposited, for example,
A resin film having heat resistance and soluble in a solvent such as polyimide can also be used. Further, when the solder mass is fine, it is possible to immerse it in a mixed acid of nitric acid and acetic acid to preserve the bump formed by transfer, and to dissolve and remove only the solder mass, and various modifications are possible. .

【0107】第5の実施例(請求項10、11、15、17また
は18) 図5(A)において、ガラスのバンプ用原板1の転写用
バンプ11の領域以外に膜厚 0.1μmのAlの周覆層7を
蒸着によって設けた。そして、開孔の直径が表面 130μ
mφ、裏面 170μmφで側壁の角度が約 100°のメタル
マスク5を用いて、ガラスのバンプ用原板1の上にPb
−5wt%Snはんだを蒸着し、高さ30μmの転写用バン
プ11を形成した。
Fifth Embodiment (Claim 10, 11, 15, 17 or 18) In FIG. 5 (A), an Al film having a film thickness of 0.1 μm is formed in a region other than the region of the transfer bump 11 of the glass bump original plate 1. The surrounding layer 7 was provided by vapor deposition. And the diameter of the aperture is 130μ on the surface.
Using a metal mask 5 with mφ, back side 170 μmφ and side wall angle of about 100 °, Pb is placed on the glass original plate 1 for bumps.
-5 wt% Sn solder was vapor-deposited to form transfer bumps 11 having a height of 30 μm.

【0108】この転写用バンプ11は、図5(B)に示し
たように、転写用バンプ11の裾野には、一般には避けが
たいバンプ用原板1とメタルマスク5との隙間に入り込
む回り込み膜32が這い出していた。
As shown in FIG. 5B, this transfer bump 11 is a wrap-around film that enters the gap between the bump original plate 1 and the metal mask 5 which is generally inevitable in the skirt of the transfer bump 11. 32 was crawling out.

【0109】次いで、転写用バンプ11が形成されたバン
プ用原板1を、N2-H2(4:1)雰囲気中で 320°Cが加熱
すると、図5(C)に示したように、回り込み膜32の一
部がはんだ塊31として、周覆層7の上に生成する。
Next, when the bump original plate 1 on which the transfer bumps 11 are formed is heated at 320 ° C. in an N 2 -H 2 (4: 1) atmosphere, as shown in FIG. 5 (C). A part of the wrap-around film 32 is formed as a solder mass 31 on the surrounding layer 7.

【0110】そこで、バンプ用原板1を蒸留水:90ml、
塩酸:15ml、ふっ酸:10mlからなるエッチング溶液に浸
漬し、Alの周覆層7を溶解し除去したところ、図5
(D)に示したように、はんだ塊31も同時に除去でき、
バンプ用原板1の上に回り込み膜32のない転写用バンプ
11を形成することができた。
Then, the original plate 1 for bumps is distilled water: 90 ml,
When the Al peripheral covering layer 7 was dissolved and removed by immersing it in an etching solution consisting of hydrochloric acid: 15 ml and hydrofluoric acid: 10 ml, FIG.
As shown in (D), the solder mass 31 can be removed at the same time,
Transfer bumps without wrap-around film 32 on bump original plate 1
11 could be formed.

【0111】バンプ形成材料に濡れない周覆層には、A
lのような金属膜の外に、例えば、ポリイミドのような
耐熱性があり、溶剤に溶解可能な樹脂膜を用いることも
できる。また、はんだ塊が微細な場合には、硝酸と酢酸
の混酸に浸漬して転写用バンプを温存させ、はんだ塊の
みを溶解して除去することもできる。さらに、バンプ材
料にPb−5wt%Snはんだを用いたが、その外に、例
えば、InやGa、Ge、Sbを含むはんだなども用い
ることができる。また、転写用バンプを形成するバンプ
用原板には、ガラスの外にSiやセラミック、あるいは
ポリイミドのような耐熱性の高い樹脂膜なども用いるこ
とができる。さらに、メタルマスクの開孔の大きさに
は、種々の変形が可能である。
The surrounding layer that does not get wet with the bump-forming material is A
In addition to the metal film such as l, a resin film having heat resistance and soluble in a solvent, such as polyimide, can be used. Further, when the solder lump is fine, the transfer bump can be preserved by immersing it in a mixed acid of nitric acid and acetic acid, and only the solder lump can be dissolved and removed. Further, although Pb-5 wt% Sn solder was used as the bump material, other solder, for example, containing In, Ga, Ge, Sb, or the like can also be used. In addition to glass, Si, ceramics, or a resin film having high heat resistance such as polyimide can be used in addition to glass for the original plate for bumps on which transfer bumps are formed. Further, the size of the opening of the metal mask can be variously modified.

【0112】第6の実施例:1(請求項12、13、16また
は18関連) 図6において、メタルマスク5には、開孔の直径が 140
μm、厚さ50μmの42−アロイ製の第1マスク5aと、開
孔の直径が 170μm、厚さ50μmの42−アロイ製の第2
マスク5bを、それぞれの開孔の中心を合致させて重ね合
わせた重置体51を用いた。基板2には、 100μmφのA
u/Ni/Tiの電極用メタライズ層21を設けた回路基
板を用いた。図示してない蒸着装置の中で、第2マスク
5b、第1マスク5aの順に位置合わせした重置体51を、開
孔が基板2の電極用メタライズ層21に位置合わせされる
ように磁石を用いた蒸着用治具で固定した。
Sixth Embodiment: 1 (related to claim 12, 13, 16 or 18) In FIG. 6, the metal mask 5 has an opening diameter of 140 mm.
The first mask 5a made of 42-alloy having a thickness of 50 μm and the second mask made of 42-alloy having a diameter of the aperture of 170 μm and a thickness of 50 μm.
An overlay 51 was used in which the mask 5b was superposed with the centers of the respective openings aligned. Substrate 2 has 100 μmφ A
A circuit board provided with a u / Ni / Ti electrode metallization layer 21 was used. In the vapor deposition device not shown, the second mask
5b and the first mask 5a were aligned in this order, and the stacking body 51 was fixed by a deposition jig using a magnet so that the openings were aligned with the electrode metallization layer 21 of the substrate 2.

【0113】Pb−5wt%Snはんだを厚さ30μm蒸着
し、重置体51を基板2から剥離し、バンプ3を形成し
た。その際、はんだ材料が重置体51の特に第2マスク5b
の側壁への付着が見られず、バンプ3の欠落が起こらな
かった。そのあと、バンプ3の表面の酸化膜を除去した
り、バンプ3の整形を行うために、バンプ3にフラック
スを塗布してPb−5wt%Snはんだの融点である 314
°Cより高い温度に加熱して溶融させ、冷却したあとフ
ラックスを洗浄して除去し、基板2の上に良好なバンプ
3を形成することができた。
Pb-5 wt% Sn solder was vapor-deposited to a thickness of 30 μm, the stack 51 was peeled from the substrate 2, and bumps 3 were formed. At this time, the solder material is applied to the stacking body 51, especially the second mask 5b.
No adhesion to the side wall of the bump was observed, and the bump 3 did not drop. Then, in order to remove the oxide film on the surface of the bump 3 and to shape the bump 3, a flux is applied to the bump 3 to obtain the melting point of the Pb-5 wt% Sn solder.
It was possible to form good bumps 3 on the substrate 2 by heating to a temperature higher than ° C to melt and cooling and then removing the flux by washing.

【0114】こうして、Pb−5wt%Snはんだのバン
プ3が形成された基板2は、例えば、100 μmφのAu
/Ni/Tiのメタライズ電極を設けたSiチップ上に
フラックスを塗布し、バンプ3を形成した基板2の上に
位置合わせする。そして、N 2 ガス雰囲気のリフロー炉
内で 350°Cに加熱すれば、フリップチップ接合体を構
成することができる。
Thus, the Pb-5 wt% Sn solder van
The substrate 2 on which the cap 3 is formed is, for example, 100 μmφ Au.
/ Ni / Ti metallized electrode on Si chip
On the substrate 2 on which the flux 3 is applied and the bumps 3 are formed
Align. And N TwoGas atmosphere reflow furnace
If it is heated to 350 ° C inside, a flip-chip bonded structure will be formed.
Can be achieved.

【0115】第6の実施例:2(請求項12、13、16また
は18関連) 図6において、開孔の直径が 140μm、厚さ50μmの42
−アロイ製の第1マスク5aと、開孔の直径が 170μm、
厚さ50μmの42−アロイ製の第2マスク5bを開孔の中心
を合致させて重ね合わせ、エポキシ系樹脂で貼着した重
置体51をメタルマスク5として用いる。基板2には、 1
00μmφのAu/Pt/Tiの電極用メタライズ層21を
設けたSiチップを用いた。図示してない蒸着装置の中
で、第2マスク5bが基板2に当接するように位置合わせ
した重置体51を図示してない磁石を用いた蒸着用治具で
固定した。
Sixth Embodiment: 2 (related to claim 12, 13, 16 or 18) In FIG. 6, 42 having an aperture diameter of 140 μm and a thickness of 50 μm.
-The first mask 5a made of alloy and the diameter of the opening is 170 μm,
A second mask 5b made of 42-alloy having a thickness of 50 μm is superposed with the centers of the openings aligned, and the stacking body 51 adhered with an epoxy resin is used as the metal mask 5. Substrate 2 has 1
A Si chip provided with an Au / Pt / Ti electrode metallization layer 21 of 00 μmφ was used. In the vapor deposition device (not shown), the stacking member 51 aligned so that the second mask 5b abuts on the substrate 2 was fixed by a vapor deposition jig using a magnet (not shown).

【0116】Inはんだを厚さ30μm蒸着し、重置体51
を基板2から剥離し、バンプ3を形成した。その際、は
んだ材料が重置体51の特に第2マスク5bの側壁への付着
が見られず、バンプ3の欠落が起こらなかった。そのあ
と、バンプ3の表面の酸化膜を除去したり、バンプ3の
整形を行うために、バンプ3にフラックスを塗布してI
nはんだの融点より高い 215°Cに加熱して溶融させ
た。冷却したあと、フラックスを洗浄して除去し、基板
2の上に良好なInのバンプ3を形成することができ
た。
In solder was vapor-deposited with a thickness of 30 μm and placed on the stacking member 51.
Was peeled from the substrate 2 to form bumps 3. At that time, the solder material was not observed to adhere to the side wall of the second mask 5b of the stacking body 51, and the bump 3 did not drop. Then, in order to remove the oxide film on the surface of the bumps 3 and to shape the bumps 3, flux is applied to the bumps 3 to remove the oxide film.
It was heated to 215 ° C, which is higher than the melting point of the n solder, to be melted. After cooling, the flux was washed and removed, and good In bumps 3 could be formed on the substrate 2.

【0117】こうして、Inはんだのバンプ3が形成さ
れた基板2は、例えば、100 μmφのAu/Pt/Ti
のメタライズ電極上に同様にしてInのバンプを設けた
回路基板とバンプ同士を位置合わせし、フラックスを用
いずに、 260°Cのフルオロカーボン蒸気中でVPS法
によってフリップチップ接合体を構成することができ
る。
The substrate 2 on which the In solder bumps 3 are formed is, for example, 100 μmφ Au / Pt / Ti.
In the same manner, the bumps may be aligned with the circuit board on which the In bumps are provided on the metallized electrodes, and a flip-chip bonded body may be formed by the VPS method in fluorocarbon vapor at 260 ° C without using flux. it can.

【0118】こゝでは、バンプ材料にPb−5wt%Sn
はんだやInはんだを用いたが、その外に、例えば、B
iやGa、Ge、Sbを含むはんだなども用いることが
できる。また、転写用バンプを形成するバンプ用原板に
は、Siやガラスの外にセラミックやポリイミドのよう
な耐熱性の高い樹脂膜なども用いることができる。さら
に、バンプを形成する電極用メタライズ層には、バンプ
材料の種類によって、Ni/TiとかCu/Crなどの
多層薄膜も用いることができる。さらに、メタルマスク
の開孔の大きさには、種々の変形が可能である。
In this case, the bump material is made of Pb-5 wt% Sn.
Although solder or In solder was used, in addition to that, for example, B
A solder containing i, Ga, Ge, Sb, or the like can also be used. In addition to Si and glass, a resin film having high heat resistance such as ceramic or polyimide can be used for the original plate for bumps on which transfer bumps are formed. Further, a multilayer thin film such as Ni / Ti or Cu / Cr can be used for the electrode metallization layer for forming the bump depending on the type of the bump material. Further, the size of the opening of the metal mask can be variously modified.

【0119】第7の実施例:1(請求項14、15、16、17
または18関連) 図7(A)において、メタルマスク5には、開孔の直径
が 140μm、厚さ50μmの42−アロイ製の第1マスク5a
と、開孔の直径が 170μm、厚さ50μmの42−アロイ製
の第2マスク5bを、それぞれの開孔の中心を合致させて
重ね合わせた重置体51を用いた。図示してない蒸着装置
の中で、第2マスク5b、第1マスク5aの順に位置合わせ
した重置体51を、Siからなるバンプ用原板1に図示し
てない磁石を用いた蒸着用治具で固定した。
Seventh Embodiment: 1 (Claims 14, 15, 16, 17
Or 18) In FIG. 7A, the metal mask 5 has a 42-alloy first mask 5a with an opening diameter of 140 μm and a thickness of 50 μm.
A second mask 5b made of 42-alloy having an opening diameter of 170 μm and a thickness of 50 μm was superposed with the centers of the openings aligned with each other. In a vapor deposition device (not shown), a stacking body 51 in which the second mask 5b and the first mask 5a are aligned in this order is used for the vapor deposition jig 1 using a magnet (not shown) on the bump original plate 1 made of Si. Fixed in.

【0120】Pb−63%Snはんだを厚さ30μm蒸着
し、重置体51をバンプ用原板1から剥離し、転写用バン
プ11を形成した。その際、はんだ材料が重置体51の特に
第2マスク5bの側壁への付着が見られず、転写用バンプ
11の欠落もなく、良好な転写用バンプ11が得られた。
Pb-63% Sn solder was vapor-deposited to a thickness of 30 μm, and the stack 51 was peeled off from the bump original plate 1 to form transfer bumps 11. At that time, the solder material did not adhere to the side wall of the second mask 5b of the stacking body 51, and the transfer bump was formed.
A good transfer bump 11 was obtained without missing 11.

【0121】図7(B)において、転写用バンプ11を転
写する基板2には、半導体素子と 150μmφのNi/T
iの電極用メタライズ層21とを設けたSi基板を用い、
転写用バンプ11にフラックス4を塗布し、図7(C)に
示したように、電極用メタライズ層21との位置が合致す
るようにバンプ用原板1と基板2を重ね合わせ、図示し
てないN2 ガス雰囲気のリフロー炉内で 250°Cで加熱
して転写用バンプ11を電極用メタライズ層21の上に転写
を行った。そのあと、図7(D)に示したように、バン
プ用原板1を基板2から剥離し、基板2の上に形成され
たバンプ3の表面の酸化膜を除去したり、バンプ3の整
形を行うために、バンプ3にフラックスを塗布してPb
−63%Snはんだの融点より高い 250°Cに加熱して溶
融させた。冷却したあとフラックスを洗浄して除去し、
基板2の上に良好なバンプ3を形成することができた。
In FIG. 7B, the substrate 2 on which the transfer bumps 11 are to be transferred has a semiconductor element and Ni / T of 150 μmφ.
Using a Si substrate provided with the electrode metallization layer 21 of i,
The flux 4 is applied to the transfer bumps 11, and the bump original plate 1 and the substrate 2 are superposed so that the positions of the electrode metallization layers 21 are aligned with each other, as shown in FIG. 7C. The transfer bumps 11 were transferred onto the electrode metallization layer 21 by heating at 250 ° C. in a reflow furnace in an N 2 gas atmosphere. After that, as shown in FIG. 7D, the original plate for bump 1 is peeled from the substrate 2, the oxide film on the surface of the bump 3 formed on the substrate 2 is removed, and the bump 3 is shaped. To do this, apply flux to the bumps 3 and Pb
It was melted by heating to 250 ° C, which is higher than the melting point of -63% Sn solder. After cooling, the flux is washed and removed,
Good bumps 3 could be formed on the substrate 2.

【0122】こうして、Pb−63%Snはんだのバンプ
3が形成された基板2は、例えば、100 μmφのNi/
Tiのメタライズ電極を設けた回路基板上に、バンプ3
とメタライズ電極を位置合わせさせ、フラックスを用い
てN2 ガス雰囲気のリフロー炉内で 250°Cに加熱して
接合すれば、フリップチップ接合体を構成することがで
きる。
Thus, the substrate 2 on which the bumps 3 of Pb-63% Sn solder are formed is, for example, Ni / 100 μmφ.
The bump 3 is formed on the circuit board provided with the Ti metallized electrode.
The flip chip bonded body can be constructed by aligning the metallized electrodes with the metallized electrodes and heating them to 250 ° C. in a reflow furnace in an N 2 gas atmosphere using flux to bond them.

【0123】第7の実施例:2(請求項14、15、16、17
または18関連) 図7(A)において、開孔の直径が 140μm、厚さ50μ
mの42−アロイ製の第1マスク5aと、開孔の直径が 170
μm、厚さ50μmの42−アロイ製の第2マスク5bを開孔
の中心を合致させて重ね合わせ、エポキシ系樹脂で貼着
した重置体51をメタルマスク5として用いる。図示して
ない蒸着装置の中で、第2マスク5bがガラス製のバンプ
用原板1に当接するように位置合わせした重置体51を図
示してない磁石を用いた蒸着用治具で固定した。
Seventh Embodiment: 2 (Claims 14, 15, 16, 17
Or 18) In Figure 7 (A), the diameter of the aperture is 140μm and the thickness is 50μ.
m 42-alloy first mask 5a with an aperture diameter of 170
A second mask 5b made of 42-alloy having a thickness of 50 .mu.m and having a thickness of 50 .mu.m is superposed with the centers of the openings aligned with each other, and an overlay 51 adhered with an epoxy resin is used as the metal mask 5. In the vapor deposition device (not shown), the stacking body 51 aligned so that the second mask 5b contacts the glass bump original plate 1 was fixed by a vapor deposition jig using a magnet (not shown). .

【0124】Inはんだを厚さ30μm蒸着し、重置体51
をバンプ用原板1から剥離し、転写用バンプ11を形成し
た。その際、はんだ材料が重置体51の特に第2マスク5b
の側壁への付着が見られず、転写用バンプ11の欠落もな
く、良好な転写用バンプ11が得られた。
In solder was vapor-deposited to a thickness of 30 μm and placed on the stacking member 51.
Was peeled from the bump original plate 1 to form transfer bumps 11. At this time, the solder material is applied to the stacking body 51, especially the second mask 5b.
Adhesion to the side wall of No. 2 was not seen, and the transfer bump 11 was not missing, and a good transfer bump 11 was obtained.

【0125】図7(B)において、転写用バンプ11の転
写は、半導体素子と 150μmφのCu/Crの電極用メ
タライズ層21とが設けられたSiからなる基板2と、図
示してない 100μmφのCu/Crの電極用メタライズ
層21が設けられたセラミック製の回路基板とにそれぞれ
行った。すなわち、転写用バンプ11にフラックス4を塗
布したあと、図7(C)に示したように、電極用メタラ
イズ層21との位置が合致するようにバンプ用原板1と基
板2を重ね合わせ、図示してないN2 ガス雰囲気のリフ
ロー炉内で 215°Cで加熱して転写用バンプ11を電極用
メタライズ層21の上に転写した。図示してないが、回路
基板にも同じ条件で転写した。
In FIG. 7B, the transfer bumps 11 are transferred by a substrate 2 made of Si provided with a semiconductor element and a Cu / Cr electrode metallization layer 21 of 150 μmφ, and a 100 μmφ not shown. The test was performed on each of the ceramic circuit boards provided with the Cu / Cr electrode metallization layer 21. That is, after applying the flux 4 to the transfer bumps 11, as shown in FIG. 7C, the bump original plate 1 and the substrate 2 are superposed so that the positions of the electrode metallization layers 21 are aligned with each other. The transfer bumps 11 were transferred onto the electrode metallization layer 21 by heating at 215 ° C. in a reflow furnace in an N 2 gas atmosphere (not shown). Although not shown, transfer was performed on a circuit board under the same conditions.

【0126】そのあと、図7(D)に示したように、バ
ンプ用原板1を基板2から剥離し、基板2の上に形成さ
れたバンプ3の表面の酸化膜を除去したり、バンプ3の
整形を行うために、バンプ3にフラックスを塗布してI
nはんだの融点より高い 215°Cに加熱して溶融させ
た。冷却したあとフラックスを洗浄して除去し、基板2
の上に良好なバンプ3を形成することができた。図示し
てない回路基板も同様の条件で処理し、良好なバンプ3
を形成することができた。
After that, as shown in FIG. 7D, the bump original plate 1 is peeled off from the substrate 2, and the oxide film on the surface of the bump 3 formed on the substrate 2 is removed or the bump 3 is removed. Flux is applied to the bumps 3 in order to shape the
It was heated to 215 ° C, which is higher than the melting point of the n solder, to be melted. After cooling, the flux is washed and removed, and the substrate 2
It was possible to form a good bump 3 on the above. A circuit board (not shown) was processed under the same conditions to obtain good bumps 3.
Could be formed.

【0127】こうして、バンプ3が形成された基板2と
回路基板とは、例えば、それぞれのバンプ3を位置合わ
せして重ね合わせ、フラックスを用いずに、 260°Cの
フルオロカーボン蒸気中でVPS法によってフリップチ
ップ接合体を構成することができる。
Thus, the substrate 2 on which the bumps 3 are formed and the circuit board are, for example, aligned by superimposing the respective bumps 3 on each other, and using a VPS method in a fluorocarbon vapor at 260 ° C. without using flux. A flip chip bonded body can be constructed.

【0128】こゝでは、バンプ材料にPb−5wt%Sn
はんだやInはんだを用いたが、その外に、例えば、B
iやGa、Ge、Sbを含むはんだなども用いることが
できる。また、転写用バンプを形成するバンプ用原板に
は、Siやガラスの外にセラミックやポリイミドのよう
な耐熱性の高い樹脂膜なども用いることができる。さら
に、バンプを形成する電極用メタライズ層には、バンプ
材料の種類によって、Ni/TiとかCu/Crなどの
多層薄膜も用いることができる。さらに、メタルマスク
の開孔の大きさには、種々の変形が可能である。
In this case, the bump material is Pb-5 wt% Sn.
Although solder or In solder was used, in addition to that, for example, B
A solder containing i, Ga, Ge, Sb, or the like can also be used. In addition to Si and glass, a resin film having high heat resistance such as ceramic or polyimide can be used for the original plate for bumps on which transfer bumps are formed. Further, a multilayer thin film such as Ni / Ti or Cu / Cr can be used for the electrode metallization layer for forming the bump depending on the type of the bump material. Further, the size of the opening of the metal mask can be variously modified.

【0129】次に、レジストをマスクとしためっきによ
るバンプ形成方法についての本発明の第8の実施例につ
いて説明する。先ず、比較のために従来の方法について
説明する。
Next, an eighth embodiment of the present invention as to a bump forming method by plating using a resist as a mask will be described. First, a conventional method will be described for comparison.

【0130】図9(B)に示すように、4インチのシリ
コン(Si)ウェーハ71上にめっき用の金属電極74(1
00μmφ)を形成する。この金属電極74は図9(A)
に示すように、スパッタ法によりチタン(Ti)膜72を
1,000Å、ニッケル(Ni)膜73を5,000Åの
厚さに積層する。そして、図9(D)に示すように、金
属電極74となる部分以外を3μmの厚さのポリイミド膜
75で覆って、絶縁膜を形成する。この上に、図10(F)
に示すように、50μmの厚さのドライフィルム78をラ
ミネートし、図10(G)に示すように、250μmピッ
チで金属電極74の径より大きく130μmφにめっき用
の開口部79をパターニングする。
As shown in FIG. 9B, a metal electrode 74 (1) for plating is formed on a 4-inch silicon (Si) wafer 71.
00 μmφ) is formed. This metal electrode 74 is shown in FIG.
As shown in, the titanium (Ti) film 72 and the nickel (Ni) film 73 are laminated to a thickness of 1,000 Å and 5,000 Å by the sputtering method, respectively. Then, as shown in FIG. 9D, a polyimide film having a thickness of 3 μm is formed except for the portion to be the metal electrode 74.
An insulating film is formed by covering with 75. On top of this, see Fig. 10 (F).
As shown in FIG. 10, a dry film 78 having a thickness of 50 μm is laminated, and as shown in FIG. 10G, openings 79 for plating are patterned with a pitch of 250 μm and 130 μmφ larger than the diameter of the metal electrodes 74.

【0131】次に、Ni膜をめっきの導電膜に利用し
て、鉛(Pb)−錫(Sn)(5%)はんだめっき液を
用いて、厚さ35μmに電解めっきを行い、図10(H)
に示すようにはんだ80を開口部79内にめっきする。
Next, using a Ni film as a conductive film for plating, a lead (Pb) -tin (Sn) (5%) solder plating solution was used to perform electrolytic plating to a thickness of 35 μm. H)
Solder 80 is plated into opening 79 as shown in FIG.

【0132】はんだ80のめっき後、ドライフィルム78を
剥離し、金属電極74上に形成されたはんだ80のバンプを
観察する。すると、図18(C)及び図19に顕微鏡写真で
示すように、130μmφのバンプ95が形成されていた
が、一部周縁はめっきがつかずドライフィルム96の開口
部97で埋まっていないところが観察された。またバンプ
95の表面も高さが不均一となり、凹凸面99が見られた。
After plating the solder 80, the dry film 78 is peeled off, and the bumps of the solder 80 formed on the metal electrodes 74 are observed. Then, as shown in the micrographs in FIGS. 18 (C) and 19, the 130 μmφ bumps 95 were formed, but it was observed that a part of the peripheral edge was not plated and was not filled with the opening 97 of the dry film 96. Was done. Also bump
The surface of 95 also became uneven in height, and uneven surface 99 was seen.

【0133】次に、本発明の第8の実施例を図9、図10
の工程順模式断面図により説明する。図9(A)に示す
ように、4インチのSiウェーハ71上にめっき用の金属
電極74を形成するため、スパッタ法によりTi膜72を
1,000Å、Ni膜73を5,000Åの厚さに積層
し、図9(B)に示すようにフォトリソグラフィにより
パターニングして、100μmφの金属電極74を形成す
る。
Next, an eighth embodiment of the present invention will be described with reference to FIGS.
Will be described with reference to the schematic cross-sectional views in the order of steps. As shown in FIG. 9A, in order to form a metal electrode 74 for plating on a 4-inch Si wafer 71, the Ti film 72 has a thickness of 1,000 Å and the Ni film 73 has a thickness of 5,000 Å by a sputtering method. 9B and patterned by photolithography as shown in FIG. 9B to form a metal electrode 74 of 100 μmφ.

【0134】そして、図9(C)に示すようにバンプ形
成に用いるはんだの融点に耐え得る絶縁膜としてポリイ
ミド膜75を3μmの厚さに被覆し、フォトリソグラフィ
により、金属電極74にバンプを形成するため、図9
(D)に示すようにスルーホール76を開口する。
Then, as shown in FIG. 9C, a polyimide film 75 having a thickness of 3 μm is coated as an insulating film capable of withstanding the melting point of the solder used for bump formation, and bumps are formed on the metal electrodes 74 by photolithography. In order to
Through holes 76 are opened as shown in FIG.

【0135】この後、本発明の方法により、ポリイミド
膜75の表面を逆スパッタする。逆スパッタは一般のスパ
ッタ装置を用い、逆スパッタ時にはNi等のターゲット
の前に遮蔽板を設け、ターゲットに対向するウェーハチ
ャックにSiウェーハ71をセットし、アルゴン(Ar)
ガスを導入して、出力1kw、真空度1×10-1PaでS
iウェーハ71表面の金属電極74をAr粒子で叩く。
Thereafter, the surface of the polyimide film 75 is reverse-sputtered by the method of the present invention. For the reverse sputtering, a general sputtering apparatus is used. At the time of the reverse sputtering, a shield plate is provided in front of the target such as Ni, the Si wafer 71 is set on the wafer chuck facing the target, and argon (Ar) is used.
Gas is introduced and S is output at an output of 1 kW and a vacuum degree of 1 × 10 -1 Pa.
The metal electrode 74 on the surface of the i-wafer 71 is hit with Ar particles.

【0136】すると、図9(E)に示すように、当然金
属電極74のNi膜73の表面が逆スパッタされて、周縁の
ポリイミド膜75上全体に金属膜または金属粒子77が堆積
される。
Then, as shown in FIG. 9E, the surface of the Ni film 73 of the metal electrode 74 is naturally reverse-sputtered, and a metal film or metal particles 77 are deposited on the entire polyimide film 75 on the periphery.

【0137】続いて、図10(F)に示すように、ポリイ
ミド膜75で被覆されたSiウェーハ71上全体に50μm
の厚さのドライフィルム78をラミネートし、図10(G)
に示すように250μmピッチで130φμmのめっき
用レジストパターンを開口して開口部79とする。次に、
Pb−Sn(5%)はんだめっき液を用いて、電解めっ
きを行い、はんだ80を開口部79内に形成する。
Then, as shown in FIG. 10F, 50 μm is formed on the entire surface of the Si wafer 71 covered with the polyimide film 75.
The dry film 78 with the thickness of
As shown in (3), a resist pattern for plating having a diameter of 130 μm is formed at a pitch of 250 μm to form openings 79. next,
Electrolytic plating is performed using a Pb-Sn (5%) solder plating solution to form the solder 80 in the opening 79.

【0138】はんだ80のめっき後、ドライフィルム78を
剥離し、金属電極74上に形成されたバンプ用のはんだ80
を観察すると、図11に顕微鏡写真で示すように、良好な
130φμmのはんだバンプ81が形成されていた。
After plating the solder 80, the dry film 78 is peeled off, and the solder 80 for bumps formed on the metal electrode 74 is removed.
As a result, as shown in the micrograph in FIG. 11, good solder bumps 81 having a diameter of 130 μm were formed.

【0139】次に、このはんだ80のバンプを350℃で
1分程加熱してはんだ80を溶融すると、図10(I)なら
びに図12に顕微鏡写真で示すように、めっき後にはバン
プ高さが約35μmで径が130μmのはんだ80が、加
熱溶融後には約70μmの球形のはんだバンプ81に形成
された。この時、はんだ80下面の薄い金属膜または金属
粒子77ははんだバンプ81に溶解・吸収されてしまう。
Next, when the bumps of the solder 80 are heated at 350 ° C. for about 1 minute to melt the solder 80, as shown in the micrographs of FIG. 10 (I) and FIG. Solder 80 having a diameter of about 35 μm and a diameter of 130 μm was formed on spherical solder bump 81 having a diameter of about 70 μm after heating and melting. At this time, the thin metal film or metal particles 77 on the lower surface of the solder 80 is dissolved and absorbed by the solder bump 81.

【0140】本発明の実施例では50μmの厚さのドラ
イフィルム78を用いたが、ドライフィルム78の厚さは2
0μm位まで可能であり、その場合にはバンプ高さが約
15μmで加熱溶融後には約30μmの球形のはんだバ
ンプ81が形成され、はんだバンプ81のピッチも100μ
m位まで可能となる。
Although the dry film 78 having a thickness of 50 μm is used in the embodiment of the present invention, the dry film 78 has a thickness of 2 μm.
0 μm is possible, in which case the bump height is about 15 μm, and after heating and melting, a spherical solder bump 81 of about 30 μm is formed, and the pitch of the solder bump 81 is 100 μm.
It is possible up to m.

【0141】また、更に微細なはんだバンプ81を必要と
する場合には、例えば電極径が10μmφ程度の微細パ
ターンであれば、液状レジストを用いて、フリップチッ
プボンディングが可能な大きさの20μm以下のはんだ
バンプ81を同じような方法で得ることができる。
When a finer solder bump 81 is required, for example, in the case of a fine pattern having an electrode diameter of about 10 μmφ, a liquid resist is used and the size is 20 μm or less, which is a size capable of flip chip bonding. The solder bump 81 can be obtained in a similar manner.

【0142】また、はんだ材料は、本発明の実施例に限
定されるものではなく、Sn系や銀(Ag)系、アンチ
モン(Sb)系、インジウム(In)系、ビスマス(B
i)系などのすべてのはんだ材料で実施可能であること
は言うまでもない。
Further, the solder material is not limited to the embodiment of the present invention, and is Sn-based, silver (Ag) -based, antimony (Sb) -based, indium (In) -based, bismuth (B).
It goes without saying that it can be implemented with all solder materials such as i) type.

【0143】[0143]

【発明の効果】以上説明したように、本発明によれば、
転写法によるバンプの形成において、課題:1の微細な
バンプ転写の際の位置合わせについては、請求項1〜5
で述べたように、基板上に設けられた複数の電極用メタ
ライズ層に転写するためのバンプ用原板上に設けられた
複数の転写用バンプの直径が、隣接する前記電極用メタ
ライズ層同士の隙間よりも小さく、かつ、ピッチが前記
電極用メタライズ層のピッチよりも小さく形成されてい
ることにより、位置合わせの必要がなくなる効果があ
る。また、この際、バンプ間に点在するはんだ塊は、請
求項6で述べたように、転写工程で塗布したフラックス
とともに洗浄して除去出来る。
As described above, according to the present invention,
In the bump formation by the transfer method, the problem 1 is the alignment when the fine bumps are transferred.
As described above, the diameter of the plurality of transfer bumps provided on the bump original plate for transferring to the plurality of electrode metallization layers provided on the substrate is equal to the gap between the adjacent electrode metallization layers. Since the pitch is smaller than the pitch and smaller than the pitch of the metallized layer for electrodes, it is possible to eliminate the need for alignment. Further, at this time, the solder lumps scattered between the bumps can be removed by washing together with the flux applied in the transfer step, as described in claim 6.

【0144】次に、課題:2のバンプの高さのばらつき
については、請求項7で述べたように、バンプ用原板に
重置されたメタルマスクの複数の開孔を通して蒸着によ
って形成された転写用バンプのばらつきは、前記メタル
マスクを検査し、所定の面積の20%以下の開孔面積を含
むメタルマスクを不具合として不使用にするとともに、
前記転写工程を複数回繰り返すことでバンプの高さが図
14に示したような不均一がなくなる。
Next, as for the problem: the bump height variation of 2, as described in claim 7, the transfer formed by vapor deposition through a plurality of openings of the metal mask placed on the original plate for bumps. As for the variation of the bumps for use, the metal mask is inspected, and the metal mask including the opening area of 20% or less of the predetermined area is not used as a defect and
By repeating the transfer process multiple times, the bump height can be
The non-uniformity shown in 14 disappears.

【0145】次に、課題:3のバンプ中のボイドの発生
については、請求項8で述べたように、電極用メタライ
ズ層と絶縁層とに跨がるように金属層を設け、この金属
層に転写用バンプを位置合わせして転写し、金属層を転
写バンプの中に拡散させることで、ボイドの発生を防止
出来る。
Next, as to the problem: the generation of voids in bumps, as described in claim 8, a metal layer is provided so as to extend over the metallization layer for electrodes and the insulating layer. It is possible to prevent the occurrence of voids by aligning and transferring the transfer bumps and diffusing the metal layer into the transfer bumps.

【0146】また、課題:4のはんだボールの発生につ
いては、請求項9、10または11で述べたように、転写用
バンプ形成領域の回りに、転写用バンプに不濡の周覆層
を設け、蒸着工程が終わったあと加熱して転写用バンプ
を融解してから周覆層を除去することで、あるいは電極
用メタライズ層の回りに、転写用バンプに不濡の周覆層
を設け、転写工程が終わったあと、周覆層を除去するこ
とで解決される。この周覆層には、バンプと差別的にエ
ッチング除去可能な金属層、または溶剤によって溶解除
去可能な樹脂層が効果的に用いられる。
Further, as to the problem: the generation of the solder balls of 4, as described in claim 9, 10 or 11, the transfer bump is provided with a non-wetting peripheral layer around the transfer bump formation region. , After the deposition process is finished, the transfer bumps are melted by melting and then the peripheral cover layer is removed, or a non-wettable peripheral cover layer is provided on the transfer bumps around the metallized layer for electrodes to transfer the transfer bumps. After the process is completed, it is solved by removing the surrounding layer. A metal layer that can be removed by etching differently from the bumps, or a resin layer that can be dissolved and removed by a solvent is effectively used as the surrounding layer.

【0147】更に、課題:5のマスク蒸着法によるバン
プの剥離については、請求項12または14で述べたよう
に、寸法の異なる開孔を有する複数のメタルマスクを重
ね合わせ、開孔の側壁を階段状に拡開するようにしてい
る。そして、開孔のバンプ用原板に当接する側が大きく
なるようにする。このように、メタルマスクの開孔の側
壁が拡大する方向に逃げているので、マスク蒸着して仮
にバンプ材料が回り込んでも開孔の側壁に付着すること
を防ぐことができ、その結果、マスクをバンプを形成し
ようとする基板やバンプ用原板から剥離する際に、形成
されたバンプや転写用バンプまでが一緒に剥離してしま
うことが防げる。
Further, as for the problem: peeling of the bumps by the mask vapor deposition method of 5, as described in claim 12 or 14, a plurality of metal masks having openings having different dimensions are superposed and the side walls of the openings are covered. It is designed to expand like a staircase. Then, the side of the opening that contacts the bump original plate is made larger. In this way, since the side wall of the opening of the metal mask escapes in the direction of expansion, it is possible to prevent the bump material from adhering to the side wall of the opening even if the bump material wraps around and is mask-deposited. It is possible to prevent the formed bumps and transfer bumps from peeling together when peeling from the substrate on which the bumps are to be formed or the bump original plate.

【0148】一方、レジストをマスクとしためっきによ
るバンプの形成方法における大きいバンプを形成する課
題については、請求項19〜23で述べたように、逆スパッ
タにより電極金属の薄膜または金属粒子を電極金属を取
り囲む絶縁膜の上へも形成することにより、めっき用の
導電膜が形成でき、電解めっきによる電極上の微細且つ
高密度のバンプを精度良く形成することが可能となっ
た。
On the other hand, regarding the problem of forming large bumps in the method of forming bumps by plating using a resist as a mask, as described in claims 19 to 23, a thin film of electrode metal or metal particles is formed by reverse sputtering to form electrode metal. The conductive film for plating can be formed by forming the conductive film also on the insulating film surrounding the, and it is possible to accurately form fine and high-density bumps on the electrode by electrolytic plating.

【0149】その結果、本発明は、特にフリップチップ
接合を製造工程に含む半導体装置の製造工程の歩留り向
上や原価低減に対して、寄与するところが大である。
As a result, the present invention largely contributes to the improvement of the yield and the cost reduction of the manufacturing process of the semiconductor device including the flip chip bonding in the manufacturing process.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第1の実施例の説明図FIG. 1 is an explanatory diagram of a first embodiment of the present invention.

【図2】 本発明の第2の実施例の説明図FIG. 2 is an explanatory view of a second embodiment of the present invention.

【図3】 本発明の第3の実施例の説明図FIG. 3 is an explanatory view of a third embodiment of the present invention.

【図4】 本発明の第4の実施例の説明図FIG. 4 is an explanatory view of a fourth embodiment of the present invention.

【図5】 本発明の第5の実施例の説明図FIG. 5 is an explanatory diagram of a fifth embodiment of the present invention.

【図6】 本発明の第6の実施例の説明図FIG. 6 is an explanatory diagram of a sixth embodiment of the present invention.

【図7】 本発明の第7の実施例の説明図FIG. 7 is an explanatory diagram of a seventh embodiment of the present invention.

【図8】 本発明のバンプ用はんだの形成方法の模式的
な工程図
FIG. 8 is a schematic process diagram of a method for forming bump solder according to the present invention.

【図9】 本発明の第8の実施例の工程順模式説明図
(その1)
FIG. 9 is a schematic explanatory view of the steps of the eighth embodiment of the present invention (part 1)

【図10】 本発明の第8の実施例の工程順模式説明図
(その2)
FIG. 10 is a schematic explanatory view (2) of process steps of the eighth embodiment of the present invention

【図11】 本発明のバンプ用はんだの形成後の顕微鏡
写真
FIG. 11 is a micrograph of the bump solder of the present invention after formation.

【図12】 本発明のバンプ用はんだの溶融後のはんだ
バンプ完成顕微鏡写真
FIG. 12 is a micrograph of a completed solder bump after melting the solder for bumps of the present invention.

【図13】 転写法によるバンプの形成方法の模式的な
工程図
FIG. 13 is a schematic process diagram of a bump forming method by a transfer method.

【図14】 蒸着法で形成したバンプの高さの実測値FIG. 14: Actual measurement value of height of bump formed by vapor deposition method

【図15】 バンプの中のボイド発生を説明する模式図FIG. 15 is a schematic diagram illustrating the occurrence of voids in bumps.

【図16】 回り込み膜からはんだ塊の生成を説明する
模式図
FIG. 16 is a schematic diagram illustrating generation of a solder mass from a wraparound film.

【図17】 蒸着法によるバンプの剥離を説明する模式
FIG. 17 is a schematic diagram illustrating peeling of bumps by a vapor deposition method.

【図18】 従来のバンプ用はんだの形成方法の模式的
な工程図
FIG. 18 is a schematic process diagram of a conventional bump solder forming method.

【図19】 従来例のバンプ用はんだの形成後の顕微鏡
写真
FIG. 19 is a photomicrograph of a conventional example of bump solder after formation.

【符号の説明】[Explanation of symbols]

1 バンプ用原板 2 基板 3 バンプ 4 フラックス 5 メタルマスク 5a 第1マスク 5b 第2マスク 6 金属層 7 周覆層 11 転写用バンプ 21 電極用メタライズ層 22 絶縁膜 31 はんだ塊 51 重置体 61 半導体基板 62 金属電極 63 絶縁膜 64 金属膜または金属粒子 65 ドライフィルムまたは液状レジスト 66 開口部 67 はんだ 68 はんだバンプ 71 Siウェーハ 72 Ti膜 73 Ni膜 74 金属電極 75 ポリイミド膜 76 スルーホール 77 金属膜または金属粒子 78 ドライフィルム 79 開口部 80 はんだ 81 はんだバンプ 1 Bump original plate 2 Substrate 3 Bump 4 Flux 5 Metal mask 5a First mask 5b Second mask 6 Metal layer 7 Circumference layer 11 Transfer bump 21 Electrode metallization layer 22 Insulation film 31 Solder mass 51 Stacked body 61 Semiconductor substrate 62 metal electrode 63 insulating film 64 metal film or metal particle 65 dry film or liquid resist 66 opening 67 solder 68 solder bump 71 Si wafer 72 Ti film 73 Ni film 74 metal electrode 75 polyimide film 76 through hole 77 metal film or metal particle 78 Dry film 79 Opening 80 Solder 81 Solder bump

Claims (23)

【特許請求の範囲】[Claims] 【請求項1】 バンプ用原板上に設けられた複数の転写
用バンプが基板上に設けられた複数の電極用メタライズ
層に転写されてなるバンプを有する半導体装置におい
て、 前記転写用バンプが、直径が、隣接する前記電極用メタ
ライズ層同士の隙間よりも小さく、かつ、ピッチが、前
記電極用メタライズ層のピッチよりも小さく形成されて
いるものであることを特徴とする半導体装置。
1. A semiconductor device having bumps formed by transferring a plurality of transfer bumps provided on a bump original plate to a plurality of electrode metallization layers provided on a substrate, wherein the transfer bumps have a diameter of However, the semiconductor device is characterized in that it is formed to be smaller than a gap between the adjacent metallized layers for electrodes and a pitch smaller than a pitch of the metallized layers for electrodes.
【請求項2】 前記バンプ用原板が、ガラス、シリコ
ン、セラミックまたはプラスチックからなる請求項1記
載の半導体装置。
2. The semiconductor device according to claim 1, wherein the bump original plate is made of glass, silicon, ceramic or plastic.
【請求項3】 前記基板が、電極用メタライズ層以外の
表面が前記転写用バンプに不濡の絶縁材料で覆われてい
る請求項1記載の半導体装置。
3. The semiconductor device according to claim 1, wherein the surface of the substrate other than the metallization layer for electrodes is covered with an insulating material that is not wet with the transfer bumps.
【請求項4】 前記転写用バンプが、Pb、Sn、I
n、Bi、Ga、GeまたはSbの少なくとも一つを含
むはんだからなる請求項1記載の半導体装置。
4. The transfer bump is formed of Pb, Sn, I
The semiconductor device according to claim 1, which is made of a solder containing at least one of n, Bi, Ga, Ge, and Sb.
【請求項5】 請求項1記載の半導体装置を製造する半
導体装置の製造方法であって、 前記バンプ用原板上の転写用バンプを前記基板上の電極
用メタライズ層に移設する転写工程を含むことを特徴と
する半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 1, further comprising a transfer step of transferring the transfer bump on the bump original plate to the electrode metallization layer on the substrate. A method for manufacturing a semiconductor device, comprising:
【請求項6】 前記転写工程のあと、前記基板上に形成
されたバンプの間に生じて点在するはんだ塊を転写工程
で塗布したフラックスとともに洗浄する除去工程を含む
請求項5記載の半導体装置の製造方法。
6. The semiconductor device according to claim 5, further comprising, after the transferring step, a removing step of cleaning a solder mass generated between bumps formed on the substrate and scattered together with the flux applied in the transferring step. Manufacturing method.
【請求項7】 バンプ用原板に重置されたメタルマスク
の複数の開孔を通して蒸着によって形成された転写用バ
ンプを基板に移設する転写工程を含む半導体装置の製造
方法において、 前記メタルマスクを検査し、所定の面積の20%以下の開
孔面積を含むメタルマスクを不具合として不使用にする
とともに、前記転写工程を複数回繰り返すことを特徴と
する半導体装置の製造方法。
7. A method of manufacturing a semiconductor device, comprising: a transfer step of transferring a transfer bump formed by vapor deposition to a substrate through a plurality of openings of a metal mask stacked on a bump original plate; A method of manufacturing a semiconductor device, characterized in that a metal mask including an opening area of 20% or less of a predetermined area is used as a defect and is not used, and the transfer step is repeated a plurality of times.
【請求項8】 基板上に設けられた絶縁層に穿設された
複数の電極用メタライズ層にバンプ用原板上に設けられ
た転写用バンプを移設する転写工程を含む半導体装置の
製造方法において、 前記電極用メタライズ層と前記絶縁層とに跨がるように
金属層を設ける工程と、該金属層は前記転写用バンプに
濡れて拡散するものであり、 前記転写工程に際しては、前記転写用バンプを前記金属
層に位置合わせする工程とを含むことを特徴とする半導
体装置の製造方法。
8. A method of manufacturing a semiconductor device, comprising a transfer step of transferring transfer bumps provided on a bump original plate to a plurality of electrode metallization layers formed in an insulating layer provided on a substrate, A step of providing a metal layer so as to extend over the electrode metallization layer and the insulating layer, and the metal layer wets and diffuses on the transfer bumps, and in the transfer step, the transfer bumps are formed. Aligning the metal layer with the metal layer, the method for manufacturing a semiconductor device.
【請求項9】 バンプ用原板上に蒸着工程によって形成
された転写用バンプを、基板上に設けられた電極用メタ
ライズ層に移設して該基板上にバンプを形成する転写工
程を含む半導体装置の製造方法において、 前記転写用バンプ形成領域の回りに該転写用バンプに不
濡の周覆層を設ける工程と、 前記蒸着工程が終わったあと、加熱して前記転写用バン
プを融解してから前記周覆層を除去する工程とを含むこ
とを特徴とする半導体装置の製造方法。
9. A semiconductor device including a transfer step of transferring a transfer bump formed on a bump original plate by a vapor deposition step to an electrode metallization layer provided on a substrate to form a bump on the substrate. In the manufacturing method, a step of providing a non-wetting peripheral covering layer on the transfer bump around the transfer bump forming region; and, after the vapor deposition step is finished, the transfer bump is melted by heating and then the transfer bump is melted. And a step of removing the surrounding layer, the method for manufacturing a semiconductor device.
【請求項10】 基板上に設けられた電極用メタライズ
層にバンプ用原板上に設けられた転写用バンプを移設し
て該基板上にバンプを形成する転写工程を含む半導体装
置の製造方法において、 前記電極用メタライズ層の回りに、該転写用バンプに不
濡の周覆層を設ける工程と、 前記転写工程が終わったあと、前記周覆層を除去する工
程とを含むことを特徴とする半導体装置の製造方法。
10. A method of manufacturing a semiconductor device, comprising: a transfer step of transferring a transfer bump provided on a bump original plate to an electrode metallized layer provided on a substrate to form the bump on the substrate. A semiconductor device comprising: a step of providing a non-wetting peripheral cover layer on the transfer bump around the electrode metallization layer; and a step of removing the peripheral cover layer after the transfer step is completed. Device manufacturing method.
【請求項11】 前記周覆層が、前記バンプと差別的に
エッチング除去可能な金属層、または溶剤によって溶解
除去可能な樹脂層からなる請求項9または10記載の半導
体装置の製造方法。
11. The method of manufacturing a semiconductor device according to claim 9, wherein the surrounding layer is a metal layer that can be removed by etching in a manner that is different from the bumps, or a resin layer that can be dissolved and removed by a solvent.
【請求項12】 基板上に重置されたメタルマスクの開
孔を通して該基板上に設けられた電極用メタライズ層に
バンプが蒸着される工程を含む半導体装置の製造方法に
おいて、 前記メタルマスクが、寸法の異なる開孔を有する複数の
メタルマスクの重置体からなり、開孔が前記基板に向か
って拡開するように重置されていることを特徴とする半
導体装置の製造方法。
12. A method of manufacturing a semiconductor device, comprising: a step of depositing bumps on an electrode metallization layer provided on a substrate through an opening of a metal mask that is overlaid on the substrate. A method for manufacturing a semiconductor device, comprising an overlapping body of a plurality of metal masks having openings having different sizes, and the openings are arranged so as to spread toward the substrate.
【請求項13】 前記転写用バンプが、Pb、Sn、I
n、Bi、Ga、GeまたはSbの少なくとも一つを含
むはんだからなる請求項12記載の半導体装置の製造方
法。
13. The transfer bump comprises Pb, Sn, I
13. The method of manufacturing a semiconductor device according to claim 12, comprising a solder containing at least one of n, Bi, Ga, Ge and Sb.
【請求項14】 バンプ用原板に重置されたメタルマス
クの開孔を通して蒸着された転写用バンプが基板上の電
極用メタライズ層に移設される転写工程を含む半導体装
置の製造方法において、 前記メタルマスクが、寸法の異なる開孔を有する複数の
メタルマスクの重置体からなり、開孔が前記バンプ用原
板に向かって拡開するように重置されていることを特徴
とする半導体装置の製造方法。
14. A method of manufacturing a semiconductor device, comprising: a transfer step in which a transfer bump deposited through an opening of a metal mask placed on a bump original plate is transferred to an electrode metallization layer on a substrate. Manufacturing of a semiconductor device, wherein the mask is composed of an overlapping body of a plurality of metal masks having openings having different sizes, and the openings are arranged so as to spread toward the bump original plate. Method.
【請求項15】 前記バンプ用原板が、ガラス、シリコ
ン、セラミックまたはプラスチックの少なくとも一つか
らなる請求項7、8、9、10または14記載の半導体装置
の製造方法。
15. The method of manufacturing a semiconductor device according to claim 7, wherein the bump original plate is made of at least one of glass, silicon, ceramics, and plastics.
【請求項16】 前記基板が、電極用メタライズ層以外
の表面が前記転写用バンプに不濡の絶縁材料で覆われて
いる請求項7、12または14記載の半導体装置の製造方
法。
16. The method of manufacturing a semiconductor device according to claim 7, wherein the surface of the substrate other than the metallization layer for electrodes is covered with an insulating material which is not wet with the transfer bumps.
【請求項17】 前記転写用バンプが、Pb、Sn、I
n、Bi、Ga、GeまたはSbの少なくとも一つを含
むはんだからなる請求項7、8、9、10または14記載の
半導体装置の製造方法。
17. The transfer bump comprises Pb, Sn, I
15. The method of manufacturing a semiconductor device according to claim 7, comprising a solder containing at least one of n, Bi, Ga, Ge and Sb.
【請求項18】 請求項7、8、9、10、12または14記
載の半導体装置の製造方法によって形成されることを特
徴とする半導体装置。
18. A semiconductor device, which is formed by the method for manufacturing a semiconductor device according to claim 7, 8, 9, 10, 12 or 14.
【請求項19】 金属電極が形成された半導体基板上に
レジストをマスクとしてめっきにより形成されたはんだ
パンプを有する半導体装置の製造方法において、 金属電極が形成された半導体基板上にはんだの融点に耐
える絶縁膜を該金属電極上を除いて被覆する工程と、 次に、該絶縁膜上にめっき用のレジストを被覆し、該金
属電極を含み少なくとも該金属電極より大きい径の開口
部を形成する工程と、 次に、該開口部内にはんだをめっきする工程と、 次に、該はんだを加熱溶融して球状のはんだバンプを形
成する工程とを含むことを特徴とする半導体装置の製造
方法。
19. A method of manufacturing a semiconductor device having a solder bump formed by plating using a resist as a mask on a semiconductor substrate on which a metal electrode is formed, which withstands the melting point of solder on the semiconductor substrate on which the metal electrode is formed. A step of covering an insulating film except on the metal electrode, and a step of covering the insulating film with a resist for plating to form an opening including the metal electrode and having a diameter larger than at least the metal electrode. And a step of plating solder in the opening, and a step of heating and melting the solder to form spherical solder bumps.
【請求項20】 前記金属電極が形成された半導体基板
上にはんだの融点に耐える絶縁膜を該金属電極上を除い
て被覆した後、該金属電極の表面を逆スパッタして、該
絶縁膜上に金属膜または金属粒子を堆積する工程を含む
請求項19記載の半導体装置の製造方法。
20. A semiconductor substrate on which the metal electrode is formed is covered with an insulating film that withstands the melting point of solder except on the metal electrode, and then the surface of the metal electrode is reverse-sputtered to form an insulating film on the insulating film. 20. The method for manufacturing a semiconductor device according to claim 19, further comprising depositing a metal film or metal particles on the surface.
【請求項21】 前記絶縁膜が、ポリイミド膜である請
求項19または20記載の半導体装置の製造方法。
21. The method of manufacturing a semiconductor device according to claim 19, wherein the insulating film is a polyimide film.
【請求項22】 前記めっき用絶縁膜としてポリイミド
膜を用いることを特徴とする請求項19または20記載の半
導体装置の製造方法。
22. The method of manufacturing a semiconductor device according to claim 19, wherein a polyimide film is used as the insulating film for plating.
【請求項23】 前記はんだが、Pb、Sn、Ag、S
b、In、Biのうち少なくとも一つの成分を含む請求
項19または20記載の半導体装置の製造方法。
23. The solder is Pb, Sn, Ag, S
21. The method of manufacturing a semiconductor device according to claim 19, further comprising at least one component selected from b, In and Bi.
JP23509196A 1995-09-20 1996-09-05 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3267167B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23509196A JP3267167B2 (en) 1995-09-20 1996-09-05 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-242116 1995-09-20
JP24211695 1995-09-20
JP23509196A JP3267167B2 (en) 1995-09-20 1996-09-05 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH09148333A true JPH09148333A (en) 1997-06-06
JP3267167B2 JP3267167B2 (en) 2002-03-18

Family

ID=26531947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23509196A Expired - Fee Related JP3267167B2 (en) 1995-09-20 1996-09-05 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3267167B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1100123A1 (en) * 1999-11-09 2001-05-16 Corning Incorporated Dip formation of flip-chip solder bumps
JP2002033346A (en) * 2000-07-18 2002-01-31 Showa Denko Kk Soldering paste used for forming solder bump electrode
US6483195B1 (en) * 1999-03-16 2002-11-19 Sumitomo Bakelite Company Limited Transfer bump street, semiconductor flip chip and method of producing same
US7452797B2 (en) 2003-04-15 2008-11-18 Harima Chemicals, Inc. Solder deposition method and solder bump forming method
JP2008301260A (en) * 2007-05-31 2008-12-11 Kyocera Kinseki Corp Method of manufacturing piezoelectric oscillator
JP2010123833A (en) * 2008-11-21 2010-06-03 Sanyo Electric Co Ltd Manufacturing method for semiconductor device
JP2010161322A (en) * 2009-01-10 2010-07-22 Enrei Yu Method for forming metal bump of semiconductor member and sealing
JP2013214704A (en) * 2012-03-06 2013-10-17 Mitsubishi Materials Corp Method for producing solder bump
CN112563129A (en) * 2020-12-11 2021-03-26 苏州工业园区纳米产业技术研究院有限公司 Metal stripping process for silicon wafer with high-step structure

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483195B1 (en) * 1999-03-16 2002-11-19 Sumitomo Bakelite Company Limited Transfer bump street, semiconductor flip chip and method of producing same
EP1100123A1 (en) * 1999-11-09 2001-05-16 Corning Incorporated Dip formation of flip-chip solder bumps
US6551650B1 (en) 1999-11-09 2003-04-22 Corning Incorporated Dip formation of flip-chip solder bumps
JP2002033346A (en) * 2000-07-18 2002-01-31 Showa Denko Kk Soldering paste used for forming solder bump electrode
US7452797B2 (en) 2003-04-15 2008-11-18 Harima Chemicals, Inc. Solder deposition method and solder bump forming method
JP2008301260A (en) * 2007-05-31 2008-12-11 Kyocera Kinseki Corp Method of manufacturing piezoelectric oscillator
JP2010123833A (en) * 2008-11-21 2010-06-03 Sanyo Electric Co Ltd Manufacturing method for semiconductor device
JP2010161322A (en) * 2009-01-10 2010-07-22 Enrei Yu Method for forming metal bump of semiconductor member and sealing
JP2013214704A (en) * 2012-03-06 2013-10-17 Mitsubishi Materials Corp Method for producing solder bump
CN112563129A (en) * 2020-12-11 2021-03-26 苏州工业园区纳米产业技术研究院有限公司 Metal stripping process for silicon wafer with high-step structure

Also Published As

Publication number Publication date
JP3267167B2 (en) 2002-03-18

Similar Documents

Publication Publication Date Title
JP3554685B2 (en) Method of bonding IC chip to support substrate
EP1032030B1 (en) Flip chip bump bonding
US6149122A (en) Method for building interconnect structures by injection molded solder and structures built
US7906425B2 (en) Fluxless bumping process
US6586322B1 (en) Method of making a bump on a substrate using multiple photoresist layers
US6798070B2 (en) Electronic device assembly and a method of connecting electronic devices constituting the same
US6756184B2 (en) Method of making tall flip chip bumps
EP0689240A1 (en) Bonded structure and methods for forming this structure
US20030073300A1 (en) Method of forming a bump on a copper pad
US20030124832A1 (en) Method of making a bump on a substrate without ribbon residue
US5646068A (en) Solder bump transfer for microelectronics packaging and assembly
WO1997018584A1 (en) Method for forming bump of semiconductor device
EP0675674A1 (en) Film circuit metal system for use with bumped IC packages
US6221503B1 (en) Electrode modification using an unzippable polymer paste
JP3267167B2 (en) Semiconductor device and manufacturing method thereof
JPS6221268B2 (en)
WO1999004424A1 (en) Semiconductor device, mounting structure thereof and method of fabrication thereof
JP4520665B2 (en) Printed wiring board, manufacturing method thereof, and component mounting structure
US7701069B2 (en) Solder interface locking using unidirectional growth of an intermetallic compound
EP0827190A2 (en) Bump structure and methods for forming this structure
JPH10308415A (en) Method for mounting electrode, electronic component, electronic device, and electronic component
TWM589366U (en) Chip package assembly with enhanced interconnects
JP2006120803A (en) Semiconductor device and manufacturing method therefor
JP2002009099A (en) Transfer bump substrate and method of transferring bump
CN111599704B (en) Method for constructing salient point of integrated circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011211

LAPS Cancellation because of no payment of annual fees