JPH09148133A - Laminated inductor - Google Patents

Laminated inductor

Info

Publication number
JPH09148133A
JPH09148133A JP33275695A JP33275695A JPH09148133A JP H09148133 A JPH09148133 A JP H09148133A JP 33275695 A JP33275695 A JP 33275695A JP 33275695 A JP33275695 A JP 33275695A JP H09148133 A JPH09148133 A JP H09148133A
Authority
JP
Japan
Prior art keywords
inductor
laminated
laminated inductor
conductors
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33275695A
Other languages
Japanese (ja)
Other versions
JP3349879B2 (en
Inventor
Kenichi Hoshi
健一 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP33275695A priority Critical patent/JP3349879B2/en
Publication of JPH09148133A publication Critical patent/JPH09148133A/en
Application granted granted Critical
Publication of JP3349879B2 publication Critical patent/JP3349879B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

PROBLEM TO BE SOLVED: To enhance the productivity by forming a pair of coil conductors having symmetric property in a step of making even in the directions of a laminated inductor. SOLUTION: Within a laminated inductor 11, an inner conductor 12 is formed in coil form further forming respective ends of this inner conductor 12 to make the first pair of leading-out conductors 13, 14, furthermore, within the laminated inductor 11 wherein these leading-out conductors 13, 14 are mutually extending in the opposite directions, the second leading-out conductors 22 and the second pair of leading-out conductors 23, 24 are likewise formed to make the central axial lines 1, 2 of this pair of coils in parallel with each other. Furthermore, the laminated inductor is formed so that this leading-out conductors extending in the opposite directions may be made in parallel with one another and these two pairs of inner conductors 12, 22 and these two pairs of leading-out conductors may have the symmetric property to the axial lines in parallel with said coil type central axial lines.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電磁誘導作用を利用す
るインダクタに関し、とくに、コイル導体を積層によっ
て形成する積層インダクタに関する。本発明は、さらに
具体的には、チップ形の積層インダクタに関し、さらに
特定すると、本発明は、積層チップインダクタの配置姿
勢を顧慮した構造に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inductor utilizing an electromagnetic induction effect, and more particularly to a laminated inductor in which coil conductors are laminated. The present invention more specifically relates to a chip-type multilayer inductor, and more specifically, the present invention relates to a structure in consideration of the arrangement attitude of the multilayer chip inductor.

【0002】[0002]

【従来の技術】近年、コイル形の導体を積層によって形
成している非常に小形な積層インダクタ、いわゆる積層
チップインダクタが広く知られている。この積層チップ
インダクタは、たとえば、チップのサイズが2.0×
1.25(mm)で、コイルの巻き回数が5ターンであ
る。
2. Description of the Related Art In recent years, a very small laminated inductor, in which a coil-shaped conductor is formed by laminating, a so-called laminated chip inductor is widely known. This multilayer chip inductor has, for example, a chip size of 2.0 ×
It is 1.25 (mm) and the number of turns of the coil is 5 turns.

【0003】積層チップインダクタの種類において、主
として高周波回路に使用される低インダクタンス値のも
のは、チップ本体の材料に透磁率が1に近いものを使用
している。したがって、低インダクタンスの積層チップ
インダクタは、図5の(B)に示されるように、内部の
コイル導体52により発生する磁束53がチップ本体5
1から外へ漏れ出す開磁路タイプの構造を有している。
Among the types of multilayer chip inductors, those having a low inductance value, which are mainly used in high frequency circuits, use a material having a magnetic permeability close to 1 as the material of the chip body. Therefore, in the low-inductance multilayer chip inductor, as shown in FIG. 5B, the magnetic flux 53 generated by the coil conductor 52 inside the chip main body 5 is generated.
1 has an open magnetic circuit type structure that leaks out from the outside.

【0004】ここで説明を追加すると、高周波回路に使
用されるインダクタは、インダクタンスの値が小さいも
のが使用される。このため、コイル導体52の巻き数が
少なくされると共に、チップ本体51には磁性体では無
く、非磁性体を使うことによって、さらに小さいインダ
クタンス値を取得している。したがって、チップ本体5
1に透磁率の低い材料を用いるため、図5(B)のよう
に、磁束53がチップ本体51の外部へ漏洩することに
なる。
To add a description here, the inductor used in the high frequency circuit has a small inductance value. Therefore, the number of windings of the coil conductor 52 is reduced, and the chip body 51 is made of a non-magnetic material instead of a magnetic material to obtain a smaller inductance value. Therefore, the chip body 5
Since a material having a low magnetic permeability is used for No. 1, the magnetic flux 53 leaks to the outside of the chip body 51 as shown in FIG.

【0005】なお、図5の(A)に示されているのは、
閉磁路タイプの積層チップインダクタで、内部のコイル
導体54により発生する磁束55が、チップ本体56の
外へ漏れ出ないような構造となっている。
Incidentally, what is shown in FIG.
It is a closed magnetic circuit type multilayer chip inductor and has a structure in which a magnetic flux 55 generated by an internal coil conductor 54 does not leak out of the chip body 56.

【0006】前述したように、開磁路タイプの積層チッ
プインダクタは、磁束53がチップ本体51の外に漏れ
出るため、チップ本体51の周囲にある物体の影響を、
必然的に受けてしまうことになる。
As described above, in the open magnetic circuit type multilayer chip inductor, since the magnetic flux 53 leaks out of the chip body 51, the influence of an object around the chip body 51 is reduced.
You will inevitably receive it.

【0007】このことから、たとえば、図6に示される
ように、チップ本体51を回路基板に実装する時、回路
基板61に対して、内部のコイル導体52の周回方向
が、水平方向か垂直方向かによって、磁束53に対する
回路基板61の影響が異なる。加えて、周囲に他の部品
62があると、さらに磁束53が、異なる影響を受けて
しまうという問題点があった。
From this, for example, as shown in FIG. 6, when the chip main body 51 is mounted on a circuit board, the winding direction of the coil conductor 52 inside the circuit board 61 is horizontal or vertical. The influence of the circuit board 61 on the magnetic flux 53 differs depending on whether or not. In addition, if there are other parts 62 around, the magnetic flux 53 is further affected differently.

【0008】すなわち、チップ本体51の配置姿勢によ
って、回路基板61あるいは周囲の他の部品62による
影響が、磁束53について異なり、結果として、これら
磁束53の影響に差が出てしまい、チップ本体51の所
定のインダクタンス値が変化してしまうという問題点が
あった。
That is, depending on the arrangement posture of the chip body 51, the influence of the circuit board 61 or other parts 62 around it differs with respect to the magnetic flux 53, and as a result, the influence of these magnetic fluxes 53 becomes different, and the chip body 51 becomes different. There was a problem that the predetermined inductance value of was changed.

【0009】さらに、チップ内部のコイル導体52は、
図7の(A)、(B)にそれぞれ示されるように、巻き
始めの導体71と巻き終わりの導体72による非対称性
があるため、チップ本体51の長手方向あるいは幅方向
に関しても、磁束53の漏れ方が非対称になり、結果と
して、回路基板や周囲の他の部品の影響の差によって、
さらにインダクタンス値に差が生じてしまうという問題
点があった。
Further, the coil conductor 52 inside the chip is
As shown in FIGS. 7A and 7B, the conductor 71 at the beginning of the winding and the conductor 72 at the end of the winding have asymmetry, so that the magnetic flux 53 is generated in the longitudinal direction or the width direction of the chip body 51. The leakage is asymmetrical, and as a result, due to the difference in the effects of the circuit board and other surrounding components,
Further, there is a problem that a difference occurs in the inductance value.

【0010】上述の諸問題点を解消するために、従来の
開磁路タイプの積層チップインダクタにおいては、図8
の(A)に示すように、製品である積層チップインダク
タ81の所定位置にマーカー82を施していた。詳しく
述べると、コイル導体52の巻き始めの引き出し導体7
1が、明確になるように、コイル導体52の巻き始め位
置を示すマーカー82が1個、積層チップインダクタ8
1の表面に付けられていた。
In order to solve the above-mentioned problems, in the conventional open magnetic circuit type multilayer chip inductor, as shown in FIG.
As shown in (A) of FIG. 7, a marker 82 is provided at a predetermined position of the laminated chip inductor 81 which is a product. More specifically, the lead conductor 7 at the beginning of winding the coil conductor 52.
In order to make 1 clear, one marker 82 indicating the winding start position of the coil conductor 52, the multilayer chip inductor 8
It was attached to the surface of 1.

【0011】言い換えると、積層チップインダクタの漏
れ出す磁束と、回路基板あるいは周囲の他の部品との影
響が、常に一定になるようにするため、積層チップイン
ダクタ81を回路基板に実装するとき、このマーカー8
2が常に同じ位置になるようにして、前述の諸問題を解
決していた。
In other words, when the multilayer chip inductor 81 is mounted on the circuit board, the influence of the magnetic flux leaking from the multilayer chip inductor and the influence on the circuit board or other peripheral parts is always constant. Marker 8
The above problems were solved by keeping 2 always in the same position.

【0012】なお、積層インダクタ81の両端外側には
それぞれ、外部端子83、84が形成されている。外部
端子83は引き出し導体71に接続され、外部端子84
は引き出し導体72に接続されている。
External terminals 83 and 84 are formed on both outer sides of the laminated inductor 81, respectively. The external terminal 83 is connected to the lead conductor 71, and the external terminal 84
Is connected to the lead conductor 72.

【0013】[0013]

【発明が解決しようとする課題】上述したように、従来
の開磁路タイプの積層チップインダクタには、その実装
時の配置姿勢を規定するために、1個のマーカーが形成
されていた。
As described above, in the conventional open magnetic circuit type multilayer chip inductor, one marker is formed in order to define the arrangement posture at the time of mounting.

【0014】他方、積層チップインダクタ自体の電気特
性を測定する場合、あるいは実装のために積層チップイ
ンダクタをテーピィング梱包する場合にも、積層チップ
インダクタを、一定方向に揃えておく必要があつた。言
い換えると、積層チップインダクタ自体の電気特性を調
べる場合には、上記のマーカーを一定方向に揃えておく
工程が必要であり、また、上記マーカーを一定方向に揃
えてテーピングするためには、マーカーの向きを一定に
揃える工程が必要であった。
On the other hand, when measuring the electrical characteristics of the multilayer chip inductor itself, or when packaging the multilayer chip inductor for packaging, it is necessary to arrange the multilayer chip inductors in a certain direction. In other words, when examining the electrical characteristics of the multilayer chip inductor itself, a step of aligning the above markers in a certain direction is required, and in order to align the above markers in a certain direction and tape them, A process of aligning the directions in a uniform manner was necessary.

【0015】従来、この1個のマーカーの向きを一定に
揃える方向規制工程は、たいへん手間の掛かる工程で、
自動化した場合でも、時間あたりのチップ部品の処理数
が少なくて、生産性が極めて低いという問題があった。
Conventionally, the direction regulating step for aligning the direction of one marker in a fixed manner is a very troublesome step.
Even when automated, the number of chip parts processed per hour was small, and there was a problem that productivity was extremely low.

【0016】たとえば、図8の(B)を参照すると明ら
かなように、積層チップインダクタ81の姿勢方向が同
じ場合のみであっても、マーカーの位置によってaから
hに示されるように、8種類の配置姿勢が存在すること
になる。したがって、1個のマーカーの向きを一定に揃
える工程は、少なくとも、マーカーの8種類の配置姿勢
a、b、c、・・・、hから、1種類の配置姿勢aに揃
える必要がある。
For example, as is apparent from FIG. 8B, even when the laminated chip inductor 81 has the same orientation direction, as shown by a to h depending on the position of the marker, there are eight types. There will be an arrangement posture of. Therefore, in the step of aligning the direction of one marker in a constant manner, it is necessary to align at least eight kinds of arrangement postures a, b, c, ...

【0017】ここで、マーカーを一定の向きに揃える工
程を概略的に説明する。この場合、一般に、チップ部品
を一列に配列させる装置として、パーツフィーダー(図
示省略)と言われる装置が使用される。パーツフィーダ
ーは、皿状容器の中にチップ部品などのパーツを入れて
皿状容器に振動を与える。皿状容器には皿状容器の底か
ら皿状容器の周壁にそって、パーツが通れる道が周回し
ている。道は、外周側には壁があるが、内側は壁が無い
道である。皿状容器に振動を与えると、チップ部品は動
き、皿状容器に沿った道を進む。最初は、様々な姿勢で
進行し始めるが、道が狭く、片側に壁が無いため、不安
定な姿勢のチップ部品は、道から落下し、皿状容器の底
に落ちる。安定した姿勢のチップ部品だけが、進行し続
ける。
Here, the process of aligning the markers in a fixed direction will be schematically described. In this case, generally, a device called a parts feeder (not shown) is used as a device for arranging the chip parts in a line. The parts feeder puts parts such as chip parts in a dish-shaped container and gives vibration to the dish-shaped container. The plate-shaped container has a path around which the parts can pass from the bottom of the plate-shaped container along the peripheral wall of the plate-shaped container. The road has a wall on the outer peripheral side but no wall on the inner side. When vibration is applied to the dish, the chip component moves and follows the path along the dish. At first, it starts moving in various postures, but since the road is narrow and there is no wall on one side, chip components in an unstable posture fall from the road and fall to the bottom of the dish-shaped container. Only chip components with a stable posture continue to progress.

【0018】ここで述べる安定した姿勢とは、チップ部
品が、図8(A)の積層チップインダクタ81の場合、
図8(B)に示される8種類であって、この8種類の配
置姿勢で、長手方向に向いて進行するものだけが、最終
段階まで進行し続けることになる。最終段階の部分で
は、CCDカメラによってマーカーを画像認識し、不適
なものは、CCDカメラからの情報によって、道から弾
き落とされる。ここを通過したものは、マーカーが一定
の方向に揃ったものだけとなる。
The stable posture described here means that when the chip component is the multilayer chip inductor 81 shown in FIG.
Of the eight types shown in FIG. 8 (B), only the eight types of arrangement postures that move in the longitudinal direction will continue to the final stage. In the final stage, the marker is image-recognized by the CCD camera, and the inappropriate one is thrown off the road by the information from the CCD camera. The only objects that pass through here are those with the markers aligned in a certain direction.

【0019】上述したように、1個のマーカーの向きを
一定に揃える工程は、非常に手数の掛かるプロセスで、
自動化した場合でも、時間あたりのチップ部品の処理数
が少なくて、生産性が極めて低いという問題があった。
本発明は、この問題を解消する目的から開発されたもの
である。
As described above, the step of aligning the direction of one marker in a constant manner is a very laborious process,
Even when automated, the number of chip parts processed per hour was small, and there was a problem that productivity was extremely low.
The present invention was developed for the purpose of solving this problem.

【0020】[0020]

【課題を解決するための手段】本発明の積層インダクタ
は、一対または複数対の内部導体コイルを内設した開磁
路タイプの積層チップインダクタであって、各対の内部
導体コイルがチップの中心軸(1)を対称軸とする線対
称に配置されていることを特徴とする積層インダクタで
あり、最も好ましい代表的なものは、積層によって内部
導体がコイル形に形成され、この内部導体の各端部が一
対の引き出し導体となり、かつ、これらの引き出し導体
が互いに両外部端子に接続されている積層インダクタに
おいて、さらに第2の内部導体ならびに第2の一対の引
き出し導体を、上述と同様に形成し、これら2個のコイ
ル形の各中心軸線を平行にすると共に、反対方向に伸び
ている上記引き出し導体を互いに平行にし、かつチップ
の中心を通り前記コイル形の2本の中心軸線に平行な軸
線に対して、前記2個の内部導体および前記2対の引き
出し導体が、対称性を有するように形成したことを特徴
とする。
The laminated inductor of the present invention is an open magnetic circuit type laminated chip inductor in which a pair or a plurality of pairs of internal conductor coils are internally provided, and each pair of internal conductor coils is the center of the chip. A laminated inductor characterized by being arranged in line symmetry with the axis (1) as the axis of symmetry, and the most preferable representative one is that the inner conductor is formed in a coil shape by lamination and each of the inner conductors is formed. In a laminated inductor in which the ends are a pair of lead conductors and these lead conductors are connected to both external terminals, a second inner conductor and a second pair of lead conductors are formed in the same manner as described above. Then, the central axes of these two coil types are made parallel to each other, the lead conductors extending in opposite directions are made parallel to each other, and the lead conductors pass through the center of the chip. Respect yl shaped two central axes parallel to the axis line, the two inner conductor and the two pairs of lead conductors, characterized in that were formed with a symmetry.

【0021】また、一つの態様において本発明の積層イ
ンダクタは、前記軸線が通る上記積層インダクタの表面
に、マーカーを形成したことを特徴とする。
In one embodiment, the laminated inductor of the present invention is characterized in that a marker is formed on the surface of the laminated inductor through which the axis passes.

【0022】また、別の態様において本発明の積層イン
ダクタは、上記マーカーを2個、すなわち上記積層イン
ダクタの上下の表面に1個ずつ形成したことを特徴とす
る。
In another aspect, the laminated inductor of the present invention is characterized in that two markers are formed, that is, one marker is formed on each of the upper and lower surfaces of the laminated inductor.

【0023】なお、本発明の積層インダクタ製造方法
は、1つの態様において、前記マーカーが、前記積層イ
ンダクタの表面の外側に配設されるように、該マーカー
をもつ生シートが配置される工程を有することを特徴と
している。
In one embodiment of the method for manufacturing a laminated inductor according to the present invention, a step of arranging a green sheet having the marker so that the marker is arranged outside the surface of the laminated inductor. It is characterized by having.

【0024】本発明の積層インダクタ製造方法は、別の
態様において、前記マーカーが、前記積層インダクタの
表面の内側に配設されるように、該マーカーをもつ生シ
ートが配置される工程を有することを特徴としている。
In another aspect of the method for manufacturing a laminated inductor of the present invention, there is provided a step of arranging a green sheet having the marker so that the marker is arranged inside a surface of the laminated inductor. Is characterized by.

【0025】さらにまた、別の態様において本発明の積
層インダクタ製造方法は、焼成することによって消失す
る生シートに、前記マーカーが形成される工程を有する
ことを特徴としている。
Furthermore, in another aspect, the method for manufacturing a laminated inductor according to the present invention is characterized by including a step of forming the marker on a green sheet that disappears by firing.

【0026】[0026]

【作用】したがって、本発明によると、一対または複数
対の、すなわちたとえば2個のコイル形の内部導体が、
チップの中心を通りこれらコイル形の中心軸線と平行な
軸線に対して、対称性を有するように配設されることに
なるため、この軸線上にある積層インダクタの表面に、
1個のマーカーを形成すると、この積層インダクタの長
手方向に関する配置姿勢が、8種類から4種類へと半減
することになり、この結果、マーカーの向きを一定に揃
える工程が、大幅に改善されることになって、時間あた
りの処理個数が大きく向上し、生産性が極めて高くな
る。
Thus, according to the invention, one or more pairs of, for example, two coil-shaped inner conductors are provided.
Since it will be arranged so as to have symmetry with respect to the axis parallel to the central axis of these coil shapes passing through the center of the chip, on the surface of the laminated inductor on this axis,
When one marker is formed, the arrangement attitude in the longitudinal direction of this laminated inductor is halved from eight types to four types, and as a result, the process of aligning the direction of the markers to a certain extent is significantly improved. As a result, the number of treatments per hour is greatly improved, and the productivity is extremely high.

【0027】さらに、本発明によって、コイル形の中心
軸線と平行である軸線上の積層インダクタの相対する表
面に、1個ずつ、合計2個のマーカーを形成する場合、
この積層インダクタの長手方向に関する配置姿勢が、8
種類から2種類へと激減することになって、マーカーの
向きを一定に揃える工程が、著しく改善され、時間あた
りの処理個数が大幅に向上することになる。
Further, according to the present invention, in the case where two markers are formed on the opposite surfaces of the laminated inductor on the axis parallel to the central axis of the coil, a total of two markers,
The arrangement attitude of this laminated inductor in the longitudinal direction is 8
The number of types will be drastically reduced from two to two, and the process of aligning the orientations of the markers in a fixed manner will be significantly improved, and the number of treatments per time will be significantly increased.

【0028】[0028]

【実施例】以下に本発明を、その実施例について、添付
の図面を参照して説明する。
BRIEF DESCRIPTION OF THE DRAWINGS The invention will now be described by way of example with reference to the accompanying drawings, in which: FIG.

【0029】図1はそれぞれ、本発明による積層インダ
クタの一実施例を示す図面で、(A)は積層インダクタ
の斜視図、(B)は同上の積層インダクタの種々の配置
姿勢を示す斜視図である。図2はそれぞれ、本発明によ
る積層インダクタの第2の実施例を示す図面で、(A)
は積層インダクタの斜視図、(B)は同上の積層インダ
クタの配置姿勢を示す斜視図である。図3は、本発明に
よる積層インダクタ製造方法の一実施例を示す説明図で
あり、図4は、本発明による積層インダクタ製造方法の
第2の実施例を示す説明図である。
1A and 1B are drawings showing an embodiment of a laminated inductor according to the present invention. FIG. 1A is a perspective view of the laminated inductor, and FIG. 1B is a perspective view showing various arrangement postures of the laminated inductor. is there. 2A and 2B are views showing a second embodiment of the laminated inductor according to the present invention, respectively.
FIG. 3B is a perspective view of the multilayer inductor, and FIG. 6B is a perspective view showing an arrangement posture of the multilayer inductor. FIG. 3 is an explanatory view showing one embodiment of the laminated inductor manufacturing method according to the present invention, and FIG. 4 is an explanatory view showing a second embodiment of the laminated inductor manufacturing method according to the present invention.

【0030】図1の(A)は、本発明の一実施例による
積層インダクタ11の全体を示す斜視図で、図示のよう
に、この積層インダクタ11は長方体に形成されてい
る。12はコイル形状の内部導体で、この内部導体12
は積層インダクタ11内部のほぼ中央寄りに形成されて
いる。13、14は引き出し導体で、引き出し導体1
3、14は、内部導体12の各端にそれぞれ接続されて
いる。言い換えると、引き出し導体13、14は、コイ
ル形状内部導体12の巻き始めと巻き終わりになり、互
いに反対方向に伸びている。
FIG. 1A is a perspective view showing the whole laminated inductor 11 according to one embodiment of the present invention. As shown, the laminated inductor 11 is formed in a rectangular parallelepiped shape. Reference numeral 12 is a coil-shaped inner conductor.
Is formed near the center inside the laminated inductor 11. 13 and 14 are lead conductors, and lead conductor 1
3, 14 are connected to the respective ends of the inner conductor 12. In other words, the lead conductors 13 and 14 are the winding start and winding end of the coil-shaped inner conductor 12, and extend in opposite directions.

【0031】22も同様なコイル形状の内部導体で、こ
の内部導体22も積層インダクタ11内部のほぼ中央寄
りに形成されている。言い換えると、コイル形状の内部
導体22は、先の第1のコイル形状内部導体12に近接
して形成されている。23、24は引き出し導体で、引
き出し導体23、24は、内部導体22の各端にそれぞ
れ接続されて、互いに反対方向に伸びている。
Reference numeral 22 is also a similar coil-shaped internal conductor, and this internal conductor 22 is also formed in the laminated inductor 11 near the center thereof. In other words, the coil-shaped inner conductor 22 is formed in the vicinity of the first coil-shaped inner conductor 12 described above. Reference numerals 23 and 24 denote lead conductors, and the lead conductors 23 and 24 are connected to respective ends of the internal conductor 22 and extend in opposite directions.

【0032】この結果、第1のコイル形状内部導体12
と第2のコイル形状内部導体22とは、内部導体12、
22の各コイル形の中心軸線に平行な、チップの中心を
通る図の上下方向の軸線1に対して、対称性を有してお
り、軸線1の周りにチップを180°回転するとコイル
12とコイル22とが入れ替るが回転前の状態と同じに
なる。
As a result, the first coil-shaped inner conductor 12
And the second coil-shaped inner conductor 22 are the inner conductor 12,
22 has a symmetry with respect to the vertical axis 1 passing through the center of the chip, which is parallel to the central axis of each coil shape, and is rotated by 180 ° around the axis 1 to form the coil 12. The coil 22 is replaced, but the state before rotation is the same.

【0033】なお、積層インダクタ11の両端外側に
は、それぞれ外部端子15、16が形成されていて、外
部端子15は引き出し導体13、24に接続され、外部
端子16は引き出し導体14、23に接続されている。
External terminals 15 and 16 are formed outside both ends of the laminated inductor 11, respectively. The external terminals 15 are connected to the lead conductors 13 and 24, and the external terminal 16 is connected to the lead conductors 14 and 23. Has been done.

【0034】積層インダクタ11の外側上部にはマーカ
ー17が形成されている。このマーカー17は、たとえ
ば、一対の引き出し導体13、24の位置を示すための
ものであるが、積層インダクタ11が、軸線1に対し
て、上述の対称性を有しているため、他対の引き出し導
体14、23の位置も示すことになる。言い換えると、
積層インダクタ11内に、図示のように、2個の内部導
体12、22が軸線1に対して対称性を有するように形
成されるため、積層インダクタ11は、長さ方向の区
別、すなわち、図の左右方向の区別が必要なくなる。
A marker 17 is formed on the outer upper portion of the laminated inductor 11. The marker 17 is, for example, for indicating the position of the pair of lead conductors 13 and 24. However, since the laminated inductor 11 has the above-mentioned symmetry with respect to the axis line 1, the other conductors of other pairs are provided. The positions of the lead conductors 14 and 23 will also be shown. In other words,
Since the two inner conductors 12 and 22 are formed in the laminated inductor 11 so as to have symmetry with respect to the axis line 1 as shown in the figure, the laminated inductor 11 is distinguished in the longitudinal direction, that is, There is no need to distinguish between the left and right directions.

【0035】このように、積層インダクタの内部導体を
2個にすると、2個の内部導体12、22が、軸線1に
対して対称性を有することになり、結果として、全体の
対称性を維持したまま、方向性を減らすことが可能にな
る。
As described above, when the laminated inductor has two internal conductors, the two internal conductors 12 and 22 have symmetry with respect to the axis 1, and as a result, the overall symmetry is maintained. It is possible to reduce the direction while keeping it.

【0036】すなわち、マーカー17の位置が1ヵ所で
あっても、内部導体12、22の対称性を利用すること
により、図1(B)の配置姿勢a、b、c、dに示され
るように、コイル状内部導体12、22が、縦か横かの
2種類と表か裏かの2種類との4種類になって、方向性
を4個に減らすことができ、前述した方向規制工程の生
産性を高めることができる。
That is, even if the position of the marker 17 is one, by utilizing the symmetry of the inner conductors 12 and 22, as shown in the arrangement postures a, b, c and d of FIG. 1 (B). In addition, the coiled inner conductors 12 and 22 have four types, two types of vertical or horizontal and two types of front or back, and the directionality can be reduced to four. Productivity can be increased.

【0037】図2の(A)は、本発明による第2の実施
例を示す斜視図で、簡単に述べると、図1の積層インダ
クタの外側下部にマーカー18を形成した積層インダク
タ21である。
FIG. 2A is a perspective view showing a second embodiment according to the present invention. Briefly, it is a laminated inductor 21 in which a marker 18 is formed on the outer lower portion of the laminated inductor of FIG.

【0038】上述の如くなる第2の実施例において、積
層インダクタ21の2個の内部導体12、22は、一
見、対称性がないように見えるが、内部導体12、22
のコイルパターンの中心点を通る第2の軸線2に対して
対称性があることがわかる。これを考慮して、マーカー
17、18の位置を、内部導体12、22の第1の軸線
1の上下を示す2ヵ所とすると、2個のマーカー17、
18が、第2の軸線2に対して対称性を有することにな
り、結果として、積層インダクタ21の全体の対称性を
維持したまま、方向性を減らすことが可能になる。
In the second embodiment as described above, the two inner conductors 12 and 22 of the laminated inductor 21 seem to have no symmetry at first glance, but the inner conductors 12 and 22 are not symmetrical.
It can be seen that there is symmetry with respect to the second axis 2 that passes through the center point of the coil pattern. In consideration of this, if the positions of the markers 17 and 18 are set to two places which show the upper and lower sides of the first axis 1 of the inner conductors 12 and 22, two markers 17,
18 has symmetry with respect to the second axis 2, and as a result, it is possible to reduce the directionality while maintaining the overall symmetry of the laminated inductor 21.

【0039】すなわち、内部導体12、22、引き出し
導体13、14、23、24の対称性を利用して、マー
カー17、18をチップの上下2ヵ所にそれぞれ設ける
ことにより、図2(B)の配置姿勢a、bに示されるよ
うに、コイル状内部導体12、22が縦か横かの2種類
に減少、言い換えると、方向性を2個に減少することが
出来、前述した方向規制工程の生産性を大幅に高めるこ
とができる。
That is, by utilizing the symmetry of the internal conductors 12 and 22 and the lead conductors 13, 14, 23 and 24, the markers 17 and 18 are provided at the upper and lower portions of the chip, respectively. As shown in the arrangement postures a and b, the coiled inner conductors 12 and 22 can be reduced to two types, that is, vertical or horizontal, in other words, the directionality can be reduced to two, and Productivity can be greatly increased.

【0040】ここで、図1について記載した積層インダ
クタ11の製造工程を、図3にもとづいて説明する。な
お、積層インダクタ11のチップサイズは、たとえば、
2.0×1.25(mm)であり、コイルの捲回数は5タ
ーンである。
The manufacturing process of the laminated inductor 11 described with reference to FIG. 1 will be described with reference to FIG. The chip size of the laminated inductor 11 is, for example,
It is 2.0 × 1.25 (mm), and the number of turns of the coil is 5 turns.

【0041】図3において、まず、印刷なしの生シート
31を2枚重ねて置き、つぎに、この生シート31に引
き出し導体14、24つきの生シート32を積層し、こ
の生シート32に内部導体12、22の一部をもつ生シ
ート33を積層し、さらに、この生シート33に内部導
体12、22の一部をもつ別の生シート34を積層する
ようにして、図示のように、生シート33、34を繰り
返しつつ積層し、最後の生シート34に、引き出し導体
13、23つきの生シート35を積層すると共に、この
生シート35に印刷なしの生シート36を積層して、最
後に、マーカー17が印刷された生シート37を積層
し、そののち、圧着、焼成して、積層インダクタ11を
製造する。
In FIG. 3, first, two unprinted green sheets 31 are placed on top of each other, then a green sheet 32 with lead conductors 14 and 24 is laminated on the green sheet 31, and an internal conductor is placed on the green sheet 32. A raw sheet 33 having a part of 12, 22 is laminated, and another raw sheet 34 having a part of the internal conductors 12, 22 is further laminated on the raw sheet 33, and as shown in the drawing, The sheets 33 and 34 are repeatedly laminated, the raw sheet 35 with the lead conductors 13 and 23 is laminated on the final raw sheet 34, and the unprinted raw sheet 36 is laminated on the raw sheet 35. The green sheets 37 on which the markers 17 are printed are stacked, and then pressure-bonded and fired to manufacture the multilayer inductor 11.

【0042】なお、図3の場合、たとえば、マーカー1
7の印刷されている生シート37、ならびに、印刷なし
の生シート31、36の厚さは200μmであり、それ
以外の生シートは150μmで、積層数は12層であ
る。
In the case of FIG. 3, for example, the marker 1
The thickness of the green sheet 37 printed with No. 7 and the green sheets 31 and 36 without printing is 200 μm, the other green sheets are 150 μm, and the number of laminated layers is 12.

【0043】図4は、他の積層インダクタの製造方法を
示す説明図であるが、図3とほぼ類似する製造工程を有
することは勿論である。図4において、まず、マーカー
18が印刷された生シート41を裏返して置き、この生
シート41に印刷なしの生シート42を積層し、つぎ
に、この生シート42に引き出し導体14、24つきの
生シート43を積層し、この生シート43に内部導体1
2、22の一部をもつ生シート44を積層し、さらに、
この生シート44に内部導体12、22の一部をもつ別
の生シート45を積層するようにして、図示のように、
生シート44、45を繰り返しつつ積層し、最後の生シ
ート45に、引き出し導体13、23つきの生シート4
6を積層すると共に、この生シート46に印刷なしの生
シート47を積層して、最後に、マーカー17が印刷さ
れた生シート48を積層し、そののち、圧着、焼成し
て、図2の積層インダクタ21を製造する。
FIG. 4 is an explanatory view showing another method for manufacturing a laminated inductor, but it goes without saying that it has manufacturing steps almost similar to those in FIG. In FIG. 4, first, the raw sheet 41 on which the markers 18 are printed is placed upside down, a raw sheet 42 without printing is laminated on the raw sheet 41, and then the raw sheet 42 with the lead conductors 14 and 24 is formed. The sheet 43 is laminated, and the inner conductor 1 is attached to the raw sheet 43.
A raw sheet 44 having a part of 2, 22 is laminated, and further,
Another raw sheet 45 having a part of the internal conductors 12 and 22 is laminated on the raw sheet 44, and as shown in the drawing,
The raw sheets 44 and 45 are repeatedly laminated, and the final raw sheet 45 is provided with the lead conductors 13 and 23.
6 is laminated, a raw sheet 47 without printing is laminated on the raw sheet 46, and finally, a raw sheet 48 on which the marker 17 is printed is laminated, and then, pressure bonding and baking are performed, and then, as shown in FIG. The laminated inductor 21 is manufactured.

【0044】[0044]

【発明の効果】以上のようになる本発明は、積層インダ
クタ内部に対称性を有する2個のコイル導体を形成する
という、簡単な構成の付加によって、積層コンダクタの
配置姿勢の個数を半減、さらには四分の一に減少できる
という、著しく大きな効果が得られ、結果として、積層
インダクタを同一の配置姿勢に揃える工程の生産性を、
飛躍的に高めることができると共に、積層チップインダ
クタの生産コストを大幅に下げることが可能になった。
According to the present invention as described above, the number of arranging postures of the laminated conductor is reduced by half by adding a simple structure of forming two symmetrical coil conductors inside the laminated inductor. Can be reduced to a quarter, and as a result, the productivity of the process of arranging the laminated inductors in the same arrangement attitude can be improved.
It is possible to dramatically increase the production cost of the multilayer chip inductor.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による積層インダクタの一実施例を示す
図面で、(A)は積層インダクタの斜視図、(B)は同
上の積層インダクタの種々の配置姿勢を示す斜視図であ
る。
FIG. 1 is a drawing showing an embodiment of a laminated inductor according to the present invention, (A) is a perspective view of the laminated inductor, and (B) is a perspective view showing various arrangement postures of the laminated inductor.

【図2】本発明による積層インダクタの第2の実施例を
示す図面で、(A)は積層インダクタの斜視図、(B)
は同上の積層インダクタの配置姿勢を示す斜視図であ
る。
2A and 2B are views showing a second embodiment of the multilayer inductor according to the present invention, FIG. 2A is a perspective view of the multilayer inductor, and FIG.
FIG. 3 is a perspective view showing an arrangement posture of the above laminated inductor.

【図3】本発明による積層インダクタ製造方法の一実施
例を示す説明図である。
FIG. 3 is an explanatory view showing an example of a method for manufacturing a laminated inductor according to the present invention.

【図4】本発明による積層インダクタ製造方法の第2の
実施例を示す説明図である。
FIG. 4 is an explanatory view showing a second embodiment of the method for manufacturing a laminated inductor according to the present invention.

【図5】積層インダクタの種類を説明するための模式断
面図である。
FIG. 5 is a schematic cross-sectional view for explaining the type of laminated inductor.

【図6】積層インダクタの実装例を説明するための模式
断面図である。
FIG. 6 is a schematic cross-sectional view for explaining a mounting example of a laminated inductor.

【図7】積層インダクタの磁束変化を説明するための模
式断面図である。
FIG. 7 is a schematic cross-sectional view for explaining a change in magnetic flux of a laminated inductor.

【図8】従来例の積層インダクタを示す図面で、(A)
は従来の積層インダクタを示す斜視図、(B)は同上の
積層インダクタの種々の配置姿勢を示す斜視図である。
FIG. 8 is a view showing a conventional laminated inductor, (A).
FIG. 3 is a perspective view showing a conventional laminated inductor, and FIG. 6B is a perspective view showing various arrangement postures of the laminated inductor.

【符号の説明】[Explanation of symbols]

1、2:軸線 11、21:積層インダクタ 12、22:内部導体 13、14、23、24:引き出し導体 15、16:外部端子 17、18:マーカー 1, 2: axis line 11, 21: laminated inductor 12, 22: internal conductor 13, 14, 23, 24: lead conductor 15, 16: external terminal 17, 18: marker

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 一対または複数対の内部導体コイルを内
設した開磁路タイプの積層チップインダクタであって、
各対の内部導体コイルがチップの中心軸(1)を対称軸
とする線対称に配置されていることを特徴とする積層イ
ンダクタ。
1. An open magnetic circuit type multilayer chip inductor having a pair or a plurality of pairs of internal conductor coils provided therein.
A multilayer inductor, wherein each pair of inner conductor coils are arranged in line symmetry with the central axis (1) of the chip as the axis of symmetry.
【請求項2】 積層によって内部導体がコイル形に形成
され、この内部導体の各端部が一対の引き出し導体とな
り、かつ、これらの引き出し導体が互いに両外部端子に
接続されている積層インダクタにおいて、 さらに第2の内部導体ならびに第2の一対の引き出し導
体を、上述と同様に形成し、これら2個のコイル形の各
中心軸線を平行にすると共に、反対方向に伸びている上
記引き出し導体を互いに平行にし、かつチップの中心を
通り前記コイル形の2本の中心軸線に平行な軸線に対し
て、前記2個の内部導体および前記2対の引き出し導体
が、対称性を有するように形成したことを特徴とする積
層インダクタ。
2. A laminated inductor in which an inner conductor is formed in a coil shape by lamination, and each end portion of the inner conductor forms a pair of lead conductors, and the lead conductors are connected to both external terminals, Further, a second inner conductor and a second pair of lead conductors are formed in the same manner as described above, and the respective central axis lines of these two coil shapes are made parallel to each other, and the lead conductors extending in opposite directions are mutually formed. The two internal conductors and the two pairs of lead conductors are formed so as to be parallel to each other and to the axis parallel to the two center axes of the coil shape and passing through the centers of the chips. Is a laminated inductor.
【請求項3】 前記軸線が通る上記積層インダクタの表
面に、マーカーを形成したことを特徴とする請求項1ま
たは2に記載の積層インダクタ。
3. The laminated inductor according to claim 1, wherein a marker is formed on a surface of the laminated inductor through which the axis passes.
【請求項4】 上記マーカーを、上記積層インダクタの
対向する2つの表面に1個ずつ形成したことを特徴とす
る請求項3に記載の積層インダクタ。
4. The multilayer inductor according to claim 3, wherein one of the markers is formed on each of two opposing surfaces of the multilayer inductor.
JP33275695A 1995-11-28 1995-11-28 Multilayer inductor Expired - Fee Related JP3349879B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33275695A JP3349879B2 (en) 1995-11-28 1995-11-28 Multilayer inductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33275695A JP3349879B2 (en) 1995-11-28 1995-11-28 Multilayer inductor

Publications (2)

Publication Number Publication Date
JPH09148133A true JPH09148133A (en) 1997-06-06
JP3349879B2 JP3349879B2 (en) 2002-11-25

Family

ID=18258503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33275695A Expired - Fee Related JP3349879B2 (en) 1995-11-28 1995-11-28 Multilayer inductor

Country Status (1)

Country Link
JP (1) JP3349879B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002367833A (en) * 2001-06-13 2002-12-20 Fdk Corp Laminated chip inductor
US20180096780A1 (en) * 2016-09-30 2018-04-05 Taiyo Yuden Co., Ltd. Coil component

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002367833A (en) * 2001-06-13 2002-12-20 Fdk Corp Laminated chip inductor
US20180096780A1 (en) * 2016-09-30 2018-04-05 Taiyo Yuden Co., Ltd. Coil component
US10867743B2 (en) * 2016-09-30 2020-12-15 Taiyo Yuden Co., Ltd. Coil component

Also Published As

Publication number Publication date
JP3349879B2 (en) 2002-11-25

Similar Documents

Publication Publication Date Title
US9251943B2 (en) Multilayer type inductor and method of manufacturing the same
US7253711B2 (en) Embedded toroidal inductors
US9736942B2 (en) Coil component, its manufacturing method, and circuit substrate provided with the coil component
GB2549630A (en) Coil antenna device and antenna module
US6483414B2 (en) Method of manufacturing multilayer-type chip inductors
US20160078997A1 (en) Inductor array chip and board having the same
KR102632343B1 (en) Inductor array component and board for mounting the same
JPH03283404A (en) Laminated coil device provided with sheet coil connecting terminal base
JP7369546B2 (en) coil parts
US11217372B2 (en) Coil component
JP6011377B2 (en) Antenna, antenna device, and portable terminal
JP2002305111A (en) Laminated inductor
JP3359802B2 (en) Multilayer inductor and manufacturing method thereof
US10685775B2 (en) Coil component
JP3349879B2 (en) Multilayer inductor
JP6547655B2 (en) Coil parts
JP2012182286A (en) Coil component
JP2002064016A (en) Laminated inductor
JP2013115068A (en) Electronic part and method for manufacturing the same
JPH08264320A (en) Chip inductor array
US11854733B2 (en) Coil component
JP4400092B2 (en) Surface mount inductor
JP2004311830A (en) Stacked common mode choke coil and its manufacturing method
JP3811091B2 (en) Manufacturing method of laminated transformer
JP2004071962A (en) Laminated inductor

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020813

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080913

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080913

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090913

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090913

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100913

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110913

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees