JP3359802B2 - Multilayer inductor and manufacturing method thereof - Google Patents

Multilayer inductor and manufacturing method thereof

Info

Publication number
JP3359802B2
JP3359802B2 JP33275795A JP33275795A JP3359802B2 JP 3359802 B2 JP3359802 B2 JP 3359802B2 JP 33275795 A JP33275795 A JP 33275795A JP 33275795 A JP33275795 A JP 33275795A JP 3359802 B2 JP3359802 B2 JP 3359802B2
Authority
JP
Japan
Prior art keywords
conductor
inductor
raw sheet
lead
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33275795A
Other languages
Japanese (ja)
Other versions
JPH09148134A (en
Inventor
健一 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP33275795A priority Critical patent/JP3359802B2/en
Publication of JPH09148134A publication Critical patent/JPH09148134A/en
Application granted granted Critical
Publication of JP3359802B2 publication Critical patent/JP3359802B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、電磁誘導作用を利用す
るインダクタに関し、とくにコイル導体を積層によって
形成する積層インダクタ、ならびにその製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inductor utilizing an electromagnetic induction effect, and more particularly to a laminated inductor in which coil conductors are formed by lamination, and a method of manufacturing the same.

【0002】本発明は、具体的には、チップ形の積層イ
ンダクタに関し、さらに具体的には、開磁路形の積層チ
ップインダクタに関しており、本発明をさらに特定する
と、積層チップインダクタ自身の姿勢を明確にするため
のマーカーの改良に関するものである。
More specifically, the present invention relates to a chip-type multilayer inductor, and more specifically, to an open-magnetic-path type multilayer chip inductor. It is about improving markers for clarity.

【0003】[0003]

【従来の技術】近年、コイル形の導体を積層によって形
成している、非常に小形な積層インダクタ、いわゆる積
層チップインダクタが、広く知られている。この積層チ
ップインダクタは、たとえば、チップのサイズが2.0
×1.25(mm)で、コイルの巻き回数が5ターンであ
る。
2. Description of the Related Art In recent years, very small multilayer inductors, which are formed by laminating coil-shaped conductors, so-called multilayer chip inductors, have been widely known. This multilayer chip inductor has, for example, a chip size of 2.0
× 1.25 (mm), and the number of turns of the coil is 5 turns.

【0004】積層チップインダクタの種類において、主
として、高周波回路に使用される低インダクタンス値の
ものは、チップ本体の材料に透磁率が1に近いものを使
用している。したがって、低インダクタンスの積層チッ
プインダクタは、図5の(B)に示されるように、内部
のコイル導体52により発生する磁束53が、チップ本
体51から外へ漏れ出す、開磁路タイプの構造を有して
いる。
[0004] Among the types of multilayer chip inductors, those having a low inductance value mainly used for high frequency circuits use a material having a magnetic permeability close to 1 as the material of the chip body. Therefore, as shown in FIG. 5B, the low-inductance multilayer chip inductor has an open magnetic path type structure in which the magnetic flux 53 generated by the internal coil conductor 52 leaks out of the chip body 51. Have.

【0005】ここで説明を追加すると、高周波回路に使
用されるインダクタは、インダクタンスの値が小さいも
のが使用される。このため、コイル導体52の巻き数が
少なくされると共に、チップ本体51には磁性体では無
く、非磁性体を使うことによって、さらに小さいインダ
クタンス値を取得している。したがって、チップ本体5
1に透磁率の低い材料を用いるため、磁束53がチップ
本体51の外部へ漏洩することになる。
[0005] To add an explanation here, an inductor having a small inductance value is used for the high frequency circuit. For this reason, the number of turns of the coil conductor 52 is reduced, and a smaller inductance value is obtained by using a non-magnetic material instead of a magnetic material for the chip body 51. Therefore, the chip body 5
Since a material having low magnetic permeability is used for the magnetic flux 53, the magnetic flux 53 leaks out of the chip body 51.

【0006】なお、図5の(A)に示されているのは、
閉磁路タイプの積層チップインダクタで、内部のコイル
導体54により発生する磁束55が、チップ本体56の
外へ漏れ出ないような構造となっている。
Incidentally, FIG. 5A shows that:
This is a closed magnetic circuit type multilayer chip inductor having a structure in which a magnetic flux 55 generated by an internal coil conductor 54 does not leak out of a chip body 56.

【0007】上述したように、開磁路タイプの積層チッ
プインダクタは、磁束53がチップ本体51の外に漏れ
出るため、チップ本体51の周囲にある物体の影響を、
必然的に受けてしまうことになる。
As described above, in the open-circuit-type multilayer chip inductor, since the magnetic flux 53 leaks out of the chip body 51, the influence of an object around the chip body 51 is reduced.
You will inevitably receive it.

【0008】このことから、たとえば、図6に示される
ように、チップ本体51を回路基板に実装する時、回路
基板61に対して、内部のコイル導体52の周回方向
が、水平方向か垂直方向かによって、磁束53に対する
が回路基板61の影響が異なる。加えて、周囲に他の部
品62があると、さらに磁束53が異なる影響を受けて
しまうという問題点があった。
For this reason, for example, as shown in FIG. 6, when the chip main body 51 is mounted on a circuit board, the direction of circulation of the internal coil conductor 52 with respect to the circuit board 61 is either horizontal or vertical. The influence of the circuit board 61 on the magnetic flux 53 differs depending on the above. In addition, there is a problem that if there is another component 62 around the magnetic flux 53, the magnetic flux 53 is further affected differently.

【0009】すなわち、チップ本体51の配置姿勢によ
って、磁束53について、回路基板61あるいは周囲の
他の部品62による影響が異なり、結果として、これら
磁束53の影響に差が出てしまい、チップ本体51の所
定のインダクタンス値が変化してしまうという問題点が
あった。
That is, the influence of the magnetic flux 53 by the circuit board 61 or other components 62 is different depending on the arrangement posture of the chip body 51, and as a result, the influence of the magnetic flux 53 is different, and the chip body 51 is different. There is a problem that the predetermined inductance value changes.

【0010】さらに、チップ内部のコイル導体52は、
図7の(A)、(B)にそれぞれ示されるように、巻き
始めの導体71と巻き終わりの導体72による非対称性
があるため、チップ本体51の長手方向あるいは幅方向
に関しても、磁束53の漏れ方が非対称になり、結果と
して、回路基板や周囲の他の部品の影響の差によって、
インダクタンス値に差が生じてしまうという問題点があ
った。
Furthermore, the coil conductor 52 inside the chip is
As shown in FIGS. 7A and 7B, there is an asymmetry between the conductor 71 at the start of winding and the conductor 72 at the end of winding. Leakage becomes asymmetric, and as a result, due to the difference in the influence of the circuit board and other surrounding components,
There is a problem that a difference occurs in the inductance value.

【0011】上述の諸問題点を解消するために、従来の
開磁路タイプの積層チップインダクタにおいては、図8
の(A)に示すように、製品である積層チップインダク
タ81の所定位置にマーカー82を施していた。詳しく
述べると、コイル導体52の巻き始めもしくは巻き終り
の導体71が、明確になるように、コイル導体52の巻
き始めもしくは巻き終り位置を示すマーカー82が一
つ、積層チップインダクタ81の表面に付けられてい
た。
In order to solve the above-mentioned problems, a conventional open-magnetic-path type multilayer chip inductor shown in FIG.
(A), a marker 82 is provided at a predetermined position of a laminated chip inductor 81 as a product. More specifically, a single marker 82 indicating the winding start or end position of the coil conductor 52 is attached to the surface of the multilayer chip inductor 81 so that the conductor 71 at the beginning or end of winding of the coil conductor 52 is clear. Had been.

【0012】言い換えると、漏れ出す磁束と、回路基板
あるいは周囲の他の部品との影響が、常に一定になるよ
うにするため、積層チップインダクタ81を回路基板に
実装するとき、このマーカー82が常に同じ位置になる
ように搭載して、前述の諸問題を解決していた。
In other words, when the laminated chip inductor 81 is mounted on the circuit board, the marker 82 is always used to keep the effect of the leaked magnetic flux and the circuit board or other components around the circuit always constant. By mounting them at the same position, the above-mentioned problems were solved.

【0013】[0013]

【発明が解決しようとする課題】上述したように、従来
の開磁路タイプの積層チップインダクタには、その実装
時の姿勢を規定するために、一つのマーカーが付けられ
ていた。
As described above, a conventional open-magnetic-path-type multilayer chip inductor is provided with one marker in order to regulate its mounting posture.

【0014】他方、積層チップインダクタのみの電気特
性を測定する場合、あるいは実装のために積層チップイ
ンダクタをテーピング梱包する場合に、積層チップイン
ダクタにおけるコイル導体の巻き始めもしくは巻き終り
というように、一定方向に揃えておく必要があつた。言
い換えると、積層チップインダクタ自体の電気特性を調
べる場合には、上記のマーカーを一定方向に揃えておく
必要があった。また、上記マーカーを一定方向に揃えて
テーピングするためには、マーカーの向きを一定に揃え
る工程が必要であった。
On the other hand, when measuring the electrical characteristics of the multilayer chip inductor only, or when taping and packaging the multilayer chip inductor for mounting, the coil conductor in the multilayer chip inductor may have a fixed direction, such as starting or ending. It had to be aligned. In other words, when examining the electrical characteristics of the multilayer chip inductor itself, the markers need to be aligned in a certain direction. In addition, in order to align and tap the markers in a certain direction, a process of aligning the markers in a certain direction is required.

【0015】この一つのマーカーの向きを一定に揃える
方向規制工程は、たいへん手間の掛かる工程で、自動化
した場合でも、時間あたりのチップ部品の処理数が少な
くて、生産性が極めて低いという問題があった。
[0015] The direction regulating step for making the direction of one marker uniform is a very time-consuming step, and even when automated, there is a problem that the number of chip parts processed per time is small and productivity is extremely low. there were.

【0016】たとえば、図8の(B)を参照すると明ら
かなように、積層チップインダクタ81の姿勢が同じ場
合のみであっても、マーカーの位置によってaからhに
示されるように、8種類の姿勢が存在することになる。
したがって、一つのマーカーの向きを一定に揃える工程
は、少なくとも、マーカーの8種類の姿勢a、b、c、
・・・、hから、1種類の姿勢aに揃える必要がある。
For example, as is apparent from FIG. 8B, even when the orientation of the multilayer chip inductor 81 is the same, only eight types of markers are used as indicated by a to h depending on the positions of the markers. Attitude will exist.
Therefore, the step of uniformly aligning the direction of one marker includes at least eight types of postures a, b, c, and
.., H, it is necessary to align them in one type of posture a.

【0017】ここで、マーカーを一定の向きに揃える工
程を概略的に説明する。この場合、一般に、チップ部品
を一列に配列させる装置として、パーツフィーダー(図
示省略)と言われる装置が使用される。パーツフィーダ
ーは、皿状容器の中にチップ部品などのパーツを入れて
皿状容器に振動を与える。皿状容器には皿状容器の底か
ら皿状容器の周壁にそって、パーツが通れる道が周回し
ている。道は、外周側には壁があるが、内側は壁が無い
道である。皿状容器に振動を与えると、チップ部品は動
き、皿状容器に沿った道を進む。最初は、様々な姿勢で
進行し始めるが、道が狭く、片側に壁が無いため、不安
定な姿勢のチップ部品は、道から落下し、皿状容器の底
に落ちる。安定した姿勢のチップ部品だけが、進行し続
ける。
Here, a process of aligning the markers in a certain direction will be schematically described. In this case, a device called a parts feeder (not shown) is generally used as a device for arranging chip components in a line. The parts feeder vibrates the dish-shaped container by putting parts such as chip parts in the dish-shaped container. In the dish-like container, a path through which parts can pass is formed from the bottom of the dish-like container along the peripheral wall of the dish-like container. The road has a wall on the outer peripheral side, but has no wall on the inner side. When the dish is vibrated, the chip components move and follow the path along the dish. At first, it starts to move in various postures, but the chip part in an unstable posture falls down from the road and falls to the bottom of the dish-shaped container because the road is narrow and there is no wall on one side. Only chip components in a stable position continue to progress.

【0018】ここで述べる安定した姿勢とは、チップ部
品が、図8の積層チップインダクタ81の場合、図8
(B)に示される8種類であって、この8種類の姿勢
で、長手方向に向いて進行するものだけが、最終段階ま
で進行し続けることになる。
The stable posture described here means that when the chip component is the multilayer chip inductor 81 of FIG.
Only the eight types shown in (B) that progress in the longitudinal direction in the eight types of postures continue to progress to the final stage.

【0019】最終段階の部分で、CCDカメラによって
マーカーを画像認識し、不適なものは、CCDカメラか
らの情報によって、道から弾き落とされる。ここを通過
したものは、マーカーが一定の方向に揃ったものだけと
なる。
In the final stage, the marker is image-recognized by the CCD camera, and the unsuitable one is dropped off the road by the information from the CCD camera. The only thing that passes here is the one where the markers are aligned in a certain direction.

【0020】上述したように、一つのマーカーの向きを
一定に揃える工程は、非常に手数の掛かるプロセスで、
自動化した場合でも、時間あたりのチップ部品の処理数
が少なくて、生産性が極めて低いという問題があった。
本発明は、この問題を解消する目的から開発されたもの
である。
As described above, the step of uniformly aligning the direction of one marker is a very time-consuming process.
Even in the case of automation, there is a problem that the number of processing of chip components per time is small and productivity is extremely low.
The present invention has been developed to solve this problem.

【0021】[0021]

【課題を解決するための手段】本発明の積層インダクタ
は、積層によって内部導体がコイル状に形成され、この
内部導体の始端と終端とが形成されて一対の引き出し導
体となり、かつ、これらの引き出し導体が互いに導出さ
れて外部電極に接続している積層インダクタにおいて、
前記引き出し導体のそれぞれの位置を示す各マーカー
が、前記積層インダクタの表面に形成されたことを特徴
とする。
According to the laminated inductor of the present invention, an inner conductor is formed in a coil shape by lamination, and a start end and an end of the inner conductor are formed to form a pair of lead conductors. In a multilayer inductor in which conductors are led out of each other and connected to external electrodes,
Each marker indicating each position of the lead conductor is formed on the surface of the multilayer inductor.

【0022】なお、前記マーカーは、前記積層インダク
タ表面の外側に形成されても良く、また、前記積層イン
ダクタ表面の少し内側に外から透視できるように形成さ
れても良い。
The marker may be formed outside the surface of the multilayer inductor, or may be formed slightly inside the surface of the multilayer inductor so that the marker can be seen from outside.

【0023】本発明の積層インダクタは、生シートの積
層工程ならびにその焼成工程によって、内部導体がコイ
ル状に形成され、この内部導体の始端と終端とが形成さ
れて一対の引き出し導体となり、かつ、これらの引き出
し導体が外部電極に接続している積層インダクタにおい
て、焼成することによって消失する生シートを使用し、
該生シートに前記引き出し導体の位置を示すマーカーを
形成したことを特徴とする。
In the laminated inductor of the present invention, the inner conductor is formed in a coil shape by the green sheet laminating step and the firing step thereof, and the start end and the end of the internal conductor are formed to form a pair of lead conductors. In a laminated inductor where these lead conductors are connected to external electrodes, use a raw sheet that disappears by firing,
A marker indicating the position of the lead conductor is formed on the raw sheet.

【0024】なお、前記焼成することによって消失する
生シートが、前記積層インダクタのセラミック焼成温度
で消失するようにしても良い。
[0024] The green sheet that disappears by firing may disappear at the ceramic firing temperature of the laminated inductor.

【0025】本発明の積層インダクタ製造方法は、生シ
ートの積層工程およびその焼成工程によって、内部導体
がコイル状に形成され、この内部導体の各端部が形成さ
れて一対の引き出し導体となり、かつ、これらの引き出
し導体が互いに反対方向に伸びている積層インダクタの
製造方法において、前記引き出し導体の位置を示すマー
カーが、前記積層インダクタの表面の外側に配設される
ように、該マーカーをもつ生シートが配置される工程を
有することを特徴としている。
In the method of manufacturing a laminated inductor according to the present invention, the inner conductor is formed into a coil shape by the green sheet laminating step and the firing step thereof, and each end of the inner conductor is formed to form a pair of lead conductors. In the method for manufacturing a laminated inductor in which the lead conductors extend in opposite directions, a marker indicating the position of the lead conductor is provided with the marker so that the marker is disposed outside the surface of the laminated inductor. The method is characterized by having a step of arranging the sheets.

【0026】本発明の積層インダクタ製造方法は、生シ
ートの積層工程によって、内部導体がコイル状に形成さ
れ、この内部導体の各端部が形成されて一対の引き出し
導体となり、かつ、これらの引き出し導体が外部電極に
接続している積層インダクタの製造方法において、前記
引き出し導体の位置を示すマーカーが、前記積層インダ
クタの表面の内側に配設されるように、該マーカーをも
つ生シートが配置される工程を有すること特徴としてい
る。
In the method for manufacturing a laminated inductor according to the present invention, the inner conductor is formed into a coil shape by the step of laminating the raw sheets, and each end of the inner conductor is formed to form a pair of lead conductors. In the method for manufacturing a laminated inductor in which a conductor is connected to an external electrode, a raw sheet having the marker is arranged such that a marker indicating a position of the lead-out conductor is disposed inside a surface of the laminated inductor. Characterized by having a step of

【0027】加えて、本発明の積層インダクタ製造方法
は、生シートの積層工程ならびに焼成工程によって、内
部導体がコイル状に形成され、この内部導体の各端部が
形成されて一対の引き出し導体となり、かつ、これらの
引き出し導体が外部電極に接続している積層インダクタ
の製造方法であって、少なくとも、焼成することによっ
て消失する生シートに、前記引き出し導体の位置を示す
マーカーが形成される工程を有することを特徴としてい
る。
In addition, in the laminated inductor manufacturing method according to the present invention, the inner conductor is formed into a coil shape by the green sheet laminating step and the firing step, and each end of the inner conductor is formed into a pair of lead conductors. And a method of manufacturing a laminated inductor in which these lead conductors are connected to external electrodes, at least a step of forming a marker indicating the position of the lead conductor on a raw sheet that disappears by firing. It is characterized by having.

【0028】[0028]

【作用】したがって、本発明によると、積層インダクタ
において、コイル状の内部導体の巻き始めと巻き終わり
の2ヵ所に、それぞれマーカーを配置するため、該積層
インダクタの一軸線に対して、二つのマーカーが対称に
位置することになると共に、積層インダクタ全体の対称
性が維持されることになって、結果として、該積層イン
ダクタの方向性が半減されることになった。
Therefore, according to the present invention, in the laminated inductor, the markers are arranged at two positions of the winding start and end of the coiled internal conductor, respectively. Are located symmetrically, and the symmetry of the entire multilayer inductor is maintained, and as a result, the directionality of the multilayer inductor is reduced by half.

【0029】言い換えると、本発明は、積層インダクタ
の姿勢を8種類から4種類へと半減することができ、こ
の結果、マーカーの向きを一定に揃える工程が、大幅に
改善されることになり、時間あたりのチップ部品の処理
数が大きく向上し、生産性が極めて高くなった。
In other words, according to the present invention, the posture of the multilayer inductor can be reduced by half from eight to four, and as a result, the process of aligning the orientation of the markers at a constant level is greatly improved. The number of chip parts processed per time has greatly improved, and the productivity has become extremely high.

【0030】[0030]

【実施例】以下に本発明を、その実施例について、添付
の図面を参照して説明する。
BRIEF DESCRIPTION OF THE DRAWINGS The invention will now be described by way of example with reference to the accompanying drawings, in which: FIG.

【0031】図1はそれぞれ、本発明による積層インダ
クタの一実施例を示す図面で、(A)は積層インダクタ
の斜視図、(B)は同上の積層インダクタの種々の姿勢
を示す斜視図である。図2は、本発明による積層インダ
クタ製造方法の一実施例を示す説明図であり、図3は、
本発明による積層インダクタ製造方法の第2の実施例を
示す説明図、図4は、本発明による積層インダクタ製造
方法の第3の実施例を示す説明図である。
FIGS. 1A and 1B are drawings showing one embodiment of the laminated inductor according to the present invention, wherein FIG. 1A is a perspective view of the laminated inductor, and FIG. 1B is a perspective view showing various postures of the laminated inductor. . FIG. 2 is an explanatory view showing one embodiment of the method for manufacturing a laminated inductor according to the present invention, and FIG.
FIG. 4 is an explanatory diagram showing a second embodiment of the method for manufacturing a laminated inductor according to the present invention. FIG. 4 is an explanatory diagram showing a third embodiment of the method for manufacturing a laminated inductor according to the present invention.

【0032】図1の(A)は、本発明の一実施例による
積層インダクタ11の全体を示す斜視図で、図示のよう
に、この積層インダクタ11は長方体に形成されてい
る。12はコイル形状の内部導体で、この内部導体12
は積層インダクタ11内部の中央に形成されている。1
3、14は引き出し導体で、引き出し導体13、14
は、内部導体12の各端にそれぞれ接続されている。言
い換えると、引き出し導体13、14は、コイル形状内
部導体12の巻き始めと巻き終わりになり、互いに反対
方向に伸びている。積層インダクタ11の両端外側に
は、それぞれ外部端子用の外部電極15、16が形成さ
れていて、外部電極15は引き出し導体13に接続さ
れ、外部電極16は引き出し導体14に接続されてい
る。
FIG. 1A is a perspective view showing the entire laminated inductor 11 according to one embodiment of the present invention. As shown, the laminated inductor 11 is formed in a rectangular shape. Reference numeral 12 denotes a coil-shaped internal conductor.
Is formed at the center inside the multilayer inductor 11. 1
Reference numerals 3 and 14 denote lead conductors and lead conductors 13 and 14
Are connected to each end of the internal conductor 12, respectively. In other words, the lead conductors 13 and 14 start and end the winding of the coil-shaped inner conductor 12, and extend in the opposite directions. External electrodes 15 and 16 for external terminals are formed on both outer sides of the laminated inductor 11, respectively. The external electrode 15 is connected to the lead conductor 13, and the external electrode 16 is connected to the lead conductor 14.

【0033】積層インダクタ11の外側上部にはマーカ
ー17が形成されている。このマーカー17は引き出し
導体13の位置を示すためのものである。積層インダク
タ11の外側下部にはマーカー18が形成されている。
このマーカー18は引き出し導体14の位置を示すため
のものである。
A marker 17 is formed on the upper outside of the multilayer inductor 11. The marker 17 indicates the position of the lead conductor 13. A marker 18 is formed at a lower portion of the outside of the multilayer inductor 11.
The marker 18 indicates the position of the lead conductor 14.

【0034】上述の如くなる本実施例において、積層イ
ンダクタ11の内部導体12は、一見、対称性がないよ
うに見えるが、内部導体12のコイルパターンの中心を
通る一つの軸線19に対して対称性があることがわか
る。これを考慮して、マーカー17、18の位置を、内
部導体12の巻き始めと巻き終わりの2ヵ所とすると、
2個のマーカー17、18が、軸線19に対して対称の
位置になり、結果として、全体の対称性を維持したま
ま、方向性を減らすことが可能になった。
In the present embodiment as described above, the inner conductor 12 of the laminated inductor 11 appears to have no symmetry at first glance, but is symmetric with respect to one axis 19 passing through the center of the coil pattern of the inner conductor 12. It is understood that there is a property. In consideration of this, when the positions of the markers 17 and 18 are set to two positions of the winding start and the winding end of the internal conductor 12,
The two markers 17 and 18 are positioned symmetrically with respect to the axis 19, and as a result, it is possible to reduce the directionality while maintaining the overall symmetry.

【0035】すなわち、内部導体12、引き出し導体1
3、14の対称性を利用して、マーカー17、18の位
置を2ヵ所にすることにより、図1(B)の姿勢a、
b、c、dに示されるように、方向性を四つに減らすこ
とができ、前述した方向規制工程の生産性を高めること
ができた。
That is, the inner conductor 12, the lead conductor 1
By making the positions of the markers 17 and 18 at two positions by utilizing the symmetry of 3 and 14, the postures a and b in FIG.
As shown by b, c, and d, the directionality could be reduced to four, and the productivity of the above-described direction regulation step could be increased.

【0036】ここで、図1について記載した積層インダ
クタ11の製造工程を、図2にもとづいて説明する。な
お、積層インダクタ11のチップサイズは、たとえば、
2.0×1.25(mm)であり、コイルの捲回数は5タ
ーンである。
Here, a manufacturing process of the laminated inductor 11 described with reference to FIG. 1 will be described with reference to FIG. The chip size of the multilayer inductor 11 is, for example,
2.0 × 1.25 (mm), and the number of turns of the coil is 5 turns.

【0037】図2において、まず、マーカー18が印刷
された生シート21を裏返して置き、この生シート21
に印刷なしの生シート22を積層し、つぎに、この生シ
ート22に引き出し導体14つきの生シート23を積層
し、この生シート23に内部導体12の一部をもつ生シ
ート24を積層し、さらに、この生シート24に内部導
体12の一部をもつ別の生シート25を積層するように
して、図示のように、生シート24、25を繰り返しつ
つ積層し、最後の生シート25に、引き出し導体13つ
きの生シート26を積層すると共に、この生シート26
に印刷なしの生シート27を積層して、最後に、マーカ
ー17が印刷された生シート28を積層し、そののち、
圧着、焼成して、積層インダクタ11を製造した。
In FIG. 2, first, the raw sheet 21 on which the marker 18 has been printed is placed upside down.
The raw sheet 22 without printing is laminated on the raw sheet 22. Then, the raw sheet 23 with the lead conductor 14 is laminated on the raw sheet 22, and the raw sheet 24 having a part of the internal conductor 12 is laminated on the raw sheet 23. Further, another raw sheet 25 having a part of the internal conductor 12 is laminated on the raw sheet 24, and as shown, the raw sheets 24 and 25 are repeatedly laminated, and as shown in FIG. The raw sheet 26 with the lead conductor 13 is laminated, and the raw sheet 26
The raw sheet 27 without printing is laminated on the raw sheet 27. Finally, the raw sheet 28 on which the marker 17 is printed is laminated.
The laminated inductor 11 was manufactured by pressure bonding and firing.

【0038】なお、図2の場合、たとえば、マーカー1
8、17の印刷されている生シート21、28が30μ
m、このマーカーつきの生シート21、28に重ねる生
シート21、27の厚さは200μmであり、それ以外
の生シート23、24、25、26は150μmであ
り、積層数は12層であった。
In the case of FIG. 2, for example, the marker 1
The printed raw sheets 21 and 28 of 8, 17 are 30 μm.
m, the thickness of the raw sheets 21, 27 to be superimposed on the raw sheets 21, 28 with the markers was 200 μm, the other raw sheets 23, 24, 25, 26 were 150 μm, and the number of layers was 12 layers. .

【0039】図3は、他の積層インダクタの製造方法を
示す説明図であるが、図2とほぼ類似する製造工程を有
することは勿論である。まず、マーカー18が印刷され
た生シート31を置き、この生シート31に印刷なしの
生シート32を積層し、つぎに、この生シート32に引
き出し導体14つきの生シート33を積層し、この生シ
ート33に、内部導体12の一部をもつ生シート34を
積層し、さらに、この生シート34に、内部導体12の
一部をもつ別の生シート35を積層するようにして、図
示のように、生シート34、35を繰り返しつつ積層
し、最後の生シート35に、引き出し導体13つきの生
シート36を積層すると共に、マーカー17が印刷され
た生シート37を積層して、最後に、この生シート37
に印刷なしの生シート38を積層し、そののち、圧着、
焼成して、積層インダクタを製造する。
FIG. 3 is an explanatory view showing a method of manufacturing another laminated inductor, but it is needless to say that a manufacturing process substantially similar to that of FIG. 2 is provided. First, a raw sheet 31 on which the marker 18 is printed is placed, a raw sheet 32 without printing is laminated on the raw sheet 31, and then a raw sheet 33 with a lead conductor 14 is laminated on the raw sheet 32. A raw sheet 34 having a part of the internal conductor 12 is laminated on the sheet 33, and another raw sheet 35 having a part of the internal conductor 12 is laminated on the raw sheet 34 as shown in the drawing. Then, the raw sheets 34 and 35 are repeatedly laminated, and a raw sheet 36 with the lead conductor 13 is laminated on the last raw sheet 35, and a raw sheet 37 on which the marker 17 is printed is laminated. Raw sheet 37
The raw sheet 38 without printing is laminated on the
After firing, a laminated inductor is manufactured.

【0040】この場合、生シート31、38は、薄いた
め、たとえば厚さが30μmであるため、マーカー1
7、18は、透けて見えて十分に視認できる。セラミッ
クのシートを透してマーカーを認知できる本実施例の利
点は、マーカー18、17が、磨耗などで消失しないこ
とにある。
In this case, since the raw sheets 31 and 38 are thin, for example, 30 μm in thickness, the marker 1
7, 18 can be seen through and fully visible. An advantage of this embodiment that the marker can be recognized through the ceramic sheet is that the markers 18 and 17 do not disappear due to abrasion or the like.

【0041】図4は、第3の製造方法を示す説明図であ
るが、この場合も、図2とほぼ類似する工程を有する。
特徴とするところは、焼成により消失する生シート41
にマーカー18を印刷して、このマーカー18付きの生
シート41を置き、この生シート41に印刷なしの生シ
ート42を2枚積層し、つぎに、この生シート42に引
き出し導体14つきの生シート43を積層するところ
と、引き出し導体13つきの生シート46を積層すると
共に、この生シート46に印刷なしの生シート47を積
層し、最後に、マーカー17が印刷された生シート48
を積層するところで、その他は、図2ならびに図3と同
様なので省略した。
FIG. 4 is an explanatory view showing the third manufacturing method. In this case also, there are steps substantially similar to those in FIG.
The characteristic feature is that the raw sheet 41 disappears by firing.
The raw sheet 41 with the marker 18 is printed on the raw sheet 41, two raw sheets 42 without printing are laminated on the raw sheet 41, and then the raw sheet 42 with the conductor 14 drawn out is placed on the raw sheet 42. 43, a raw sheet 46 with the lead conductor 13 is laminated, a raw sheet 47 without printing is laminated on the raw sheet 46, and finally, a raw sheet 48 on which the marker 17 is printed.
The other steps are the same as in FIGS. 2 and 3 and are omitted.

【0042】なお、セラミックを焼成する温度で消失す
る上述の生シート41は、たとえば、ポリビニールブチ
ラール・フィルム、アクリル樹脂フィルムなどによって
形成された。
The raw sheet 41 which disappears at the temperature at which the ceramic is fired was formed of, for example, a polyvinyl butyral film, an acrylic resin film or the like.

【0043】この消失する生シート41は、具体的に
は、600グラムのトルエンに100グラムのポリビニ
ールブチラール粉末を溶解した溶液を、PETフィルム
上にてシート化することにより形成し、これに、酸化コ
バルトインクによってマーカー18を印刷した。
Specifically, the disappearing raw sheet 41 is formed by forming a solution prepared by dissolving 100 g of polyvinyl butyral powder in 600 g of toluene on a PET film, and Marker 18 was printed with cobalt oxide ink.

【0044】[0044]

【発明の効果】以上のようになる本発明は、積層インダ
クタ内部に形成される一対の引き出し導体のそれぞれの
位置を示す各マーカーを、この積層インダクタの表面に
形成するという、簡単な構成の付加により、ならびに簡
単な工程の増加によって、積層コンダクタの姿勢の数を
半減することができるという大きな効果が得られ、積層
インダクタを同じ姿勢に揃える工程の生産性を、従来と
比較して、飛躍的に高めることができ、加えて、積層チ
ップインダクタの生産コストを大幅に下げることが可能
になった。
According to the present invention as described above, a marker having a simple structure is formed on the surface of a laminated inductor, in which each marker indicating the position of a pair of lead conductors formed inside the laminated inductor is formed. As a result, the number of stacked conductor positions can be reduced by half, and the productivity of the process of aligning the stacked inductors in the same position can be dramatically improved. In addition, the production cost of the multilayer chip inductor can be significantly reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による積層インダクタの一実施例を示す
図面で、(A)は積層インダクタの斜視図、(B)は同
上の積層インダクタの種々の姿勢を示す斜視図である。
FIG. 1 is a view showing an embodiment of a laminated inductor according to the present invention, in which (A) is a perspective view of the laminated inductor, and (B) is a perspective view showing various postures of the laminated inductor.

【図2】本発明による積層インダクタ製造方法の一実施
例を示す説明図である。
FIG. 2 is an explanatory view showing one embodiment of a method for manufacturing a laminated inductor according to the present invention.

【図3】本発明による積層インダクタ製造方法の第2の
実施例を示す説明図である。
FIG. 3 is an explanatory view showing a second embodiment of the method for manufacturing a laminated inductor according to the present invention.

【図4】本発明による積層インダクタ製造方法の第3の
実施例を示す説明図である。
FIG. 4 is an explanatory view showing a third embodiment of the method for manufacturing a laminated inductor according to the present invention.

【図5】積層インダクタの種類を説明するための模式断
面図である。
FIG. 5 is a schematic cross-sectional view for explaining types of a multilayer inductor.

【図6】積層インダクタの実装例を説明するための模式
断面図である。
FIG. 6 is a schematic sectional view for explaining a mounting example of a multilayer inductor.

【図7】積層インダクタの磁束変化を説明するための模
式断面図である。
FIG. 7 is a schematic cross-sectional view for explaining a change in magnetic flux of the multilayer inductor.

【図8】従来例の積層インダクタを示す図面で、(A)
は従来の積層インダクタを示す斜視図、(B)は同上の
積層インダクタの種々の姿勢を示す斜視図である。
FIG. 8 is a drawing showing a conventional laminated inductor, and FIG.
1 is a perspective view showing a conventional laminated inductor, and FIG. 2B is a perspective view showing various postures of the laminated inductor.

【符号の説明】[Explanation of symbols]

11 積層インダクタ 12 内部導体 13、14 引き出し導体 15、16 外部電極 17、18 マーカー 19 軸線 DESCRIPTION OF SYMBOLS 11 Multilayer inductor 12 Inner conductor 13, 14 Leader conductor 15, 16 External electrode 17, 18 Marker 19 Axis

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01F 17/00 H01F 27/00 H01F 41/02 H01G 13/00 331 Continuation of the front page (58) Fields investigated (Int. Cl. 7 , DB name) H01F 17/00 H01F 27/00 H01F 41/02 H01G 13/00 331

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 積層によって内部導体がコイル状に形成
され、この内部導体の始端と終端とが形成されて一対の
引き出し導体となり、かつ、これらの引き出し導体が互
いに導出されて外部電極に接続している積層インダクタ
であって、 前記引き出し導体のそれぞれの位置を示す各マーカー
が、前記積層インダクタの表面に形成されていることを
特徴とする積層インダクタ。
An internal conductor is formed in a coil shape by lamination, and a start end and an end of the internal conductor are formed to form a pair of lead conductors, and these lead conductors are led out from each other and connected to an external electrode. Wherein each marker indicating a position of each of the lead conductors is formed on a surface of the multilayer inductor.
【請求項2】 生シートの積層工程およびその焼成工程
によって、内部導体がコイル状に形成され、この内部導
体の始端と終端とが形成されて一対の引き出し導体とな
り、かつ、これらの引き出し導体が外部電極に接続して
いる積層インダクタであって、 焼成することによって消失する生シートを使用し、該生
シートに前記引き出し導体の位置を示すマーカーを形成
することによりチップ表面にマーカーを形成したことを
特徴とする積層インダクタ。
2. An inner conductor is formed in a coil shape by a raw sheet laminating step and a firing step thereof, and a start end and an end of the inner conductor are formed to form a pair of lead conductors. A laminated inductor connected to an external electrode, wherein a raw sheet that disappears by firing is used, and a marker indicating the position of the lead conductor is formed on the raw sheet to form a marker on the chip surface. A multilayer inductor characterized by the following.
【請求項3】 生シートの積層工程およびその焼成工程
によって、内部導体がコイル状に形成され、この内部導
体の始端と終端とが引き出し導体となり、かつ、これら
の引き出し導体が外部電極に接続される積層インダクタ
の製造方法であって、 前記引き出し導体の位置を示すマーカーが、各引き出し
導体に近いもしくは遠い前記積層インダクタ表面の外側
に配設されるように、該マーカーをもつ生シートが配置
される工程を含むことを特徴とする積層インダクタの製
造方法。
3. An inner conductor is formed in a coil shape by a raw sheet laminating step and a firing step thereof, and a start end and an end of the inner conductor become lead conductors, and these lead conductors are connected to external electrodes. The method of manufacturing a laminated inductor according to claim 1, wherein the raw sheet having the marker is arranged such that the marker indicating the position of the lead conductor is disposed outside the surface of the laminated inductor near or far from each lead conductor. A method for manufacturing a multilayer inductor, comprising the steps of:
【請求項4】 生シートの積層工程およびその焼成工程
によって、内部導体がコイル状に形成され、この内部導
体の始端と終端とが形成されて一対の引き出し導体とな
り、かつ、これらの引き出し導体が外部電極に接続され
る積層インダクタの製造方法であって、 前記引き出し導体の位置を示すマーカーが、各引き出し
導体に近いもしくは遠い位置に前記積層インダクタ表面
の内側に配設されるように、該マーカーをもつ生シート
が配置される工程を含むことを特徴とする積層インダク
タの製造方法。
4. An inner conductor is formed in a coil shape by a raw sheet laminating step and a firing step thereof, and a start end and an end of the inner conductor are formed to form a pair of lead conductors. A method of manufacturing a laminated inductor connected to an external electrode, wherein the marker indicating the position of the lead conductor is disposed inside the surface of the laminated inductor at a position near or far from each lead conductor. A method for manufacturing a laminated inductor, comprising a step of arranging a raw sheet having
【請求項5】 生シートの積層工程および焼成工程によ
って、内部導体がコイル状に形成され、この内部導体の
始端と終端とが形成されて一対の引き出し導体となり、
かつ、これらの引き出し導体が互いに反対方向に伸びて
いる積層インダクタの製造方法であって、 セラミックを焼成する温度で消失する生シートに、前記
引き出し導体の位置を示すマーカーが形成される工程を
含むことを特徴とする積層インダクタの製造方法。
5. An inner conductor is formed in a coil shape by a green sheet laminating step and a firing step, and a start end and an end of the inner conductor are formed to form a pair of lead conductors,
And a method for manufacturing a laminated inductor in which these lead conductors extend in directions opposite to each other, including a step of forming a marker indicating the position of the lead conductor on a raw sheet that disappears at a temperature at which ceramic is fired. A method for manufacturing a multilayer inductor, comprising:
【請求項6】 前記のセラミックを焼成する温度で消失
するシートがポリビニルブチラールフィルムおよびアク
リル樹脂フィルムからなる群より選ばれたシートである
請求項5記載の方法。
6. The method according to claim 5, wherein the sheet that disappears at the temperature at which the ceramic is fired is a sheet selected from the group consisting of a polyvinyl butyral film and an acrylic resin film.
JP33275795A 1995-11-28 1995-11-28 Multilayer inductor and manufacturing method thereof Expired - Fee Related JP3359802B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33275795A JP3359802B2 (en) 1995-11-28 1995-11-28 Multilayer inductor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33275795A JP3359802B2 (en) 1995-11-28 1995-11-28 Multilayer inductor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH09148134A JPH09148134A (en) 1997-06-06
JP3359802B2 true JP3359802B2 (en) 2002-12-24

Family

ID=18258512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33275795A Expired - Fee Related JP3359802B2 (en) 1995-11-28 1995-11-28 Multilayer inductor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3359802B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3506086B2 (en) * 2000-01-17 2004-03-15 株式会社村田製作所 Manufacturing method of multilayer ceramic electronic component
WO2006109374A1 (en) * 2005-04-12 2006-10-19 Murata Manufacturing Co., Ltd. Multilayer coil component
JP2009200168A (en) * 2008-02-20 2009-09-03 Tdk Corp Ceramic electronic component, ceramic electronic component manufacturing method and ceramic electronic component packing method
JP4941585B2 (en) * 2010-10-19 2012-05-30 Tdk株式会社 Ceramic electronic component, method for manufacturing ceramic electronic component, and method for packing ceramic electronic component
KR20150114747A (en) * 2014-04-02 2015-10-13 삼성전기주식회사 Chip coil component and board for mounting the same
JP6291452B2 (en) * 2015-04-14 2018-03-14 太陽誘電株式会社 Manufacturing method of multilayer ceramic electronic component
JP7104890B2 (en) * 2017-09-21 2022-07-22 株式会社村田製作所 Method for manufacturing laminated coil component
JP7163883B2 (en) * 2019-08-07 2022-11-01 株式会社村田製作所 inductor components

Also Published As

Publication number Publication date
JPH09148134A (en) 1997-06-06

Similar Documents

Publication Publication Date Title
KR100466884B1 (en) Stacked coil device and fabrication method therof
US6990729B2 (en) Method for forming an inductor
US6956455B2 (en) Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component
US20050001707A1 (en) Gapped core structure for magnetic components
KR20040047452A (en) Chip type power inductor and fabrication method thereof
JP3554209B2 (en) Surface mount type coil parts
KR20190135432A (en) Coil component and electronic device
US10586642B2 (en) Inductor for increasing inductance
JP3359802B2 (en) Multilayer inductor and manufacturing method thereof
US3372358A (en) Film transformers
JPH05217772A (en) Composite laminated transformer and its production
JPH06224043A (en) Laminated chip transformer and manufacture thereof
JPH06333742A (en) Laminated coil
JP3349879B2 (en) Multilayer inductor
JP6547655B2 (en) Coil parts
CN109643606A (en) The method of inductance element and manufacture inductance element
JP2002064016A (en) Laminated inductor
CN111667970A (en) Coil component
JPH04245410A (en) Printed coil for double-tuned circuit use
JPH0786039A (en) Laminated chip inductor
JPH0757935A (en) Multilayer chip inductor
JP3176545B2 (en) Multilayer inductor
JPH0365645B2 (en)
JPH01199414A (en) Inductance element and manufacture thereof
JPS6257083B2 (en)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020903

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081011

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081011

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091011

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101011

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101011

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111011

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111011

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121011

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121011

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131011

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees