JPH09147129A - Pixel painting-out circuit of image output device - Google Patents

Pixel painting-out circuit of image output device

Info

Publication number
JPH09147129A
JPH09147129A JP7305413A JP30541395A JPH09147129A JP H09147129 A JPH09147129 A JP H09147129A JP 7305413 A JP7305413 A JP 7305413A JP 30541395 A JP30541395 A JP 30541395A JP H09147129 A JPH09147129 A JP H09147129A
Authority
JP
Japan
Prior art keywords
image data
data
pixel
contour
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7305413A
Other languages
Japanese (ja)
Inventor
Yoshihiro Sonoda
芳浩 園田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7305413A priority Critical patent/JPH09147129A/en
Publication of JPH09147129A publication Critical patent/JPH09147129A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Dot-Matrix Printers And Others (AREA)
  • Digital Computer Display Output (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a pixel painting-out circuit of image output device which can shorten the time up to the end of printing. SOLUTION: Image data on only the outline of a figure are stored in a DRAM 3 and taken out as serial image data through a parallel-serial converter 2, a pixel painting-out circuit 1 detects and paints out pixels to be painted out, and a printer engine 13 prints the figure. Consequently, since the process that a CPU, etc., performed before is performed in parallel to the transfer of image data, the image output process can be speeded up.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、プリンタやディス
プレイ等の画像出力装置の画素塗り潰し回路に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pixel filling circuit of an image output device such as a printer or a display.

【0002】[0002]

【従来の技術】画像出力装置のうち、例えばアウトライ
ンフォントを内蔵したレーザビームプリンタでは、ホス
トコンピュータから受信した印字データを印字する場合
は、まず印字すべき文字の画像を生成するためにアウト
ラインフォントデータをもとに文字の輪郭をメモリ上に
書き込み、次に輪郭内部を塗り潰す処理、すなわち、輪
郭内部の検出と輪郭内部の画素の塗り潰しを行ってい
た。本処理の詳細については「ページプリンタコントロ
ーラ技術」(トリケップス出版/1992年3月30日
発行)等の文献に記述されている。文字以外の図形につ
いても同様に輪郭をメモリ上に書き込み必要な場合は輪
郭内部を塗り潰していた。
2. Description of the Related Art Among image output devices, for example, in a laser beam printer having a built-in outline font, when printing print data received from a host computer, outline font data is first generated to generate an image of a character to be printed. Based on the above, the outline of the character is written in the memory, and then the inside of the outline is filled, that is, the inside of the outline is detected and the pixels inside the outline are filled. Details of this process are described in documents such as “Page Printer Controller Technology” (Trikeps Publishing / March 30, 1992). Similarly, with respect to figures other than characters, the inside of the contour is filled in if it is necessary to write the contour on the memory.

【0003】次に、1ページ分の画像データを作成しメ
モリ上に書き込んだら、メモリから画像データを読み出
し、シリアル形式の画像データに変換しながら、プリン
タエンジンに出力する。プリンタエンジンは、シリアル
画像データを受け取り、用紙上を順次走査しながら印刷
していくようになっていた。
Next, after image data for one page is created and written in the memory, the image data is read out from the memory, converted into serial format image data, and output to the printer engine. The printer engine receives serial image data and prints while sequentially scanning the paper.

【0004】[0004]

【発明が解決しようとする課題】従来の技術では、図形
をベクタデータで作成する場合やアウトラインフォント
データにより文字の画像データを作成する場合は、CP
Uあるいは専用のハードウエアで、図形や文字の輪郭を
メモリに描画してから、輪郭内部を検出する処理を行
い、その後輪郭内部を塗り潰すため、画像データが格納
されているメモリのアクセス頻度が多くなり、画像デー
タの作成に時間がかかっていた。このため、ホストコン
ピュータが印字データを出力してから印字が終了するま
でに、時間がかかるという問題点があった。
In the prior art, when a graphic is created by vector data or character image data is created by outline font data, CP is used.
U or dedicated hardware draws the outline of a figure or character in the memory, then performs the process to detect the inside of the outline, and then fills the inside of the outline, so the access frequency of the memory storing image data is It took a long time to create image data. Therefore, there is a problem that it takes time from the output of print data from the host computer to the end of printing.

【0005】そこで本発明は、印字終了までの時間を短
縮できる画像出力装置の画素塗り潰し回路を提供するこ
とを目的とする。
Therefore, it is an object of the present invention to provide a pixel filling circuit of an image output device which can shorten the time until the end of printing.

【0006】[0006]

【課題を解決するための手段】本発明は、図形をベクタ
データで作成する場合やアウトラインフォントデータに
より文字の画像データを作成する場合に、図形や文字の
輪郭のみを生成してメモリへ書き込み、画像データを出
力するために画像出力手段に転送したシリアル画像デー
タから、文字や図形の輪郭内部などの塗り潰されるべき
画素を検出する画素塗り潰し検出手段と、画素塗り潰し
検出手段からの情報により画素のデータを書き換え、輪
郭内部を塗り潰す手段を設けたものである。
SUMMARY OF THE INVENTION According to the present invention, when a graphic is created by vector data or when character image data is created by outline font data, only the outline of the graphic or character is written and written in the memory. Pixel fill detection means for detecting pixels to be filled such as inside the outline of a character or figure from serial image data transferred to the image output means for outputting image data, and pixel data based on information from the pixel fill detection means Is provided to fill the inside of the contour.

【0007】上記構成により、シリアル画像データを画
像出力手段に転送しながら同時に輪郭内部を塗り潰すこ
とが可能となるため、従来のように文字や図形の画像デ
ータを作成する際に文字の輪郭内部を検出する処理及び
輪郭内部を塗り潰す処理を行う必要がなくなり、それだ
け処理時間を短縮することができる。
With the above structure, since the inside of the outline can be filled simultaneously while transferring the serial image data to the image output means, the inside of the outline of the character can be created when the image data of a character or a figure is created as in the conventional case. It is not necessary to perform the processing for detecting the error and the processing for filling the inside of the contour, and the processing time can be shortened accordingly.

【0008】[0008]

【発明の実施の形態】本発明の第一の実施の形態をレー
ザビームプリンタの例を用いて説明する。図1は、本発
明の一実施の形態におけるレーザビームプリンタの機能
ブロック図である。
BEST MODE FOR CARRYING OUT THE INVENTION A first embodiment of the present invention will be described using an example of a laser beam printer. FIG. 1 is a functional block diagram of a laser beam printer according to an embodiment of the present invention.

【0009】以下その構成を説明する。図1において、
8はプリンタ全体の制御を行うCPU、4はメモリのア
クセスを司るための制御信号を生成するメモリコントロ
ーラ、5はCPU8の制御コード及び印字に使用するア
ウトラインフォントのデータ等を格納するROM、3は
ホストコンピュータ(図示せず)から送信される印字デ
ータやCPU8の制御に必要なコード及び印字すべき画
像データ等を格納するDRAM、2はDRAM3から読
みだした16bitパラレル形式の画像データを1bi
tシリアル形式の画像データに変換するパラレル−シリ
アル変換器である。
The configuration will be described below. In FIG.
Reference numeral 8 is a CPU that controls the entire printer, 4 is a memory controller that generates a control signal for controlling memory access, 5 is a ROM that stores control codes of the CPU 8 and outline font data used for printing, and 3 is a A DRAM for storing print data transmitted from a host computer (not shown), a code required for control of the CPU 8, image data to be printed, and the like, 2 is 1-bit image data in 16-bit parallel format read from the DRAM 3.
It is a parallel-serial converter that converts image data in t-serial format.

【0010】ここで、ROM5はメモリコントローラ4
から出力されるROM選択信号25を介して、DRAM
3はメモリコントローラ4から出力されるDRAMアク
セス信号24(RAS,CAS,ライト信号、リード信
号)を介して、パラレル−シリアル変換器2はメモリコ
ントローラ4から出力されるデータロード信号22を介
してそれぞれメモリコントローラ4と接続されている。
Here, the ROM 5 is the memory controller 4
Via the ROM selection signal 25 output from the DRAM
3 is via a DRAM access signal 24 (RAS, CAS, write signal, read signal) output from the memory controller 4, and the parallel-serial converter 2 is via a data load signal 22 output from the memory controller 4. It is connected to the memory controller 4.

【0011】6は印字する用紙サイズ、印字濃度等プリ
ンタの動作設定値や、あるいは総印字枚数等保守のため
のデータを記憶するEEPROM、1は画像データの塗
り潰しを行う画素塗り潰し回路であり、パラレル−シリ
アル変換器2から出力されるシリアル画像データ20を
入力されるとともに、画素塗り潰し処理済シリアル画像
データ21を出力する。
Reference numeral 6 denotes an EEPROM for storing printer operation setting values such as print paper size and print density, or data for maintenance such as total number of prints, and 1 denotes a pixel filling circuit for filling image data in parallel. -The serial image data 20 output from the serial converter 2 is input, and the pixel filling processed serial image data 21 is output.

【0012】7はホストコンピュータから送信される印
字データを受信するためのパラレルインターフェース、
10はプリンタの状態を表示したり、ユーザがプリンタ
の設定を行うためのコントロールパネル、9はコントロ
ールパネル10への表示信号出力、ユーザが操作したス
イッチ(図示せず)信号の検出を行うコントロールパネ
ルインターフェースであり、コントロールパネル10と
コントロールパネルインターフェース9は、表示信号及
びスイッチ信号26で接続されている。
Reference numeral 7 denotes a parallel interface for receiving print data transmitted from the host computer,
Reference numeral 10 is a control panel for displaying the printer status, and the user setting the printer. Reference numeral 9 is a control panel for outputting a display signal to the control panel 10 and detecting a switch (not shown) signal operated by the user. The control panel 10 and the control panel interface 9 are connected by a display signal and a switch signal 26.

【0013】13は電子写真方式の印刷プロセスで画像
データの印刷を行うプリンタエンジン、12はプリンタ
エンジン13の印刷プロセス制御を行うエンジン制御回
路で、プリンタエンジン13と制御信号28(感光体回
転駆動用モーター制御、トナー定着器制御、レーザース
キャン用モーター制御等、以上図示せず)を介して接続
されるとともに、画素塗り潰し処理済シリアル画像デー
タ21を介して画素塗り潰し回路1と接続されている。
Reference numeral 13 denotes a printer engine for printing image data in an electrophotographic printing process. Reference numeral 12 denotes an engine control circuit for controlling the print process of the printer engine 13. The printer engine 13 and a control signal 28 (for rotating the photosensitive member) are used. Motor control, toner fixing device control, laser scanning motor control, and the like (not shown) are connected, and the pixel filling circuit 1 is also connected via the pixel filling processed serial image data 21.

【0014】11はプリンタエンジン13に印字開始要
求を発行したり、プリンタエンジン13の状態を得るた
めのエンジンインターフェースで、通信用信号27でエ
ンジン制御回路12と接続されている。またエンジン制
御回路12、プリンタエンジン13、コントロールパネ
ル10以外は24bitアドレスバス、16bitデー
タバス、コントロールバスから構成されるバス23によ
りCPU8と接続され、CPU8によりデータの書き込
み、読み出しが可能となっている。
Reference numeral 11 denotes an engine interface for issuing a print start request to the printer engine 13 and obtaining the status of the printer engine 13, which is connected to the engine control circuit 12 by a communication signal 27. In addition to the engine control circuit 12, the printer engine 13, and the control panel 10, a bus 23 including a 24-bit address bus, a 16-bit data bus, and a control bus is connected to the CPU 8 so that the CPU 8 can write and read data. .

【0015】次に動作説明を行う。ホストコンピュータ
から送信された印字データは、パラレルインターフェー
ス7により受信され、CPU8によりDRAM3に格納
される。受信した印字データは、CPU8により解釈さ
れ、まず印字するページの構成を組み立てるためディス
プレイリストと呼ばれるページの構成を記述したリスト
が作成される。
Next, the operation will be described. The print data transmitted from the host computer is received by the parallel interface 7 and stored in the DRAM 3 by the CPU 8. The received print data is interpreted by the CPU 8, and first, a list called a display list that describes the configuration of the page is created to assemble the configuration of the page to be printed.

【0016】CPU8は、ディスプレイリストに示され
る印字データが、ラスタイメージデータであれば、デー
タをDRAM3に直接格納する。ベクタデータで定義さ
れた図形データであれば、直線や曲線で図形の輪郭を構
成しDRAM3に書き込む。データが文字コードであれ
ば輪郭のみの文字画像を展開し生成する。すなわち、対
応するアウトラインフォントデータをROM5から読み
出し、次にアウトラインフォントデータを使用し指定さ
れたサイズに文字の輪郭を描画する。
If the print data shown in the display list is raster image data, the CPU 8 directly stores the data in the DRAM 3. If it is graphic data defined by vector data, the outline of the graphic is constructed by straight lines and curved lines and written in the DRAM 3. If the data is a character code, a character image with only the outline is developed and generated. That is, the corresponding outline font data is read from the ROM 5, and then the outline font data is used to draw the outline of the character in a specified size.

【0017】従来のプリンタでは、次にCPU8が文字
や図形の輪郭内部を検出しその後輪郭内部を塗り潰すの
であるが、本プリンタではこの処理は行わず、輪郭だけ
を展開し、その画像データをDRAM3に格納する。以
上の処理をディスプレイリストに従いくり返し行い1ペ
ージ分の画像データをDRAM3に書き込む。
In the conventional printer, the CPU 8 next detects the inside of the outline of the character or figure and then fills the inside of the outline. However, this printer does not perform this processing, only the outline is developed, and its image data is extracted. It is stored in the DRAM 3. The above processing is repeated according to the display list, and the image data for one page is written in the DRAM 3.

【0018】次に、CPU8は、エンジンインターフェ
ース11を介して通信用信号27を駆動し、エンジン制
御回路12に印字開始要求を発行する。エンジン制御回
路12の制御により、プリンタエンジン13が動作開始
すると、メモリコントローラ4は画像データ16画素分
すなわち16bitのデータを、DRAMアクセス信号
24とバス23を使ってDRAM3からバス23上に出
力させる。ここで画像データは”1”が黒を、”0”が
白を表す。
Next, the CPU 8 drives the communication signal 27 via the engine interface 11 to issue a print start request to the engine control circuit 12. When the printer engine 13 starts operating under the control of the engine control circuit 12, the memory controller 4 outputs 16 pixels of image data, that is, 16-bit data from the DRAM 3 onto the bus 23 using the DRAM access signal 24 and the bus 23. Here, in the image data, "1" represents black and "0" represents white.

【0019】さらに、メモリコントローラ4は、データ
ロード信号22を出力し、バス23上の16bit画像
データをパラレル−シリアル変換器2へロードさせる。
パラレル−シリアル変換器2は、パラレル形式の16b
it画像データを1bitのシリアルデータに変換し、
1bit毎にシリアル画像データ20として出力する。
上述の動作は、シリアル画像データ20が16bit分
出力される毎に行われるため、シリアル画像データ20
は間断なく出力される。
Further, the memory controller 4 outputs the data load signal 22 to load the 16-bit image data on the bus 23 into the parallel-serial converter 2.
The parallel-serial converter 2 is a parallel type 16b.
Converts it image data to 1-bit serial data,
The serial image data 20 is output every 1 bit.
The above-described operation is performed every time 16 bits of the serial image data 20 are output.
Is output without interruption.

【0020】画素塗り潰し回路1は、輪郭だけの図形や
文字のシリアル画像データ20のうち、輪郭内部に相当
する画素を黒に書き換え、画素塗り潰し処理済シリアル
画像データ21を出力する。この画素塗り潰し処理済シ
リアル画像データ21は、エンジン制御回路12でバッ
ファされプリンタエンジン13へ出力される。
The pixel filling circuit 1 rewrites the pixels corresponding to the inside of the contour to black in the serial image data 20 of the figure or character having only the contour and outputs the pixel painting processed serial image data 21. The pixel-filled serial image data 21 is buffered by the engine control circuit 12 and output to the printer engine 13.

【0021】プリンタエンジン13は、画素塗り潰し処
理済シリアル画像データ21に従いレーザー(図示せ
ず)を発光し、用紙上にトナーによる画像を形成し定着
させて印刷を行う。なお、プリンタの動作状態はCPU
8が動作状態を示す表示信号26をコントロールパネル
インターフェース9により出力し、コントロールパネル
10に表示させユーザに知らせる。
The printer engine 13 emits a laser (not shown) according to the pixel-filled serial image data 21 to form an image with toner on the sheet and fix the image to print. The operating status of the printer is CPU
The control panel interface 9 outputs a display signal 26 indicating an operating state, and the control signal is displayed on the control panel 10 to inform the user.

【0022】次に、画素塗り潰し回路1及びパラレル−
シリアル変換器2の詳細回路について説明する。図2
は、本発明の一実施の形態におけるパラレル−シリアル
変換器の詳細回路図である。ここで、200は16bi
tシフトレジスタ、202はシリアル画像データ20に
同期し1画素分の波長をもつクロック信号(以下DOT
CLKと表記する)であり、シフトレジスタ200のク
ロック入力に接続されている。
Next, the pixel filling circuit 1 and the parallel-
A detailed circuit of the serial converter 2 will be described. FIG.
FIG. 3 is a detailed circuit diagram of a parallel-serial converter in one embodiment of the present invention. Here, 200 is 16 bi
A t shift register 202 is a clock signal (hereinafter referred to as DOT) having a wavelength of one pixel in synchronization with the serial image data 20.
CLK) and is connected to the clock input of the shift register 200.

【0023】またデータロード信号22はデータロード
入力に、バス23はデータ入力に、シリアル画像データ
20はシリアルアウト出力に接続されている。
The data load signal 22 is connected to the data load input, the bus 23 is connected to the data input, and the serial image data 20 is connected to the serial out output.

【0024】図3は本発明の一実施の形態における画素
塗り潰し回路の詳細回路図である。ここで、100はフ
リップフロップ、101はトグル出力に設定されたJK
フリップフロップ、102は2入力AND、103はD
OTCLK202の2倍の周波数を持ち、立ち上がりエ
ッジが同期したクロック信号(以下DOTCLK2と表
記する)でフリップフロップ100のクロック入力に接
続されている。
FIG. 3 is a detailed circuit diagram of the pixel filling circuit according to the embodiment of the present invention. Here, 100 is a flip-flop and 101 is a JK set to a toggle output.
Flip-flop, 102 is 2-input AND, 103 is D
A clock signal having a frequency twice that of the OTCLK 202 and synchronized with a rising edge (hereinafter referred to as DOTCLK2) is connected to the clock input of the flip-flop 100.

【0025】また、シリアル画像データ20とDOTC
LK202は、AND102の入力端子に接続されてお
り、AND出力104はフリップフロップ100のデー
タ入力に、フリップフロップ100の出力105はJK
フリップフロップ101のクロック入力に、JKフリッ
プフロップ101は画素塗り潰し処理済シリアル画像デ
ータ21の信号線に接続されている。201はプリンタ
システムのリセット信号で16bitシフトレジスタ2
00、フリップフロップ100、JKフリップフロップ
101のクリア入力に接続されている。
In addition, the serial image data 20 and DOTC
The LK202 is connected to the input terminal of the AND102, the AND output 104 is the data input of the flip-flop 100, and the output 105 of the flip-flop 100 is JK.
The JK flip-flop 101 is connected to the clock input of the flip-flop 101 and the signal line of the pixel-filled serial image data 21. 201 is a reset signal of the printer system, which is a 16-bit shift register 2
00, flip-flop 100, and JK flip-flop 101.

【0026】以下その動作を説明する。プリンタシステ
ムの電源投入直後、リセット回路(図示せず)からリセ
ット信号201が出力されシフトレジスタ200、フリ
ップフロップ100、JKフリップフロップ101の出
力を0クリアする。図4(a)の文字の印字を行う場
合、CPU8はDRAM3に図5(b)のような輪郭デ
ータを描画する。この輪郭は、図4(a)において、各
ラインを左から右へ走査した時の黒画素の始まりの点と
黒画素の終わりの点の次の点で構成されている。この輪
郭を効率よく描画するために、本データはアウトライン
フォント化しておくのが良い。従来のフォントデータを
使用して図5(b)のような輪郭データを作る場合は次
の処理を行う。まず従来のフォントデータにより図4
(b)の様な輪郭を生成しDRAM3に書き込む。次に
図5(a)に示すように輪郭を右に見るようにトレース
できる画素はそのまま残し(本例では300、301
等)、輪郭を左に見るようにトレースできる画素は1画
素分右にシフトし(本例では302、303等)、輪郭
を上または下に見るようにトレースできる画素は削除す
れば図5(b)の輪郭データが得られる。
The operation will be described below. Immediately after the power of the printer system is turned on, a reset signal 201 is output from a reset circuit (not shown) to clear the outputs of the shift register 200, the flip-flop 100, and the JK flip-flop 101 to zero. When printing the characters shown in FIG. 4A, the CPU 8 draws the contour data shown in FIG. In FIG. 4A, this contour is composed of the point next to the start point of the black pixel and the end point of the black pixel when each line is scanned from left to right. In order to draw this outline efficiently, it is better to make this data an outline font. When the conventional font data is used to create the contour data as shown in FIG. 5B, the following processing is performed. First, using conventional font data,
A contour as shown in (b) is generated and written in the DRAM 3. Next, as shown in FIG. 5A, the pixels that can be traced so that the contour is seen to the right are left as they are (300, 301 in this example).
Pixels that can be traced so that the contour is seen to the left are shifted to the right by one pixel (302, 303, etc. in this example), and pixels that can be traced so that the contour is seen upward or downward are deleted as shown in FIG. The contour data of b) is obtained.

【0027】前述したように印字動作が始まると、メモ
リコントローラ4はデータロード信号22をアクティブ
にし、バス23上の画像データを16bitシフトレジ
スタ200にロードする。ここでは図5(b)のライン
305のデータをロードしたとして図7のタイミングチ
ャートを使って説明する。データロード後DOTCLK
202の立ち上がりエッジに同期して1画素毎にデータ
が出力され、シリアル画像データ20が得られる。ここ
で、データが”1”の部分が文字の輪郭に当たる部分で
ある。シリアル画像データ20とDOTCLK202は
AND102でANDされ出力104となりフリップフ
ロップ100で出力105に加工される。この出力10
5をクロックとしてJKフリップフロップ101を駆動
するため、最初の輪郭画素で画像データは”0”(すな
わち白)から”1”(すなわち黒)になり、次の輪郭画
素が来るまで黒のままであり、次の輪郭画素で”0”す
なわち白に変化し次の輪郭画素が来るまで白のままとな
る。この処理により図5(b)のライン305は図6に
示すように輪郭内部307が黒に塗り潰される。以上の
処理が各ラインの画像データに対して実行され、例えば
図5(b)の輪郭のみの画像データは図4(a)のよう
に輪郭内部が塗り潰された画像データとなる。
When the printing operation starts as described above, the memory controller 4 activates the data load signal 22 and loads the image data on the bus 23 into the 16-bit shift register 200. Here, description will be given using the timing chart of FIG. 7 assuming that the data of the line 305 of FIG. 5B has been loaded. DOTCLK after data loading
Data is output for each pixel in synchronization with the rising edge of 202, and serial image data 20 is obtained. Here, the part where the data is "1" corresponds to the outline of the character. The serial image data 20 and the DOTCLK 202 are ANDed by the AND 102 and become the output 104, which is processed into the output 105 by the flip-flop 100. This output 10
Since the JK flip-flop 101 is driven with 5 as a clock, the image data changes from "0" (that is, white) to "1" (that is, black) at the first contour pixel, and remains black until the next contour pixel comes. Yes, it changes to “0”, that is, white at the next contour pixel and remains white until the next contour pixel comes. As a result of this processing, the line 305 of FIG. 5B is filled with the contour inside 307 as shown in FIG. The above processing is executed on the image data of each line, and the image data of only the contour in FIG. 5B becomes image data in which the inside of the contour is filled as shown in FIG. 4A.

【0028】以上のように本実施の形態では、図形や文
字の内部を塗り潰さない輪郭だけの画像データをメモリ
に格納しておけば、シリアル画像データ20をプリンタ
エンジン13に転送するときに、それと同時に輪郭内部
を塗り潰すことが可能となるため、従来のようにメモリ
上に文字や図形の画像データを作成する際に文字の輪郭
内部を検出し、輪郭内部を塗り潰す処理を行う必要がな
くなり、その分印字処理の高速化を図ることができる。
As described above, in the present embodiment, if the image data of only the outline that does not fill the inside of the figure or the character is stored in the memory, when the serial image data 20 is transferred to the printer engine 13, Since it is possible to fill the inside of the contour at the same time, it is not necessary to detect the inside of the contour of the character and fill the inside of the contour when creating image data of characters and figures in memory as in the past. Therefore, the printing process can be speeded up accordingly.

【0029】次に、画素塗り潰し回路1の別の実施の形
態について説明する。図8は、本発明の他の実施の形態
における画素塗り潰し回路の機能ブロック図である。以
下構成を説明する。110はメモリコントロール回路、
120はメモリ回路、130はウインドウ回路、140
塗り潰し判定回路、150はメモリアドレスおよびメモ
リ制御信号、160はメモリデータ、170は画素信
号、21は画素塗り潰し処理済シリアル画像データであ
る。
Next, another embodiment of the pixel filling circuit 1 will be described. FIG. 8 is a functional block diagram of a pixel filling circuit according to another embodiment of the present invention. The configuration will be described below. 110 is a memory control circuit,
120 is a memory circuit, 130 is a window circuit, 140
A fill determination circuit, 150 is a memory address and a memory control signal, 160 is memory data, 170 is a pixel signal, and 21 is pixel-filled serial image data.

【0030】以下動作の概略を説明するが、図1の画素
塗り潰し回路1以外は、第一の実施の形態と同じである
から説明を省略する。
The outline of the operation will be described below, but the description is omitted because it is the same as the first embodiment except for the pixel filling circuit 1 in FIG.

【0031】さて、画像データのうち、図形や文字の輪
郭内部または外部を検出するために、まず縦3ドット横
3ドット構成のウインドウ回路130にシリアル画像デ
ータ20を3×3ドットの状態で取り込む。これを実現
させるために、3ライン分の画像データをメモリ回路1
20に記憶させ、DOTCLK202に同期して読み出
し、ウインドウ回路130に書き込んでいく。
Now, in order to detect the inside or outside of the outline of a figure or character in the image data, first, the serial image data 20 is fetched into the window circuit 130 of 3 dots in the vertical direction and 3 dots in the horizontal direction in the state of 3 × 3 dots. . In order to realize this, the image data for three lines is stored in the memory circuit 1.
The data is stored in memory 20, read out in synchronization with DOTCLK 202, and written in the window circuit 130.

【0032】次に、ウインドウ回路130にページ画像
の左から右さらに上から下に順次画像データを取り込
み、塗り潰し判定回路140によりウインドウ回路13
0の中心の画素について輪郭パターンの特徴を検出する
ことで、輪郭の左端、右端を認識し、輪郭の中であるか
外であるかを判定する。輪郭の内部と判定したら、画素
を白から黒へ変更し画素塗り潰し処理済シリアル画像デ
ータ21としてエンジン制御回路12に出力する。
Next, the image data is sequentially loaded into the window circuit 130 from left to right and from top to bottom of the page image, and the fill judgment circuit 140 causes the window circuit 13 to operate.
By detecting the feature of the contour pattern for the pixel at the center of 0, the left end and the right end of the contour are recognized, and it is determined whether the contour is inside or outside. If it is determined to be inside the contour, the pixel is changed from white to black and is output to the engine control circuit 12 as pixel-filled serial image data 21.

【0033】次に、画素塗り潰し回路1の詳細について
説明する。まずメモリコントロール回路110について
説明する。図9は、本発明の他の実施の形態におけるメ
モリコントロール回路の詳細な回路図で、メモリに対し
データの読み出し、書き込みに必要なアドレスSRA0
〜SRA12およびメモリリード、ライト信号124
(図示せず)、メモリのチップセレクト123(図示せ
ず)を発生する。
Next, details of the pixel filling circuit 1 will be described. First, the memory control circuit 110 will be described. FIG. 9 is a detailed circuit diagram of a memory control circuit according to another embodiment of the present invention. Address SRA0 required for reading and writing data in the memory is shown.
~ SRA12 and memory read / write signal 124
(Not shown), a memory chip select 123 (not shown) is generated.

【0034】図9において111、112は4bit同
期カウンタ、113は5bit同期カウンタでありアド
レスカウンタを構成する。同期カウンタ111〜113
はDOTCLK202の立ち上がりエッジにより0から
カウンタアップし、主走査の基準信号HSYNCにより
リセットされる。
In FIG. 9, 111 and 112 are 4-bit synchronous counters, and 113 is a 5-bit synchronous counter, which constitute an address counter. Synchronous counters 111 to 113
Is incremented from 0 by the rising edge of DOTCLK 202 and reset by the main scanning reference signal HSYNC.

【0035】次にメモリ回路120について説明する。
図10は、本発明の他の実施の形態におけるメモリ回路
の詳細な回路図で、メモリコントロール回路110から
出力されたアドレスSRA0〜SRA12およびメモリ
リード、ライト信号124、メモリチップセレクト信号
123に従いシリアル画像データ20をメモリに書き込
むとともに、書き込んだデータを読み出す。
Next, the memory circuit 120 will be described.
FIG. 10 is a detailed circuit diagram of a memory circuit according to another embodiment of the present invention, which shows a serial image according to the addresses SRA0 to SRA12 and the memory read, write signal 124, and memory chip select signal 123 output from the memory control circuit 110. The data 20 is written in the memory and the written data is read out.

【0036】図10において、121はSRAM、12
2は3bitラッチ、125はラッチ信号で、シリアル
画像データ20はDOTCLK202毎に3bitラッ
チ122のD0に入力されラッチ信号125の立ち上が
りエッジでラッチされ、アドレスSRA0〜SRA12
の示すアドレスによりSRAM121の10に格納され
る。同様に、次のシリアル画像データは、DOTCLK
202の立ち上がりエッジにより、アドレスをインクリ
メントしてSRAM121の10に格納される。以上の
一連の動作によりページ画像の主走査1ライン分をSR
AM121に格納する。
In FIG. 10, 121 is an SRAM, 12
2 is a 3-bit latch, 125 is a latch signal, the serial image data 20 is input to D0 of the 3-bit latch 122 for each DOTCLK 202 and latched at the rising edge of the latch signal 125, and the addresses SRA0 to SRA12 are input.
It is stored in the SRAM 121 10 at the address indicated by. Similarly, the next serial image data is DOTCLK.
At the rising edge of 202, the address is incremented and stored in the SRAM 121 10. Through the series of operations described above, SR is performed for one main scanning line of the page image.
It is stored in the AM 121.

【0037】そして、HSYNCによりアドレスカウン
タはリセットされ、再び0からカウントスタートする。
次に2ライン目のシリアル画像データが3bitラッチ
122のD0に、すでに入力されていた1ライン目のシ
リアル画像データがD1に入力され、ラッチ信号125
の立ち上がりエッジでラッチされて、再びSRAM12
1のアドレス10に格納される。このように、SRAM
121内にシリアル画像データが各ライン毎に3ライン
分記憶されるとともに、3ライン分の画像データSWD
0〜SWD2として出力する。
Then, the address counter is reset by HSYNC, and the count starts again from 0.
Next, the serial image data of the second line is input to D0 of the 3-bit latch 122, the serial image data of the first line that has already been input is input to D1, and the latch signal 125
Latched on the rising edge of
It is stored in the address 10 of 1. In this way, SRAM
Three lines of serial image data are stored in each 121, and image data SWD of three lines is stored.
Output as 0 to SWD2.

【0038】次にウインドウ回路130について説明す
る。図11は、本発明の他の実施の形態におけるウイン
ドウ回路の詳細な回路図で、メモリ回路120により出
力された画像データSWD0〜SWD2を、シフトレジ
スタで構成されたサンプルウインドウに記憶し、図12
に示すウインドウデータA1〜A3、B1〜B3、C1
〜C3を出力する。
Next, the window circuit 130 will be described. FIG. 11 is a detailed circuit diagram of a window circuit according to another embodiment of the present invention, in which the image data SWD0 to SWD2 output by the memory circuit 120 are stored in a sample window composed of a shift register, and FIG.
Window data A1 to A3, B1 to B3, C1 shown in
Outputs ~ C3.

【0039】図11において、131〜133は3bi
tシフトレジスタ、134はシフトクロックである。メ
モリ回路120より出力された3ライン分の画像データ
SWD0〜SWD2をシフトクロック134により3b
itシフトレジスタ131〜133に入力し、次のシフ
トクロック134で次の画像データを入力するとともに
画像データをシフトする。つまり、画像データを3bi
tシフトレジスタ131〜133で構成されたサンプル
ウインドウにより順次走査し、塗り潰し判定に必要な画
像データをサンプリングする。
In FIG. 11, 131 to 133 are 3 bi.
The t shift register and 134 are shift clocks. The image data SWD0 to SWD2 for three lines output from the memory circuit 120 is converted into 3b by the shift clock 134.
It is input to the it shift registers 131 to 133, the next image data is input at the next shift clock 134, and the image data is shifted. That is, the image data is
Sequential scanning is performed by the sample window configured by the t shift registers 131 to 133, and the image data necessary for the filling determination is sampled.

【0040】次に、塗り潰し判定回路140について説
明する。図13は、本発明の他の実施の形態における塗
り潰し判定回路の詳細な回路図で、ウインドウ回路13
0により出力されたウインドウデータA1〜A3、B1
〜B3、C1〜C3により画像データのうち図形や文字
の輪郭を検出し、輪郭内部を白データから黒データに変
更し、画素塗り潰し処理済シリアル画像データ21とし
てエンジン制御回路12に出力する。
Next, the painting determination circuit 140 will be described. FIG. 13 is a detailed circuit diagram of a fill judgment circuit according to another embodiment of the present invention, in which the window circuit 13
0 output window data A1 to A3, B1
˜B3, C1 to C3, the outline of the figure or character in the image data is detected, the inside of the outline is changed from white data to black data, and the serial image data 21 is output to the engine control circuit 12 as pixel-filled serial image data 21.

【0041】図13において、141は塗り潰し開始輪
郭検出回路で、AND1411、1412、NOR14
13で構成される。142は塗り潰し終了輪郭検出回路
で、AND1422、1本の反転入力を持つAND14
21から構成される。143はトグル出力に設定された
JKフリップフロップ、144は2入力セレクタ、14
5はフリップフロップ、146はAND、147はイン
バータ、148、1414はOR、149は図14で説
明する出力画像データ選択信号である。
In FIG. 13, reference numeral 141 denotes a filling start contour detection circuit, which is AND 1411, 1412, NOR 14
13. Reference numeral 142 denotes a filling end contour detection circuit, which is AND1422 and AND14 having one inversion input.
21. 143 is a JK flip-flop set to toggle output, 144 is a 2-input selector, 14
Reference numeral 5 is a flip-flop, 146 is an AND, 147 is an inverter, 148 and 1414 are OR, and 149 is an output image data selection signal described in FIG.

【0042】例として図15(a)に示す画像データか
ら輪郭を検出する場合を説明する。塗り潰し開始輪郭検
出回路141は図15(b)のパターンを検出すると”
1”を出力する。また、塗り潰し終了輪郭検出回路14
2は図15(c)のパターンを検出すると”1”を出力
する。なお図15(b)、(c)において、斜線の画素
データは任意である。サンプルウインドウが図15
(a)の画像の左から右に走査し171に来た時、塗り
潰し開始輪郭検出回路141の出力は”0”から”1”
に変化し、OR1414を経由してJKフリップフロッ
プ143のクロック入力に出力される。このため、JK
フリップフロップ143の出力は”1”となる。本出力
は輪郭データの内部であることを示す信号となるため、
サンプルウインドウの中心画素B2は図形または文字の
輪郭の内部にあることがわかる。さらに、B2は”0”
であるためインバータ147の出力は”1”となりAN
D146の出力はOR148、セレクタ144を経由
し、フリップフロップ145でクロック1451の立ち
上がりエッジに同期し出力される。すなわち白画素が黒
に変更され出力される。
As an example, a case of detecting a contour from the image data shown in FIG. 15A will be described. When the filling start contour detection circuit 141 detects the pattern of FIG.
1 "is output. Also, the filling end contour detection circuit 14
2 outputs "1" when detecting the pattern of FIG. 15 (c). In FIGS. 15B and 15C, the shaded pixel data is arbitrary. The sample window is shown in Figure 15.
When the image in (a) is scanned from left to right and comes to 171, the output of the filling start contour detection circuit 141 is from "0" to "1".
, And is output to the clock input of the JK flip-flop 143 via the OR 1414. Therefore, JK
The output of the flip-flop 143 becomes "1". Since this output is a signal indicating that it is inside the contour data,
It can be seen that the center pixel B2 of the sample window is inside the outline of the figure or character. Furthermore, B2 is "0"
Therefore, the output of the inverter 147 becomes "1" and AN
The output of D146 passes through the OR 148 and the selector 144, and is output by the flip-flop 145 in synchronization with the rising edge of the clock 1451. That is, white pixels are changed to black and output.

【0043】次に、サンプルウインドウが1画素分右に
シフトすると、塗り潰し開始輪郭検出回路141は”
0”となるが、JKフリップフロップ143の出力は”
1”のままであり、B2が”0”であるため前の画素同
様、白画素が黒に変更され出力される。
Next, when the sample window is shifted to the right by one pixel, the filling start contour detection circuit 141 detects "
However, the output of the JK flip-flop 143 is "0".
Since it remains 1 ”and B2 is“ 0 ”, the white pixel is changed to black and is output as in the previous pixel.

【0044】さらにサンプルウインドウが図15(a)
の172に来た時、塗り潰し終了輪郭検出回路142の
出力は”0”から”1”に変化しOR1414を経由し
てJKフリップフロップ143のクロック入力に出力さ
れる。このため、JKフリップフロップ143の出力
は”1”から”0”に変化し、サンプルウインドウの中
心画素B2は図形または文字の輪郭上あるいは外にある
ことがわかる。
Further, a sample window is shown in FIG. 15 (a).
172, the output of the filling end contour detection circuit 142 changes from “0” to “1” and is output to the clock input of the JK flip-flop 143 via the OR 1414. Therefore, the output of the JK flip-flop 143 changes from "1" to "0", and it can be seen that the central pixel B2 of the sample window is on or outside the outline of the figure or character.

【0045】ここで、AND146の出力は”0”とな
りB2の”1”とOR148でORされ、セレクタ14
4を経由し、フリップフロップ145でクロック145
1の立ち上がりエッジに同期し黒画素が出力される。
Here, the output of the AND 146 becomes "0" and is ORed with the "1" of B2 by the OR 148, and the selector 14
4 and the clock 145 in the flip-flop 145
A black pixel is output in synchronization with the rising edge of 1.

【0046】次に、サンプルウインドウが1画素分右に
シフトすると、塗り潰し開始輪郭検出回路141、塗り
潰し終了輪郭検出回路142はともに”0”のままで、
JKフリップフロップ143の出力も”0”のままであ
り、B2も”0”であるため白画素が出力される。
Next, when the sample window is shifted to the right by one pixel, both the filling start contour detection circuit 141 and the filling end contour detection circuit 142 remain "0",
The output of the JK flip-flop 143 also remains "0" and B2 is also "0", so a white pixel is output.

【0047】以上のように、塗り潰し判定回路140で
は、画像データの1ラインのうち最初の輪郭を検出し、
その後に続く輪郭内を塗り潰し、次の輪郭を検出した時
点で塗り潰しをやめることができる。なお、図13に示
した塗り潰し開始輪郭検出回路141、塗り潰し終了輪
郭検出回路142は、検出すべきパターンの一部しか示
していない。実際には複数の画像パターンに対応するた
めに複数の検出回路が必要で、各検出回路の論理和をO
R1414に入力する必要がある。また、前記回路では
輪郭図形の他にライン画像が存在すると誤って塗り潰し
を行う可能性がある。このため輪郭データのみが存在す
る領域で塗り潰し判定回路140が機能するように輪郭
データ領域を示す信号149でセレクタ144を制御す
る。すなわち、輪郭データ領域内では前記塗り潰し処理
を行った画像データOR148の出力を、輪郭データ領
域外ではシリアル画像データ20と同じデータB2をそ
のまま出力する。
As described above, the filling judgment circuit 140 detects the first contour of one line of the image data,
It is possible to fill the inside of the contour following that and stop the painting when the next contour is detected. The filling start contour detection circuit 141 and the filling end contour detection circuit 142 shown in FIG. 13 show only a part of the patterns to be detected. Actually, a plurality of detection circuits are required to correspond to a plurality of image patterns, and the logical sum of each detection circuit is O.
You need to enter it in R1414. Further, in the circuit, if there is a line image in addition to the contour figure, there is a possibility that the line may be erroneously filled. Therefore, the selector 144 is controlled by the signal 149 indicating the contour data area so that the filling determination circuit 140 functions in the area where only the contour data exists. That is, in the contour data area, the output of the image data OR148 subjected to the filling processing is output, and outside the contour data area, the same data B2 as the serial image data 20 is output as it is.

【0048】次に、輪郭データ領域指示回路について説
明する。図14は、本発明の他の実施の形態における輪
郭データ領域指示回路の詳細な回路図で、CPU8がホ
ストコンピュータから受信した印字データから印字すべ
き画像データを生成する際に輪郭データの所在を示すペ
ージ上の座標を抽出し、その座標すなわち水平、垂直方
向の塗り潰し開始座標、終了座標をラッチし、その座標
をダウンカウンタでカウントすることで塗り潰し開始、
終了ポイントを検出する。したがって、輪郭データ領域
では輪郭データを示す信号149を”1”とし、それ以
外では”0”とすることで出力する画像データの切換え
を行う。
Next, the contour data area designating circuit will be described. FIG. 14 is a detailed circuit diagram of a contour data area designating circuit according to another embodiment of the present invention, showing the location of the contour data when the CPU 8 generates image data to be printed from print data received from the host computer. Extract the coordinates on the indicated page, latch the coordinates, that is, the horizontal and vertical fill start and end coordinates, and count the coordinates with a down counter to start the fill.
Detect the end point. Therefore, the image data to be output is switched by setting the signal 149 indicating the contour data to "1" in the contour data area and setting it to "0" in other cases.

【0049】図14において、151〜154は16b
itラッチ、166〜169はラッチ151〜154の
ラッチ信号、23はバス、155〜158は16bit
ダウンカウンタ、161、163は16入力のNOR、
162、164は16入力のOR、165は4入力AN
D、VSYNCは副走査の基準信号である。
In FIG. 14, 151 to 154 are 16b.
It latches, 166 to 169 are latch signals of the latches 151 to 154, 23 is a bus, and 155 to 158 are 16 bits.
Down counters, 161, 163 are 16-input NOR,
162 and 164 are 16-input ORs, and 165 are 4-input ANs.
D and VSYNC are sub-scanning reference signals.

【0050】CPU8は輪郭データの水平方向の開始座
標をラッチ151に、水平方向の終了座標をラッチ15
2に、垂直方向の開始座標をラッチ153に、垂直方向
の終了座標をラッチ154に、バス23とそれぞれのラ
ッチ信号166〜169を使って書き込む。書き込まれ
た座標データはダウンカウンタ155、156にはHS
YNCで、ダウンカウンタ157、158にはVSYN
Cでそれぞれロードされる。ダウンカウンタ155、1
56はDOTCLK202の立ち上がりエッジが来るた
びに座標データをダウンカウントし、ダウンカウンタ1
57、158はHSYNCの立ち上がりエッジが来るた
びに座標データをダウンカウントする。
The CPU 8 latches the horizontal start coordinates of the contour data in the latch 151 and the horizontal end coordinates in the latch 15.
2, the start coordinate in the vertical direction is written in the latch 153, and the end coordinate in the vertical direction is written in the latch 154 by using the bus 23 and the respective latch signals 166 to 169. The written coordinate data is transferred to the down counters 155 and 156 by HS.
With YNC, the down counters 157, 158 have VSYNC
Loaded with C respectively. Down counter 155, 1
56 down counts the coordinate data each time the rising edge of DOTCLK 202 comes, and down counter 1
57 and 158 down-count the coordinate data each time the rising edge of HSYNC arrives.

【0051】まず、座標データと同数のHSYNCの立
ち上がりエッジにより、垂直方向の開始座標データをカ
ウントするダウンカウンタ157がオール0となり、N
OR163が”1”となる。
First, with the same number of rising edges of HSYNC as the coordinate data, the down counter 157 for counting the start coordinate data in the vertical direction becomes all 0s, and N is reached.
OR163 becomes "1".

【0052】次に、座標データと同数のDOTCLK2
02の立ち上がりエッジにより、水平方向の開始座標デ
ータをカウントするダウンカウンタ155がオール0と
なりNOR161が”1”となり、AND165の出力
すなわち輪郭データ領域を示す信号149は”1”とな
る。この間は塗り潰し処理された画像データが選択さ
れ、画素塗り潰し処理済シリアル画像データ21として
出力される。
Next, the same number of DOTCLK2 as the coordinate data.
With the rising edge of 02, the down counter 155 that counts the horizontal start coordinate data becomes all 0s, the NOR 161 becomes "1", and the output of the AND 165, that is, the signal 149 indicating the contour data area becomes "1". During this period, the image data that has been subjected to the filling processing is selected and output as the pixel-filling-processed serial image data 21.

【0053】さらに、座標データと同数のDOTCLK
202の立ち上がりエッジにより、水平方向の終了座標
データをカウントするダウンカウンタ156がオール0
となりOR162が”0”となり、AND165の出力
すなわち輪郭データ領域を示す信号149は”0”とな
る。この間はシリアル画像データ20と同じデータB2
が選択され、画素塗り潰し処理済シリアル画像データ2
1として出力される。垂直方向の終了座標データをカウ
ントするダウンカウンタ158がオール0になるまで
は、前記処理が各ライン毎に繰り返される。
Furthermore, the same number of DOTCLK as the coordinate data
At the rising edge of 202, the down counter 156 that counts horizontal end coordinate data is set to all 0s.
The OR 162 becomes "0", and the output of the AND 165, that is, the signal 149 indicating the contour data area becomes "0". During this period, the same data B2 as the serial image data 20
Is selected and the pixel image-filled serial image data 2
Output as 1. The above-described processing is repeated for each line until the down counter 158 that counts the vertical end coordinate data becomes 0.

【0054】座標データと同数のVSYNCの立ち上が
りエッジにより垂直方向の終了座標データをカウントす
るダウンカウンタ158がオール0となると、OR16
4は”0”となりAND165の出力すなわち輪郭デー
タ領域を示す信号149は”0”となり、シリアル画像
データ20と同じデータB2が選択され出力される。以
上の輪郭データ領域指示回路では複数の輪郭データとラ
インデータの混在領域に対応するため座標データ保持用
のラッチを複数持つか、あるいは塗り潰し処理が終了し
たライン毎に座標を書き換える必要がある。
When the down counter 158 for counting the vertical end coordinate data by the same number of rising edges of VSYNC as the coordinate data becomes 0, OR16.
4 becomes "0", the output of the AND 165, that is, the signal 149 indicating the contour data area becomes "0", and the same data B2 as the serial image data 20 is selected and output. In the contour data area designating circuit described above, it is necessary to have a plurality of latches for holding coordinate data in order to deal with a mixed area of a plurality of contour data and line data, or to rewrite the coordinates for each line for which the filling process has been completed.

【0055】以上のように本画素塗り潰し回路を使用す
れば、例えば図4(a)のような文字を生成する場合、
図4(b)のような通常のアウトラインフォントデータ
を使用した輪郭データを作成すればよく、図5(b)の
ような特殊なフォントデータの作成あるいは輪郭データ
の加工を行う必要がないため、余分なコスト増や処理の
追加をすることなく塗り潰し処理を行うことができる。
By using this pixel filling circuit as described above, for example, when a character as shown in FIG.
Contour data using normal outline font data as shown in FIG. 4B may be created, and it is not necessary to create special font data or process contour data as shown in FIG. 5B. It is possible to perform the filling processing without adding extra cost or adding processing.

【0056】[0056]

【発明の効果】本発明は、シリアル画像データを画像出
力手段に転送するときに、画素塗り潰し検出手段と画素
情報変更手段により転送と同時に画像データの輪郭内部
に相当する画素を塗り潰すことが可能となるため、従来
のように文字や図形の画像データを画像メモリ上に作成
する際に文字や図形の輪郭内部を検出し、輪郭内部を塗
り潰す処理を行う必要がなくなり、その分画像出力処理
の高速化を図ることができる。
According to the present invention, when the serial image data is transferred to the image output means, the pixel corresponding to the inside of the outline of the image data can be painted simultaneously with the transfer by the pixel filling detection means and the pixel information changing means. Therefore, it is not necessary to detect the inside of the outline of the character or figure and fill the inside of the outline when creating the image data of the character or figure in the image memory as in the conventional case. Can be speeded up.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態におけるレーザビームプ
リンタの機能ブロック図
FIG. 1 is a functional block diagram of a laser beam printer according to an embodiment of the present invention.

【図2】本発明の一実施の形態におけるパラレル−シリ
アル変換器の詳細回路図
FIG. 2 is a detailed circuit diagram of a parallel-serial converter according to an embodiment of the present invention.

【図3】本発明の一実施の形態における画素塗り潰し回
路の詳細回路図
FIG. 3 is a detailed circuit diagram of a pixel filling circuit according to an embodiment of the present invention.

【図4】(a)本発明の一実施の形態における文字デー
タの例を示す図 (b)本発明の一実施の形態における文字データの例を
示す図
FIG. 4A is a diagram showing an example of character data in the embodiment of the present invention. FIG. 4B is a diagram showing an example of character data in the embodiment of the present invention.

【図5】(a)本発明の一実施の形態における文字の輪
郭データの例を示す図 (b)本発明の一実施の形態における文字の輪郭データ
の例を示す図
FIG. 5A is a diagram showing an example of character contour data according to an embodiment of the present invention. FIG. 5B is a diagram showing an example of character contour data according to the embodiment of the present invention.

【図6】本発明の一実施の形態における文字の輪郭内部
の塗り潰し状況の説明図
FIG. 6 is an explanatory diagram of a filling state inside a contour of a character according to an embodiment of the present invention.

【図7】本発明の一実施の形態における画素塗り潰し回
路のタイミングチャート
FIG. 7 is a timing chart of the pixel filling circuit according to the embodiment of the present invention.

【図8】本発明の他の実施の形態における画素塗り潰し
回路の機能ブロック図
FIG. 8 is a functional block diagram of a pixel filling circuit according to another embodiment of the present invention.

【図9】本発明の他の実施の形態におけるメモリコント
ロール回路の詳細な回路図
FIG. 9 is a detailed circuit diagram of a memory control circuit according to another embodiment of the present invention.

【図10】本発明の他の実施の形態におけるメモリ回路
の詳細な回路図
FIG. 10 is a detailed circuit diagram of a memory circuit according to another embodiment of the present invention.

【図11】本発明の他の実施の形態におけるウインドウ
回路の詳細な回路図
FIG. 11 is a detailed circuit diagram of a window circuit according to another embodiment of the present invention.

【図12】本発明の他の実施の形態におけるサンプルウ
インドウを示す図
FIG. 12 is a diagram showing a sample window according to another embodiment of the present invention.

【図13】本発明の他の実施の形態における塗り潰し判
定回路の詳細な回路図
FIG. 13 is a detailed circuit diagram of a filling determination circuit according to another embodiment of the present invention.

【図14】本発明の他の実施の形態における輪郭データ
領域指示回路の詳細な回路図
FIG. 14 is a detailed circuit diagram of a contour data area designating circuit according to another embodiment of the present invention.

【図15】(a)本発明の他の実施の形態における画像
データを示す図 (b)本発明の他の実施の形態における画像データを示
す図 (c)本発明の他の実施の形態における画像データを示
す図
15A is a diagram showing image data according to another embodiment of the present invention, FIG. 15B is a diagram showing image data according to another embodiment of the present invention, and FIG. 15C is a diagram showing another embodiment of the present invention. Image showing image data

【符号の説明】[Explanation of symbols]

1 画素塗り潰し回路 2 パラレル−シリアル変換器 3 DRAM 4 メモリコントローラ 5 ROM 6 EEPROM 7 パラレルインターフェース 8 CPU 9 コントロールパネルインターフェース 10 コントロールパネル 11 エンジンインターフェース 12 エンジン制御回路 13 プリンタエンジン 1 Pixel Filling Circuit 2 Parallel-Serial Converter 3 DRAM 4 Memory Controller 5 ROM 6 EEPROM 7 Parallel Interface 8 CPU 9 Control Panel Interface 10 Control Panel 11 Engine Interface 12 Engine Control Circuit 13 Printer Engine

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G09G 5/36 530 9377−5H G09G 5/36 530W 9377−5H 530M B41J 3/12 G ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location G09G 5/36 530 9377-5H G09G 5/36 530W 9377-5H 530M B41J 3/12 G

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】画像データを保持する画像メモリと、前記
画像メモリからパラレル形式の画像データを読み出しシ
リアル形式の画像データに変換するパラレル−シリアル
変換器と、シリアル形式の画像データを表示あるいは印
字する画像の出力手段を備える画像出力装置であって、
前記パラレル−シリアル変換器から出力されるシリアル
画像データから、文字や図形の輪郭内部などの塗り潰さ
れるべき画素を検出する画素塗り潰し検出手段と、前記
画素塗り潰し検出手段からの情報により画素のデータを
書き換える画素情報変更手段を有することを特徴とする
画像出力装置の画素塗り潰し回路。
1. An image memory for holding image data, a parallel-serial converter for reading image data in parallel format from the image memory and converting it into image data in serial format, and displaying or printing image data in serial format. An image output device comprising image output means,
From the serial image data output from the parallel-serial converter, pixel fill detection means for detecting pixels to be filled, such as inside the outline of a character or figure, and pixel data is rewritten with information from the pixel fill detection means. A pixel filling circuit of an image output device, comprising a pixel information changing unit.
JP7305413A 1995-11-24 1995-11-24 Pixel painting-out circuit of image output device Pending JPH09147129A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7305413A JPH09147129A (en) 1995-11-24 1995-11-24 Pixel painting-out circuit of image output device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7305413A JPH09147129A (en) 1995-11-24 1995-11-24 Pixel painting-out circuit of image output device

Publications (1)

Publication Number Publication Date
JPH09147129A true JPH09147129A (en) 1997-06-06

Family

ID=17944842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7305413A Pending JPH09147129A (en) 1995-11-24 1995-11-24 Pixel painting-out circuit of image output device

Country Status (1)

Country Link
JP (1) JPH09147129A (en)

Similar Documents

Publication Publication Date Title
JPS61254980A (en) Character front transmission control system
JPS6049391A (en) Raster scan display system
EP0395916A2 (en) Separate font and attribute display system
US4885699A (en) Data processing apparatus for editing, filing, and printing image data by means of visual observation of the data on a display screen
US5227772A (en) Text display apparatus and a method of displaying text
US4683552A (en) System for on-line and off-line display
JPH09147129A (en) Pixel painting-out circuit of image output device
JPH05181454A (en) Display system and its control circuit, and display device
US5933586A (en) Data conversion circuit and method in a computing and printing system
JP2669336B2 (en) Printing equipment
JP3304769B2 (en) Address translation device
JP3437209B2 (en) Image recording device
JP3276897B2 (en) Character display control circuit
JPH05131674A (en) Recorder
JP2872144B2 (en) Printing equipment
JP3210598B2 (en) Print control device and print control method
JPH0950523A (en) Picture smoothing circuit
JPS6349236B2 (en)
JP2000280528A (en) Method and apparatus for image process
JPS63136171A (en) Image data processor
JPH01133744A (en) Image output apparatus
JPH06274638A (en) Three-bus connection system
JPH052643A (en) Picture processor
JPH0924662A (en) Printer
JPH05211593A (en) Printer