JP2000280528A - Method and apparatus for image process - Google Patents

Method and apparatus for image process

Info

Publication number
JP2000280528A
JP2000280528A JP11090067A JP9006799A JP2000280528A JP 2000280528 A JP2000280528 A JP 2000280528A JP 11090067 A JP11090067 A JP 11090067A JP 9006799 A JP9006799 A JP 9006799A JP 2000280528 A JP2000280528 A JP 2000280528A
Authority
JP
Japan
Prior art keywords
image data
processing
beams
smoothing
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11090067A
Other languages
Japanese (ja)
Inventor
Naoki Oyama
直樹 大山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11090067A priority Critical patent/JP2000280528A/en
Publication of JP2000280528A publication Critical patent/JP2000280528A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an image processing method and an apparatus for applying a smoothing process to image data of a system corresponding to the number of beams in multiple beams and outputting the same to a multiple beam image forming apparatus. SOLUTION: In an image processing apparatus for applying a smoothing process to image data and outputting the same to a multiple beam image forming apparatus, video data nSD1, nSD2 corresponding to the number of beams in the multiple beams are inputted in an S/P conversion 501 so as to be converted to parallel data together with video data D0-D5 to be stored in an SRAM 502, stored in the same address, and stored in the SRAM 502 by one line. The smoothing method is determined using a reference table 505. The odd-numbered data of the SRAM 502 are applied with the smoothing process by a window A503, and the even-numbered data are applied with the smoothing process by a window B so as to be outputted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、画像データにスム
ージング処理を施してマルチビーム方式の画像形成装置
に出力する画像処理方法及び装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image processing method and apparatus for performing smoothing processing on image data and outputting the result to a multi-beam type image forming apparatus.

【0002】[0002]

【従来の技術】近年、シングルビーム方式のレーザビー
ムプリンタだけでなく、複数のレーザビームを用いて画
像形成を行うマルチビーム方式のレーザビームプリンタ
が提案されている。
2. Description of the Related Art In recent years, not only a single-beam laser beam printer but also a multi-beam laser beam printer that forms an image using a plurality of laser beams has been proposed.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記従
来例では、マルチビーム方式のレーザビームプリンタに
おいて、スムージング処理を行うものはなかった。その
ため、シングルビームでのスムージング処理を単にマル
チビーム方式のレーザビームプリンタに適用すると、回
路が複雑化し、スムージング処理に用いるメモリ量も増
加し、高コストになるといった問題があった。
However, in the above-mentioned conventional example, there is no multi-beam type laser beam printer which performs a smoothing process. Therefore, if a single beam smoothing process is simply applied to a multi-beam type laser beam printer, the circuit becomes complicated, the amount of memory used for the smoothing process increases, and the cost increases.

【0004】本発明は、上記課題を解決するためになさ
れたもので、マルチビームのビーム数に対応する系統の
画像データにスムージング処理を施してマルチビーム方
式の画像形成装置に出力する画像処理方法及び装置を提
供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an image processing method for performing smoothing processing on image data of a system corresponding to the number of beams of multi-beams and outputting the resulting data to a multi-beam type image forming apparatus. And an apparatus.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
に、本発明は、画像データにスムージング処理を施して
マルチビーム方式の画像形成装置に出力する画像処理装
置であって、マルチビームのビーム数に対応する画像デ
ータを入力する入力手段と、前記入力手段により入力さ
れた画像データをそれぞれ1ライン分記憶する記憶手段
と、前記記憶手段に記憶された画像データを前記ビーム
数に対応するウインドウを用いてスムージング処理する
処理手段と、前記処理手段によりスムージング処理され
たそれぞれの画像データを出力する出力手段とを有する
ことを特徴とする。
In order to achieve the above object, the present invention provides an image processing apparatus for performing smoothing processing on image data and outputting the image data to a multi-beam type image forming apparatus. Input means for inputting image data corresponding to the number, storage means for storing one line of image data input by the input means, and a window corresponding to the number of beams for storing the image data stored in the storage means. , And output means for outputting each image data smoothed by the processing means.

【0006】また上記目的を達成するために、本発明
は、画像データにスムージング処理を施してマルチビー
ム方式の画像形成装置に出力する画像処理方法であっ
て、マルチビームのビーム数に対応する画像データを入
力する入力工程と、前記入力工程により入力された画像
データをそれぞれ1ライン分記憶する記憶工程と、前記
記憶工程で記憶された画像データを前記ビーム数に対応
するウインドウを用いてスムージング処理する処理工程
と、前記処理工程でスムージング処理されたそれぞれの
画像データを出力する出力工程とを有することを特徴と
する。
According to another aspect of the present invention, there is provided an image processing method for performing smoothing processing on image data and outputting the image data to a multi-beam type image forming apparatus. An input step of inputting data, a storage step of storing one line of image data input in the input step, and a smoothing processing of the image data stored in the storage step using a window corresponding to the number of beams. And an output step of outputting the respective image data subjected to the smoothing processing in the processing step.

【0007】[0007]

【発明の実施の形態】以下、図面を参照しながら本発明
に係る実施の形態を詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0008】まず、本実施形態における装置構成を説明
する前に、本実施形態を適用するに好適なレーザビーム
プリンタの構成について説明する。
First, before describing the device configuration in the present embodiment, a configuration of a laser beam printer suitable for applying the present embodiment will be described.

【0009】図1は、本実施形態における出力装置の構
造を示す断面図であり、出力装置としてレーザビームプ
リンタ(LBP)を例に説明する。同図において、15
00はLBP本体であり、外部に接続された不図示のホ
ストコンピュータから供給される印刷情報(文字コード
等)やフォーム情報或いはマクロ命令等を入力し記憶す
ると共に、それらの情報に従って対応する文字パターン
やフォームパターン等を作成し、記録媒体である記録紙
等に画像を形成する。1501は操作パネルであり、操
作のためのスイッチとLCD及びLED等の表示器で構
成されている。1000はプリンタ制御ユニットであ
り、LBP本体1500全体を制御すると共に、不図示
のホストコンピュータから供給される文字情報等を解析
する。
FIG. 1 is a sectional view showing the structure of an output device according to this embodiment. A laser beam printer (LBP) will be described as an example of the output device. In FIG.
Reference numeral 00 denotes an LBP main body, which inputs and stores print information (character codes and the like), form information, macro instructions, and the like supplied from an externally connected host computer (not shown), and corresponding character patterns according to the information. And a form pattern or the like, and form an image on a recording medium such as recording paper. Reference numeral 1501 denotes an operation panel, which includes switches for operation and displays such as an LCD and an LED. A printer control unit 1000 controls the entire LBP main body 1500 and analyzes character information and the like supplied from a host computer (not shown).

【0010】このプリンタ制御ユニット1000は、主
に文字情報を対応する文字パターンのビデオ信号に変換
し、レーザドライバ1502に出力する。レーザドライ
バ1502は半導体レーザ1503を駆動するための回
路であり、入力されたビデオ信号に応じて半導体レーザ
1503から発射されるレーザ光1504をオン又はオ
フに切り換える。発射されたレーザ光1504は、回転
多面鏡1505で左右方向に振らされて静電ドラム15
06上を走査露光する。これにより、静電ドラム150
6上には文字パターンの静電潜像が形成される。
The printer control unit 1000 mainly converts character information into a video signal of a corresponding character pattern and outputs the video signal to a laser driver 1502. The laser driver 1502 is a circuit for driving the semiconductor laser 1503, and switches on or off a laser beam 1504 emitted from the semiconductor laser 1503 according to an input video signal. The emitted laser light 1504 is swung right and left by a rotating polygon mirror 1505 and
06 is exposed by scanning. Thereby, the electrostatic drum 150
An electrostatic latent image of a character pattern is formed on 6.

【0011】この潜像は、静電ドラム1506の周囲に
配設された現像ユニット1507により現像された後、
記録紙に転写される。この記録紙はカットシートが用い
られ、カットシート記録紙はLBP1500に装着した
用紙カセット1508に収納され、給紙ローラ1509
及び搬送ローラ1510と搬送ローラ1511とによ
り、装置内に取り込まれて静電ドラム1506に供給さ
れる。また、LBP本体1500には、不図示のカード
スロットを少なくとも1個以上備え、内蔵フォントに加
えてオプション・フォントカード、言語系の異なる制御
カード(エミレーションカード)等を接続できるように
構成されている。
The latent image is developed by a developing unit 1507 disposed around the electrostatic drum 1506,
Transferred to recording paper. This recording paper uses a cut sheet, and the cut sheet recording paper is stored in a paper cassette 1508 mounted on the LBP 1500,
Then, the toner is taken into the apparatus and supplied to the electrostatic drum 1506 by the transport roller 1510 and the transport roller 1511. The LBP body 1500 is provided with at least one or more card slots (not shown) so that an optional font card, a control card (emulation card) having a different language system, and the like can be connected in addition to the built-in fonts. I have.

【0012】図2は、図1に示す出力装置の制御系を説
明するためのブロック図である。同図において、170
0はインタフェースであり、記録信号を入力する。17
01はMPUであり、本装置の制御系を制御する。17
02はROMであり、MPU1701が実行する制御プ
ログラムやホスト印刷情報等を格納する。1703はD
RAMであり、各種データ(記録信号や記録ヘッドに供
給される記録データ)等を保存しておく。1704はゲ
ートアレイ(GA)であり、記録ヘッド1708に対す
る出力データの供給制御やインタフェース1700、M
PU1701、DRAM1703間のデータ転送制御を
行う。1710はキャリアモータであり、記録ヘッド1
708を搬送するモータである。1709は搬送モータ
であり、記録用紙を搬送するモータである。1705は
ヘッドドライバであり、記録ヘッド1708を駆動す
る。1706はモータドライバであり、搬送モータ17
09を駆動する。1707はモータドライバであり、キ
ャリアモータ1710を駆動する。
FIG. 2 is a block diagram for explaining a control system of the output device shown in FIG. In FIG.
An interface 0 inputs a recording signal. 17
An MPU 01 controls a control system of the present apparatus. 17
A ROM 02 stores a control program executed by the MPU 1701, host print information, and the like. 1703 is D
A RAM stores various data (print signals and print data supplied to a print head) and the like. Reference numeral 1704 denotes a gate array (GA), which controls supply of output data to the printhead 1708 and interfaces 1700 and M
The data transfer between the PU 1701 and the DRAM 1703 is controlled. Reference numeral 1710 denotes a carrier motor, which is a recording head 1
708 is a motor for transporting. Reference numeral 1709 denotes a conveyance motor, which conveys a recording sheet. Reference numeral 1705 denotes a head driver, which drives the recording head 1708. Reference numeral 1706 denotes a motor driver.
09 is driven. A motor driver 1707 drives the carrier motor 1710.

【0013】このように構成されたLBPにおいて、イ
ンタフェース1700を介して後述するホストコンピュ
ータより記録情報が入力されると、ゲートアレイ170
4とMPU1701との間で入力情報がプリント用の出
力情報に変換される。そして、ゲートアレイ1704を
介してモータドライバ1706,1707が駆動される
と共に、ヘッドドライバ1705に送られた出力情報に
従って記録ヘッド1708が駆動され印字が実行され
る。
In the LBP configured as described above, when recording information is input from a host computer described later via the interface 1700, the gate array 170
4 and the MPU 1701 converts the input information into output information for printing. Then, the motor drivers 1706 and 1707 are driven via the gate array 1704, and the recording head 1708 is driven according to the output information sent to the head driver 1705 to execute printing.

【0014】尚、MPU1701は、インタフェース1
700を介して後述するホストコンピュータと通信可能
に構成されており、DRAM1703に関するメモリ情
報や資源データ等やROM1702内のホスト印刷情報
をホストコンピュータに通知可能に構成されている。
The MPU 1701 has an interface 1
It is configured to be able to communicate with a host computer to be described later via a 700, and to be able to notify the host computer of memory information and resource data related to the DRAM 1703 and host print information in the ROM 1702.

【0015】また、ゲートアレイ1704内にスムージ
ング処理用の回路及び画像保存用のメモリが内蔵されて
いても良く、スムージング処理専用のゲートアレイ(メ
モリ内蔵)でも良い。また、メモリも外付けでも構わな
い。
A circuit for smoothing processing and a memory for image storage may be built in the gate array 1704, or a gate array (built-in memory) dedicated to smoothing processing may be used. Also, the memory may be external.

【0016】図3は、本実施形態におけるプリンタ制御
システムの構成を示すブロック図である。ここでは、図
1に示すレーザビームプリンタを例に説明するが、本発
明の機能が実行されるのであれば、単体の機器であって
も、複数の機器からなるシステムであっても、LAN等
のネットワークを介して処理が行われるシステムであっ
ても本発明を適用できることは言うまでもない。
FIG. 3 is a block diagram showing the configuration of the printer control system according to this embodiment. Here, the laser beam printer shown in FIG. 1 will be described as an example. However, as long as the functions of the present invention are performed, a single device, a system including a plurality of devices, a LAN, etc. It is needless to say that the present invention can be applied to a system in which processing is performed via the network.

【0017】同図において、3000はホストコンピュ
ータであり、プログラムROM32に記憶された文書処
理プログラム等に基づいて図形,イメージ,文字,表
(表計算等を含む)等が混在した文書処理を実行するC
PU1を備え、システムバス4に接続される各デバイス
をCPU1が総括的に制御する。またプログラムROM
32には、CPU1の制御プログラム等を記憶し、フォ
ントROM31には上述の文書処理の際に使用するフォ
ントデータ等を記憶する。
Referring to FIG. 1, reference numeral 3000 denotes a host computer which executes document processing in which graphics, images, characters, tables (including spreadsheets, etc.) are mixed based on a document processing program or the like stored in a program ROM 32. C
The CPU 1 has a PU 1 and controls each device connected to the system bus 4 as a whole. Also program ROM
32 stores a control program of the CPU 1 and the like, and the font ROM 31 stores font data and the like used in the above-described document processing.

【0018】2はRAMであり、CPU1の主メモリ,
ワークエリア等として機能する。5はキーボードコント
ローラ(KBC)であり、キーボード9や不図示のポイ
ンティングデバイスからのキー入力を制御する。6はC
RTコントローラ(CRTC)であり、CRTディスプ
レイ(CRT)10への表示を制御する。7はディスク
コントローラ(DKC)であり、ブートプログラム,種
々のアプリケーション,フォントデータ,ユーザファイ
ル,編集ファイル等を記憶するハードディスク(H
D),フロッピー(登録商標)ディスク(FD)等の外
部メモリ11へのアクセスを制御する。8はプリンタコ
ントローラ(PRTC)であり、所定の双方向性インタ
フェース(インタフェース)21を介してプリンタ15
00に接続され、プリンタ1500との通信制御処理を
実行する。
Reference numeral 2 denotes a RAM, which is a main memory of the CPU 1,
Functions as a work area. Reference numeral 5 denotes a keyboard controller (KBC) which controls key input from a keyboard 9 or a pointing device (not shown). 6 is C
An RT controller (CRTC) controls display on a CRT display (CRT) 10. Reference numeral 7 denotes a disk controller (DKC) which stores a boot program, various applications, font data, user files, edit files, and the like.
D), and controls access to the external memory 11 such as a floppy (registered trademark) disk (FD). Reference numeral 8 denotes a printer controller (PRTC), which controls the printer 15 via a predetermined bidirectional interface (interface) 21.
00, and executes a communication control process with the printer 1500.

【0019】尚、CPU1は、例えばRAM2上に設定
された表示情報RAMへのアウトラインフォントの展開
(ラスタライズ)処理を実行し、CRT10上でのWY
SIWYGを可能としている。また、CPU1は、CR
T10上の不図示のマウスカーソル等で指示されたコマ
ンドに基づいて登録された種々のウインドウを開き、種
々のデータ処理を実行する。
The CPU 1 executes a process of developing (rasterizing) the outline font in the display information RAM set on the RAM 2, for example, and executes WY processing on the CRT 10.
SIWYG is possible. Further, the CPU 1
Various registered windows are opened based on a command specified by a mouse cursor or the like (not shown) on T10, and various data processes are executed.

【0020】一方、プリンタ1500において、12は
プリンタCPUであり、プログラムROM132に記憶
された制御プログラム等或いは外部メモリ14に記憶さ
れた制御プログラム等に基づき、システムバス15に接
続された各種のデバイスへのアクセスを総括的に制御
し、印刷部インタフェース16を介して接続された印刷
部(プリンタエンジン)17に出力情報としての画像信
号を出力する。
On the other hand, in the printer 1500, reference numeral 12 denotes a printer CPU, which sends various types of devices connected to the system bus 15 based on a control program or the like stored in the program ROM 132 or a control program or the like stored in the external memory 14. And outputs an image signal as output information to a printing unit (printer engine) 17 connected via a printing unit interface 16.

【0021】尚、プログラムROM132にはCPU1
2の制御プログラム等が記憶され、またフォントROM
131には上述の出力情報を生成する際に使用するフォ
ントデータ等が記憶され、更にデータROM133には
ハードディスク等の外部メモリ14が無いプリンタの場
合には、ホストコンピュータ3000上で利用される情
報等が記憶されている。
The program ROM 132 has a CPU 1
2 control programs and the like, and a font ROM
131 stores font data and the like used when generating the above-described output information. Further, in the case of a printer having no external memory 14 such as a hard disk in the data ROM 133, information used on the host computer 3000 is stored. Is stored.

【0022】また、CPU12は入力部18を介してホ
ストコンピュータ3000と通信が可能となっており、
プリンタ1500内の情報等をホストコンピュータ30
00に通知可能に構成されている。
The CPU 12 can communicate with the host computer 3000 via the input unit 18.
The information and the like in the printer 1500 are transferred to the host computer 30.
00 is configured to be notified.

【0023】19はCPU12の主メモリ、ワークエリ
ア等として機能するRAMであり、不図示の増設ポート
に接続されるオプションRAMによりメモリ容量を拡張
することができるように構成されている。尚、RAM1
9は出力情報展開領域、環境データ格納領域、NVRA
M等に用いられる。上述したハードディスク(HD)、
ICカード等の外部メモリ14は、メモリコントローラ
(MC)20によってアクセスが制御される。また、外
部メモリ14は、オプションとして接続され、フォント
データ,エミュレーションプログラム,フォームデータ
等を記憶する。1501は操作パネルであり、操作のた
めの各種スイッチ及びLED表示器等が配されている。
Reference numeral 19 denotes a RAM which functions as a main memory, a work area, and the like of the CPU 12, and is configured so that the memory capacity can be expanded by an optional RAM connected to an expansion port (not shown). In addition, RAM1
9 is an output information development area, environment data storage area, NVRA
Used for M etc. Hard disk (HD) mentioned above,
Access to the external memory 14 such as an IC card is controlled by a memory controller (MC) 20. The external memory 14 is connected as an option and stores font data, an emulation program, form data, and the like. An operation panel 1501 includes various switches for operation, an LED display, and the like.

【0024】尚、上述した外部メモリ14は1個に限ら
ず、少なくとも1個以上備え、内蔵フォントに加えてオ
プションフォントカード、言語系の異なるプリンタ制御
言語を解釈するプログラムを格納した外部メモリを複数
接続できるように構成されていても良い。更に、不図示
のNVRAMを有し、操作パネル1501からのプリン
タモード設定情報を記憶するようにしても良い。
The above-mentioned external memory 14 is not limited to one, and at least one external memory is provided. In addition to the built-in fonts, an optional font card and a plurality of external memories storing programs for interpreting printer control languages of different language systems are provided. It may be configured to be connectable. Further, an NVRAM (not shown) may be provided to store printer mode setting information from the operation panel 1501.

【0025】また、本実施形態におけるスムージング処
理は、上述の印刷部インタフェース16に包含される。
Further, the smoothing process in the present embodiment is included in the above-described printing unit interface 16.

【0026】以上の構成からなるプリンタ制御システム
において、どのようにスムージング制御を行うか、図面
を参照しながら以下に説明する。本実施形態ではビーム
数を2つとするマルチビームの場合を例に説明する。
尚、スムージング処理は公知のスムージング処理で良
く、ここでの説明は省略する。
How the smoothing control is performed in the printer control system having the above configuration will be described below with reference to the drawings. In the present embodiment, a case of a multi-beam with two beams will be described as an example.
Note that the smoothing process may be a known smoothing process, and a description thereof will be omitted.

【0027】図4は、本実施形態によるスムージング制
御を説明するための図である。同図において、401は
プリンタエンジンとコントローラとを接続するビデオイ
ンタフェース(I/F)である。402は画像保存用メ
モリを内蔵するスムージング・ゲートアレイ(SGA)
である。403はCPU及びゲートアレイ(GA)であ
り、ここで基本的な画像データが出力される。そして、
404はスムージング・ゲートアレイ(SGA)402
へ基本クロックを出力する水晶発振器である。以上の構
成において、スムージング・ゲートアレイ(SGA)4
02はビデオインタフェース(I/F)401から各ラ
インの印字位置を決める水平同期信号nBDを入力し、
水晶発振器404のクロックに同期したnSBDと、n
SBDに同期したビデオクロックである、SVCLK
(ビデオ信号の周波数と同じ)をCPU及びゲートアレ
イ(GA)403に出力する。
FIG. 4 is a diagram for explaining smoothing control according to the present embodiment. In the figure, reference numeral 401 denotes a video interface (I / F) for connecting a printer engine and a controller. 402 is a smoothing gate array (SGA) having a built-in image storage memory.
It is. A CPU and a gate array (GA) 403 output basic image data. And
Reference numeral 404 denotes a smoothing gate array (SGA) 402
This is a crystal oscillator that outputs a basic clock. In the above configuration, the smoothing gate array (SGA) 4
02, a horizontal synchronization signal nBD for determining a print position of each line is input from a video interface (I / F) 401;
NSBD synchronized with the clock of the crystal oscillator 404;
SVCLK which is a video clock synchronized with the SBD
(Same as the frequency of the video signal) to the CPU and the gate array (GA) 403.

【0028】一方、CPU及びゲートアレイ(GA)4
03は、nSBDの立ち下がり後、SVCLKに同期し
たnSD1及びnSD2(ビデオデータ1,2)を出力
する。尚、ここでは説明を省略しているが、上述のCP
U及びゲートアレイ(GA)403は外部I/FやRO
M,RAMも制御しているものである。
On the other hand, CPU and gate array (GA) 4
03 outputs nSD1 and nSD2 (video data 1 and 2) synchronized with SVCLK after the fall of nSBD. Although the description is omitted here, the aforementioned CP
U and gate array (GA) 403 are external I / F and RO
M and RAM are also controlled.

【0029】また、CPU及びゲートアレイ(GA)4
03は、nAIRCS,WR,RDのスムージング・ゲ
ートアレイ(SGA)402専用のチップセレクト等を
出力し、アドレス,データを入力しているが、スムージ
ング・ゲートアレイ(SGA)402内部にIOレジス
タを持ち、内部のレジスタにデータを書き込むことがで
きる。更に、用紙の最初の位置を決める垂直同期信号n
VSYNCがスムージング・ゲートアレイ(SGA)4
02に入力されているが、この信号は縦の位置を合わせ
るために必要なものである。
The CPU and the gate array (GA) 4
Reference numeral 03 denotes a chip select dedicated to the smoothing gate array (SGA) 402 of nAIRCS, WR, and RD, and inputs an address and data, but has an IO register inside the smoothing gate array (SGA) 402. , Data can be written to an internal register. Further, a vertical synchronization signal n for determining the initial position of the sheet
VSYNC is a smoothing gate array (SGA) 4
02, this signal is necessary to adjust the vertical position.

【0030】そして、スムージング・ゲートアレイ(S
GA)402がスムージング処理を行い、マルチビーム
用のビデオ信号nVDO1,nVDO2の2本の信号を
出力する。ここで、上述のスムージング・ゲートアレイ
(SGA)402の構成及び動作について更に詳述す
る。
Then, the smoothing gate array (S
GA) 402 performs a smoothing process and outputs two signals of video signals nVDO1 and nVDO2 for multi-beam. Here, the configuration and operation of the above-described smoothing gate array (SGA) 402 will be described in further detail.

【0031】図5は、図4に示すスムージング・ゲート
アレイ(SGA)の構成を示す図である。同図におい
て、506はクロックジェネレータであり、VCLKを
4分周したSVCLKを生成する。501はシリアル/
パラレル(S/P)変換であり、CPU及びゲートアレ
イ(GA)403から出力されるnSD1及びnSD2
のシリアルデータと、後述するSRAMからの出力デー
タD0〜D5とを入力し、パラレルデータDD0〜7に
変換して出力する。尚、このS/P変換501はDタイ
プ・フリップ・フロップで構成されている。
FIG. 5 is a diagram showing a configuration of the smoothing gate array (SGA) shown in FIG. In the figure, reference numeral 506 denotes a clock generator, which generates SVCLK obtained by dividing VCLK by four. 501 is a serial /
NSD1 and nSD2 output from the CPU and the gate array (GA) 403 as parallel (S / P) conversion.
, And output data D0 to D5 from an SRAM, which will be described later, are input, converted to parallel data DD0 to DD7, and output. The S / P converter 501 is constituted by a D-type flip-flop.

【0032】502は後述するウインドウで参照される
ビデオデータnSD1及びnSD2をライン単位に保持
するためのメモリ(SRAM)である。503及び50
4はそれぞれスムージング処理を行うためのウインドウ
であり、この場合横7ドット、縦7ライン分参照するも
のとする。尚、ウインドウの大きさはこれに限るもので
はない。505はスムージング方法を決定するためのス
ムージング論理を格納する参照テーブルである。
Reference numeral 502 denotes a memory (SRAM) for holding video data nSD1 and nSD2 which are referred to in a window described later on a line basis. 503 and 50
Reference numerals 4 denote windows for performing smoothing processing. In this case, reference is made to seven horizontal dots and seven vertical lines. The size of the window is not limited to this. A reference table 505 stores smoothing logic for determining a smoothing method.

【0033】507はアドレスカウンタであり、SVC
LKによりアドレスが昇順にインクリメントされてい
く。そして、水平同期信号nBD信号によりアドレスカ
ウンタ507のアドレスはリセットされる。
An address counter 507 is an SVC.
The address is incremented by LK in ascending order. Then, the address of the address counter 507 is reset by the horizontal synchronizing signal nBD signal.

【0034】以上の構成において、CPU及びゲートア
レイ(GA)403から出力された2系統のビデオデー
タnSD1及びnSD2はS/P変換501に取り込ま
れ、アドレスカウンタ507が示すSRAM502のア
ドレスにおけるビットDD0及びDD1のパラレルデー
タに変換されてそのアドレスに蓄積される。ここで、残
りのビットDD2〜DD7には、SRAM502の同一
アドレスに蓄積されているビットD0〜D5のビデオデ
ータが再び蓄積され、これにより、今まで蓄積されてい
た古い2ライン分のビデオデータが捨てられる。
In the above configuration, the two systems of video data nSD1 and nSD2 output from the CPU and the gate array (GA) 403 are taken in by the S / P converter 501, and the bit DD0 and the bit DD0 in the address of the SRAM 502 indicated by the address counter 507. The data is converted into DD1 parallel data and stored at that address. Here, in the remaining bits DD2 to DD7, the video data of bits D0 to D5 stored at the same address of the SRAM 502 is stored again, whereby the video data of the old two lines that has been stored is stored. Discarded.

【0035】従って、SRAM502の同一アドレスの
データは全て同じ副走査上にあり、奇数ラインデータn
SD1がDD0に対応し、偶数ラインデータnSD2が
DD1に対応する。また、VCLKを4分周したSVC
LKの立ち上がりでデータを書き込み、立ち下がりでデ
ータが出てくる同期式とする。
Therefore, the data at the same address in the SRAM 502 are all on the same sub-scan, and the odd line data n
SD1 corresponds to DD0, and even line data nSD2 corresponds to DD1. SVC obtained by dividing VCLK by 4
Data is written at the rise of LK, and data is output at the fall of the LK.

【0036】その後、2系統のビデオデータnSD1及
びnSD2がSRAM502にそれぞれ1ライン分蓄積
されると、ウインドウA503が奇数ラインのスムージ
ング処理を行い、ウインドウB504が偶数ラインのス
ムージング処理を行う。つまり、ウインドウA503は
SRAM502の各アドレスに保持されているデータの
ドットD0〜6を入力し、また同様に、ウインドウB5
04はドットD1〜7を入力する。ここで、ドットD0
の方がデータが新しく、ドットD7はデータが古いもの
とする。また、ウインドウA503及びB504はデー
タを入力しながら、古いデータを棄却していく。
Thereafter, when two lines of video data nSD1 and nSD2 are accumulated in the SRAM 502 for one line, the window A503 performs smoothing processing on odd lines, and the window B504 performs smoothing processing on even lines. That is, the window A 503 inputs the dots D 0 to D 6 of the data held at the respective addresses of the SRAM 502, and similarly, the window B 5
04 inputs dots D1 to D7. Here, the dot D0
Is newer and the dot D7 has older data. In windows A503 and B504, old data is discarded while data is being input.

【0037】そして、ウインドウA503及びB504
で参照テーブル505によりスムージング方法が決定さ
れ、スムージング処理が行われる。これにより、ウイン
ドウA503でスムージング処理したnVDATA1を
出力し、ウインドウB504でスムージング処理したn
VDATA2を出力する。
Then, windows A503 and B504
Then, the smoothing method is determined by the reference table 505, and the smoothing process is performed. As a result, nVDATA1 smoothed in window A503 is output, and nV smoothed in window B504 is output.
Outputs VDATA2.

【0038】尚、ウインドウA503及びB504はV
CLKを基本クロックとして入力し、擬似的に主走査方
向のデータの解像度を上げている。即ち、上述のVCL
Kでデータを出力し、1ドットのデータを分割し主走査
方向に対して解像度を上げるものである。また、SRA
M502のリード/ライトはSVCLKの1サイクルに
より決定されるものとする。
Note that windows A503 and B504 are at V
CLK is input as a basic clock to artificially increase the resolution of data in the main scanning direction. That is, the above VCL
Data is output by K, and data of one dot is divided to increase the resolution in the main scanning direction. Also, SRA
The read / write of M502 is determined by one cycle of SVCLK.

【0039】このように1ライン分のスムージング処理
が終了すると、水平同期信号nBDによりアドレスカウ
ンタ507がリセットされ、新しいラインのビデオデー
タが取り込まれ、上述の処理が行われる。
When the smoothing processing for one line is completed, the address counter 507 is reset by the horizontal synchronizing signal nBD, the video data of a new line is fetched, and the above processing is performed.

【0040】以上の動作により、マルチビームの場合に
も、スムージング処理を行うことが可能となる。
With the above operation, smoothing processing can be performed even in the case of a multi-beam.

【0041】図6は、本実施形態におけるスムージング
制御を示すフローチャートである。まず、ステップS1
01において、CPU及びゲートアレイ(GA)403
から2系統のビデオデータnSD1及びnSD2をS/
P変換501が入力し、続くステップS102におい
て、SRAM502に格納すべき同一のアドレスに格納
されているビデオデータと共に、パラレルデータに変換
して格納する。そして、ステップS103において、1
ライン分、それぞれデータを入力するまで上述の処理を
繰り返し、1ライン分入力するとステップS104へ進
み、参照テーブル505によりスムージング方法を決定
する。次に、SRAM502の奇数ラインデータをウイ
ンドウA503でスムージング処理し、nVDATA1
として出力し、また同様に、偶数ラインデータをウイン
ドウB504でスムージング処理し、nVDATA2と
して出力する。そして、ステップS106において、2
系統のビデオデータを全て処理し終わるまで上述のスム
ージング処理を繰り返す。
FIG. 6 is a flowchart showing the smoothing control in this embodiment. First, step S1
01, a CPU and a gate array (GA) 403
From the two systems of video data nSD1 and nSD2
In step S102, the data is converted into parallel data and stored together with video data stored at the same address to be stored in the SRAM 502. Then, in step S103, 1
The above processing is repeated until data is input for each line, and when data for one line is input, the process proceeds to step S104, and a smoothing method is determined based on the reference table 505. Next, the odd line data of the SRAM 502 is subjected to a smoothing process in the window A503, and nVDATA1
Similarly, the even line data is subjected to a smoothing process in the window B 504 and output as nVDATA2. Then, in step S106, 2
The above-described smoothing process is repeated until all video data of the system has been processed.

【0042】また、本実施形態では、1つのメモリ(S
RAM)502を使用しているが、これに限らず、マル
チビームの数だけ使用しても良い。
In this embodiment, one memory (S
(RAM) 502 is used, but the present invention is not limited to this, and the number of multi-beams may be used.

【0043】更に、本実施形態では、参照テーブル50
5は1つであるが、ウインドウ単位に備えても良い。
Further, in the present embodiment, the reference table 50
Although 5 is one, it may be provided for each window.

【0044】尚、本発明は、複数の機器(例えばホスト
コンピュータ,インタフェイス機器,リーダ,プリンタ
など)から構成されるシステムに適用しても、一つの機
器からなる装置(例えば、複写機,ファクシミリ装置な
ど)に適用してもよい。
Even if the present invention is applied to a system including a plurality of devices (for example, a host computer, an interface device, a reader, a printer, etc.), an apparatus (for example, a copying machine, a facsimile machine) comprising one device is used. Device).

【0045】また、本発明の目的は、前述した実施形態
の機能を実現するソフトウェアのプログラムコードを記
録した記憶媒体を、システム或いは装置に供給し、その
システム或いは装置のコンピュータ(又はCPUやMP
U)が記憶媒体に格納されたプログラムコードを読出し
実行することによっても、達成されることは言うまでも
ない。
Another object of the present invention is to provide a storage medium storing a program code of software for realizing the functions of the above-described embodiments to a system or an apparatus, and to provide a computer (or a CPU or an MP
It goes without saying that U) can also be achieved by reading and executing the program code stored in the storage medium.

【0046】この場合、記憶媒体から読出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。
In this case, the program code itself read from the storage medium realizes the functions of the above-described embodiment, and the storage medium storing the program code constitutes the present invention.

【0047】プログラムコードを供給するための記憶媒
体としては、例えばフロッピーディスク,ハードディス
ク,光ディスク,光磁気ディスク,CD−ROM,CD
−R,磁気テープ,不揮発性のメモリカード,ROMな
どを用いることができる。
As a storage medium for supplying the program code, for example, a floppy disk, hard disk, optical disk, magneto-optical disk, CD-ROM, CD
-R, a magnetic tape, a nonvolatile memory card, a ROM, or the like can be used.

【0048】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているOS(オペレ
ーティングシステム)などが実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。
When the computer executes the readout program code, not only the functions of the above-described embodiment are realized, but also the OS (Operating System) running on the computer based on the instruction of the program code. ) May perform some or all of the actual processing, and the processing may realize the functions of the above-described embodiments.

【0049】更に、記憶媒体から読出されたプログラム
コードが、コンピュータに挿入された機能拡張ボードや
コンピュータに接続された機能拡張ユニットに備わるメ
モリに書込まれた後、そのプログラムコードの指示に基
づき、その機能拡張ボードや機能拡張ユニットに備わる
CPUなどが実際の処理の一部又は全部を行い、その処
理により前述した実施形態の機能が実現される場合も含
まれることは言うまでもない。
Further, after the program code read from the storage medium is written into a memory provided in a function expansion board inserted into the computer or a function expansion unit connected to the computer, based on the instruction of the program code, It goes without saying that the CPU included in the function expansion board or the function expansion unit performs part or all of the actual processing, and the processing realizes the functions of the above-described embodiments.

【0050】[0050]

【発明の効果】以上説明したように、本発明によれば、
簡単な構成で、且つ最小限のメモリを用いてマルチビー
ムのビーム数に対応する系統の画像データにスムージン
グ処理を施してマルチビーム方式の画像形成装置に出力
することが可能となる。
As described above, according to the present invention,
With a simple configuration, it is possible to perform smoothing processing on image data of a system corresponding to the number of beams of multi-beams using a minimum memory and output the data to a multi-beam type image forming apparatus.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本実施形態における出力装置の構造を示す断面
図である。
FIG. 1 is a cross-sectional view illustrating a structure of an output device according to an embodiment.

【図2】図1に示す出力装置の制御系を説明するための
ブロック図である。
FIG. 2 is a block diagram for explaining a control system of the output device shown in FIG.

【図3】本実施形態におけるプリンタ制御システムの構
成を示すブロック図である。
FIG. 3 is a block diagram illustrating a configuration of a printer control system according to the embodiment.

【図4】本実施形態によるスムージング制御を説明する
ための図である。
FIG. 4 is a diagram for explaining smoothing control according to the embodiment;

【図5】図4に示すスムージング・ゲートアレイ(SG
A)の構成を示す図である。
FIG. 5 shows a smoothing gate array (SG) shown in FIG.
It is a figure which shows the structure of A).

【図6】本実施形態におけるスムージング制御を示すフ
ローチャートである。
FIG. 6 is a flowchart illustrating smoothing control according to the embodiment.

【符号の説明】[Explanation of symbols]

501 シリアル/パラレル変換 502 メモリ(SRAM) 503 ウインドウA 504 ウインドウB 505 参照テーブル 506 クロックジェネレータ 507 アドレスカウンタ 501 Serial / parallel conversion 502 Memory (SRAM) 503 Window A 504 Window B 505 Lookup table 506 Clock generator 507 Address counter

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 画像データにスムージング処理を施して
マルチビーム方式の画像形成装置に出力する画像処理装
置であって、 マルチビームのビーム数に対応する画像データを入力す
る入力手段と、 前記入力手段により入力された画像データをそれぞれ1
ライン分記憶する記憶手段と、 前記記憶手段に記憶された画像データを前記ビーム数に
対応するウインドウを用いてスムージング処理する処理
手段と、 前記処理手段によりスムージング処理されたそれぞれの
画像データを出力する出力手段とを有することを特徴と
する画像処理装置。
1. An image processing apparatus for performing smoothing processing on image data and outputting the image data to a multi-beam type image forming apparatus, comprising: input means for inputting image data corresponding to the number of beams of multi-beams; Image data input by
A storage unit for storing the number of lines, a processing unit for performing smoothing processing on the image data stored in the storage unit using a window corresponding to the number of beams, and outputting the respective image data subjected to the smoothing processing by the processing unit An image processing apparatus comprising: an output unit.
【請求項2】 前記入力手段は、ビーム数に対応するシ
リアルの画像データを入力し、前記記憶手段に記憶すべ
き同一アドレスに記憶されている画像データと共にパラ
レルの画像データに変換する変換手段を含むことを特徴
とする請求項1に記載の画像処理装置。
2. A conversion means for inputting serial image data corresponding to the number of beams and converting the input image data into parallel image data together with image data stored at the same address to be stored in the storage means. The image processing apparatus according to claim 1, further comprising:
【請求項3】 前記処理手段は、前記ビーム数に対応す
るウインドウで少なくとも1つの参照テーブルによりス
ムージング方法を決定し、スムージング処理を行うこと
を特徴とする請求項1に記載の画像処理装置。
3. The image processing apparatus according to claim 1, wherein the processing unit determines a smoothing method using at least one look-up table in a window corresponding to the number of beams, and performs a smoothing process.
【請求項4】 画像データにスムージング処理を施して
マルチビーム方式の画像形成装置に出力する画像処理方
法であって、 マルチビームのビーム数に対応する画像データを入力す
る入力工程と、 前記入力工程により入力された画像データをそれぞれ1
ライン分記憶する記憶工程と、 前記記憶工程で記憶された画像データを前記ビーム数に
対応するウインドウを用いてスムージング処理する処理
工程と、 前記処理工程でスムージング処理されたそれぞれの画像
データを出力する出力工程とを有することを特徴とする
画像処理方法。
4. An image processing method for performing smoothing processing on image data and outputting the image data to a multi-beam type image forming apparatus, comprising: inputting image data corresponding to the number of beams of a multi-beam; Image data input by
A storage step of storing the number of lines, a processing step of performing smoothing processing on the image data stored in the storage step using a window corresponding to the number of beams, and outputting the respective image data subjected to the smoothing processing in the processing step An image processing method comprising an output step.
【請求項5】 前記入力工程は、ビーム数に対応するシ
リアルの画像データを入力し、前記記憶手段に記憶すべ
き同一アドレスに記憶されている画像データと共にパラ
レルの画像データに変換する変換工程を含むことを特徴
とする請求項4に記載の画像処理方法。
5. The converting step of inputting serial image data corresponding to the number of beams and converting the input image data into parallel image data together with image data stored at the same address to be stored in the storage means. The image processing method according to claim 4, further comprising:
【請求項6】 前記処理手段は、前記ビーム数に対応す
るウインドウで少なくとも1つの参照テーブルによりス
ムージング方法を決定し、スムージング処理を行うこと
を特徴とする請求項4に記載の画像処理方法。
6. The image processing method according to claim 4, wherein the processing unit determines a smoothing method using at least one look-up table in a window corresponding to the number of beams, and performs a smoothing process.
【請求項7】 画像処理方法のプログラムコードが格納
されたコンピュータ可読記憶媒体であって、 マルチビームのビーム数に対応する画像データを入力す
る入力工程のコードと、 入力された画像データをそれぞれ1ライン分記憶する記
憶工程のコードと、 記憶された画像データを前記ビーム数に対応するウイン
ドウを用いてスムージング処理する処理工程のコード
と、 スムージング処理されたそれぞれの画像データを出力す
る出力工程のコードとを有することを特徴とする記憶媒
体。
7. A computer-readable storage medium in which a program code of an image processing method is stored, wherein a code of an input step of inputting image data corresponding to the number of beams of the multi-beam and an input image data of 1 A code for a storage step for storing the number of lines, a code for a processing step for performing smoothing processing on the stored image data using a window corresponding to the number of beams, and a code for an output step for outputting each image data subjected to smoothing processing And a storage medium comprising:
JP11090067A 1999-03-30 1999-03-30 Method and apparatus for image process Withdrawn JP2000280528A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11090067A JP2000280528A (en) 1999-03-30 1999-03-30 Method and apparatus for image process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11090067A JP2000280528A (en) 1999-03-30 1999-03-30 Method and apparatus for image process

Publications (1)

Publication Number Publication Date
JP2000280528A true JP2000280528A (en) 2000-10-10

Family

ID=13988208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11090067A Withdrawn JP2000280528A (en) 1999-03-30 1999-03-30 Method and apparatus for image process

Country Status (1)

Country Link
JP (1) JP2000280528A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003032479A (en) * 2001-07-11 2003-01-31 Canon Inc Device and method for forming image

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003032479A (en) * 2001-07-11 2003-01-31 Canon Inc Device and method for forming image
JP4603731B2 (en) * 2001-07-11 2010-12-22 キヤノン株式会社 Image forming apparatus and image forming method

Similar Documents

Publication Publication Date Title
JP3576819B2 (en) Information processing apparatus, print control method, and storage medium
JP3029136B2 (en) Output method and device
US6002848A (en) Band-based printing control system
JPH07168681A (en) Pdl data processor and its control method, and pattern expanding device
JP2000280528A (en) Method and apparatus for image process
JPH07172004A (en) Picture recording device and control method thereof
KR100208696B1 (en) Printer
JP4603731B2 (en) Image forming apparatus and image forming method
JPH10228415A (en) Memory i/f controller
US6014149A (en) Character pattern generator
JP2001096854A (en) Apparatus and method for printing processing
US6629155B1 (en) Data input/output method and apparatus and storage medium
JPH07195760A (en) Control device of printer
JP3193551B2 (en) Printing equipment
JP2000138832A (en) Video data converter
JP2002137448A (en) Apparatus and method for imaging
JP3377292B2 (en) Printing device
JPH1051627A (en) Image processing method and device therefor
JP2598125B2 (en) Output control device
JP2004009416A (en) Laser beam type output apparatus and output method
JPH1086459A (en) Print controlling apparatus, print controlling method therefor, and memory medium stored with program readable by computer
JP2000267925A (en) Memory control device
JPH086542A (en) Character font and method and device for pattern expansion of same
JPH10283250A (en) Memory access controller, memory access control method and storage medium storing program readable by computer
JP2000322313A (en) Synchronous mask rom control circuit and its method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060606