JPH09135069A - Surface mounting multilayer substrate and liquid crystal display device utilizing the same substrate - Google Patents

Surface mounting multilayer substrate and liquid crystal display device utilizing the same substrate

Info

Publication number
JPH09135069A
JPH09135069A JP28890295A JP28890295A JPH09135069A JP H09135069 A JPH09135069 A JP H09135069A JP 28890295 A JP28890295 A JP 28890295A JP 28890295 A JP28890295 A JP 28890295A JP H09135069 A JPH09135069 A JP H09135069A
Authority
JP
Japan
Prior art keywords
electronic component
liquid crystal
type electronic
ball grid
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28890295A
Other languages
Japanese (ja)
Inventor
Masaru Aso
賢 麻生
Yoshinori Ishii
良典 石井
Toshio Shiga
俊夫 志賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Japan Display Inc
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Engineering Co Ltd, Hitachi Ltd, Hitachi Consumer Electronics Co Ltd filed Critical Hitachi Device Engineering Co Ltd
Priority to JP28890295A priority Critical patent/JPH09135069A/en
Publication of JPH09135069A publication Critical patent/JPH09135069A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Landscapes

  • Liquid Crystal (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To mount a variety of surface mounting electronic parts including a BGA type with the high reliability and at low cost using solder. SOLUTION: A surface mounting multilayer substrate 1 having mounted a plurality of electronic parts including a ball grid array type electronic part 2a has resist film 1a at the external circumference surface of each soldering pad 3a located at the mounting position of at least the ball grid array type electronic part 2 and the film thickness of this resist film 1a is set almost equal to the gap between the external circumference surface after the mounting of the ball grid array type electronic part 2a and the surface mounting substrate 1.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、高精度で半田付け
不良を解消した高精度の面実装多層基板とこの基板を用
いた液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a highly accurate surface mount multilayer substrate which is highly accurate and eliminates defective soldering, and a liquid crystal display device using this substrate.

【0002】[0002]

【従来の技術】液晶表示装置、ビデオカメラ、その他の
電子機器は、小型軽量化のニーズが強く、それに伴っ
て、その信号回路や駆動制御回路を構成する半導体部品
を始めとする電子部品の小型化と、これら電子部品を搭
載する回路基板(以下、単に基板とも言う)の配線パタ
ーンの高密度化とコスト低減が必要となっている。
2. Description of the Related Art Liquid crystal display devices, video cameras, and other electronic devices have a strong need for smaller size and lighter weight, and accordingly, small electronic parts such as semiconductor parts forming signal circuits and drive control circuits thereof are becoming smaller. In addition, it is necessary to increase the density of wiring patterns on circuit boards (hereinafter, also simply referred to as boards) on which these electronic components are mounted and to reduce costs.

【0003】そして、上記回路基板に搭載する電子部品
はフラットパッケージと称する面実装型とされ、これを
搭載する回路基板として配線パターンを複数層に形成し
た所謂面実装多層基板が広く採用されており、これらフ
ラットパッケージの端子(リードピン、あるいはボール
・グリッド)を上記面実装多層基板の配線パターンに直
接半田付けする方式が多用されている。
The electronic component mounted on the circuit board is a surface mount type called a flat package, and a so-called surface mount multilayer board having wiring patterns formed in a plurality of layers is widely used as a circuit board for mounting the electronic package. A method of directly soldering the terminals (lead pins or ball grids) of these flat packages to the wiring pattern of the surface mount multilayer substrate is often used.

【0004】図9は従来の面実装多層基板の一例を説明
する模式図であって、(a)は平面図、(b)は側面
図、(c)は(b)のA部分の構造を説明する部分断面
図である。
FIG. 9 is a schematic view for explaining an example of a conventional surface-mount multilayer substrate. (A) is a plan view, (b) is a side view, and (c) is a structure of part A of (b). It is a partial sectional view explaining.

【0005】同図において、1は面実装多層基板、1c
は位置合わせマーク、2は搭載部品、2aはBGA形部
品、2bはSOP形部品、2cはSOJ形部品、2ar
は半田ボール、3は配線パターン、3aは半田付けパッ
ド(以下、単にパッドという)である。
In the figure, reference numeral 1 is a surface-mounted multilayer substrate, 1c.
Are alignment marks, 2 are mounted parts, 2a are BGA type parts, 2b are SOP type parts, 2c are SOJ type parts, 2ar
Is a solder ball, 3 is a wiring pattern, and 3a is a soldering pad (hereinafter, simply referred to as a pad).

【0006】面実装多層基板1は複数層の配線パターン
を積層してなり、一般にその表面の配線パターンに形成
した端子(パッド)に搭載部品をそのリードピン、ある
いはボール・グリッド(以下、半田ボールとも言う)を
半田付けして実装する。
The surface-mount multi-layer substrate 1 is formed by laminating a plurality of wiring patterns, and in general, terminals (pads) formed on the wiring pattern on the surface of the surface are mounted with lead parts or ball grids (hereinafter also referred to as solder balls). I say) and solder it.

【0007】SOP形部品2bやSOJ形部品2cはフ
ラットパッケージの側縁に形成したリードピンを回路基
板の配線パターンに合わせて半田付けするが、制御系の
情報処理量の増大に対応して搭載部品の高集積化が進む
につれて、フラットパッケージの背面に半田ボールから
なる多数のボール・グリッドを形成し、このボール・グ
リッドのアレイを基板の配線パターンに形成したパッド
に半田付けするBGA(ボール・グリッド・アレイ)形
部品2aが多く採用される傾向にある。
In the SOP type component 2b and the SOJ type component 2c, the lead pins formed on the side edges of the flat package are soldered in accordance with the wiring pattern of the circuit board. As the number of ball grids increases, a large number of ball grids made of solder balls are formed on the back surface of a flat package, and the array of the ball grids is soldered to the pads formed on the wiring pattern of the board. The array type part 2a tends to be adopted often.

【0008】同図(a)(b)に示したように、SOP
形部品2bやSOJ形部品2cは、そのリードピンが回
路基板の表面に露出した形状で半田付けされるが、BG
A部品はその背面に形成した半田ボールは当該フラット
パッケージで遮蔽されて視認できない。
As shown in (a) and (b) of FIG.
The shape component 2b and the SOJ type component 2c are soldered with their lead pins exposed on the surface of the circuit board.
The solder ball formed on the back surface of the component A is invisible because it is shielded by the flat package.

【0009】すなわち、同図(c)は半田付けされたB
GA部品のA部を拡大して示す(b)の部分断面図であ
り、BGA部品2aの背面には当該部品の素子端子に付
加された球形の半田(半田ボール)2arを回路基板1
に形成された多層の配線パターン3のパッド3aに半田
付けして搭載している。なお、同図では、半田付け前で
は球形の半田が加熱による半田付けで流動し、不定形と
なってパッド3aに固定された状態を示している。
That is, FIG. 1C shows the soldered B
It is a partial sectional view of (b) which expands and shows the A section of a GA component, and the spherical solder (solder ball) 2ar added to the element terminal of the said BGA component 2a is attached to the back surface of the BGA component 2a.
It is mounted by soldering to the pads 3a of the multilayer wiring pattern 3 formed on. It should be noted that in the figure, before soldering, a spherical solder flows due to soldering due to heating, becomes an indeterminate shape, and is fixed to the pad 3a.

【0010】図10は各種の面実装形フラットパッケー
ジの概略構成の説明図であって、(a−1)はSOP形
の背面図、(a−2)は(a−1)の側面図、(b−
1)はSOJ形の背面図、(b−2)は(b−1)の側
面図、(c−1)はBGA形の背面図、(c−2)は
(c−1)の側面図である。
FIG. 10 is an explanatory view of a schematic structure of various surface mount type flat packages. (A-1) is a rear view of the SOP type, (a-2) is a side view of (a-1), (B-
1) is a rear view of SOJ type, (b-2) is a side view of (b-1), (c-1) is a rear view of BGA type, (c-2) is a side view of (c-1). Is.

【0011】(a−1)(a−2)と(b−1)(b−
2)に示したように、SOP形やSOJ形のフラットパ
ッケージ2b、2cはパッケージ本体の側面にリードピ
ン2br,2crを備え、これらのリードピン2br,
2crを回路基板の配線パターンに半田付けするが、
(c−1)(c−2)に示したように、BGA形のパッ
ケージは、その背面に球形の半田(半田ボール)からな
るボール・グリッド2arを備えている。
(A-1) (a-2) and (b-1) (b-
As shown in 2), the SOP type and SOJ type flat packages 2b, 2c are provided with lead pins 2br, 2cr on the side surface of the package body.
2cr is soldered to the wiring pattern of the circuit board,
As shown in (c-1) and (c-2), the BGA type package has a ball grid 2ar made of spherical solder (solder ball) on its back surface.

【0012】図11はBGA形電子部品の寸法例の説明
図であって、(a)は上面図、(b)は背面図、(c)
は側面図、(d)は(c)のB部分の構造を説明する拡
大断面図である。
FIG. 11 is an explanatory view of a dimension example of a BGA type electronic component, (a) is a top view, (b) is a rear view, and (c).
Is a side view, and (d) is an enlarged cross-sectional view for explaining the structure of the B portion of (c).

【0013】同図(a)(b)(c)に示したように、
このBGA形電子部品(BGA形フラットパッケージ)
2aの本体は一辺が26.8mmの矩形状で、その厚み
は1.46mm、本体背面に形成したボール・グリッド
の直径は0.90mm、ボール・グリッド間隔は1.5
0mm、本体背面からのボール・グリッドの高さは0.
70mmである。
As shown in (a), (b) and (c) of FIG.
This BGA type electronic component (BGA type flat package)
The main body of 2a has a rectangular shape with one side of 26.8 mm, the thickness is 1.46 mm, the diameter of the ball grid formed on the back surface of the main body is 0.90 mm, and the ball grid interval is 1.5.
The height of the ball grid from the back of the main body is 0 mm.
70 mm.

【0014】ボール・グリッド2arの部分は、同図
(d)に示したように、本体の内部に形成されている銅
の素子端子と接続する銅、ニッケル、またはAuで形成
された本体配線パターン5に半田ボール2arを接続
し、この半田ボール2arの間をレジスト6で絶縁して
いる。この半田ボールの大きさ、間隔は当該電子部品の
集積内容で決定される。
The portion of the ball grid 2ar is, as shown in FIG. 1D, a main body wiring pattern formed of copper, nickel, or Au for connecting to a copper element terminal formed inside the main body. The solder balls 2ar are connected to the solder balls 5, and the solder balls 2ar are insulated by the resist 6. The size and spacing of the solder balls are determined by the content of the electronic components.

【0015】図12は従来の面実装多層基板へのフラッ
トパッケージ型電子部品の半田付け作業の説明図であ
る。
FIG. 12 is an explanatory view of a conventional soldering work of a flat package type electronic component to a surface mounting multilayer substrate.

【0016】同図において、先ず、ステップ1では面実
装多層基板1の半田付け配線パターン(パッド3a)の
表面にペースト半田7を印刷方法で塗布する。
In FIG. 1, first, in step 1, paste solder 7 is applied to the surface of the soldering wiring pattern (pad 3a) of the surface mount multilayer substrate 1 by a printing method.

【0017】但し、BGA形の電子部品では、Bに示し
たようにペースト半田7を塗布しない場合もある。
However, in the BGA type electronic component, the paste solder 7 may not be applied as shown in B.

【0018】次に、ステップ2で、配線パターンのパッ
ド3a上に塗布したペースト半田7(または、上記Bの
場合は配線パターンのパッド3a)の上に電子部品2を
搭載する。
Next, in step 2, the electronic component 2 is mounted on the paste solder 7 (or the wiring pattern pad 3a in the case of the above B) applied on the wiring pattern pad 3a.

【0019】そして、ステップ3においては、加熱処理
により半田ペースト7と半田ボール2ar、または半田
ボール2arを溶融して半田付けする。
Then, in step 3, the solder paste 7 and the solder balls 2ar or the solder balls 2ar are melted and soldered by heat treatment.

【0020】このような作業を経て電子部品を搭載した
面実装多層基板が得られる。
Through such an operation, a surface-mounting multilayer board having electronic components mounted thereon can be obtained.

【0021】[0021]

【発明が解決しようとする課題】図13は従来技術の面
実装多層基板における電子部品の実装構造を説明する半
田付け部分の断面図であって、(a)は基板に形成され
た配線パターンの半田付け部分以外にレジスト膜を塗布
しない場合の要部断面図、(b)は基板に形成された配
線パターンの半田付け部分以外にレジスト膜を塗布した
場合の要部断面図、(c)は(a)および(b)におけ
る配線パターンとそのパッド部分の要部平面図および断
面図である。
FIG. 13 is a sectional view of a soldering portion for explaining a mounting structure of an electronic component in a conventional surface-mounting multilayer board, and FIG. 13 (a) shows a wiring pattern formed on the board. A principal part cross-sectional view when the resist film is not applied to portions other than the soldered part, (b) is a main part cross-sectional view when the resist film is applied to portions other than the soldered part of the wiring pattern formed on the substrate, and (c) is 3A and 3B are a plan view and a sectional view of a main part of a wiring pattern and a pad portion thereof in FIGS.

【0022】同図(a)では配線基板1に形成した配線
パターンのパッド3a上にBGA形電子部品2aのボー
ル・グリッド2arを載置して加熱することによりボー
ル・グリッド2arが溶融して2ar’となって半田付
けが行われた状態を示し、2a’は半田付け前のBGA
形電子部品の搭載位置を示す。
In FIG. 1A, the ball grid 2ar is melted by placing and heating the ball grid 2ar of the BGA type electronic component 2a on the pad 3a of the wiring pattern formed on the wiring board 1. 'Indicates that soldering has been performed, and 2a' indicates BGA before soldering.
Shows the mounting position of the electronic component.

【0023】しかし、配線パターンの高密度化、すなわ
ち上記電子部品の半田ボール2arの高密度化に伴い、
パッド3aの間隔が狭くなって、同図C、Dに示すよう
な隣接パッド間での短絡が発生する場合がある。
However, with the densification of the wiring pattern, that is, the densification of the solder balls 2ar of the above electronic parts,
The gap between the pads 3a may become narrow, and a short circuit between adjacent pads may occur as shown in FIGS.

【0024】また、同図(b)に示したように、基板1
の面と配線パターンのパッド3aの外周に絶縁のための
レジスト膜1aを塗布したものであっても、やはりEに
示したような短絡が発生する場合がある。
Further, as shown in FIG.
Even if the resist film 1a for insulation is applied to the surface of the above and the outer periphery of the pad 3a of the wiring pattern, the short circuit as shown in E may still occur.

【0025】同図(c)に示したように、上記(a)
(b)では、多層基板1に配線された径が0.4mmの
配線パターン3に厚さが0.05mmで径が1.0mm
のパッド3aをピッチが1.50mmで配置し、上記
(a)の場合は、この上にBGA型電子部品2aを半田
付けし、上記(b)ではパッド3aの周辺にレジスト膜
1aを0.02mmの厚さで塗布したものである。
As shown in FIG. 3C, the above (a)
In (b), the wiring pattern 3 having a diameter of 0.4 mm and wired to the multilayer substrate 1 has a thickness of 0.05 mm and a diameter of 1.0 mm.
Pads 3a are arranged at a pitch of 1.50 mm, in the case of the above (a), the BGA type electronic component 2a is soldered thereon, and in the above (b), the resist film 1a is formed around the pad 3a. It is applied in a thickness of 02 mm.

【0026】上記(a)の方法はレジスト膜の塗布工程
を要しないことで作業時間が節減できるが、上記した隣
接パッド間の短絡の発生が目立ち、(b)の方法ではレ
ジストの塗布作業を要するが短絡の発生頻度は低減され
ることで、品質向上の手段として優位である。しかし、
レジスト膜を塗布しても、上記したように短絡の発生を
皆無とすることはできない。
In the method (a), the work time can be saved by not requiring the step of coating the resist film, but the short circuit between the adjacent pads is conspicuous, and the method (b) requires the resist coating operation. In short, the frequency of occurrence of short circuits is reduced, which is an excellent means for improving quality. But,
Even if a resist film is applied, it is not possible to eliminate the occurrence of short circuits as described above.

【0027】図14は絶縁用のレジスト膜を塗布して半
田ボールのピッチが1.5mmのBGA形電子部品を理
想的な条件で半田付けした場合の半田付け部の構造を説
明する要部断面図であって、(a)は半田加熱前の状態
を、(b)は加熱して半田付けを完了した状態を示す。
FIG. 14 is a cross-sectional view of the principal part for explaining the structure of the soldering part when an insulating resist film is applied and a BGA type electronic component having a solder ball pitch of 1.5 mm is soldered under ideal conditions. In the figure, (a) shows a state before solder heating, and (b) shows a state in which soldering is completed by heating.

【0028】同図において、搭載するBGA電子部品2
aの形成されるボールグリッドを構成する半田ボール2
arは径が0.9mmで、そのピッチは1.50mm
で、当該電子部品の背面から高さが0.7mmで形成さ
れている。
In the figure, the BGA electronic component 2 to be mounted is installed.
Solder balls 2 forming a ball grid in which a is formed
The diameter of ar is 0.9 mm and its pitch is 1.50 mm.
Then, the height from the back surface of the electronic component is 0.7 mm.

【0029】また、多層基板1に形成された配線パター
ン3のパッド3aは同図(a)に示したように、ニッケ
ルメッキに金メッキ仕上げで形成した径が1.0mm、
厚さ0.01mmに形成され。このパッドの外周面を厚
さ0.02mmのレジスト膜1aが当該レジスト膜1a
で囲まれるパッドの径が0.8mmと成るように塗布さ
れている。
Further, the pad 3a of the wiring pattern 3 formed on the multilayer substrate 1 has a diameter of 1.0 mm formed by nickel plating and gold plating finish, as shown in FIG.
It is formed to a thickness of 0.01 mm. The resist film 1a having a thickness of 0.02 mm is formed on the outer peripheral surface of the pad.
The pad surrounded by is applied so that the diameter of the pad is 0.8 mm.

【0030】BGA形電子部品2aを基板1に搭載する
場合、当該電子部品2aのボール・グリッドすなわち半
田ボール2arの中心線がパッド3aの中心線に一致す
るように位置付けして加熱する。
When the BGA type electronic component 2a is mounted on the substrate 1, the ball grid of the electronic component 2a, that is, the center line of the solder ball 2ar is positioned and heated so as to coincide with the center line of the pad 3a.

【0031】加熱により半田付けされた状態の要部断面
を示す(b)において、半田ボール2arは溶融してパ
ッド3aに広がり、2ar’で示したように高さが約
0.35mmで固着する。
In (b), which shows a cross section of the main part in a state of being soldered by heating, the solder ball 2ar is melted and spreads on the pad 3a and is fixed at a height of about 0.35 mm as indicated by 2ar '. .

【0032】理想的な条件では、溶融して固着した隣接
する半田間の間隔Fは0.3mm程度となって、充分な
絶縁が確保される。
Under ideal conditions, the distance F between adjacent melted and fixed solders is about 0.3 mm, and sufficient insulation is secured.

【0033】図15は絶縁用のレジスト膜を塗布して半
田ボールのピッチが1.0mmのBGA形電子部品を理
想的な条件で半田付けした場合の半田付け部の構造を説
明する要部断面図であって、(a)は半田加熱前の状態
を、(b)は加熱して半田付けを完了した状態を示す。
FIG. 15 is a cross-sectional view of the principal part for explaining the structure of the soldering portion when an insulating resist film is applied and a BGA type electronic component having a solder ball pitch of 1.0 mm is soldered under ideal conditions. In the figure, (a) shows a state before solder heating, and (b) shows a state in which soldering is completed by heating.

【0034】同図(a)において、基板1に形成した径
0.4mmの配線パターン3にニッケルメッキし、金メ
ッキで仕上げた径0.8mm、厚さ0.01mmのパッ
ド3aを形成し、その外周面に厚さ0.02mmのレジ
スト膜1aを塗布して、半田付け面を径0.6mmを確
保している。
In FIG. 1A, a wiring pattern 3 having a diameter of 0.4 mm formed on the substrate 1 is nickel-plated and gold-plated to form a pad 3a having a diameter of 0.8 mm and a thickness of 0.01 mm. A resist film 1a having a thickness of 0.02 mm is applied to the outer peripheral surface to secure a soldering surface having a diameter of 0.6 mm.

【0035】半田ボール2arは、搭載するBGA電子
部品2aの背面からの高さが0.46mm、径は0.5
mmに形成されている。
The solder ball 2ar has a height of 0.46 mm from the back surface of the BGA electronic component 2a to be mounted and a diameter of 0.5.
It is formed in mm.

【0036】このBGA型電子部品2aを基板1に搭載
する場合、当該電子部品2aのボール・グリッドすなわ
ち半田ボール2arの中心線がパッド3aの中心線に一
致するように位置付けする。この状態でのBGA電子部
品を2a’で示す。
When the BGA type electronic component 2a is mounted on the substrate 1, the ball grid of the electronic component 2a, that is, the center line of the solder ball 2ar is positioned so as to coincide with the center line of the pad 3a. The BGA electronic component in this state is indicated by 2a '.

【0037】同図(b)は加熱により半田付けされた状
態の要部断面を示し、半田ボール2arは加熱で溶融し
てパッド3aに広がり、2ar’で示したように高さが
約0.23mmで固着する。
FIG. 3B shows a cross section of a main part in a state where soldering is performed by heating. The solder ball 2ar is melted by heating and spreads on the pad 3a, and the height is about 0. Sticks at 23 mm.

【0038】理想的な条件では、溶融して固着した隣接
する半田間の間隔Gは0.15mm程度に維持され、充
分な絶縁が確保される。
Under ideal conditions, the gap G between the adjacent melted and fixed solders is maintained at about 0.15 mm, and sufficient insulation is secured.

【0039】上記図12、図13で説明したように、理
想的な条件下の半田付けでは、半田ボールのピッチが
1.5mmのBGA型電子部品では半田間に0.3mm
の間隔が、同ピッチ1.0mmのBGA型電子部品では
半田間に0.15mmの間隔が形成されるように、半田
ボールのピッチ、すなわち配線パターンのパッドの密度
が高くなる程、溶融固定後の半田間の間隔の確保が困難
になる。
As described with reference to FIGS. 12 and 13, when soldering under ideal conditions, in the case of a BGA type electronic component having a pitch of solder balls of 1.5 mm, the gap between solders is 0.3 mm.
In the BGA type electronic component having the same pitch of 1.0 mm, the pitch of the solder balls, that is, the density of the pads of the wiring pattern, becomes higher after fusion fixing so that the interval of 0.15 mm is formed between the solders. It becomes difficult to secure the space between the solders.

【0040】以上の説明は、理想的な条件が満たされた
場合であるが、実際には電子部品の搭載位置の精度、半
田付け加熱温度、および雰囲気条件の変動要因が加わ
り、半田付けの結果が変化する。
The above explanation is for the case where the ideal conditions are satisfied, but in reality, the accuracy of the mounting position of the electronic parts, the solder heating temperature, and the variation factors of the atmospheric conditions are added, and the result of the soldering is Changes.

【0041】図16は半田ボールのピッチが1.0mm
のBGA形電子部品の搭載位置ずれおよび半田付け温度
が高い状態で半田付けした場合の半田付け部の構造を説
明する要部断面図である。
FIG. 16 shows a solder ball pitch of 1.0 mm.
FIG. 3 is a cross-sectional view of a main part for explaining the structure of a soldering part when the BGA type electronic component of FIG.

【0042】同図(a)は搭載部品2aが配線パターン
3のパッド3aの中心から約0.1mmずれた位置で加
熱温度が目標値で半田付けされた状態を示し、基板1の
配線パターン3のパッド3aの外周面にレジスト膜1a
を塗布してある。
FIG. 3A shows a state in which the mounting component 2a is soldered at a target value of the heating temperature at a position displaced by about 0.1 mm from the center of the pad 3a of the wiring pattern 3, and the wiring pattern 3 of the substrate 1 is shown. Of the resist film 1a on the outer peripheral surface of the pad 3a of
Has been applied.

【0043】搭載する電子部品2aの半田ボール(加熱
により変形して2ar’となっている)が加熱溶融時の
機械的振動等でレジスト膜1aの表面にH、Iに示した
ように流れ出ている。この半田の流れ出しは隣接パッド
との短絡の原因となる。
Solder balls of the electronic component 2a to be mounted (deformed by heating to become 2ar ') flow out to the surface of the resist film 1a as shown by H and I due to mechanical vibration during heating and melting. There is. This solder flow-out causes a short circuit with an adjacent pad.

【0044】また、同図(b)は半田付け温度が高い場
合の半田付け後の状態を示す。半田付け時の加熱温度が
高いと、溶融した半田の流動性が高く、従って機械的な
振動の影響を受け易い。
Further, FIG. 6B shows a state after soldering when the soldering temperature is high. If the heating temperature at the time of soldering is high, the fluidity of the melted solder is high, and thus it is easily affected by mechanical vibration.

【0045】そのため、溶融した半田は同図J、Kに示
したように隣接するパッドとの間で短絡が発生する原因
となる。
Therefore, the melted solder causes a short circuit between the adjacent pads as shown in FIGS.

【0046】このように、BGA形電子部品の基板への
半田付けは、部品搭載時の位置ずれや溶融した半田の表
面張力等を考慮しながら行う必要があるが、一般に面実
装多層基板には、このようなBGA形のみならずSOJ
形やSOP形等の他の形式の電子部品も混在して実装さ
れるため、BGA形電子部品の半田付けに理想的な条件
を満たすことは困難であり、またコスト高となる問題が
あった。
As described above, it is necessary to solder the BGA type electronic component to the substrate in consideration of the positional displacement when mounting the component, the surface tension of the melted solder, etc. , SOJ as well as BGA type
Type and SOP type electronic components are also mixed and mounted, it is difficult to satisfy the ideal condition for soldering of BGA type electronic components, and there is a problem that the cost increases. .

【0047】本発明の第1の目的は、上記従来技術の問
題を解消して高い信頼性をもち、かつ低コストでBGA
形を含む各種の面実装電子部品を半田付け搭載すること
ができる面実装多層基板を提供することにある。
The first object of the present invention is to solve the above-mentioned problems of the prior art and to have high reliability and at low cost.
An object of the present invention is to provide a surface-mount multilayer board on which various surface-mount electronic components including shapes can be mounted by soldering.

【0048】また、本発明の第2の目的は上記面実装多
層基板を用いて構成した液晶表示装置を提供することに
ある。
A second object of the present invention is to provide a liquid crystal display device constructed by using the above-mentioned surface mount multilayer substrate.

【0049】[0049]

【課題を解決するための手段】上記第1の目的を達成す
るために、請求項1に記載の第1の発明は、ボール・グ
リッド・アレイ形電子部品を含む複数の電子部品を搭載
した面実装多層基板が、少なくとも前記ボール・グリッ
ド・アレイ形電子部品の搭載位置にある各半田付けパッ
ドの外周面にレジスト膜を有し、このレジスト膜の膜厚
を当該ボール・グリッド・アレイ形電子部品の略々実装
後の上記背面と前記面実装基板との間の間隙に等しくし
たことを特徴とする。
In order to achieve the first object, the first invention according to claim 1 is a surface on which a plurality of electronic components including a ball grid array type electronic component are mounted. The mounted multilayer board has a resist film on the outer peripheral surface of each soldering pad at least at the mounting position of the ball grid array type electronic component, and the thickness of the resist film is the ball grid array type electronic component. Is approximately equal to the gap between the back surface and the surface mounting substrate after mounting.

【0050】また、上記第1の目的を達成するために、
請求項2に記載の第2の発明は、少なくとも前記ボール
・グリッド・アレイ形電子部品の搭載位置にある各半田
付けパッドの外周面にレジスト膜を有し、このレジスト
膜の膜厚を当該ボール・グリッド・アレイ形電子部品の
背面に形成した半田からなるボール・グリッドの上記背
面からの高さの略々二分の一としたことを特徴とする。
In order to achieve the above first object,
According to a second aspect of the present invention, a resist film is provided on the outer peripheral surface of each soldering pad at least at the mounting position of the ball grid array type electronic component, and the film thickness of the resist film is the ball. A feature is that the height of the ball grid made of solder formed on the back surface of the grid array type electronic component from the back surface is approximately halved.

【0051】さらに、上記第1の目的を達成するため
に、請求項3に記載の第3の発明は、前記面実装多層基
板の少なくとも前記ボール・グリッド・アレイ形電子部
品の搭載位置の表面に当該ボール・グリッド・アレイ形
電子部品の背面に形成した半田からなるボール・グリッ
ドを収容する凹部を有すると共に、前記凹部の底面に前
記ボール・グリッドを半田付けする配線パターンのパッ
ドを形成したことを特徴とする。
Further, in order to achieve the above-mentioned first object, a third invention according to a third aspect is that at least a surface of a mounting position of the ball grid array type electronic component of the surface mounting multilayer substrate is provided. The ball grid array type electronic component has a recess for accommodating a ball grid made of solder formed on the back surface, and a wiring pattern pad for soldering the ball grid is formed on the bottom surface of the recess. Characterize.

【0052】そして、上記第2の目的を達成するため
に、請求項4に記載の第4の発明は、一方の透明基板に
少なくともカラーフィルタ、共通透明電極、配向膜を形
成し、他方の透明基板に画素選択用透明電極、配向膜を
少なくとも形成した一対の透明基板の間に液晶層を挟持
してなる液晶セルと、前記液晶セルの前記一対の透明電
極の周縁に前記液晶セルの画素を駆動するための駆動信
号を印加する1または複数の電子部品を搭載した面実装
多層基板とを少なくとも有する液晶表示装置が、前記面
実装多層基板が、少なくともボール・グリッド・アレイ
形電子部品を搭載し、当該ボール・グリッド・アレイ形
電子部品の搭載位置にある各半田付けパッドの外周面に
当該ボール・グリッド・アレイ形電子部品の略々実装後
の上記背面と前記面実装基板との間の間隙に等しい膜厚
で塗布したレジスト膜を有することを特徴とする。
In order to achieve the above-mentioned second object, the fourth invention according to claim 4 forms at least a color filter, a common transparent electrode and an alignment film on one transparent substrate, and the other transparent substrate. A liquid crystal cell in which a liquid crystal layer is sandwiched between a pair of transparent substrates on which at least transparent electrodes for pixel selection and an alignment film are formed on a substrate, and pixels of the liquid crystal cell are provided on the periphery of the pair of transparent electrodes of the liquid crystal cell. A liquid crystal display device having at least a surface-mount multilayer substrate on which one or a plurality of electronic components for applying a driving signal for driving is mounted, wherein the surface-mount multilayer substrate has at least a ball grid array type electronic component mounted thereon. , The back surface and the surface after the ball grid array type electronic component is substantially mounted on the outer peripheral surface of each soldering pad at the mounting position of the ball grid array type electronic component. And having a resist film applied to a film thickness equal to the gap between the instrumentation substrate.

【0053】そして、また、上記第2の目的を達成する
ために、請求項5に記載の第5の発明は、前記面実装多
層の少なくとも前記ボール・グリッド・アレイ形電子部
品の搭載位置の表面に当該ボール・グリッド・アレイ形
電子部品の背面に形成した半田からなるボール・グリッ
ドを収容する凹部を有し、前記凹部の底面に前記ボール
・グリッドを半田付けする配線パターンのパッドを形成
すると共に、前記ボール・グリッド・アレイ形電子部品
の背面と前記パッドとの間隔を当該電子部品の実装後の
上記背面と上記パッドとの間の間隙に略々等しくしたこ
とを特徴とする。
Further, in order to achieve the above-mentioned second object, a fifth invention according to claim 5 is the surface of at least the mounting position of the ball grid array type electronic component of the surface mounting multilayer. Has a recess for accommodating a ball grid made of solder formed on the back surface of the ball grid array type electronic component, and forming a wiring pattern pad for soldering the ball grid on the bottom surface of the recess. The space between the back surface of the ball grid array type electronic component and the pad is made substantially equal to the gap between the back surface and the pad after mounting the electronic component.

【0054】[0054]

【発明の実施の形態】前記したように、BGA形電子部
品はボール・グリッド・アレイを形成する半田ボールの
溶融時の表面張力を有効に利用して配線パターンのパッ
ドに半田付けするものであることから、(1)電子部品
の搭載位置精度を向上させる、(2)加熱温度を精度よ
く制御する、(3)機械的な振動を抑制する、等の技術
的な解決方法もあるが、これら何れにも限界があり、ま
た製造コストが高くなる。
BEST MODE FOR CARRYING OUT THE INVENTION As described above, the BGA type electronic component is to be soldered to the pad of the wiring pattern by effectively utilizing the surface tension when the solder balls forming the ball grid array are melted. Therefore, there are technical solutions such as (1) improving the mounting position accuracy of electronic components, (2) accurately controlling the heating temperature, and (3) suppressing mechanical vibration. Both have limitations, and the manufacturing cost is high.

【0055】図1はBGA形電子部品のボール・グリッ
ド・アレイを構成する半田ボールのピッチ間隔と半田付
け後の当該電子部品の背面と基板面との間の最小間隔の
選択基準の説明図であって、横軸に半田ボールのピッチ
p(mm)を、縦軸に電子部品の背面と基板面との間の
最小間隔d(mm)をとり、半田の量(半田ボールの
径)(mm)が異なる5例について示してある。
FIG. 1 is an explanatory view of the pitch intervals of the solder balls forming the ball grid array of the BGA type electronic component and the selection standard of the minimum interval between the back surface and the substrate surface of the electronic component after soldering. The solder ball pitch p (mm) is plotted on the horizontal axis and the minimum distance d (mm) between the back surface of the electronic component and the substrate surface is plotted on the vertical axis, and the amount of solder (solder ball diameter) (mm 5) are different from each other.

【0056】同図の凡例に示したように、基板の表面か
ら電子部品の背面までの間隔dは、従来基準では、電子
部品の背面と基板表面の接触による熱膨張で半田面に破
れが発生するのを防止するために半田付け後で約0.2
mm(平均で0.25mm)を目安としていた。しか
し、BGA形電子部品では、0.1mm以下となり、従
来基準の二分の一以下である。
As shown in the legend of the figure, the distance d from the front surface of the substrate to the back surface of the electronic component is based on the conventional standard, and the solder surface is broken due to thermal expansion due to contact between the back surface of the electronic component and the front surface of the substrate. About 0.2 after soldering to prevent
mm (average 0.25 mm) was used as a guide. However, in the case of BGA type electronic parts, it is 0.1 mm or less, which is one half or less of the conventional standard.

【0057】このことから、本発明では、面実装多層基
板に実装するBGA形電子部品の搭載位置に塗布する絶
縁用のレジスト膜の膜厚を上記電子部比の背面と上記基
板の上面の間隔が溶融した半田の流れを防止するような
適正な値とすると共に、当該半田ボールの位置に凹部を
形成することにより、あるいは面実装多層基板のBGA
搭載面に当該電子部品のボール・グリッド・アレイを構
成する半田ボールを収容する凹部を形成し、この凹部の
底面に配線パターンのパッドを形成し、上記と同様に電
子部品の背面と上記凹部の底面との間隔が溶融した半田
の流れを防止する適正な値としてパッド間の短絡や絶縁
不良を回避したものである。
Therefore, according to the present invention, the film thickness of the insulating resist film applied to the mounting position of the BGA type electronic component mounted on the surface mounting multilayer substrate is determined by the distance between the rear surface of the electronic part ratio and the upper surface of the substrate. Is set to an appropriate value so as to prevent the flow of melted solder, and a concave portion is formed at the position of the solder ball, or the BGA of the surface mounting multilayer substrate.
A recess for accommodating the solder balls that form the ball grid array of the electronic component is formed on the mounting surface, and a wiring pattern pad is formed on the bottom surface of the recess. The gap with the bottom surface is a proper value for preventing the flow of melted solder, and avoids short circuit between pads and insulation failure.

【0058】このように、BGA形電子部品の半田ボー
ルの高さ、その径に応じて、面実装多層基板に塗布する
レジスト膜の厚さを適正化し、あるいは当該面実装多層
基板に凹部を形成することで、電子部品が正確な位置に
搭載され、溶融した半田ボールが隣接するパッドに流出
して絶縁不良、短絡などを防止できる。
As described above, the thickness of the resist film applied to the surface mounting multilayer substrate is optimized or the recess is formed in the surface mounting multilayer substrate according to the height and the diameter of the solder ball of the BGA type electronic component. By doing so, the electronic component can be mounted at an accurate position, and the melted solder ball can flow out to the adjacent pad to prevent insulation failure, short circuit, and the like.

【0059】[0059]

【実施例】以下、本発明の実施例につき、図面を参照し
て詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0060】図2は本発明による面実装多層基板の第1
実施例の説明図であって、(a)は上面図、(b)は側
面図、(c)は(a)のA−A’部分断面図、(d)は
(a)のB−B’部分断面図である。
FIG. 2 shows a first surface mounting multilayer substrate according to the present invention.
It is explanatory drawing of an Example, (a) is a top view, (b) is a side view, (c) is AA 'partial sectional view of (a), (d) is BB of (a). 'It is a partial cross-sectional view.

【0061】同図において、1は面実装多層基板、1
a,1bはレジスト膜、1cは位置決めマーク、2は面
実装電子部品、2aはBGA形電子部品、2bはSOP
形電子部品、2cはSOJ形電子部品、3は配線パター
ン、3aはパッドである。
In the figure, reference numeral 1 is a surface mount multilayer substrate, and 1
a and 1b are resist films, 1c is a positioning mark, 2 is a surface mount electronic component, 2a is a BGA type electronic component, and 2b is an SOP.
Shaped electronic parts, 2c are SOJ type electronic parts, 3 is a wiring pattern, and 3a is a pad.

【0062】面実装多層基板1のSOP形電子部品2
b、SOJ形電子部品2cを搭載する部分には厚さ0.
02mmのレジスト膜1aを塗布する。このSOP形電
子部品2bあるいはSOJ形電子部品2cは、前記図8
で説明したように、電子部品本体の側縁にリードピンが
配置されており、(c)の断面図に示したように配線パ
ターン3のパッド3aに上記リードピンが半田付けされ
る。
SOP type electronic component 2 of surface mount multilayer substrate 1
b, the thickness of the portion where the SOJ type electronic component 2c is mounted is 0.
A 02 mm resist film 1a is applied. This SOP type electronic component 2b or SOJ type electronic component 2c is shown in FIG.
As described above, the lead pins are arranged on the side edges of the electronic component body, and the lead pins are soldered to the pads 3a of the wiring pattern 3 as shown in the sectional view of (c).

【0063】一方、面実装多層基板1のBGA形電子部
品2aを搭載する部分には、レジスト膜1a上に半田ボ
ールの径とピッチに合わせてさらにレジスト膜1bを塗
布し、レジスト膜全体の厚さを0.05〜0.20mm
となるようにすると共に、半田ボールの位置にパッド3
aに達する凹部を形成する。
On the other hand, in the portion of the surface mount multilayer substrate 1 where the BGA type electronic component 2a is mounted, a resist film 1b is further applied on the resist film 1a in accordance with the diameter and pitch of the solder balls, and the total thickness of the resist film is increased. 0.05 ~ 0.20 mm
And the pad 3 at the position of the solder ball.
A concave portion reaching a is formed.

【0064】このように、BGA径電子部品の搭載部分
のレジスト膜の厚みを厚くし、かつその半田ボールの位
置に凹部を形成することで溶融時にパッドからの半田の
流出を防止し、隣接パッド間の絶縁不良、短絡などを防
止できる。
As described above, by increasing the thickness of the resist film on the mounting portion of the BGA diameter electronic component and forming the concave portion at the position of the solder ball, the solder is prevented from flowing out from the pad at the time of melting, and the adjacent pad is provided. Insulation failure, short circuit, etc. can be prevented.

【0065】図3は本発明による面実装多層基板の第2
の実施例のさらに詳細な構成を説明するBGA電子部品
の半田付け部の拡大断面図であって、半田ボールの径が
0.5mm、背面からの高さが0.46mm、ピッチが
1.0mmのBGA径電子部品を搭載した場合を示す。
FIG. 3 shows a second surface mounting multilayer substrate according to the present invention.
FIG. 6 is an enlarged cross-sectional view of a soldering portion of a BGA electronic component for explaining a more detailed configuration of the embodiment of FIG. 1, in which a solder ball has a diameter of 0.5 mm, a height from a back surface is 0.46 mm, and a pitch is 1.0 mm. The case where the BGA diameter electronic component of is mounted.

【0066】同図において、基板1の配線パターン3の
径が0.4mm、そのパッド3aの径が0.8mm、パ
ッド3aの厚みが0.06mm、レジスト膜1bの厚さ
が0.12mm、凹部の径が0.6mmとしたものに、
電子部品の搭載位置がずらされて半田付けされる場合で
も、加熱により半田ボール2arが溶融しても、この溶
融した半田は凹部内に留まり、隣接パッドに流れ出るこ
とはない。
In the figure, the diameter of the wiring pattern 3 of the substrate 1 is 0.4 mm, the diameter of its pad 3a is 0.8 mm, the thickness of the pad 3a is 0.06 mm, and the thickness of the resist film 1b is 0.12 mm. With a concave diameter of 0.6 mm,
Even when the mounting position of the electronic component is shifted and soldering is performed, even if the solder ball 2ar is melted by heating, the melted solder remains in the recess and does not flow out to the adjacent pad.

【0067】図4は本発明による面実装多層基板の第2
の実施例の詳細な構成を説明するBGA電子部品の半田
付け部の拡大断面図であって、基板1の配線パターン
3、そのパッド3aの厚さ、半田ボール2arの径、高
さは上記図3と同様である。
FIG. 4 shows a second surface mounting multilayer substrate according to the present invention.
FIG. 6 is an enlarged cross-sectional view of the soldering portion of the BGA electronic component for explaining the detailed configuration of the embodiment of FIG. Same as 3.

【0068】同図において、基板1の表面から0.10
mm掘り下げて凹部を形成し、その周縁に0.02mm
のレジスト膜1aを塗布してある。
In the figure, 0.10 from the surface of the substrate 1
Digging in to form a recess, 0.02 mm around the periphery.
The resist film 1a is applied.

【0069】レジスト膜1aの表面から配線パターン3
のパッド3a表面までの間隔を0.12mmとし、同図
の左方に示したようにBGA形電子部品を正規の位置か
らずらせて搭載して加熱した。
From the surface of the resist film 1a to the wiring pattern 3
The distance from the pad 3a to the surface of the pad 3a was set to 0.12 mm, and as shown on the left side of FIG.

【0070】この場合でも、同図右方に示したように溶
融した半田2ar’は表面張力により凹部内に留まり、
隣接するパッドに流出することがない。
Even in this case, the molten solder 2ar 'stays in the recess due to the surface tension as shown on the right side of FIG.
It does not flow to the adjacent pad.

【0071】図5は本発明による面実装多層基板の第3
の実施例の詳細な構成を説明するBGA電子部品の半田
付け部の拡大断面図であって、基板1に形成する凹部の
側壁をテーパ面とした以外は配線パターン3、そのパッ
ド3aの厚さ、半田ボール2arの径、高さは上記図3
と同様である。
FIG. 5 shows a third example of the surface mount multilayer substrate according to the present invention.
FIG. 6 is an enlarged cross-sectional view of a soldering portion of a BGA electronic component for explaining the detailed configuration of the embodiment of FIG. 3, except that the side wall of the recess formed in the substrate 1 has a tapered surface and the thickness of the wiring pattern 3 and its pad 3a. The diameter and height of the solder ball 2ar are as shown in FIG.
Is the same as

【0072】同図においても、上記図4と同様に、BG
A形電子部品を正規の位置からずらせて搭載して加熱し
た。
Also in this figure, as in the case of FIG.
The A-type electronic component was displaced from the proper position and mounted and heated.

【0073】この場合でも、溶融した半田2ar’は表
面張力により凹部内に留まり、隣接するパッドに流出す
ることがない。
Even in this case, the molten solder 2ar 'remains in the recess due to the surface tension and does not flow out to the adjacent pad.

【0074】このように、BGA形電子部品を半田付け
したときに前記した従来技術のような隣接配線パターン
間の短絡が防止でき、コスト高も回避できる。
As described above, when the BGA type electronic component is soldered, it is possible to prevent the short circuit between the adjacent wiring patterns as in the prior art described above, and it is possible to avoid the cost increase.

【0075】この面実装多層基板を用いることにより、
高性能の液晶表面装置、その他の電子機器を得ることが
できる。
By using this surface mount multilayer substrate,
High-performance liquid crystal surface devices and other electronic devices can be obtained.

【0076】次に、上記した本発明の面実装多層基板を
実装した電子機器の一例としてのアクティブ・マスク方
式の液晶表示装置を説明する。
Next, an active mask type liquid crystal display device will be described as an example of an electronic device on which the above-described surface-mounted multilayer substrate of the present invention is mounted.

【0077】アクティブ・マトリクス方式の液晶表示装
置は、マトリクス状に配列された複数の画素電極のそれ
ぞれに対応して非線形素子(スイッチング素子)を設け
たものである。各画素における液晶は理論的には常時駆
動(デューティ比 1.0)されているので、時分割駆動方
式を採用している、いわゆる単純マトリクス方式と比べ
てアクティブ方式はコントラストが良く、特にカラー液
晶表示装置では欠かせない技術となりつつある。スイッ
チング素子として代表的なものとしては薄膜トランジス
タ(TFT)がある。
The active matrix type liquid crystal display device is provided with a non-linear element (switching element) corresponding to each of a plurality of pixel electrodes arranged in a matrix. Since the liquid crystal in each pixel is theoretically always driven (duty ratio 1.0), the active method has better contrast than the so-called simple matrix method that employs the time-division driving method. Then it is becoming an indispensable technology. A typical switching element is a thin film transistor (TFT).

【0078】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置は、例えば特開昭
63−309921号公報や、「冗長構成を採用した1
2.5型アクティブ・マトリクス方式カラー液晶ディスプ
レイ」、日経エレクトロニクス、頁193〜210、1986年12
月15日、日経マグロウヒル社発行、で知られている。
An active matrix type liquid crystal display device using thin film transistors is disclosed in, for example, Japanese Patent Application Laid-Open No. 63-309921 and "1.
2.5-inch active matrix color LCD ", Nikkei Electronics, pages 193-210, 1986 12
Known on the 15th of March, published by Nikkei McGraw-Hill, Inc.

【0079】図6は本発明による半田印刷用マスクを用
いたプリント回路基板を実装した液晶表示装置を構成す
るTFT型液晶表示モジュールの構造例を説明する展開
斜視図である。
FIG. 6 is a development perspective view for explaining a structural example of a TFT type liquid crystal display module which constitutes a liquid crystal display device on which a printed circuit board using a solder printing mask according to the present invention is mounted.

【0080】同図において、SHDは上フレームである
金属製のシールドケース、WDは液晶表示モジュールの
有効画面を画定する表示窓、PNLは液晶表示素子から
なる液晶パネル、SPC(1〜4)はスペーサ、FPC
1はゲート側フレキシブル基板、FPC2,FPC3は
ドレイン側フレキシブル基板、LPは蛍光管、GBはゴ
ムブッシュ、BLはバックライト、LCTはインバータ
用コネクタ、LPCはランプケーブル、GC1,GC2
はゴムクッション、MCAは下側ケース、MOは開口、
PRS/SPS/GLB/RFSはプリズムシート/拡
散板/導光板/反射シート、PCBはインターフェース
回路基板であり、前記した本発明による面実装多層基板
から構成される。
In the figure, SHD is a metal shield case which is an upper frame, WD is a display window which defines the effective screen of the liquid crystal display module, PNL is a liquid crystal panel consisting of liquid crystal display elements, and SPC (1 to 4) are Spacer, FPC
1 is a gate side flexible substrate, FPC2 and FPC3 are drain side flexible substrates, LP is a fluorescent tube, GB is a rubber bush, BL is a backlight, LCT is an inverter connector, LPC is a lamp cable, GC1 and GC2.
Is a rubber cushion, MCA is a lower case, MO is an opening,
PRS / SPS / GLB / RFS is a prism sheet / diffusion plate / light guide plate / reflection sheet, and PCB is an interface circuit board, which is composed of the above-mentioned surface mount multilayer board according to the present invention.

【0081】上記の各構成材は、金属製のシールドケー
スSHDと下側ケースMCAの間に積層され挟持固定さ
れて液晶表示モジュールを構成する。
Each of the above components is laminated between the metal shield case SHD and the lower case MCA and is sandwiched and fixed to form a liquid crystal display module.

【0082】液晶パネルPNLの周辺に各種のプリント
回路基板(前記した面実装多層基板を含む基板、以下単
に基板とも言う)を取り付けて画像表示のための駆動が
なされる。特に、電源部・コントローラ部を構成する基
板PCBとして前記の面実装多層基板の各実施例で説明
したものを用いることにより、高品質、長寿命の液晶表
示装置を得ることが可能となる。
Various printed circuit boards (a board including the above-mentioned surface-mounted multi-layer board, hereinafter also simply referred to as a board) are attached around the liquid crystal panel PNL to drive for image display. In particular, by using, as the substrate PCB forming the power supply unit / controller unit, the one described in each of the above-mentioned surface mount multilayer substrates, it is possible to obtain a liquid crystal display device of high quality and long life.

【0083】なお、液晶パネルPNLの裏面には導光体
GLBにプリズムシートPRS、拡散シートSPS、反
射シートRFS等の各種の光学シートを積層してなり、
バックライトBLからの照明光で液晶表示パネルPNL
に形成された画像を照明し表示窓WDに表示する。
On the back surface of the liquid crystal panel PNL, various optical sheets such as a prism sheet PRS, a diffusion sheet SPS and a reflection sheet RFS are laminated on the light guide GLB.
Liquid crystal display panel PNL with illumination light from the backlight BL
The image formed on is illuminated and displayed on the display window WD.

【0084】図7は本発明による液晶表示モジュールの
表示マトリクス部の等価回路とその周辺回路の結線図を
示す。同図は回路図ではあるが、実際の幾何学的配置に
対応して描かれている。
FIG. 7 is a connection diagram of an equivalent circuit of the display matrix portion of the liquid crystal display module according to the present invention and its peripheral circuit. Although the figure is a circuit diagram, it is drawn corresponding to the actual geometrical arrangement.

【0085】図中、ARは複数の画素を二次元状に配列
したマトリクス・アレイ(TFT−LCD)、Xは映像
信号線DLを意味し、添字G、BおよびRがそれぞれ
緑、青および赤の画素に対応して付加されている。ま
た、Yは走査信号線GLを意味し、添字1,2,3,・
・,end は走査タイミングの順序に従って付加されてい
る。
In the figure, AR means a matrix array (TFT-LCD) in which a plurality of pixels are arranged two-dimensionally, X means a video signal line DL, and subscripts G, B and R are green, blue and red, respectively. Are added corresponding to the pixels. Further, Y means the scanning signal line GL, and the subscripts 1, 2, 3, ...
・, End are added according to the order of scanning timing.

【0086】映像信号線X(添字省略)は交互に上側
(または奇数)映像信号駆動回路(上側ドレインドライ
バ)He、下側(または偶数)映像信号駆動回路(下側
ドレインドライバ)Hoに接続されている。
The video signal lines X (subscripts omitted) are alternately connected to the upper (or odd) video signal drive circuit (upper drain driver) He and the lower (or even) video signal drive circuit (lower drain driver) Ho. ing.

【0087】走査信号線Y(添字省略)は垂直走査回路
(ゲートドライバ)Vに接続されている。
The scanning signal line Y (subscript omitted) is connected to a vertical scanning circuit (gate driver) V.

【0088】そして、SUPは1つの電圧源から複数の
分圧した安定化された電圧源を得るための電源回路やホ
スト(上位演算処理装置)からのCRT(陰極線管)用
の情報をTFT液晶表示装置用の情報に交換する回路を
含む電源部・コントローラ部を構成する回路(前記図6
に示したインターフェース回路基板PCB)で構成され
る。
The SUP supplies information for a CRT (cathode ray tube) from a power supply circuit or a host (upper processing unit) for obtaining a stabilized voltage source obtained by dividing a plurality of voltages from one voltage source to a TFT liquid crystal. A circuit that constitutes a power supply unit / controller unit including a circuit for exchanging information for a display device (see FIG. 6).
The interface circuit board PCB) shown in FIG.

【0089】このような構成において、保持容量素子C
add は、薄膜トランジスタTFTがスイッチングすると
き、中点電位(画素電極電位)Vlcに対するゲート電位
変化ΔVg の影響を低減するように働く。
In such a structure, the storage capacitor C
When the thin film transistor TFT switches, add acts to reduce the influence of the gate potential change ΔVg on the midpoint potential (pixel electrode potential) Vlc.

【0090】この様子を式で表すと、次のようになる。This can be expressed by the following equation.

【0091】 ΔVlc={Cgs/(Cgs+Cadd +Cpix)}×ΔVg ここで、Cgsは薄膜トランジスタTFTのゲート電極G
Tとソース電極SD1との間に形成される寄生容量、C
pix は透明画素電極ITO1(PIX)と共通透明画素
電極ITO2(COM)との間に形成される容量、ΔV
lcはΔVg による画素電極電位の変化分を表わす。
ΔVlc = {Cgs / (Cgs + Cadd + Cpix)} × ΔVg where Cgs is the gate electrode G of the thin film transistor TFT.
Parasitic capacitance formed between T and source electrode SD1, C
pix is a capacitance formed between the transparent pixel electrode ITO1 (PIX) and the common transparent pixel electrode ITO2 (COM), ΔV
lc represents the amount of change in the pixel electrode potential due to ΔVg.

【0092】この変化分ΔVlcは液晶に加わる直流成分
の原因となるが、保持容量Cadd を大きくすればする
程、その値を小さくすることができる。また、保持容量
素子Cadd は放電時間を長くする作用もあり、薄膜トラ
ンジスタTFTがオフした後の映像情報を長く蓄積す
る。液晶に印加される直流成分の低減は、液晶の寿命を
向上し、液晶表示画面の切り替え時に前の画像が残るい
わゆる焼き付きを低減することができる。
This variation ΔVlc causes a direct current component applied to the liquid crystal, and the value can be reduced as the holding capacitance Cadd is increased. Further, the storage capacitor element Cadd also has the function of prolonging the discharge time, and stores the image information for a long time after the thin film transistor TFT is turned off. The reduction of the direct current component applied to the liquid crystal can improve the life of the liquid crystal and can reduce so-called burn-in in which the previous image remains when the liquid crystal display screen is switched.

【0093】保持容量素子Cadd の保持容量は、画素の
書込特性から、液晶容量Cpix に対して4〜8倍(4・
Cpix <Cadd <8・ Cpix )、寄生容量Cgsに対して
8〜32倍(8・ Cgs<Cadd <32・ Cgs)程度の値
に設定する。
The storage capacitance of the storage capacitor Cadd is 4 to 8 times (4.times.) The liquid crystal capacitance Cpix due to the writing characteristics of the pixel.
Cpix <Cadd <8 · Cpix) and a value about 8 to 32 times (8 · Cgs <Cadd <32 · Cgs) with respect to the parasitic capacitance Cgs.

【0094】保持容量電極線としてのみ使用される初段
の走査信号線GL(YO )は共通透明画素電極と同じ電
位にする。
[0094] initial stage of the scanning signal lines GL, which is used only as a storage capacitor electrode line (Y O) is at the same potential as the common transparent pixel electrode.

【0095】図8は本発明による液晶表示装置を実装し
た電子機器の一例としてのノートブック型のパソコンあ
るいはワープロの斜視図であって、MDLは液晶パネル
PNLに回路基板PCB1,PCB2,PCB3やバッ
クライト等を組み合わせてなる図6で説明した液晶表示
モジュール、IVはインバータ電源。CPUは中央演算
装置、CT、TCON、CRは基板に搭載した各種駆動
IC等の電子部品である。
FIG. 8 is a perspective view of a notebook-type personal computer or word processor as an example of electronic equipment in which the liquid crystal display device according to the present invention is mounted. The MDL is a liquid crystal panel PNL, and circuit boards PCB1, PCB2, PCB3 and a back panel. The liquid crystal display module described with reference to FIG. 6 in which lights and the like are combined, and IV is an inverter power supply. The CPU is a central processing unit, and CT, TCON, and CR are electronic components such as various drive ICs mounted on the board.

【0096】同図において、駆動IC等の液晶パネルP
NL上へのCOG実装と外周部のドレインおよびゲート
ドライバ用周辺回路としての多層フレキシブル基板PC
B1,PCB2に折り曲げ実装を採用することで、従来
に比べ大幅に外形サイズ縮小ができる。また、電源部や
コントロール部の電子部品を実装した基板(インターフ
ェース基板)PCB3に前記した本発明による面実装多
層基板を採用することで、半田付けの不具合が解消さ
れ、高信頼性かつ長寿命の電子機器を得ることができ
る。
In the figure, a liquid crystal panel P such as a driving IC is shown.
Multilayer flexible substrate PC as a peripheral circuit for COG mounting on the NL and peripheral drain and gate drivers
By adopting bending mounting for B1 and PCB2, the external size can be significantly reduced compared to the conventional case. Further, by adopting the above-mentioned surface-mounting multilayer board according to the present invention to the board (interface board) PCB3 on which the electronic parts of the power source section and the control section are mounted, the soldering trouble is eliminated, and the reliability and long life are improved. Electronic equipment can be obtained.

【0097】なお、本例では、ドレインドライバ用周辺
回路を実装した基板PCB1を電子機器のヒンジ上方の
表示部の上側にのみ配置できるため、表示面積を大きく
できると共にコンパクトな実装が可能となった。
In this example, since the substrate PCB1 on which the drain driver peripheral circuit is mounted can be arranged only above the display portion above the hinge of the electronic device, the display area can be increased and compact mounting is possible. .

【0098】電子機器のホストからの信号は、まず、同
図の左側のインターフェイス基板PCB3のほぼ中央に
位置するコネクタから表示制御集積回路素子(TCO
N)へ行き、ここでデータ変換された表示データが、P
CB1に搭載されたドレインドライバ用周辺回路へ流れ
る。
A signal from the host of the electronic device is first sent from the connector located at the substantially center of the interface board PCB3 on the left side of the figure to the display control integrated circuit element (TCO).
N), the display data converted here is P
It flows to the drain driver peripheral circuit mounted on the CB1.

【0099】このように、面実装多層基板と多層フレキ
シブル基板とを使用することで、電子機器の横幅の外形
の制約が解消でき、小型で低消費電力の情報機器を提供
できた。
As described above, by using the surface-mounting multilayer substrate and the multilayer flexible substrate, it is possible to eliminate the restriction on the lateral width of the electronic device and provide a small-sized information device with low power consumption.

【0100】以上本発明を実施例に基づいて具体的に説
明したが、本発明は、上記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲において種々変更可能
であることは勿論である。
Although the present invention has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and it goes without saying that various modifications can be made without departing from the scope of the invention. is there.

【0101】また、本発明の液晶表示装置は、その面実
装多層基板に搭載される各種の電子部品の信頼性が高
く、かつ低コストで長寿命の高品質の画像表示が可能で
ある。なお、本発明は面実装多層基板に限らず、単層の
面実装基板にも適用できるものであることは言うまでも
ない。
Further, in the liquid crystal display device of the present invention, various electronic components mounted on the surface-mounting multilayer substrate are highly reliable, and at the same time, low cost and long life and high quality image display are possible. Needless to say, the present invention is applicable not only to the surface-mounting multilayer board but also to a single-layer surface-mounting board.

【0102】[0102]

【発明の効果】以上説明したように、本発明の面実装多
層基板は、BGA形電子部品のボール・グリッド・アレ
イ(半田ボール)の当該電子部品の背面からの高さおよ
びその径に合わせた基板の配線パターンのパッド位置に
レジスト膜あるいは基板掘り下げで形成した凹部を設け
たことにより、搭載するBGA形電子部品の精密な位置
決めが可能となると共に、半田ボールを加熱したときの
半田の流れ出しが抑制され、溶融した半田の表面張力と
の相乗効果で正確な半田付けが行われて短絡発生や絶縁
不良が防止される。
As described above, the surface mounting multilayer substrate of the present invention is adjusted to the height of the ball grid array (solder balls) of the BGA type electronic component from the back surface of the electronic component and its diameter. By providing the resist film or the concave portion formed by digging the substrate at the pad position of the wiring pattern of the substrate, the BGA type electronic component to be mounted can be precisely positioned, and the solder flows out when the solder ball is heated. Suppressed and accurate soldering is performed by the synergistic effect with the surface tension of the melted solder, and the occurrence of short circuit and insulation failure are prevented.

【0103】そして、この面実装多層基板を用いること
によって、高品質かつ長寿命の液晶表示装置を構成する
ことができる。
By using this surface mount multilayer substrate, a high quality and long life liquid crystal display device can be constructed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】BGA形電子部品のボール・グリッド・アレイ
を構成する半田ボールのピッチ間隔と半田付け後の当該
電子部品の背面と基板面との間の最小間隔の選択基準の
説明図である。
FIG. 1 is an explanatory diagram of pitch intervals of solder balls forming a ball grid array of a BGA type electronic component and selection criteria of a minimum interval between a back surface and a substrate surface of the electronic component after soldering.

【図2】本発明による面実装多層基板の第1実施例の説
明図である。
FIG. 2 is an explanatory diagram of a first embodiment of a surface-mount multilayer substrate according to the present invention.

【図3】本発明による面実装多層基板の第2の実施例の
さらに詳細な構成を説明するBGA電子部品の半田付け
部の拡大断面図である。
FIG. 3 is an enlarged cross-sectional view of a soldering portion of a BGA electronic component for explaining a more detailed structure of the second embodiment of the surface mount multilayer substrate according to the present invention.

【図4】本発明による面実装多層基板の第2の実施例の
詳細な構成を説明するBGA電子部品の半田付け部の拡
大断面図である。
FIG. 4 is an enlarged cross-sectional view of a soldering portion of a BGA electronic component for explaining the detailed configuration of the second embodiment of the surface mount multilayer substrate according to the present invention.

【図5】本発明による面実装多層基板の第3の実施例の
詳細な構成を説明するBGA電子部品の半田付け部の拡
大断面図である。
FIG. 5 is an enlarged cross-sectional view of a soldering portion of a BGA electronic component for explaining the detailed configuration of the third embodiment of the surface mount multilayer substrate according to the present invention.

【図6】本発明による半田印刷用マスクを用いたプリン
ト回路基板を実装した液晶表示装置を構成するTFT型
液晶表示モジュールの構造例を説明する展開斜視図であ
る。
FIG. 6 is a developed perspective view illustrating a structural example of a TFT type liquid crystal display module that constitutes a liquid crystal display device on which a printed circuit board using a solder printing mask according to the present invention is mounted.

【図7】本発明による液晶表示モジュールの表示マトリ
クス部の等価回路とその周辺回路の結線図を示す。
FIG. 7 shows a wiring diagram of an equivalent circuit of a display matrix section of a liquid crystal display module according to the present invention and a peripheral circuit thereof.

【図8】本発明による液晶表示装置を実装した電子機器
の一例としてのノートブック型のパソコンあるいはワー
プロの斜視図である。
FIG. 8 is a perspective view of a notebook-type personal computer or word processor as an example of an electronic apparatus in which the liquid crystal display device according to the present invention is mounted.

【図9】従来の面実装多層基板の一例を説明する模式図
である。
FIG. 9 is a schematic diagram illustrating an example of a conventional surface mount multilayer substrate.

【図10】各種の面実装形フラットパッケージの概略構
成の説明図である。
FIG. 10 is an explanatory diagram of a schematic configuration of various surface mount flat packages.

【図11】BGA形電子部品の寸法例の説明図である。FIG. 11 is an explanatory diagram of an example of dimensions of a BGA type electronic component.

【図12】従来の面実装多層基板へのフラットパッケー
ジ型電子部品の半田付け作業の説明図である。
FIG. 12 is an explanatory diagram of a conventional soldering operation of a flat package type electronic component to a surface mounting multilayer substrate.

【図13】従来技術の面実装多層基板における電子部品
の実装構造を説明する半田付け部分の断面図である。
FIG. 13 is a sectional view of a soldering portion for explaining a mounting structure of an electronic component on a surface mounting multilayer substrate according to a conventional technique.

【図14】絶縁用のレジスト膜を塗布して半田ボールの
ピッチが1.5mmのBGA形電子部品を理想的な条件
で半田付けした場合の半田付け部の構造を説明する要部
断面図である。
FIG. 14 is a cross-sectional view of a main part for explaining the structure of a soldering portion when a BGA type electronic component having a solder ball pitch of 1.5 mm is soldered under ideal conditions by applying an insulating resist film. is there.

【図15】絶縁用のレジスト膜を塗布して半田ボールの
ピッチが1.0mmのBGA形電子部品を理想的な条件
で半田付けした場合の半田付け部の構造を説明する要部
断面図である。
FIG. 15 is a cross-sectional view of an essential part for explaining the structure of a soldering part when a BGA type electronic component having a solder ball pitch of 1.0 mm and an insulating resist film applied thereon is soldered under ideal conditions. is there.

【図16】半田ボールのピッチが1.0mmのBGA形
電子部品の搭載位置ずれおよび半田付け温度が高い状態
で半田付けした場合の半田付け部の構造を説明する要部
断面図である。
FIG. 16 is a cross-sectional view of a principal part for explaining the structure of a soldering part when a BGA type electronic component having a solder ball pitch of 1.0 mm is soldered in a state where the mounting position is displaced and the soldering temperature is high.

【符号の説明】[Explanation of symbols]

1 面実装多層基板 1a,1b レジスト膜 1c 位置決めマーク 2 面実装電子部品 2a BGA形電子部品 2b SOP形電子部品 2c SOJ形電子部品 2ar 半田ボール(ボール・グリッド) 3 配線パターン 3a パッド。 1 surface mounting multilayer substrate 1a, 1b resist film 1c positioning mark 2 surface mounting electronic component 2a BGA type electronic component 2b SOP type electronic component 2c SOJ type electronic component 2ar solder ball (ball grid) 3 wiring pattern 3a pad.

フロントページの続き (72)発明者 志賀 俊夫 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内Front page continued (72) Inventor Toshio Shiga 3681 Hayano, Mobara-shi, Chiba Hitachi Device Engineering Co., Ltd.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】ボール・グリッド・アレイ形電子部品を含
む複数の電子部品を搭載した面実装多層基板において、 少なくとも前記ボール・グリッド・アレイ形電子部品の
搭載位置にある各半田付けパッドの外周面にレジスト膜
を有し、このレジスト膜の膜厚を当該ボール・グリッド
・アレイ形電子部品の実装後の上記背面と前記面実装基
板との間の間隙に略々等しくしたことを特徴とする面実
装多層基板。
1. A surface-mount multilayer substrate on which a plurality of electronic components including a ball grid array type electronic component are mounted, and at least outer peripheral surfaces of soldering pads at the mounting positions of the ball grid array type electronic component. A surface characterized by having a resist film on the surface thereof, and making the film thickness of the resist film approximately equal to the gap between the back surface and the surface mounting substrate after mounting the ball grid array type electronic component. Mounted multilayer board.
【請求項2】ボール・グリッド・アレイ形電子部品を含
む複数の電子部品を搭載した面実装多層基板において、 少なくとも前記ボール・グリッド・アレイ形電子部品の
搭載位置にある各半田付けパッドの外周面にレジスト膜
を有し、このレジスト膜の膜厚を当該ボール・グリッド
・アレイ形電子部品の背面に形成した半田からなるボー
ル・グリッドの上記背面からの高さの略々二分の一とし
たことを特徴とする面実装多層基板。
2. A surface mounting multilayer substrate having a plurality of electronic components including a ball grid array type electronic component mounted thereon, wherein at least the outer peripheral surface of each soldering pad at the mounting position of the ball grid array type electronic component. Has a resist film on the back surface, and the thickness of the resist film is approximately one half of the height from the back surface of the ball grid made of solder formed on the back surface of the ball grid array type electronic component. A surface-mount multilayer substrate characterized by:
【請求項3】ボール・グリッド・アレイ形電子部品を含
む複数の電子部品を搭載した面実装多層基板において、 前記面実装多層基板の少なくとも前記ボール・グリッド
・アレイ形電子部品の搭載位置の表面に当該ボール・グ
リッド・アレイ形電子部品の背面に形成した半田からな
るボール・グリッドを収容する凹部を有すると共に、前
記凹部の底面に前記ボール・グリッドを半田付けする配
線パターンのパッドを形成してなり、前記ボール・グリ
ッド・アレイ形電子部品の背面と前記パッドとの間隔を
当該電子部品の実装後の上記背面と前記面実装基板との
間の間隙に略々等しくしたことを特徴とする面実装多層
基板。
3. A surface-mount multilayer substrate on which a plurality of electronic components including a ball-grid-array electronic component are mounted, wherein at least the surface of the surface-mount multilayer substrate on which the ball-grid-array electronic component is mounted is located. The ball grid array type electronic component has a concave portion for accommodating the ball grid made of solder formed on the back surface thereof, and a wiring pattern pad for soldering the ball grid is formed on the bottom surface of the concave portion. A surface mounting method in which the distance between the back surface of the ball grid array type electronic component and the pad is approximately equal to the gap between the rear surface and the surface mounting substrate after mounting the electronic component. Multilayer board.
【請求項4】一方の透明基板に少なくともカラーフィル
タ、共通透明電極、配向膜を形成し、他方の透明基板に
画素選択用透明電極、配向膜を少なくとも形成した一対
の透明基板の間に液晶層を挟持してなる液晶セルと、前
記液晶セルの前記一対の透明電極の周縁に前記液晶セル
の画素を駆動するための駆動信号を印加する1または複
数の電子部品を搭載した面実装多層基板とを少なくとも
有する液晶表示装置において、 前記面実装多層基板が、少なくともボール・グリッド・
アレイ形電子部品を搭載し、当該ボール・グリッド・ア
レイ形電子部品の搭載位置にある各半田付けパッドの外
周面に当該ボール・グリッド・アレイ形電子部品の実装
後の上記背面と前記面実装基板との間の間隙に略々等し
い膜厚で塗布したレジスト膜を有することを特徴とする
液晶表示装置。
4. A liquid crystal layer between a pair of transparent substrates in which at least a color filter, a common transparent electrode and an alignment film are formed on one transparent substrate and at least a pixel selection transparent electrode and an alignment film are formed on the other transparent substrate. A liquid crystal cell formed by sandwiching the liquid crystal cell, and a surface-mount multi-layered board on which one or a plurality of electronic components for applying drive signals for driving pixels of the liquid crystal cell are mounted on the periphery of the pair of transparent electrodes of the liquid crystal cell. In the liquid crystal display device having at least:
The array-type electronic component is mounted, and the back surface and the surface-mounting board after mounting the ball-grid array-type electronic component on the outer peripheral surface of each soldering pad at the mounting position of the ball-grid-array type electronic component. A liquid crystal display device characterized in that it has a resist film applied with a substantially equal film thickness in a gap between and.
【請求項5】一方の透明基板に少なくともカラーフィル
タ、共通透明電極、配向膜を形成し、他方の透明基板に
画素選択用透明電極、配向膜を少なくとも形成した一対
の透明基板の間に液晶層を挟持してなる液晶セルと、前
記液晶セルの前記一対の透明電極の周縁に前記液晶セル
の画素を駆動するための駆動信号を印加する1または複
数の電子部品を搭載した面実装多層基板とを少なくとも
有する液晶表示装置において、 前記面実装多層基板の少なくとも前記ボール・グリッド
・アレイ形電子部品の搭載位置の表面に当該ボール・グ
リッド・アレイ形電子部品の背面に形成した半田からな
るボール・グリッドを収容する凹部を有し、前記凹部の
底面に前記ボール・グリッドを半田付けする配線パター
ンのパッドを配置すると共に、前記ボール・グリッド・
アレイ形電子部品の背面と前記パッドとの間隔を当該電
子部品の実装後の上記背面と上記パッドとの間の間隙に
略々等しくしたことを特徴とする液晶表示装置。
5. A liquid crystal layer between a pair of transparent substrates in which at least a color filter, a common transparent electrode and an alignment film are formed on one transparent substrate, and a pixel selection transparent electrode and an alignment film are formed on the other transparent substrate. A liquid crystal cell formed by sandwiching the liquid crystal cell, and a surface-mount multi-layered board on which one or a plurality of electronic components for applying drive signals for driving pixels of the liquid crystal cell are mounted on the periphery of the pair of transparent electrodes of the liquid crystal cell. A liquid crystal display device having at least: a ball grid made of solder formed on the back surface of the ball grid array type electronic component at least on the surface of the surface mounting multilayer substrate where the ball grid array type electronic component is mounted. And a pad of a wiring pattern for soldering the ball grid is arranged on the bottom surface of the recess, ·grid·
A liquid crystal display device, wherein a distance between the back surface of the array-type electronic component and the pad is substantially equal to a distance between the back surface and the pad after mounting the electronic component.
JP28890295A 1995-11-07 1995-11-07 Surface mounting multilayer substrate and liquid crystal display device utilizing the same substrate Pending JPH09135069A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28890295A JPH09135069A (en) 1995-11-07 1995-11-07 Surface mounting multilayer substrate and liquid crystal display device utilizing the same substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28890295A JPH09135069A (en) 1995-11-07 1995-11-07 Surface mounting multilayer substrate and liquid crystal display device utilizing the same substrate

Publications (1)

Publication Number Publication Date
JPH09135069A true JPH09135069A (en) 1997-05-20

Family

ID=17736270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28890295A Pending JPH09135069A (en) 1995-11-07 1995-11-07 Surface mounting multilayer substrate and liquid crystal display device utilizing the same substrate

Country Status (1)

Country Link
JP (1) JPH09135069A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000070395A1 (en) * 1999-05-17 2000-11-23 Colorado Microdisplay, Inc. Ball grid array mounted liquid crystal display panel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000070395A1 (en) * 1999-05-17 2000-11-23 Colorado Microdisplay, Inc. Ball grid array mounted liquid crystal display panel

Similar Documents

Publication Publication Date Title
US5838412A (en) Liquid crystal display device assembled by flip chip technology comprising a folded multi-layered flexible driving circuit substrate
KR100255144B1 (en) Lcd device with reduced frame portion surrounding display area
KR100304745B1 (en) Liquid crystal display device
US6456344B1 (en) LCD having a pattern for preventing a wavy brightness irregularity at the edges of the screen due to drive elements or tape carrier packages
US6335773B1 (en) Liquid crystal display device in which the light length, polarizing axis, and alignment direction are related
JP2000162629A (en) Liquid crystal display device
KR100293982B1 (en) LCD panel
US7012667B2 (en) Liquid crystal display device
US20070081117A1 (en) Display device and a circuit thereon
KR101292569B1 (en) Liquid crystal display device
JPH1138434A (en) Liquid crystal display device
US7760315B2 (en) Electrooptical device, mounting assembly, method for producing electrooptical device, and electronic apparatus
KR20040087452A (en) Liquid crystal display module
KR100381046B1 (en) Tape Carrier Package with Dummy Part and Liquid Crystal Display Apparatus
JPH09189919A (en) Liquid crystal display device
JPH09135069A (en) Surface mounting multilayer substrate and liquid crystal display device utilizing the same substrate
JPH1074550A (en) Equipment with connector and liquid crystal display device
US20040027526A1 (en) Liquid crystal display device
JP2004087938A (en) Electronic component mounted board, electro-optical device, method of manufacturing the same, and electronic apparatus
JP2000332419A (en) Multilayer printed substrate and liquid crystal display device
KR100294823B1 (en) Line structure of bottom glass substrate of liquid crystal display device
JPH07191339A (en) Liquid crystal display device
KR101033119B1 (en) line on glass-type liquid crystal display device
JP3252139B2 (en) Liquid crystal display
JP2002303851A (en) Liquid crystal display device